KR960006848B1

KR960006848B1 - 평면형 자기소자

Info

Publication number: KR960006848B1
Application number: KR1019910008989A
Authority: KR
Inventors: 데쯔히꼬 미조구찌; 도시로 사또; 마사시 사하시; 미찌오 하세가와; 히로시 도미따; 아쯔히또 사와베
Original assignee: 가부시끼가이샤 도시바; 아오이 죠이찌
Priority date: 1990-05-31
Filing date: 1991-05-31
Publication date: 1996-05-23
Anticipated expiration: 2011-05-31
Also published as: US5583474A; DE4117878C2; US6404317B1; US6593841B1; US5801521A; DE4117878A1; KR910020756A

Abstract

내용 없음

Description

평면형 자기소자

제1도는 비정질 자성체박과 정방형 스파이럴코일을 이용한 종래의 평면인덕터 개략도.

제2도는 종래 DC-DC컨버터의 출력쵸크코일에 흐르는 전류파형의 일례.

제3도는 종래 자성체의 B-H곡선.

제4도는 종래 인덕터의 직류중첩특성의 일례를 나타낸다.

제5도로부터 제11도까지는 본 발명의 제1수단을 설명하기 위한 도면으로서,

제5도는 본 발명에 관계된 평면인덕터의 분해 사시도,

제6도는 본 발명에 관계된 평면인덕터의 개략 단면도,

제7도는 본 발명에 관계된 평면트랜스의 분해 사시도,

제8도는 본 발명에 관계된 평면트랜스의 개략 사시도,

제9도는 갭어스펙트비와 평면인덕터의 코일저항 및 인덕턴스와의 관계를 나타내는 그래프,

제10도는 갭어스펙트비와 평면 인덕턴스 L/R과의 관계를 나타내는 그래프,

제11도는 갭어스펙트비와 평면트랜스 이득과의 관계를 나타내는 그래프를 나타내고 있다.

제12도는 제22도까지는 본 발명의 제2수단을 설명하기 위한 도면으로서,

제12(A)도는 제1과 제2수단을 조합시킨 도체어스팩트비 및 감어스팩트비가 큰 자기소자의 분해 사시도,

제12(B)도는 제12(A)도의 단면도,

제13(A)-(D)도와 제14도는 도체 사이에 공동을 형성하는 방법의 제조공정을 나타내는 공정도,

제15도는 평행 평판 콘덴서의 개략도,

제16도는 C/Co의 k 의존성을 나타내는 그래프,

제17도는 코일을 자성체에 끼운 도면,

제18도는 코일을 절연체를 통해서 다층화한 도면,

제19도는 코일패턴의 변형예를 나타낸 도면,

제20도는 도체와 기판 사이에 접합층을 설치한 도면,

제21도는 마이크로트랜스의 구성예를 나타내는 도면,

제22도는 평면코일의 구성예를 나타내는 도면을 나타낸다.

제23도에서 제28도까지는 본 발명의 제3수단을 설명하기 위한 도면

제23도 및 제24도는 인덕터의 구성예를 나타낸 분해 사시도,

제25(A)-(C)도는 인덕터 외부로의 누설자속의 모양을 나타낸 인덕터의 단면도,

제26도는 평면인덕터 스파이럴코일 단면부분의 자계 분포 형태를 나타내는 그래프,

제27도는 자성체 외형크기(W)와 인덕터 외부누설자속과의 관계를 나타내는 그래프,

제28도는 자성체 외형크기(W)와 인덕턴스와의 관계를 나타내는 그래프를 나타낸다.

제29도부터 제48도까지는 본 발명의 제4수단을 설명하기 위한 수단

제29도는 자성체층에 1축 자기이방성을 도임한 평면인덕터의 분해 사시도,

제30도는 제29도의 평면인덕터의 자성체층 면내에 있어서 코일에 의해 발생하는 자계의 방향과 1축 자기이방성의 방향과의 관계를 나타내는 설명도,

제31도는 자성체의 자화가 용이한 축방향과 자화가 곤란한 축방향에 있어서 자화곡선을 나타내는 도면,

제32(A)도는 제30도에 있어서 자계의 방향과 자화가 용이한 축의 방향이 평행인 자성체영역에 있어서 자속분포를 나타내는 도면,

제32(B)도는 제30도에 있어서 자계의 방향과 자화가 용이한 축의 방향등이 직교하는 자성체영역에 있어서 자속분포를 나타내는 도면,

제33도는 본 발명에 관계된 평면인덕터의 분해 사시도,

제34도는 제33도의 평면인덕터의 직류중첩특성을 나타내는 도면,

제35도는 제33도의 변형예의 평면인덕터의 분해 사시도,

제36도는 본 발명에 관계된 다른 평면인덕터의 분해 사시도,

제37도는 제36도의 평면인덕터의 직류중첩특성을 나타낸 도면,

제38도는 본 발명에 관계된 또 하나의 다른 평면인덕터의 분해 사시도,

제39도는 제38도의 평면인덕터를 구성하는 자성체층의 표면구조를 나타내는 사시도,

제40도는 제39도의 자성체층의 표면구조변수와 Uk식의 제 2 항과의 관계를 나타낸 도면,

제41도는 제37도의 평면인덕터의 직류중첩특성을 나타내는 도면,

제42(A)도는 자성제의 자화가 용이한 축방향과 자화가 곤란한 축방향에 있어서 자화곡선을 나타내는 도면,

제42(B)도는 1축 자기이방성을 갖는 자성체의 자화가 용이한 축 및 자화가 곤란한 축의 투자율-주파수특성의 일례,

제43도는 본 발명의 제4수단의 제1경우에 의한 평면형 자기소자의 예로써 평면인덕터의 개략도,

제44도는 제43도의 변경예,

제45도는 본 발명의 제4수단의 제2경우에 의한 평면형 자기소자의 예로써 평면인덕터의 개략도,

제46도는 제45도의 변경예,

제47도는 제46도의 변경예,

제48도는 코일도체가 노출되는 부분에 자기 차폐용 자성체를 형성한 평면인덕터의 개략도를 나타낸다.

제49도부터 제61도까지는 본 발명의 제5수단을 설명하기 위한 도면으로써,

제49도는 본 발명에 관계된 자기소자의 평면도,

제50도는 본 발명에 관계된 다른 자기소자의 평면도,

제51도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 평면인덕터의 평면도,

제52도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 다른 평면인덕터의 평면도,

제53도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 또 다른 평면인덕터의 평면도,

제54도는 제49도의 자기소자의 외부접속단자 접속방법과 인덕턴스값과의 관계를 나타내는 그레프,

제55도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 평면트랜스의 평면도,

제56도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 다른 평면트랜스의 평면도,

제57도는 제49도의 자기소자의 외부접속단자를 접속하여 제작된 또 다른 평면트랜스의 평면도,

제58도는 제49도의 자기소자의 외부접속단자의 접속방법과 변압비 및 변류비와의 관계를 나타내는 그래프,

제59도는 반도체기판 위에 능동소자와 자기소자가 동일 평면상에 형성된 소자의 단면도,

제60도는 반도체기판 위에 능동소자와 자기소자가 순차 형성된 소자의 단면도,

제61도는 반도체기판 위에 자기소자 및 능동소자가 순차 형성된 소자의 단면도를 나타낸다.

제62도부터 제64도까지는 본 발명의 제6수단을 설명하기 위한 도면으로서,

제62(A)도는 1회전 구조의 코일 단면도,

제62(B)도는 1회전 구조의 코일 구조도,

제63(A)도는 제62(A)도의 코일을 직렬 접속한 도면,

제63(B)도는 제63(A)도의 코일을 적층화한 도면,

제64도는 제62(A)도의 코일에 있어서 도체층과 절연체층을 추가했을때의 단면도,

제65도는 자성체 재료의 선택기준을 설명하기 위한 참고도이며, 스파이럴 평면코일의 권수와 코일도체의 최대 허용 전류 및 코일도체에 최대 허용 전류를 흘렸을 때에 발생하는 자계와의 관계를 나타낸다.

제66도부터 제72도까지는 본 발명의 실시예에서 참조되는 도면으로서,

제66도는 본 발명의 자기소자를 이용하여 제작한 포켓벨의 개략도,

제67도는 본 발명의 실시예에 있어서 제작된 싱글 인 라인 패키지 타입(SIP)의 20핀 소자의 평면도,

제68도는 본 발명의 실시예에 있어서 제작된 듀얼 인 라인 패키지 타입(DIP)의 40핀 소자의 사시도,

제69도는 승압쵸퍼형 DC-DC 컨버터의 회로도,

제70도는 강압쵸퍼형 DC-DC 컨버터의 회로도,

제71도는 초박형 휴대전화의 rf회로도,

제72도는 공진형 DC-DC 컨버터의 회로도이다.

본 발명은 평면인덕터나 평면트랜스등의 평면형 자기소자에 관한 것이다.

최근, 각종 전자기기의 소형화가 활발히 추진되고 있으나 이에 반하여 전체에서 전원부의 용적 비율은 증대하는 경향이 있다. 이것은 각종 회로가 LSI화 되는 한편, 전원부의 필수 회로 요소인 인덕터나 트랜스등 자기부품의 소형, 집적화가 늦어지고 있기 때문이다.

인덕터나 트랜스등의 자기소자를 소형화하기 위해서 이들 자기소자를 평면형으로 하는 것이 시도되고 있다. 종래, 평면형 인덕터로서는 스파이럴 평면코일의 양면에 절연체층을 접합하고, 이들의 양면에 자성체를 접합한 구조가 알려져 있다. 마찬가지로 평면형 트랜스로는 절연체층을 통해서 1층의 스파이럴 평면코일과 2층의 스파이럴 평면코일을 형성하여 이들 양면을 절연체층으로 접합하고, 또한 이들의 양면을 자성체로 접합한 구조가 알려져 있다. 또, 스파이럴 평면코일은 1층의 스파이럴형 코일도체로 이루어진 것, 또는 절연체층의 양면에 2층의 스파이럴형 코일도체를 형성하여 발생 자계가 동일방향이 되도록 접속한 것이 모두 가능하다.

이 평면형 자기소자에 대해서는 "High-Frequency of a Planar-Type Microtransfonner and Its Application to Multilayered Switching Regulators", K. Yamasawa et al., IEEE Trans. Mag. Vo126, No.3, May 1990, pp.1204-1209에서 보고되고 있지만, 동작에 대한 손실이 크다. 또한 같은 형태의 평면형 자기소자에 대해서 미국 특허번호 4,803,609호에 개시되어 있다.

그리고, 이들의 평면형 자기소자를 소형화하는 데에는 박막제조공정을 이용하는 것이 검토되고 있다.

이러한 구성의 평면인덕터에 사용되는 주파수 대역은 충분히 높은 Q값이 요구된다. 또한, 평면트랜스는 이득을 소정값(승압(昇壓)일 경우에는 이득〉1, 강압(降壓)의 경우에는 이득〈1)로 하고, 전압 변동율을 작게할 필요가 있다.

평면인덕터 Q는 Q=ωL/R로 나타낼 수 있다. 여기서 R은 코일의 저항, L은 인덕턴스이다. 또 평면트랜스의 이득 G는

G=k(L₂/L₁)^1/2·{Q/(1+Q₂)^1/2}

로 나타낼 수 있다.

여기서 k는 트랜스의 1차 코일과 2차 코일의 결합계수, L₁, L₂는 1차 및 2차측의 인덕턴스, Q는 Q=ωL₁/R₁로 부여되고, R₁은 1차측의 코일저항이다. 트랜스의 이득은 Q 《l이면 Q에 거의 비례하고, Q》 1이면 Q에 관계없이 일정한 값 k(L₂/L₁)^1/2이 된다.

인덕터의 Q 및 트랜스의 이득 G를 높이고 전압 변동을 억제하는 데에는 가능한 한 코일저항을 감소시키고 인덕턴스를 크게 할 필요가 있다.

그러나 종래의 박막제조공정에 의한 평면형 자기소자에서는 평면코일을 구성하는 코일도체의 단면적을 크게 할 수 없었기 때문에 코일저항이 매우 크고 인덕턴스가 작으며, 누설 자속이 많았다. 그 결과 인덕터에서는 Q가 낮고 트랜스에서는 이득 G가 낮고 전압 변동율이 크기 때문에 실용화에 커다란 장애가 되고 있었다.

인덕터의 성능만 고려한 경우 평면코일패턴에는 인덕턴스를 크게 할 수 있고 따라서 양호도 Q가 높다는 이유 등으로 스파이럴형이 더 유리하다. 실제로 제1도와 같이 급냉시켜 얻어진 비정질 리본을 적당한 크기로 자른 비정질 자성합금박인 한 쌍의 기판(1)(2) 사이에 폴리이미드막의 절연체(3)(4)를 접합하고 그 사이에 정방형 스파이럴 평면코일(5)을 끼워서 구성되는 평면인덕터가 제작되고, 5V, 2W 급강압 쵸펴형 DC-DC 컨버터의 출력쵸크코일에 응용된다. 이 경우 제2(A)도와 같이 인덕터에는 부하전류에 상당하는 직류전류와 반도체 스위치의 스위칭에 의한 교류전류가 흐른다. 직류성분이 증가함에 따라 자성체의 동작점은 B-H 곡선의 포화영역에 이르며 투자율이 감소하기 때문에 인덕턴스는 급격히 작아지게 된다(제2(B)도 참조). 제3도는 이러한 상태를 나타내는 것으로써 이때의 과대한 교류전류는 반도체 스위치에 과대한 스트레스를 주어 소자를 파괴시키는 경우가 있다.

쵸크코일에 직류전류를 중첩시킨 경우에도 인덕턴스등의 특성이 일정한 것이 바람직하다. 제4도에 대표적인 직류중첩특성의 상태를 나타내었다.

특히 평면인덕터에서는 코일도체와 자성체가 매우 근접해 있으며 작은 코일전류에도 발생하는 자계가 크기 때문에 자성체가 자기포화되기 쉽다. 그 구체적인 예로서 Al-Cu 합금으로 된 스파이럴 평면코일과 그양면에 설치된 절연체층과 이들의 양면에 설치된 자성체층으로 구성되는 평면인덕터에 대해서 후술하기로한다. 이 평면인덕터에서 스파이럴 평면코일을 구성하는 코일도체는 폭 50μm, 두께 10μm, 도체간 간격l0μm, 권수 20, 절연체층의 막두께 1μm, 자성체의 막두께 5μm, 포화자속밀도 BS=15kG, 투자율 μs=5000 이다.

코일도체로서 사용되고 있는 Al-Cu 합금의 허용 전류밀도를 5×108A/m2으로 가정했을 경우, 최대 허용전류 Imax는 250mA이다. 그러나 코일전류와 이에 따라 발생하는 자성체내의 자계와의 관계를 조사한 결과, 코일전류가 48mA 이상이 되면 자성체가 자기포화되었다. 즉, 이 평면인덕터를 쵸크코일로서 사용할 경우 최대 직류중칩전류는 48mA로 제한된다. 이 수치는 코일 허용 전류의 약 1/5에 불과하고 자성체가 용이하게 포화되는 수치이다.

직류중칩특성의 문제는 쵸크코일용 인덕턴스의 경우 뿐만 아니라 트랜스의 경우에도 중요한 문제이다. 예를 들면 순방향형 또는 역방향형의 DC-DC 컨버터용 트랜스에서는 1차 코일에 편극성의 펄스전압이 인가되기 때문에 역시 자기포화에 의한 인덕턴스의 급격한 감소가 문제가 된다. 또 푸시풀(push pul1)형의 DC-DC 컨버터에서는 트랜스에 인가되는 전압이 이론적으로 정부대칭이기 때문에 자기포화의 영향이 경미하다고 생각되기 쉽지만, 스위칭 트랜지스터의 특성의 변동등에 의해 정부의 작동시간이 변동되어 트랜스의 자기가 편향되기 때문에 역시 자기포화에 의한 인덕턴스의 급격한 감소가 문제가 된다.

이러한 문제에 있어서 평면형 인덕터나 트랜스를 구성하는 자성체의 자기포화의 영향을 감소시킴으로써 직류중첩특성을 개선시킬 수 있고, 이러한 평면형 자기소자에 있어서 자성체의 자기이방성의 유효한 이용이 모색될 수 있다.

평면코일로서는 지그재그형(zig-zag type), 스파이럴형, 지그재그-스파이럴 복합형등 여러종류의 코일패턴이 이용되고 있다. 이들 코일패턴중 인덕턴스 값을 가장 크게 할 수 있는 것은 스파이럴형이다. 따라서 동일한 전기적 특성을 얻을 수 있는 다른 코일패턴에 비해서 보다 소형화 할 수 있다. 그러나, 스파이럴형의 경우 외부 인출단자를 설치하는 데에는 2층 스파이럴코일을 관통하는 정공도체로 접속하던가 또는 단자인출용 도체를 별도로 설치하지 않으면 안되므로 다른 코일패턴에 비해서 제조공정이 조금 복잡하다.

또 전자회로 기술자에게는 전자회로에 이용되는 자기소자가 회로조정을 위한 트리및 기능을 갖고 있는 것이 바람직하다. 종래 트리밍 기능 부착 자기소자로는 예를 들면 자기회로의 일부에 코일자심과의 거리를 조절할 수 있는 나사부를 설치하고, 자기회로의 캡을 변화시킴으로써 인덕턴스를 연속적으로 가변시킬 수 있는 것이 이용되고 있다 그러나, 종래의 평면자기소자의 성능은 평면코일이나 자성체의 특성, 소자의 구조요소등에 현감소게 의존하고 있다. 이들 인자는 소자의 제조공정에 크게 영향을 받기 때문에 제조 후 소자의 특성이 불균일하게 되는 일이 많다. 그 밖에도 구조적인 문제로서 종래의 평면자기소자에 트리밍 기능을 부가하는 것에 어려움이 있다.

그런데 누설자계가 작고 전류용량을 크게 할 수 있도록 설계된 자기소자에 대해서 "Isues Related to1-10-MHz Transformar Design" , A. F. GoIdberg et al., IEEE Trans. Power Electronics Vo1.4.No.1, January,1989, pp 113-123에서 보고되고 있다.

상기한 바와 같이 평면형 자기소자는 소형, 집적학에 크게 공헌할 것으로 기대되고 있지만, 실용화는 아직 거리가 멀고 전원부로 대표되는 LC회로를 포함하는 회로부의 소형화가 이루어지지 않고 있다.

적층형 평면인덕터는 본질적으로 개자로(開磁路)를 갖고 있기 때문에,

(1) 다른 소자와 함께 집적화할 때 다른 소자의 동작에 영향을 끼치지 않을 것(누설자속이 없을 것)

(2) 인덕턴스가 클 것

을 만족시키기가 어렵다. 이 때문에 전원부로 대표되는 LC회로를 포함한 회로부의 소형, 집적화가 이루어지지 않고 있다. 이러한 점에 있어서 요구되는 여러 성능을 만족시키는 평면형 자기소자의 실용화가 매우 요망된다.

한편, 구조적인 문제로서 종래의 평면자기소자에 트리밍 기능을 부가하는 것에 어려움이 있다. 본 발명의 제1목적은 평면형 자기소자를 제공하는데 있다.

제1의 목적은 소형집적화가 가능하다.

제2의 목적은 인덕턴스를 크게 할 수 있다.

제3의 목적은 자속의 외부 누설을 작게 한다.

제4의 목적은 고주파 특성 및 직류중첩전류특성이 뛰어나다.

제5의 목적은 전류용량이 큰 인덕턴스를 포함한다.

제6의 목적은 단자의 인출이 용이하다.

제7의 목적은 외부에서 전기적 특성을 조정할 수 있는 트리밍 기능을 갖고 있다.

본 발명에서는 다음에 나타나는 수단에 의해 상기의 목적을 달성한다. 또한 각 수단은 각각 독립적인 것이 아니라 조합하여 사용할 수 있으며, 조합함으로써 더욱 성능을 향상시키고 편리하게 취급할 수가 있다.

본 발명의 제1수단은 인접하는 코일도체간의 갭어스펙트비(코일도체의 폭/코일도체간의 간격)가 1 이상인 스파이럴 평면코일에 절연체 및 자성체를 적층시킨 것을 특징으로 한다.

본 발명에 의한 평면형 자기소자는 코일저항을 감소시킴으로써 인덕터에서는 Q를, 트랜스에서는 이득 및 전압 변동율을 개선할 수가 있어 이들 소자의 성능 향상에 크게 공헌한다.

본 발명의 제2수단은 코일을 구성하는 도체의 도체어스펙트비(코일도체의 폭/코일도체의 높이)가 1 이상인 것을 특징으로 한다.

인덕터의 경우 허용 전류와 인덕턴스값에 의해 그 성능이 결정된다. 허용전류는 코일을 구성하는 도체의 단면적으로 결정되지만, 폭을 넓히는 것은 그만큼 점유면적이 증가되어 소형화 요구에 역행된다. 또한, 코일의 권수를 증가시키면 인덕턴스는 크게 되지만, 그만큼 점유면적이 증가하여 역시 소형화 요구에 역행한다. 따라서 본 수단에 의해 허용전류를 증가시키는 것이 가능하다.

본 발명의 제3수단은 스파이럴 평면코일에 자성체를 접합하여 구성한 적층형 평면인덕터에 있어서, 자성체의 외형크기 w를 스파이럴 외형크기 a₀보다도 2α(α=[μs·g·t/2]^1/2, μs는 자성체 투자율, t는 자성체 두께, g는 상하 자성체간의 거리) 이상 크게한 것을 특징으로 한다.

본 수단에 의한 평면인덕터는 인덕턴스를 될 수 있는대로 크게하는 것이 바람직하다. 제3수단과 같이 자성체의 외형크기 w를 스파이럴코일의 외형크기 a₀보다도 2α(α는 전술한 바와 같음) 이상 크게하면 인덕턴스를 효과적으로 크게 할 수 있다. 예를 들면 w=a₀十2α로 함으로써 w=a₀인 경우의 1.8배 이상인 값을 얻을 수 있다.

이상과 같이 본 발명에 의해 스파이럴형 평면인덕터를 구성하면 인덕터 외부로의 누설자속을 감소시킬 수있고, 또한 인덕턴스를 증가시킬 수 있기 때문에 평면인덕터의 성능을 크게 개선할 수 있다.

또 본 수단에 의한 평면인덕터는 인덕턴스가 클 뿐만 아니라 누설자속을 작게할 수 있기 때문에 집적회로용 소자로써 적합하며 전자기기의 소형, 박형화에 크게 공헌한다.

본 발명 제4수단은 평면코일의 윗면 및 아랫면을 자성체층으로 접합한 자기소자에 있어서, 전술한 자성체층과 평면코일의 자계방향이 서로 직교하는 방향으로 1축 자기이방성을 갖는 것을 특징으로 한다.

본 수단에 의한 평면형 자기소자는 자성체의 1축 자기이방성을 유효하게 활용함으로써 직류중첩특성 및 고주파 특성이 뛰어나며, 특히 DC-DC 컨버터등의 고주파 회로용으로 적합하고 소형, 집적화가 가능하다.

본 발명의 제5수단은 평면코일과 자성체층을 접합한 구조의 자기소자에 있어서 전술한 평면코일은 복수개의 외부접속단자를 가지며, 외형크기가 다른 복수의 1회전 평면코일로 이루어지며, 또한 전술한 1회전 평면코일이 동일 평면상에 배치되는 것을 특징으로 한다.

본 발명의 평면자기소자는 외부회로와 전기적 접속이 매우 용이하며, 외부에서 전기적 특성의 트리밍이 가능하기 때문에 소자의 응용상 매우 유효한 자기부품이 된다. 이 자기소자의 응용으로서는 예를 들면, 후술하는 실시예에 나타내고 있지만 승압쵸퍼형 DC-DC 컨버터, 강압쵸퍼형 DC-DC 컨버터, 초박형 휴대전화의 rf회로, 공진형 DC-DC 컨버터 등이 있다.

본 발명의 제6수단은 개자로를 구성하는 자성체층을 도체층이 둘러싸도록 구성되며, 전술한 도체층에 흐르는 표면전류에 의해 전술한 자성체층이 폐자로방향으로 자화되도록 구성된 것을 특징으로 한다.

이 자기소자는 누설자속이 없는 전류 용량을 제공할 수 있어서 소형화에 공헌하는 바가 크다.

상기의 각 수단에 의한 발명의 효과에 의해 자기소자의 소형화를 꾀할 수 있으며, 평면인덕터등에 요구되는 여러 특성도 개선될 수 있다.

이러한 효과에 의해 반도체기판 위에 자기소자로서 평면형 마이크로 코일로된 평면인덕터 및 트랜스를 구성하며, 예를 들면 트랜지스터등의 능동소자, 저항, 콘덴서등의 수동소자등을 1칩화하는 것이 가능하고, 평면인덕터 및 트랜스를 포함하는 자기소자를 소형화할 수 있다. 또한 반도체의 미세가공기술을 이용하여 평면인덕터 및 트랜스를 소형화할 수 있다.

따라서 본 발명에 의하면 카드화, 소형화에 장애가 되고 있던 종래의 인덕턴스부를 소형화, 박형화할 수있기 때문에 장치 전체를 소형화할 수 있다.

이하 본 발명을 상세히 설명하기로 한다.

여기서는 편의상 각 수단에 대해서 독립적으로 설명하지만 전출한 바와 같이 각 수단을 조합시켜 자기소자를 형성하는 것이 가능하다. 재료는 어느 수단이나 거의 같기 때문에 이 설명의 끝에서 정리하여 기재하기로 한다.

우선 제5도부터 제l1도를 참조하여 제1수단에 대해 설명하기로 한다.

제5도는 제1수단과 관계있는 평면인덕터의 분해사시도이다. 제5도에서는 반도체기판(10)상에 절연체층(20A)을 사이에 두고 자성체층(30A)이 배치되고, 그 위에 절연체층(20B)을 집합하고 스파이럴형의 코일도체로 된 스파이럴코일(40)이 배치되어 있다. 그리고, 그 위에 절연체층(20C), 자성체층(30B), 보호층(50)이 이 순서대로 배치되어 있다. 또한 코일(40)의 코일도체 사이에는 절연체층(20C)의 절연체가 충전되어있다. 제6도는 제5도의 6-6 단면도이며, 동일한 층에는 동일번호를 붙였다. 제7도는 제1수단과 관계있는 평면트랜스의 분해사시도이다. 여기서는 1차 코일과 2차 코일의 권수가 동일한 경우를 나타내고 있다.

제7도에서는 반도체기판(10)상에 절연체층(20A)을 사이에 두고 자성체층(30A)이 배치되고, 그 위에 절연체층(20B)을 게재시키고 코일도체로된 1층 스파이럴코일(40A)이 배치되어 있다. 이 코일(40A) 위로 절연체층(20C)을 집합하여 배치된 2층 스파이럴코일(40B)이 배치되어 있다. 또한, 그 위에 절연체층(20D), 자성체층(30B), 보호층(50)이 이 순서대로 배치되어 있다. 또 코연(40A)(40B)의 도체 사이에 절연체충(20C)(20D)의 절연체가 각각 충전되어 있다. 제8도는 제7도의 8-8 단면도이며, 동일한 층에는 동일변호를 붙이고 있다.

그리고 제5도부터 제8도까지는 실리콘등의 반도체기판을 사용한 경우를 나타내고 있지만, 유리기판을 사용한 경우는 그 자체가 절연체이기 때문에 자성체층(30A) 밑에 절연체층(20A)을 배치할 필요가 없다.

제1수단에 있어서는 상기 예시한 제5도의 평면인덕터 및 제7도의 평면트랜스 모두 스파이럴코일을 구성하는 코일도체의 캡의 갭어스펙트비 h/b(h는 코일도체의 두께, b는 코일도체간의 간격)는 1 이상이다.

이와 같이 1 이상의 높은 갭어스팩트비 h/b를 갖는 갭을 만드는 데는 여러가지 방법이 있다. 한가지 방법으로 드라이에칭에 의해 도체를 스파이럴 형상으로 깊게 갭 에칭한 후 공극부에 절연체를 채우는 방법을 생각할 수 있다. 다른 방법으로는 드라이에칭에 의해 코일도체간의 갭에 해당되는 영역에 절연체 패턴을 형성한 후, 도체를 채우는 방법이 있다.

전자의 방법에서는 갭 전체에 절연체를 채우는 경우와 공동을 형성하는 경우를 생각할 수 있다. 여기서는 갭 전체에 절연체를 채운 경우를 나타내고 있으며, 갭에 공동을 형성하는 경우에 대해서는 본 발명의 제2수단을 설명하는 단계에서 하기로 한다. 이 방법에서는 평면코일용 도체를 형성하고, 이 도체상에 마스크재를 코일패턴형으로 형성시키며, 드라이에칭법에 의해 노출시킨 도체를 에칭하여 갭어스펙트비 h/b가 1 이상인 깊은 갭을 형성한다. 구체적으로는 높은 지향성을 갖는 이온빔에칭법, ECR 플라즈마에칭법, 반응성이온에칭법등을 사용한다. 이때 마스크재 또는 바탕과 도체의 에칭선택비를 충분히 확보하여 수직이방성에칭이 실현될 수 있도록 적절한 방법을 선택한다.

갭어스펙트비 h/b가 높은 감을 갖는 코일도체상에서부터 절연체층을 형성할 때에는 감을 유전율(誘電率)이 낮은 절연체로 체우고 상부표면을 편평하게 하는 것이 바람직하다. 절연체로서 SiO₂나 Si₃N₄등 무기재료를 이용할 경우에는 CVD법, 반응성 스퍼터법 및 바이어스 스퍼터법등의 스퍼터법을 적절히 선택한다. 또한, 절연체로서 유기물을 이용할 경우에는 유전율이 낮은 폴리이미드(감광성의 것도 포함)등이 바람직하지만 레지스트등을 이용하는 것도 가능하다. 이들을 용제와 함께 스핀코팅한 후 적당한 경화처리에 의해 절연체층을 형성한다. 무기물, 유기물에 상관없이 절연체를 코일 갭에 채운후에 에칭처리에 의해 그 윗면을 편평하게 한다.

후자의 방법에서는 절연체층을 형성하고, 이 절연체층의 코일 갭에 대응하는 영역 위에 레지스트 패턴을 형성하고, 드라이에칭법에 의해 노출시킨 절면체층을 에칭하여 갭에 대응하는 영역에 코일패턴으로 절연체를 형성한다. 이어서, 레지스트를 남긴체 스퍼터법, CVD법, 진공증착법등의 방법에 의해 도체를 채우고 스파이럴코일을 형성한다. 도체를 채운후에 리프트오프법에 의해 레지스트와 함께 그 위의 도체를 제거한다.

전술한 방법중 어느 방법을 이용할 것인가는 스파이럴 평면코일의 패턴에 따라 적절히 선택한다. 본 발명의 제1수단에 의해 제작한 자기소자의 효과에 대해서 설명하기로 한다.

제9도는 평면인덕터를 구성하는 도체의 갭어스펙트비 h/b와 코일저항 R 및 인덕턴스 L과의 관계를 나타대는 그래프이다. 제9도에서는 인덕턴스 L에 관해서 자성체의 투자율(μs)과 두께(t)와의 곱 μs·t를 변수로 하여 μs·t=5000μm 또는 1000μm인 경우에 대해서 나타내고 있다. 제9도에 분명히 나타나듯이 인덕턴스 L은 갭어스펙트비 h/b에 관계없이 거의 일정하다. 한편, 코일저항은 갭어스펙트비 h/b가 증가함에 따라서 급격히 감소하여 갭어스펙트비가 5 이상이 되면 거의 일정하게 된다.

제10도는 평면인덕터를 구성하는 도체의 갭어스펙트비 h/b와 L/R과의 관계를 나타낸다. L/R은 인덕터의 Q에 비례하는 양으로서 Q=2πfL/R(f는 주파수: Hz)의 관계가 있다. 제10도에서는 자성체의 투자율(μs)을 변수로 하여 μs=104 또는 103인 경우에 대해서 나타내고 있다. 제10도에서 분명히 나타나듯이 L/R은 갭어스펙트비 h/b의 증가에 따라서 증가하지만 5 이상에서는 거의 일정하게 된다.

다음의 포에 갭어스펙트비 h/b를 0.3, 0.5, 1.0, 2.0 또는 5.0으로 설정하여 제작된 평면 인덕터에 대해서 5MHZ에 있어서의 Q를 나타내었다.

이 표에서는 자성체의 투자율(μs)과 두께(t)의 곱 μs·t를 변수로 하여 μs·t=5000μm 또는 1000μm인 경우에 대해서 나타대고 있다. 표 1에서 분명히 나타나듯이 갭어스펙트비 h/b가 1인 경우의 Q는 0.3인 경우의 약 3.5배, 0.5인 경우의 약 1.5배이다. 이와 같이 갭어스펙트비 h/b를 1 이상으로 하면 높은 Q를 실현할 수 있고 평면인덕터의 성능을 크게 개선할 수 있다.

제11도는 평면트랜스를 구성하는 도체의 갭어스펙트비 h/b와 평면트랜스의 1차측 코일의 Q 및 트랜스 이득 G와의 관계를 나타낸다. 제11도에서 분명히 나타나듯이 갭어스펙트비 h/b를 1 이상으로 하면 Q를 크게할 수 있고 그 결과 트랜스 이득 G를 크게할 수 있다.

또한, 자기소자를 형성하는 경우 그 성능을 좌우하는 재료의 선택이 큰 과제가 되지만 재료의 선택에 대해서는 본 설명의 끝에 기재하기로 한다.

제2의 수단으로서 도체어스펙트비 h/d(h는 코일도체의 높이, d는 코일도체의 폭)를 제2수단에 따라서 설정한 예를 나타낸다.

제12(A)도는 도체어스펙트비 h/d 및 갭어스펙트비 h/b를 설정한 예의 분해사시도를 나타내며, 기판(10)상에 직접 평면코일(40)이 형성되어 있다. 제12(B)는 제12(A)도의 12B-12B 단면도이며,(42)는 평면코일(40)의 코일도체를 나타낸다. 도체는 통상의 반도체 제조공정에서 배선형성 제조법을 이용하여 형성할 수있다. 배선피치에는 당연히 한계가 있다. 피치폭이 좁을수록 소형화가 가능하지만 높은 도체어스펙트비를얻기 어렵게 된다. 따라서 용도에 따라서 가장 적당한 피치, 도체어스펙트비 h/d를 결정하여 제조하는 것이 바람직하다. 도체어스펙트비가 높다는 것은 특정한 수치를 한정하는 것은 아니지만 대체로 1 이상, 즉 코일도체의 높이가 코일도체의 폭 이상인 도체가 바람직하며, 또한 소형화의 관점에서는 갭어스텍트비 h/b가 큰 것이 바람직하다. 수치적으로는 특정한 바가 없지만 마이크로코일의 경우는 도체폭, 갭 간격이 모두1Oμm 이하인 것이 실질적으로 효과가 있다고 생각할 수 있다.

그런데 높은 도체어스펙트비 h/d를 갖는 도체를 제조할때, 에칭에 의해 형성되는 것은 좁고 깊는 갭을 형성한다. 따라서 선택성이 양호한 도체막을 사용할 필요가 있다. 그러기 위해서는 도체층에서 에칭이 용이한 면이 도체 형성면과 평행하게 되도록 형성된 배향성의 결정막을 사용하는 것이 바람직하다. 물론 단결정이라면 더욱 바람직하다.

또한, 전술한 바와 같이 하여도 소형화에 의해 인덕턴스가 작게될 경우에는, 리액턴스가 ωL(ω는 구동각 주파수)이기 때문에 구동주파수를 고주파수로 변화시킴으로서 보충할 수 있다. 최근 스위칭 주파수는 고주파수로 변화하고 있고 소형화에 의한 낮은 리액턴스도 충분히 보충할 수가 있다. 예를들면 MHz 정도의 고주파영역에서는 nH 정도로 낮은 인덕턴스도 인덕터로서 층분히 작동한다.

여기에, 높은 도체어스펙트비 h/d의 도체를 접근시키면 인접하는 갭의 대향 면적이 증가하고, 거리가 가까운 것과의 상승효과로 코일도체 사이의 용량이 증가하는 결과를 초래한다. 이것을 이용하여 LC회로를 구성하는 것도 가능하다. 그러나, 일반적으로는 LC발진주파수(컷 오프 주파수)가 작아지고 인덕터로서 작동할 수 없게 되어 고주파화에 대응하지 못할 수가 있기 때문에 코일도체 사이의 용량이 매우 작아지는 것이 바람직하다. 미세화된 코일도체상에는 통상의 반도체 제조공정에서 사용되듯이 예를들면 SiO₂와 같은 절연체를 형성하지만, 이 절연체층(20)을 형성하는 대신 코일도체 사이를 공동화하여 코일도체 사이의 유전율을 감소시킴으로써 코일도체 사이의 용량을 감소시킬 수 있다. 이 경우, 평면코일 상에 절연막을 형성할때 코일도체 사이에 공동이 생기도록 조건을 만들어서 절연막을 형성하는 것이 바람직하다. 따라서 공동은 진공에 가까운 상태일 경우도 있고, 절연막 형성에 사용한 원료가스가 존재할 경우도 있다. 그 어느쪽도 통상의 고체형태의 절연체가 존재하는 경우에 비해서 훨씬 유전율이 낮으며, 코일도체 사이의 용량은 확실히 감소된다.

이러한 공동 형성방법으로는 통상의 반도체소자 제조공정에서 이용되고 있는 CVD법을 응용하는 것이 바람직하다. 일반적인 반도체 제조공정에서는 밀착성이 좋으며, 전면에 걸쳐 SiO₂등의 절연막을 형성시키고있지만, 제2수단의 경우에는 코일 윗면에서부터 절연막이 형성되고 갭의 공간은 유지되어 그 결과로서 갭상부에 덮개가 이루어지도록 조건을 설정하는 것이 바람직하다. 구체적으로는 막퇴적속도는 원료가스의 수송 속도로 결정되도록 조건을 설정하는 것이 바람직하다. 이 상태를 제13도에 나타내었다. 기판(10)상에 형성된 코일도체(42)로 구성되는 코일 윗면에는 직접 원료가스(82)가 공급되지만, 갭의 아랫부분에는 원료가스(82)가 도달되기 어렵기 때문에 윗면 SiO_2에서 절연막(80)이 빠르게 형성되고 제13(A)도→제13(B)도→제13(C)도→제13(D)도의 순서로 반응이 진행되며, 결과로서 상기와 같은 공동(70)이 형성된다. 또한 제14도와 같이 코일도체(42)의 윗면에 경사진 방향(θ)으로 절연체입자(84)를 분출함으로써 공동을 형성할 수 있다. 그러나 공동화후의 절연막의 편평도를 고려하연 CVD법으로 형성하는 것이 바람직하다.

공동형성에 따른 코일도체 사이의 용량 감소효과를 제15도에 나타낸 평행평판 콘덴서에 의거하여 설명하기로 한다.

r(m)×t(m)의 편행전극판 사이(60A), (60B)(거리 So)에 비유전율 ε인 절연체(20)를 가득 채웠을때의 용량(Co)은

Co=εo·ε·t/So(F/m)

(단,εo는 진공유전율)이 된다.

이에 대해서 평행전극판 사이의 공간에 똑같이 폭(S)의 공동이 존재할 경우의 용량을 C로 하면

C/Co = 1/ [K (ε -1) + 1

(단, K는 공동이 차지하는 비율(S/So)을 나타냄)이 된다.

여기서 제16도는 절연체가 SiO₂(비(比) 유전율이 약 4)일때의 C/Co의 K의존성을 나타내었다. 갭의 공동비율을 거의 1/3 이하로 하면 용량은 갭에 절연체가 채워져 있을때의 1/2 이하가 됨을 알 수 있다. 공동에 기체가 의존하는 경우(혹은 진공에 가까운 상태), 절연체의 종류등에 따라 다르지만 대략 1/3 이하의 공동형성이 실용적이다.

그런데 상기와 같은 코일을 기초로 인덕터를 구성해도 코일자체는 인덕턴스가 작기 때문에 코일에 근접하여 자심을 구성하도록 자성체층(20)을 설치하는 것이 바람직하다. 이 경우 누설자계를 최대한 감소시키기 위해서 코일의 상하면을 자성체로 접합하는 구조가 바람직하다. 이 구조를 제17도에 나타내었다. 표면에 산화막이 형성된 Si 기판등의 절연성 기판(10)상에 자성체층(30A)을 형성하고, 그 위에 절연체층(20A)을 개재시켜 평면코일(40)로 구성되는 코일을 형성하며, 그 위에 절연체층(20B)을 개재시켜 자성체층(30B)을 형성한다. 상기 갭 구조에서는 자성체층(30A)(30B)이 자기를 차폐시켜 외부로의 누설자계를 거의 없앨 수가있다. 따라서 주위에 배치되는 소자에 대한 영향을 최소한으로 줄일 수 있기 때문에 전체적으로 볼때 부품의 소형화를 실현할 수 있다. 또한 경우에 따라서는 자심을 설치하지 않고 공심코일로서 이용하는 것도 가능하며, 한쪽에만 자성체층을 설치한 것을 이용하는 것도 가능하다. 또 제18도에 나타낸 구조에서는 평면코일에 절연체층(20C)을 개재시켜 다층화한 것을 나타낸다. 이렇게함으로써 코일의 권수를 많게 할 수 있어 인덕턴스를 높게 할 수 있다.

본 발명에 관계된 코일(40)은 제19(A)도와 같이 스파이럴형상, 제19(B)도와 같이 미안다형상 등의 각종형태를 생각해 블 수 있다. 인덕턴스를 고려하면 스파이럴형상 쪽이 유리하다.

또한, 이 경우 도체는 통상의 반도체 비해서 막두께가 매우 두껍기 때문에 기판과의 접합강도가 문제가 되는 경우를 생각해 볼 수 있다.

그 경우에는 제20도와 같이 접합층(25)으로서 Cr등의 박층을 개재시켜 기판(10)상에 도체(42)를 형성시키는 것이 바람직하다. 이 접합층(25)을 개재시키는 방법은 같은 코일형상이기 때문에 제1, 제3, 제4 및 제5수단에 대해서도 마찬가지로 적용할 수 있다. 또한, 도체는 용도에 따라서 가장 적당한 피치, 도체어스펙트비 h/d를 결정하여 제조하는 것이 바람직하다. 소형화 관점에서는 인접하는 도체간의 간격이 도체의 폭이하인 것이 바람직하다. 이들의 크기는 특정한 것은 없지만 실제적인 효과를 얻기 위해서는 인접하는 도체간의 간격이 1Oμm 이하인 것이 바람직하다. 이것도 접합층과 마찬가지로 다른 수단에 적용할 수 있다.

이상의 설명은 단독 인덕터에 대해서 주로 설명하였지만, 예를들어 2개의 코일을 조합하여 마이크로트랜스를 구성할 수도 있다. 이 구조의 일례를 제21도에 나타내었다. 표면에 산화실리콘막이 형성된 Si기판등의 기판(10)상에 자성체층(30A), 절연체층(20A), 평면코일(40A), 절연체층(20B), 평면코일(40B), 절연체층(20C), 자성체층(30B)이 순서대로 적층되어 있다. 예를들어 평면코일(40A)이 1차 코일을 구성하고, 평면코일(40B)이 2차 코일을 구성하게 된다. 1차 코일과 2차 코일의 권선비는 적절하게 설정한다. 이러한 구성에서는 자성체층(30A)(30B) 사이에 1차 코일과 2차 코일의 적층체를 접합하여 설치하는 것이 바람직하다.

또한 1차 코일과 2차 코일을 위에서 본 개략도로서 나타낸 제22(A)도와 같이 동일평면상에 형성시키는것도 가능하다. 이 도면에서는 1차 코일(40I)과 2차 코일(40II)이 상호 조합되어 동일 평면상에 존재하고 있는 모습을 나타내고 있다. 그러나 반드시 상호 조합되어야 할 필요는 없다. 또한, 제22(B)도와 같이 1차코일(40I)의 내측에 2차 코일(40II)이 존재하도록 구성하는 것도 가능하다.

이어서 제3수단에 대해서 설명하기로 한다.

이하 제23도에 나타낸 1층의 스파이럴코일(40)에 대해서 제3수단을 설명한다. 도연에서 자성체층(30A)및 자성체층(30B) 사이에 절연체층(20A) 및 (20B)을 배치시키고 그 사이에 스파이럴코일(40)이 배치되어있다. 여기서 ao는 스파이럴코일(40) 외형의 한쪽변의 크기, W는 자성체층(30A) 및 (30B)의 한쪽변의 크기, t는 자성체층(30A) 및 (30B)의 두께, g는 자성체층(30A) 및 (30B) 사이의 거리이다. 또한, 제24도는자성체층(30A) 및 (30B) 사이에 절연체층(20C)을 개입시켜 스파이럴코일(40A) 및 (40B)를 배치하고, 정공도체(42)를 갖는 절연체층(20C)을 평면코일(40A)와 (40B) 사이에 배치한 것을 나타낸다 여기에서, ao, W, t, g는 제23도의 경우와 같은 부위의 크기를 나타내고 있다.

제3수단은 스파이럴형 평면코일에 절연체를 개입시켜 상하로 자성체를 접합시킨 적층형 평면인덕터에 있어서, 전술한 바와 같이 스파이럴 외형크기와 자성체 외형크기의 관계를 최적화함으로써

(1) 외부로의 누설자속이 적어 자기차폐 효과가 높다.

(2) 인덕턴스값을 증가시킬 수 있다.

이 경우, 제3수단에 의한 평면인덕터는 반도체 혹은 유리기판상에 전박막제조공정으로 형성하는 것도 가능하고, 기타 절연기판(폴리이미드 등의 각종 고분자재료)상에 스파이럴코일을 형성하여 이것에 적당한 절연필름을 개입시켜 자성박을 끼워서 형성하는 것도 가능하다.

평면인덕터를 다른 부품과 집적화할 경우에 누설자속에 의한 노이즈나회로 동작 불량의 문제점이 있다. 이것은 하이브리드 IC에서도 문제가 되며 L이나 C를 포함한 모든 회로부품을 단일체로 집적화하는 1칩화시에는 커다란 문제가 된다. 즉, 이들 집적회로의 경우에는 각 부품이 근접하여 배치되기 때문에 인덕터의 누설자속의 영향이 한층 심각하게 되기 때문이다. 평면인덕터에 있어서 이러한 누설자속의 영향을 감소시키기위해서 제3수단에서는 자성체층의 외형크기 W와 스파이럴코일의 외형크기 ao의 상대관계를 최적화 하였다.

제25(A)도부터 (C)도는 스파이럴코일(40)의 외형크기 ao에 대해서 자성체층(30)의 오형크기 W를 다양하게 변화시킨 경우에 자성체층의 단부로부터 누설자속(100)의 상태를 나타대는 것으로서 W를 어느 정도이상으로 크게함으로써 인덕터 외부로의 누설자속을 최대한 감소시킬 수 있다.

여기서 제25(A)도는 거의 ao=w로 하고, 제25(B)도와 (C)도는 W를 순차적으로 크게한 것이다. 또한 제26도는 스파이럴코일·자성체 적층형 평면인덕터의 자계분포를 나타낼 것이다. 이 도면에서 스파이럴코일의 단부로부터 α(α=[μs·g·t/2]^1/2; μs는 자성체의 투자율, t는 자성체층의 두께, g는 상하 자성체층간의 거리)의 거리만큼 떨어지면 자계의 크기는 코일단부 수치의 약 0.37배로 작아진다. 즉, 자성체층의 외형크기 W를 스파이럴코일 외형크기 a₀보다도 2α 이상 크게하면 인덕터 외부로의 누설자속을 최대한 감소시킬 수 있음을 알 수 있다. 여기서는 코일도체(42)의 폭 70μm, 코일도체간의 거리 10μm, 자성체간 갭 5μm, 코일전류 0.lA로 하였다.

제27도는 자성체층의 단면(인덕터 단면)으로부터 외부로 누설되는 자속의 크기를 W=ao일때의 수치를 기준으로 하여 나타낸 것이다. 평면인덕터를 단일체 집적회로내에 형성할 경우에는 근소한 누설자속이라도 다른 소자에 큰 영향을 미치기 때문에 자성체층의 외형크기 W는 ao+10α 이상이 바람직하다. 이렇게 함으로써 자속의 외부누설을 거의 차폐할 수 있다.

그런데 평면인덕터를 설계할때에는 인덕턴스를 될 수 있는대로 크게하는 것이 바람직하다. 제3수단과 같이 자성체층의 외형크기 W를 스파이럴코일의 외형크기 ao 보다도 2α(α는 전술과 동일)이상 크게하면 인덕턴스를 효과적으로 크게할 수 있다. 제28도는 W의 크기를 여러가지로 변화시킨 경우 인덕터스 값 변화의 일례를 조사한 것으로서, W≥ao+2α로 함으로써 W=ao일때에 비해 1.8배 이상의 인덕턴스 값을 얻을수 있음을 알 수 있다.

본 발명의 제4수단에 대해서 설명하기로 한다. 또한 평면인덕턴스에 대해서 설명하며 평면트랜스에 대한 설명은 생략하기로 한다. 단, 평면트랜스의 경우는 1차측과 2차측의 2개의 스파이럴 평면코일을 적층시킨것 이외에는 구조적으로 평면인덕터와 거의 동일하고 제4수단에 의해 얻을 수 있는 효과도 비슷하다.

우선, 제29도와 같이 각형의 스파이럴 평면코일 1층의 양면에 절연체층(20)을 접합시키고, 이들 양면에 자성체층(30)을 집합시킨 구조의 평면인덕터에 대해서 생각하기로 한다. 상하의 자성체층(30)에는 도면 중앙의 화살표방향으로 1축 자기이방성이 도입되는 것으로 한다.

이 평면인덕터의 스파이럴 평면코일(40)에 코일전류를 흘렸을때 자성체층(30)상에서의 반생 자계 방향을 제30도에 파선화살표로 나타내었다. A영역에서는 코일에 의한 발생 자계의 방향과 1축 자기이방성의 방향(자화가 용이한 축방향)이 일치한다. 한편, B영역에서는 고염에 의한 발생 자계의 방향과 1축 자기이방성의 방향이 직교한다. 즉, 발생 자계의 방향과 자화곤란축의 방향이 일치한다.

제31도에 자기이방성을 갖는 자성체의 자화용이축 방향과 자화곤란축 방향에서 관축되는 B-H곡선을 나타내었다. 자화용이축 방향에서는 투자을이 매우 높은 반면 포화하기 쉬우며, 자화곤란축방향에서는 반대로 포화가 어렵다. 따라서 제30도의 A영역에서는 포화하기 쉽지만 B영역은 반생 자계의 방향이 곤란축 방향이기 때문에 포화하기 어렵다. 제32(A)도와 같이 코일에 의한 반생 자계가 크면 제30(A)도 영역은 포화되어 자속이 외부로 누설된다. 이때 제32(B)도에 나타낸 바와 같이, 자속의 대부분은 제3이B)도 영역을 통한다. 결국 인덕턴스의 크기는 곤란축방향의 자기특성에 좌우된다.

제4수단은 자성체의 자기포화의 문제를 해결하기 위해서 후술하는 3가지 구조를 재용한다. 제1구조는 스파이럴 평면코일의 양면에 1축 자기이방성을 도입한 복수층의 자성체를 이웃하는 자성체와 1축 자기이방성의 방향이 서로 직교하도록 절연체층을 개재시켜 적층하는 것이다.

제2구조는 스파이럴 평면코일 양면의 각 밑변에 평행한 방향으로 1축 자기이방성이 도입된 4개의 3각형의 자성체를 이들의 꼭지점이 일치하도록 배치하여 구성되는 각형의 자성체층을 설치한 것이다. 제3구조는 스파이럴 평면코일의 양면에 코일의 전류방향과 평행한 띠모양의 요철을 형성시킴으로써 형상 1축 자기이방성이 도입된 자성체층을 설치한 것이다.

(1) 제1구조의 평면인덕터의 개략을 제33도에 나타내었다.

이 평면인덕터는 스파이럴 평면코일(40)의 양면을 절연체층(20A), 제1자성제층(30A), 절연체층(20B),제2자성체층(30B)을 순차적으로 접합한 구조이다. 여기서 절연체층(20)은 점으로 나타내었다(제35도 동일). 제33도와 같이 구성했을 경우 스파이럴 평면코일(40)에 가장 근접해 있는 제1자성체층(30A)에서 A영역에 해당되는 부분은 포화되기 쉽지만, A영역에서 외부로 누설된 자속은 제2자성제층(30B)의 B영역에 해당하는 부분을 통과한다. 그 결과 자속은 제1층, 제2층의 어느 자성체층에 있어서도 자화곤란축 방향을 통과하여 자기포화가 발생하기 어렵게 된다.

제34도에 제33도의 평면인덕터의 직류중첩특성의 예를 실선으로, 또한 제29도의 평면인덕터의 직류중칩특성의 예를 파선으로 나타내었다. 제34도에서 분명하게 나타나듯이 자성체층이 2층이 경우는 자성체층이 1층인 경우와 비교해서 인덕턴스가 배로 증가하고, 인덕턴스가 감소하기 시작하는 직류전류도 증가한다.

또한, 제33도에서는 스파이럴 평면코일의 상하 자성체층이 2층씩인 경우에 대해서 설명하였지만, 제35도와 같이 자성체층을 4층씨 설치하여 자성체층을 더욱 다층화하는 것도 가능하다. 이 경우도 스파이럴 평면코일(40)에 대해서 흘수층째의 자성체층과 짝수층째의 자성체층으로 1축 자기이방성의 방향이 서로 직교하도록 한다.

제33도 또는 제35도에 나타낸 평면인덕터는 후술하는 방법에 의해 제조할 수 있다. 자성체로서 3μm 이상의 두께를 갖는 비정질합금, 결정질합금, 산화물등의 연자성 박대를 사용하는 경우에는 각 자성체에 1축자기이방성을 미리 도입시켜두고 1층마다 1축 자기이방성의 방향이 서로 직교하도록 절연체층을 개재시켜 적층한다.

또한, 증착법이나 스퍼터법등의 박막제조공정에 의해 자성체를 형성할 경우에는 정자장에서 막을 형성하거나 막 형성후 자계내의 열처리등에 의해 1축 자기이방성을 도입시킨다. 이 경우 자성체 재료는 자성왜곡이 작은 것이 바람직하지만, 응력분포를 적당히 조절할 수 있으면 자성왜곡이 비교적 큰 재료라도 역자성 왜곡효과를 통해서 1축 자기이방성을 도입할 수 있다고 생각된다. 박막제조공정에 의해 제33도 또는 제35도의 평면인덕터를 제조할 경우에는 자성체층과 절연체층을 번갈아 형성할 수 있도록 다원식의 성막장치를 사용하는 것이 생산성 측면에서 유리하다.

(2) 제2구조의 평면인덕터에 대한 개략을 제36도에 나타내었다.

이 평면인덕터는 스파이럴 평면코일(40)의 양면을 절연체층(20) 및 자성체층(30)으로 순차 접합한 구조이며, 각 자성체층(30)이 각각 밑변에 평행한 방향으로 1축 자기이방성이 도입된 4개의 3각형 자성체를, 이들의 꼭지점이 일치하도록 배치하여 구성되어 있다. 제36도의 평면인덕터에서는 자성체층(30)의 전 영역에 있어서 코일에 의해 발생하는 자계의 방향과 자화용이축의 방향이 직교하기 때문에 자기적으로 포화하기 쉬운영역은 존재하지 않는다.

제37도에 제36도의 평면인덕더의 직류중첩특성의 예를 실선으로, 그리고 제29도의 평면인덕터의 직류중칩특성의 예를 파선으로 나타내었다. 제37도에서 분명하게 나타나듯이 제29도의 평면인덕터의 인덕턴스는 전류가 낮은 영역에서는 크지만 직류중찹전류가 증가함에 따라 급격히 감소하여 그후 일정하게 된다. 이 인덕턴스가 일정한 영역에서는 제29도의 B영역만의 자성체가 동작하고 있기 때문이다. 한편, 제36도의 평면인덕턴스에서는 인덕턴스가 일정하게 유지되는 범위가 전류가 조금 흐르는 영역에서부터 전류가 많이 흐르는 영역까지 확장되고, 또한 인덕턴스값도 제1도의 경우에 비해서 2배 정도 크다.

제36도의 평면인덕터는 다음의 방법에 의해 제조할 수 있다. 3μm 이상의 두께를 갖는 비정질합금, 결정질합금, 산화물 등의 연자성 박대를 사용하는 경우는 박대를 각형 스파이럴코일의 한쪽변 이상의 크기를 밑변으로 하는 3각형으로 절단한 후, 이들 밑변에 평행한 자계를 인가한 상태에서 열처리를 행하여 1축 자기이방성을 부여한다. 그리고 4개의 3각형 자성박대를 각각 자화용이축이 코일도체와 평행하도록 배치한다.

또한, 증착법이나 스퍼터법등의 박막제조공정에서 형성하는 경우에는 3각형의 마스크를 사용하여 정자장내에서 막의 형성등에 의해 1축 자기이방성을 부여한다. 즉, B영역에서 3각형의 레지스트마스크를 형성시킨 상태에서 A영역의 코일도체가 뻗은 방향과 평행하게 자계를 인가하여 A영역에서 자성막을 형성한다. A영역에서 자성막을 소정의 두께로 형성시킨 후 B영역의 레지스트를 제거하여 그 위의 자성막을 리프트오프

한다. 이어서 A영역에 레지스트마스크를 형성시키고, B영역의 코일도체가 뻗은 방향과 평행하게 자계를 인가하여 B영역에서 자성막을 형성한다. 마지막으로, 전술한 바와 같이 잔류 레지스트를 제거하고 그 위의 자성막을 리프트오프한다.

(3) 제3구조의 평면인덕터의 개략을 제38도에 나타내었다.

이 평면인덕터는 스파이럴 평면코일(40)의 양면을 절연체층(20) 및 자성체층(30)으로 순차 접합한 구조이며, 자성체층(30)에는 평면코일(40)에 흐르는 전류의 방향과 평행하게 띠모양의 요철이 번갈아 형성되어 있다(상세한 형상은 제39도 참조). 이 띠모양의 요철에 의해 1축 자기이방성을 가질 수가 있다. 제38도의 평면인덕터에서도 자성체층(30)의 전 영역에 있어서 코일에 의해 발생하는 자계의 방향과 자화용이축의 방향이 직교하기 때문에 자기적으로 포화히기 쉬운 영역은 존재하지 않는다.

이와 같이 띠모양의 요철을 갖는 자성체층을 형성하는 방법으로서는 사진식각법 또는 기계적 가공에 의해 바탕에 띠모양의 요철을 형성한 후 자성체층을 성막하는 방법이나, 자성체층을 성막한 후 사진식각법 또는기계적 가공에 의해 자성체층 자체에 띠모양의 요철을 형성하는 방법이 될 수 있다.

자성체층의 표면을 이방적인 형상으로 하면 다음과 같은 기구에 의해 형상 자기이방성이 유도된다. 일반적으로 강자성체는 복수의 자구로 구성되어 있지만 충분히 얇은 막에서는 자성막의 윗면부터 아랫면까지 자벽이 존재하지 않고, 막두께 방향으로 단자구의 구조를 갖는 것이 알려져 있다. 자구내의 자기모멘트는 근거리력인 상호 교환작용 때문에 하나의 방향과 크기를 갖고, 외부자장에 대해서 강체 회전한다고 보여진다. 따라서 자성체 박막의 표면 또는 계면에 이방적인 형상을 형성하여 형상 자기이방성을 도입하면 막 내의 자기모멘트가 영향을 받는다. 단, 자성체층의 표면형상은 다음에 설명하듯이 일정조건을 만족시키는 것이 바람직하다.

제39도와 같이 표면 또는 계면에 서로 평행인 띠모양의 요철을 갖는 자성박막을 생각할 수 있다. 블록부의 띠모양 자성체부분에 주목하여 i번째의 자성체의 의존영역을 식(1)로 나타내었다. 여기서 d는 오목부에 있어서 자성체의 두께, L은 블록부의 폭, W는 요철의 오목부와 블록부의 차이인 단차, ∂는 블록부 사이의 간격이다.

x : (L+∂) (i+1) -L/2≤x≤(L+∂) (i-1) +L/2

y : -〈 y〈 +...............................................................................(1)

z : -W/2≤z≤+W/2

상기 식은 Y방향으로 무한히 뻗은 띠모양의 요철이 X방향으로 무한히 반복하여 있는 표면구조를 의미한다. 막 본래의 자기이방성이 충분히 작을 경우, 막전체의 형상 자기이방성에 의해 자화벨트 I는 막 면에 평행하게 된다. 여기서 I의 X축 방향의 방향코사인을 COS∮로 둔다. COS∮가 0이 아닐 경우 띠모양의 자성체 YZ면에 자화 I와 C0S∮와의 곱으로 나타나는 면밀도의 자극이 생긴다. 이 자극이 발생시키는 자장은(x,z)의 함수로서 풀 수가 있다. i=0인 자성체에 주목하면 자신에게 미치는 반자장 Hd 및 무한히 뻗은 띠모양의 자성체에서 받는 유효자장 Hm은 식(2)로 나타낼 수 있다.

Hd와 Hm과의 정자장 에너지가 ∮의 함수이고 i=0의 띠모양의 블록부 자성체의 안정상태를 고려하면,∮=0(I가 띠방향에 평행)와 ∮=π/2(I가 띠방향에 수직)와의 단위체적당 에너지차 밀도 Uk는 막두께 방향에 평균하여 식(3)과 같이 된다. 단 Uk의 정부(正負)는 Uk>0일때 띠방향(Y축)이 자화용이축이 되도록 정해져 있다.

이처럼 자성체의 표면에 요철을 형성함으로써 자성체에 형상 이방성을 도입할 수 있다. 단, 막전체에서 띠방향(Y축)을 안정적인 용이축으로 하려면 적어도 띠모양 자성체의 중심부분(X=0,Z=0)이 용이축일 필요가 있다. 여기서 Uk의 식에서 (X=0,Y=0)에 주목하고 i=±1까지 고려하면 Uk의 식은 식(4)로 나타낼수 있다.

이 Uk의 제1항은 항상 정이기 때문에 Uk의 정부는 제2항의 정부에서 결정된다. 이렇게 식(5)의 부등식을 만족시키는 표면형상이라면 표면의 띠모양 요철이 늘어나는 방향이 용이축이 된다. 즉, 수직방향으로 곤란축을 갖게 하는 데 유효하다.

제40도에 W/L 및 ∂/L값을 여러가지로 설정했을 때 Uk식의 제2항의 변화를 나타내었다. 제40도에서 알 수 있듯이 예를 들어 ∂/L=1/16인 경우에 요철의 단차가 얕아지면 이방성의 정부가 역전하고, 띠모양의 요철이 늘어나는 방향으로 수직인 방향이 자화용이축이 될 가능성이 있다. 일례로서 W=0.5μm, L=4μm,∂=2μm, d=2μm으로 한 경우에 최인접(i=±1)의 블록부까지 고려했을 때의 에너지차를 구한 결과, 이방성 자장으로 환산하여 80Oe이상이었다. 단, 자화수치는 1T로 가정하였다.

제41도에는 제38도의 평면인덕터(실선) 및 제29도의 평면인덕터(파선)의 직류중칩특성의 예를 나타내었다.

제41도로부터, 제38도의 평면인덕터에서는 인덕턴스가 일정하게 유지되는 법위가 전류가 조금 흐로는 영역부터 전류가 많이 흐르는 영역까지 넓은 범위에 걸쳐 있는 것을 알 수 있다.

상술한 바와 같이 (1)-(3)의 구조를 체용하면 자성체층의 동작이 자화 곤란축에 고정되기 때문에 자기포화의 발생이 어렵게 된다. 또 자성체의 곤란축을 이용하고 있기 때문에 자화과정이 회전자화로 되며, 자벽이동자화에 비해서 고주파 소용들이 전류손실을 감소할 수 있고 주파수 특성의 개선에도 유효하다.

이상은 1축 자기이방성의 도입에 대해서 코일형상에만 한정하여 설명하있지만, 이어서 스파이럴코일형상을 장방형으로 했을 때와 단자의 인출을 용이하게 했을 때의 자기소자에 대해서 설명하기로 한다.

여기서는 평면자기소자로서 평면인덕터를 예로 들어 구체적으로 설명한다. 또한, 평면트랜스의 경우는 1차와 2차의 2개 층을 적층하는 것 이외에는 구조적으로 평면인덕터와 동일하며, 제4수단에 의해 얻을 수 있는 효과도 유사하기 때문에 여기서는 생략한다.

1축 자기이방성을 갖는 자성체의 자화용이축 방향과 자화곤란축 방향으로 관측되는 B-H곡선은 제42도와 같이 자화용이축에서는 투자율이 매우 높은 반면 포화되기 쉬우며, 자화곤란축 방향에서는 반대로 포화가 어렵다. 또한 제42도와 같이 자화용이축의 투자율은 저주파에서는 높은 반면 고주파에서는 급격하게 감소한다. 한편, 자화곤란축의 투자율은 저주파에서는 낮은 반면 고주파에서는 용이축에 비해 상당히 높은 값을 나타낸다. 평면형 자기소자에 있어서 자성체의 자화곤란축만을 사용할 수 있으면 소자의 전기특성이 크게 향상될 수 있다고 생각된다.

제4수단은 크게 나누어 3가지 경우를 생각할 수 있다. 여기서 그 3가지 경우를 순차 설명하기로 한다. 제1경우는 스파이럴코일로서는 장방형의 것을 이용하고, 스파이럴코일의 장축과 자성체의 자화용이축이 일치하도록 자성체를 스파이럴코일의 윗면과 아랫면에서 절연체를 개재시켜 적층한다. 이러한 제4수단의 제1경우에 대해서 제43도에 나타내었다. 제43(A)도 절연체(20)로 막은 평면코일(40)의 윗면과 아랫면에 자성체층(30)을 배치한 평면도이며, 제43(B)도는 제43(A)도의 43B-43B에 따른 단면도((42)는 도체,(100)은 자속을 나타냄)이다. 여기서 장방형 스파이럴코일의 장축과 단축의 비(어스팩트비=장축의 길이m/ 단축의 길이 n)는 될 수 있는 대로 크게 설정한다. 어스팩트비 m/n을 충분히 크게하면 자성체의 거의 모든 영역에서 자계방향과 자화용이축의 직교하지만 이 상태를 보다 완전한 것으로 하기 위해서 제44도와 같이 장방형 스파이럴코일의 장축방향 코일도체 부분에만 자성체를 형성하는 것도 가능하다. 단, 제44도의 단면도는 제43(A)도의 단면도와 같은 형상이다.(제45도 동일)

다음 제2경우에 대해서 설명하기로 한다. 제1경우에서 설명한 바와 같이 2개의 장방형 스파이럴 코일을 직렬 접속하고 2개의 장방형 스파이럴코일의 장축방향이 일치하도록 동일 평면상에 배치한다. 또한, 장방형스파이럴의 장측과 자성체의 자화용이축이 임치하도록 자성체를 코일의 윗면 및 아랫면에 절연체를 개재시켜 배치한다.

제45도는 2개의 장방형 스파이럴 코일을 장축방향으로 늘어놓은 경우를 나타내며, 제46(A)도 및 제47(A)도는 단축방향으로 늘어놓은 경우를 나타내고 있다. 또 제46(B)도는 제46(A)도의 46B-46B선에 따른 단변도이고, 제47(B)도도 동일하다. 이와 같이 2개의 장방형 스파이럴 코일을 직렬 접속함으로써 제43도 및 제44도의 경우에 비해서 적어도 2개 이상의 인덕턴스값을 얻을 수 있다. 또한, 2개의 장방형 스파이럴 코일 사이를 접속하기 위해서 외부 배선이 필요없다.

2개의 장방형 스파이럴을 단축방향으로 늘어놓은 경우의 코일 접속방법은 제2경우와 같이 생각될 수 있다. 제46도는 2개의 장방형 스파이럴 코일의 감긴 방향이 서로 반대방향인 경우이고, 제47도는 동일한 경우이다. 자속이 통과하는 자로는 도면에 도시한 바와 같이, 후자가 더 세분된다. 어느쪽이 뛰어단가는 여러조건에 따라서 좌우되기 때문에 적절히 선택한다.

또한 제45도, 제46도, 제47도에 있어서 제43(A)도와 같이 스파이럴 코일의 전면에 자성체을(30)을 형성시키는 것도 가능하다.

제3경우에 대해서 설명하기로 한다. 제44도, 제45도, 재46도, 제47도와 같이 장방형 스파이럴코일의 감김이 시작되는 부분과 감김이 끝나는 부분이 노출되어서 단자의 인출이 때우 용이하게 된다.

이상과 같이 제4수단에 의하면 자성체의 곤란축을 효과적으로 이용할 수 있기 때문에 자화과정이 회전자화에 의하게 되어 자기포화의 영향을 감소시킬 수 있고 고주파 특성의 개선에도 유효하다.

제43도, 제44도, 제45도, 제46도, 제47도에서는 스파이럴코일의 윗면과 아랫면에 1층뿐인 1축 이방성 자성체를 형성시키는 경우를 나타내고 있지만 일반적으로는 이들의 자성체를 다층화하여 사용한다.

제4수단에서 제안한 소자를 실현하기 위해서는 여러방법을 생각할 수 있다. 3μm이상의 두께를 갖는 비정질합금, 결정질합금, 산화물등의 연자성박대를 사용할 때에는 1축 자기이방성을 자계내에서 연처리 등에 의해 미리 부여해두고, 장방형 스파이럴코일등과 함께 적층한다. 이때 적층에 의한 응력의 영향을 될 수 있는 대로 피하기 위해서 자기왜곡이 작은 자성체를 선택한다.

또한 증착법이나 스퍼터법등의 박막제조공정에서 형성할 경우는 정자장에서 막을 형성하거나 막형성후 자계내에서 열처리등에 의해 1축 자기이방성을 부여한다. 이때도 자성체 재료는 자기왜곡이 작은 것이 바람직하지만 응력분포를 적당히 조절할 수 있으면 자기왜곡값이 비교적 큰 재료라도 역자기 왜곡 효과를 통해서1축 자기이방성을 부여할 수 있다고 생각된다. 박막제조공정에서 제4수단에 의한 자성체 구조를 만들기 위해서 자성체와 절연체를 번갈아 형성할 필요가 있기 때문에 다원식의 성막장치를 사용하는 것이 생산성 측면에서 유리하다.

그런데 제4수단에 의한 평면형 자기소자를 트랜지스터, 저항, 캐패시터층의 다른 소자와 집적화할 때에는 누설자속에 의한 회로의 동작 불량을 막기 위해 특히 제44도, 제45도, 제46도, 제47도의 경우에는 코일도체가 노출되는 부분에 자기차폐용 자성체를 형성한다. 그 일례를 제48(A)도 및 (B)도에 나타내었다. 여기서 제48(A)도는 평면도, 제48(B)도 단면도이며 재료의 번호는 제43도와 같다.

본 발명의 제5수단에 대해서 설명하기로 한다. 제49도 및 제50도는 제5수단에 관계된 자기소자를 구성하는 평면코일을 나타낸다.

제49도의 평면코일은 외형이 거의 정방형을 이루고 외형크기가 다른 복수의 1회전 평면코일(40)을 동일평면상에 배치한 것이며, 각 1회전 평면코일(40)은 정방헝의 한변에 2개의 외부접속단자를 갖는다. 제50도의 평면코일은 제49도와 같이 외형이 거의 정방형을 이루고 외형크기가 다른 복수의 1회전 평면코일(40)을 동일 평면상에 배치한 것이지만, 각 1회전 평면코일(40)은 정방형의 서로 마주보는 두변에 2개씩 합계 4개의 외부접속단자를, 또한 제49도 및 제50도에서는 외형이 거의 정방형인 1회전 평면코일을 나타내고 있지만 1회전 평면코일의 외형은 특별히 한정되지 않는다.

이러한 평면코일의 양면이 제49도 및 제50도에 있어서 파선으로 표시되어 있는 자성체층(30)에서 삽입되어 있다. 자성체로서는 소프트페라이트, 자성막대, 자성박막 등이 이용된다. 단 페라이트 이이의 자성박대, 자성박막을 이용할 경우에는 평면코일과 자성체층(30)사이에 절연체층을 설치할 필요가 있다.

제5수단의 평면자기소자는 평면코일로서 스파이럴 코일을 이용한 경우와 같이 관통하는 정공도체나 단자인출용 도체를 설치할 필요가 없기 때문에 제조공정이 간략화된다. 또 각각의 1회전 평면코일(40)의 외부접속단자는 모두 자성체층(30)의 외측에 설치되기 때문에 외부회로와의 접속이 매우 용이하다.

제5수단에 관계된 평면 자기소자를 인덕터로서 사용하는 경우의 인덕턴스 조정효과에 대해서 설명한다. 이하 설명하듯이 인덕턴스는 외부접속단자간의 접속방법 변경 또는 외부단자의 선택, 즉 사용하는 1회전 평면코일의 선택에 의해 조정할 수 있다.

제51도는 제49도의 평면자기소자에 있어서 1회전 평면코일(40)의 모든 외부접속단자중에 가장 외측의 1개와 중앙부의 1개를 제외하고, 서로 인접하는 2개의 코일을 접속한 것이다. 제51도에서는 인접하는 코일도체에 흐르는 전류의 방향이 서로 역으로 된다. 따라서 발생하는 자계는 지그제그코일 패턴과 유사하다.

제52도는 제49도의 평면자기소자에 있어서 1회전 평면코일(40)의 모든 외부접속단자중에 가장 외측의 1개와 중앙부의 1개를 제외하고, 서로 선대칭 위치에 있는 것끼리 접속시킨 구성이다. 제52도에서는 인접하는 코일도체에 흐르는 전류의 방향이 서로 같게 된다. 따라서 발생하는 자계는 스파이럴코일 패턴과 유사하다.

제53도는 제49도의 평면자기소자에 있어서 제51도의 접속방법과 제52도의 접속방법을 병용한 것이다. 제52도에서는 인접하는 코일 도체에 흐르는 전류의 방향이 서로 역방향인 곳과 순방향인 곳 모두를 포함한다. 따라서 발생하는 자계는 지그재그 스파이럴 복합형 코일패턴과 유사하다.

제51도-제53도에 나타낸 접속방법에서는 인덕턴스 L의 값이 제52도의 경우에서 가장 크고, 제53도, 제51도의 순서로 작아진다. 이와 같이 제5수단의 평면자기소자에서는 외부접속단자간의 접속방법을 변화시켜서 인덕턴스를 조정할 수 있다. 또한 외부접속단자간의 접속방법은 제51도-제53도에 나타낸 방법에 한정되지 않고 필요한 인덕턴스가 얻어지도록 사용자가 적절히 선택할 수 있다.

제54도는 제49도의 자기소자에 있어서 외형이 다른 1회전 평면코일의 2개의 외부접속단자 사이를 접속한 경우, 1개의 1회전 평면코일로 얻을 수 있는 인덕턴스값을 나타낸 것이다. 제54도에서 분명하게 나타나듯이 외형크기가 다른 1회전 평면코일을 선택함으로써 다양한 인덕턴스 값을 얻을 수 있다. 또한 제54도와 같은 1회전 평면코일을 선택하는 동시에 제51도-제53도에 나타낸 다양한 접속방법을 병용하면 인덕턴스값을 광범위하고 세밀하게 트리밍할 수 있다.

이어서 제5수단에 관계된 평면자기소자를 트랜스로서 이용한 경우에 대해 설명하기로 한다. 제49도와 같이 외부접속단자를 설치한 경우 제55도-제57도와 같이 복수의 평면코일을 2군 이상으로 나누고 동일한 군내의 1회전 평면코일을 외부에서 상호 접속함으로써 트랜스를 구성할 수 있다. 제55도 및 제56도는 1입력-1출력형, 제57도는 1입력-2출력형의 트랜스를 나타낸다. 또한, 2군 이상으로 분할된 동일한 군내의 평면코일의 접속방법은 제55도-제57도로 나타낸 방법에 한정되지 않는다. 1차고일, 2차코일, 3차고일···을 구성하는 복수의 평면코일의 외부접속방법을 여러가지로 변경함으로써 각각의 코일 인덕턴스나 코일간의 결합계수를 조정할 수 있다. 이것은 외부에서 트랜스의 변압비나 변류비를 조정할 수 있음을 의미한다. 제58도에는제5수단에 관계된 평면자기소자를 1입력-1출력형 트랜스에 응용한 경우의 외부접속방법에 의한 변압비 및 변류비의 조정효과를 조사한 결과를 나타내었다.

이상에서는 제49도의 평면자기소자에 있어서 외부접속단자의 접속방법을 예로서 전기적 특성의 조정효과에 대해서 설명하였다. 제50도와 같이 외부접속단자를 설치하면 단자 접속방법을 다양하게 번화시킬 수 있기 때문에 더욱 세밀한 조정효과를 얻을 수 있다. 단, 외부접속단자의 수가 너무 많으면 사용자가 잘못 접속할 우려가 있기 때문에 제49도 또는 제50도와 같이 1개의 평면코일당 외부접속단자 수는 2-4개로 충분하다고 생각된다.

또한, 외부에서 전기적 특성을 조정할 필요가 없고 큰 인덕턴스를 필요로할 경우에는 코일도체간 간격을 제조공정에서 허용하는 한 작게하고, 제52도와 같이 외부단자를 접속한다. 한편, 인덕턴스는 작아도 상관없지만 주파수 특성을 양호하게 하고 싶을 경우에는 코일도체간 간격을 될 수 있는대로 크게하여 제51도와 같이 외부단자를 접속한다. 마찬가지로 트랜스에 응용하는 경우에도 외부에서 전기적 특성을 조정할 필요가 없을 경우에는 코일도체간 간격을 될 수 있는 대로 작게 한다. 이와 같이 평면코일을 구성하면 특성 고정형평면자기소자를 고성능화할 수 있다.

또한 이들 평면자기소자를 소형화하는 데에는 이들을 반도체 제조공정과 같이 박막제조공정을 이용하여 제조하는 것이 바람직하다. Si, GaAs등의 반도체기판상에 제5수단의 자기소자를 형성함으로써 트랜지스터 등의 능동소자, 저항, 콘덴서 등 수동소자와의 단일체화가 가능하며 소형화할 수 있다. 반도체기판상에 자기소자를 형성할 경우 능동소자와 동일 평면에 형성하는 것도 가능하고 능동소자의 상부 또는 하부에 형성하는 것도 가능하다.

제59도는 반도체기판(10)상에 능동소자(90) 및 자기소자(1)를 형성한 것이다. 제60도는 반도체기판(10)내부에 능동소자(90)를 형성하고, 기판(10) 상에 절연체층(20)을 접합하여 배선층(95)을 형성하고, 배선층(95)상에 절연체층(20)을 집합하여 자기소자(1)를 형성한 것이다. 제61도는 반도체기판(10)상에 자기소자(1)를 형성하고 자기소자(1)상에 절연체층(20)를 접합하여 능동소자(90)를 형성한 것이다. 어느쪽 소자라도 반도체기판(10), 능동소자(90), 자기소자(1)사이는 도시하지 않은 상호 접촉되는 정공을 통해서 배선에 의해 접속되어 있다. 제5수단의 예와 같이 본 발명은 어느 수단에 의해서도 능동소자 및 수동소자가 반도체기판상에 형성되고, 평면코일로 된 인덕터 및 트랜스등과 일체적으로 소자를 구성할 수 있다. 이것은 어느 수단에 있어서도 동일하기 때문에 상술한 것만으로도 충분하다.

마지막으로 제6의 수단에 대해 설명한다. 제62(A)도에 제6수단과 관계된 자기소자의 단면도를 나타내었다. 전류용량을 증가시키고 싶을 때, 제62(A)도와 같이 코일을 구성하는 도체(42)를 면 형상으로 만들고, 이 면 형상 도체에 절연체(20)를 접합시켜서 배치된 자성체(30)를 자화하도록 한 구성이 있다. 이 경우자화전류가 면 전류이기 때문에 유효 단면적이 증가하고 허용전류도 증가한다. 제17도에 나타낸 것은 외출구조이지만 제62(A)도에 나타낸 구조는 거의 완전한 내절구조이고, 이 구조에서도 충분히 누설자계를 적게할 수 있다. 인덕턴스를 고려한 경우는, 구동주파수에 따라 다르지만 1MHz정도의 주파수영역을 경계로 하여 저주파영역에서는 제18도에 나타낸 구조가 유리하다고 볼 수 있다. 다만 전류 용량을 고려하면 제62(A)도에 나타낸 구조가 절대적으로 유리하다.

제62(A)도에 나타낸 1회전 구조의 코일에서의 최대 허용전류(Imax)를 생각해 본다. 제62(B)도에 각 부의 크기를 나타내는 기호를 나타내고 부재번호는 제62(A)도와 같다.

인덕턴스 L(H)은

L=2μs·∂2·ln(d₁/d₂) ×10^-7

로 되며, 직류저항 R_DC(Ω)는

R_DC= (p/π∂1)ln(d₁/d₂)

가 된다. 또한 μs는 자성체의 비투자율, p는 비저항이다.

도체로서 Al(허용 저류밀도 108(A/m2))를 이용할 때에는

Imax=π×10⁸·d₁·d₂(A)가 된다.

이것을 통상의 스파이럴코일 형태의 평면인덕터에서 실현시키면 도체의 단면적은 상당히 작아지기 때문에 대략 두자리수 이하의 Imax밖에 얻을 수가 없다.

또한 제62(A)도의 구조 코일을 제63(A)도에 나타낸 바와 같이 평면 형상에 복수개로 형성시켜 직렬로 접속시킴으로써 인덕턴스를 높게 할 수 있다. 또는 제63(B)도와 같이 같은 구조를 적층시키는 것도 가능하다. 이 경우는 단위 면적당 인덕턴스가 크게 된다.

그리고 제62(A)도와 같은 1회전형의 코일이라도 트랜스를 구성할 수 있다. 즉 제64도와 같이 자성체층(30)을 둘러싸는 도체층(42A)(42B)에 절연체층(20A)(20B)을 접합하여 다층화하는 것도 가능하다. 이 경우 적절하게 1차 코일과 2차 코일의 적층수를 결정하면 된다.

이상 각 수단을 개별적으로 설명하였지만 각 수단을 독립시켜 사용하여도 여러 특성을 향상시키는 것이 가능하고 각 수단을 적당히 조합시킴으로써 더욱 특성을 향상시킬 수 있으며 취급시에도 조작의 향상을 꾀할 수 있다.

여기서 본 발명을 실시하기 위해서 자기소자를 구성하는 데 필요한 재료(도체(42), 자성체(30), 기판(10)및 절연체(20))에 대해서 설명하기로 한다.

우선, 코일도체(42)의 재료로는 저항이 낮은 금속을 주로 사용한다. 예를 들어 Al 및 A1합금, Cu 및 Cu합금, Au 및 Au합금, Ag 및 Ag 합금등이 대표적이지만, 이들에만 한정되지는 않는다. 또한 이들 금속을 사용한 평면코일은 허용 전류밀도가 높을수록 정격전류를 증가시키기 때문에 일렉트로 마이그레이션, 스트레스 마이그레이션, 서멀 마이그레이션 등에 의한 단선에 대해서는 내성이 높은 재료를 사용하는 것이 바람직하다.

자성체(30)도 평면인덕터 및 트랜스에서 사용되는 주파수영역, 구해지는 특성을 고려하여 적절히 선정할수가 있고 고투자율 재료, 항투자율재료, 고자속밀도 재료, 저손실 재료등을 들 수 있다. 예를 들어 퍼멀로이, 페라이토, 센더스트, 각종 비정질자성합금 혹은 자성단결정체 등을 사용할 수 있다. 전력을 고려한다면 자속이 용이하게 포화되지 않도록 고자속밀도 재료를 사용하는 것이 바람직하다. 또 단자성일 필요는 없고 예를 들어 FeCo막과 SiO2막의 적층체, 인공격자막, FeCo상과 B4C상과의 혼합상, 입자분산층 등이라도 가능하다. 또한 도체상에 형성하는 경우, 자성체가 절연체인 경우는 절연체를 형성하는 것이 필수는 아니지만 전도성을 갖는 경우는 도체와의 사이에 절연체를 형성할 필요가 있다. 그리고, 자성체 포화의 영향을 피하기 위해 이방성자계를 코일전류가 형성하는 자계에 의해 크게 만드는 것이 바람직하다. 구체적으로는 포화자화가 높고 적당한 값의 이방성자계 Hk를 갖는 자성체가 바람직하다. 또 적층 등에 의한 응력의 영향을 될 수 있는대로 피하기 위해서 자기왜곡이 되도록 작은 이성체(예를 들면 λs<10^-6)를 선택하는 것이 바람직하다.

이 경우 자성체 재료의 선택기준은 예를 들어 제65도를 참조하여 설명하기로 한다. 제65도의 도면은 코일도체의 권수와 최대 허용전류 및 최대 허용전류를 흘려보냈을 때에 발생하는 자성체 면내 자계의 크기와의 관계를 조사한 것이다. 또 코일도체로서 A1-Cu합금을 이용하고 도체 두께 10μm, 도체간 간격 3μm로 하고, 권수를 변화시킴으로써 코일의 외형크기를 변화시키고, 이에 대응하여 자성체의 외형크기를 변화시키고 있다. 도체-자성체 사이에 막두께가 1μm연 절연체층이 형성되어 있다. 코일도체의 허용 전류 밀도는 5×10⁸(A/m²)로 일정하다.

제65도의 예에서는 코일에 허용전류를 흘려보냈을때에 발생하는 자계의 크기는 약 20-30Oe이다. 사용하는 코일전류의 최대값을 허용전류값의 80%로 하면 최대 16-24Oe의 자계가 자성체에 가해지게 된다. 따라서 이 경우에는 1축 자기이방성이 도입된 자성체의 이방성자게 Hk로서 16-24Oe의 크기가 필요하다. 또한, 자성체의 이방성자게 크기는 자기소자의 구조 변수에도 의존하기 때문에 여기서 나타낸 값에 한정되지 않는다. 다반 자기포화의 영향을 억제하기 위해서는 5Oe이상이 바람직하다.

기판(10)도 특정되지는 않지만 기판상에 형성되는 자성체 또는 도체와 절연되도록 적어도 표면이 절연체인 것이 바람직하다. 그러나 미세가공의 용이성, 단일칩화등을 고려하면 Si등의 반도체기판을 이용하는 것이 바람직하다. 이 경우 표면에 산화막 형성등의 방법에 의해 절연체화 해 둘 필요가 있다.

절연체층(20)의 재료로는 SiO₂나 Si₃N₄등의 무기물이나 폴리이미드등의 유기물을 들 수 있지만 층 사이의 용량 결합을 작게하기 위해서 되도록이면 유전율이 낮은 것이 바람직하다.

(실시예 1)

제1수단에 의한 실시예를 나타내었다. 제6도에 나타낸 자기소자를 다음과 같은 방법으로 제작하여 그 성능을 확인하였다.

실리콘기판의 포면을 열산화하여 막두께 1μm의 SiO₂막을 형성하였다. 이 SiO₂막 위에 RF스퍼터법에 의해 막두께 1μ의 센더스트막 및 막두께 1μm의 SiO₂막을 순차적으로 형성하였다.

이 SiO₂막 위에 DC마그네트론 스퍼터법에 의해 코일도체가 되는 막두께 10μm의 Al-Cu합금막을 형성하였다. 이 A1-Cu합금막 위에 에칭마스크되는 막두께 1.5μm의 SiO₂막을 형성하였다. 이 SiO₂막 위에 능동형 포토레지스트를 도포한 후, 포토에칭에 의해 도체폭 37μm, 도체간 간격 3μm의 스파이럴코일형으로 패턴을 형성하였다. CF₄가스를 사용한 반응성 이온 에칭에 의해 노출시킨 SiO₂막을 에칭하여 스파이럴코일형의 S1O₂마스크를 형성하였다 또한 Cl₂, BC1₃가스에 의한 저압마그네트론 반응성 이온에칭에 의해 노출시킨 AI-Cu합금막에 에칭하여 Al-Cu합금으로 된 스파이럴형의 코일도체를 형성하였다. 이때, 마스크의SiO₂및 바탕 S1O₂에 대한 Al-Cu합금의 에칭선택비는 15이며, 수직 이방성 에칭을 실현할 수 있었다. 이렇게 하여 외형 크기 2mm, 코일의 권수 20, 코일도체폭 37μm, 도체간 간격 3μm, 도체 두께 10μm의 스파이럴코일을 형성하였다. 갭어스펙스비는 도체간 간격 3μm, 코일도체 두께 10μm에서 3.3이다.

포토레지스터 패턴 및 SiO₂마스크를 제거한 후 바이어스 스퍼터법에 의해 SiO₂막을 퇴적시키고, 코일도체간의 갭을 SiO₂막으로 채웠다. 에칭법에 의해 S1O₂막 윗면을 평평화하였다, 이 SiO₂막 위에 1μm의 센더스트막을 형성하고 Si₃N₄막으로된 보호막을 형성하여 평면인덕터를 제작하였다.

이 평면인덕터를 임피던스 계측기로 측정한 결과 주파수 2MHz에서 저항 R=5.8O, 인덕턴스 L=3.78μH, Q=8이 얻어졌다.

이 평면인덕터를 2MHz 스위칭에서 작동하는 강압쵸퍼형 DC-DC 컨버터의 출력측 쵸크코일로 사용하였다. 이 DC-DC 컨버터는 입력전압 10V, 출력전압 5V, 출력전력 500mW이다. 그 결과 정상으로 작동하는 것이 확인되었고 정격부하시의 효율은 70%, 평면인덕터에 의한 손실은 58mW, 기타 반도체소자는 156mW이었다.

상기한 평면인덕터의 성능을 확인하기 위해서 동일한 제조공정을 이용하여 코일도체폭 21μm, 도체간 간격 20μm, 도체두께 4μm로 설정하여 평면인덕터를 형성하였다. 이 경우의 갭어스팩트비는 0.2이다.

이 평면인덕터를 임피던스 계측기로 측정한 결과 주파수 2MHz에서 저항 R=10.3Ω, 인덕턴스 L=3.7μH,Q=4.5이었다·

이 평면인덕터를 상기와 동일한 DC-DC 컨버터에 조립시킨 결과 평면인덕터에 의한 손실이 103mW가 되었고 컨버터의 효율은 65%로 감소하였다.

(실시예 2)

실시예 1과 같은 제조공정을 이용하여 박막 평면트랜스를 제작하였다. 1차측 코일은 외형 2mm, 권수20, 도체폭 37μm, 도체간 간격 3μm, 도체두께 10μm, 갭어스펙트비 3.3으로 하였다. 2차측 코일은 외형2mm, 권수 40, 도체폭 17μm, 도체간 간격 3μm, 도체두께 10μm, 갭어스펙트비 3.3으로 하였다. 하부 및 상부 자성체간의 갭은 23μm이다.

이 평면트랜스를 임피던스 계측기로 측정한 결과, 1차측 인덕턴스는 3 8μH, 2차측 인덕턴스는 14μH, 상호 인덕턴스는 6.8μH이고, 결합계수 k는 0.93으로 어림잡았다.

이 평면트랜스의 1차측에 실효값 1V의 50kHz 정현파 전압을 가한 결과 2차측에 실효값 1.7V의 정현파 전압이 발생하였다. 이 평면트랜스에 20Ω의 순저항 부하를 접속한 결과 부하가 없을 때의 단자전압에 대한 전압변동율은 약 10%였다.

이 명면트랜스를 2MHz 스위칭에서 동작하는 순방향 DC-DC 컨버터에 이용하였다. 이 DC-DC 컨버터는 입력전압 3V, 출력전압 5V, 출력전력 100mV의 것이다. 그 결과 정격부하시의 트랜스 손실은 88mW였다.

상기와 같이 제작한 평면트랜스의 성능을 확인하기 위해서 상기와 동일한 제조공정을 이용하여 박막 평면트랜스를 제작하였다. 1차측 코일은 외형 2mm, 권수 20, 도체폭 21μm, 도체간 간격 20μm, 도체두께 10μm, 갭어어스펙트비 0.5로 하였다 2차측 코일은 외형 2mm, 권수 40, 도체폭 10μm, 도체간 간격 10μm, 도체두께 10μm, 갭어스펙트비 1.0으로 하였다. 하부 및 상부 자성체간의 갭은 23μm이다.

이 평면트랜스의 1차측에 실효값 1V의 500kHz 정현파 전압을 가한 결과, 2차측에 실효값 1.3V의 정현파 전압이 발생하였다. 2차측 전압이 낮은 원인은 1차측 코일저항이 높기 때문에 1차측 전압 강하가 크고, 트랜스 이득이 감소하기 때문이다.

상기와 같이 이 평면트랜스에 200Ω의 순저항 부하를 접속한 결과 부하가 없을 때의 단자전압에 대한 전압변동율은 약 18%였다.

이 평면트랜스를 상기와 동일한 DC-DC 컨버터를 사용하여 평가한 결과 정격부하시의 트랜스 손실은152mW였고, 발연이 매우 크게되어 50℃로 온도가 상승되었다.

(실시예 3)

제2수단에 의한 실시예를 나타낸다. 본 실시예는 제12도에 있어서 기판(10)과 도체(42) 사이에 절연체층을 형성시킨 때의 실시예이다.

Si기판상에 SiO₂층(두께 1μm)을 형성한 후,5μm의 Al층을 스퍼터법에 의해 형성하였다(비저항 2.8×10^-6Ωcm). 이어서 포토레지스트법으로 에칭하여 폭 5μm(도체 어스팩토비 1), 피치 10μm, 권수 200의 스파이럴형 코일(내경 1mm, 외경 5mm)을 형성하였다. 코일저항은 120Ω, 인덕턴스는 0.14mH이었다.

이것을 강압쵸퍼방식 0.1W급 DC-DC 컨버터(동작주파수 300kHz)에 조립하여 시험한 결과 인덕터로서 동작하는 것이 확인되었다.

또한, 참고로 폭 10μm(도체 어스펙트비 1/2), 피치 15μm, 권수 130의 동일한 외형(고유 면적 동일)의 스파이럴형 코일을 만든 결과 인덕턴스는 0.05mH였다.

(실시예 4)

코일 상하면에 SiO₂층(1μm층)을 접합하고 Co-Si-B계의 비정질합금(2μm 두께)층을 형성한 것 외에는 실시예 3과 동일한 코일을 형성하였다. 인덕턴스는 2mH였다.

(실시예 5)

이 실시예는 실시예 4의 코일을 2층 구조로 이용하여 트랜스를 구성한 예이다.

제1층 코일은 실시예 4의 코일과 동일하다. 제2층 코일은 도체 두께 5μm, 폭 5μm(도체 어스펙트비 1), 피치 20μm, 권수 100의 스파이럴형 코일로 스파이럴 중심이 거의 동일하게 되도록 하였다.

트랜스 동작을 확인한 결과 권선비와 동일한 승압비 2로 동작하는 것이 확인되었다.

(실시예 6)

실시예 3과 동일한 자기소자의 제작방법을 변경했을 때의 실시예를 나타낸다.

Si기판상에 SiO₂층(두께 4μm)을 형성한 후, 10μm의 A1 단결정층을 MBE법에 의해 형성(비저항 2.6×10^-6Ωcm)하였다. 이어서 포토레지스트법에서는 에칭에 의해 폭 5μm(도체 어스펙트비 2), 피치 10μm, 권수 200의 스파이럴형 코일(안쪽직경 1mm, 바깥직경 5mm)을 형성하였다. 코일저항은 50Ω, 인덕턴스는 0.14mH였다.

실시예 3의 경우에 비해 코일저항이 감소하여 허용전류가 증가하고 고전력화가 가능하다.

(실시예 7)

실시예 3과 동일한 자기소자를 제작방법을 변경했을 때의 실시예를 나타낸다.

Si기판상에 산화처리에 의해 SiO₂층(두께 1μm)을 형성한 후에 증착법에 의해 5μm의 Al-Si-Cu 합금층을 형성하였다. 이어서 CVD법에 의해 SiO₂층(두께 1μm)를 형성한 후, 레지스트패턴을 형성하고, 마그네트론 RIE장치에 의해 Al 합금층을 절단하여 폭 2μm(도체 어스펙트비 2.5), 피치 3μm, 권수 500의 정방형 미안다형 코일(안쪽직경 1mm, 바깥직경 4mm)을 형성하였다.

이어서 모노실란(SiO₄)과 이산화질소(N₂O)를 원료로 한 플라즈마 CVD법에 의해 코일상에 SiO₂층을 형성하였다. 이 원료를 사용한 플라즈마 CVD법은 공급 일정 속도가 되는 일례이며, 본 실시에의 도체간격이1μm로 좁고 도체 어스펙트비가 2.5로 크기 때문에 코일을 구성하는 도체사이에 공동이 형성될 수 있다. 또 인덕턴스는 1.6mH였다.

이와 같이 코일도체에 공동을 형성한 경우와 도체간에 SiO₂를 충전한 경우에서는 코일도체 사이에 발생하는 용량이 크게 다르기 때문에 고주파 특성이 현감소게 다로다. 본 실시예의 경우는 10MHz까지 인덕턴스가 강소하지 않았지만 코일도체 사이에 SiO₄를 충전한 경우는 800kHz 정도로 급격한 인덕턴스 감소를 보였다.

(실시예 8)

제2수단에 있어서 제13도의 방법에 의해 코일도체 사이를 공동으로 만든 실시예를 나타낸다.

Si기판상에 연산화에 의해 SiO₂층(두께 1μm)을 형성한 후, 스퍼터법에 의해 1μm Al층을 형성하였다. 이어서 Si기판을 외부공기에 노출시켜 표면을 산화시킨 후 다시 스퍼터법에 의해 A1층을 형성하는 공정을 반복하여 1μm의 Al층 사이에 약 30A의 산화알루미늄층이 형성된 5μm의 도체층을 형성하었다. 또 계속하여 표면에 플라즈마 CVD법에 의해 산화실리콘층을 형성시킨 후 드라이에칭법에 의해 정방형 미안다형 코일을 형성하였다. 커일은 바깥직경 5mm, 권수 1000, 도체폭 2μm, 도체간 간격 0.5μm이다. 이어서 플라즈마 CVD법에 의해 도체간 간격에 공동을 형성한 상태로 산화실리콘층을 형성하여 봉하였다.

이 Si기판상에서 코일 근방에 승압쵸퍼형의 DC-DC 컨버터회로(승압비 1.5V/3V, 출력전류 0.2mA)를 만들어 넣고, 1칩형 DC-DC 컨버터를 형성하였다. 크기는 두께가 0.5mm로서 10mm×5mm이며 회로속의 스위칭소자 구동주파수는 5MHz이다. 동작시험결과 충분히 기능하고 있음이 확인되었다. 또한 구동주파수 500kHz에서는 임피던스가 부족하여 충분히 동작하지 않았다.

본 실시예에서 얻어진 1칩 DC-DC 컨버터를 사용함으로써 포켓벨등의 종래 카드화가 곤란하었던 것도 카드화 할 수 있다. 제66도에 전술한 1칩 DC-DC 컨버터를 사용한 카드형 포켓벨의 개략도를 나타내었다. 안테나부(210), 동작회로부(220), 압전부저 등의 발음부(230), 이것과 상기 1칩형 DC-DC 컨버터(240)등이 카드기체(200)상에 배치되고, 커버부분(도시하지 않음)으로 덮어 전체적으로 카드형상의 포켓벨이 구성된다.

(실시예 9)

제3수단에 의한 실시예를 나타낸다. 제23도의 자기소자를 제작하여 그 성능을 확인하였다.

폴리이미드 필름상에 100μm 두께의 동박을 접착한 후 습식화학에칭에 의해 스파이럴코일형으로 패턴을 형성한 평면코일에 7μm 두께의 폴리이미드 필름을 접합시키고 5μm 두께의 Co계 비정질합금박을 접합한 평면인덕터를 형성하였다. 이때, 스파이럴코일의 외형크기 aO는 llmm였다. Co계 비정질합금박의 투자율은 4500으로 어림되며 자성체간 갭 114μm에 의해 α의 수치는 약 1mm로 되며, 자성체 외형크기 W를 15mm(aO+4α로 됨)로 하였다. 상기와 같이 형성한 평면인덕터에 0.lA의 직류전류를 흘려 인덕터 근방의 누설자계를 고감도(high sensitive) 가우스계측기로 측정한 결과 누설자계는 검출 한계 이하였다.

상기 평면인덕터의 누설자계를 비교하기 위해서 상기와 동일한 수법으로 형성한 평면인덕터에 있어서 자성체 외형크기 W를 12mm로 하고(aO+∂가 됨) 상기와 같이 0.lA의 직류전류를 흘려 인덕터 근방의 누설자계를 측정한 결과 약 30 가우스의 누설자계가 검출되었다.

(실시예 10)

제3수단에 의한 실시예를 나타낸다. 실시예 9의 자기소자에 제4수단을 부가했을 때의 실시예이다.(제29도 참조)

반도체기 판상에,

(l) RF 마그네토론 스퍼터법에 의해 1μm 두께의 Co계 비정질 자성박막을 형성한 후,(2) RF 스퍼터법에 의해 두께 lμm 절연막(SiO₂)을 형성하였다.

(3) 그 위에 DC 마그네트론 스퍼터법에 의해 두께 10μm의 Al-Cu 합금막을 형성한 후, 마그네트론 방식반응성 이온에칭에 의해 스파이럴코일형으로 평면코일을 형성하였다.

(4) 스파이럴평면코일의 위에서 부터 바이어스 스퍼터법에 의해 절연막(SiO₂)을 체우고 편평하게 하였다.(5) 그 위에 RF 마그네트론 스퍼터법에 의해 1μm 두께 Co계 비정질 자성박막을 형성하여 평면인덕터를구성하였다.

이때 시로 진동형 자력계에서 Co계 비정질 자셩박막의 투자율을 대략 구한 결과, 약 1000이었다. 또한, 스파이럴평면코일의 외형크기 aO는 4.5mm, 자성체간 갭 12μm에 의해 α는 7.7μm로 짐작되며 자성체 외형크기 w를 5mm(aO+6.5α)로 하였다. 실시예 1과 같이 평면인덕터 근방에서 누설자속을 계측하였지만 검출 한계 이하였다.

상기와 동일 방법으로 반도체기판상에 평면인덕터를 구성하고 자성체 크기 W만 4.6mm(aO+1.3α)로 변경하였다. 이 평면인덕터 근방의 누설자계를 실시예 9와 같이 교환도(交換度) 가우스계측기로 측정한 결과,약 50 가우스의 누설자속이 검출되었다.

(실시예 11)

실시예 9와 동일 수법으로 여러종류의 자성체 외형크기를 갖는 평면인덕터를 형성하고 LCR계측기에 의해 인덕턴스값을 측정한 결과, 자성체 외형이 15mm인 평면인덕터는 12mm에 비해서 약 1.3때인 인덕턴스값 90μH를 얻을 수 있었다. 이러한 인덕턴스 증가는 실시예 10의 방법으로 형셩되는 평면인덕터의 경우에서도 확인되었다.

(실시예 12)

실시에 9에서 제작된 평면인덕터를 사용하여 하이브리드형 강압쵸퍼 IC를 구성하였다. IC에는 파워-MOS-FET에 의한 스위치소자, 정류다이오드, 정전압 제어부등이 포함된다. 이 전버터는 100kHz 스위칭에서 동작하고 입력전압 10V, 출력전압 5V, 출력전력 2W의 것으로서 출력제어 쵸크코일로서 80μH 이상의 인덕턴스가 필요하며, 실시예 9에 의한 평면 인덕터는 이 값을 만족시킨다. 실제로 이 컨버터 IC를 동작시킨 결과, 평연인덕터는 정상적인 쵸크코일로서 동작하고 FET의 스위칭파형의 링킹도 적도 정격출력시(5V,0.4A)의 출력 리플 전압은 피크값에서 10mV 정도로 문제가 없는 수준이었다.

실시에 9의 성능을 비교하기 위해서 제작된 평면인덕터를 실시예 12의 하이브리드형 DC-DC 컨버터 IC에 조립한 결과, FET의 스위칭파형에 커다란 링킹이 보이고,(평면인덕터의 누설자계 영향에 의한 것이라고 생각됨) 또한 정격 출력시(5V,0.4A)의 출력 리플 전압 피그값을 0.1V로 되었다.(인덕턴스값이 쵸크코일로서 필요한 80μH를 만족시키지 못하고 리플억제가 불충분하기 때문이다)

(실시예 13)

제4수단의 실시예를 나타낸다. 제33도에 나타낸 자기소자를 제작하고 그 성능을 확인하였다.

두께 30μm인 폴리이미드 필름상에 두께 100μm의 동박을 접착한 후, 웨이트에칭에 의해 도체폭 100/'m,도체간 간격 100/'m, 권수 20의 각형 스파이럴형으로 평면코일을 형성하였다. 이 평면코일위에 두께 l0μm의 폴리이미드 필름을 겹쳤다. 이들의 양면을 1축 자기이방성을 도입한 두께 15μm의 Co게 비정질 자성박대(1층)로 접합하였다. 이 Co계 비정질 자성박대는 단(單)로울법을 이용하여 용탕급냉법에 의해 제작한 것으로서, 자계중 어닐법에 의해 1축 자기이방성을 도입한 것이다. 이 자성박대에 대해서는 이방성 자계 2Oe, 곤란축 투자율 5000, 포화자속밀도 10KG이다. 이들의 양면을 두께 5μm의 폴리이미드 필름 및 1축 자기이방성을 도입한 두께 15μm의 Co계 비정질 자성박대(2층)로 접합한 평면인덕터를 제작하였다. 또한,1층과 2층의 Co계 비정질 자성박대는 1축 자기이방성의 방향이 서로 직교하도록 적층되어 있다. 이 평면인덕터의 외형크기는 1Omm이다. 형성된 평면인덕터에 대해서 인덕턴스의 직류중칩특성을 측정하였다. 그 결과 인덕턴스값은 400mA까지 12.5μH로 일정하게 유지되고,500mA 이상에서 감소하기 시작하였다.

이 평면인덕터를 입력전압 12V, 출력전압 5V의 강압쵸퍼형 DC-DC 컨버터의 출력측 쵸크고일로서 사용했다. 이 컨버터는 스위칭 주파수 500kHz에서 부하전류 400mA까지 출력시킬 수 있고 최대 출력전력 2W, 효율 80%를 얻을 수 있다.

급냉후의 Co계 비정질 자성박대(참고예 13a)를 그대로 이용하지만 Co계 비정질 자성박대에 무자계어닐을 실시한 것(참고예 13b)을 이용한 것 이외에는 상기와 같은 방법에 의해 평면인덕터를 제작하였다. 전자의 투자율은 2000, 후자의 투자율은 10,000이며, 어느쪽도 명혹한 자기이방성은 확인되지 않았다.

이들의 평변인덕터 직류중첩특성을 측정하였다. 그 결과, 참고예(13b)의 고투자율 자성박대를 사용한 평면인덕터에서는 상기와 비교해서 인덕턴스가 높았지만, 인덕턴스가 일정한 직류전류 법위는 200mA까지이며, 직류전류가 250mA 이상이 되면 인덕턴스가 급격히 감소하였다. 한편, 참고예(13a)의 저투자율 자성박대를 사용한 평면인덕터에서는 상기와 비교해서 인덕턴스가 낮고, 그 밖에도 직류전류가 작은 법위에서 서서히 인덕턴스가 감소하였다. 이들 2개의 평면인덕더는 상기와 비교해서 주파수 특성도 열등하다. 특히,100kHz 이상의 고주파에서 손실이 급격히 크게 되어 1MHz에서의 Q값을 실시예 9의 경우에 비해 1/2 이하로 감소되었다.

이들의 평면인덕터를 상기와 동일한 DC-DC 컨버터의 출력측 쵸크코일로 사용하였지만, 상기와 비교해서 직류중첩특성이 열등하기 때문에 최대 부하 전류는 200mA 정도로 제한되었다. 이 때문에 최대 출력전력은 상기와 비교해서 반감되고 효율도 70% 정도였다.

(실시예 14)

실시예 13에 있어서 권수 20의 스파이럴 평면코일을 1차측으로 하고, 이 1차측 스파이럴 평면코일상에 절연체층을 개재시켜 권수 10의 2차측 스파이럴 평면코일을 형성한 이외에는 실시예 13과 같은 방법에 의해 평면트랜스를 제작하였다.1차측 인덕턴스의 직류중첩특성은 실시예 13의 평면인덕터와 거의 같다.

이 평면트랜스를 입력전압 12V, 출력전압 5V의 순방향 DC-DC 컨버더의 트랜스에 적용하고, 실시예 13의 평면인덕터를 출력측 쵸크코일로 사용하였다. 이 컨버더는 스위칭 주파수는 500kHz이며, 실시예 13에서 적용한 DC-DC 컨버터와 동등한 정격출력을 얻을 수 있었다. 그 결과 절연형 DC-DC 컨버터를 소형화할 수 있었다.

자성체로서 참고예(13a) 또는 참고예(13b)의 자성체를 사용한 이외에는 상기와 동일구조의 평면트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 참고예(13a,b)의 평면인덕터와 거의 동등하였다.

이 평면트랜스를 상기와 동일한 순방향 DC-DC 컨버터의 트랜스에 적용하였다. 그러나, 트랜스의 자기포화때문에 정상적인 전력변환이 행해지지 않아 컨버터로서의 동작을 확인할 수 없었다.

(실시예 15)

제4의 수단에 있어서 제35도의 자기소자를 제작했을 때의 실시예를 나타낸다.

실리콘기판의 표면을 연산화하여 막두께 1μm인 SiO₂막을 형성하였다. 이어서 RF 마그네트론 스퍼터장치를 사용하여 100 Oe의 자계속에서 SiO₂막위에 막두께 1μm인 CoZrNb 비정질 자성박막을 형성하고 약 5Oe의 이방성자계를 갖는 1축 자기이방성을 도입하였다. 이 자성박막상에 플라즈마 CVD법 또는 RF 스퍼터법에 의해 막두께 500nm의 SiO₂막을 퇴적하었다. 마찬가지로 자성박막 형성 및 SiO₂막 형성을 반복하여합계 4주기의 자성체층/절연체층으로 다층화 하였다. 또한, 최상부의 SiO₂막의 두께는 1μm로 하였다. 이때, 인접하는 자성체층 사이에서 1축 자기이방성의 방향이 서로 직교하도록 막을 형성할 때 자계방향을 변화시켰다.

이어서 DC마그네트론 스퍼터장치 또는 고진공 증착장치를 사용하여 SiO₂막 위에 막두께 10μm의 A1-0.5% Cu층을 형성하였다. 이 A1-0.5% Cu층상에 막두께 1.5μm의 SiO₂막을 퇴적시켰다. 이 SiO₂막 위에 능동 포토레지스트를 스핀코팅하고 사진식각법에 의해 스파이럴코일형 패턴을 형성하였다. 레지스트 코일패턴을 마스크로 하여 CF₄가스를 사용한 반응성 이온에칭에 의해 SiO₂막을 에칭하고, 또한 CI₂가스 및BC1₃가스를 사용한 반응성 이온에칭에 의해 Al-0.5% Cu층을 에칭하여 도체층 100μm, 도체간 간격 5μm, 권수 20의 스파이럴 평면코일을 형성하였다. 코일도체간의 갭을 체우기 위해서 폴리이미드의 전구체(前驅體)인 폴리아믹산 용액을 15μm의 두께로 스핀코팅하고, 350℃에서 열경화하여 폴리이미드화 하였다. CF₄가스 및 O₂가스를 사용한 반응성 이온에칭에 의해 코일도체의 윗면부터 1m의 두께로 되기까지 폴리이미드막 포면을 에칭백하였다.

비교예로서 상기와 같이 하여 자성박막 형성 및 SiO₂막 형성을 반복하여 합계 4주기의 자성체층/절연체층으로 다층화하였다. 이때에도 인접하는 자성체층 사이에 1축 자기이방성의 방향이 서로 직교하도록 막 형성시에 자계의 방향을 변화시켰다.

이들 공정 사이에 하부의 자성체층은 온도의 상승 및 하강 과정을 거치지만 자성체의 내열성은 양호하며, 자성막 형성 직후와 소자 형성후 자기특성은 거의 변하지 않고 자기 특성에 대한 연의 영향은 매우 경미하였다.

상기 박막형 인덕터의 전기적 특성을 평가한 결과 인덕턴스 L=2μH, 양호도 Q=15(5MHz)였다 또한, 직류중첩특성을 측정한 결과 150mA까지는 인덕턴스가 일정하고 200mA 이상부터 감소하였다.

이 박막형 인덕터를 입력전압 12V, 출력전압 5V의 강압 쵸퍼형 DC-DC 컨버터의 출력측 쵸크코일로서 사용하였다. 이 컨버터는 스위칭 주파수 4MHz에서 부하전류 l50mA까지 출력할 수가 있고, 최대 출력전력 0.75W, 효율 70%를 얻을 수 있다.

또한, 코일의 갭을 채우기 위한 절연체층으로서 전술한 폴리이미드를 사용하는 대신에 CVD법 또는 바이어스 스퍼터법에 의한 SiO₂막을 사용하여도 거의 같은 전기적 특성을 얻을 수 있다.

무자계속에서 CoZrNb 비정질 자성박막을 형성한 것에는 상기와 같은 방법에서 박막형 인덕터를 제작하였다. 자성막의 투자율은 10000이며, 자기이방성이 명확하게 확인되지 않았다.

이 박막형 인덕터는 상기한 것과 비교해서 인덕던스값은 5배 정도 컸지만 인덕턴스가 일정한 직류전류의 범위는 10mA 정도로 매우 좁으며, 20mA 이상의 직류전류를 중첩시키자 인덕턴스값이 급격히 감소하였다.

이 박막형 인덕터를 상기와 동일한 DC-DC 컨버터의 출력측 쵸크코일에 적용하였지만, 상기와 비교해서 직류중첩특성이 열등하기 때문에 최대 부하전류는 10mA 정도로 제한되었다. 이 때문에 최대 출력전력은상기와 비교해서 1/10 이하였다.

(실시예 16)

실시예 15에 있어서 권수 20의 스파이럴 평면코일을 1차측으로 하고, 이 1차측 스파이럴 평면코일상에 막두께 2μm의 폴리이미드층을 접합하고 그 위에 권수 10의 2차측 스파이럴 평면코일을 형성한 이외에는 실시예 15와 같은 방법에 의해 평면트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 실시예 15의 평면 인덕터와 거의 동등하였다.

이 평면트랜스를 입력전압 12V, 출력전압 5V의 역방향 DC-DC 컨버터의 트랜스에 적용하고, 실시예 15의 박막형 인덕터를 출력측 쵸크코일로 사용하였다. 이 컨버터는 실시예 15에서 적용한 DC-DC 컨버터와 동등한 정격 출력을 얻을 수가 있다. 자기부품을 완전히 박막화함으로 절연형 DC-DC 컨버터를 대폭적으로 소형경량화할 수 있었다.

실시예 15의 비교예와 마찬가지로 무자계속에서 CoZrNb 비정질 자성박막을 형성한 것 외에는 실시예 16과 같은 방법으로 박막형 트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 실시예 15의 비교예의 박막형 트랜스와 거의 동등하다.

이 박막형 트랜스를 상기와 동일한 DC-DC 컨버터의 트랜스에 적용하었지만 트랜스의 포화때문에 스위칭용 파워-MOS FET에 과다 전류가 흘러 소자가 파괴되었다.

(실시예 17)

제4의 수단에 있어서 제36도의 자기소자를 제작했을때의 실시예를 나타낸다.

두께 30μm의 폴리이미드 필름상에 두께 100μm의 동박을 짐착한 후, 웨이토에칭에 의해 도체폭 100μm, 도체간격 100μm, 권수 20의 각형 스파이럴형으로 평면코일을 형성하였다. 이 평면코일상에 10μm 두께의 폴리이미드 필름을 적층하였다.

이어서 단(單)로울법을 사용한 용탕급냉법(溶湯急冷法)으로 제작된 15μm 두께의 Co게 비정질 자성 합금박대를 밑변 12mm, 높이 6mm의 2등변삼각형으로 절단한 박대를 4개 준비하였다. 이들 4개의 삼각형 비정질박대를 삼각형의 밑변에 평행한 200 Oe의 자계속에서 열처리하고, 밑변에 평행하게 자화용이축을 갖는 1축 자기이방성을 부여하였다. 이들의 비정질 박대에 대해서는 이방성자계 20e, 곤란축 보자력 0.01 Oe,곤란축 투자율 5000, 포화자속밀도 10KG였다. 평면코일의 양면에 폴리이미드 필름을 접합하고, 자화용이축이 스파이럴코일의 코일도체에 평행하게 되도록 4개의 삼각형 비정질 박대의 꼭지점이 서로 일치하도록 배치되는 각형의 자성체층을 폴리이미드 필름에 접합시킨 평면인덕터를 형성하였다. 이 평면인덕터의 외형크기는 12mm이다.

이 평면인덕터의 인덕턴스 직류중첩특성을 측정한 결과, 인덕턴스값은 직류전류 20mA까지 12.5H로 유지되고 250mA 이상에서 감소하기 시작하였다.

이 평면인덕터를 입력전압 12V, 출력전압 5V의 강압쵸퍼형 DC-DC 컨버터의 출력측 코일에 적용하였다. 이 컨버터는 스위칭 주파수는 500kHz이며 부하전류 200mA까지 출력할 수 있고 최대 출력전력 1W, 효율 80%를 얻을 수 있다.

급냉 후의 Co계 비정질 자성박대(참고예(17a))를 그대로 사용하든가 또는 Co계 비정질 자성박대에 무자계 어닐을 실시한 것(참고예 (17b))을 사용한 것 이외에는 상기와 같은 방법에 의해 평면인덕터를 제작하였다.

전자의 투자율은 2000, 후자의 투자율은 10000이며, 어느쪽이나 명확한 자기이방성은 확인되지 않았다. 이들의 평면인덕터의 직류중첩특성을 측정하였다. 그 결과, 고투자율 자성박대를 사용한 참고예(17b)의 평면인덕터는 상기 실시예에 비해 인덕턴스가 높았지만 인덕턴스가 일정한 직류전류 범위는 l00mA까지이며, 직류전류가 120mA 이상이 되면 인덕턴스가 급격히 감소하였다. 한편, 저투자율 자성박대를 사용한 참고예(17a)의 평면인덕터는 상기 실시예에 비해 인덕턴스가 낮고, 그 밖에도 직류전류가 더 작은 범위부터 서서히 인덕턴스가 감소한다. 이들 2개의 평면인덕터는 상기와 비교해서 주파수 특성도 열등하였다. 특히 100kHz 이상의 고주파에서 손실이 급격히 크게되어 1MHz에서의 Q값은 실시예 13의 1/2 이하이다.

이들의 평면인덕터를 상기와 동일한 DC-DC컨버터의 출력측 쵸크코일로서 사용하였지만 상기와 비교해서 직류중첩특성이 열등하기 때문에 최대부하전류는 100mA 정도로 제한되었다. 이 때문에 최대 출력전력은 상기와 비교해서 반감되고 효율도 70% 정도었다.

(실시예 18)

실시예 13에 있어서 권수 20의 스파이럴 평면코일을 1차측으로 하고, 이 1차측 스파이럴 평면코일상에 절연체층을 접합하여 권수 10의 2차측 스파이럴 평면코일을 형성한 이외에는 실시예 17과 같은 방법에 의해 평면트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 실시예 5의 평면인덕턴와 거의 동등하였다.

이 평면트랜스를 입력전압 12V, 출력전압 5V의 순방향 DC-DC 컨버터의 트랜스의 적용하고, 실시예 5의 평면인덕터를 출력측 쵸크코일로 사용하였다. 이 컨버터는 스위칭 주파수 5000kHz에서 실시예 17에서 적용한 DC-DC 컨버터와 동등한 정격출력을 얻을 수 있었다. 그 결과 절연형 DC-DC 컨버터를 소형화할수 있었다.

자성체로서 참고예(17a) 또는 참고예(17b)의 자성체를 사용한 이외에는 실시예 17과 동일구조의 평면트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 실시예 17의 평면인덕터와 거의 동등하였다.(실시예18)

이 평면트랜스를 실시예 18과 동일한 순방향 DC-DC 컨버터의 트랜스에 적용하였다. 그러나, 트랜스의 자기포화 때문에 정상적인 전력변화가 행해지지 않고 컨버터 동작을 확인할 수 없었다.

(실시예 19)

제4수단에 있어서 제36도의 자기소자를 제작했을때의 실시예를 나타낸다. 실리콘기판의 펴면을 연산화하여 막두께 1μm의 SiO₂막을 형성하였다.

이 SiO₂막 위에 수동형 포토레지스트를 스핀코팅한 후, 사진식각법에 의해 밑변 5mm, 높이 2.5mm인 2개의 이등변 삼각형의 꼭지점이 접한 형태의 SiO₂막이 노출되도록 레지스트 패턴을 형성하였다. RF 마그네트론 스퍼터창치를 사용하여 노출된 SiO₂막의 밑변에 평행한 100 Oe의 자계속에서 막두께 1μm의 CoZrNb비정질 자성박막을 형성하고, 약 5Oe의 이방성 자계를 갖는 1축 자기이방성을 도입하였다. 레지스토 패턴을 용제에서 제거하고 레지스트위의 자성박막을 리프트 오프하였다.

재차 포토레지스토를 스핀코팅하고 사진식각법에 의해 막형성을 마친 자성박막 패턴에 직교하는 밑변 5mm, 높이 2.5mm인 2개의 이등변삼각형의 꼭지점이 짐한 형태의 SiO₂막이 노출되도록 레지스토 패턴을 형성하있다. 이때 막형성을 마친 자성박막 패턴은 레지스트 패턴에 의해 덮혀져 있다. 마그네트론 스퍼터장치를 사용하여 노출된 SiO₂막의 밑변에 평행한 100 Oe의 자계속에서 막두께 1μm의 CoZrNb 비정질 자성박막을 형성하고 약 5Oe의 이방성자게를 갖는 1축 자기이방성을 도입하였다. 레지스토 폐턴을 용제에서 게거하고 레지스트위의 자성박막을 리프트 오프하였다.

이와 같이 형성된 자성박막은 5mm각의 정방형 패턴이며, 자화용이축은 각각의 변에 평행하게 되어 있다.

이 자성박막 위에 플라즈마 CVD법 또는 RF 스퍼터법에 의해 막두께 1μm의 SiO₂막을 퇴적시키고, DC마그네트론 스퍼터 또는 고진공 증착장치를 사용하여 막두께 10μm의 Al-0.5% Cu층을 형성하고, 또한 막두께 1.5μm의 SiO₂막을 형성하였다. 이 SiO₂막 위에 능동형 포토레지스트를 스핀코팅하고, 사진식각법에의해 각형 스파이럴코칠형으로 페턴을 형성하였다.

이때 각형 스파이럴코일의 각 변과 하부의 자성박막의 각 변을 일치시켰다. 각형 스파이럴코일형 레지스트 페턴을 마스크로서 CF₄가스를 사용한 반응성 이온에칭에 의해 SiO₂막을 형성하고, 또한 SiO₂막의 패턴을 마스크로서 C1₂및 BC1₃가스를 사용한 반응성 이온에 의해 AI-05% Cu층을 형성하여 도체폭 100μm,도체간 간격 5μm, 권수 20의 스파이럴 평면 코일을 형성하였다. 코일도체간의 갭을 체우기 위해서 폴리이미드의 전구체인 폴리아믹산 용액을 15μm의 두께로 스핀코팅하고, 350℃에서 열경화하여 폴리이미드화 하였다. CF₄가스 및 O₂가스를 사용한 반응성 이온 에칭에 의해 코팅도체의 윗면에서부터 1m의 두께가 될때까지 폴리이미드막 포면을 에칭하였다.

이어서 전술한 하부 자성체층 형성방법과 같은 방법으로 상부에도 1축 자기이방성을 도입한 CoZrNb 비정질 자성박막을 형성하여 박막형 인덕터를 제조하였다. 이들 공정사이에 하부의 자성체층은 온도상승 및 하강과정을 거치지만 자성체의 내연성은 양호하며, 자성막 형성 직후와 소자 형성후에 자기특성은 거의 변하지 않고 자기특성에 대한 열의 영향은 매우 경미하였다.

이 박막형 인덕터의 전기적 특성을 평가한 결과, 인덕던스 L=2μH, 양호도 Q=15(5MHz)였다. 또한 직류중첩특성을 측정한 결과 인덕턴스는 직류전류 80mA까지 일정하고 100mA 이상에서 감소하였다.

그리고 코일도체의 갭을 채우기 위한 절연체로서 전술한 폴리이미드를 사용하는 대신에 CVD법 또는 바이어스 스퍼터법에 의한 SiO₂막을 사용하여도 거의 같은 전기적 특성을 얻을 수 있다.

이 박막형 인덕터를 임력전압 12V, 출력전압 5V의 강압쵸퍼형 DC-DC 컨버터의 출력측 쵸크코일로서 사용하였다. 이 컨버터는 스위칭 주파수 4MHz로서 부하전류 80mA까지 출력할 수 있으며, 최대 출력전력0.4W, 효율 70%를 얻을 수 있다.

무자계속에서 CoZrNb 비정질 자성박막을 형성한 것 외에는 실시예 15와 같은 방법으로 박막형 인덕터를 제작하였다. 자성막의 투자율은 1000이며, 명확한 자기이방성을 확인할 수 없었다.

이 박막형 인덕터는 상기의 것과 비교해서 인덕던스값은 5배 정도지만, 인덕턴스가 일정한 직류전류의 법위는 8mA 정도로 매우 좁고 10mA 이상의 직류전류를 중첩시키자 인덕턴스값이 급격히 감소하였다.

이 박막형 인덕터를 상기와 동일한 DC-DC 컨버터의 출력축 쵸크코일에 적용하였지만, 상기와 비교해서 직류중첩특성이 연등하기 때문에 최대부하전류는 8mA 정도로 제한되었다. 이 때문에 최대 출력전력은 상기와 비교해서 1/10 이하로 감소하였다.

(실시예 20)

실시예 19에 있어서 권수 20의 스파이럴 평면코일을 1차측으로 하고, 이 1차측 스파이럴 평면코일상에 막두께 2μm의 폴리이미드층을 접합하여 권수 10의 2차측 스파이럴 평면코일을 형성한 것 이외에는 실시예19와 같은 방법에 의해 박막형 평면트랜스를 제작하였다. 1차측 인덕턴스의 직류중칩특성은 실시예 19의 평면인덕터와 거의 동등하였다.

이 평면트랜스를 입력전압 12V, 출력전압 5V의 역방향 DC-DC 컨버터의 트랜스에 적용하고, 실시예 19의 박막형 인덕터를 출력측 쵸크코일로 사용하였다 이 컨버터는 실시예 19에서 적용한 DC-DC 컨버더와 동등한 정격출력을 얻을 수 있었다 자기부품을 전부 박막화함으로써 절연형 DC-DC 컨버터를 대폭적으로 소형경량화 할 수 있었다.

실시예 19의 비교예와 같이 무자계속에서 CoZrNb 비정질 자성박막을 형성한 이외에는 상기와 같은 방법으로 박막형 트랜스를 제작하였다. 1차측 인덕턴스의 직류중첩특성은 실시예 10의 박막형 트랜스와 거의 동등하였다.

이 박막형 트랜스를 상기와 동일한 DC-DC 컨버터의 트랜스에 적용하였지만, 트랜스의 포화때문에 스위칭용 파워-MOS FET에 과다 전류가 흘러 소자가 파괴되었다.

(실시예 21)

제4수단에 있어서 제38도의 자기소자를 제작했을때의 실시예를 나타낸다.

Si기판의 표면을 연산화하여 막두께 1μm의 SiO₂막을 형성하였다. SiO₂막 위에 능동형 포토레지스트를 스핀코팅하고, 사진식각법에 의해 동심코일형으로 패턴을 형성하였다. 이 레지스트 폐턴을 마스크로 하여 CF₄가스를 사용한 반응성 이온에칭에 의해 블록부폭 ∂=2μm, 오목부폭 L=4μm, 요철의 단차 W=0.5μm인 SiO₂막 패턴을 형성하였다. 레지스트를 게거한 후 RF마그네트론 스퍼터 장치에 의해 막두께 2μm의CoZrNb 비정질자성박막을 형성하였다. 또한 막 형성시에는 자장을 인가하지 않고 기판을 회전시킴으로써 형상 이방성 이외의 이방성이 도입되는 것을 방지하였다. 또 동일한 스퍼터 조건으로 편평한 연산화 SiO₂막상에 CoZrNb 비정질 자성막막을 형성한 결과, 회전 중심 부근에서는 자기이방성이 거의 확인되지 않았다. 이 소자를 제작할때에도 회전 중심부근에 자성박막을 형성하고 있다. 이 자성박막은 한쪽면에 요철을 갖는 하부자성체층으로서 사용된다.

CoZrNb 비정질 자성박막위에 플라즈마 CVD법 또는 RF 스퍼터법에 의해 막두께 500nm의 SiO₂막을 퇴적시키고, DC 마그네토론 스퍼터 장치 또는 고진공 증착장치를 사용하여 막두께 10μm의 A1-0.5% Cu층을 형성하고, 또한 막두께 1.5μm의 SiO₂막을 형성하었다. SiO₂막상에 능동형 포토레지스토를 스핀코팅하고, 사진식각법에 의해 스파이럴코일형으로 패턴을 형성하였다. 이 레지스트 패턴을 마스크로서 CF₄가스를사용한 반응성 이온에칭에 의해 SiO₂막을 에칭하고, 또한 SiO₂막 패턴을 마스크로서 Co₂가스 및 BCl₃가스를 사용한 반응성 이온에칭에 의해 Al-0.5% Cu층을 에칭하여 도체폭 100μm, 도체간 간격 5μm, 권수20의 스파이럴 평면코일을 형성하였다. 코일도체간의 갭을 채우기 위해서 폴리이미드의 전구체인 폴리아믹산 용액을 15μm의 두께로 스핀코팅하고, 350℃에서 열경화하여 폴리이미드화 하였다. CF₄가스 및 O₂가스를 사용한 반응성 이온에칭에 의해 코일도체의 윗면부터 1μm의 두께로 되기까지 폴리이미드막 표면을 에칭하였다.

폴리이미드막상에 RF 마그네트론 스퍼터 창치에 의해 막두께 2.5μm의 CoZrNb 비정질 자성박막을 형성하였다. 이 CoZrNb 비정질 자성박막상에 능동형 포토레지스트를 스핀코팅하고, 사진식각법에 의해 등심코일형으로 패턴을 형성하였다 이 레지스트 패턴을 마스크로서 C1₂가스 및 BC1₃가스를 사용한 반응성 이온에칭에 의해 CoZrNb 비정질 자성박막을 형성하고, 블록부폭 ∂=2μm, 오목부폭 L=4μm, 요철의 단차W=0.5μm의 패턴을 형성하였다. 이 자성박막은 상부 자성체층으로써 사용된다.

이들 공정사이에 하부 자성체층은 온도상승 및 하강 과정을 거치지만 자성체의 내열성은 양호하며, 자성막 형성 직후와, 소자 형성후의 자기 특성은 거의 변하지 않고 자기특성에 대한 열의 영향은 매우 경미하였다.

상기한 바와 같이 형성된 상부 및 하부의 CoZrNb 비정질 자성박막의 표면 또는 계면에 설치된 띠모양의 요철은 전술한 식(5)의 부등식을 만족시키고 있다.

이 박막형 인덕터의 전기적 특성을 평가한 결과, 인덕턴스 L=0.8μH, 양흐도는 Q=가5MHz)이었다. 또한 직류중첩특성을 측정한 결과 인덕턴스는 직류전류 300mA까지 일정하고 350mA 이상에서 감소하였다.

또 하부 자성체층의 바탕인 SiO₂막 및 상부 자성체층의 패턴 형성은 사진식각법에 한하지 않고 미세한 절삭에 의한 기계적 가공을 하는 것도 가능하다. 본 실시예에서는 자성체층의 한쪽면에만 요철을 형성하지만 양쪽면에 요절을 형성시키는 것도 가능하다.

또한, 자성체층으로서 소프트 페라이트와 같이 절연성 자성체를 사용한 경우에는 평면코일에 직접 자성체층을 적층할 수가 있기 때문에, 갭을 갖는 코일도체 자체를 자성체층에 요절을 형성하기 위한 폐턴으로 이용하는 것도 가능하다.

그리고 코일도체의 갭을 체우기 위한 절연체로서 전술한 폴리이미드를 사용하는 대신에 CVD법 또는 바이어스 스퍼터법에 의한 SiO₂막을 사용하여도 거의 동일한 전기적 특성을 얻을 수 있다.

하부의 SiO₂막의 패턴 형성 및 상부의 CoZrNb충의 패턴 형성을 하지않고 상하 자성체층을 편평한 상태 그대로 사용한 이의에는 실시예 21과 같은 방법으로 박막형 인덕터를 제작하였다(실시예 21a).

하부의 SiO₂막을 블록부폭 ∂=2μm, 오목부폭 L=20μm, 요철의 단차 W=1μm로 패턴을 형성하고, 상부의 CoZrNb층을 블록부폭 L=20μm, 오목부폭 ∂=2μm, 요철의 단자 W=1μm로 패턴을 형성한 것 이외에는 실시예 21과 같은 방법에 의해 박막형 인덕터를 제작하였다(실시예 21b). 이 경우 자성체층의 띠모양 요철은 전술한 식(5)의 부등식을 만족시키지 못한다.

실시예 21a 및 21b의 박막형 인덕터의 특성을 평가한 결과, 인덕턴스값은 실시예 21의 박막형 인덕터와 비교해서 8배 정도지만 20mA 이상의 직류전류를 중첩시키자 인덕턴스값은 급격히 감소하였다.

(실시예 22)

제4수단에 있어서 제43도의 자기소자를 제작한 실시예를 나타낸다.

두께 30μm의 폴리이미드 필름상에 두께 100μm의 동박을 접착한 후, 웨이토에칭에 의해 도체폭 100μm.도체간격 100μm의 장방형 스파이럴형으로 평면코일을 형성하였다. 또한, 곤란축 투자율 5000, 포화자속밀도 10KG을 갖는 15μm의 1축 이방성 Co계 비정질 자성막을 2층을 사용하고,10μm 폴리이미드 필름을 접합하여 상하로 평면코일을 접합한 평면인덕터를 형성하였다. 여기서 사용하고 있는 Co계 비정질 자성박은 단 로울법을 사용한 용탕급냉법으로 제작한 것이며, 자계속 어닐법에 의해 1축 자기이방성을 부여하고 있으며 이방성 자계는 20e였다. 본 평면인덕터의 1축 이방성 비정절 합금박의 1층과 2층은 5μm 두께 폴리이미드 필름을 중간절연에 사용하여 적충하고 있다. 또한, 이 인덕터의 외형크기는 5×20mm, 평면코일의 스파이럴 권수는 20이다.

이와 같이 제작한 결과 인덕턴스(12.5μH)는 직류전류 400mA까지 일정하고 500mA 이상에 감소하기 시작하였다.

(실시예 23)

실시예 22와 동일한 방법으로 평면트랜스를 제작하였다.

1차측 스파이럴코일의 권수는 20, 2차측 스파이럴코일의 권수는 10이다. 본 평면트랜스는 실시예 22의 평면인덕터와 2차 스파이럴코일 이외에는 동일한 구조를 갖는다. 1차측 인덕턴스의 직류중칩특성은 실시예 22의 평면인덕터와 거의 동등하였다.

(실시예 24)

제4수단에 있어서 제35(B)도에 나타내는 자기소자를 제작한 실시예를 나타낸다.

표면을 열산화한 실리콘기판상에 (연산화 SiO₂막의 두께는 1μm) RF 마그네트론 스퍼터장치에 의해 1μm 막두께의 CoZrNb 정질 자성박막을 1000e의 자계속에서 막을 형성하여 약 50e의 이방성 자계를 갖는 l축 자기이방성을 부여하였다. 그 위에 플라즈마 CVD법 혹은 RF스퍼터법에 의해 두께 5000A의 SiO₂막을 퇴적하였다. 이들의 방법을 사용하여 CoZrNb 자성막의 용이축일 각 층마다 일치하도록 5000A의 SiO₂막을 층간 절연에 사용하고 합계 4주기의 자성체층/절연체층의 다층막을 형성한 후, DC마그네트론 스퍼터 흑은 고진공 증착장치를 사용하여 Al-0.5% Cu층을 10μm의 두께로 형성하였다. 이 Al-0.5% Cu 막상에 1.5μm 두께의 SiO₂를 형성하고, 또한 능동형 포토레지스트를 스핀코팅하여 사진식각법에 의해 장방형 스파이럴코일의 장축에 자성체의 용이축과 일치하도록 패턴을 형성하였다. 레지스토의 코일폐턴을 마스크로 하여CF₄가스를 사용한 반응성 이온에칭에 의해 SiO₂를 패턴형성하며, SiO₂의 코일패턴을 마스크로 하여 C1_2,BCl₂가스를 사용한 반응성 이온에칭에 의해 Al-0.5% Cu를 코일패턴형성하였다. 코일패턴은 폭 100μm, 도체간격 5μm, 2개의 장방형 스파이럴코일을 단축방향에 나란히 직렬로 접속하고, 스파이럴 권수는 20이다.

Al-0.5% Cu 에칭후 10μm 단차를 균일하게 하기 위해서 폴리이미드의 전구체인 폴리아믹산 용액을 15μm 두께로 스핀코팅하고, 350℃의 온도에서 열경화하여 폴리이미드화하였다. 그리고 CF₄가스와 O₂가스에 의한 반응성 이온에칭에 의해 AI-0.5% Cu 도체 윗면에서부터 1μm의 두께로 되기까지 폴리이미드막 표면을 에칭하였다. 마지막으로 상부 자성체의 자화용 이축과 하부 자성체의 자화용이축이 일치하도록 4층 자성막을 형성하였다. 또 하부 자성체는 소자 제작중에 여리종류의 온도 상승, 하강 공정을 거치지만, 자기특성에 대한 온도의 영향은 매우 경미하며, 자성체의 내연성은 양호하고 자성막 형성후와 소자 형성후의 자기특성은 거의 동일하였다. 상술한 방법으로 형성된 박막형 인덕터의 전기적 특성을 평가한 결과, 인덕턴스 L=2μH, 양호도 Q=15(5MHz)었다. 또한 직류중첩특성을 측정한 결과 인덕턴스는 직류전류 150mA까지 일정하고 200mA 이상에서 감소하였다.

또 코일을 편평하게 하기위해 절연막으로 폴리이미드를 사용한 경우와 유기실란을 사용한 CVD법이나 바이어스 스퍼터법에 의한 SiO₂막을 사용한 경우에서 거의 같은 전기적 특성이 얻어졌다.

(실시예 25)

실시예 24와 같은 방법으로 박막형의 트랜스를 제작하였다. 1차측 스파이럴코일의 권수 20,2차측 스파이럴코일의 권수는 10이다. 1차와 2차의 스파이럴코일은 2μm 폴리이미드층으로 절연하였다. 본 박막형 트랜스는 실시예 24의 박막형 인덕터와 2차 스파이럴코일 이외에는 거의 동일 구조를 갖는다. l차측 인덕턴스의 직류중첩특성은 실시예 24의 박막형 인덕터와 거의 동등하였다.

(실시예 26)

실시예 22에서 제작한 평면형 인덕터를 입력전압 12V, 출력전압 5V의 감압쵸퍼형 DC-DC 컨버터의 출력측 쵸크코일에 적용하였다. 이 컨버터는 스위칭 주파수 500KHz서 부하전류 400mA까지 출력할 수 있고, 최대 출력전력 2W, 효율 80%가 얻어졌다.

(실시예 27)

실시예 23에서 제작한 평면트랜스를 입력전압 12V, 출력전압 5V의 순방향 DC-DC 컨버터의 트랜스에 적용하고, 출력측 쵸크코일에는 실시예 22에서 제작한 평면인덕터를 사용하였다. 스위치 주파수 500KHz, 정격출력은 실시예 26의 DC-DC 컨버터와 같으며, 절연형 DC-DC 컨버터를 소형화할 수 있었다.

(실시예 28)

실시에 24에서 제작한 박막형 인덕터를 입력천압 12V, 출력전압 5V의 강압쵸퍼형 DC-DC컨버터의 출력쵸크코일에 적용하였다. 이 컨버터는 스위칭 주파수 4MHz이며, 부하전류 150mA까지 출력할 수 있고 최대 출력 전력 0.75W, 효율 70%가 얻어졌다.

(실시예 29)

실시예 25에서 제작한 박막형 트랜스를 입력전압 12V, 출력전압 5V의 역방향 DC-DC 컨버터의 트랜스에적용하고, 출력 쵸크코일에는 실시에 24의 박막형 인덕터를 사용하있다. 정격출력은 실시예 28의 DC-DC컨버터와 거의 동등하지반 자기부품을 전부 박막화함으로써 절연형 DC-DC 컨버터를 대폭으로 소형경량화할 수 있다.

(실시예 30)

제 5수단의 실시예를 나타낸다.

l0μm 두께의 폴리이미드 필름상에 100μm 두께의 동박을 접착한 후, 염화제2절을 사용한 습식화학 에칭에 의해 제49도와 같은 형상으로 10개의 1회전 평면코일을 형성하고, 20개의 외부 단자용 페드부를 설치하였다. 코일도체의 폭은 300μm, 코일도체간 간격은 100μm로 하였다. 가장 외측의 1회전 평면코일의 외형 크기는 9mm, 가장 내측의 1회전 평면코일의 외형크기는 1.8mm이다. 이 평면코일 위에 1Qμm 두께의 폴리이미드 필름을 접착하였다. 이것을 한쪽변 10mm, 두께 10μm의 자기왜곡이 없는 Co계 비정질 합금박으로 접합하여 평면자기소자를 제작하였다.

(a) 제작된 평면자기소자를 사용하여 제52도의 접속방법으로 평면코일의 외부접속단자를 접속항으로써 스파이럴코일형에 유사한 평면인덕터를 구성하였다. 이 평면인덕터를 LCR 계측기로 측정한 결과 500KHz에서의 인덕턴스값은 약 20μH, Q값은 약 10이었다. 이 평면인덕터를 500KHz 스위칭에서 동작하는 하이브리드 IC형의 DC-DC 컨버터의 출력쵸크에 응용한 결과, 정상으로 동작하는 것이 확인되었다. 이에 따라 박형의 직류전원을 개발할 수 있었다. 또한, 이 평면인덕터를 20MHz 비선형 전력 증폭기의 파워-MOSFET의 직류 바이어스 공급라인 고주파 저지 필터에 적용하였다. 이 소자의 사용으로 의해 전원 라인의 필터를 현감소게 소형화할 수 있었다.

(b) 제작된 평면자기소자를 사용하고, 제51도의 접속방법으로 평면코일의 접속단자를 접속함으로써 지그재그코일형 평면인덕터를 구성하였다. 이 평면인덕터를 LCR 계측기로 측정한 결과 인덕턴스값은 약 300nH였다. 이 평면인덕터는 10MHz 정도까지 구파수 특성이 양호하였다. 이 평면인덕터를 20MHz 비선형전력 증폭기의 출력측 로우패스 필터에 사용하면 종래의 공심코일을 사용한 필터에 비해서 현감소게 소형화할 수 있었다.

(c) 제작된 평면자기소자를 사용하여, 제55도의 접속방법으로 평면코일의 외부접속단자를 접속함으로써 트랜스를 형성하였다. 1차 평면코일의 총 권수는 7,2차 평면코일의 총 권수는 2였다. 이 트랜스의 변압비를 측정한 결과 약 0.25였다.

(d) 제작된 평면자기소자를 1MHz 전력 증폭기의 정합용 트랜스로서 사용하였다. 이 전력 증폭기의 출력임피던스는 약 200Ω이다.50Ω 부하로 정합시키기 위해 여러 종류의 단자접속을 시행한 결과, 만족할만한 결과를 얻을 수 있었다. 이러한 정합조정은 종래의 평면트랜스에서는 불가능하였다.

(실시예 31)

실리콘기판상에 RF스퍼터법에 의해 3μm 두께의 Fe₄₀Co₆₀합금막을 형성하고, 그 위에 RF스퍼터법에 의해 1μm 두께의 SiO₂막을 형성하였다. 또한, DC 마그네트론 스퍼터법에 의해 10/'m 두께의 Al-Cu 합금을 형성하였다. 이 Al-Cu 합금을 SiO₂패턴을 마스크로서 마그네트론식 반응성 이온에칭에 의해 에칭하고, 10개의 1회전 평면코일을 패턴 형성하였다. 또 외부접속단자는 제49도 및 제50도에 나타낸 2종의 배치를 각각 1개씨 형성하였다. 코일도체의 폭은 200μm, 코일도체간 간격은 5μm로 하였다. 가장 외측의 1회전 평면코일의 외형크기는 4.5mm, 가장 대측의 1회전 평면코일의 외형 크기는 0.81mm이다. 이 Al-Cu 패턴상에서부터 플라즈마 CVD법에 의해 SiO₂를 채운 후, 레지스트 에치백법에 의해 SiO₂윗면을 편평하게 하였다. 마지막으로 하층의 자성막과 같은 3μm 두께의 Fe₄₀Co₆₀합금막을 형성하여 평면자기소자를 제작하였다.

(a) 제작된 평면자기소자중 제49도에 나타낸 일측 외부단자형 자기소자를 사용하고, 외부접속단자에 본딩와셔를 접합하여 리드프레임에 접속한 후, 수지로 봉함으로써 제67도에 나타낸 싱글 인 라인 패키지 타입(SIP)의 20핀 소자를 제작하였다. 이 소자를 반도체 릴레이와 조합시키고, 외부에서 전자회로적으로 인덕턴스를 다단 조정할 수 있도록 하였다. 이에 따라 소자를 일단 용이하게 조정할 수가 있었다.

(b) 제작된 평면자기소자중 제50도에 나타낸 양측 외부단자형 자기소자를 사용하고, 전술한 바와 같이하여 제68도에 나타낸 듀얼 인라인 패키지 타입(DIP)의 40핀 소자를 제작하였다. 이 소자를 반도체 릴레이와 조합시키고, 외부에서 전자외로적으로 변압비를 다단 조정할 수 있도록 하였다. 이에 따라 소자를 일단용이하게 조정할 수가 있었다.

(c) (a)와 같은 SIP 타입의 20핀 인덕터 소자를 제작할 때, 수지로 봉하는 대신에 Mn-Zn 페라이트 패키지로 봉하였다. 이 소자는 (a)의 소자에 비해서 인덕턴스값이 때로 증가하였다. 또한, 이 회로의 응용으로서 승압쵸퍼형 DC-DC 컨버터, 강압쵸퍼형 DC-DC 컨버터, 초박형 휴대전화의 rf회로, 공진형 DC-DC 컨버터 등이 있다. 그 회로도의 예로서 제69도에 승압쵸퍼형 DC-DC 컨버터, 제70도에 강압쵸퍼형DC-DC 컨버터, 제71도에 초박형 휴대전화의 rf회로, 제72도에 공진형 DC-DC 컨버터를 나타내었다.

(실시예 32)

제62(A)도에 나타낸 구조의 1회전 평면인덕터를 제작하였다. 기판으로 Si기판을 사용하고 도체는 Al, 절연체는 산화 실리콘이다.

또한 제62(A)도에 있어서 각 매개변수는 제62(B)도의 기호에 따라 다음과 같다.

d₁=1 × 10^-3(m),

d₂= 5 × 10^-3(m),

∂₁= 1× 10^-6(m),

∂₂= 1 × 10^-6(m),

μS=10^-4,

p = 2.65 × 10^-8(Ωm),

d₃= 14 × 10^-6(m)

이와 같이 제작한 인덕터의 각종 특성은

L=32(nH)

R_DC=14 (mΩ)

Imax = 630 (mA)

Q_1MHz=15, Q_10MHz=150

이었다. 또한 Q는 양호도를 나타내며, 직류저항 성분에 대해 유효하게 동작하는 L성분비를 나타대는 것이며, 값이 클수록 성능이 우수한 인덕터라고 할 수 있다.

또한 누설자계도 거의 없음이 확인되었다.

참고로 동일한 외형(d₂=5×10^-3(m), d₃=14×10^-6(m))의 평면형 스파이럴코일(권수 125)을 제작하고 특성을 비교하였다. 단면을 제73도에 나타내었다. 도체(45)의 윗면 및 아랫면에 자성체(30)가 배치되어 있다.

이와 같이 제작된 인덕터의 각종 특성은

L = 900 (μ H )

R_DC=600(Ω)

Imax=6.4(mA)

Q_1MHz=9, Q_10MHz=90

였다.

이 결과로 1회전 코일은 전류 용량이 크고 많은 전류를 필요로 하는 전력용으로서 유효함을 분명하게 일수 있다. 또 인덕턴스 자체는 작지만 임피던스적으로는 고주파화하근 것으로 충분히 보충할 수 있다.

Claims

1. 기판(10) : 상기 기판상에 배치된 제1자성체층(30A), 상기 제1자성체층상에 배치된 제1절연체층(20B) : 상기 제1절연체층상에 배치된 인접하는 코일도체간의 갭이 1 이상의 갭어스펙트비(코일도체의 두께/코일도체간의 간격)을 갖는 평면코일(40); 및 상기 평면코일상에 배치된 제2절연체층(20C), 상기 제2절연체층상에 배치된 제2자성체층(30B)을 구비하는 평면형 자기소자.

제1항에 있어서, 상기 기판이 반도체임을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 기판상에 형성되는 능동소자 또는 수동소자를 더 구비한 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 갭에는 절연체가 충전되는 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 갭은 공동임을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일의 코일도체와 상기 기판 사이에 설치되는 접합층을 더 구비한 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일과 상기 제2절연체층은 한 쌍을 이루고, 이 쌍은 상기 제2절연체층과 제2자성체층 사이에 적층되는 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일이 상기 제1자성체층상에 형성된 1차코일 및 2차 코일임을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일은 스파이럴형이며,

Wao + 2 α

의 관계를 만족시키며,

W는 제1 및 제2자성체층의 외형크기

ao는 상기 평면코일의 코일도체의 외형크기

α = [μs . g . t/2]^1/2

μs는 재1 및 제2자성체층의 투자율

t는 제1 및 제2자성체층의 두께

g는 제1 및 제2자성체층 사이의 거리임을 특징으로 하는 평면형 자기소자.

제9항에 있어서, 상기 평면코일이 제3절연체층을 개재시켜 2개 적층되어 있고, 2개의 상기 평면코일은 제3절연체층을 통해서 평면코일의 관통하는 정공도체를 갖는 것을 특징으로 하는 평면형 자기소자.

제 1항에 있어서, 상기 제1 및 제 2 자성체층은 상기 평면코일이 발생하는 자계의 방향과 직교하는 방향으로 1축 자기이방성을 갖는 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 제1 및 제2자성체층이 각각의 밑변에 평행한 방향으로 1축 자기이방성을 갓는 4개의 삼각형의 자성체를 이들의 꼭지점이 일치하도록 배치되어 있는 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 제1 및 제2자성체층 표면에는 상기 평면코일에 흐르는 전류의 방향과 평행하게 띠형상의 요철이 번갈아 형성되어 있음을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일은 장방형 스파이럴코일이며, 상기 평면코일의 장축은 1축 자기이방성을 갖는 상기 제1 및 제2자성체층의 자화용이축과 일치하고 있음을 특징으로 하는 평면형 자기소자.

제14항에 있어서, 상기 평면코일의 감김시작부와 감김끝부가 상기 제1 및 제2자성체층에서부터 노출되어 있는 것을 특징으로 하는 평면형 자기소자.

제14항에 있어서, 상기 평면코일로부터 누설되는 자속을 차폐하는 수단을 더 구비한 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 평면코일은 직렬 접속된 복수의 장방형 스파이럴코일을 포함하고, 상기 제1 및 제2자성체층은 1축 자기이방성을 갖고 있으며, 그 자화용이축은 상기 장방형 스파이럴코일의 장축방향과 일치함을 특징으로 하는 평면형 자기소자.

제17항에 있어서, 상기 평면코일의 감김시작부와 감김끝부가 상기 제1 및 제2자성체층에서부터 노출되어 있는 것을 특징으로 하는 평면형 자기소자.

제17항에 있어서, 상기 평면코일로부터 누설되는 자속을 차폐하는 수단을 더 구비한 것을 특징으로하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일이 복수개의 외부접속단자를 갖고 있으며, 외형크기가 다른 복수의 1회전 상기 평면코일이 상기 제1절연체층상에 배치되어 있는 것을 특징으로 하는 평면형 자기소자.

제1항에 있어서, 상기 평면코일이 상기 평면코일의 코일도체의 높이와 코일도체의 두께의 비가1 이상인 도체어스펙트비(코일도체의 두께/코일도체의 높이)를 갖는 것을 특징으로 하는 평면형 자기소자.

기판; 상기 기판상에 배치된 제1자성체층: 상기 제1자성체층상에 배치된 제1절연체층, 상기 제1절연체층상에 배치된 코일도체의 높이와 두께와의 비가 1 이상인 도체어스펙트비(코일도체의 두께/코일도체의 높이)를 갖는 평면코일, 및 상기 평면코일상에 배치된 제2절연체층, 상기 제2절연체층상에 배치된 제2자성체층을 구비한 것을 특징으로 하는 평면형 자기소자.

기판, 상기 기판상에 배치된 제1자성체층. 상기 제1자성체층에는 평면코일이 발생하는 자계의 방향과 직교하는 방향으로 1축 자기이방성이 도입되어 있으며, 상기 제1자성체층상에 배치된 제1절연체층, 상기 제1절연체층상에 배치되어 인접하는 코일도체간의 갭이 1 이상의 갭어스펙트비(코일도체 두께/코일도체간 간격)를 갖는 평면코일; 및 상기 평면코일상에 배치된 제2절연체층: 상기 제2절연체층상에 배치된 제2자성체층을 구비하고, 상기 제2자성체층은 평면코일이 발생하는 자계의 방향과 직교하는 방향으로 1축자기이방성이 도입되는 것을 특징으로 하는 평면형 자기소자.

기판: 상기 기판상에 배치된 제1자성체층, 상기 제1자성체층상에 배치된 제1절연체층, 상기 제1절연체층상에 배치된 평면코일; 상기 평면코일은 복수개의 외부접속단자를 갖고, 외형크기가 다른 복수의 1회전 평면코일을 동일 평면상에 배치하여 구성되며, 상기 평면코일상에 배치된 제2절연체층; 상기 제2절연체층상에 배치된 제2자성체층을 구비한 것을 특징으로 하는 평면형 자기소자.

기판상에 배치된 원통형의 중심도체; 상기 도체의 주위에 배치된 자성체층 및 절연체층: 상기 자성체층은 전체가 상기 절연체층으로 덮여진 도너츠 형상이며, 상기 자성체층 및 절연체층은 일체구조로 되어있고, 상기 절연체층의 주위에 상기 중심도체의 상부 또는 하부의 한 단부와 접속되어 전체를 덮도록 배치된 도체층을 구비한 것을 특징으로 하는 평면형 자기소자.