[go: up one dir, main page]

KR950008134B1 - 멀티스크린 디스플레이 장치 - Google Patents

멀티스크린 디스플레이 장치 Download PDF

Info

Publication number
KR950008134B1
KR950008134B1 KR1019920008594A KR920008594A KR950008134B1 KR 950008134 B1 KR950008134 B1 KR 950008134B1 KR 1019920008594 A KR1019920008594 A KR 1019920008594A KR 920008594 A KR920008594 A KR 920008594A KR 950008134 B1 KR950008134 B1 KR 950008134B1
Authority
KR
South Korea
Prior art keywords
display unit
average
luminance
contrast
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019920008594A
Other languages
English (en)
Other versions
KR920022912A (ko
Inventor
류이찌 소메야
후미오 이노우에
노부아끼 가부또
후미오 하루나
다께시 마루야다
Original Assignee
가부시끼가이샤 히다찌세이사꾸쇼
가나이 쯔또무
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 히다찌세이사꾸쇼, 가나이 쯔또무 filed Critical 가부시끼가이샤 히다찌세이사꾸쇼
Publication of KR920022912A publication Critical patent/KR920022912A/ko
Application granted granted Critical
Publication of KR950008134B1 publication Critical patent/KR950008134B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57—Control of contrast or brightness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

내용 없음.

Description

멀티스크린 디스플레이 장치
제1도는 멀티스크린 디스플레이 장치의 1예의 구조도.
제2도는 종래의 멀티스크린 장치의 회로블럭도.
제3도는 본 발명에 따른 멀티스크린 장치의 회로블럭도.
제4도는 휘도 세이딩 보정의 과정을 도시한 흐름도.
제5도는 디스플레이 유닛에서의 휘도 셰이딩의 1예를 도시한 도면.
제6도는 본 발명에 따른 데이타 컨버터의 회로블럭도.
제7도는 제6도의 회로의 동작을 설명하는 도면.
제8도는 본 발명에 따른 계수 가산 회로의 데이타를 설명하는 도면.
제9도는 본 발명에 따른 어드레스 회로의 블럭도.
제10도는 본 발명에 따른 회로의 동작 흐름도.
제11도는 본 발명에 따른 휘도 보정 순서를 설명하는 도면.
제12도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제13도는 본 발명에 따른 멀티스크린 디스플레이 장치의 외관도.
제14도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제15도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제16도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제17도는 제16도의 회로의 동작을 설명하는 도면.
제18도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제19도는 제18도의 동작을 설명하는 특성도.
제20도는 본 발명에 따른 기준 전압 삽입 회로의 블럭도.
제21도는 기준 전압 삽입 회로의 신호 파형도.
제22도는 본 발명에 따른 비교 회로의 블럭도.
제23도는 비교 회로의 신호 파형도.
제24도는 기준 전압 삽입 회로의 신호 파형도.
제25도는 비교 회로의 신호 파형도.
제26도는 본 발명에 따른 비교 회로의 블럭도.
제27도는 비교 회로의 신호 파형도.
제28도는 비교 회로의 신호 파형도.
제29도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제30도는 제29도에 도시한 회로의 동작을 설명하는 특성도.
제31도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제32도는 본 발명에 따른 최소값 회로의 블럭도.
제33도는 본 발명에 따른 비교 회로의 블럭도.
제34도는 본 발명에 따른 마이크로컴퓨터의 동작 개념을 설명하는 도면.
제35도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제36도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제37도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제38도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제39도는 제38도의 회로의 동작을 설명하는 도면.
제40도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제41도는 본 발명에 따른 비교 회로의 블럭도.
제42도는 본 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제43도는 븐 발명에 따른 멀티스크린 디스플레이 장치의 회로블럭도.
제44도는 γ변환 회로의 블럭도.
본 발명은 여러개의 화상 디스플레이 유닛을 조합하여 하나의 스크린을 형성하는 멀티스크린 장치에 관한 것으로, 특히 멀티스크린 디스플레이 장치의 휘도 셰이딩 및 컬러 셰이딩을 보정하는 장치에 관한 것이다.
멀티스크린 디스플레이에 있어서, 제1도에 도시한 바와 같이 여러개의 디스플레이 유닛(1a)∼(1d)를 쌓아서 하나의 커다란 스크린을 형성한다. 동일한 화상 영역을 얻으려는 경우, 멀티스크린 디스플레이의 심도는 전체 장치에서 단축될 수 있고 전면 투사형 및 후면 투사형의 하나의 큰 화상 디스플레이에 비해 상당히 높은 휘도를 갖는다. 따라서, 이러한 멀티스크린 디스플레이는 예를들면, 공연장 및 전시실에 사용되고 있다. 각각의 디스플레이 유닛(이하, 코어라 한다)으로서는 음극선관(CRT) 직시헝 또는 투사형의 디스플레이 유닛이 실용화되고 있다. 대체로, 투사형의 코어는 직시형의 코어에 비해 경량이고 평탄한 면을 가지므로, 많이 사용되고 있다. 그러나, CRT 직시형 및 투사형의 코어는 스크린의 중심 영역보다 주변부(제1도의 빗금친 영역)가 일반적으로 어두운 고유 휘도 세이딩을 갖는다. 특히, 멀티스크린의 경우, 세이딩은 현저하게 된다. 그러한 문제를 극복하기 위해, JP-A-57-111187호에는 오버랩이 발생하도록 오버스캔을 실행하여 코어사이의 주변부에서의 휘도 저하를 보상하는 것에 의해 스크린 휘도를 균일하게 하는 것이 기재되어 있다.
그러나, 상기 JP-A-111187호에 기재된 기술에서는 코어사이의 오버스캔 영역에서 화상을 일치시켜야 하고 집중 및 왜곡 보정등의 모든 특성을 코어사이에서 맞추어야 한다. 따라서, 이 기술은 실용상 해결해야 할 많은 문제가 있다. 그러므로, 코어마다 휘도의 불균일화를 해소하여야 한다.
제2도는 멀티스크린 디스플레이 장치의 구성을 도시한 블럭도의 1예이다. (40)은 화상 확대 장치, (4a)∼(46) 및 (41)은 영상 신호 입력 단자, (1a)∼(1d)는 코어, ( 6)은 ABL용 비교 회로, (60a)∼(60d)는 ABL 제어 정보 입력 단자이다. 화상 확대 장치(40)의 영상 신호 출력이 시간축 변환되고 상부 왼쪽 코어(1a)에 인가되어, 통상의 영상 신호의 수직 주사 기간 및 수평 주사 기간의 앞쪽반이 스크린을 채우도록 표시된다. 마찬가지로, 화상 확대 장치(40)의 영상 신호 출력이 시간축 변환되어 상부 오른쪽 코어(1b)에 인가되어, 상술한 영상신호의 수평 주사 기간의 뒤쪽반 및 영상 신호의 수직 주사 기간의 앞쪽반이 스크린을 채우도록 표시된다. 코어(1c) 및 (1d)에 대해서도 마찬가지로 시간축 변환 처리가 적용된다.
이 경우, 각각의 코어에 입력된 영상 신호의 내용은 기본적으로 다르다. ABL( automatic brightness limit)이 각 코어에서 개별적으로 기능한다면, 각 코어의 콘트라스트는 다르게 된다. 따라서, 제2도에 도시한 바와 같이, 각 코어는 입력 단자(60a)∼( 60d)에 ABL 제어 정보를 각각 출력한다. 또한, 가장 높은 평균 휘도를 갖는 코어의 ABL 제어 정보가 ABL용 비교 회로(6)에 의해 검출되고 모드 코어의 스크린 휘도가 검출된 ABL 제어 정보에 따라 공통으로 제어되도록 디스플레이 장치는 구성된다. 그 결과, ABL은 각 코어에 대해 개별적으로 기능하지는 않지만, 원리적으로 모든 코어의 휘도가 일정하게 되도록 제어가 실행된다.
ABL 제어 정보의 최대값을 출력하는 코어에서, 그 자신의 제어 정보는 피드 백되므로, ABL을 사용하는 폐루프 제어가 실행된다. 그러나, 나머지 코어 각각에서는 그의 제어 정보 대신 다른 코어에서 전달된 제어정보가 입력되므로, 개푸프 제어로 된다. 각 개루프의 이득 편차, 즉 콘트라스트 또는 휘도 제어 회로 및 ABL 회로의 이득 편차때문에, 코어의 콘트라스트는 완전히 서로 일치하지 않으므로, 휘도 레벨의 편차가 문제로 된다. 예를들면, 일정한 휘도를 갖는 회색을 제1도의 4개의 코어에 표시할 때, 높은 휘도를 갖는 문자등이 코어(1a)에만 부가된다. 스크린(1a)의 평균 휘도가 적어도 소정의 휘도라면, ABL은 콘트라스트 또는 휘도 제어 회로에 ABL 제어 정보를 자동적으로 출력하여 (1a)의 스크린의 평균 휘도를 저하시킨다. 다른 코어(1b)∼(1d)의 평균 취도도 상술한 (1a)의 ABL 제어 정보에 의해 저하한다. 그러나 콘트라스트 또는 휘도 제어 회로 및 ABL 제어 회로외 이득이 편차를 갖는다면, (1a)∼(1d)의 휘도 레벨 사이에는 차이가 발생하므로, 코어 사이의 경계에서 취도의 불연속이 문제로 된다.
본 발명의 제1의 목적은 여러개의 디스플레이 유닛사이의 휘도 셰이딩 및 컬러 셰이딩을 저감할 수 있는 멀티디스크린 디스플레이 장치를 제공하는 것이다.
본 발명에 따르면, 상기 목적은 각 코어마다 영상 신호를 각각 전기적으로 보정하는 데이타 컨버터를 마련하고, 각 데이타 컨버터를 컴퓨터 제어 장치에 접속하며, 컴퓨터 제어 장치를 거쳐 각 데이타 컨버터의 데이타 변환 방법을 제어하여 각 코어의 휘도 셰이딩을 제거하는 것에 의해 달성된다.
스크린이 소정의 휘도를 갖게한 후, 상술한 컴퓨터 제어 장치는 각 코어의 휘도 세이딩이 제거되도록 각 코어의 휘도 셰이딩을 조정하도록 조작한다. 그후, 코어사이의 휘도차를 제거하도록 조정을 계속한다면, 스크린 휘도가 더욱 균일해 질 수 있다. 휘도를 변경하면서 조작을 반복하는 것에 의해, 휘도 레벨의 휘도 셰이딩은 말할것도 없고 컬러 셰이딩도 없는 균일한 멀티스크린 디스플레이 화상을 얻을 수 있다.
본 발명의 제2의 목적은 코어로서 CRT를 사용하는 멀티스크린 디스플레이 장치의 여러개의 코어내의 자동 휘도 제한 회로의 특성 편차를 흡수하는 것에 의해 여러개의 코어사이에서 휘도 셰이딩 및 컬러 셰이딩이 없는 멀티스크린 디스플레이 장치를 제공하는 것이다.
본 발명에 따르면, 상기 목적은 각 코어에 입력된 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 공통 기준 전압을 삽입하는 기준 전압 삽입 회로를 마련하고, 각 코어의 콘트라스트 또는 휘도 제어 회로 후단으로부터 상기 영상 신호에 포함되는 기준 전압 신호를 인출하고, 기준 전압 레벨이 코어사이에서 일치하도록 피드백 제어를 적용하는 것에 의해 달성된다.
본 발명의 제1의 실시예를 제3도에 도시한다.
제3도는, 예를들면 4개의 코어를 사용하는 멀티스크린 디스플레이 시스템의 1실시예를 블럭도이다. 제1도에 도시한 바와 같은 멀티스크린 디스플레이를 구성할 수 있다. 코어(6a), (6b), (6c) 및 (6d)로서는, 예를들면 CRT 투사형의 텔레비젼 세트를 사용할 수 있다.
제3도의 시스템은 A/D 컨버터(1), 제어 회로(2), 프레임 메모리(3), 데이타 컨버터(4a), (4b), (4c) 및 (4d), D/A 컨버터(5a), (5b), (5c) 및 (5d), 코어(6a), (6b ), (6c) 및 (6d) 컴퓨터 제어 장치(7)을 포함한다. 본 실시예에서, 버스(9)를 거쳐 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 접속된 컴퓨터 제어 장치(7)은 로어(6a), (6b), (6c) 및 (6d) 각각의 휘도 셰이딩과 코어(6a), (6b), (6c) 및 (6d) 사이의 휘도 셰이딩을 보정하기 위해 마련된 것이다. 코어(6a), (6b), (6c) 및 (6d) 각각의 휘도 셰이딩을 보정하기 위해, 코어(6a), (6b), (6c) 및 (6d)의 각 스크린은 여러개의 블럭으로 분할되고, 예를들면 여러개의 룩업 테이블(LUT)가 블럭마다 마련된다. 데이타 컨버터(4a ), (4b), (4c) 및 (4d)는 그러한 룩업 테이블을 구비한다. 컴퓨터제어 장치(7)은, 예를들면 마이크로컴퓨터를 구비해도 좋다.
이하, 제3도에 도시한 시스템의 동작 개요를 설명한다. 단자(10)에 입력된 영상 신호는 A/D 컨버터(1)에 의해 디지탈 신호로 변환되어 프레임 메모리(3)에 라이트된다. 프레임 메모리에 라이트된 영상 신호는 제어 회로(2)의 제어하에 리드된다. 프레임 메모리(3)에서 리드된 영상 신호는 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 입력되고, 코어 (6a), (6b), (6c) 및 (6d) 각각의 휘도 세이딩 및 코어(6a), (6b), (6c) 및 (6d) 사이의 휘도 셰이딩이 보정된 데이타로 변환된다. 그렇게 변환된 데이타는 D/A 컨버터(5a), (5b), (5c) 및(5d)에 의해 아날로그 신호로 변환되고 코어(6a), (6b), (6c) 및 (6d)에 각각 표시된다.
이하, 제1도를 예로 해서 스크린의 휘도 셰이딩 보정 순서의 1예를 설명한다. 그 순서를 제4도에 도시한다.
코어(6a), (6b), (6c) 및 (6d)의 휘도 셰이딩의 예로서, 제5도에 도시한 바와 같은 CRT 투사형의 디스플레이 유닛에서 실제로 자주 발생하는 스크린의 중심부와 주변부사이의 휘도 셰이딩을 고려한다. 또한, 제5도의 스크린을, 예를들면 수평 및 수직 방향으로 128부분으로 분할하여 합계 16,384블럭으로 한다. 물론, LUT는 각 블럭과 관계가 있다.
휘도를 100%로 해서, 휘도 셰이딩의 보정을 코어(6a), (6b), (6c) 및 (6d) 마다 실행한다. 각 코어의 휘도 셰이딩 보정에 대해서는, 예를들면 각 코어의 16,384블럭의 LUT 데이타를 리라이트하여 코어(6a), (6b), (6c) 및 (6d)내의 휘도를 균일하게 한다. 물론, LUT 데이타를 하나씩 리라이트해도 좋다. 그러나, 사용의 편리상, 예를들면 제5도에 도시한 바와 같은 파라볼릭파의 기능을 사용하여 컴퓨터 제어 장치에 의해 LUT에 대한 데이타를 하나씩 계산하여 리라이트한다. 코어(6a), (6b), (6c) 및 (6d)마다 휘도 셰이딩에 대한 보정을 실행한 후, 코어(6a), (6b), (6c) 및 (6d) 사이의 휘도 셰이딩 보정을 실행한다. 예를들면, 코어(6b), (6c) 및 (6d)의 휘도가 기준으로한 코어(6a)의 휘도와 동일하게 되도록 데이타 컨버터(4b), (4c) 및 (4d)의 데이타가 고정 레벨을 감산 또는 가산하는 것에 의해 얻은 값으로 되도록 리라이트된다.
코어사이의 휘도 셰이딩의 보정 결과 휘도 셰이딩이 코어마다 발생하면, 코어마다 휘도 셰이딩의 보정을 다시 실행하고 코어 사이의 휘도 셰이딩 보정을 실행한다. 전면이 균일하게 될때까지 반복한다.
데이타 컨버터(4a), (4b), (4c) 및 (4d)의 LUT에, 균일하게 100% 휘도를 달성하는 보정 데이타를 고정한다. 여러개의 휘도 레벨에 대해 0% 휘도까지 상술한 순서에 따라 휘도 보정을 하는 것에 의해, 휘도 셰이딩이 제거된 균일한 화상 디스플레이를 얻을 수 있다.
화이트 밸런스를 유지하면서 각 휘도에서 휘도 셰이딩을 보정하는 것에 의해 스크린의 컬러 셰이딩도 보정할 수 있는 것은 물론이다.
상술한 바와 같이, 휘도 셰이딩 및 컬러 셰이딩이 없는 균일한 멀티스크린 디스플레이를 얻을 수 있다.
프레임 메모리(3)의 출력은 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 입력된다. 그러나, 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 가각 관련되도록 A/D 컨버터를 마련하고 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 분리 영상 신호를 입력하는 경우에 본 발명을 적용할 수 있는 것은 물론이다. 또한, 예를들어 디지탈 입출력 단자를 갖는 코어를 사용한다면, 데이타 컨버터의 출력을 D/A 변환하지 않고 직접 코어에 입력할 수 있어, D/A 컨버터(5a), (5b), (5c) 및 (5d)가 불필요하게 된다.
코어의 수를 임의로 선택할 수 있는 것은 물론이다. 코어의 수에 따라 데이타 컨버터의 수를 증가시키고 버스(9)를 거쳐 컴퓨터 제어 장치(7)에 데이타 컨버터를 접속하는 것에 의해, 임의의 수의 코어를 갖는 멀티스크린 디스플레이에서도 휘도 셰이딩 및 컬러 셰이딩이 없는 균일한 화상 디스플레이를 얻을 수 있다.
제6도는 제3도의 실시예에 사용된 데이타 컨버터(4a), (4b), (4c) 및 (4d)의 구체적인 구성의 1예를 도시한 것이다.
데이타 컨버터(4a), (4b), (4c) 및 (4d)는 동일한 구성을 가져도 좋다. 본 실시예의 데이타 컨버터에서는 보간을 사용하여 데이타 컨버터에 사용된 LUT의 메모리 용량을 저감하고 데이타 리라이트 시간을 단축한다.
예를들면, 디지탈 영상 신호가 화소당 8비트(0 내지 256계조)을 갖고, 스크린의 주변부의 휘도가 스크린의 중심부와 비교해서 75%라고 하면, 중심부와 주변부사이의 25%(64계조)에 대응하는 보정이 필요하게 된다. 블럭사이의 보정 커브의 차이때문에 블럭사이의 연결부(경계 영역)에서 휘도차가 발생하여 현저하게 되므로, 문제로 된다. 이 문제를 방지하기 위해, 블럭사이의 보정을, 예를들면 약 1계조로 규정한다. 이 경우, 중심부에서 주변부로의 분할수는 64로 되고, 전체 디스플레이 스크린은 수평 및 수직 방향으로 128부분으로 분할되어 128×128=16,384블럭을 구비한다.
블럭당 256계조에 대응하는 8비트의 보정 데이타가 3원색마다 필요하다면, LUT는 16,384×256×8×3=96Mbits 데이타 량만큼의 대용량을 가져야 한다(관례에 따라 메모리 용량은 1024bit=1Kbit, 1024Kbit=1Mbit로 표시한다).
따라서, 블럭은 보정 데이타를 갖는 블럭 및 보정 데이타를 갖지 않는 블럭으로 분할된다. 보정 데이터를 갖는 블럭으로부터, 보간에 의해 보정 데이타를 갓지 않는 데이타가 유도된다. 예를들면, 보정 데이터가 4×4=16블럭에만 마련된다면, 16,384블럭에 보정 데이타를 마련하는 방법에 비해 보정 데이타를 저장하는 메모리의 용량을 거의 1/16까지 저감할 수 있고 데이타 리라이트 시간도 1/16으로 저감할 수 있다.
이하, 제6도의 구성을 설명한다. 제6도에서, (21a), (21b), (21c) 및 (21d)는 LUT, (23a), (23b), (23c) 및 (23d)는 계수 가산 회로이다. (28)은 가산기이다 단자 (35R), (35G) 및 (35B)는 디지탈 영상 신호 RGB의 입력단자이다.
예를들면, 프레임 메모리(3)으로부터의 R(red)의 8비트의 디지탈 영상 신호 출력은 LUT(21a), (21b), (21c) 및 (21d)의 하위 어드레스에 병렬로 입력된다.
디스플레이 위치를 나타내는 수평 구동 펄스 및 수직 구동 펄스는 단자(31h) 및 (31v)를 거쳐 어드레스회로(22)에 인가된다. 수평 구동 펄스 및 수직 구동 펄스는 각각, 예를들면 프레임 메모리(3)의 수평 방향의 데이타 리드 클럭 및 프레임 메모리(3)의 수직 방향의 데이타 리드 클럭이라도 좋다.
단자(31h) 및 (31v)에 각각 인가된 수평 구동 펄스 및 수직 구동 펄스에 따라, 어드레스 회로(22)는 스크린을 분할하여 얻은 블럭의 위치를 나타내는 수평 블럭 위치 데이타 및 수직 블럭 위치 데이타를 발생한다. 그후, 어드레스 회로(22)는, 예를들면 LUT(21a), (21b), (21c) 및 (21d)의 상위 어드레스에 상술한 블럭 위치 데이타에 따라 LUT 제어 신호(25a), (25b), (25c) 및 (25d)를 입력한다. 그 결과, 데이타 변환되고 4개의 블럭에 대응하는 영상 신호(30a), (30b), (30c) 및 (30d)가 LUT(21a), (21b), (21c) 및 (21d)에서 얻어진다. 동시에, 어드레스 회로(22)는 상기 블럭 위치 데이타에 따라 계수 가산 회로(23a), (23b), (23c) 및 (23d)에 계수 선택신호(26a), (26b), (2k) 및 (26d)를 공급한다. 4개의 블럭에 대응하는 상기 영상 신호(30a), (30b), (30c) 및 (30d)는 계수 선택 신호에 대해 소정의 계수가 각각 곱해지는 것이 좋다. 그 결과, 신호(27a), (27b), (27c) 및 (27d)가 얻어진다. 가산기(28)에 이들 신호를 공급하여 그들을 함께 가산하는 것에 의해, 블럭 위치에 관계되도록 공간적으로 보간된 디지탈 영상 신호(29)가 얻어진다. 공간적으로 보간된 디지탈 영상 신호(29)가 D/A 컨버터에 의해 아날로그 신호로 변환되고 코어에 입력되어 영상이 얻어진다. 블럭(24R)을 설명하였지만, 마찬가지 동작을 (24G) 및 (24B)에 대해서도 실행해도 좋은 것은 물론이다.
한편, 버스(9)는 어드레스 선(25a), (25b), (25c), (25d) 및 (33)과 LUT(2 1a), (21b), (21c) 및 (21d)의 버스(30a), (30b), (30c) 및 (30d)에도 접속된다. 버스(9)는 버스(26a), (26b), (26c) 및 (26d)와 계수 가산회로(23a), (23b), (23c) 및 (23d)의 버스(27a), (27b), (27c) 및 (27d)에도 접속된다. 버스(9)를 거쳐, LUT( 21), 계수 가산 회로(23) 및 컴퓨터 제어 회로(7)은 데이타를 수수하고, 예를들면, 영상 신호의 귀선 기간을 이용하여 스크린의 휘도 세이딩에 대해 보정을 실행한다.
이하, 상술한 바와 같이 구성된 데이타 컨버터의 동작을 설명한다.
제7도는 제6도에 도시한 데이타 컨버터의 동작을 설명하는 도면이다. 예를들면, 보정 데이타를 갖는 인접하는 4개의 블럭으로부터, 보정 데이타를 갖지 않는 블럭의 보정된 디지탈 영상 신호 eij가 보간에 의해 얻어진다.
제7도에서, i 및 j는 각각 수직 블럭 위치 및 수평 블럭 위치이다. 이하, 블럭의 위치는 좌표(i,j)로 나타낸다. 보정 데이타를 갖는 4개의 수평 및 수직 블럭마다 블럭에 ○로 표시한다.
LUT(21a), (21b), (21c) 및 (21d)는 블럭(8m, 8n), (8m+4, 8n), (8m, Bn +4) 및 (Bm+4, Bn+4)를 각각 저장한 것으로 한다(m 및 n은 0이상의 정수)
동시에, 0≤i, j≤4의 범위에서, (i, j) 블럭부근에 위치한 4개의 블럭 (0,0), (0,4), (4,0) 및 (4,4)의 보정데이타 a00, b04, c40 및 d44를 사용한다.
(i,j) 블럭의 입력 영상 신호에 대응하는 영상 신호 eij는, 예를들면 식(1)로 나타낸 2차원 직선 보간에 의해 얻을 수 있다.
[수학식 1]
eij= (1/16){(4-i)(4-j)a0+(4-i)jb0+i(4-j)c40+ijd44} (1)
즉, 디지탈 영상 신호 a00, b04, c40 및 d44에 각각 소정의 계수를 곱한후 곱한 값을 함께 가산하는 것에 의해 보간된 디지탈 영상 신호 eij를 얻는다. 계수의 곱셈 및 덧셈을 실행하는 회로는 계수 가산 회로 (23a), (23b), (23c) 및 (23d)와 가산기(28)을 구비한다. a00, b04, c40 및 d44는 상술한 바와 같이 회도 셰이딩이 보정된 데이타이므로, 보간된 영상 신호 eij도 휘도 셰이딩이 보간된 것이다.
이하, 계수 가산 회로의 동작을 계수 가산 회로(23a)를 예로 해서 설명한다.
제6도에 도시한 바와 같이, 계수 선택 신호(26a) 및 LUT(21a)의 출력 영상 신호(30a)(제7도에서 영상 신호 a00 및 a08에 대응)은 계수 가산 회로(23a)에 입력된다. 계수 가산 회로(23a)는 식(1)의 첫 번째 항에 대응하는 출력 데이타를 얻는 회로이다. 이들 관계는 제8도에도 적용된다. 제8도는 상기 제1의 실시예의 계수 가산 회로(23a)의 출력 데이타를 도시한 도면이다. LUT와 마찬가지로, 예를들면 메모리등을 사용하여 계수 가산 회로를 마련할 수 있다. 블럭 위치에 따라 a00, a08, a80 등으로 전환된 8비트 영상신호는 예를들면 하위 어드레스에 공급되어도 좋다. 블럭 위치를 나타내는 어드레스 i의 3개의 하위 비트 및 어드레스 j의 3개의 하위 비트, 즉 합계 6비트가, 예를들면 상위 어드레스에 공급되어도 좋다. 14비트 어드레스 및 8비트 데이타의 구성에서, 계수 가산 회로(23a)에 구비된 메모리가 필요로 하는 용량은 16Kbit×8= 128Kbit이다. 동시에, 계수 가산 회로(23a)의 메모리 용량과 LUT의 메모리 용량의 합계는 2Mbit+128Kbit×4=2.5Mbit로 된다. 3원색에 대한 메모리 용량 합계는 2.5Mb it×3=7.5Mbit로 된다. 전체 시스템의 관점에서, 상기 96Mbit와 비교해서 메모리 용량을 상당히 저감할 수 있다.
제8도에서 알 수 있는 바와 같이, 계수 가산 회로(23)에 필요한 계수는 10종류의 계수, 즉 0, 1/16, 1/8, 3/16, 1/4, 3/8, 1/2, 9/16, 3/4 및 1뿐이다. 따라서, 계수 선택 신호를 고려하는 것에 의해, 계수 가산회로(23)이 메모리를 사용하여 형성되는 경우에 블럭 위치를 나타내는 어드레스 i의 하위 3비트와 어드레스 j의 하위 3비트의 합계인 6비트에 대응하는 64종류의 계수 선택 신호 대신 10종류만이 필요하다. 따라서, 계수 가산 회로의 메모리 용량은 256×10×8=20Kbit로 된다. 즉, 계수 가산 회로의 메모리 용량을 상기 128Kbit의 1/6로 저감할 수 있다.
이하, 메모리 용량을 저감하는 상기 기술에 따라, 제6도외 실시예의 어드레스 회로(22)의 구체적 회로구성 및 동작과 계수 가산회로(23a), (23b), (23c) 및 (23d)의 동작을 설명한다.
제9도는 어드레스 회로(22)의 구성예를 도시한 블럭도이다. 수평 구동 펄스 및 수직 구동 펄스는 입력단자(31h) 및 (31v)에 공급된다. 수평 블럭 펄스(42h) 및 수직 블럭 펄스(42v)는 분주기(41h) 및 (41v)에 의해 얻어진다. 4분주기(43h) 및 2분주기 (44h)에서 수평 블럭 펄스(42h)를 분주하는 것에 의해, 수평 블럭위치 j의 3비트 하위 신호(45h)를 얻고 디코더(46a), (46b), (46c) 및 (46d)의 하위 어드레스에 공급한다. 마찬가지로, 4분주기(43v) 및 2분주기(44v)에서 수직 블럭 펄스(42v)를 분주하는 것에 의해 수직 블럭 위치 i의 3비트 하위 신호(45v)가 얻어진다. 3비트 하위 신호(45 v)는 디코더(46a), (46b), (46c) 및 (46d)의 상위 어드레스에 공급된다. 수평 및 수직 블럭 위치 i 및 j 각각의 3비트 하위 신호(45h) 및 (45v)에 따라, 디코더(46a), (46b), (46c) 및 (46d)가 4비트 계수 선택 신호(26a), (26b), (26c) 및 (26d)를 구동하고, 이것은 계수 가산 회로(23a), (23b), (23c) 및 (23d)에 각각 공급된다.
2분주기(44h)의 출력 신호는 16분주기(48h)에 의해 다시 1/16로 분주된다. 수평 블럭 위치 i의 4비트 상위 신호(49h)는 LUT(21a) 및 (21c) 각각의 LUT 제어 신호(25a) 및 (25c)의 하위 제어 신호로서 사용된다. 지연 회로(50h)에서 수평 블럭 위치 j의 4비트 상위 신호(49h)를 지연하여 얻은 신호(51h)는 LUT(21b) 및 (21d) 각각의 LUT 제어 신호(25b) 및 (25d)의 하위 제어 신호로서 사용된다. 각 LUT가 8수평 블럭마다 보정 데이타를 갖고 LUT(21b) 및 (21d)에 저장된 보정 데이타의 대응 블럭이 LUT(21a) 및 (21c)에 비해 4수평 블럭 어긋나 있기 때문에 지연 회로가 사용된다. 마찬가지로, 2분주기(44v)의 출력 신호는 16분주기(48v)에 의해 다시 1/16로 분주된다. 수직 블럭 위치 i의 4비트 상위 신호(49v)는 LUT(21a) 및 (21b) 각각의 LUT 제어 신호(25a) 및 (25b)의 상위 제어 신호로서 사용된다. 지연 회로(50v)에서 수평블럭 위치 i의 4비트 상위 신호(49v)를 지연하여 얻은 신호(51v)는 LUT(21c) 및 (21d) 각각의 LUT 제어신호(25c) 및 (25d)의 하위 제어 신호로서 사용된다.
표 1은 상기 10종류의 계수와 계수 가산 회로의 계수 선택 신호 입력의 관계를 나타낸다.
[표 1]
10종류의 계수를 선택하기 위해, 4비트 계수 선택 신호가 사용된다. 이것은 제9도에 도시한 계수 선택신호(26a), (26b), (26c) 및 (26d)에 대응한다. 이 방식으로 결정하는 것에 의해, 계수 가산 회로의 회로 규모를 상술한 바와 같은 20Kbit로 결정할 수 있다. 제8도에 도시한 계수 가산 회로(23a)의 출력 데이터에 따라, 표 1의 계수 선택 신호를 사용하여 수직 및 수평 블럭 위치 i 및 j와 계수 선택 신호 사이의 관계를 표 2에 나타낸다. 이것은 디코더(46a)의 입출력표로 된다.
[표 2]
마찬가지로, 디코더(46b), (46c) 및 (46d)의 입출력표도 표 3, 4 및 5와 같이 얻어진다.
[표 3]
[표 4]
[표 5]
이들 디코더는 메모리를 사용하는 LUT로서 마련될 수 있다. 이때의 메모리 용량에 대해서, 어드레스는 수직 블럭 위치 i의 하위 3비트 및 수평 블럭 위치 j의 하위 3비트이다. 즉, 각 어드레스 합계 6비트이다. 각 출력 데이타는 4비트이다. 따라서, 메모리 용량은 64×4=256비트로 된다.
상술한 결과를 다음과 같이 제어할 수 있다. 상술한 128×128블럭을 사용하는 경우, 하나의 색에 필요한 메모리 용량은 LUT에 대해 0.5Mbit×4=2Mbit, 계수 가산 회로에 대해 20Kbit×4=80Kbit, 어드레스 가산 회로에 대해 256×4=1Kbit로 된다. 즉, 하나의 색에 필요한 메모리 용량의 합계는 2.1Mbit이다. 3원색을 고려하여도, 2.1Mbit×3=6.3Mbit로 디코더를 형성할 수 있다. 이 방법으로, 상기 96Mbit에 비해 메모리 용량을 거의 1/16로 저감할 수 있다. LUT 데이타를 리라이트하기 위해 컴퓨터 제어 장치(7)이 필요로 하는 시간을 단축할 수 있고 조정 작업의 시간도 단축할 수 있다.
본 발명의 다른 실시예의 휘도 셰이딩 보정의 순서를 제10도에 도시한다. 제10도는 보간을 사용하는 휘도셰이딩 보정의 조정 순서를 도시한 것이다. 휘도 셰이딩 보정의 조정을 단시간에 고정밀도로 실행할 수 있다.
제1의 실시예에서는 휘도 셰이딩 보정이 휘도마다 실행되었다. 예를들면, 영상 신호가 8비트를 갖고 가능한 계조의 수가 256인 것으로 한다. 즉, 조정 작업을 256배마다 실행하여야 하므로, 실용상 문제로 된다.
조정 작업의 시간을 저감하기 위해서는 조정되지 않온 휘도의 보정 데이타를 보간을 사용하여 조정된 보정데이타에서 얻는다.
제2도에 도시한 바와 같이 4개의 코어를 갖고 제3도에 도시한 바와 같은 구성을 갖는 멀티스크린 디스플레이를 예로 해서 휘도 셰이딩 보정의 순서를 설명한다.
제10도의 흐름도에 따르면, 100% 휘도의 디스플레이가 먼저 실행된다. 제1의 실시예와 마찬가지로, 코어(6a), (6b), (6c) 및 (6d) 각각의 휘도 셰이딩 보정과 코어(6a), (6b), (6c) 및 (6d) 사이의 휘도 셰이딩 보정을 실행한다. 그후, 0% 휘도의 디스플레이를 실행한다. 100% 휘도의 경우와 마찬가지로, 휘도 셰이딩보정을 실행한다. 100% 휘도 및 0% 휘도의 보정 데이타에서, 식(2)로 나타낸 바와 같은 곡선식 또는 직선식을 사용하는 계산에 의해 100% 휘도와 0% 휘도 사이의 보정 데이타를 얻는다.
[수학식 2]
y=axb(2)
상술한 계산의 결과는 100% 휘도와 0% 휘도사이의 휘도 셰이딩 보정 데이타로서 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 라이트된다. 100% 휘도에서 0% 휘도까지의 범위에 있는 전압대 휘도 특성이 코어(6a), (6b), (6c) 및 (6d) 각각의 스크린 또는 코어(6a), (6b), (6c) 및 (6d) 사이에서 동일하다고 하면, 적당한 휘도가 표시되어도 상술한 보간에 의해 얻은 보정 데이타에 의해 스크린 휘도의 균일성이 유지되어야 한다.
따라서, 예를 들면 50% 휘도의 중간 톤 표시가 실행되어 스크린 휘도의 균일성이 확인된다. 이때 스크린 휘도가 균일하지 않다면, 50% 휘도의 휘도 세이딩 보정이 100% 휘도 및 0% 취도와 동일한 과정에 따라 스크린 휘도가 균일하게 되도록 실행된다. 100% 휘도, 0% 휘도 및 50% 휘도에서의 휘도 셰이딩 보정 데이타에 따라, 100% 휘도 내지 50% 휘도와 50% 휘도 내지 0% 휘도의 휘도 셰이딩 보정 데이타가 보간에 의해 다시 얻어진다. 데이타 컨버터(4a), (4b), (4c) 및 (4d)의 데이타는 리라이트된다. 그것에 의해, 보간의 정밀도를 상승시킬 수 있다.
스크린을 보면서 휘도 셰이딩 보정이 실제로 실행되는 25% 휘도 및 75% 휘도등의 포인트수를 계속 증가시키는 것에 의해, 보간 정밀도를 더욱 증가시킬 수 있다. 휘도 셰이딩 보정이 거의 중간 톤 디스플레이에서 현저하지 않게 된다. 100% 휘도, 75% 회도, 50% 휘도, 25% 휘도 및 0% 휘도 등의 5개의 포인트에서만 휘도 셰이딩 보정 작업을 실생하고, 다른 휘도의 휘도 세이딩 보정 데이타를 보간에 의해 얻는다고 하면, 사용자의 조정 작업 시간을 256에서 5로 현저하게 저감할 수 있으므로, 조정 시간이 현저하게 저감된다.
제11도는 제10도에 따라 설명한 휘도 셰이딩 보정 순서의 화상을 도시한 것이다. X축 및 Y축은 수평 및 수직 스크린 위치를 각각 나타내고, Z축은 휘도를 나타낸다. 제11도는 제1도와 동일한 구성을 갖는다. 이것은 스크린이 X축 및 Y축 방향으로 2등분되고 스크린이 4개의 코어로 형성되는 것을 의미한다. Z축 방향의 스크린(60)∼(67)은 스크린상의 휘도 레벨을 각각 나타낸다. 예를 들면, 0% 휘도의 스크린을 (60)으로, 100% 휘도의 스크린을 (67)로 나타낸다.
먼저, 100% 휘도의 스크린(60)의 휘도 셰이딩 보정 작업을 실행한다. 그후, 0% 휘도의 스크린(67)에서 휘도 셰이딩 보정 작업을 실행한다. 이것에 의해, 동일한 공간 위치에 100% 휘도 및 0% 휘도 각각의 보정 데이타(70) 및 (72)가 고정되었다. 이들 보정 데이타(70) 및 (72)에 따라, 이 공간 위치의 100%∼0% 휘도의 보정 데이타를 보간에 의해 얻는다. 그후, 예를 들면 50% 휘도의 스크린(64)의 디스플레이를 실행한다.
보정 데이타(71)은 이미 얻었다. 그러나, 이때에 휘도 셰이딩이 있다면, 50% 휘도의 스크린(64)에서 휘도 셰이딩 보정 작업을 실제로 실행하고 휘도 셰이딩 보정 데이타를 리라이트 한다. 그후, 다른 휘도의 보정 데이타를 보간에 의해 다시 얻는다. 물론 다른 공간 위치의 보정 데이타에 대해서도 마찬가지이다.
본 발명의 또 다른 실시예를 제12도에 도시한다.
예를 들면, 보간 계산에 의해 데이타 컨버터((4a), (4b), (4c) 및 (4d)에 라이트되는 데이타률 얻기 위해, 데이타 컨버터(4a), (4b), (4c) 및 (4d)에 각각 관계되도록 전용의 제2의 컴퓨터 제어 장치(107a), (107b), (107c) 및 (107d)를 본 실시예에 마련한다. 따라서, 컴퓨터 제어 장치(7)은 예를 들면 컴퓨터 제어 장치 (107a), (107b), (107c) 및 (107d)에 연산 명령을 주기만 하면 된다. 컴퓨터 제어 장치(7)은 데이타 컨버터 (4a), (4b), (4c) 및 (4d)의 데이타 연산등의 처리를 실행하지 않으므로, 처리 속도가 그만큼 증가되어 조정시간을 단축할 수 있다. 또한, 조정자의 부담도 경감할 수 있다.
또한, 컴퓨터 제어 장치(7)과 컴퓨터 제어 장치(107a), (107b), (107c) 및 (107d)사이의 정보 전달량이 저감된다. 따라서, RS-232등이 시리얼 인터페이스를 사용하여도, 신속한 조정 작업을 실행할 수 있다. 다른 동작은 제1의 실시예와 마찬가지이므로, 그의 설명은 생략한다.
본 발명의 또 다른 실시예를 제13도에 도시한다. 본 실시예에서는 사람의 눈에 의존하는 조정 작업의 일부가 텔레비젼 카메라(80) 등의 수광 장치로 대체되어 조정 작업이 자동화된다.
제13도에서, 멀티스크린 디스플레이는 텔레비젼 카메라(80)에 의해 촬상된다. 텔레비젼 카메라(80)의 출력 정보는 영상신호 확대기(82)를 조정하기 위해 제3의 컴퓨터 제어 장치(81)에서 연산 처리되므로, 휘도 셰이딩이 저감된다. 영상신호 확대기(8 2)를 예를 들면, 제3도에 도시한 바와 같은 회로를 사용하여 마련할 수 있다. 컴퓨터 제어 장치(81)에서의 연산 처리의 순서를 예를 들면 제10도에 도시한 바와 같은 작업 순서와 동일하게 할 수 있다. 이 순서에 따른 소프트웨어도 컴퓨터 제어 장치(81)에 활용할 수 있다. 또한, 제13도에 도시한 바와 같은 텔레비젼 카메라 대신, 스크린의 소정의 위치에 소형 수광 장치를 배치해도 좋다.
이 방법을 사용하는 것에 의해, 조정자 없이 휘도 셰이딩 보정을 자동적으로 실행할 수 있다.
본 발명의 또 다른 실시예를 제14도에 도시한다. 본 실시예의 특징은 데이타 컨버터(4) 및 컴퓨터 제어장치(107)이 코어(1a), (1b), (1c) 및 (1d)마다 마련되어 있는 것이다.
제14도에 구성에서, (1a), (1b), (1c) 및 (1d)는 코어, (83)은 영상 확대 분배 장치, (7)은 제1의 컴퓨터제어 장치, (10)은 영상 신호 입력 단자이다. 영상 확대 분배장치(83)은 단자(10)에 인가된 영상 신호를 코어(1a), (1b), (1c) 및 (1d)에 분배하는 장치이다. 영상 확대 분배 장치(83)은 예를 들면 제3도에 도시한 바와 같은 구성을 가질 수 있다. 그러나, 데이타 컨버터(4a)∼(4b)가 코어에 내장되므로 영상 확대 분배장치(83)에 구비된 필요가 없어, 프레임 메모리(3)의 출력을 D/A컨버터(5a)∼(5b)에 직접 입력할 수 있다.
코어(1a), (1b), (1c) 및 (1d)의 각각은 영상 신호 입력 단자(84), A/D컨버터( 60a), 데이타 컨버터(4a), D/A컨버터(61a), 비디온 회로(62a), CRT(음극선관) 구동 회로(63a), CRT(64a) 및 코어 전용의 제2의 컴퓨터 제어 장치(107a)를 내장한다. 비디오 회로(62a)는 영상 신호의 콘트라스트, 휘도 등을 조정하는 회로이다. CRT 구동 회로(63a)는 CRT(64a)를 구동하는 데 필요한 전압 레벨을 비디오 회로(62a)의 출력신호에 마련하는 증폭기이다. 현재 텔레비젼 세트에 상용으로 사용될 수 있는 회로를 하고(63a) 및 CRT(64a)로서 사용할 수 있다. 제1의 컴퓨터 제어 장치(7) 및 제2의 컴퓨터 제어 장치(107a)는 RS-232C등의 시리얼 인터페이스에 의해 단자(85)에 접속된다.
데이타 컨버터(4a), 제1의 컴퓨터 제어 장치(7) 및 제2의 컴퓨터 제어 장치(10 7a)를 제1의 실시예와 동일하게 해도 된다. 그들의 상세한 동작은 이미 설명하였다.
이하, 제14도의 동작을 간단히 설명한다. 영상 확대 분배 장치(83)은 단자(10)에서 입력된 영상 신호를 코어(1a), (1b), (1c) 및 (1d)에 분배한다. 코어(1a)에 전달된 영상 신호는 A/D컨버터 (60a)에 의해 디지탈신호로 변환된다. 이 디지탈 신호는 데이타 컨버터(4a)에 입력된다. 데이타 컨버터(4a)에서, 코어(1a)의 휘도 셰이딩이 보정되도록 데이타가 변환된다. 변환된 데이타는 D/A컨버터(61a)에 의해 아날로그 신호로 변환된다. 휘도 셰이딩이 보정된 영상 신호는 비디오 회로(62a) 및 CRT 구동 회로(63 a)를 거쳐 CRT(64a)에 의해 디스플레이 된다. 제1의 컴퓨터 제어 장치(7)에 의해 실행된 코어 사이 및 각 코어에서의 휘도 셰이딩 보정의 순서는 제1의 실시예에 따라 설명하였다.
본 실시예에서는 데이타 컨버터(4a)가 코어(1a)에 내장된다. 따라서, 영상 확대 분배 회로(83)은 데이타컨버터를 내장할 필요가 없어 영상 확대 분배 회로의 구성을 간단하게 할 수 있다. 본 실시예에서는 제1의 컴퓨터 제어 장치(7)의 영상 확대 분배 장치(83)과 분리되어 있지만, 제1의 컴퓨터 제어 장치(7)을 영상확대 분배 장치(83)에 내장하여 장치의 구성을 단순히하여도 좋다.
본 발명의 또 다른 실시예를 제15도에 도시한다. 본 실시예의 특징은 데이타 발생기(67a)의 휘도 제어단자 또는 콘트라스트를 변조하는 것에 의해 휘도 셰이딩 보정이 이루어지는 것이다. 제15도에서는 코어(1)a)의 구성만을 도시하였지만, 영상 확대 분배 장치에 대한 배선을 구비하는 전체 구성을 제14도와 동일하게 해도 좋다. 또한, 제1의 컴퓨터 제어 장치(7)을 사용하는 조정 순서를 제14도와 동일하게 해도 좋다.
제15도의 코어(1a)는 어드레스 회로(66a), 데이타 발생기(67a), D/A컨버터(6 8a), 동기 분리 회로(65a), 비디오 회로(62a)의 콘트라스트 또는 휘도 제어 단자(86a )를 구비한다.
동기 분리 회로(65a)는 단자(84a)에서 입력된 영상 신호에서 수평 및 수직 동기 신호를 추출하고 어드레스 회로(66a)에 수평 및 수직 동기 신호를 전달한다. 입력된 수평 및 수직 동기 신호에 따라, 어드레스 회로(66a)는 예를 들면 스크린을 128×128블럭으로 분할하여 얻은 위치 데이타를 발생한다. 블럭 위치 데이타에 따라, 데이타 발생기(67a)는 128×128블럭으로 분할된 스크린의 블럭마다 휘도 셰이딩 보정 데이터를 출력한다. 데이타 발생기(67a)에서 출력된 휘도 셰이딩 보정 데이타는 D/A권버터( 68a)에 의해 아날로그 신호로 변환되어 비디오 회로(62a)의 콘트라스트 또는 휘도가 변조된다. 물론, 이 변조는 단자(84a)에 인가된 영상 신호에 데이타 발생기(67a)의 데이타의 아날로그 신호, 즉 휘도 셰이딩 보정 데이타를 곱하는 것이다. 예를 들면, 제1의 실시예에 따라 설명한 디지탈 신호 곱셈에 비해 현저한 회로 단순화를 달성할 수 있다. 물론, 휘도 셰이딩 보정 데이타가 데이타 발생기(67a)에 존재하므로, 임의의 데이타 배열이 가능하고 종래의 파라볼릭 신호 보정에서는 얻지 못하는 고정 밀도가 가능하게 된다.
본 발명의 또 다른 실시예를 제16도에 도시한다. 본 실시예의 특징은 로우 패스 필터(L.P.F)(87a)를 코어(1a)의 D/A컨버터(68a)의 출력측에 접속하고 수평 방향의 보정용 블럭의 분할수를 저감한 것이다. 나머지 구성 및 동작은 제14도 및 제15도와 마찬가지이다.
상술한 바와 같이, 블럭 사이의 휘도 보정 단계는, 예를 들면 블럭 사이에서 휘도차가 발생하지 않도록 거의 하나의 계조로 규정된다. 따라서, 128분할 블럭만큼의 블럭이 수평 및 수직 방향에서 필요하다. 따라서, L.P.F(87a)가 D/A컨버터(68a)의 출력측에 접속되어 제17도에 도시한 바와 같이 수평 블록사이에서 휘도차가 완만하게 된다. 이것에 의해, 수평 방향의 블럭 분할수를 저감할 수 있고 데이타 발생기(67a)의 메모리 용량을 저감할 수 있다.
이상은 CRT 투사형의 텔레비젼 세트를 예로해서 설명하였다. 그러나, CRT 직시형의 텔레비젼 세트 및 액정 표시 소자를 사용하는 프로젝션 텔레비젼도 동일한 효가를 갖는 것은 물론이다. 액정 표시 소자를 사용하는 프로젝션 텔레비젼의 경우, LUT에 라이트 된 데이타가 액정 표시 소자의 전압 휘도 특성을 갖는 것은 물론이다.
상술한 바와 같이, 본 발명에 의해, 휘도 셰이딩뿐만 아니라 컬러 셰이딩이 저감된 균일한 멀티스크린 디스플레이 화상을 얻을 수 있다.
제18도는 본 발명에 따른 디스플레이를 균일하게 할 수 있고 ABL 제어 특성의 편차를 보상할 수 있는 제1의 실시예를 도시한 것이다. 이하, 제1도에 도시한 바와같은 4개의 코어를 멀티스크린 디스플레이로서 사용하는 경우를 예로 해서 설명한다.
제18도의 실시예는 코어(101a)∼(101d), 콘트라스트 또는 휘도 제어 회로(11 1), CRT(음극선관) 구동 회로(112), CRT(113), ABL(자동 휘도 제한)회로 (114), 고압 발생 회로(115), 기준 전압 인가 단자(116), 빔 전류 검출 저항(117), +B(전원 전압)인가 단자(118), 스위치(150)을 구비한다. 콘트라스트 또는 휘도제어 회로(111 )은 제어 전압이 높을 때 영상 신호의 콘트라스트를 신장(또는 휘도를 증가)시킨다. 제어 전압이 낮을 때, 콘트라스트 또는 휘도 제어 회로(111)은 영상 신호의 콘트라스트를 억제(또는 휘도를 낮추)도록 가능한다. 또한, 빔 전류 검출 저항(117)을 거쳐 고압 발생 치로(115)에서 공급되는 빔 전류를 ABL회로(114)는 검출하여 콘트라스트 또는 휘도 제어 회로(111)에 공급되는 제어 전압을 발생한다. (103a)∼(103d)는 콘트라스트 또는 휘도 제어 회로(111)에 입력된 영상 신호의 오버스캔 기간에 기준 전압을 삽입하는 기준 전압 삽입 회로이다. (102)는 각 코어의 영상 신호에 삽입된 기준 전압을 비교하고 비교 결과를 출력하는 비교 회로이다. (106)은 각 코어의 ABL 제어 정보를 비교하고, 최대 빔 전류값을 나타내는 코어를 선택하고, 최대 빔 전류값을 나타내는 ABL 제어 정보를 출력하며, 각 코어의 스위치(150)을 제어하는 ABL용 비교 회로이다.
제19도는 ABL회로(114)의 동작 특성의 1예이다. 종축은 빔 전류를 횡축은 제어 전압을 나타낸다.
이하, 본 실시예의 동작을 설명한다. 여기서, 영상 신호 입력 단자(104a)∼(10 4d)에서 입력된 영상 신호에 의해 각 코어의 CRT(113)의 스크린에 소정의 영상이 표시되는 것으로 한다. 예를 들연, 코어(101a)에서, 빔 전류(1b)는 CRT(113)상의 스크린 휘도에 따라 고압 발생 회로(115)로 부터 흐른다. 단자(118)에 인가된 전압이 +B이고, 빔 전류 검출 저항(117)이 저항값 R을 갖는 다고 하면, ABL회로(114)의 입력예는 전압 +B-R×Ib(=Vz)가 발생된다. 디스플레이 스크린이 밝아짐에 따라 빔 전류 Ib는 커지고 Vz는 반대로 적어진다. 스크린의 평균 휘도, 즉 빔 전류 Ib가 소정의 레벨(제 19도에서는 Ia) 이하인 경우, ABL회로(114)는 ABL용 비교 회로(106)에 일정한 전압(제19도에서는 Vcc)를 전달한다. 빔 전류가 적어도 소정의 레벨(제19도에서는 Ia)로 될 때, ABL회로(114)는 ABL용 비교 회로(106)에 동시에 Vz를 전달한다. 즉, ABL회로(114)는 빔 전류 Ib가 적어도 소정의 레벨로 될 때 평균 휘도를 낮추도록 제어 전압을 낮추는 기능을 한다. 다른 로어의 ABL회로(114)도 마찬가지로 기능한다. ABL용 비교회로(106)은 모든 코어에서 출력된 제어 전압중 최하위 값, 즉 최대빔 전류값을 나타내는 코어의 ABL 제어 정보를 선택하고 상기 ABL 제어 정보(제어 전압의 최하위값)을 모든 코어에 공급한다.
여기서, 스위치(150)은 코어마다 접점(150a)에 위치하는 것으로 한다. 최고 평균 휘도를 갖고 ABL제어정보를 출력하는 코어에서는 그 자신의 ABL 제어 정보에 의해 폐루프 제어가 실행된다. 그러나, 다른 코어 각각에서는 그 자신의 AHL 제어 정보가 피드 백하지 않으므로, 개루프 제어가 실행된다. 따라서, 각 개루프 이득의 편차, 즉 콘트라스트 또는 휘도 제어 회로(111)과 ABL회로(114)의 이득 편차 때문에 휘도의 편차가 발생한다.
본 발명이 특징에 따라 이득의 편차를 홉수하는 회로의 동작, 즉 기준 전압 삽입 회로(103a)∼(103d) 및 비교 회로(102)의 동작를 설명한다.
제20도는 기준 전압 삽입 회로(103a)∼(103d)의 하나의 시스템에 대한 블럭도의 1예이다. (116)은 기준전압(B/W)의 입력 단자, (131)은 버퍼, (133)은 콘트라스트 또는 휘도 제어 회로(111)의 입력을 전환하는 스위치, (132)는 상기 스위치를 제어하는 스위칭 펄스(SP)의 입력 단자이다. 기준 전압(B/W)는 각 코어의 기준 전압 삽입 회로(103a)∼(103d)에 의해 입력 단자(116)에 공통으로 공급된다.
제21도는 제20도 회로의 기준 전압 삽입 원리를 도시하는 동작 파형도이다. 제21도에서, T는 오버스캔 기간이다. 멀티스크린 디스플레이 장치에서, 오버스캔 기간은 코어의 화상사이의 완만한 접속을 위해, 예를들면 주사 기간의 약 8%로서 규정된다. 기준 전압(B/W)는, 예를 들면 화이트 레벨(W)과 블랙 레벨(B)이 영상 신호의 1H 기간에 교대로 있는 신호이다. 스위칭 펄스(SP)는 수평 동기 펄스의 하강에지에서 동기되고 펄스폭 T를 갖는 제어 펄스이다. 기준 전압(B/W)가 주사 기간의 앞부분의 오버스캔 기간에서 버퍼(131)에 입력되고 영상 신호가 나머지 기간에서 영상 신호 입력 단자(104 )에서 입력되도록 상기 스위칭펄스(SP)는 콘트라스트 또는 휘도 제어 회로(111)의 입력 신호를 제어한다. 따라서, 영상 신호의 앞부분의 오버스캔 기간에서, 화이트 레벨(W )의 기준 전압 및 블랙 레벨(B)의 기준 전압이 1H의 기간에 교대로 삽입된다.
비교 회로(102)의 블럭도 및 동작 파형도의 예를 제22도 및 제23도에 각각 도시한다. 본 실시예에서는, 예를 들면 코어(101d)의 스크린의 평균 휘도가 가장 높고 ABL용 비교 회로(106)이 상기 코어(101d)의 ABL 제어 정보를 선택하고 상기 ABL 제어 정보를 각 코어에 출력하는 것으로 한다. 또한, 최고의 평균휘도를 갖는 코어(10 1d)의 영상 신호에 삽입된 기준 전압 신호를 기준 신호로 하고, 상기 기준 신호를 다른 코어의 영상 신호에 삽입된 기준 전압 신호(비교 신호)와 비교하는 것으로 한다. 각 코어내의 스위치(150)은 ABL용 비교 회로(106)에 의해 전환된다. 최고의 평균 휘도를 갖는 코어(101)에서, 스위치(150)은 그 자신의 ABL제어가 피드 백되도록 전환된다. 다른 코어(101a)∼(101c) 각각에서, 상기 비교 회로(102)에서 공급된 제어 전압이 피드 백되도록 스위치(150)은 (150b)로 전환된다. 제22도에서, (123a)∼(123d)는 콘트라스트 또는 휘도 제어후의 영상 신호의 입력단자, (151), (152a)∼(152d) 및 (153a)∼(153d)는 스위치, (121)은 비교기, (122a)∼(122d)는 로우 패스 필터(21 1)은 비교 신호의 입력 단자, (212)는 기준 신호의 입력 단자, (124a)∼(124d)는 제어 전압의 출력 단자이다. 제123도에 도시한 SW151의 펄스의 상승 에지에 따라, 스위치(151)은 1H의 기간에서 다른 코어의 영상 신호의 입력 단자(123)에 접속된다. 각 코어의 영상 신호의 기준 전압 신호는 1H의 기간에 비교 신호로서 비교기(121)에 입력된다. 또한, 최고의 평균 휘도를 갖는 코어(101d)의 영상 신호는 스위치(152a)∼ (152d)에 의해 기준 신호로서 선택된다.
상기 기준 신호는 비교기(121)에 입력된다. 스위치 (152a)∼(152d)를 제어하기 위해, 코어(101a)∼(101d)의 스위치(150)의 제어 신호를 사용하면 좋다. 비교기( 121)은 삽입된 화이트 레벨(W) 및 블랙 레벨(B)의 기준 전압 신호를 비교하고, 비교 신호((101a), (101b) 및 101c))의 화이트 레벨(W) 및 블랙 레벨(b)의 기준 전압 신호가 기준 신호(101d)의 기준 전압 신호보다 높은가 낮은가를 나타내는 전압 정보를 출력한다. 비교기(121)은 전압 비교기가 바람직하다.
제23도에 도시한 바와 같은 SW 153a∼SW 153d의 펄스에 따라, 영상 신호의 오버스캔 기간에 삽입된 화이트 레벨(W) 및 블랙 레벨(B)의 기준 전압만의 비교 결과는 스위치(153a)∼(153d)에 의해 각 코어에 대응하는 로우 패스 필터(122a)∼(122 d)에 각각 입력된다. 예를 들면, 코어(101a)에 대응하는 로우 패스필터(122a)로는 스위치(153a)에 의해 8H 주기의 기간에 비교 결파가 입력된다. 그러나, 기준 신호(101d )의 영상 신호도 비교 신호로서 비교기(121)에 입력되고, 그 비교의 결과는 로우 패스 필터(122d)로 전달된다. 코어(101a)의 스위치(150)은 (150a)에 접속되므로, 로우 패스 필터(122d)의 출력은 코어(101d)의 콘트라스트 또는 휘도 제어 회로(111)에 전달되지 않는다. 즉, 스위치(150)은 그자신의 ABL 정보가 최고의 평균 휘도를 갖는 콘트라스트 또는 휘도 제어 회로(111)로 피드백되도록(150a)에 접속된다. 스위치(150)은 비교 회로(102)에서 공급된 제어 전원이 다른 코어 각각의 콘트라스트 또는 휘도 제어 회로(111)로 피드백되도록(150b)에 접속된다. 그 결과, 잘못된 제어 변수가 콘트라스트 또는 휘도 제어 회로(111)로 전달되는 것이 방지된다.
그후, 로우 패스 필터(122a)∼(122d)에 의해 인출된 제어 전압은 콘트라스트 또는 휘도 제어 회로(111)에 입력된다. 그것에 의해, 그들 각각의 기준 전압이 코어( 101d)의 기준 전압과 등가로 되도록 코어(101a)∼(101c)는 피드백 제어된다. 따라서, ABL 회로의 이득 편차를 흡수할 수 있어, 그것에 의한 휘도 레벨의 편차를 억제할 수 있다.
코어(101d)의 평균 휘도가 가장 높게 되는 예를 설명하였다.
다른 코어의 평균 휘도가 높게 되는 경우에도 마찬가지이다. 따라서, 그러한 예를 설명한다.
또한, 수평 주기의 오버스캔, 기간에 기준 신호가 삽입되는 경우를 예로 해서 본 실시예를 설명하였다. 그러나, 수직 주기의 오버스캔 기간에 기준 신호를 삽입해도 좋다. 이 경우에는 스위치(11) 및 (153a)∼(153d)에 대한 제어 펄스 및 스위칭 펄스(SP )가 수직 주기와 동기하도록 발생되는 것은 물론이다.
본 발명의 또 다른 실시예를 제24도에 도시한다. 이것의 특징은 기준 전압이 오버스캔 기간이 아니라 블랭킹 기간에 삽입되는 것이다. 기준 전압(B/W)는 화이트 레벨(W) 및 블랙 레벨(B)가 영상 신호의 1H 기간에 교대로 있는 신호이다. 스위칭 펄스(SP)는 제18도의 콘트라스트 또는 휘도 제어 회로(111)의 입력신호를 제어한다. 제20도에 도시한 기준 전압 삽입 회로는 상기 스위치 펄스(SP)가 온일때 버퍼(131)로 부터 기준 전압(B/W)가 입력되고, 나머지 기간에는 영상 신호 입력 단자(104)로 부터 영상 신호가 입력되도록 기능한다. 따라서, 영상 신호의 블랭킹 기간에서, 블랙 레벨(b)의 기준 전압 및 화이트 레벨(W)의 기준 전압은 1H의 기간에 교대로 삽입된다.
제25도는 상기 기준 전압이 블랭킹 기간에 삽입되는 경우의 제22도의 비교 회로(102)의 동작 파형도의 1예이다. 제22도에서, 스위치(151)은 제25도에 도시한 SW 151의 펄스의 상승 에지에 따라 2H의 기간에서 다른 코어의 영상 신호의 입력 단자(123)에 접속된다. 따라서, 각 영상 신호의 블랙 레벨(8) 및 화이트 레벨(W)의 기준 전압 신호는 비교 신호로서 비교기(121)에 입력된다. 또한, 최고의 평균 휘도를 갖는 코어의 영상 신호는 스위치(152)에 의해 기준 신호에선 선택되어 비교기(121)로 입력된다. 비교기(121)에서의 ABL 제어의 편차보정 동작 및 이어지는 단계는 상술한 바와 같이 실행되므로 설명을 생략한다. 콘트라스트 또는 휘도 제어 회로(111)에서 출력된 영상 신호의 블랭킹 기간에서, 화이트 레벨(W)의 기준 전압의 삽입이 유지된다. 그러나, 통상 블랭킹 회로는 CRT 구동 회로(112)를 구비하므로, 스크린에는 경사진 백색 선(귀선)이 나타나지 않는다. 본 실시예는 기준 전압이 블랭킹 기간에 삽입되므로, 마진을 갖고 기준 전압을 삽입하여 비교할 수 있다는 특징이 있다. 이것은 오버스캔 기간에 매우 짧아 기준 전압의 삽입 및 비교가 어려울 때 효과적이다.
제1의 실시예와 마찬가지로, 본 실시예에서는 기준 신호의 삽입 위치가 수평 주기의 블랭킹 기간에 한정되지 않는 것은 물론이지만 기준 신호를 수직 주기의 블랭킹 기간에 삽입해도 좋다.
비교 회로(102)의 실시예의 블럭도를 제26도에 도시한다. 또한, 이 비교 회로( 102)의 동작 파형도의 1예를 제27도 및 제28도에 도시한다. 제27도는 기준 전압이 오버스캔 기간에 삽입되는 경우를 도시한 것이고, 제28도는 기준 전압이 블랭킹 기간에 삽입되는 경우를 도시한 것이다. 본 실시예에서는 예를 들면, 코어(101d)의 스크린의 평균 휘도가 최고이고 ABL용 비교회로(106)이 상기 코어(101d)의 ABL 제어 정보를 선택하여 각 코어에 상기 ABL 제어 정보를 출력하는 것으로 한다. 또한 최고의 평균 휘도를 갖는 코어(101d)의 영상 신호에 삽입된 기준 전압 신호가 기준 신호로서 규정되고 상기 기준 신호가 다른 코어의 영상 신호에 삽입된 기준 전압 신호(비교 신호)와 비교되는 것으로 한다.
제26도에서, (123a)∼(123d)는 영상 신호의 입력 단자, (152a)∼(152d) 및 (153a)∼(153d)는 스위치, (121a)∼(121d)는 비교기, (122a)-(122d)는 로우 패스 필터, (211a)∼(211d)는 비교 신호의 입력 단자, (212a)∼(212d)는 기준 신호의 입력 단자, (124a)∼(124d)는 제어 전압의 출력 단자이다. 코어(101a)∼(101d)에서 공급되고, 콘트라스트 또는 휘도 제어되었으며, 기준 전압(B/W)가 삽입된 영상 신호는 입력단자(123a)∼(123d)에 각각 입력되고, 각 코어에 대응하는 비교기(121a)∼(121d )로 전달된다. 최고의 평균휘도를 갖는 코어(101d)의 영상 신호는 스위치(152a)∼( 152d)에 의해 기준 신호로서 선택된다. 상기 기준신호는 비교기(121a)∼(121d)에 공통으로 입력된다. 각 비교기(121a)∼(121d)는 화이트 레벨(W) 및 블랙레벨(B)가 삽입된 기준 전압 신호와 비교 신호((101a), (101b) 및 (101c))의 화이트 레벨(W) 및 블랙 레벨(B)의 기준 전압 신호가 기준 신호(101d)의 기준 전압 신호보다 높은가 낮은가를 나타내는 출력 전압 정보를 비교한다. 기준 전압(B/W)가 오버스캔 기간에 삽입되는 경우, 영상 신호의 오버스캔 기간에 삽입된 블랙 레벨(B) 및 화이트 레벨(W)의 기준 전압만의 비교 결과가 제27도에 도시한 펄스 SW 153에 따라 스위치(153a)∼(153d)에 의해 각 코어에 대응하는 로우 패스 필터(122a)∼(122d)에 입력된다. 기준 전압( BW)가 블랭킹 기간에 삽입되는 경우, 영상 신호의 오버스캔 기간에 삽입된 블랙 레벨(B) 및 화이트 레벨(W)만의 비교 결과가 제28도에 도시한 펄스 SW 153에 따라 스위치(153a)∼(153d)에 의해 각 코어에 대응하는 로우 패스 필터(122a)∼(122d)에 입력된다. 비교 회로(102) 및 코어(101a)∼(101d)의 이어지는 동작은 상술한 바와 같으므로, 설명을 생략한다. 이 비교 회로(102)는 제어 전압을 1H의 기간에 모든 코어에 피브백할 수 있고, 각 코어에 대응하는 비교기(121a)∼(121d)를 마련하는 것에 의해 더욱 신속한 제어를 실행할 수 있다는 특징이 있다.
본 발명의 또 다른 실시예를 제29도에 도시한다. 본 실시예의 기본 구성은 제18도에 도시한 제1의 실시예와 거의 동일하므로, 코어(101a) 부분만을 도시한다. 본 실시예에는 ABL 제어 정보가 빔 전류로 부터가 아니고 CRT 구동 전압의 평균값으로 부터 검출되는 것에 특징이 있다. 제29도에서, (112)는 전원인가 단자(161), 저항(162), (165), (166) 및 (168), 트랜지스터 (163) 및 (167), 색차 신호 입력 단자(164), 블랭킹회로(169)를 갖는 CRT 구동 회로이다. CRT 구동 회로(112)는 CRT(113)에 원색 신호 RGB를 공급한다. 저항(141) 및 커패시터(142)는 ABL회로(114)에 입력된 CRT 구동 전압의 평균값을 발생한다. (143)은 CRT 구동 전압의 평균값을 입력하는 단자, (144)는 제어 전압을 출력하는 단자이다.
제30도는 ABL회로(114)의 동작을 도시한 그래프이다. 종축은 CRT 구동 전압의 평균값, 횡축은 제어 전압을 나타낸다. 본 실시예의 동작을 설명한다. 입력된 영상 신호에 의해 CRT(113)의 스크린에 소정의 화상이 표시되는 것으로 한다. 블랭킹 회로(169)에 의해 블랭크된 영상 신호, 즉 CRT 구동 전압은 트랜지스터(167)의 컬렉터에 출력된다. 상기 CRT구동 전압은 저항(141) 및 커패시터(142)에 의해 평균화된다. 평균값은 단자(143)에 전달된다. 스크린의 평균 휘도, 즉 상기 CRT 구동 전압의 평균값은 소정의 레벨(제30도의 Va) 이하인 경우, ABL회로(114)는 일정한 제어 전압(제30도의 Vcc 를 출력한다. 상기 CRT 구동전압의 평균값이 적어도 고정의 레벨인 경우, ABL 회로(114)는 제30도에 도시한 입력 전압에 비례해서 제어 전압을 낮추도록 기능한다. 이 방법에서, ABL 회로(114)는 CRT 구동 전압의 평균값을 검출한다. CRT 스크린의 평균 휘도, 즉 CRT 구동 전압의 평균값이 적어도 소정의 레벨로 되면, ABL 회로(114)는 제어 전압을 저감하여 콘트라스트 또는 휘도 제어 회로(111)의 출력 진폭을 억제하도록 기능한다. 콘트라스트 또는 휘도 제어 회로(111) 및 ABL회로(114)의 이득 편차를 보정하는 동작은 제1의 실시예와 마찬가지이므로, 그의 구체적인 설명은 생략한다.
본 실시예의 특징은 CRT 구동 전압의 평균값에서 ABL 제어 정보를 검출하는 회로 구성에 이득 편차를 흡수하는 회로를 적용할 수 있는 것이다.
본 발명의 또 다른 실시예를 제31도에 도시한다. 본 실시예는 더욱 구체적인 구성을 나타낸다.
최소값 회로(90)은 빔 전류 검출 저항(117)에 의해 검출된 전압과 외부 전압(다른 코어의 빔 전류 검출저항(117)에 의해 검출된 전압)을 비교하여 더 낮은 전압을 선택한다. 단자(216a)∼(216d)는 함께 접속되므로, 각 코어의 최소값 회로(90)의 출력은 최고의 평균 휘도를 갖는 코어의 빔전류 검출 저항(117)에 의해 검출된 전압과 같게 되고, 콘트라스트 또는 휘도 제어 회로는 ABL 회로(114)에 의해 모두 함께 제어된다.
최소값 회로(90)은, 예를 들면 제32도에 도시한 바와 같은 구성으로 해도 좋다. 단자(218a)는 빔 전류검출 저항(117)에 의해 검출된 전압을 인가하는 단자이다. 단자 (217a)는 출력 단자이다.
예를 들어 단자(218a)의 전압이 단자(216a)의 전압보다 낮다면, 트랜지스터(2 23)이 오프되므로 단자(218a)의 전압이 출력 단자(217a)로 출력됨과 동시에 단자(2 18a)의 전압이 트랜지스터(224)의 베이스-이미터를 거쳐 단자(216a)로 출력된다.
반대로 단자(218a)의 전압이 단자(216a)보다 크다면, 트랜지스터(224)가 오프되고 트랜지스터(223)이 온되어, 트랜지스터(223)의 이미터와 컬렉터사이가 도통하기 때문에 단자(216a)의 전압은 단자(217a)로 출력된다.
코어내의 최소값 회로를 사용하는 것에 의해, 제18도에 비해 구성을 단순화할 수 있다.
상술한 바와 같이, 이 최소값 회로(90)만의 접속에 의해, 최고의 평균 최도를 갖는 코어이외의 코어에서 개루프 제어가 실행된다. 콘트라스트 또는 휘도 제어 회로등의 이득 편차때문에, 코어의 휘도 레벨은 어긋난다. 따라서, 콘트라스트 제어 회로(88) 및 휘도 제어 회로(89)를 비교 회로(102)에 의해 제어한다.
ABL 회로(114)에 의해 제어된 콘트라스트 또는 휘도 제어 회로(111)로 부터 떨어져서, 콘트라스트 제어회로(88) 및 휘도 제어 회로(89)는 제18도의 스위치(150)없이 콘트라스트 및 휘도를 제어하도록 마련된다.
제33도에 도시한 바와 같이, 예를 들면 비교 회로(102)는 마이크로 컴퓨터(17 0)를 주체로 해서 구성된다. 비교 회로(102)는 A/D컨버터(171a), (172a), (171b), (172b), (171c), (172c), (171d) 및 (172d)와 D/A컨버터(73a), (74a), (73b), (74b), (73c), (74c), (73d) 및 (74d)도 포함한다.
콘트라스트 또는 휘도 제어된후의 영상 신호는 A/D컨버터(171a), (171b), (171c) 및 (171d)에 입력되고, 빔 전류 검출 저항(117)에 의해 검출된 전압은 A/D컨버터(171a), (171b), (171c) 및 (171d)에 입력된다.
A/D컨버터(171a), (171b), (171c) 및 (171d)의 변환 타이밍이 기준 전압 삽입 위치에 배치되는 것은 물론이다. 예를 들면, 수평 동기 및 수직 동기(Hsync 및 Vsync)를 사용하여 소프트웨어에 의해 변환 타이밍펄스를 마이크로컴퓨터(170)의 인터럽트 신호로서 발생해도 좋다. 전용의 논리 회로에 의해 변환 타이밍 펄스를 형성해도 좋은 것은 물론이다. 기준 전압의 삽입에 대해서는, 예를 들면 제18도에 도시한 실시예와 마찬가지여도 되므로, 그의 구체적인 설명은 생략한다.
A/D컨버터(171a), (171b), (172c) 및 (172d)에 의해 변환된 데이타에 따라, 마이크로컴퓨터(170)은 빔 전류 검출 저항(117)에 의해 검출된 전압의 최소값, 즉 가장 높은 평균 휘도를 갖는 코어를 선택한다.
한편, 콘트라스트 또는 휘도 제어된 후의 코어(101a), (101b), (101c) 및 (101d)의 기준 신호는 A/D컨버터(171a), (171b), (171c) 및 (171d)에서 A/D변환된다. 화이트 레벨 정보 및 블랙 레벨 정보는 마이크로컴퓨터(170)에 유지된다.
이하, 마이크로컴퓨터(170)의 동작 개념을 제34도에 따라 설명한다.
마이크로컴퓨터(170)에 유지된 코어(101a), 코어(101b), 코어(101c) 및 (101d) 각각의 화이트 레벨 정보 및 블랙 레벨 정보가 있다. 그들 중, 블랙 레벨 정보가 비교기(93a), (93b) 및 (93c) 각각에 그대로 입력된다. 화이트 레벨에 대해서는 그와 블랙 레벨 사이의 차가 비교기(92a), (92b) 및 (92c) 각각에 입력된다. 코어(101d)가 가장 높은 평균 휘도를 갖는 코어로서 선택되었고, 코어(101d)의 진폭 레벨 정보 및 블랙 레벨 정보가 비교기(93a), (93b) 및 (93c)의 기준 정보와 비교기(92a), (92b) 및 (92c)의 기준 정보로 각각 되는 것으로 한다. 즉, 비교기(93a), (93b) 및 (93c)의 출력은 각 코어의 블랙 레벨 제어 정보로 되고, 비교기(92a), (92b) 및 (92c)의 출력은 각 코어의 진폭 레벨 제어 정보로 된다.
블랙 레벨 제어 정보에 의해 휘도가 제어되고, 진폭 레벨 정보에 의해 콘트라스트가 제어된다. 물론 상술한 것은 마이크로컴퓨터(170)의 소프트웨어 처리이다. 사실상, 예를들면(비교기(93A)의 출력에 대응하는) 코어(101a)의 볼랙 레벨 제어 정보가 제33도에 도시한 바와 같은 D/A컨버터에 의해 아날로그 전압으로 변환되어 휘도 제어회로(89)가 제어된다. (비교기(92a)의 출력에 대응하는) 진폭 레벨 제어 정보가 D/A컨버터(73a)에 의해 아날로그 전압으로 변환되어 콘트라스트 제어 회로(88)이 제어된다. 코어(101b) 및 코어(101c)에 대해서도 동일하게 유지된다.
상술한 동작에 의해, 피드백 제어가 모든 코어에 대해서 실행된다. 상술한 개루프 제어에 의해 휘도 편차를 억제할 수 있다.
본 실시예의 큰 특징은 비교 회로(102)에 의해 제어된 휘도 제어회로(89), 큰트라스트 제어회로(88), 비교 회로(102)가 최소값 회로(90), ABL회로(114) 및 콘트라스트 또는 휘도 제어회로(111)에서 완전히 분리되어 그들이 독립으로 동작한다는 것이다.
최소간 회로(90), ABL회로(114), 콘트라스트 또는 휘도 제어회로(111)을 구비하는 회소 시스템은 (제19도의 적어도 1a의 빔 전류등의) ABL회로(114)의 동작 영역밖에서는 동작하지 않는다. 그러나, 비교 회로(102), 콘트라스트 제어회로(88) 및 휘도 제어 회로(89)를 구비하는 회로 시스템에 대해서는 피드백 제어가 항상 가능하다. 따라서, ABL회로의 비동작 영역에서, 코어의 휘도 편차를 억제할 수 있으므로, 경시 변화 및 온도 변화에 대해 효과가 있는 시스템이다.
여기서, 콘트라스트 또는 휘도 제어후의 영상 신호는 전압 분할수단에 의해 CRT 구동회로(112)의 출력으로부터 추출된다. 코어의 CRT 구동 회로(112)의 이득 편차에 의한 휘동 편차가 그렇게 하는 것에 의해 억제될 수 있는 것은 물론이다.
본 발명의 또다른 실시예를 제35도에 도시한다. 빔 전류 검출 저항(117)에 의해 검출된 전압이 비교 회로(202)에 유지되는 않는 점이 제35도에 도시한 회로와 제31도에 도시한 회로의 다른 점이다. 기준 전압의 삽입등은 동일하다. 제31도에서는 가장 높은 평균 회도를 갖는 코어를 선택하기 위해 그것이 실행되었었다. 그러나, 제35도의 실시예에서는 가장 높은 평균 휘도를 갖는 코어의 선택이 이루어지지 않는다.
즉, 기준으로 사용된 코어가 고정된다.
예를들면, 코어(101d)가 기준 코어로서 고정된 것으로 한다.
먼저, 코어(1013)가 최고의 평균 휘도를 갖는 경우를 고려한다. 이때, 콘트라스트 또는 휘도 제어회로(111)은 ABL회로(114)에 의해, 최저의 휘도 레벨이 얻어지는 상태로 된다.
그러나, 코어(101d)가 기준으로 규정되므로, 비교회로(202)를 거쳐 코어(101 a)의 휘도 제어 회로(89) 및 콘트라스트 제어회로(88)에 휘도 신호를 상승시키도록 비드백 제어가 적용된다.
그결과, 스크린의 휘도는 상승하는 경향이 있다. 그러나, 즉시 빔 전류 검출 저항 (117)에 의해 검출된 전압이 하강하여 최소값 회로(90) 및 ABL회로(114)를 거쳐 휘도의 상승이 방지된다. 동시에, 최소값 회로(90)의 출력, 즉 빔 전류 검출 저항(117)에 의해 검출된 전압이 다른 코어로 전달되는 것은 물론이다.
따라서, 코어(1016)의 레벨로 하향하여 코어(101d)와 코어(101a) 사이의 레벨차가 작아진다. 결국, 기준신호가 서로 일치하는 안정화가 얻어진다.
다른 코어에 대해서는 제31도와 동작이 마찬가지이므로, 그의 상세한 설명은 생략한다. 코어(101d)가 가장 높은 평균 휘도를 갖는 경우에 대해서는 제31도와 동작이 완전히 동일하므로, 그의 구체적인 설명은 생략한다.
기준으로 사용된 코어가 고정되어도, 제31도와 마찬가지 동작이 실행될 수 있다.
본 실시예는 빔 전류 검출 저항(117)에 의해 검출된 전압의 유지를 제거한다. 따라서, 예를들면 제33도에 도시한 A/D컨버터(171a), (171b), (171c) 및 (171d)는 불필요하게 되고 마이크로컴퓨터의 최소값 선택도 불필요하게 된다. 비교 회로(202)의 구성도 더욱 간단하게 된다.
본 발명의 또다른 실시예를 제36도에 도시한다.
제36도의 특징은 비교 회로(302)의 출력이 증폭기(94R), (94G) 및 (94B)와 클램프 회로(95R), (95G) 및 (954B)에 R,G,B를 독립으로 제어하기 위해 피드백되는 것이다. 이것은 콘트라스트 또는 휘도 제어회로(211)의 출력이 예를들면 원색 신호 출력인 경우에 사용될 수 있다. 비교 회로(302)는 삼색, 즉 R,G,B의 비교 처리 및 A/D변환과 클램프 회로(95R), (95G) 및 (95B)를 제어하는 D/A컨버터를 필요로 하는 것은 물론이다. 그러나, 제어 순서는 제35도와 마찬가지 동작으로 되므로, 그의 상세한 설명은 생략한다. 기준전압의 삽입에 대해서도 예를들면 제18도에 도시한 실시예와 동일해도 좋으므로, 그의 상세한 설명은 생략한다.
R.G.B의 그러한 독립 제어에 의해, 코어중의 RGB신호의 편차를 더 높은 정밀도로 억제할 수 있다. 따라서, 멀티스크린 디스플레이에서의 화이트 밸런스의 유지 및 조정에서 우수한 효과를 얻는다.
본 발명의 또다른 실시예를 제37도에 도시한다.
제37도의 큰 특징은 기준 전압 삽입 회로가 코어에 마련되는 것이다.
이것을 제외하면, 제37도논 제35도와 완전히 동일하므로, 그 자신의 동작 설명은 생략한다.
본 실시예에서, 기준 전압 삽입 회로는 코어마다 다르다. 따라서, 코어마다 화이트 레벨 및 블랙 레벨이 달라야 한다. 따라서, 예를들면 코어(101a), (101b), (101c) 및 (101d)에 화이트 패턴이 동시에 표시된다. 예를들면, CRT 구동 회로(112)의 이득은 동일한 색온도의 화이트가 모든 코어에서 얻어지도록 조정된다. 그후, 기준 전압 삽입회로(103a)에 인가된 화이트 레벨 전압은 콘트라스트 또는 휘도 제어후의 코어의 기준 전압의 화이트 레벨이 서로 일치하도록 조정된다. 그후, 코어(101a), 코어(101b), 코어(101c) 및 코어(101d)에 회색 패턴이 동시에 표시된다. 예를들면, CRT(113)의 차단 전압은 모든 코어가 동일한 휘도를 갖도록 조정된다. 그후, 기준 전압 삽입 회로(1 03a)에 인가된 블랙 레벨의 전압은 콘트라스트 및 휘도 제어후의 코어의 기준 전압의 블랙 레벨이 서로 일치하도록 조정된다.
그후, 비교 회로(202)에서의 동작을 제35도와 완전히 동일하게 하는 것에 의해, 코어의 휘도 세이딩을 억제할 수 있다.
본 실시예에서, 영상 확대 장치(40)은 기준 전압 삽입 회로를 가질 필요가 없어 영상 확대 장치의 구성이 간단하게 된다.
예를들면, 기준 전압의 삽입 위치 등은 제18도에 도시한 실시예와 동일하므로, 그의 설명은 생략한다.
본 발명의 또다른 실시예를 제38도에 도시한다. 제38도는 본 발명이 예를들면 12개의 스크린을 갖는 멀티스크린 디스플레이에 적용된 예를 도시한 것이다.
코어의 수가 증가하면, 제35도에 도시한 바와 같은 간단한 접속단자(216a), (216b), (216c) 및 (216d)는 표현상의 문제로 된다. 예를들면, 제39도에 도시한 바와 같이 12개의 스크린중 4개에 다른 패턴을 표시하려 하는 경우, 패턴을 각각 제어하여야 한다. 따라서, 코어의 단자(216a)∼(2161)를 일괄적으로 제어하기 위해 매트릭스 스위치(96)을 마련한다.
예를들면, 아나로그 스위치로서 매트릭스 스위치(96)은 마련해도 좋고, 제어회로(97)을 마련하여 비교 회로(402)의 마이크로 컴퓨터에 의해 제어해도 좋다. 상술한 바와 같이, 예를들면 제35도와 마찬가지로 비교회로를 마이크로컴퓨터에 의해 형성해도 좋다. 코어의 수를 증가시켜 A/D컨버터 및 D/A컨버터의 수를 증가시켜야 하는 것은 물론이다. 그 동작은 제35도와 마찬가지이므로, 구체적인 설명은 생략한다.
본 발명의 또다른 실시예를 제40도에 도시한다.
제40도의 특징은 각 코어가 데이타 모뎀(98)을 갖고, 예를들면 RS232C 인터페이스를 거쳐 데이타 모뎀(98)과 비교 회로(402) 사이에서 디지탈 데이타 전송이 실행되는 것이다.
데이타 모뎀(98)은 콘트라스트 또는 휘도 제어후의 기준 신호를 코어에서 디지탈 신호로 변환하고, 비교회로(402)에 디지탈 데이타클 전달하며, 비교 회로(402)에서 공급된 제어 정보를 디코드하여 콘트라스트 제어회로(88) 및 휘도 제어 회로(89)를 제어한다.
한편, 데이타 모뎀(99a), (99b), (99c) 및 (99d)는 제41도에 도시한 바와 같이 비교 회로(402)에 마련되어 각 코어의 데이타 모뎀(98)과의 데이타 전송을 실행한다. 마이크초컴퓨터(70)의 처리 과정은 제35도와 마찬가지이므로, 그의 상세한 설명은 생략한다.
디지탈 데이타 전송선을 거쳐 멀티스크린 장치와 영상 확대 장치를 접속하는 것에 의해, 노이즈가 많거나 접지 전위가 변하는 장소에 설치하여도, 영상 확대 장치가 멀티스크린 장치에서 떨어져 있으므로, 본 발명의 효과를 발휘할 수 있다.
본 발명의 또다른 실시예를 제42도에 도시한다. 본 실시예의 특징은 비교 회로(502)가 콘트라스트 제어회로(88)를 제어하고 휘도 제어회로(89)가 코어의 ABL 기능을 포함하는 것이다. 제42도는 제31도의 구성에서 콘트라스트 또는 휘도 제어회로 (111), ABL회로(114) 및 최소값 회로(90)을 제거하여 얻은 구성을 가지므로, 코어의 구성이 간단하다는 이점이 있다.
비교 회로(502)는 비교 회로(102)와 동일한 구성을 가져도 좋다. 최소값 회로( 90) 및 ABL회로(114)가 코어에 없으므로, 단지 마이크로컴퓨터(70)에 그들의 기능을 추가할 분이다. 즉, 예를들면 빔 전류 검출 저항(117)에 의해 검출되어 단자(76a), (7 6b), (76c) 및 (76d)에 인가된 전압을 비교한다. 제19도에 도시한 제어 전압은 제19도의 1a를 초과하는 빔 전류를 갖는 코어에 구비되고 최대 전류값을 갖는 코어의 콘트라스트 제어회로(88) 또는 휘도 제어회로(89)에 인가된다.
마이크로컴퓨터(70)의 다른 기능은, 예를들면 제31도에 도시한 실시예와 동일해도 좋으므로, 그의 상세한 설명은 생략한다.
본 발명의 또다른 실시예를 제43도에 도시한다.
본 실시예의 특징은 γ변환 회로(100a), (100b), (100c) 및 (100d)가 제37도의 구성에 부가되어 코어 101a), (101b), (101c) 및 (101d)의 CRT(113)의 γ측성 편차가 흡수되는 것이다.
γ변환 회로(100a), (100b), (100c) 및 (100d)는 제4도에 도시한 바와 같이, A/D컨버터(271)에서 영상 신호를 디지탈 신호로 변환하고, LUT(221)에서 디지탈 신호의 입출력 특성을 변경하며, D/A컨버터 273에서 디지탈 신호를 변환하는 것에 의해 마련될 수 있으면 좋다. 예를들면, ROM을 사용하여 LUT 221을 형성할 수 있는 것은 물론이다.
즉, γ변환 회로(100a), (100b), (100c) 및 (100d)에서 CRT(113)의 γ특성의 편차를 흡수하면서, 제37도에 따라 설명한 수단을 사용하여 코어중의 ABL 제어 특성의 편차를 억제할 수 있다. 따라서, 하나의 균일한 멀티스크린 디스플레이를 얻을 수 있다.
제43도에서, γ변환 회로(100a), (100b), (100c) 및 (100d)는 코어의 외부에 배치된다. 그러나, 그들을 코어(101a), (101b), (101c) 및 (101d)내에 배치하거나 또는 영상 확대 장치(40)내에 배치해도 좋다. 또한, 제43도에서 γ변환 회로(100a), (100b), (100c) 및 (100d)는 제37도의 구성에 접속된다. 그러나, γ변환회로(100a), (100b), (100c) 및 (100d)가 제31도 또는 제35도의 구성에 접속되어도 문제가 없는 것은 물론이다.
비교 회로를 사용하는 피드백 제어에 의해, 본 발명은 각 코어의 ABL 제어 특성의 편차에 의한 휘도의 편차를 억제할 수 있고, 코어의 경계에서 휘도의 연속성을 얻을 수 있으며, 화질을 향상시킬 수 있다.

Claims (24)

  1. 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛에 각각 마련되고, 디지탈 형태로 표시된 영상 신호 데이타를 받고 상기 디스플레이 유닛의 디스플레이 특성에 따라 얻은 보정 데이타에 따라 상기 데이타를 보정하는 데이타 컨버터와 상기 여러개의 데이타 컨버터의 전체 데이타 보정 동작을 제어하는 제어 수단을 포함하는 멀티스크린 디스플레이 장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 데이타 컨버터는 상기 디스플레이 유닛의 스크린의 여러개의 분할 영역의 휘도 세이딩을 균일하게하는 보정 데이타를 저장하는 여러개의 록업 테이블과 상기 룩업 테이블에 저장된 보정 데이타를 사용하여 상기 영상 신호 데이타를 보정하는 보정 수단을 포함하는 멀티스크린 디스플레이 장치.
  3. 특허청구의 범위 제2항에 있어서, 상기 데이타 컨버터는 상기 룩업 테이블의 여러개의 특정 영역의 공지의 보정 데이타에 따라 보간에 의해 다른 영역의 미지의 보정데이타를 결정하는 보간 수단을 포함하는 멀티스크린 디스플레이 장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 데이타 컨버터의 각각은 데이타 보정 동작을 제어하는 컴퓨터 제어 장치와 상기 여러개의 컴퓨터 제어 장치에 대해 총괄적으로 제어하는 제어 수단을 포함하는 멀티스크린 디스플레이 장치.
  5. 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛에 각각 마련되고, 디지탈 형태로 표시된 영상 신호 데이타를 받고 상기 디스플레이 유닛의 디스플레이 특성에 따라 얻은 보정 데이타에 따라 상기 데이타를 보정하는 데이타 컨버터, 상기 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 상기 큰 스크린의 휘도를 검출하는 수단과, 상기 검출된 휘도 정보에 따라 상기 데이타 컨버터를 제어하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  6. 여러개의 디스플레이 유닛의 스크린을 포함하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛에 각각 마련되고, 디지탈 형태로 표시된 영상 신호 데이타를 받고 상기 디스플레이 유닛와 디스플레이 특성에 따라 얻은 보정 데이타에 따라 상기 데이타를 보정하는 데이타 컨버터, 상기 데이타 컨버터를 제어하도록 상기 디스플레이 유닛에 각각 마련된 컴퓨터 제어장치와 상기 디스플레이 유닛에 각각 마련된 상기 컴퓨터 제어 장치에 대해 총괄적으로 제어하는 제어 수단을 포함하는 멀티스크린 디스플레이 장치.
  7. 여러개의 디스플리 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛에 각각 마련되고, 디지탈 형태로 표시된 영상 신호 데이타를 받고 상기 디스플레이 유닛의 디스플레이 특성에 따라 얻은 보정 데이타에 따라 상기 데이타를 보정하는 데이터 발생기, 상기 데이타 발생기를 제어하도록 상기 디스플레이 유닛에 각각 마련된 어드레스 회로, 상기 데이타 발생기의 디지탈 신호 출력을 아날로그 신호로 변환하도록 상기 디스플레이 유닛에 각각 마련된 D/A컨버터, 상기 D/A컨버터의 출력으로 상기 디스플레이 유닛의 영상 신호를 변조하도륵 상기 디스플레이 유닛에 각각 마련된 비디오 회로, 상기 데이타 발생기를 제어하도록 상기 디스플레이 유닛에 각각 마련된 컴퓨터 제어장치와 상기 디스플레이 유닛에 각각 마련된 상기 컴퓨터 제어 장치에 대해 총괄적으로 제어하는 제어 수단을 포함하는 멀티스크린 디스플레이 장치.
  8. 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛에 각각 마련되고, 디지탈 형태로 표시된 영상 신호 데이타를 받고 상기 디스플레이 유닛의 디스플레이 륵성에 따라 얻은 보정 데이타에 따라 상기 데이타를 보정하는 데이타 발생기, 상기 데이타 발생기를 제어하도록 상기 디스플레이 유닛에 각각 마련된 어드레스 회로, 상기 데이타 발생기의 디지탈 신호 출력을 아날로그 신호로 변환하도록 상기 디스플레이 유닛에 각각 마련된 D/A컨버터, 상기 D/A컨버터의 출력을 완만하게 하기 위해 상기 디스플레이 유닛에 각각 마련된 로우 패스 필터(L.P.F)회로, 상기 로우 패스 필터 회로의 출력으로 상기 디스플레이 유닛의 영상 신호를 변조하도록 상기 디스플레이 유닛에 각각 마련된 비디오 회로, 상기 데이타 발생기를 제어하도록 상기 디스플레이 유닛에 각각 마련된 컴퓨터 제어장치와 상기 디스플레이 유닛에 각각 마련된 상기 컴퓨터 제어 장치에 대해 총괄적으로 제어하는 제어 수단을 포함하는 멀티스크린 디스플레이 장치.
  9. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 상기 최대값의 평균 빔 전류를 갖는 디스플레이 유닛 또는 상기 최대값의 평균 CRT 구동 전압을 갖는 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단과 상기 최대값의 평균 빔 전류 또는 상기 최대값의 평균 CRT 구동 전압 대신 상기 비교 수단에서 이루어진 비교 결과를 상기 제어 수단에 상기 입력으로서 공급하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  10. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 상기 최대값의 평균 빔 전류를 갖는 디스플레이 유닛 또는 상기 최대값의 평균 CRT 구동 전압을 갖는 디스플레이 유닛에 있어서 추출된 상기 기준전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 진압과 상기 기준 신호를 비교하는 수단과 더스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  12. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 간중애서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중애서 상기 기준 전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단과 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  14. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플헤이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단, 상기 비교 회로에서 이루어진 비교 결과에 따라 디스플레이 유닛의 RGB 원색신호의 진폭 또는 직류 레벨을 제어하는 수단과 진폭 또는 직류 레벨을 제어한는 상기 수단에 의해 디스플레이 유닛의 RGB 원색 신호의 진폭 또는 직류 레벨이 서로 일치하도록 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  15. 특허청구의 범위 제14항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 RGB 원색 신호의 진폭 또는 직류 레벨을 제어하는 수단은 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  16. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 상기 평균 빔 전류값 또는 평균 CRT 구동 전압값을 상기 멀티스크린 디스플레이 장치에 표시된 결상 내용에 대응하는 디스플레이 유닛으로 분할하는 매트릭스 스위치, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단과, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  17. 특허청구의 범위 제16항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 게어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  18. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플체이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 편균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단, 디지탈 데이타 전송 시스템에 의해 상기 비교 수단으로 정보 전송을 실행하는 상기 디스플레이 유닛과 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  19. 특허청구의 범위 제18항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  20. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플에이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 상기 선택 수단에 의해 선택된 상기 최대값의 평균 빔 전류를 갖는 디스플레이 유닛 또는 상기 선택 수단에 의해 선택된 상기 최대값의 평균 CRT구동 전압을 갖는 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단과 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에 이루러진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  21. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 굉균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도륵 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단과 음극선관의 γ특성을 보정하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  22. 특허청구의 범위 제21항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
  23. 음극선관(CRT)을 갖는 여러개의 디스플레이 유닛의 스크린을 조합하여 형성된 하나의 큰 스크린을 갖는 멀티스크린 디스플레이 장치에 있어서, 상기 디스플레이 유닛의 각각의 평균 빔 전류를 검출하는 수단 또는 상기 디스플레이 유닛의 각각의 CRT 구동 전압의 평균값을 검출하는 수단, 모든 디스플레이 유닛의 상기 검출된 평균 빔 전류 값중에서 최대값의 평균 빔 전류를 선택하는 수단 또는 모든 디스플레이 유닛의 상기 검출된 평균 CRT 구동 전압 값중에서 최대값의 평균 CRT 구동 전압을 선택하는 수단, 상기 최대값의 평균 빔 전류를 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단 또는 상기 최대값의 평균 CRT 구동 전압을 입력으로서 받고 모든 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 입력에 따라 제어를 실행하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 앞의 영상 신호의 오버스캔에 대응하는 기간 또는 귀선 기간에 기준 전압을 삽입하도륵 각 디스플레이 유닛에 마련된 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 제어하는 뒤의 영상 신호중에서 상기 기준 전압을 추출하는 수단, 임의의 디스플레이 유닛에 있어서 추출된 상기 기준 전압을 기준 신호로서 규정하고 다른 디스플레이 유닛에 있어서 추출된 상기 기준 전압과 상기 기준 신호를 비교하는 수단, 디스플레이 유닛의 콘트라스트 또는 휘도가 서로 일치하도록 상기 비교 수단에서 이루어진 비교 결과에 따라 제어를 실행하는 수단을 포함하는 멀티스크린 디스플레이 장치.
  24. 특허청구의 범위 제23항에 있어서, 상기 비교 회로에서 이루어진 비교 결과에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로는 평균 빔 전류값 또는 평균 CRT 구동 전압 값에 의해 제어된 콘트라스트 제어 회로 또는 휘도 회로의 후단에 배치되는 멀티스크린 디스플레이 장치.
KR1019920008594A 1991-05-24 1992-05-21 멀티스크린 디스플레이 장치 Expired - Fee Related KR950008134B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11991191 1991-05-24
JP11991091 1991-05-24
JP91-119910 1991-05-24
JP91-119911 1991-05-24

Publications (2)

Publication Number Publication Date
KR920022912A KR920022912A (ko) 1992-12-19
KR950008134B1 true KR950008134B1 (ko) 1995-07-25

Family

ID=26457563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920008594A Expired - Fee Related KR950008134B1 (ko) 1991-05-24 1992-05-21 멀티스크린 디스플레이 장치

Country Status (2)

Country Link
US (1) US5396257A (ko)
KR (1) KR950008134B1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JPH09159985A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp 画像表示システム
NL1002395C2 (nl) * 1996-02-20 1997-08-21 Jan Johannes Swager Inrichting en werkwijze voor het weergeven van beelden op een uit een of meer beeldschermen opgebouwde videowand.
JPH11507144A (ja) 1996-03-25 1999-06-22 レインボー ディスプレイズ，インコーポレイティド 色補正能力をもつタイル式、平坦パネル形の表示装置
US6243059B1 (en) * 1996-05-14 2001-06-05 Rainbow Displays Inc. Color correction methods for electronic displays
US5986622A (en) * 1996-05-24 1999-11-16 Lucent Technologies Inc. Panel display of multiple display units for multiple signal sources
IL119259A (en) * 1996-09-17 2000-12-06 Comview Graphics Ltd Electro-optical display apparatus and method of using same
JP3309738B2 (ja) * 1996-11-01 2002-07-29 松下電器産業株式会社 画像表示装置
US6043797A (en) * 1996-11-05 2000-03-28 Clarity Visual Systems, Inc. Color and luminance control system for liquid crystal projection displays
US6115022A (en) * 1996-12-10 2000-09-05 Metavision Corporation Method and apparatus for adjusting multiple projected raster images
GB2321155B (en) * 1996-12-30 1999-09-22 Lg Electronics Inc Video input level control circuit in a video appliance
US6020868A (en) * 1997-01-09 2000-02-01 Rainbow Displays, Inc. Color-matching data architectures for tiled, flat-panel displays
GB9702833D0 (en) * 1997-02-12 1997-04-02 Seos Displays Ltd Image display apparatus
US6104414A (en) * 1997-03-12 2000-08-15 Cybex Computer Products Corporation Video distribution hub
US6333750B1 (en) 1997-03-12 2001-12-25 Cybex Computer Products Corporation Multi-sourced video distribution hub
GB9713227D0 (en) * 1997-06-23 1997-08-27 Seos Displays Ltd Multi-channel visual display apparatus
US6028701A (en) * 1997-08-29 2000-02-22 Clarity Visual Systems, Inc. Stairstep interlock mounting package for multiscreen projection displays
US6061102A (en) * 1997-10-10 2000-05-09 Hughes-Jvc Technology Corporation Automatic shading in an LCLV projector
JPH11149328A (ja) * 1997-11-19 1999-06-02 Nec Yonezawa Ltd 多画面パーソナルコンピュータ
BE1011580A5 (nl) * 1997-12-01 1999-11-09 Barco Naamloze Vennootschap Werkwijze en inrichting voor het regelen van een of meer projectoren.
US6611241B1 (en) 1997-12-02 2003-08-26 Sarnoff Corporation Modular display system
KR100270973B1 (ko) * 1997-12-26 2000-11-01 윤종용 디스플레이 장치의 광대역 라스터 조절회로
AU2479399A (en) * 1998-01-31 1999-08-16 Don William Lindsay Multiscreen display system and method
US6476779B1 (en) * 1998-03-31 2002-11-05 Sony Corporation Video display device
US6456339B1 (en) * 1998-07-31 2002-09-24 Massachusetts Institute Of Technology Super-resolution display
US6310650B1 (en) * 1998-09-23 2001-10-30 Honeywell International Inc. Method and apparatus for calibrating a tiled display
US6377306B1 (en) 1998-09-23 2002-04-23 Honeywell International Inc. Method and apparatus for providing a seamless tiled display
US7008324B1 (en) * 1998-10-01 2006-03-07 Paltronics, Inc. Gaming device video display system
US7158140B1 (en) * 1999-03-15 2007-01-02 Ati International Srl Method and apparatus for rendering an image in a video graphics adapter
BE1012634A3 (nl) * 1999-04-28 2001-01-09 Barco Nv Werkwijze voor het weergeven van beelden op een displayinrichting, alsmede displayinrichting hiertoe aangewend.
US6424320B1 (en) * 1999-06-15 2002-07-23 Ati International Srl Method and apparatus for rendering video
US20060009286A1 (en) * 1999-09-10 2006-01-12 Wms Gaming Inc. Gaming machine having a controller for conrolling multiple displays
US6254481B1 (en) 1999-09-10 2001-07-03 Wms Gaming Inc. Gaming machine with unified image on multiple video displays
US20020151360A1 (en) * 1999-09-10 2002-10-17 Durham Timothy J. Gaming machine having a controller for controlling multiple displays
WO2002019028A1 (en) * 2000-06-13 2002-03-07 Panoram Technologies, Inc. Method and apparatus for integrating multiple projectors
US7002606B2 (en) * 2000-07-17 2006-02-21 Matsushita Electric Industrial Co., Ltd. Image signal processing apparatus, image display apparatus, multidisplay apparatus, and chromaticity adjustment method for use in the multidisplay apparatus
JP2002162934A (ja) * 2000-09-29 2002-06-07 Eastman Kodak Co 発光フィードバックのフラットパネルディスプレイ
US6864921B2 (en) * 2000-10-17 2005-03-08 Sony Corporation Display control system for controlling a display screen formed of multiple display units
US6404146B1 (en) * 2001-01-31 2002-06-11 Innovision Corporation Method and system for providing two-dimensional color convergence correction
CN1500235A (zh) * 2001-03-23 2004-05-26 西门子公司 具有图像显示系统的过程控制系统
JP2002311876A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp Ｃｒｔ表示装置
US20020171667A1 (en) * 2001-05-15 2002-11-21 Motorola, Inc. Method and apparatus for processing data including an image for presentation on a display
JP3766672B2 (ja) * 2002-02-19 2006-04-12 オリンパス株式会社 画像補正データ算出方法
JP3783645B2 (ja) * 2002-04-05 2006-06-07 株式会社日立製作所 コントラスト調整方法、コントラスト調整回路及びそれを用いた映像表示装置
JP2003316563A (ja) * 2002-04-22 2003-11-07 Pioneer Electronic Corp 情報端末、情報端末の制御方法及び表示制御プログラム
WO2003098344A1 (en) * 2002-05-21 2003-11-27 Matsushita Electric Industrial Co., Ltd. Image display device, multi-display device, and luminance management device
KR100503451B1 (ko) * 2002-07-23 2005-07-26 삼성전자주식회사 반사형 액정표시장치 및 그 구동방법
AU2003259745A1 (en) * 2002-08-12 2004-02-25 Iljin Diamond Co., Ltd. Multiple-panel pixelated liquid crystal light valves
US7038727B2 (en) * 2002-10-30 2006-05-02 The University Of Chicago Method to smooth photometric variations across multi-projector displays
US20040150649A1 (en) * 2003-01-30 2004-08-05 Jerry Moscovitch Method and apparatus for matching multiple displays in a multi-display environment
JP4400200B2 (ja) * 2003-12-10 2010-01-20 セイコーエプソン株式会社 画像表示方法、画像表示装置および画像表示プログラム
US20050130732A1 (en) * 2003-12-12 2005-06-16 Rothschild Wayne H. Random bonus delivery mechanism for a gaming system
US20050128164A1 (en) * 2003-12-16 2005-06-16 Jet Lan Video driving module for multiple monitors and method for the same
EP1548573A1 (en) * 2003-12-23 2005-06-29 Barco N.V. Hierarchical control system for a tiled large-screen emissive display
US20050253775A1 (en) * 2004-05-12 2005-11-17 Stewart Gordon A Multi-screen laptop system
US20050253777A1 (en) * 2004-05-12 2005-11-17 E Ink Corporation Tiled displays and methods for driving same
DE102005023454A1 (de) * 2005-05-20 2006-11-23 Siemens Ag Verfahren und Schaltungsanordnung zum Verändern der Leuchtdichte und des Farbortes eines LCD-Displays
GB2432961A (en) * 2005-12-01 2007-06-06 Screen Technology Ltd A display device with luminance correction means
JP4909587B2 (ja) * 2005-12-28 2012-04-04 Ｎｅｃディスプレイソリューションズ株式会社 画像表示装置
JP5157358B2 (ja) * 2007-10-10 2013-03-06 セイコーエプソン株式会社 画像表示システム、及び画像補正方法
KR101341014B1 (ko) * 2008-11-28 2013-12-13 엘지디스플레이 주식회사 멀티 패널 표시장치 및 그 구동방법
US8363067B1 (en) 2009-02-05 2013-01-29 Matrox Graphics, Inc. Processing multiple regions of an image in a graphics display system
US8558756B2 (en) 2010-04-30 2013-10-15 International Business Machines Corporation Displaying messages on created collections of displays
JP2012100891A (ja) * 2010-11-10 2012-05-31 Universal Entertainment Corp ゲーミングマシン
JP2012150149A (ja) 2011-01-17 2012-08-09 Mitsubishi Electric Corp マルチ画面表示装置
JP5323138B2 (ja) 2011-06-14 2013-10-23 シャープ株式会社 表示装置
KR102060788B1 (ko) * 2012-12-31 2019-12-31 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2017129781A (ja) * 2016-01-21 2017-07-27 株式会社メガチップス 色むら補正装置及び色むら補正方法
CN107295379A (zh) * 2017-07-29 2017-10-24 安徽博威康信息技术有限公司 一种电视墙拼接系统
KR102590142B1 (ko) * 2018-12-17 2023-10-18 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR102823522B1 (ko) * 2020-08-19 2025-06-23 삼성전자주식회사 모듈러 디스플레이 장치 및 그 제어 방법
JP2024072993A (ja) * 2022-11-17 2024-05-29 セイコーエプソン株式会社 異常判定方法、制御装置、プログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111187A (en) * 1980-12-27 1982-07-10 Nec Home Electronics Ltd Projecting method of projection type television picture receiver
US4825201A (en) * 1985-10-01 1989-04-25 Mitsubishi Denki Kabushiki Kaisha Display device with panels compared to form correction signals
SE452386B (sv) * 1985-10-07 1987-11-23 Hasselblad Ab Victor Anordning vid apparater for astadkommande av en elektrisk signal representerande en bild
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
US5065144A (en) * 1990-04-17 1991-11-12 Analog Devices, Inc. Apparatus for mix-run encoding of image data
JP2911189B2 (ja) * 1990-07-31 1999-06-23 三洋電機株式会社 多画面表示装置

Also Published As

Publication number Publication date
US5396257A (en) 1995-03-07
KR920022912A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
KR950008134B1 (ko) 멀티스크린 디스플레이 장치
JP3659065B2 (ja) 画像表示装置
JP3354741B2 (ja) 中間調表示方法及び中間調表示装置
US5546101A (en) Color display unit with plasma display panel
KR100312362B1 (ko) 불량동화상윤곽을보정하면서동화상을디스플레이하는방법및장치
US5663772A (en) Gray-level image processing with weighting factors to reduce flicker
JPH1115444A (ja) 液晶表示装置およびそれに用いられる液晶制御回路
JPH0318822A (ja) 映像信号補正装置
JPH0564110A (ja) 映像信号補正装置とそれを用いた表示装置
JP3287007B2 (ja) マルチスクリーンディスプレイ
KR100298265B1 (ko) 시각의존특성보정회로,보정방법및표시장치
JP3383190B2 (ja) 階調可変回路および階調可変回路を用いた画像処理装置
JPS61206380A (ja) 画像デイスプレイ装置
JPH10145806A (ja) 白バランス調整回路
JPH077685A (ja) テレビジョン受像機
JPH10214075A (ja) 画像表示装置及び画像表示方法
JP2001282174A (ja) 画像表示装置
CN101257570A (zh) 消隐脉冲电平控制电路
JPH07162816A (ja) 文字放送受信装置
JP3344173B2 (ja) マルチパネル表示装置
US6657619B1 (en) Clamping circuit for liquid crystal display device
JPH04286492A (ja) テレビジョン受像機
JP2610021B2 (ja) 画像出力装置のシェーディング補正装置
JP2000206954A (ja) 画質調整方法及び装置
JPH10210385A (ja) ディスプレイ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20020614

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20030726

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20030726

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000