KR930009147B1 - 효율적인 쿼어드 러쳐 미러 필터 - Google Patents

Abstract

내용 없음.

Description

효율적인 쿼어드 러쳐 미러 필터

제 1 도는 종래의 QMF의 구성도.

제 2 도는 제 1 도의 동작파형도.

제 3 도는 제 1 도중 제 1 로우패스필터(101) 상세도.

제 4 도는 종래의 개선된 QMF 구성도.

제 5 도는 본 발명에 따른 어네러시스 필터의 연산 과정 분할도.

제 6 도는 본 발명에 따른 신데시스 필터의 연산 과정 분할도.

제 7 도는 본 발명에 따른 어네러시스 필터 구성도.

제 8 도는 본 발명에 따른 신데시스 필터 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 어네러시스 필터 200 : 신데시스 필터

11, 14 : 데시메이터 12 : 짝수탭 필터

15 : 홀수탭 필터 16, 21, 25 : 가산기

17, 18 : 감산기 13, 24 : 지연기

19 : 짝수탭 역필터 22 : 홀수탭 역필터

20, 23 : 인터폴레이터

본 발명은 디지탈 신호를 여러개의 주파수 대역으로 분할하여 처리하는 영상 또는 음성의 디지털 전송시스템에 있어서 QMF(Quadrature Mirror Filter : 이하 QMF라 함)에 관한 것으로서, 특히 각 필터계수들의 관계를 이용하여 연산량을 감소시키고 각 처리요소들을 낮은 주파수에 처리할 수 있는 QMF에 관한 것이다.

일반적으로 2 채널 QMF는 주파수 대역을 분할해 감에 따라 신호를 처리하는데 필요한 처리속도가 작아져 처리가 용이해지고 또 전송시 어느 한 주파수 대역 신호에서 오차가 발생되어도 그 대역 제한에만 국한되므로 전체 신호에 미치는 오차의 파급력이 적다는 장점 때문에 널리 사용되고 있다.

제 1 도는 종래의 QMF의 구성도로서, 어네러시스 필터(analysis filter) (100)와 신데시스 필터(Synthesis filter) (200)로 구성된다.

상기 어네러시스 필터(100)는 제 1 로우 패스필터(101) 및 제 1 데시메이터(103)와, 제 1 하이 패스 필터(102) 및 제 2 데시메이터(104))로 구성되며, 상기 제 1 로우패스필터(101)는 H1(Z)로 제 1 하이패스필터(102)는 H2(Z)로 표시한다. 또한 상기 신데시스필터(200)는 제 1 인터폴레이터(105) 및 제 2 로우 패스 필터(107)와, 제 2 인터폴레이터(106) 및 제 2 하이 패스 필터(108), 가산기(109)로 구성된다.

상기와 같이 구성된 QMF의 동작을 살펴보면, 입력단 (P)으로 입력된 신호는 제 1 로우 패스 필터(101)를 통해 필터링하는 동시에 제 1 하이 패스 필터(102)를 통해 필터링하여 제 2a 도와 같이 f1 중심 주파수와 f2 중심 주파수로 대역을 분리 출력한다.

상기 제 1 로우 패스 필터(101) 및 제 1 하이 패스 필터(102)에서 필터링된 제 1-2 데시메이터(103, 104)에 의해 샘플링되어 서브블럭으로 분리하게 된다. 상기 제 1-2 데시메이터(103, 104)의 서브블럭으로 분리된 신호는 제 1-2 인터폴레이터(105, 106)에 의해 오버샘플링되어 원신호로 복원하게 된다. 상기 제 1-2 인터폴레이터(105, 106)에서 복원된 신호는 제 2 로우 패스 필터(107)과 제 2 하이 패스 필터(108)에 의해 필터링되어 재생복원된 신호를 출력하게 된다.

이때 전송오차가 없을 경우 복원된 신호 X(n)은 원신호 x(n)를 완전한 재생을 할 수 있기 위해서는 다음 식(1)의 조건을 만족해야 한다.

│H₁(e^jw)│²+│H₂(e^jw)│²=1 ……………………………… 식(1)

또한 각 필터는

(fs : 샘플링 주파수)에서 3dB이어야 한다. 이러한 조건을 만족하는 함수는 하기 식(2)와 같다.

H₂(Z) = H₁(-Z)

h₂(n) = h₁(n) (-1)²……………………………………………… 식(2)

제 2a 도에서 a1, a2 성분은 크기가 같고 위상이 반대가 되므로 제 2b 도와 같이 완전히 분리된 서브밴드 특성을 얻을 수 있다.

그러나 이상적으로라면 필터 특성이 제 2b 도와 같이 되어야 하나 이렇게 되는 필터를 물리적으로 구현할 수 없다. 따라서 어네러시스와 신데시스부의 필터 특성을 적절히 선정하여 복원된 신호에서 어라이징이 없어지도록 한다.

제 3 도는 제 1 도의 제 1 로우 패스 필터(101)의 구체회로도로서, 입력단(p1)을 통해 입력된 신호를 통과시키는 동시에 한 픽셀씩 지연시켜 n-1 픽셀만큼 지연 출력하는 지연수단과, 입력단(P1)을 통해 입력된 신호와 상기 지연수단에 각각 할 픽셀씩 지연된 n-1 개의 신호를 각각 입력하여 필터 계수를 곱셈하여 각각 출력하는 필터 계수 곱셈수단과, 상기 필터계수 곱셈수단에서 필터계수가 곱셈된 이전 픽셀 신호와 한 픽셀씩 지연된 n-1 개의 신호를 각각 가산하고 상기 가산된 신호를 현재 신호와 가산 출력하는 가산수단으로 구성된다.

상기 구성은 제 1 도의 제 2 로우 패스 필터(107)와 제 1-2 하이 패스 필터(102, 108)의 구성도 동일하다.

상기 제 3 도와 같은 구성의 필터는 처리하려는 신호가 높은 주파수 대역을 가질수록 신호를 처리하는데 연산속도가 높은 문제점이 있어 제 4 도와 같이 구성된 필터를 사용하여 개선하였으나 분할하는 대역이 많아질수록 보다 많은 필터가 사용되어지므로 전체적인 연산량이 늘어나게 되어 결과적으로 점점 복잡해지게 되어 필터를 구현하는 비용이 기하급수적으로 상승되는 문제점이 있었다.

따라서 본 발명의 목적은 QMF를 FIR(Finite impulse response) 필터로 구현시 각 필터 계수들간의 관계를 이용하여 연산에 필요한 요소의 개수를 줄이고, 각 요소의 연산이 되는 속도를 최대한 낮출 수 있는 QMF를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제 5 도는 본 발명에 따른 어네러시스 필터의 연산 과정 분할도이고, 제 6 도는 본 발명에 다른 신데시스 필터의 연산 과정 분할도이다. 제 7 도는 본 발명에 따른 어네러시스 필터의 구성도로서, 디지탈 신호를 받아 다운 샘플링하여 출력하는 제 1 데시메이터(11)와, 상기 제 1 데시메이터(11)에서 다운 샘플링된 신호를 입력하여 짝수번째 계수를 이용하여 필터링하기위한 짝수탭 필터(12)와, 디지탈 신호를 입력하여 한 픽셀 지연 출력하는 지연기(13)와, 상기 지연기(13)의 한 픽셀 지연된 신호를 받아 다운 샘플링하여 출력하는 제 2 데시메이터(14)와, 상기 제 2 데시메이터(14)에서 다운 샘플링된 신호를 입력하여 홀수번째 계수를 이용하여 필터링하기 위한 홀수탭 필터(15)와, 상기 짝수탭 필터(12)와 홀수탭 필터(15)의 필터링된 신호를 가산하여 저역 성분을 출력하는 가산기(16)와, 상기 짝수탭 필터(12)와 홀수탭 필터(15)의 필터링된 신호를 감산하여 고역성분을 출력하는 감산기(17)로 구성된다.

제 8 도는 본 발명에 따른 신데시스 필터의 구성도로서, 상기 가산기(16)의 저역성분 신호와 상기 감산기(17)의 고역성분 신호를 입력하여 감산 출력하는 감산기(18)와, 상기 감산기(18)의 감산된 신호를 입력하여 짝수번째의 계수를 이용하여 역필터링하기 위한 짝수탭 역필터(19)와, 상기 짝수탭 역필터(19)의 필터링된 신호를 받아 업샘플링 하여 출력하는 인터폴레이터(20)와, 상기 가산기(16)의 저역성분 신호와 감산기 (17)의 고역성분신호를 입력하여 가산출력하는 가산기(21)와, 상기 가산기(21)의 가산출력 신호를 입력하여 홀수번째 필터 계수를 이용하여 역필터링하기 위한 홀수탭 역필터(220와, 상기 홀수탭 역필터(22)에서 역필터링된 신호를 입력하여 업샘플링하여 출력하는 인터폴레이터(23)와, 상기 인터폴레이터(23)의 업샘플링된 신호를 한 픽셀 지연시켜 출력하는 지연기(24)와, 상기 인터폴레이터(20)에서 업샘플링된 신호와 상기 지연기(24)에서 한 픽셀지연된 신호를 입력하여 가산 출력하는 가산기(25)로 구성된다.

상기 구성에 의거 본 발명의 일 실시예를 제 5-8 도를 참조하여 상세히 설명한다.

어네러시스 필터와 신데시스 필터의 상호연관성을 이용하여 연산횟수를 줄이고 낮은 레이트에서 연산이 수행되기 위해서 FIR 필터를 이용하게 되며 제 5 도에서 어네러시스 필터는 하기 식(3)과 같이 나타낼 수 있다.

상기 식(3)에서 필터계수의 성분을 짝수(even)성분과 홀수(odd) 성분으로 분할할 수 있다. 이때 N 이 짝수이면(N=2K, K=정수) 어네러시스 필터 H(Z)은 하기 식(4)와 같이 나타낼 수 있다.

상기 식(4)에서 짝수성분과 홀수성분을 분할하여 연산하는 과정도는 제 5 도와 같으며 여기서 h(0), h(1), h(2)…h(2K-1)는 필터계수이며 상수이므로 데시메이터와 바꾸어 연산할 수 있다. 데시메이터와 지연기를 바꾸어 연산하게 되면,

S(m)=x(Mm)

y(m)=S(m-k)=x{M(m-k)}=x(Mm-Mk)가 된다.

이로 인해 제 5 도와 같은 본 발명의 어네러시스 필터를 구성할 수 있다.

또한 신데시스 필터는 필터계수를 각각 h(n) 및 -(-1)ⁿh(n), n=0, 1, 2, …N-1인 관계가 되며 제 6 도의 듀얼시스템(Dual system)은 제 7 도와 같다. 여기서 상기 듀얼시스템이란 블럭다이어그램에서 입력과 출력을 화살표방향으로 바꾸어 주고, 데시메이터는 인터폴레이터로, 인터폴레이터는 데시메이터로 바꾸어 준다. 이때 신호가 분할되는 브랜취 포인트(Branch Point)는 신호가 더해지는 "서밍 포인트(Summing Point)로, 서밍포인트(Summing Point)는 브랜취 포인트(Branch Point)로 하였을때의 결과적인 시스템을 의미한다. 그리고 상기 제 7 도는 두 개의 FIR 필터를 각각 구성한 구조이나 짝수(even) 부분과 홀수(odd)부분의 로우패스 필터와 하이패스 필터에서 동일한 구조를 가지므로, 입출력 관계를 제 8 도처럼 바꾸어 하나의 필터 모듈을 사용하여 나타낼 수 있다.

이와 같이 구성된 QMF 동작은 제 7-8 도를 참조하여 설명하면, 입력단(P1)을 통해 입력된 디지탈 신호는 제 1 데시메이터(11)에서 다운 샘플링되어 출력하게 된다. 상기 제 1 데시메이터(11)에서 다운 샘플링된 신호는 다수의 지연기(D₂, D₄…D_2k-2)에 의해 각각 지연 출력하게 된다. 상기 제 1 데이메이터(11)에서 다운샘플된 신호와 상기 다수의 지연기(D₂, D₄…D_2k-2)로부터 지연된 신호르 각각 입력하게 되는 다수의 멀티플라이어{h(0), h(2), …h(2k-2)}는 짝수번째의 필터계수를 각각 곱셈하여 출력하게 된다. 상기 다수의 멀티플라이어{h(0), h(2), …h(2K-2)}에서 짝수번째의 필터계수가 곱셈된 신호는 다수의 가산기(A₂, A₄, …A_2K-2)에서 누진 가산 출력하게 된다. 이와 같이 동작되는 짝수탭 필터(12)를 He(Z)로 표시하면 하기 식(5)와 같다.

또한 입력단(P1)을 통해 입력된 디지탈 신호는 지연기(13)에서 한 픽셀 지연 출력하게 된다. 상기 지연기(13)에서 한 픽셀 지연된 신호는 제 2 데시메이터(14)에서 다운 샘플링되어 출력하게 된다.

상기 제 2 데시메이터(14)에서 다운 샘플링된 신호는 다수의 지연기(D₁, D₃…D_2k-1)에 의해 각각 지연 출력하게 된다.

상기 제 2 데시메이터(14)에서 다운 샘플링된 신호와 상기 다수의 지연기(D₁, D₃…D_2k-1)에서 지연된 신호를 각각 입력하게 되는 다수의 멀티플라이어{h(1), h(3), …h(2k-1)}는 홀수번째의 필터계수를 각각 곱셈하여 출력하게 된다. 상기 다수의 멀티플라이어{h(1), h(3), …h(2k-1)}에서 홀수번째의 필터계수가 곱셈된 각각의 신호는 다수의 가산기(A₁, A₃…A_2k-1)에서 누진 가산 출력하게 된다. 이와 같이 동작되는 홀수탭 필터(15)를 Ho(Z)로 표시하면 하기식(6)과 같다.

이로인해 상기 가산기(A_2k-2, A_2k-1)로부터 각각 누진 가산 출력된 신호는 가산기(16)에서 가산되어 저역성분 신호 yl(n)를 출력하게 된다.

또한 상기 가산기(A_2k-2, A_2k-1)로 부터 각각 누진 가산 출력된 신호는 감산기(17)에서 감산되어 고역 성분 신호 y2(n)를 출력하게 된다.

상기와 같이 어네러시스 필터(100)에서 출력된 저역 성분 신호 y1(n)과 고역 성분 신호 y2(n)를 입력하는 감산기(18)는 상기 두 입력 신호를 감산하여 출력하게 된다. 상기 감산기(18)에서 감산된 신호는 짝수탭 역필터(19)에서 역필터링 출력하게 된다.

이때 상기 감산기(18)에서 감산된 신호는 다수의 멀티플라이어(B2k-2, B2k-4,…B2)에 의해 짝수번째 필터 계수가 곱셈되어 각각 출력하게 된다. 상기 멀티플라이어(B2k-2)에서 곱셈된 필터 계수는 지연기(P2k-2)에서 한 샘플 지연되어 가산기(S2k-4)에 의해 멀티플라이어(B2k-4)에서 곱셈된 필터계수와 가산된다. 상기 가산기(S2k-4)에서 가산된 신호는 지연기(P2k-4)로 입력되어 한 샘플 지연되며 상기 멀티플라이어(B2k-6)에서 곱셈되는 필터계수와 가산 출력하게 된다.

이와 같은 방식으로 가산된 신호가 한 샘플씩 지연되어 계속해서 누진 가산되면 상기 멀티플라이어(B2)에서 최종 곱셈된 필터계수와 가산기(S2)에서 가산 출력하게 된다. 상기 가산기(S2)에서 누진 가산된 신호는 인터폴레이터(20)를 통해 업샘플링 출력하게 된다.

또한 어네러시스 필터(110)에서 출력된 저역 성분 신호 y1(n)과 고역 성분 신호 y2(n)를 입력하는 가산기(21)는 상기 두 입력신호를 가산하여 출력하게 된다. 상기 가산기(21)에서 가산 출력된 신호는 홀수탭 역필터(22)로 입력되어 상기 짝수탭 필터(19)와 동일한 동작으로 역필터링하여 출력하게 된다. 상기 홀수탭 역필터(22)에서 역필터링된 신호는 인터폴레이터(23)를 통해 업샘플링 출력하게 된다. 상기 인터폴레이터(23)에서 업샘플링된 신호는 지연기(24)에서 한 샘플 지연 출력하게 된다. 상기 지연기(24)에서 한 샘플지연된 신호와 상기 인터폴레이터(32)에서 업샘플링된 신호를 입력하는 가산기(25)는 상기 두신호를 가산하여 복원된 원신호를 출력하게 된다.

상술한 바와 같이 2채널 QMF에 있어서 각 필터계수간의 관계를 이용하여 연산에 필요한 요소의 개수를 최소로 줄이고, 각 요소의 연산이 되는 속도를 최대한 낮추어 하드웨어 구성을 간소화할 수 있으며, 또한 비용을 절감할 수 있으며, 낮은 주파수 대에서 사용할 수 있어 효율을 높일 수 있는 이점이 있다.

Claims (1)

1. 2채널 쿼어드 러쳐 미러 필터에 있어서, 디지탈 신호를 받아 다운 샘플링하여 출력하는 제 1 데시메이터(11)와, 상기 제1 데시메이터(11)에서 다운 샘플링된 신호를 입력하여 짝수번째 계수를 이용하여 필터링하기 위한 짝수탭 필터(12)와, 디지탈 신호를 입력하여 한 픽셀 지연 출력하는 지연기(13)와, 상기 지연기(13)의 한 픽셀 지연된 신호를 받아 다운 샘플링하여 출력하는 제 2 데시메이터(14)와, 상기 제 2 데시메이터(14)에서 다운 샘플링된 신호를 입력하여 홀수번째 계수를 이용하여 필터링하기 위한 홀수탭 필터(15)와, 상기 짝수탭 필터(12)와 홀수탭 필터(15)의 필터링된 신호를 가산하여 저역 성분을 출력하는 가산기(16)와, 상기 짝수탭 필터(12)와 홀수탭 필터(15)의 필터링된 신호를 감산하여 고역성분을 출력하는 감산기(17)와, 상기 가산기(16)의 저역성분 신호와 상기 감산기(17)의 고역성분 신호를 입력하여 감산 출력하는 감산기(18)와, 상기 가산기(18)의 가산된 신호를 입력하여 짝수번째의 계수를 이용하여 역필터링하기 위한 짝수탭 역필터(19)와, 상기 짝수탭 역필터(19)의 역필터링된 신호를 받아 업샘플링하여 출력하는 인터폴레이터(20)와, 상기 가산기(16)의 저역성분 신호와 감산기(17)의 고역성분신호를 입력하여 가산출력하는 가산기(21)와, 상기 가산기(21)의 가산출력 신호를 입력하여 홀수번째 필터 계수를 이용하여 역필터링하기 위한 홀수탭 역필터(22)와, 상기 홀수탭 역필터(22)에서 역필터링된 신호를 입력하여 업샘플링하여 출력하는 인터폴레이터(23)와, 상기 인터폴레이터(23)의 업샘플링된 신호를 한 픽셀 지연시켜 출력하는 지연기(24)와, 상기 인터폴레이터(20)에서 업샘플링된 신호와 상기 지연기(24)에서 한 픽셀지연된 신호를 입력하여 가산 출력하는 가산기(25)로 구성됨을 특징으로 하는 퀴어드러쳐 미러 필터.

Images