JPH0693596B2 - フィルタ及びそれを用いるデータ伝送システム - Google Patents

Description

【発明の詳細な説明】 この発明はアナログまたはデジタルサンプル形態のデー
タ伝送システムに関する。

サンプルシステムにおいて、伝送帯域はダウンサンプリ
ングによって減少させることができる。これは、それの
最も単純な形態において、伝送数を減少するためにサン
プルをドロッピングすることを必要とする。ここで、伝
送すべきサンプルストリームが１以上では、サンプルス
トリームをダウンサンプリングし次いでマルチプレキシ
ングすることで、必要なチャンネル数を減少することが
できる。若し、このようなストリームが二つの場合は、
サンプルを交互にドロッピングすることによってダウン
サンプリングがなされ、次いでサンプルをインターリー
ビングすることによってマルチプレックス化され、この
結果として生じるサンプルレートは元のストリームの１
つと同じである。

この発明は、アナログまたはデジタルサンプル形態で信
号をフィルタリングするフィルタを提供するもので、ス
テージへ入力されるサンプルに対して複数の係数を適用
する共通入力と各別の出力を伴った複数のマルチプライ
ヤセクションを有するマルチプライヤステージと、交互
に直列に接続された複数の遅延セクションおよび加算ネ
ットワークとを有して上記マルチプライヤセクションの
一つの出力が上記最初の遅延セクションに直列に接続さ
れその他のマルチプライヤセクションの各出力がそれぞ
れ加算ネットワークに接続されている遅延および加算ネ
ットワークとから構成される。

この発明の特徴および利点は、図面と共に採用された次
の実施例の説明から明らかにされる。

第１図はサンプル信号の周波数スペクトラムを示す図、 第２図はダウンサンプル信号の周波数スペクトラムを示
す図、 第３図は理想的なプリ・フィルタの周波数応答を示す
図、 第４図はプリ・フィルタリングを伴ったダウンサンプリ
ングシステムの基本形態のブロック図、 第５図は第４図のシステムに使用されるプリ・フィルタ
のブロック図、 第６図は第５図のプリ・フィルタに代えて使用すること
ができるプリ・フィルタ構成のブロック図、 第７図はこの発明に従ったプリ・フィルタ構成のブロッ
ク図、 第８図は第７図の構成によって処理された信号を受信す
る受信装置の一部のブロック図である。

サンプルシステムの周波数スペクトラムは第１図に略述
される。このスペクトラムはサンプリング周波数の倍数
となる繰り返し周期を有している。ダウンサンプリング
はダウンサンプル周波数の倍数でスペクトラム繰り返し
をもたらす。サンプリング周波数を1/2にしたダウンサ
ンプリングは、第２図に示されるようにサンプリング周
波数を1/2にした繰り返しをもたらす。この繰り返しス
ペクトラムは、単純な手段によっては除去することがで
きないエイリアシングに起因してオーバーラップされて
しまう。

しかるに、このエイリアシングはダウンサンプリングの
前にプリ・フィルタリングを行なうことによって防止し
得るかあるいは減少せしめることができる。理想的なプ
リ・フィルタは第３図に示されるような“ブリックウォ
ール”状の振幅特性を有している。カットオフ周波数は
ダウンサンプルされた周波数の1/2である。最も簡単な
実際上のプリ・フィルタは1/2:1/2の比率を有した二つ
のサンプルの平均である。このプリ・フィルタの周波数
特性は元のサンプリング周波数の1/2で零となるので、
エイリアスを減少するがそれを除去することはしない。
より複雑化されたフィルタおよび多くのサンプルを使用
すると、上述の特性を改良することができる。

ここで、二つのサンプルストリームＸおよびＹは同じよ
うにフィルタされ、ダウンサンプルされ、そして各サン
プルをインターリービングすることによってマルチプレ
ックス化され、そのハードウエアは第４図に示すように
各サンプルストリームＸおよびＹをそれぞれプリ・フィ
ルタ10Xおよび10Yを通した後それぞれダウンサンプリン
グ回路11Xおよび11Yを通して同じレートで通過せしめる
ことによって実行される。上記ダウンサンプルされたス
トリームはマルチプレッキシング回路12を用いてマルチ
プレックス化される。各プリ・フィルタ10はしばしばＮ
なる係数のフィルタとして第５図に示すような構成によ
って実施される。このプリ・フィルタはデータストリー
ムのサンプル周期に等しい遅延周期をそれぞれ有した遅
延回路14の縦続体から構成される。各遅延回路14の入力
はそれぞれフィルタ係数回路15を介して加算回路16に接
続され、その出力がフィルタされた出力となる。終段遅
延回路14の出力は同じく回路15を介して加算回路に接続
されている。このシステムにおいては、かかるプリ・フ
ィルタが二つ必要となる。

しかるに、この装置は異なるテクニックを使用してハー
ドウエアの削減をもたらす如く改善することが可能であ
る。第６図に示すようなプリ・サムテクニックを使用し
たフィルタで実施することが考えられる。第５図と同一
部分には同一符号が使用されている。しかるにこの場
合、各サンプルはフィルタの入力にそれが発生するよう
に、それぞれ遅延回路14の出力に接続された各加算ステ
ージ18に接続されているｎ−１個のｎフィルタ係数回路
15の全てに供給されている。ｎ番目の回路15は上記フィ
ルタ入力と第１遅延回路14の入力との間に接続されてい
る。第５図および第６図に示されるフィルタの出力は同
じであるので、第６図のフィルタは第５図のフィルタに
置き換えて使用することができる。このプリ・サム構成
は二つのサンプルストリームがフィルタされ、ダウンサ
ンプルされ且つマルチプレックス化される状況に適して
いる。これは、このシステムが各サンプルストリームを
二つの分離しているストリームに対して一つの動作で先
ずマルチプレックス化しそれからダウンサンプルする如
く切換えることができるという理由のためである。この
結果として各ストリームは二つの位相で分割されている
一つのフィルタでフィルタされることになる。この実行
は第７図にｎなる係数のフィルタとして示されている。
第７図はマルチプレキシング部を含む全体のシステムを
示している。ハードウエアの減少は必要となるフィルタ
が一つのみであることを意味している。第６図に示され
た同一部分には同一符号が用いられるので、ここでは説
明をしない。

一例として、このテクニックはテレビジョン画像を符号
化するMACシステムのカラーチャンネルに使用されるプ
リ・フィルタを実現するために利用することができる。

カラー情報は先ず色差信号ＵおよびＶとしてコード化さ
れる。このＵおよびＶは、それからさらに、一つのカラ
ーチャンネルを生成するために各ラインを交互にインタ
ーリービングすることによってコード化される。これは
エイリアス成分を減少するためにプリ・フィルタを必要
とするダウンサンプリング処理である。この例において
各サンプルは８ビットワイドバイトデータのストリーム
からなるテレビジョン画像の各ラインである。

このテクニックのその他の応用は、伝送システムおよび
デジタルビデオテープレコーディングのビットレート減
少用である。

このプリ・フィルタ構成は我々の関連国際出願PCT/GB/8
3/00022に記述されているフィルタを実施するために使
用することができる。

国内用テレビジョン受信装置のような受信ステーション
において、第７図に示されている反転動作はＸおよびＹ
データストリームを再現させるための補間を伴って実行
されることになる。これに適した受信装置のブロック図
は第８図に示される。

第８図において、受信装置への入力は第７図に示されて
いるＸおよびＹデータストリームからの代わるがわるの
サンプルでなる。各サンプルはビデオの１ラインに等し
い期間によってサンプルを遅延させる第１の遅延回路28
を介して供給され、この遅延回路20の出力は、同じよう
な第２の遅延回路21に供給されると共にスイッチングネ
ットワーク23に供給される。上記遅延回路21の出力は上
記遅延回路20に対する入力サンプルが同時に与えられる
加算回路22に供給され、ここで二つのラインからのサン
プルは先に加算されてから係数によって除算されるが、
この二つのことは伝送前のダウンサンプリング動作によ
って抜き去られたサンプルに代えて補間されたサンプル
を生成するために外ならない。

上記スイッチングネットワーク23は実際のおよび補間さ
れたサンプルの代わるがわるからなる各データストリー
ムでもつてＸおよびＹデータストリームを再現するよう
に動作する。

Claims (2)

【特許請求の範囲】
1. 【請求項１】アナログまたはディジタルサンプル形態の
   信号をフィルタリングするフィルタであって、 入力されるサンプルに対して複数の係数を与えるために
   配置され、それぞれ、共通入力端を各別に有する複数の
   マルチプライヤユニット（15）を備える第１及び第２の
   セクションとを有するマルチプライヤステージと、 それぞれ上記マルチプライヤステージの第１及び第２の
   セクションに対応して接続されると共に互いに直列にイ
   ンターリーブされた第１及び第２のセクションに分割さ
   れた複数の遅延ユニット（14）と交互に直列に接続され
   た複数の加算ユニット（18）とを備える遅延及び加算ネ
   ットワークと、 ２つの入力信号を並列に受けると共に各入力信号からの
   サンプルを上記マルチプライヤステージの各セクション
   に交互に供給するもので、上記マルチプライヤステージ
   の第１のセクションが上記入力信号の一方の奇数サンプ
   ル及び上記入力信号の他方の偶数サンプルを受けるよう
   にし且つ上記マルチプライヤステージの第２のセクショ
   ンが上記入力信号の一方の偶数サンプル及び上記入力信
   号の他方の奇数サンプルを受けるようにするスイッチン
   グ構成とを具備し、 上記マルチプライヤステージの第１のセクションにおけ
   るマルチプライヤユニット（15）の各出力端が上記遅延
   及び加算ネットワークの第１のセクションにおける遅延
   ユニット（14）の各入力端に直接または対応する加算ユ
   ニット（18）を介して接続されていると共に、上記マル
   チプライヤステージの第２のセクションにおける上記マ
   ルチプライヤユニット（15）の各出力端が上記遅延及び
   加算ネットワークの第２のセクションにおける遅延ユニ
   ット（14）の各入力端に対応する加算ユニット（18）を
   介して接続されていることを特徴とするフィルタ。
2. 【請求項２】アナログまたはディジタルサンプル形態の
   信号をフィルタリングするフィルタを併合する伝送装置
   及び上記フィルタによって生成される信号を受信する受
   信装置とを具備するデータ伝送システムであって、 上記フィルタが、入力されるサンプルに対して複数の係
   数を与えるために配置され、それぞれ、共通入力端を各
   別に有する複数のマルチプライヤユニット（15）を備え
   る第１及び第２のセクションとを有するマルチプライヤ
   ステージと、 それぞれ上記マルチプライヤステージの第１及び第２の
   セクションに対応して接続されると共に互いに直列にイ
   ンターリーブされた第１及び第２のセクションに分割さ
   れた複数の遅延ユニット（14）と交互に直列に接続され
   た複数の加算ユニット（18）とを備える遅延及び加算ネ
   ットワークと、 ２つの入力信号を並列に受けると共に各入力信号からの
   サンプルを上記マルチプライヤステージの各セクション
   に交互に供給するもので、上記マルチプライヤステージ
   の第１のセクションが上記入力信号の一方の奇数サンプ
   ル及び上記入力信号の他方の偶数サンプルを受けるよう
   にし且つ上記マルチプライヤステージの第２のセクショ
   ンが上記入力信号の一方の偶数サンプル及び上記入力信
   号の他方の奇数サンプルを受けるようにするスイッチン
   グ構成とを具備し、 上記マルチプライヤステージの第１のセクションにおけ
   るマルチプライヤユニット（15）の各出力端が上記遅延
   及び加算ネットワークの第１のセクションにおける遅延
   ユニット（14）の各入力端に直接または対応する加算ユ
   ニット（18）を介して接続されていると共に、上記マル
   チプライヤステージの第２のセクションにおける上記マ
   ルチプライヤユニット（15）の各出力端が上記遅延及び
   加算ネットワークの第２のセクションにおける遅延ユニ
   ット（14）の各入力端に対応する加算ユニット（18）を
   介して接続されていると共に、 上記受信装置が同一タイプの２つの隣り合うサンプルか
   らそれぞれ欠落されたサンプルと等価なサンプルに補間
   する手段と、伝送され且つ補間されたサンプルから２つ
   の元の入力信号を再構築するために1/2のサンプルレー
   トで動作するスイッチング手段とを具備することを特徴
   とするデータ伝送システム。