KR930008866B1 - 반도체장치 및 그 제조방법 - Google Patents

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법

제 1 도는 본 발명의 제 1 실시예에 따른 반도체장치의 패턴평면도.

제 2 도는 제 1 도의 2-2선에 따른 단면도.

제 3 도는 제 1 도의 3-3선에 따른 단면도.

제 4a-4e 도는 제 2 도의 단면에 대응되게 각각 제조공정순으로 나타낸 단면도.

제 5a-5c 도는 제 3 도의 단면에 대응되게 각각 제조공정순으로 나타낸 단면도.

제 6 도는 종래의 반도체장치의 패턴평면도.

제 7 도는 제 6도의 7-7선에 따른 단면도.

제 8 도는 제 6 도의 8-8선에 따른 단면도.

제 9a~9e 도는 제 7 도의 단면에 대응되게 각각 제조공정순으로 나타낸 단면도.

제 10a~10c 도는 제 8 도의 단면에 대응되게 각각 제조공정순으로 나타낸 단면도.

* 도면의 주요부분에 대한 부호의 설명

100 : 실리콘기판 101 : 소자영역

102 : 소자분리영역 104A : 부유게이트

106A : 선택게이트 106B : 독출게이트

108A : 제어게이트 110 : 층간절연막

112 : 알루미늄층 150 : 배선층

200 : 포토레지스트 202 : 마스크

203 : 광투과부 204 : 자외선

208 : 포토레지스트 패턴

[산업상의 이용분야]

본 발명은 반도체장치 및 그 제조방법에 관한 것으로, 특히 층간절연막상에 배선층을 구비하고, 또한 층간절연막상의 한 표면에 기판상에 형성된 다른 배선층이나 소자영역과 소자분리영역의 경계부 등에 의해 생긴 단차영역(段差領域)을 구비한 반도체장치 및 그 제조방법에 관한 것이다.

[종래의 기술 및 그 문제점]

종래의 층간절연막의 한 표면에 단차영역을 구비한 반도체장치로서 EEPROM의 메모리셀을 예로들어 설명하면 다음과 같다.

제 6 도는 종래 EEPROM의 메모리셀의 평면패턴 일부를 나타낸 것이고, 제 7 도는 제 6 도의 7-7선에 따른 단면도이며, 제 8 도는 제 6 도의 8-8선에 따른 단면도이다.

제 6 도 내지 제 8 도에 나타낸 것처럼, 종래의 EEPROM의 메모리셀은 소자영역(101) 및 소자분리영역(102)을 주표면상에 구비한 실리콘기판(100)과 이 기판(100)상에 형성된 부유게이트(104A), 이 부유게이트(104A)상에 절연막을 매개하여 용량결합되도록 형성된 제어게이트(108A), 이들 양쪽에 떨어져서 각각 형성된 적층구조의 선택게이트(106A) 및 적층구조의 독출게이트(106B) 등으로 구성되어 있다. 전면에는 이들 각종 게이트를 서로 전기적으로 분리시키기 위한 층간절연막(110)이 형성되어 있다. 층간절연막(110)상에는 컬럼선택배선등을 구성하는 배선층(114)이 형성되어 있다.

상술한 것과 같은 구성의 메모리셀에 있어서, 예컨대 배선패턴의 관점에서의 제약등으로 인하여 배선층(114)이 예컨대 독출게이트(106B) 및 제어게이트(108A) 상호간의 일부상에서 구부려져서 배치된다.

이때, 종래에는 상술한 상호간상(相互間上)에 있어서 본래 형성되어야 할 배선층(113)의 폭 W1보다 가는 폭 W2를 지닌 배선층(114)이 형성된다. 이는 "가는 배선"이라는 문제를 낳고 있다.

상기한 가는 배선은 상술한 상호간상 뿐만 아니라, 소자영역(101)과 소자분리영역(102)의 경계부(103) 근방에 배선층(114)의 측면이 배치된 경우에도 생긴다. 여기에서도 본래 형성되어야 할 배선층(113)의 폭 W3보다 가는 폭 W4를 지닌 배선층(114)이 형성된다.

또한, 상술한 경계부(103)는 제 8 도에 나타낸 것처럼 제조중에서의 갖가지 에칭공정 등의 영향에 의해 소자분리영역(102)이 소자영역(101)의 표면으로부터 움푹 파인 상태로 되어 있기 때문에 층간절연막(110)의 상면(130)이 복잡한 凹凸형상으로 되게 된다.

상술한 것과 같은 가는 배선은 반도체장치의 제조방법, 특히 배선층(114)을 형성할 때에 문제가 있다고 추측된다.

다음에는 제 9 도 및 제 10 도를 참조하여 종래의 제조방법에 대해 설명한다.

제 9a~e 도는 제 7 도에 대응된 단면을 제조공정순으로 나타낸 도면이고, 제 10a~c 도는 제 8 도에 대응된 단면을 요소로 하는 공정만을 차례로 나타낸 도면이다.

우선, 제 9a 도에 나타낸 것처럼 실리콘기판(100)의 주표면상에 통상적인 소자분리기술을 이용하여 선택적으로 소자분리영역(102)을 형성한 다음, 통상적인 제조방법에 따라 부유게이트(104A)와 제어게이트(108A), 선택게이트(106A) 및 독출게이트(106B)를 형성한다. 이어서 전면에 층간절연막(110)을 형성한 다음, 전면에 배선층으로 되는 알루미늄층(112)을 형성한다.

이어서, 제 9b 도에 나타낸 것처럼 알루미늄층(112)상에 포토레지스트(200)를 도포한다.

이어서, 제 9c 도 및 제 10a 도에 나타낸 것처럼 폭이 P1,P3로 되는 광투과부(203 : 光透過部)를 갖는 마스크(202)를 이용하여 자외선(204)을 조사함으로써, 포토레지스트(200)를 선택적으로 노광시킨다.

한편, 상기 광투과부(203)는 상술한 제 6 도 내지 제 8 도에 나타낸 배선층(114)을 포함하는 소정의 배선패턴으로 되어 있다.

또한, 제 9c 도 및 제 10a 도에 나타낸 폭 P1은 상기 배선층(114)이 형성되어야 할 폭 W1에 대응되고, 폭 P3는 형성되어야 할 배선폭 W3에 대응되는 것이다. 더욱이, 광투과부(203)에 의해 묘사된 배선패턴은 독출게이트(106B) 및 제어게이트(108A) 상호간의 일부상을 구부려 꺽어지며 배치되는 배선층을 형성하기 때문에, 알루미늄층(112)의 밑바닥 막인 층간절연막(110)의 각종 게이트에 의해 생긴 단차영역에 걸리고 있다. 이 단차영역은 알루미늄층(112)과 접하는 층간절연막(110)의 상면(130)이 기판(100)의 주표면에 대해 경사져 있는 영역의 것을 말한다.

마찬가지로, 광투과부(203)는 소자영역(101)과 소자분리영역(102)의 경계부(103)상에 연하는 배선층을 형성하기 때문에, 경계부(103)에서의 움푹 파인 영역에 의해 생긴 단차영역(상술한 복잡한 凹凸 형상을 지칭함)에도 걸리고 있다.

여기에서, 밑바탕 층간절연막(110)의 상면(130)이 상술한 단차영역에 따라 기판(100)의 주표면에 대해 경사져 있기 때문에, 그 위에 형성되는 알루미늄층(112)은 그 경사를 반영한 상태로 형성된다. 이로써, 알루미늄층(112)이 포토레지스트(200)와 접하는 면(132)도 기판(100)의 주표면에 대해 경사진다. 그 결과, 포토레지스트(200)내를 투과한 일부 자외선(205)이 상술한 면(132)에서 반영되어, 노광되어야 할 포토레지스트(200)의 영역이 제 9d 도 및 제 10b 도의 영역(206)으로 나타낸 것처럼 좁아진다.

상기한 것처럼 노광된 포토레지스트(200)를 현상하면, 제 9e 도 및 제 10c 도에 나타낸 것처럼 본래 형성되어야 할 포토레지스트 패턴(207)보다 폭이 좁은 포토레지스트 패턴(208)이 형성된다. 이 폭이 좁은 패턴(208)을 마스크로 이용하여 알루미늄층(112)을 에칭해서 배선층을 형성하면, 제 6 도 내지 제 8 도에 나타낸 것과 같이 본래 형성되어야 할 배선층(113)보다 폭이 좁은 배선층(114)이 형성된다.

이러한 폭이 좁은 부분을 지닌 배선층(114)에서는 예컨대 도시하지 않은 표면보호막을 형성한 때에 배선층(114)이 잘려지기 쉬어서 수율의 저하를 초래하고 있다. 또한, 이때에 배선층(114)이 잘려지지 않았다 해도 시장출하후에 가늘게 된 부분에 있어서 배선이 열화되기 쉬우므로, 장치사용중에 배선이 잘려지는 문제를 초래할 우려도 있어서, 배선의 신뢰성 내지는 장치 자체의 신뢰성을 저하시킬 수 있다.

상기한 것처럼 종래의 반도체장치에서는 배선층으로 되어야 할 금속층의 밑바닥 층이 가지고 있는 단차영역이 고려되지 않고 배선층 패턴이 얻어지고 있었다. 그리하여, 배선이 가늘어져서 수율의 저하 및 장치의 신뢰성 저하를 조장하는 결과를 낳고 있었다.

[발명의 목적]

본 발명은 상기한 문제점을 감안하여 이루어진 것으로서, 단차영역상에 걸리게끔 형성되는 배선층을 갖춘 반도체기억장치에 있어서, 그 배선층이 가늘게 되지 않도록 하면서 높은 수율로 제조할 수 있는 구조를 가지고 또한 신뢰성이 높은 반도체장치 및 그 제조방법을 제공하고자 함에 그 목적이 있다.

[발명의 구성]

상기한 목적을 달성하기 위한 본 발명의 반도체장치는, 주표면상에 소자분리영역 및 소자영역을 갖춘 반도체기판과, 이 기판상에 형성된 절연막, 이 절연막의 한 표면상에 형성된 배선층을 구비한 반도체장치에 있어서, 상기 절연막의 한 표면에는 상기 기판의 주표면에 대해 경사져 있는 단차영역이 있고, 상기 단차영역상에 걸리게 형성되는 배선층은 그 측면중 상기 단차영역에 대해 대략 평행하게 존재하는 측면이 상기 단차영역으로부터 벗어나게 형성되고, 상기 한표면과 상기 주표면이 대략 평행하게 같은 영역에 배치된 것을 특징으로 한다.

더욱이, 상기 단차영역 근방의 상기 절연막과 상기 기판의 사이에는 상기 배선층과는 다른 제 2 배선층이 존재하고 있고, 상기 제 2 배선층 윗쪽에 상기 배선층의 단차영역에 대해 대략 평행하게 존재하는 측면을 배치한 것을 특징으로 한다.

더욱이, 상기 단차영역의 근방의 상기 절연막의 하부에는 상기 기판 주표면에서의 상기 조사분리영역과 상기 소자영역의 경계부가 존재하고 있고, 상기 소자영역 윗쪽에 상기 배선층의 단차영역에 대해 대략 평행하게 존재하는 측면을 배치한 것을 특징으로 한다.

또한, 그 제조방법은, (a) 반도체기판의 주표면상에 소자영역을 분리시키는 소자분리영역을 형성하는 공정과, (b) 상기 기판상에 제 1 배선층을 형성하는 공정, (c) 전면에 절연막을 형성하는 공정, (d) 상기 절연막의 한 표면상에 제 2 배선층을 형성하는 공정의 결합으로 이루어진 반도체장치의 제조방법에 있어서, 상기 절연막중 상기 소자분리영역과 상기 소자영역의 경계부 근방 및 상기 제 1 배선층 근방의 한 표면에 상기 기판의 주표면에 대해 경사져 있는 단차영역이 있는 상태하에서, 상기 단차영역상에 걸리는 제 2 배선층을 형성하는 경우에, 상기 (d)공정에서 상기 제 2 배선층의 측면중 상기 단차영역에 대해 대략 평행한 측면을 상기 단차영역으로부터 벗어나게 하고, 또한 상기 한 표면과 상기 주표면이 대략 평행하게 같은 영역에 배치되는 패턴을 묘사한 마스크를 이용하여 그 제 2배선층을 형성하는 것을 특징으로 한다.

[작용]

상기한 반도체장치에 있어서 상기 단차영역에 걸리게 형성되는 배선층은 그 측면중 단차영역에 대해 대략 평행하게 연장되는 측면이 상기 단차영역으로부터 벗어나게 되고, 또한 층간절연막의 한 표면과 기판의 주표면이 대략 평행하게 같은 영역에 배치되므로, 즉, 단차영역을 타고 넘도록 형성되므로, 단차영역에 있어서 배선이 가늘어지지 않고 충분히 넓은 폭을 갖는 배선층이 형성되게 된다. 이에 따라 제조공정중 및 장치 사용중의 어떤 경우에 있어서도 배선층이 잘려지기 어렵게 되어, 높은 수율로 제조할 수 있는 구조로 됨과 더불어 장치자체의 신뢰성이 향상되게 된다.

또한, 그 제조방법에 있어서는, 제 2 배선층의 측면중 상기 단차영역에 대해 대략 평행한 측면을 상기 단차영역으로부터 벗어나게 하고, 또한 상기 한 표면과 상기 주표면이 대략 평행하게 같은 영역에 배치되는 마스크를 이용하여 형성하므로, 포토레지스트를 투과한 일부의 빛이 제 2 배선층으로 되는 금속막 표면에서 반사되었다 해도 그 빛은 대략 입사되어 온 방향으로 반사된다. 이에 따라 상기 마스크에 묘사되어 있는 패턴을 충실하게 포토레지스트에 묘사할 수 있게 된다.

[실시예]

이하, 도면을 참조하여 본 발명의 1실시예를 상세히 설명한다.

이 실시예에서는 EEPROM의 메모리셀을 예로들어 설명한다.

제 1 도는 본 발명의 실시예에 따른 EEPROM의 메모리셀 평면패턴의 일부를 나타낸 도면이고, 제 2 도는 제 1도중의 2-2선에 따른 단면도, 제 3 도는 제 1 도중의 3-3선에 따른 단면도이다.

제 1 도 내지 제 3 도에 나타낸 것처럼 EEPROM의 메모리셀은 소자영역(101) 및 소자분리영역(102)을 주표면상에 지닌 실리콘기판(100)과, 이 기판(100)상에 형성된 부유게이트(104A), 이 부유게이트(104A)상에 절연막을 매개하여 용량결합되도록 형성된 제어게이트(108A), 이들 양쪽에 떨어져서 각각 형성된 적층구조의 선택게이트(106A) 및 적층구조의 독출게이트(106B) 등으로 구성되어 있다. 전면에는 이들 각종 게이트를 서로 전기적으로 분리시키기 위한 층간절연막(110)이 형성되어 있다. 층간절연막(110)상에는 컬럼선택배선 등을 구성하는 배선층(150)이 형성되어 있다.

상술한 구성의 메모리셀에 있어서, 예컨대 배선패턴의 관점에서의 제약등에 의해 배선층(150)을 예컨대 독출게이트(106B) 및 제어게이트(108A) 상호간의 일부에서 구부려 배치한다고 하자. 더욱이, 배선층(150)은 소자영역(101)과 소자분리영역(102)의 경계부(103)상에 연하여 배치하는 것으로 하자. 한편, 상기 상호간상(相互間上) 및 경계부(103)상은 배선층(150)에 접하는 층간절연막(110)의 상면(130)이 기판(100)의 주표면에 대해 경사져 있는 단차영역이다.

상기 단차영역에 걸리게 배선층을 형성하는 경우, 본 발명에서는 단차영역에 대해 대략 평행하게 존재하는 배선층(150)의 측면(152)을 상기 상면(130)과 기판(100)의 주표면이 대략 평행하게 같은 영역까지 연장·존재한다. 상술한 대략 평행하게 같은 영역은 예컨대 상기 상호간상에서는 제어게이트(108A)상 및 독출게이트(106B)상에 걸리는 영역을 고르는 것이 바람직하고, 또한 청계부(103)상에서는 소자영역(101)상에 걸리는 영역을 고르는 것이 바람직하다.

이들 영역, 우선 제어게이트(108A)상 및 독출게이트(106B)상에 있어서는 양쪽에도 배선으로서 필요한 어느 정도의 폭을 지니고 있고, 따라서 이들 위에서는 상면(130)과 기판(100)이 대략 평행하게 같다고 추측되기 때문이다. 또한 소자영역(101)상에 있어서 상기 영역은 말할 필요 없이 기판(100)의 주표면상이고, 따라서 상면(130)과 기판(100)의 주표면이 대략 평행하게 같게 된다.

이 실시예에서는 이들 윗쪽에 배선층(150)의 단차영역에 대해 대략 평행한 측면(152)을 배치하기 때문에, 각 게이트상 및 소자영역상에 중첩되는 중첩부(R)가 설치되어 있다. 이에 따라, 배선층(150)의 상술한 상호간상에서의 폭 W1은 제어게이트(108A) 및 독출게이트(106B)의 각각에 대한 중첩부(R)를 포함하고, 마찬가지로 경계부(103)상에서는 폭 W3도 소자영역에 대한 중첩부(R)를 포함한다.

다음에는 본 실시예에 따른 메모리셀의 제조방법에 대해 제 4 도 및 제 5 도를 참조하여 설명한다.

제 4a~e 도는 제 2 도에 대응된 단면을 제조공정순으로 나타낸 도면이고, 제 5a~c 도는 제 3 도에 대응된 단면을 요소로 하는 공정만을 차례로 나타낸 도면이다.

우선, 제 4a 도에 나타낸 것처럼 실리콘기판(100)의 주표면상에 통상적인 소자분리기술을 이용하여 선택적으로 소자분리영역(102)을 형성한 다음, 통상적인 제조방법에 따라 부유게이트(104A)와 제어게이트(108A), 선택게이트(106A) 및 독출게이트(106B)를 형성한다. 이어서 전면에 층간절연막(110)을 형성한 다음, 전면에 배선층으로 되는 알루미늄층(112)을 형성한다.

이어서, 제 4b 도에 나타낸 것처럼 알루미늄층(112)상에 포토레지스트(200)를 도포한다.

이어서, 제 4c 도 및 제 5a 도에 나타낸 것처럼, 폭이 P1,P3로 되는 광투과부(203: 光透過部)를 갖는 마스크(202)를 이용하여 자외선(204)을 선택적으로 조사함으로써, 포토레지스트(200)를 선택적으로 노광시킨다.

한편, 상기 광투과부(203)는 상술한 제 1 도 내지 제 3 도에 나타낸 배선층(150)을 포함하는 소정의 배선패턴으로 되어 있다. 이 배선패턴은 상기 배선층(150)이 독출게이트(106B) 및 제어게이트(108A)의 상호간상에서 구부러져 있고 더욱이 경계부(103)에서 재차 구부러져 경계부(103)을 따라 연장되게끔 마련되어 있다.

또한, 제 4c 도 및 제 5a 도에 나타낸 광투과부(203)의 폭 P1은 제 1 도 내지 제 3 도에 나타낸 중첩부(R)를 포함하는 배선층(150)의 폭 W1에 대응되고, 마찬가지로 폭 P3는 중첩부(R)를 포함하는 폭 W3에 대응되는 것이다.

여기에서 상기 층간절연막(110)은 종래처럼 각 게이트상 및 경계부상에서 단차영역을 갖고 있다. 그러나 본 발명에서 상술한 것처럼 배선층(150)중 단차영역에 대해 대략 평행한 측면(152)은 게이트상 및 소자영역상에서의 층간절연막(110)의 상면(130)과 기판(100)의 주표면이 대략 평행하게 같은 영역에 존재하도록 연장되는 배선층 패턴으로 형성된다.

따라서 제 4d 도 및 제 5b 도에 나타낸 것처럼 노광이 진행되어도, 자외선(204)이 알루미늄층(112)의 포토레지스트(200)와 접하는 면(132)에서의 반사, 특히 형성해야할 패턴측으로 반사되는 것을 극력억제할 수 있어서, 영역(206)으로 나타낸 것처럼 광투과부(203)의 폭 P1,P3를 충실하게 포토레지스트(200)에 노광시킬 수 있다.

이와 같이 노광된 포토레지스트(200)를 현상하면, 제 4e 도 및 제 5c 도에 나타낸 것처럼 광투과부(203)의 패턴을 자외선(204)의 반사에 의해 좁혀진 부분을 만드는 일 없이 충실히 재현한 포토레지스트(208)을 얻을 수 있다. 이 패턴(208)을 마스크로 이용하여 알루미늄층(112)을 에칭한다.

이와 같이 에칭하여 배선층을 형성하면, 제 1 도 내지 제 3 도에 나타낸 것처럼 국소적으로 가는 배선이 없는 배선층(150)을 얻을 수 있다.

상술한 제 1 도 내지 제 5 도에 나타낸 것과 같은 구성의 반도체장치 및 그 제조방법에 의하면, 층간절연막(110)의 단차영역상에 걸리게 배선층(150)을 형성해도 그 배선층(150)이 가늘어지는 일은 없다. 따라서 예컨대 도시하지 않은 표면보호막을 형성한 때에 배선층(150)이 잘리는 일이 없어서 장치구조상 높은 수율로 반도체장치를 제조할 수 있게 된다. 또한, 국소적으로 배선층(150)이 가늘어지는 일도 없기 때문에 열화되기 어려워서 장치의 사용중에 배선층(150)이 잘린다거나 하는 문제를 방지할 수 있음과 더불어, 장치의 수명도 비약적으로 향상시킬 수 있다.

한편, 본 발명은 상기한 특정 실시예에만 한정되지 않고, 그 요지를 벗어나지 않는 범위에서 여러 가지로 변형 실시할 수 있다.

[발명의 효과]

상기한 것처럼 본 발명에 의하면, 단차영역상에 걸리게 형성되는 배선층을 갖춘 반도체장치에 있어서, 그 배선층이 가늘어지는 일이 없이 높은 수율로 제조할 수 있는 구조를 갖추고 또한 신뢰성이 높은 반도체장치와 그 제조방법을 제공할 수 있다.

Claims (4)

1. 주표면상에 소자분리영역(102) 및 소자영역(101)을 갖춘 반도체기판(100)과, 이 기판상에 형성된 절연막(110), 이 절연막의 한 표면(130)상에 형성된 배선층(150)을 구비한 반도체장치에 있어서, 상기 절연막의 한 표면에는 상기 기판의 주표면에 대해 경사져 있는 단차영역이 있고, 상기 단차영역상에 걸리게 형성되는 상기 배선층(150)은 그 측면중 상기 단차영역에 대해 대략 평행하게 존재하는 측면(152)이 상기 단차영역으로부터 벗어나게 형성되고, 상기 한 표면과 상기 주표면이 대략 평행하게 같은 영역에 배치된 것을 특징으로 하는 반도체장치.
2. 제 1 항에 있어서, 상기 단차영역의 근방의 상기 절연막(110)과 상기 기판(100)의 사이에는 상기 배선층(150)과는 다른 제 2 배선층(108A,106B)이 존재하고 있고, 상기 제2배선층 윗쪽에 상기 배선층의 단차영역에 대해 대략 평행하게 존재하는 측면을 배치한 것을 특징으로 하는 반도체장치.
3. 제 1 항 또는 제 2 항에 있어서, 상기 단차영역 근방의 상기 절연막(110)의 하부에는 상기 기판 주표면에서의 상기 소자분리영역(102)과 상기 소자영역(101)의 경계부(103)가 존재하고 있고, 상기 소자영역의 윗쪽에 상기 배선층의 단차영역에 대해 대략 평행하게 존재하는 측면을 배치한 것을 특징으로 하는 반도체장치.
4. (a) 반도체기판(100)의 주표면상에 소자영역(101)을 분리시키는 소자분리영역(102)을 형성하는 공정과, (b) 상기 기판상에 사진식각법을 이용하여 제 1 배선층(108A, 106B)을 형성하는 공정, (c) 전면에 절연막(110)을 형성하는 공정, (d) 상기 절연막의 한 표면(130)상에 사진식각법을 이용하여 제 2 배선층(150)을 형성하는 공정의 결합으로 이루어진 반도체장치의 제조방법에 있어서, 상기 절연막(110)중 상기 소자분리영역(102)과 상기 소자영역(101)의 경계부 근방 및 상기 제 1 배선층(108A,106B) 근방의 한 표면에 상기 기판의 주표면에 대해 경사져 있는 단차영역이 있는 상태하에서, 상기 단차영역상에 걸리는 제 2 배선층(150)을 형성하는 경우에, 상기 (d)공정에서 상기 제 2 배선층의 측면중 상기 단차영역에 대해 대략 평행한 측면(152)을 상기 단차영역으로부터 벗어나게 하고, 또한 상기 한 표면과 상기 주표면이 대략 평행하게 같은 영역에 배치되는 패턴을 묘사한 마스크(202)를 이용하여 그 제 2 배선층을 형성하는 것을 특징으로 하는 반도체장치의 제조방법.