[go: up one dir, main page]

KR920006251B1 - 레벨변환기 - Google Patents

레벨변환기 Download PDF

Info

Publication number
KR920006251B1
KR920006251B1 KR1019890015443A KR890015443A KR920006251B1 KR 920006251 B1 KR920006251 B1 KR 920006251B1 KR 1019890015443 A KR1019890015443 A KR 1019890015443A KR 890015443 A KR890015443 A KR 890015443A KR 920006251 B1 KR920006251 B1 KR 920006251B1
Authority
KR
South Korea
Prior art keywords
constant voltage
signal
pmos transistor
charge
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019890015443A
Other languages
English (en)
Other versions
KR910008842A (ko
Inventor
박용보
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019890015443A priority Critical patent/KR920006251B1/ko
Priority to GB9004352A priority patent/GB2238681B/en
Priority to FR909002441A priority patent/FR2653951B1/fr
Priority to DE4006144A priority patent/DE4006144A1/de
Priority to JP2047084A priority patent/JPH03147419A/ja
Publication of KR910008842A publication Critical patent/KR910008842A/ko
Application granted granted Critical
Publication of KR920006251B1 publication Critical patent/KR920006251B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

레벨변환기
제1도는 종래의 레벨변환기를 나타낸 상세회로도.
제2도는 본 발명의 레벨변환기를 나타낸 상세회로도.
제3도는 종래의 레벨변환기를 동작과 본 발명의 레벨변환기의 동작을 비교하여 설명하기 위한 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 노아게이트회로 2 : 속도제어회로
3 : 충방전부 4 : 정전압부
5 : 속도제어부 C : CMOS 트랜지스터
CS : 제어신호 A : 본 발명의 출력파형곡선
B : 종래의 출력파형곡선 IN : 입력단자
lNV : 인버터 OUT : 출력단자
R : 저항 VR : 정전압
VNOR : 노아게이트 출력단자 NI1∼NI3 : NMOS트랜지스터
PI1∼PI4 : PMOS트랜지스터
본 발명은 반도체 칩에 관한 것으로, 특히 입력되는 TTL신호레벨을 CMOS신호레벨을 변환시키는데 변환속도를 빠르게 하기위한 레벨변환기에 관한 것이다.
일반적으로 CMOS 반도체칩에서는 입력되는 TTL신호의 레벨이 0.8V이하이면 로직저레벨로, 2.2V이상이면 로직하이레벨로서 정의되고 CMOS신호레벨은 OV이하이면 로직저레벨로 5V이상이면 로직하이레벨로서 정의되므로 TTL신호레벨이 입력될때 입력된 TTL신호를 CMOS신호레벨로 변환시키는 레벨변환기가 필요하다.
종래의 레벨변환기는 제l도에 나타낸 바와 같이 노아게이트회로(1)로 구성하여 입력된 TTL신호레벨을 풀업(pull-up) 및 풀다운(pull-down)시켜 CMOS신호레벨로 변환시킨다. 그러나, 입력된 TTL신호레벨이 고신호레벨인 2.2V이면 풀업시키는 PMOS트랜지스터(PI2)와 풀다운시키는 NMOS트랜지스터(NI2)가 동시에 턴온되므로 출력인 로직을 저레벨로 유지하기 위하여는 PMOS트랜지스터(PI2)가 NMOS트랜지스터(NI2)에 비해 크기가 작아야 한다. 따라서, NMOS트랜지스터(NI2)에 비해 상대적으로 작은 PMOS트랜지스터(PI2)의 크기는 입력된 TTL신호가 고레벨(high)에서 저레벨(Low)로 전환될때 노아게이트회로(1)의 출력이 저레벨에서 고레벨로 변환되는 속도가 늦어진다. 따라서 반도체칩의 고속화하려는 추세에 역행하는 문제점이 발생하였다.
본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 입력되는 TTL신호레벨을 CMOS신호레벨로 변환시키는데 변환되는 속도가 빠르도록한 레벨변환기를 제공하고자 함에 있다.
본 발명의 또 다른 목적은 레벨변환기의 속도를 제어하는 속도제어회로를 간단하게 설계하여 기존의 반도체칩의 레벨변환기에 널리 용이하게 사용할 수 있는 레벨변환기를 제공하고자 함에 있다. 이러한 본 발명의 목적은 TTL신호입력단자와 출력단자에 연결된 인버터와 TTL신호 입력단자 사이에 속도제어 회로를 연결함으로서 달성될 수 있다.
본 발명의 특징은 제어신호에 의하여 제어되는 PMOS트랜지스터와, NMOS트랜지스터, TTL신호를 입력으로 하는 PMOS트랜지스터와 NMOS트랜지스터로 구성된 노아게이트회로와 상기 노아게이트회로의 출력단자에 연결된 인버터와 연결 구성된 레벨변환기에 있어서, 입력된 TTL신호에 의하여 충방전되는 충방전부와, 상기 충방전부의 출력단자에 정전압을 설정하기 위한 정전압부와, 상기 충방전부의 출력단자에 정전압을 설정하기 위한 정전압부와 상기 충방전부의 충방전전압과 정전압부의 정전압에 의하여 레벨변화기의 변환속도가 제어되는 속도제어와 연결구성된 레벨변환기에 있다.
이하 본 발명의 실시예를 첨부된 도면에 의하여 상세하게 설명하면 다음과 같다.
제1도는 종래의 레벨변환기를 나타낸 상세회로도로서, 레벨변환기를 구동시키기 위한 제어신호(CS)가 PMOS트랜지스터(PI1)와 NMOS트랜지스터(NI1)의 각 게이트측에 인가되도록 연결되어 있다. 그리고 상기 PMOS트랜지스터(PI1)의 드레인측과 상대 접지전압(VSS)사이에 0.8V2.2V 사이에서 동작되는 TTL신호를 풀입 및 풀다운시키는 풀업용 PMOS트랜지스터(Pl2)와 풀다운용 NMOS트랜지스터(Nl2)로 구성된CMOS트랜지스터(C)가 연결되어 있다.
상기 CMOS트랜지스터(C)의 출력에 풀업 또는 풀다운된 출력신호를 반전하는 인버터(INV)가 연결되어 있다. 이때 PMOS트랜지스터(PI1, PI2) 및 NMOS트랜지스터(NI1, NI2)는 노아게이트회로(1)로 구성된다.
이상에서와 같이 구성된 레벨변환기는 레벨변환기를 제어하는 제어신호(CS)가 고레벨신호로 PMOS트랜지스터(PI1)와 NMOS트랜지스터(Nl1)의 게이트측에 인가되면 레벨변환기를 구동되지 않는다. 그러나 레벨변환기의 제어신호(CS)가 저레벨신호이면 레벨변환기는 인에이블(enaIbe)되고 따라서, 레벨변환기가 구동되어 입력된 TTL신호레벨을 CMOS신호 레벨로 변환된다. 즉, 입력된 TTL신호가 저레벨신호이면 CMOS트랜지스터(C)의 PMOS트랜지스터(PI2)가 턴온되어 노아게이트회로(1)의 출력전압은 풀업되고 따라서 CMOS신호레벨은 5V의 고레벨전위로 출력된다. 그리고, 노아게이트회로(1)의 출력된 고레벨 전위는 인버터(INV)에 의하여 반전된다. 그러나 입력된 TTL신호가 고레벨신호인 2.2V이면 PMOS트랜지스터(PI2)와 NMOS트랜지스터(NI2)가 동시에 턴온되므로 출력인 로직을 저레벨로 유지시키기 위하여는 PMOS트랜지스터(PI2)의 크기가 NMOS트랜지스터(NI2)보다 작게 설계하여야 한다.
즉, PMOS트랜지스터(PI2) 크기가 NMOS트랜지스터(NI2)보다 작으므로 입력된 고레벨의 TTL신호는 NMOS트랜지스터(NI2)를 PMOS트랜지스터(PI2)보다 강하게 턴온시켜 노아게이트회로(1)의 출력전압(VNOR)이 풀다운된다. 따라서, 노아게이트회로(1)의 출력신호는 저레벨로 출력되고 출력된 저레벨신호는 인버터(INV)에 의하여 반전, CMOS신호레벨은 고레벨신호로 출력된다. 그러나, NMOS트랜지스터(NI2)의 크기에 비해 작은 PMOS트랜지스터(PI2)는 입력신호(IN)가 저레벨신호에서 고레벨신호로 변환될때의 출력속도는 빠르나 입력신호(IN)가 고레벨신호에서 저레벨신호로 전환될때의 출력속도는 느리게 되는 원인이 된다.
제2도는 본 발명의 레벨변환기를 나타낸 상세회로도로서, 레벨변환기를 구동시키기 위한 제어신호(CS)가 PMOS트랜지스터(PI1)와 NMOS트랜지스터(NI1)의 각 게이트단자에 인가되도록 연결시킨다. 그리고, 상기 PMOS트랜지스터(PI1)의 드레인측과 상대 접지전압(VSS) 사이에 0.8V∼2.2V 사이에서 동작되는 TTL신호를 풀업 및 풀다운시키기 위한 풀업용 PMOS트랜지스터(PI2)와 풀다운용 NMOS트랜지스터(NI2)로 구성된 CMOS트랜지스터(C)를 연결시킨다. 이때, 상기 PMOS트랜지스터(PI1, PI2) 및 NMOS트랜지스터(NI1,NI2)는 노아게이트(1)로 구성된다. 그리고, 상기 노아게이트회로(1)의 출력신호를 반전시키는 인버터(INV)로 구성된 레벨변환기의 입력된 TTL신호에 의하여 충방전되는 충방전부(3)의 충방전용 PMOS트랜지스터(PI3)를 연결시킨다. 상기 충방전부(3)의 충방전용 PMOS트랜지스터(PI3)의 드레인과 소오스측을 연결시킨다. 그리고 상기 충방전부(3)의 출력단자에 항상 일정한 전압을 만드는 정전압부(4)를 연결시킨다.
상기 정전압부(4)는 정전원(VCC)이 드레인과 게이트측에 각각 인가되어 항상 턴온되는 스위칭용 NMOS트랜지스터(NI3)를 연결시키고, 상기 스위칭용 NMOS트랜지스터(NI3)의 소오스측에는 바이어스용 고저항(R)을 연결시켜 정전압부(4)의 출력전압인 정전압(VR)이 항상 일정하게 출력되도록 구성시킨다. 이때, 충방전부(3)의 PMOS트랜지스터(PI3)의 연결된 드레인과 소오스측은 정전압부(4)의 저항(R)의 출력단자와 연결시킨다. 그리고 상기 충방전부(3)의 PMOS트랜지스터(PI3)의 입력신호에 대한 커플링(coupling)에 따라 턴온 또는 턴오프되는 PMOS트랜지스터(PI4)로 구성된 속도 제어부(5)을 연결시킨다. 상기 속도제어부(5)은 상기 정전압 부(4)의 출력전압을 PMOS트랜지스터(PI4)의 게이트측에 인가되도록 연결시키고 PMOS트랜지스터(PI4)의 드레인측은 CMOS트랜지스터(C)의 출력단자와 연결시킨다. 이때, 충방전부(3),정전압부(4) 및 속도제어부(5)는 속도제어회로(2)로 구성시킨다.
이상에서와 같이 구성된 본 발명의 작용효과를 상세하게 설명하면 다음과 같다. 레벨변환기를 인에이블시키는 제어신호(CS)가 고레벨신호가 되면 노아게이트회로(1)의 PMOS트랜지스터(PI1)와 NMOS트랜지스터(Nl1)가 동시에 턴오프되어 레벨변환기를 디스에이블된다. 그러나 제어신호(CS)가 저레벨신호이면 레벨변환기는 인에이블된다. 이와 같이 레벨 환기가 인에이블되고 입력된 TTL신호가 저신호이면 노아게이트회로(1)의 출력신호는 풀업된 고레벨신호가 출력되며 노아게이트회로(1)에서 출력된 풀업 고레벨신호는 인버터(INV)에 의하여 저레벨신호로 반전된다. 그러나 입력된 TTL신호가 고레벨이면 CMOS트랜지스터(C)의 PMOS트랜지스터(PI2)와 NMOS트랜지스터 (NI2)가 동시에 턴온되나 PMOS트랜지스터(PI2)가 NMOS트랜지스터(NI2)보다 크기가 작아 NMOS트랜지스터(NI2)가 PMOS트랜지스터(PI2)보다 강하게 턴온된다. 따라서, 입력된 TTL고레벨신호는 노아게이트회로(1)의 NMOS트랜지스터(NI2)에 의하여 풀다운되어 저레벨신호로 출력된다. 그리고, 노아게이트회로(1)의 출력된 신호는 인버터(INV)에 의하여 반전된다.
이때 입력된 TTL신호가 저레벨신호가 고레벨신호로 전환되면 CMOS트랜지스터(C)의 PMOS트랜지스터(PI2)와 NMOS트랜지스터(NI2)는 모두 턴온되나 NMOS트랜지스터(NI2)의 크기에 의하여 노아게이트회로(1)의 출력신호(VNOR)는 로직 저레벨이 된다. 그리고 입력된 TTL신호는 충방전부(3)의 충방전용 PMOS트랜지스터(PI3)의 게이트측에 인가된다.
이때, 상기 정전압부(4)의 출력전압(VR)은 NMOS트랜지스터(NI3)의 임계전압(VIN)과 NMOS트랜지스터(NI3)의 드레인과 게이트측에 연결된 정전압(VCC)와 백바이어스 전압(VBB)의 차로서 항상 유지된다. 즉, VR=Vcc-Vin-VBB이다. 따라서, 충방전부(3)의 충방전 전압과 정전압부(4)의 정전압(VR)에 의하여 후단에 연결된 속도제어부(5)의 인가전압은 정전압부(4)의 정전압(VR)이상이 되고, 이 정전압(VR)은 속도제어부(5)의 PMOS트랜지스터(PI4)의 게이트에 인가되므로 속도제어부(5)의 PMOS트랜지스터(PI4)는 오프된다.
그러나 입력된 고레벨신호에서 저레벨신호로 변환되면 노아게이트회로(1)의 CMOS트랜지스터(C)의 NMOS트랜지스터(NI2)는 오프되고 PMOS트랜지스터(PI2)는 온되어 노아게이트회로(1)의 출력신호(VNOR)은 고레벨이 되나 PMOS트랜지스터(PI2)의 크기에 의하여 속도가 느리다.
이때, 충방전부(3)의 충방전용 PMOS트랜지스터(PI3)는 입력신호 따라 커플링(coupling)되고 따라서 정전압부(4)에 의하여 출력되는 정전압(VR)은 입력전압의 파형과 같이되어 속도제어부(5)의 PMOS트랜지스터(PI4)를 턴온시킬만큼 낮아져 속도제어부(5)의 PMOS트랜지스터(PI4)는 턴온된다. 즉, 속도제어부(5)의 PMOS트랜지스터(PI4)의 게이트측에 인가되는 전압은 정전압부(4)의 출력전압(VR)보다 낮아져 속도제어부(5)의 PMOS트랜지스터(PI4)는 턴온된다.
따라서, 입력된 TTL신호가 고레벨에서 저레벨신호로 떨어질때 노아게이트회로(1)의 CMOS트랜지스터(C)의 PMOS트랜지스터(PI2)와 속도제어회로(2)의 속도제어부(5)의 PMOS트랜지스터(PI4)가 동시에 턴온되어 풀다운된 저레벨신호를 출력시키는 속도가 매우 빠르다.
또한 일정시간이 지난후에 정전압수단(2)의 출력전압(VR)이 회복되어 속도제어부(5)의 트랜지스터(PI4)가 턴오프되나 이미 노아게이트회로(1)의 CMOS트랜지스터(C)의 출력은 충분히 고레벨이 된다.
이상에서와 같이 입력된 TTL신호레벨을 CMOS의 신호레벨로 변환하는데 있어서 입력된 TTL신호가 고레벨신호일때 풀다운된 저레벨신호를 노아게이트회로(1)에서 출력시키기 위하여 NMOS트랜지스터 보다 PMOS트랜지스터 크기가 작게 설계되어 입력된 TTL신호가 고레벨신호에서 저레벨신호로 전환될때의 출력의 상승시간(rising time)이 늦어져 전체의 변환 속도가 늦어지던 것을 본 발명은 입력된 TTL신호가 고레벨신호에서 저레벨신호로 전환될때 턴온되는 노아게이트회로의 CMOS트랜지스터와 동시에 속도 제어회로의 속도제어부의 PMOS트랜지스터를 턴온시켜 상승시간을 빠르게 하여 레벨을 변환시키는 전체의 속도를 빠르게 할 수 있다. 그리고 충방전용 PMOS트랜지스터와 정전압부 및 속도제어부로 구성된 속도제어회로가 간단하게 구성되어 있어 기존의 레벨변환기에 용이하게 사용할 수 있는 효과가 있다.

Claims (5)

  1. 제어신호(CS)에 의하여 제어되는 PMOS트랜지스터(PI1)와 NMOS트랜지스터(NI1)와 TTL신호를 입력으로 하는 PMOS트랜지스터(PI2) 및 NMOS트랜지스터(NI2)로 구성된 CMOS트랜지스터로 구성된 노아게이트회로(1)를 구비하고, 상기 노아게이트회로(1)의 출력단자에 노아게이트회로(1)의 노아게이트회로(1)를 구비하고 인버터와 구성된 레벨변환기에 있어서, TTL입력신호에 따라 충방전되는 충방전부(3)와, 상기충방전부(3)의 출력단자에 정전압(VR)을 설정하기 위한 정전압부(4)와, 상기 충방전부(3)의 충방전 전압과 정전압부(4)의 정전압(VR)에 의하여 변환속도가 제어되는 속도제어부(5)로 연결 구성된 레벨변환기.
  2. 제1항에 있어서, 충방전부(3)는 입력단자에 PMOS트랜지스터(PI3)의 게이트단자를 연결하고, 상기PMOS트랜지스터(PI3)의 드레인단자와 소오스단자를 연결하여 구성된 레벨변환기.
  3. 제1항에 있어서, 정전압부(4)는, 정전원(Vcc)가 NMOS트랜지스터(NI3)의 게이트와 드레인에 인가되도록 연결하고, 상기 NMOS트랜지스터(NI3)의 소오스단자에 고저항(R)을 연결하여 구성된 레벨변환기.
  4. 제1항에 있어서, 속도제어부(5)는, 충방전부(3)의 충방전 전압과 정전압부(4)의 정전압(VR)에 의하여 온-오프되는 PMOS트랜지스터(PI4)로 구성된 레벨변환기.
  5. 제3항에 있어서, 정전압부(4)의 고저항(R)은 폴리실리콘이나 아주 작은 크기의 게이트가 상대 접지전압(VSS)과 연결된 PMOS트랜지스터로 구성된 레벨변환기.
KR1019890015443A 1989-10-26 1989-10-26 레벨변환기 Expired KR920006251B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019890015443A KR920006251B1 (ko) 1989-10-26 1989-10-26 레벨변환기
GB9004352A GB2238681B (en) 1989-10-26 1990-02-27 A level converter
FR909002441A FR2653951B1 (fr) 1989-10-26 1990-02-27 Convertisseur de niveau.
DE4006144A DE4006144A1 (de) 1989-10-26 1990-02-27 Pegelumsetzer
JP2047084A JPH03147419A (ja) 1989-10-26 1990-02-27 レベル変換器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890015443A KR920006251B1 (ko) 1989-10-26 1989-10-26 레벨변환기

Publications (2)

Publication Number Publication Date
KR910008842A KR910008842A (ko) 1991-05-31
KR920006251B1 true KR920006251B1 (ko) 1992-08-01

Family

ID=19291059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015443A Expired KR920006251B1 (ko) 1989-10-26 1989-10-26 레벨변환기

Country Status (5)

Country Link
JP (1) JPH03147419A (ko)
KR (1) KR920006251B1 (ko)
DE (1) DE4006144A1 (ko)
FR (1) FR2653951B1 (ko)
GB (1) GB2238681B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4127212A1 (de) * 1991-08-16 1993-02-18 Licentia Gmbh Schaltungsanordnung zur pegelumsetzung
KR940005509B1 (ko) * 1992-02-14 1994-06-20 삼성전자 주식회사 승압단속회로및이를구비하는출력버퍼회로
JP3038094B2 (ja) * 1992-12-24 2000-05-08 三菱電機株式会社 半導体集積回路装置の出力回路
DE102007005403A1 (de) 2007-02-03 2008-08-07 Man Roland Druckmaschinen Ag Trennsaugereinrichtung für eine Bogendruckmaschine
DE202010003265U1 (de) 2010-03-08 2010-05-27 Manroland Ag Saugerkopf
DE202011001879U1 (de) 2010-12-16 2011-03-24 Manroland Ag Saugereinrichtung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258272A (en) * 1979-03-19 1981-03-24 National Semiconductor Corporation TTL to CMOS input buffer circuit
JPS5873233A (ja) * 1981-10-28 1983-05-02 Nec Corp 半導体集積回路
JPS58184821A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 昇圧回路
US4501978A (en) * 1982-11-24 1985-02-26 Rca Corporation Level shift interface circuit
JPS6162230A (ja) * 1984-09-04 1986-03-31 Seiko Epson Corp インタ−フエ−ス回路
US4593212A (en) * 1984-12-28 1986-06-03 Motorola, Inc. TTL to CMOS input buffer
JPS61170125A (ja) * 1985-01-23 1986-07-31 Oki Electric Ind Co Ltd 出力回路
JPS6213120A (ja) * 1985-07-10 1987-01-21 Mitsubishi Electric Corp 半導体装置
JPS6269719A (ja) * 1985-09-24 1987-03-31 Toshiba Corp レベル変換論理回路
US4689505A (en) * 1986-11-13 1987-08-25 Microelectronics And Computer Technology Corporation High speed bootstrapped CMOS driver

Also Published As

Publication number Publication date
DE4006144C2 (ko) 1992-03-05
FR2653951B1 (fr) 1992-02-14
GB9004352D0 (en) 1990-04-25
KR910008842A (ko) 1991-05-31
FR2653951A1 (fr) 1991-05-03
DE4006144A1 (de) 1991-05-23
JPH03147419A (ja) 1991-06-24
GB2238681B (en) 1994-03-23
GB2238681A (en) 1991-06-05

Similar Documents

Publication Publication Date Title
US4731553A (en) CMOS output buffer having improved noise characteristics
EP0329285B1 (en) Output buffer
US5488322A (en) Digital interface circuit with dual switching points for increased speed
US4779013A (en) Slew-rate limited output driver having reduced switching noise
US5115150A (en) Low power CMOS bus receiver with small setup time
KR920010819B1 (ko) 레벨 변환 기능을 갖는 출력버퍼회로
WO1997004528A1 (en) Low noise tri-state output buffer
JPH08501909A (ja) 集積回路出力バッファのグランド・バウンスを減らすためのシステム並びに方法
US4638182A (en) High-level CMOS driver circuit
US6163179A (en) Voltage level transfer
US6559676B1 (en) Output buffer circuit
KR920006251B1 (ko) 레벨변환기
US4918332A (en) TTL output driver gate configuration
EP0381238A2 (en) Bi-MOS logic circuit having a switch circuit for discharging electrical charge accumulated in a parasitic capacitor
US5160860A (en) Input transition responsive CMOS self-boost circuit
US5118972A (en) BiCMOS gate pull-down circuit
KR920009200B1 (ko) 바이씨모스 풀 스윙 구동회로
WO1996003738A1 (en) Method for multiplexing video information
JP2978302B2 (ja) 出力バッファ回路
KR19980701819A (ko) 저전압 논리 회로
US5051624A (en) High speed level converter to convert a TTL logic signal to a CMOS logic signal
US5831908A (en) Data output circuit, intermediate potential setting circuit, and semiconductor integrated circuit
JP2767909B2 (ja) 出力バッファ回路
KR100502677B1 (ko) 반도체 메모리 소자의 출력 버퍼
JP2618884B2 (ja) 半導体出力回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20060802

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20060802

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000