[go: up one dir, main page]

KR910009429B1 - 반도체 보호회로 - Google Patents

반도체 보호회로 Download PDF

Info

Publication number
KR910009429B1
KR910009429B1 KR1019830004069A KR830004069A KR910009429B1 KR 910009429 B1 KR910009429 B1 KR 910009429B1 KR 1019830004069 A KR1019830004069 A KR 1019830004069A KR 830004069 A KR830004069 A KR 830004069A KR 910009429 B1 KR910009429 B1 KR 910009429B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
transient
output terminal
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019830004069A
Other languages
English (en)
Other versions
KR840005951A (ko
Inventor
알버트 하워드 레오폴드
Original Assignee
알 씨 에이 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23634931&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR910009429(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 알 씨 에이 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 코포레이션
Publication of KR840005951A publication Critical patent/KR840005951A/ko
Application granted granted Critical
Publication of KR910009429B1 publication Critical patent/KR910009429B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/648—Video amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Picture Signal Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

반도체 보호회로
도면은 텔레비젼 수상기에 대한 부분도.
* 도면의 주요부분에 대한 부호의 설명
10 : 휘도 신호원 12 : 색도 신호원
35 : 동작 전압원 44, 45 : 보호회로
본 발명은 양극성이나 혹은 음극선의 고전압 과도현상으로 인한 전기적 스트레스에 의해 야기되는 손상으로부터 출력 신호 처리용 반도체 장치를 보호하기위한 회로에 관한 것이다.
트랜지스터와 같은 반도체 장치를 손상시킬 수 있는 고전압 과도현상은 여러 가지 방법으로 개발될 수 있다. 영상 재생 키네스코프를 포함하는 텔레비젼 수상기에서 고전압 키네스코프의 아크(arc)현상이 일어날 때 과도현상이 발생될 수 있다. 트랜지스터의 역방향 브레이크다운 전압을 초과하고 전압 전류의 과도한 고전압 레벨이 흐르도록 함으로써 과도현상은 수상기의 신호처리 회로에 포함된 트랜지스터를 손상시키거나 파괴시킬 수 있을만큼 충분히 큰 크기, 극성 및 기간을 가질수도 있다. 이러한 효과는 고전압 과도현상이 트랜지스터가 연결되는 회로지점이나 단자에 유기될 때 측정될 수 있으며 고감도의 저레벨 신호처리용 트랜지스터 회로를 포함하는 집적회로를 내장한 시스템에서 특히 문제가 된다. 과대한 과도유기 전류는 트랜지스터의 반도체 접합을 파괴할 수 있으며 트랜지스터의 전류 이득 특성을 악화시킨다.
여러 가지 보호장치는 고전압 과도현상의 효과를 방지하도록 이용될 수 있다.
적절하게 극화된 반도체 다이오드는 보호될 고감도의 트랜지스터 회로에서 과도현상을 방지하기 위해 회로 지점에서 이용될 수 있다. 비 표준화된 기술이나 구성을 이용하여 제조된 다이오드가 상기 목적을 수행하기 위해 필요할지도 모른다. 이와같은 필요 조건을 구비한 다이오드는 이와같은 필요조건이 집적회로 제조 과정을 복잡하게 하기 때문에 바람직하지 못하다. 모든 경우에 있어서 다이오드가 파괴되지 않고서 이 다이오드가 과도현상에 의해 수반되는 전기적 스트레스를 이겨낼 수 있을만큼 충분한 전력소모 능력을 갖추어야 하며, 조립된 임계 레벨 결정용 바이어스 회로와 함께 혹은 다이오드 단독으로는 보호될 신호회로의 고주파 응답이나 예상 임피던스 특성을 손상시키지 않는다.
고전압 과도현상을 억제하도록 특수하게 설계된 저항이나 임피던스 장치도 이용될 수 있다. 그러나 이러한 장치는 많은 회로에 적용할 때 너무 비싸거나 설계의 관점에서 보면 비실용적이며, 이러한 장치가 사용되는 신호처리 회로의 임피던스 특성 및 고주파 응답을 손상시킬 수도 있다.
능동 트랜지스터 보호회로는 고전압 과도현상이 나타나는 회로 지점과 보호될 회로 모두에 연결되는 감지용 임피던스와 조합하여 사용되었다. 보호 트랜지스터가 감지 임피던스에 발생되는 임계 유도전압에 응답하여 활성화될 때 상기 장치를 이용하여 보호 트랜지스터는 과도현상 유도 전류를 회로로부터 다른 방향으로 전환되도록 작용한다. 이 장치는 감지 임피던스가 임피던스를 변경시키거나 보호된 신호 처리 회로와 조합되므로 신호 처리회로를 보호하기 위하여 사용될 경우에는 바람직하지 못하며, 회로 지점에 나타나는 기생 커패시터와 함께 저역통과 필터를 사용함으로써 회로 지점에 나타나는 고주파 신호를 감쇄시킬 수 있다.
본 발명에 따라 배치된 과도현상 보호회로는 상기 언급된 단점을 방지하며 특히, 보호될 회로를 포함하는 집적회로에 제작하기에 적합하다. 특히, 상기 보호회로는 보호된 회로의 예상 신호 처리특성(예를들면, 고주파 응답 혹은 임피던스 특성)을 방해하지 않고서도 양극성 및 음극성의 고전압 과도현상에 대한 보호회로를 제공한다.
본 발명에 의한 보호회로는 유사한 고전압 과도현상이 나타나는 신호출력 단자를 포함하는 신호처리 시스템과, 고전압 과도현상에 의해 야기되는 전기 스트레스에 의해 손상될 수 있는 반도체 장치에 포함된다. 보호회로는 반도체 장치에서 에미터 출력을 경유하여 출력단자로 향하는 정상적 도전신호에 대한 한 전도도 형태의 제1트랜지스터와 상기와 반대의 전도형으로 구성된 제2의 비전도성 트랜지스터를 포함한다. 제1 및 제2트랜지스터의 베이스 전극은 함께 연결되며, 트랜지스터의 에미터 전극은 함께 연결되어 출력단자에 연결되고, 트랜지스터의 콜렉터 전극은 각각의 동작전위 지점에 연결된다. 출력 단자에서 한 극성을 갖는 고전압 과도현상에 의한 과도전류는 제1트랜지스터의 콜렉터-에미터 선로를 경유하여 동작전위의 조합된 지점으로 전환된다. 제2트랜지스터는 조합된 트랜지스터를 제2트랜지스터의 콜렉터-에미터 선로를 경유하여 동작 전위의 조합된 지점으로 전환하기 위하여 출력단자의 반대극성을 갖는 전압 과도현상에 응답하여 도전성을 갖게 된다.
도면은 본 발명에 따라 보호회로를 통합한 회로를 포함하는 텔레비젼 수상기의 일부를 도시한다.
휘도 신호원(10)으로부터의 휘도 신호와 색도 신호원(12)으로 부터의 색도신호는 칼라 텔레비젼 수상기에 포함된 휘도 및 색도 신호 프로세서(15)의 분리된 신호 입력 단자(13), (14)에 공급된다. 프로세서(15)(예를 들면 집적된 회로)는 휘도 신호와 색도신호를 결합하여 출력단자(21), (22), (23)에 각각 r, g 및 b색 영상신호를 발생시킨다. 색 신호는 키네스코프 구동 증폭기(24), (25), (26)에 의해 증폭되어 고레벨의 증폭된 색신호 R, G, B를 칼라 키네스코프(30)의 분리된 강도 제어용 캐소드 전극에 제공한다. 동작 전압원(35)은 키네스코프(30)용 이중 동작전압을 발생시킨다. 이러한 전압은 키네스코프(30)의 애노드 전극을 바이어스 하기위한 약 25,000V의 고전압을 포함하며, 키네스코프(30)의 다른 전극(예를들면, 캐소드, 화면 그리드 및 집속 전극)을 바이어스 하기위한 약 200V 내지 300V의 전압을 포함한다.
프로세서(15)는 고전압이 단자에 나타날 경우 손상되거나 파괴될 수 있는 출력단자(21), (22), (23)에 연결된 출력회로를 포함한다. 텔레비젼 수상기에서 이러한 고전압으로된 제1전원은 키네스코프의 아크현상으로 인해 발생된 과도전압이다. 키네스코프의 아크 현상은 수상기가 동작될 때 고전압 애노드 전극과 수상기 샤시 사이에서 발생될 수 있다. 또한, 키네스코프의 아크 현상은 수상기가 정상상태로 동작할 때 애노드와 하나이상의 다른 전극(애노드 보다 낮은 전위임)사이에서 발생될 수도 있다. 모든 경우에 있어서 키네스코프의 아크현상으로 인하여 회로의 단자에 100V 이상의 정전압 피크치와 부전압 피크치로 발진하는 고전압 과도현상이 발생되며, 과도현상은 1㎲에서 수㎲의 기간동안 나타난다.
회로가 고전압원 근방에 위치하여 고전압 과도현상이 나타날 경우 반도체 회로장치가 고전압 과도현상에 의해 파괴되거나 손상될 가능성이 커진다. 여기에서, 프로세서(15)의 신호출력 단자는 키네스코프(30)의 캐소드 전극에 고전압 출력 신호를 공급하는 키네스코프 구동 증폭기(24), (25), (26)에 연결된다. 키네스코프 구동기(24) 내지 구동기(26)는 동작 전압원(35)에 의해 공급되는 것과 같은 고전압원(예를들면 -230V)으로 바이어스 되는데 전압원(35)은 상기된 바와같이 키네스코프(30)용 높은 동작 전압을 공급한다.
프로세서(15)는 각각의 색 신호를 출력단자(21) 출력단자(23)에 인가하기 위해 이중 신호처리 회로를 포함한다. 단자(21)에 연결되는 적색(γ)신호와 조합된 신호처리 및 출력 결합회로 부분은 도시된 바와같이 트랜지스터(40), (44), (45)의 저항(41)을 포함하는 것으로 도시된다. 이와 유사하게 배치된 신호 처리 및 출력 결합 회로는 g 및 b신호출력 단자(22), (23)와 조합된다.
트랜지스터(40)는 콜렉터 부하저항(41)에 증푹된 신호를 발생시키기위해 저전압의 저전력 신호 증폭기 트랜지스터를 포함한다. 키네스코프의 아크현상에 의해 출력단자(21)에 유도될 수 있는 높은 과도전압이 트랜지스터(40)에 인가될 수 있도록 허용되면 트랜지스터(40)는 손상되거나 파괴될 수 있다. 이러한 과도현상(피크대 피크 진폭이 종종 100V 이상임)은 작은 면적의 집적회로 저항이 큰 과도전류와 조합될 수 있는 대량의 단자 에너지를 급속히 소모할 수 없으므로 트랜지스터(40)와 래지스터(41)가 동일한 집적회로에 형성될 때 부하저항(41)을 손상시키거나 파괴할 수도 있다.
신호 트랜지스터(40)와 저항(41)은 NPN 트랜지스터(44)와 PNP 트랜지스터(45)를 포함하는 회로에 의해 대량의 과도전압 효과로부터 보호된다. 트랜지스터(44)는 신호 처리를 위해 통상적으로 도전성이며 낮은 에미터 출력 임피던스에서 출력신호를 트랜지스터(40)에서 단자(21)로 연결시키기 위해 에미터 플로워로 배치된다. 에미터 플로워 트랜지스터(44)의 에미터는 집적회로 프로세서(15)의 외부에 위치하는 부하 저항(51)을 경유하여 접지 기준 전위로 복귀된다. 저항(51)에 의해 소모되는 전력으로 인하여 집적회로 프로세서(15)가 가열되는 것을 줄이기 위해 저항(51)을 프로세서(15)의 외부에 배치시키는 것이 바람직하다. 그러나 저항(51)은 프로세서(15)에 포함될 수도 있다. 에미터 플로워 트랜지스터(44)의 콜렉터는 양의 직류 동작전위 +Vcc에 직접 연결된다.
PNP 트랜지스터(45)의 베이스 전극과 저임피던스의 에미터 전극은 NPN 트랜지스터(44)의 베이스 전극과 저임피던스의 에미터 전극에 각각 연결된다. 트랜지스터(45)의 콜렉터는 접지 기준 전위에 직접 연결된다. 정상 상태하에서 트랜지스터(45)의 베이스-에미터 접합 바이어스 전압은 정상 도전성 트랜지스터(44)의 베이스-에미터 접합 전압에 의해 직접 발생될 수 있다. 따라서 정상 신호 처리상태하에서 PNP 트랜지스터의 베이스-에미터 접합은 트랜지스터(44)의 순방향 바이어스된 베이스-에미터 접합 사이의 전압에 의해 역방향 바이어스된다. 마찬가지로, PNP 트랜지스터(45)는 통상적으로 비전도성이며, 증폭기 트랜지스터(40)와 플로워 트랜지스터(44)를 경유하여 출력단자(21)에 연결되는 신호에 영향을 주지 않는다.
단자(21)에 나타나는 부방향 고전압 과도현상과 관련된 전류는 NPN 트랜지스터(44)에 의해 전도되며, NPN 트랜지스터(44)는 신호 증폭기 트랜지스터(40)로부터 이러한 과도전압을 전환시키기 위해 전류 선로를 제공한다. 이 선로에서 과도전류는 동작 전원 +Vcc에서 트랜지스터(44)의 콜렉터-에미터 선로를 통하여 과도 전압원으로 흐른다. PNP 트랜지스터(45)는 부의 과도현상에 응답하여 비전도성으로 유지된다.
단자에 나타나는 정방향 고전압 과도현상으로 인하여 PNP 트랜지스터(45)가 순방향으로 바이어스되며, 이에 의해 도전성 트랜지스터(45)는 신호 트랜지스터(40)로부터 양의 과도 전류를 전환시키기 위해 전류 선로를 제공한다. 이러한 경우에 과도 전류는 트랜지스터(45)의 에미터-콜렉터 신호를 경유하여 접지로 전환된다. 또한, 트랜지스터(45)의 베이스 전류는 트랜지스터(45)의 큰 과도 에미터 전류와 비례하게 증가하여 NPN 트랜지스터(44)의 베이스 전압이 비례로 증가하도록 한다. 트랜지스터(44)의 베이스 전압이 트랜지스터(44)의 베이스-콜렉터 접합을 순방향 바이어스 시킬만큼 충분히 크면 과도전류를 전환시키기 위해 선로가 부가된다. 이 선로는 PNP트랜지스터(45)의 에미터-베이스 접합과 NPN 트랜지스터(44)의 순방향 바이어스된 베이스 콜렉터 접합과, +Vcc의 전압원을 포함한다. 이 선로로 도전되는 어떠한 전류도 PNP트랜지스터(45)의 에미터-콜렉터 선로를 경유하여 접지로 전환되는 과도 전류보다 훨씬 작다.
상기의 보호회로는 소량의 성분을 필요로 하며, 트랜지스터(44), (45)는 고전력 장치를 필요로 하지 않는다. 따라서 보호회로는 제한된 가용 면적을 갖는 집적회로에 유용하게 이용된다. 트랜지스터(44), (45)는 고전압 과도현상에 응답하여 도전될 때 자기 제한형 과도전류 전도현상을 보여준다. 이와같은 고유의 제한형 과도전류 전도는 트랜지스터(44), (45)의 콜렉터 레지스턴스에 의한 것이며 종래의 베이스-에미터 접합 구조를 갖는 트랜지스터(44), (45)를 사용하도록 허용한다. 또한, 보호회로는 정상 신호 처리를 위해 프로세서(15)의 출력주파수 응답이나 출력 임피던스를 변경시키지 않는다. 플로워 트랜지스터(44)는 키네스코프 구동기(24)의 입력 필요조건에 따라서 저임피던스에서 출력 신호를 공급하며 또한 부의 고전압 과도현상이 일어날 때 보호할 수도 있다.
트랜지스터(44), (45)는 종래 구조의 장치일 수도 있다. 키네스코프 야크현상과 관련된 과전압 과도현상이 일어날 경우 전압 과도현상은 트랜지스터(44), (45)의 낮은 에미터 임피던스와 함께 단자(21)에 상당히 감쇄된 전압 과도현상을 나타내는 유효 고임피던스를 통하여 출력단자(21)에 유도된다. 전위에 있어서 유해한 고전류는 이와같은 트랜지스터의 고유한 콜렉터 레지스턴스에 의해 크기가 제한된다. 또한 큰 과도전류와 연관된 단자 에너지는 종래의 트랜지스터에서 비교적 큰 콜렉터 영역이 이러한 단자 에너지를 적절히 분배하게 하므로 트랜지스터(44), (45)에 의해 유지될 수 있다.
상기 보호회로는 고전압 과도현상과 연관된 대량의 에너지를 안전하게 소모하거나 제한할 수 없는 비교적 작은 면적을 갖는 모든 반도체 장치(특히, 집적회로에서 트랜지스터, 다이오드, 저항 등을 포함)를 보호하는 데 적합하다.

Claims (6)

  1. 고전압 과도현상이 나타나는 출력단자와, 고전압 과도현상으로 인한 전기적 스트레스에 의해 손상되기 쉬운 반도체 장치를 포함하는 신호처리 시스템에서 제1전도성 트랜지스터는 상기 출력단자에 연결되는 저임피던스의 제2전극을 상기 반도체 장치에 연결시킨 입력 제1전극과, 상기 동작 전위에 연결된 제3전극을 구비하며 상기 제2전극이 상기 제1트랜지스터의 주전류 도전 선로를 결정하여 상게 제1트랜지스터가 상기 반도체 장치에서 상기 출력단자로 신호를 연결하기 위해 정상적으로 동작하는 신호처리 시스템으로서, 어떤 전도형을 갖는 비전도성 제2트랜지스터는 상기 제1트랜지스터(44)의 상기 제1전극(베이스)과 연결된 제1전극(베이스)과, 상기 제1트랜지스터(44)의 상기 제2전극(에미터)와 상기 출력단자(21)에 연결된 저임피던스의 제2전극(에미터)와 제2동작 전위(접지)에 연결된 제3전극(콜렉터)를 구비한 상기 제1트랜지스터의 전도형과 반대이고 상기 제2전극(에미터)는 상기 제2트랜지스터(45)의 주 전류 도전 선로를 결정하며 상기 제2트랜지스터는 과도 전류를 상기 제2트랜지스터(45)의 상기 주 전류선도를 경유하여 상기 제2동작전위(접지)로 전환하기위해 제1극성을 구비한 상기 출력단자(21)에 나타나는 과도현상에 응답하여 도전성이며, 상기 제1트랜지스터는 반대 극성을 갖는 고전압 과도현상과 연관된 전류과도 현상을 상기 제1트랜지스터(44)의 상기 주 전류 선로를 경유하여 상기 제1동작 전위(+Vcc)로 전환하기 위하여 동작하는 것을 특징으로 하는 반도체 보호회로.
  2. 제1항에 있어서, 상기 트랜지스터의 상기 제1전극(베이스)과 상기 제2전극(에미터)은 접합부에 바이어스 전압을 나타내는 반도체 접합을 규정하고, 상기 제2트랜지스터(45)의 상기 제1전극(베이스)과 상기 제2전극(에미터)은 반도체 접합을 규정하며 반도체 접합의 바이어스는 상기 제2트랜지스터(45)를 비전도형으로 유지하기 위하여 상기 제1트랜지스터(44)의 상기 반도체 접합에 발생되는 바이어스 전압에 의해 설립되는 것을 특징으로 하는 반도체 보호회로.
  3. 제1항 혹은 제2항에 있어서, 상기 제1 및 제2트랜지스터의 제1, 제2 및 제3전극을 각각 베이스 에미터 콜렉터 전극인 것을 특징으로 하는 반도체 보호회로.
  4. 제3항에 있어서, 상기 제1트랜지스터(44)는 음극성의 고전압 과도현상과 관련된 과도전류를 전환하기 위한 트랜지스터이며, 상기 제2트랜지스터(45)는 양극성의 고전압 과도현상과 관련된 과도전류를 전환하기 위한 트랜지스터인 것을 특징으로 하는 반도체 보호회로.
  5. 상기 출력 단자로부터 신호를 수신하기 위한 수단을 구비한 것으로서 제1항에 청구된 바와같이 신호처리 시스템에 있어서, 상기 제1트랜지스터(44)에 대한 에미터 부하 임피던스(51)는 상기 출력단자(21)와 이용수단(24), (30)사이에 연결되는 것을 특징으로 하는 반도체 보호회로.
  6. 텔레비젼 수상기를 포함하는 시스템으로서 제1항에 청구된 바와같은 신호처리 시스템에 있어서, 영상재생 키네스코프(30)는 키네스코프의 아크현상과 관련된 고전압 과도현상을 일으키기 쉽고, 동작 전압원(35)은 상기 키네스코프(30)용의 높은 동작 전압을 포함하며, 키네스코프 구동증폭기(24)는 상기 출력 단자(21)에 나타난 신호의 증폭된 버션(version)을 상기 키네스코프(30)에 공급하는 것을 특징으로 하는 반도체 보호회로.
KR1019830004069A 1982-08-30 1983-08-30 반도체 보호회로 Expired KR910009429B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/412,899 US4441137A (en) 1982-08-30 1982-08-30 High voltage protection for an output circuit
US412899 1999-10-05

Publications (2)

Publication Number Publication Date
KR840005951A KR840005951A (ko) 1984-11-19
KR910009429B1 true KR910009429B1 (ko) 1991-11-15

Family

ID=23634931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004069A Expired KR910009429B1 (ko) 1982-08-30 1983-08-30 반도체 보호회로

Country Status (13)

Country Link
US (1) US4441137A (ko)
JP (1) JPH0744650B2 (ko)
KR (1) KR910009429B1 (ko)
AT (1) AT397896B (ko)
AU (1) AU555327B2 (ko)
CA (1) CA1180065A (ko)
DE (1) DE3331075A1 (ko)
ES (1) ES8406006A1 (ko)
FI (1) FI82328C (ko)
FR (1) FR2532500B1 (ko)
GB (1) GB2126446B (ko)
HK (1) HK53389A (ko)
IT (1) IT1170195B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870529A (en) * 1986-10-31 1989-09-26 Displaytek, Inc. Active arc protection circuit
US4841406A (en) * 1987-09-28 1989-06-20 North American Philips Consumer Electronics Corp. X-radiation protection circuit
JPH06217158A (ja) * 1993-01-13 1994-08-05 Sony Corp Ｃｒｔ保護回路
US5861736A (en) * 1994-12-01 1999-01-19 Texas Instruments Incorporated Circuit and method for regulating a voltage
JP2001184161A (ja) 1999-12-27 2001-07-06 Ricoh Co Ltd 情報入力方法、情報入力装置、筆記入力装置、筆記データ管理方法、表示制御方法、携帯型電子筆記装置および記録媒体

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL255489A (ko) * 1959-09-01
DE1283908B (de) * 1966-10-14 1968-11-28 Telefunken Patent UEberlastungsschutzschaltung fuer einen Transistorverstaerker in Emitterfolgerschaltung
US3882529A (en) * 1967-10-06 1975-05-06 Texas Instruments Inc Punch-through semiconductor diodes
GB1388544A (en) * 1971-04-27 1975-03-26 Rca Corp Video output amplifier
US3819952A (en) * 1973-01-29 1974-06-25 Mitsubishi Electric Corp Semiconductor device
US4133000A (en) * 1976-12-13 1979-01-02 General Motors Corporation Integrated circuit process compatible surge protection resistor
DE2659044C3 (de) * 1976-12-27 1981-07-16 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Schutz eines gegengekoppelten zweistufigen Verstärkers gegen Überlastung und Kurzschluß
US4106048A (en) * 1977-04-27 1978-08-08 Rca Corp. Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor
US4264941A (en) * 1979-02-14 1981-04-28 National Semiconductor Corporation Protective circuit for insulated gate field effect transistor integrated circuits
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
JPS6320222Y2 (ko) * 1979-12-06 1988-06-06
US4302792A (en) * 1980-06-26 1981-11-24 Rca Corporation Transistor protection circuit
US4400711A (en) * 1981-03-31 1983-08-23 Rca Corporation Integrated circuit protection device

Also Published As

Publication number Publication date
FI82328B (fi) 1990-10-31
GB2126446B (en) 1986-01-08
AT397896B (de) 1994-07-25
JPS5963888A (ja) 1984-04-11
FR2532500B1 (fr) 1986-05-16
IT1170195B (it) 1987-06-03
FI833019A7 (fi) 1984-03-01
AU555327B2 (en) 1986-09-18
JPH0744650B2 (ja) 1995-05-15
DE3331075A1 (de) 1984-03-01
FI82328C (fi) 1991-02-11
FI833019A0 (fi) 1983-08-23
ES525112A0 (es) 1984-06-16
KR840005951A (ko) 1984-11-19
ATA309883A (de) 1988-10-15
DE3331075C2 (ko) 1987-11-12
IT8322643A0 (it) 1983-08-25
AU1833083A (en) 1984-03-08
ES8406006A1 (es) 1984-06-16
FR2532500A1 (fr) 1984-03-02
HK53389A (en) 1989-07-14
CA1180065A (en) 1984-12-27
GB8323062D0 (en) 1983-09-28
IT8322643A1 (it) 1985-02-25
GB2126446A (en) 1984-03-21
US4441137A (en) 1984-04-03

Similar Documents

Publication Publication Date Title
US4302792A (en) Transistor protection circuit
US4287436A (en) Electrical circuit for driving an inductive load
KR910009429B1 (ko) 반도체 보호회로
US4577234A (en) Driver amplifier for an image display device
US4330757A (en) Semiconductor power amplification circuit
US4367509A (en) Anti-latch circuit for power output devices using inductive loads
US5764088A (en) Control circuit for an electronic switch, and a switch constituting an application thereof
CA2371066A1 (en) Overvoltage protection
KR850006824A (ko) 비데오 신호처리용 시스템
US3466390A (en) Protective device for transistor televisions
US4704631A (en) Display driver amplifier with anti-saturation circuit
US3796967A (en) Amplifier protection circuit
KR100465919B1 (ko) 디스플레이 드라이버 장치
US4467226A (en) Darlington complementary circuit for preventing zero crossover distortion
US5182470A (en) Negative overvoltage protection circuit, in particular for output stages
JP3111616B2 (ja) 入力短絡保護回路
CA1138570A (en) Anti-latch circuit for power output devices using inductive loads
US4347482A (en) Amplifier equipped with circuit for preventing electrostatic breakdown
US5973513A (en) Integrated circuit arrangement with an open-collector transistor designed as npn transistor
GB2036487A (en) Switching Circuit
JPS643366B2 (ko)
JPH0644206B2 (ja) 半導体集積回路の定電圧回路
JPH04145652A (ja) 静電保護回路
JPH05308534A (ja) フライバックトランスの過電流保護回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19830830

PG1501 Laying open of application
A201 Request for examination
G160 Decision to publish patent application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19880806

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19830830

Comment text: Patent Application

PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19880806

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920211

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920416

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920416

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19941006

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19951013

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961016

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19971029

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19981030

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19991016

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20001007

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20011012

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20021014

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20021014

Start annual number: 12

End annual number: 12

EXPY Expiration of term
PC1801 Expiration of term