[go: up one dir, main page]

KR20180115281A - Fz 실리콘 및 fz 실리콘 준비 방법 - Google Patents

Fz 실리콘 및 fz 실리콘 준비 방법 Download PDF

Info

Publication number
KR20180115281A
KR20180115281A KR1020187026272A KR20187026272A KR20180115281A KR 20180115281 A KR20180115281 A KR 20180115281A KR 1020187026272 A KR1020187026272 A KR 1020187026272A KR 20187026272 A KR20187026272 A KR 20187026272A KR 20180115281 A KR20180115281 A KR 20180115281A
Authority
KR
South Korea
Prior art keywords
silicon
annealing
wafer
lifetime
annealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020187026272A
Other languages
English (en)
Inventor
알로이스 후버
안드레이 렌즈
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20180115281A publication Critical patent/KR20180115281A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10P36/20—
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H10P14/3411—
    • H10P14/3456—
    • H10P95/90—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에 따른 FZ 실리콘은 900 ℃ 미만의 처리 온도에서의 임의의 처리 단계 후에 그 소수 캐리어 수명(minority carrier lifetime)의 저하를 나타내지 않는다. 본 발명에 따른 FZ 실리콘 준비 방법은 900 ℃ 이상의 어닐링 온도로 FZ 실리콘을 어닐링하는 단계, 및 어닐링된 FZ 실리콘을 900 ℃ 미만의 처리 온도로 처리하는 단계를 포함한다.

Description

FZ 실리콘 및 FZ 실리콘 준비 방법
본 발명은 플로트 존 인상형 단결정 실리콘(float-zone pulled monocrystalline silicon) - 이후에서는 FZ 실리콘이라고 칭함 - 과, 그러한 FZ 실리콘을 준비하는 방법에 관한 것이다.
실리콘 단결정은 가장 실용적인 사례에서 도가니 인상법(crucible pulling method)(초크랄스키법 또는 CZ법이라고 함)에 의해 또는 무도가니 인상법(crucible-free pulling method)(존 용융법 또는 FZ법이라고 함)에 의해 생산된다. 통상적으로 100 내지 최대 450 mm의 직경을 갖는 로드 형상 단결정은 주로 전자부품 또는 태양 전지를 제조하는 웨이퍼를 생산하기 위한 기본 재료로서의 역할을 한다.
CZ법에서, 석영 도가니에서 반도체 재료의 용융물이 마련되고, 시드 결정이 용융물 표면과 접촉하고 용융물로부터 서서히 들어 올려진다. 단결정은 시드 결정의 저부측에서 성장하기 시작한다. 다른 한편, 태양광 어플리케이션은 인발(drawing) 프로세스 중에 실리콘으로 재충전되는 도가니로부터 다수의 잉곳이 인발되는 소위 연속 초크랄스키 프로세스로부터 경제적으로 이익을 얻을 수 있다.
FZ법에서, 다결정 스톡 로드는 무선주파수 코일의 지원에 의해 점차적으로 용융된다. 용융된 재료는 단결정 시드 결정으로 시딩(seeding)하는 것에 의해 그리고 후속 재결정화에 의해 단결정으로 변환된다. 재결정화 동안에, 결과적인 단결정의 직경은 우선, 소망하는 최종 직경에 도달(로드 형성)할 때까지 원추형으로 확대된다(원추부 형성). 원추부 형성 단계에서, 얇은 시드 결정에 대한 부하를 완화하기 위해, 단결정도 또한 기계적으로 지지된다. FZ법의 기본이, 예컨대 US 6,840,998 B2에 설명되어 있다.
FZ법의 한가지 변형 - 이후, GFZ법이라고 칭함 - 은 공급 로드 대신에 다결정 과립상 실리콘을 사용한다. FZ법은 공급 막대를 용융시키고 단결정의 제어된 결정화를 위해 하나의 유도 가열 코일을 사용하지만, GFZ법은 2개의 유도 가열 코일을 사용한다. 다결정 과립은 플레이트 상의 제1 유도 가열 코일의 지원에 의해 용융되고, 후속하여 플레이트의 중앙에 있는 구멍을 통해 흘러 단결정으로 성장하고, 용융 구역을 형성한다. 단결정의 결정화는 제1 유도 가열 코일 아래에 배치된 제2 유도 가열 코일의 지원에 의해 제어된다. GFZ법에 관한 추가의 상세가, 예컨대 US 2011/0095018 A1에 설명되어 있다.
CZ 프로세스에 의해 생산되는 모든 단결정 실리콘은 잉곳에, 통상적으로 실리콘에 대해 약 20 ppma (parts per million atomic)의 농도로 낮지만 상당한 수준의 산소를 포함한다. 산소는 주로 석영 도가니에서 유래한다. 성장 온도에서, 대부분의 산소는 격자 내 침입형이며, 즉 결정질 실리콘 격자의 공극(interstice)에 존재하는 단일 산소 원자이다. 그러나, 일부 산소는 클러스터 또는 산소 석출핵이라고도 하는 다양한 원자 구성으로 함께 응집된다.
초기 클러스터 및 핵은 “성장 도입(grown in)” 결함이라고 칭한다. 핵과 석출물 모두는 격자 내의 결함 - 결정성 고체 내의 전자 및 정공을 위한 재조합 중심 또는 트랩으로 작용하여, 소수 캐리어 재조합 수명(minority carrier recombination lifetime)을 감소시킴 - 인 것으로 간주된다. 이러한 산소 결함의 삭제 또는 제거는 실리콘에서의 소수 캐리어 수명을 증가시킨다. CZ 실리콘에 있어서, 잉곳 내의 산소 농도를 13 ppma 미만으로 감소시키기 위해 다양한 기법이 적용되지만, 해당 기법은 공정 제약을 유도하고 완벽하게 성공적이지 않았다. 대부분의 최신 IC는 원래 웨이퍼 표면의 대략 수 미크론 내의 표면 영역에 형성된 능동 반도체 디바이스를 갖는다. 실리콘 웨이퍼를 산소 분위기의 1150 ℃보다 높은 온도의 급속 열 처리(Rapid Thermal Processing; RTP) 챔버에서 고속 어닐링하는 것이 제안되었다. 그러한 고온 산소 어닐링은 IC를 위해 이용되는 고온 처리 중에 공공(vacancy)을 감소시키고, 이에 따라 표면 영역 근처에서의 석출을 방지한다.
석영 도가니를 사용하지 않는 플로트 존(FZ) 프로세스에 의해 생산되는 단결정 실리콘은 산소를 거의 포함하지 않는다. FZ 실리콘은 산소 결함의 부재에 기인하는 매우 긴 소수 캐리어 수명을 나타낸다.
US 6,840,998 B2는 적어도 200 mm의 길이에 걸쳐 적어도 200 mm의 직경을 가지며 상기 길이의 영역에 전위가 없는 실리콘 단결정을 포함하는, 무도가니 플로트 존 인상에 의해 생산되는 실리콘 단결정을 언급한다.
US 7,025,827 B2는 단결정을 플로트 존 인상하고, 단결정을 분할하는 것에 의해 도핑된 반도체 웨이퍼를 생산하는 방법으로서, 플로트 존 인상 중에 유도 코일을 사용하여 형성되는 용융 재료를 도펀트로 도핑하는 것; 용융 재료를 적어도 하나의 회전 자기장에 노출시키는 것; 단결정을 형성하도록 용융 재료를 고화하는 것; 용융 재료의 고화 중에 형성된 단결정을 회전시키는 것; 및 단결정과 400 내지 700 Hz의 주파수를 갖는 자기장을 반대되는 회전방향으로 회전시키는 것을 포함하는 방법을 청구한다.
중성자 핵변환 도핑(Neutron Transmutation Doped; NTD) 실리콘은 기지의 결정질 실리콘 제품 중 가장 낮은 저항 변화를 갖는다. 중성자 핵변환 도핑은, 도핑되지 않은 실리콘 결정을 원자로의 코어에서 열 중성자의 적절한 플럭스에 노출시키는 것에 의해, 반도체 재료 원자를 도펀트로, 즉 실리콘 원자를 인 원자 도펀트 로 핵변환하는 것이다. 이 기술의 장점은 종래의 도핑 방법으로는 실현 불가능한 극도로 균질한 N-도핑된 실리콘을 제조할 수 있다는 것이다. 불가피한 방사선-생성 결함(radiation-produced defect)은 약 500 ℃ 내지 반도체 결정 재료의 용융 온도 미만의 범위 내의 온도로 특정 시간 동안 적절히 가열하는 것에 의한 어닐링을 통해 치유될 수 있다. 어닐링은 중성자 변환 핵종에 영향을 미치지 않지만, 결정 대칭과 순서의 복원을 통해 방사선 손상 결함을 제거한다. 이 복원 절차는 전기 저항을 도펀트 함유량에 상응하는 수준으로 회복시킨다.
US 4,135,951 A는 어닐링을 통해 중성자 도핑 반도체 재료 저항을 회복시키고 상기 중성자 도핑 반도체 재료의 소수 캐리어 수명을 증가시키는 방법으로서, 중성자 도핑 반도체 재료를 대략 600 ℃ 이상 재료 용융 온도 미만의 어닐링 온도로 1/4 시간 내지 5 시간 이상의 기간 동안 가열하는 것; 및 가열된 재료를 어닐링 온도로부터 약 300 ℃ 미만의 주위 온도로 분당 1/4 ℃ 내지 약 4 ℃의 냉각률로 냉각하는 것을 포함하는 방법을 청구한다.
통상적으로, FZ 웨이퍼는 반도체 디바이스, 예컨대 파워 디바이스를 가공하는 데 사용된다.
그러나, 고효율에 대한 요구는 또한 광발전 개발을 반도체 디바이스 생산과 비슷한 품질 수준을 제공하는 표준 반도체 방법으로 확장한다. FZ 재료로 형성된 고효율 실리콘 태양 전지는 최고 품질을 갖고, CZ 단결정 실리콘과 다결정 실리콘보다 성능이 뛰어나다.
파워 디바이스와 광발전 어플리케이션을 위한 기판의 중요한 파라메터는
- 긴 소수 캐리어 수명,
- 낮은 산소 함량, 및
- 낮은 저항 변동이다.
이에 따라, 소수 캐리어 수명은 앞서 언급한 분야에서의 여러 어플리케이션에 대한 FZ 웨이퍼의 적합성을 특성화하기 위한 한가지 핵심 파라메터이다.
FZ 실리콘의 “성장한 상태 그대로의(as grown)” 또는 “인상된 상태 그대로의(as pulled)”소수 캐리어 수명은 저항에 좌우되며, 약 100 내지 6000 μs를 상회하는 범위이다. 예로서, 2 Ωcm에서 벌크 수명은 1000 μs를 초과하며, 30 Ωcm 에서는 4000 μs까지 증가한다.
그러나, 소수 캐리어 수명은 또한 어닐링 프로세스에 대한 강력한 의존도를 나타낸다. 900 ℃ 미만의 온도에서의 어닐링은 “성장한 상태 그대로의” 수명을 현저히 악화시킨다. 이것이 산화성 분위기에서 발생하는지 또는 비산화성 분위기에서 발생하는지 여부는 중요하지 않다. 다른 한편으로, 900 ℃를 초과하는 온도에서의 어닐링은 수명을 저하시키지 않는다.
이에 따라 본 발명이 해결해야 할 문제들 중 한가지는 “성장한 상태 그대로의” 수명의 상기한 저하를 방지하고자 하는 것이었다.
이 문제는
a) 900 ℃ 이상의 어닐링 온도로 FZ 실리콘을 어닐링하는 단계, 및
b) 어닐링된 FZ 실리콘을 900 ℃ 미만의 처리 온도로 처리하는 단계를 포함하는 FZ 실리콘 준비 방법에 의해 해결된다.
본 발명은 또한, 900 ℃ 미만의 처리 온도에서의 임의의 처리 단계 후에 그 소수 캐리어 수명의 저하를 나타내지 않는 FZ 실리콘에 관한 것이다.
FZ 실리콘이 900 ℃ 이상의 어닐링 온도로 어닐링되면, FZ 실리콘은 900 ℃ 미만의 처리 온도에서의 임의의 처리 단계 후에 그 소수 캐리어 수명의 저하를 나타내지 않는다. 상기한 어닐링 단계가 없는 경우, 저온 처리 단계 후에 그 소수 캐리어 수명의 현저한 저하가 있을 것이다.
일실시예에서, FZ 실리콘 준비 방법은, 플로트 존 인상형 실리콘 잉곳으로부터 복수 개의 FZ 실리콘 웨이퍼를 기계적으로 형성하는 단계를 포함하며, FZ 실리콘 웨이퍼들 중 적어도 하나는 900 ℃ 이상의 어닐링 온도로 어닐링된 후, 900 ℃ 미만의 처리 온도로 처리된다.
다른 실시예에서, 플로트 존 인상형 실리콘 잉곳은 900 ℃ 이상의 어닐링 온도로 어닐링된다. 어닐링된 플로트 존 인상형 실리콧 잉곳으로부터 복수 개의 어닐링된 FZ 실리콘 웨이퍼를 기계적으로 형성한 후, 어닐링된 FZ 웨이퍼들 중 적어도 하나가 900 ℃ 미만의 처리 온도로 처리된다.
900 ℃ 미만의 처리 온도로 어닐링된 FZ 실리콘을 처리하는 일례는 웨이퍼 상에 다결정 실리콘을 성막하는 것이다. 그러한 폴리 성막은 통상 약 650 ℃에서 수행된다. 900 ℃ 이상에서의 고온 어닐링이 실시되지 않는 경우, 폴리층을 갖는 상기한 웨이퍼의 수명은 저하할 것이다.
본 발명자들은 또한, 900 ℃ 이상에서의 어닐링은 900 ℃ 미만의 종래의 열처리에 의해 저하된 샘플의 본래 긴 수명을 리인스톨(re-install)할 수 있다는 것을 증명하였다.
이러한 고온 어닐링 단계를 겪은 FZ 실리콘은 저온에서의 후속 어닐링 단계에 대해 매우 면역성이 있다. 이에 따라, 그 수명이 더 이상 현저히 저하되지 않는다.
이러한 결함의 원인을 이해하기 위해, DLTS 연구가 수행되었다. 어닐링 온도에 따라, 다수의 깊은 레벨의 형성 또는 소멸이 관찰될 수 있다. 어닐링 동안에 이러한 피크의 출현 및 제거는 수명 저하 거동과 관련이 있다.
본 발명의 실시예에서는, 직경이 75 mm, 125 mm, 150 mm 또는 200 mm인 FZ 웨이퍼가 준비된다.
다른 실시예에서, FZ 웨이퍼는 결정 인상 동안에 결정 결함의 발생을 억제하도록 질소 코도핑(nitrogen co-doped)된다. 공공 및 Si 침입형 결함(Si interstitial defect) 모두는 낮은 수준의 질소 도핑(예컨대, 약 1014 cm- 3)에 의해 동시에 억제될 수 있다. 이것은 거의 완벽한 GOI(Gate Oxide Integrity) 품질을 부여한다.
다른 실시예에서, FZ 웨이퍼의 반경방향 저항 변화는 12 % 이하, 보다 바람직하게는 8 % 이하이다. 이것은 FZ 실리콘의 성장 중에 스트리에이션(striation)의 제어를 통해 달성되었다.
본 발명의 FZ 실리콘은 낮은 수준의 산소, 바람직하게는 실리콘 격자 내에 용해된 1 ppma 미만의 산소를 포함한다.
실시예에서, FZ 웨이퍼는 n 타입 또는 p 타입 도펀트를 포함한다.
다른 실시예에서, FZ 실리콘은 GFZ법을 이용하여 다결정 과립상 실리콘으로부터 성장된다.
본 발명에 따른 FZ 실리콘은 반도체 디바이스용, 특히 파워 MOSFET, IGBT(Insulated-Gate Bipolar Transistor), 사이리스터(thyristor) 및 다이오드용 기판으로서 적합하다.
본 발명에 따른 FZ 실리콘은 고효율 태양 전지용 기판으로서도 또한 적합하다.
앞서 상술한 본 발명에 따른 FZ 실리콘 준비 방법의 실시에에 관하여 특정된 피쳐(feature)들은 본 발명에 따른 FZ 실리콘에 대응하게 적용될 수 있다. 더욱이, 본 발명에 따른 FZ 실리콘 준비 방법의 실시예에 관하여 앞서 상술한 장점들도 또한 이에 따라 본 발명에 따른 FZ 실리콘에 관련된다. 본 발명의 특정된 실시예의 이들 피쳐 및 다른 피쳐는 명세서뿐만 아니라 청구범위에도 기술되어 있다. 개별 피쳐들은 단독으로나 조합되어 본 발명의 실시예로서 구현될 수도 있고, 다른 어플리케이션 분야에서 구현될 수도 있다. 더욱이, 이들 피쳐들은 자신의 권리로 보호할 수 있는 유익한 실시예를 나타낼 수 있으며, 출원된 출원에서 보호가 청구되거나 이 출원 및/또는 계속 출원의 계류 중 보호가 청구될 수 있다.
FZ 결정을 인상하였다. 인상기(puller)에서의 질소 수준은 최종 결정에서 대략 1014 cm-3 범위로 종결되도록 선택되었다. 질소의 역할을 확인하기 위해, 인상기에 질소를 첨가하지 않고 일부 결정을 인상하였다.
본 발명자들은 두께가 1 mm +/- 500 ㎛인 다양한 웨이퍼를 사용하였다. 웨이퍼 직경은 중요한 역할을 하지 않고, 본 발명자들은 75 mm 내지 200 mm 직경으로부터 설명된 효과를 관찰하였다.
Semilab의 μPCD-툴을 사용하여 수명을 측정하였다.
표면 재조합을 억제하고, 이에 따라 실제 벌크 수명 특성을 나타내기 위해 요오드-에탄올-패시베이션을 사용하였다. 적당히 도핑된 FZ 웨이퍼는 이 측정 설정에 의하면, 통상적으로 3 ms보다 긴 수명에 도달한다.
수평형 또는 수직형 노의 산화성 분위기 하에서 어닐링을 행하였다. 표준 램프 속도(standard ramp rate)를 이용하여 유지 시간을 1h으로 유지하였다.
도 1은 폴리 배면을 갖고 상이한 어닐링 단계들 후의, 인상된 상태 그대로의 n 도핑된 FZ 200 mm 웨이퍼의 수명을 보여준다. 앞서 언급한 바와 같이, 폴리 성막은 약 650 ℃의 온도에서 행해진다. 이에 따라, 수명이 저하된다.
임의의 열처리되지 않은 인상된 상태 그대로의 웨이퍼의 경우, 수명은 약 3500 μs이다. 폴리 배면을 지닌 웨이퍼의 경우, 수명은 약 100 내지 200 μs로 줄어든다. 900 ℃ 이상에서의 어닐링 단계 후, “인상된 상태 그대로”의 수명은 다소 리인스톨된다. 웨이퍼가 900 ℃ 이상에서 사전 어닐링되었다면, 650 ℃ 에서의 폴리 성막은 수명에 전혀 영향을 주지 않는다.
이에 따라, 다음과 같이 결과를 요악할 수 있다:
- 900 ℃ 미만의 온도에서의 어닐링은 “성장한 상태 그대로의” 수명을 저하시킨다.
- 이것이 산화성 분위기에서 발생하는지 또는 비산화성 분위기에서 발생하는지 여부는 중요하지 않다.
- 900 ℃ 이상의 온도에서의 어닐링은 수명을 저하시키지 않는다. 900 ℃ 이상의 온도에서의 어닐링은 900 ℃ 미만의 온도에서의 종래의 어닐링에 의해 저하된 샘플의 본래 긴 수명을 리인스톨할 수 있다.
이러한 고온 어닐링 단계(900 ℃ 이상의 온도)를 겪은 샘플은 900 ℃ 미만의 저온에서의 후속 어닐링에 대하여 매우 면역성이 있다. 그 수명이 더 이상 현저히 저하되지 않는다.
이들 샘플에 대한 후속하는 DLTS(Deep-Level Transient Spectroscopy) 측정은 특징적인 결함 수준을 나타냈다.
도 2는 측정된 DLTS 결함 농도를 보여준다.
다음과 같이 결과를 요악할 수 있다:
- 900 ℃ 미만의 어닐링은 205K 및 127K의 레벨을 생성한다.
- 900 ℃ 이상의 어닐링은 이들 결함 레벨을 “삭제한다”
어닐링 동안에 이러한 결함 수준의 출현 및 삭제는 수명 거동과도 관련이 있기 때문에, 결함 수준은 수명에 영향을 주는 근본 원인으로 생각된다. 이론에 의해 구속되는 것을 원하는 것은 아니지만, 공공 및 질소가 이들 결함 수준에서 소정 역할을 할 수 있다.
바람직한 실시예에 관한 상기 설명은 예로써 주어졌다. 주어진 개시로부터, 당업자라면 본 발명과 수반되는 그 장점을 이해할 뿐만 아니라, 개시된 구조 및 방법에 대한 다양한 변경 및 수정도 또한 명백히 알아낼 것이다. 따라서, 본 출원인은 그러한 모든 변경 및 수정과 그 등가물도 또한, 첨부된 청구범위에 의해 규정된 본 발명의 사상 및 범위 내에 속하는 것으로 커버하고자 한다.

Claims (14)

  1. FZ 실리콘 준비 방법으로서,
    - 900 ℃ 이상의 어닐링 온도로 FZ 실리콘을 어닐링하는 단계, 및
    - 어닐링된 FZ 실리콘을 900 ℃ 미만의 처리 온도로 처리하는 단계
    를 포함하는 FZ 실리콘 준비 방법.
  2. 제1항에 있어서, FZ 인상 잉곳(FZ pulled ingot)으로부터 복수 개의 FZ 실리콘 웨이퍼를 기계적으로 형성하는 단계를 더 포함하는 FZ 실리콘 준비 방법.
  3. 제1항 또는 제2항에 있어서, FZ 인상 잉곳을 900 ℃ 이상의 어닐링 온도로 어닐링하는 것인 FZ 실리콘 준비 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, FZ 실리콘은 산소 포함 환경에서 어닐링하는 단계를 더 포함하는 FZ 실리콘 준비 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, FZ 실리콘으로부터 형성된 적어도 하나의 FZ 웨이퍼를 900 ℃ 미만의 처리 온도로 처리하는 것인 FZ 실리콘 준비 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 어닐링 단계는 급속 열처리 챔버 내에서 수행되는 것인 FZ 실리콘 준비 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 어닐링된 FZ 실리콘을 900 ℃ 미만의 처리 온도로 처리하는 단계는 FZ 웨이퍼의 표면 상에 다결정 실리콘을 성막하는 단계를 포함하는 것인 FZ 실리콘 준비 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, FZ 실리콘은 질소로 도핑되는 것인 FZ 실리콘 준비 방법.
  9. FZ 실리콘으로서, 900 ℃ 미만의 처리 온도에서의 임의의 처리 단계 후에 그 소수 캐리어 수명(minority carrier lifetime)의 저하를 나타내지 않는 것인 FZ 실리콘.
  10. 제9항에 있어서, FZ 실리콘은 질소로 도핑되는 것인 FZ 실리콘.
  11. 제9항 또는 제10항에 있어서, 직경이 75 mm, 125 mm, 150 mm 또는 200 mm인 웨이퍼를 포함하는 FZ 실리콘.
  12. 제11항에 있어서, 웨이퍼는 다결정 실리콘 표면층을 포함하는 것인 FZ 실리콘.
  13. 반도체 디바이스를 제조하기 위한 제9항 내지 제12항 중 어느 한 항에 따른 FZ 실리콘의 용도.
  14. 고효율 태양 전지를 제조하기 위한 제9항 내지 제12항 중 어느 한 항에 따른 FZ 실리콘의 용도.
KR1020187026272A 2016-02-16 2017-02-02 Fz 실리콘 및 fz 실리콘 준비 방법 Ceased KR20180115281A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EPEP16155959.6 2016-02-16
EP16155959.6A EP3208366A1 (en) 2016-02-16 2016-02-16 Fz silicon and method to prepare fz silicon
PCT/EP2017/052229 WO2017140507A1 (en) 2016-02-16 2017-02-02 Fz silicon and method to prepare fz silicon

Publications (1)

Publication Number Publication Date
KR20180115281A true KR20180115281A (ko) 2018-10-22

Family

ID=55404595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187026272A Ceased KR20180115281A (ko) 2016-02-16 2017-02-02 Fz 실리콘 및 fz 실리콘 준비 방법

Country Status (7)

Country Link
US (1) US20190006190A1 (ko)
EP (1) EP3208366A1 (ko)
JP (1) JP2019505472A (ko)
KR (1) KR20180115281A (ko)
CN (1) CN108699725A (ko)
TW (1) TWI629384B (ko)
WO (1) WO2017140507A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103314B2 (ja) * 2019-07-12 2022-07-20 信越半導体株式会社 シリコン単結晶基板中の炭素濃度評価方法
JP7626052B2 (ja) * 2021-12-20 2025-02-04 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135951A (en) 1977-06-13 1979-01-23 Monsanto Company Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials
US4897360A (en) * 1987-12-09 1990-01-30 Wisconsin Alumni Research Foundation Polysilicon thin film process
JPH07106611A (ja) * 1993-09-29 1995-04-21 Tonen Corp Ｂｓｆ型太陽電池の製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
DE10137856B4 (de) 2001-08-02 2007-12-13 Siltronic Ag Durch tiegelloses Zonenziehen hergestellter Einkristall aus Silicium
DE10216609B4 (de) 2002-04-15 2005-04-07 Siltronic Ag Verfahren zur Herstellung der Halbleiterscheibe
WO2005010243A1 (ja) * 2003-07-29 2005-02-03 Shin-Etsu Handotai Co., Ltd. シリコン単結晶基板の製造方法及び抵抗特性測定方法並びに抵抗特性保証方法
US20060186509A1 (en) * 2005-02-24 2006-08-24 Honeywell International, Inc. Shallow trench isolation structure with active edge isolation
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP2007176725A (ja) * 2005-12-27 2007-07-12 Shin Etsu Handotai Co Ltd 中性子照射シリコン単結晶の製造方法
US20080164572A1 (en) * 2006-12-21 2008-07-10 Covalent Materials Corporation Semiconductor substrate and manufacturing method thereof
EP2172967A1 (en) * 2008-08-04 2010-04-07 Siltronic AG Method for manufacturing silicon carbide
DE102009051010B4 (de) 2009-10-28 2012-02-23 Siltronic Ag Vorrichtung zur Herstellung eines Einkristalls aus Silizium durch Umschmelzen von Granulat
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
US9105786B2 (en) * 2011-04-18 2015-08-11 Cisco Technology, Inc. Thermal treatment of silicon wafers useful for photovoltaic applications
EP2715805B1 (en) * 2011-06-03 2016-04-06 MEMC Singapore Pte. Ltd. Processes for suppressing minority carrier lifetime degradation in silicon wafers
WO2013125014A1 (ja) * 2012-02-23 2013-08-29 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2017140507A1 (en) 2017-08-24
TWI629384B (zh) 2018-07-11
JP2019505472A (ja) 2019-02-28
EP3208366A1 (en) 2017-08-23
TW201730387A (zh) 2017-09-01
CN108699725A (zh) 2018-10-23
US20190006190A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
KR100928885B1 (ko) Ｉｇｂｔ용의 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용의실리콘 단결정 웨이퍼의 제조방법
KR100847112B1 (ko) Ｉｇｂｔ용 실리콘 단결정 웨이퍼 및 ｉｇｂｔ용 실리콘단결정 웨이퍼의 제조방법
TW546422B (en) Method of producing silicon wafer and silicon wafer
KR100676459B1 (ko) Ｇａ첨가 ＣＺ 단결정 및 웨이퍼 그리고 그 제조방법
KR20100029778A (ko) 고농도로 도핑된 기판에서의 확산 제어
US20090004426A1 (en) Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US7560163B2 (en) Silicon wafer and method for producing same
CN101187058A (zh) 硅半导体晶片及其制造方法
TWI390091B (zh) Silicon single crystal wafer and its manufacturing method
JP7321929B2 (ja) ＺｎドープＩｎＰ単結晶基板の製造方法
SG189506A1 (en) Method of manufacturing silicon single crystal, silicon single crystal, and wafer
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
KR20180115281A (ko) Fz 실리콘 및 fz 실리콘 준비 방법
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
Kalejs Silicon ribbons for solar cells
JP2007142370A (ja) 太陽電池用シリコン単結晶基板および太陽電池素子、並びにその製造方法
CN107154354B (zh) 晶圆热处理的方法
JP2007137756A (ja) 太陽電池用シリコン単結晶基板および太陽電池素子、並びにその製造方法
KR100734615B1 (ko) Ｎ-형 반도체 잉곳 및 그 제조 방법
Saito et al. Characterization of polycrystalline Si silicon sheet grown by die casting combined with the Bridgman technique
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法
KR20020093689A (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000