[go: up one dir, main page]

KR20180057531A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180057531A
KR20180057531A KR1020170152216A KR20170152216A KR20180057531A KR 20180057531 A KR20180057531 A KR 20180057531A KR 1020170152216 A KR1020170152216 A KR 1020170152216A KR 20170152216 A KR20170152216 A KR 20170152216A KR 20180057531 A KR20180057531 A KR 20180057531A
Authority
KR
South Korea
Prior art keywords
electrode
wiring
transistor
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020170152216A
Other languages
English (en)
Other versions
KR102458377B1 (ko
Inventor
순페이 야마자키
켄수케 요시주미
히데아키 시시도
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20180057531A publication Critical patent/KR20180057531A/ko
Priority to KR1020220134739A priority Critical patent/KR20220150231A/ko
Application granted granted Critical
Publication of KR102458377B1 publication Critical patent/KR102458377B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/44—Arrangements combining different electro-active layers, e.g. electrochromic, liquid crystal or electroluminescent layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optical Filters (AREA)

Abstract

본 발명의 일 형태는 소비전력을 저감할 수 있는 표시 장치를 제공하는 것이다. 또한, 표시 장치의 개구율을 높이는 것이다.
표시 장치는 제 1 부화소 및 제 2 부화소를 가지는 화소를 가지는 구성으로 한다. 제 1 부화소는 제 1 착색층 및 제 1 트랜지스터를 가지고, 제 2 부화소는 제 2 착색층 및 제 2 트랜지스터를 가진다. 적어도 제 1 트랜지스터 및 제 2 트랜지스터가 각각 가지는 반도체층에서 채널이 형성될 수 있는 부분은 제 1 착색층과 중첩되도록 배치된다. 제 1 착색층은 제 2 착색층에 비하여 단파장 측의 광을 흡수하기 쉬운 착색층으로 하고, 트랜지스터를 구성하는 반도체층, 전극, 배선 등은 가시광을 투과시키는 구성으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 일 형태는 표시 장치에 관한 것이다.
다만, 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 본 발명의 일 형태의 기술분야의 일례로서는, 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제작 방법을 들 수 있다.
또한, 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용하여 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로, 연산 장치, 기억 장치 등은 반도체 장치의 일 형태이다. 또한, 촬상 장치, 전기 광학 장치, 발전 장치(박막 태양 전지, 유기 박막 태양 전지 등을 포함함), 및 전자 기기는 반도체 장치를 가지는 경우가 있다.
전자 기기의 저소비전력화가 요구되고 있다. 특히 스마트폰이나 태블릿 단말 등 휴대형 전자 기기는 배터리를 전원으로 사용하기 때문에, 소비전력이 높으면 한 번의 충전으로 사용 가능한 기간이 짧아진다.
또한, 전자 기기에 탑재되는 표시 장치의 한가지로서 액정 표시 장치가 알려져 있다. 투과형 액정 표시 장치는 액정의 광학 변조 작용을 이용하여 백라이트로부터의 광의 투과량을 제어함으로써 콘트라스트를 표현하여 화상 표시를 수행한다.
예를 들어, 화소 전극의 각각에 접속되는 스위칭 소자로서, 금속 산화물을 채널 형성 영역으로 하는 트랜지스터를 사용하는 액티브 매트릭스형 액정 표시 장치가 알려져 있다(특허문헌 1 및 특허문헌 2 참조).
일본 공개특허공보 2007-123861호 일본 공개특허공보 2007-96055호
액정 표시 장치(액정 패널)의 소비전력을 저감하기 위한 방법 중 한가지로서, 백라이트로부터의 광을 효율적으로 추출하는 것을 들 수 있다.
본 발명의 일 형태는 소비전력을 저감할 수 있는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 표시 장치의 개구율을 높이는 것을 과제 중 하나로 한다. 또는, 높은 개구율과 높은 신뢰성을 겸비한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한, 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 제 1 착색층, 제 2 착색층, 제 1 트랜지스터, 제 2 트랜지스터, 제 1 표시 소자, 및 제 2 표시 소자를 가지는 표시 장치이다. 제 1 표시 소자는 제 1 트랜지스터와 전기적으로 접속되고, 제 1 착색층과 중첩된다. 제 2 표시 소자는 제 2 트랜지스터와 전기적으로 접속되고, 제 2 착색층과 중첩된다. 제 1 트랜지스터는 제 1 반도체층을 가지고, 제 2 트랜지스터는 제 2 반도체층을 가진다. 제 1 반도체층과 제 2 반도체층은 각각 제 1 착색층과 중첩되는 부분을 가진다.
또한, 본 발명의 다른 일 형태는 제 1 착색층, 제 2 착색층, 제 3 착색층, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 1 표시 소자, 제 2 표시 소자, 및 제 3 표시 소자를 가지는 표시 장치이다. 제 1 표시 소자는 제 1 트랜지스터와 전기적으로 접속되고, 제 1 착색층과 중첩된다. 제 2 표시 소자는 제 2 트랜지스터와 전기적으로 접속되고, 제 2 착색층과 중첩된다. 제 3 표시 소자는 제 3 트랜지스터와 전기적으로 접속되고, 제 3 착색층과 중첩된다. 제 1 트랜지스터는 제 1 반도체층을 가지고, 제 2 트랜지스터는 제 2 반도체층을 가지고, 제 3 트랜지스터는 제 3 반도체층을 가진다. 제 1 반도체층, 제 2 반도체층, 및 제 3 반도체층은 각각 제 1 착색층과 중첩되는 부분을 가진다.
또한, 상기에 있어서, 제 1 착색층은 제 2 착색층보다 장파장의 광을 투과시키는 것이 바람직하다. 또는, 제 1 착색층은 적색 광을 투과시키는 것이 바람직하다.
또한, 상기에 있어서, 백색 광을 나타내는 광원을 가지는 것이 바람직하다. 이때, 제 1 착색층은 광원과 제 1 반도체층 사이, 및 광원과 제 2 반도체층 사이에 위치하는 것이 바람직하다.
또한, 상기에 있어서, 제 1 트랜지스터는 제 1 게이트 전극, 및 제 1 반도체층과 접속되는 제 1 전극 및 제 2 전극을 가지고, 제 2 트랜지스터는 제 2 게이트 전극, 및 제 2 반도체층과 접속되는 제 3 전극 및 제 4 전극을 가지는 구성으로 하는 것이 바람직하다. 이때, 제 1 전극, 제 2 전극, 제 3 전극, 및 제 4 전극은 각각 가시광을 투과시키고 제 1 착색층과 중첩되는 부분을 가지는 것이 바람직하다. 또한 이때, 제 1 게이트 전극 및 제 2 게이트 전극도 각각 가시광을 투과시키고 제 1 착색층과 중첩되는 부분을 가지는 것이 바람직하다. 또는, 제 1 게이트 전극 및 제 2 게이트 전극이 각각 가시광을 차광하는 기능을 가져도 좋다.
또한, 상기에 있어서, 제 1 배선 및 제 2 배선을 가지는 것이 바람직하다. 이때, 제 1 전극은 제 1 배선과 전기적으로 접속되고, 제 2 전극은 제 1 표시 소자와 전기적으로 접속되고, 제 3 전극은 제 2 배선과 전기적으로 접속되고, 제 4 전극은 제 2 표시 소자와 전기적으로 접속되는 구성으로 하는 것이 바람직하다. 이때, 제 4 전극은 제 2 배선과 교차하는 부분을 가지는 구성으로 하는 것이 바람직하다. 또는, 제 4 전극은 제 1 배선과 교차하는 부분 및 제 2 배선과 교차하는 부분을 가지는 것이 바람직하다. 또는, 제 4 전극은 제 1 배선과도 제 2 배선과도 교차하지 않는 것이 바람직하다.
또한, 상기에 있어서, 제 1 배선 및 제 2 배선을 가지는 것이 바람직하다. 이때, 제 1 트랜지스터는 제 1 게이트 전극을 가지고, 제 2 트랜지스터는 제 2 게이트 전극을 가지는 구성으로 한다. 이때, 제 1 반도체층은 제 1 게이트 전극과 중첩되는 부분, 및 제 1 배선과 접속되는 부분을 가지고, 제 2 반도체층은 제 2 게이트 전극과 중첩되는 부분, 및 제 2 배선과 접속되는 부분을 가지는 구성으로 한다. 이때, 제 2 반도체층이 제 2 배선과 교차하는 부분을 가지는 구성으로 하는 것이 바람직하다. 또는, 제 2 반도체층이 제 2 배선과 교차하는 부분, 및 제 1 배선과 교차하는 부분을 가지는 것이 바람직하다. 또는, 제 2 반도체층은 제 1 배선과도 제 2 배선과도 교차하지 않는 것이 바람직하다.
또한, 상기에 있어서, 제 1 반도체층 및 제 2 반도체층은 각각 금속 산화물을 포함하는 것이 바람직하다.
또한, 상기에 있어서, 제 1 표시 소자는 제 5 전극, 제 6 전극, 및 액정을 가지는 것이 바람직하다. 이때, 제 5 전극은 제 1 트랜지스터와 전기적으로 접속되고, 제 5 전극 및 제 6 전극은 각각 가시광을 투과시키는 것이 바람직하다.
본 발명의 일 형태에 따르면, 소비전력을 저감할 수 있는 표시 장치를 제공할 수 있다. 또는, 표시 장치의 개구율을 높일 수 있다. 또는, 높은 개구율과 높은 신뢰성을 겸비한 표시 장치를 제공할 수 있다. 또는, 신규 표시 장치를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 또한, 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1은 표시 장치의 구성예.
도 2는 표시 장치의 구성예.
도 3은 표시 장치의 구성예.
도 4는 표시 장치의 구성예.
도 5는 표시 장치의 구성예.
도 6은 표시 장치의 구성예.
도 7은 표시 장치의 구성예.
도 8은 표시 장치의 구성예.
도 9는 표시 장치의 구성예.
도 10은 표시 장치의 구성예.
도 11은 표시 장치의 구성예.
도 12는 표시 장치의 구성예.
도 13은 표시 장치의 구성예.
도 14는 표시 장치의 구성예.
도 15는 표시 장치의 구성예.
도 16은 표시 장치의 구성예.
도 17은 입력 장치의 구성예.
도 18은 입력 장치의 구성예.
도 19는 터치 패널의 구성예.
도 20은 회로도 및 타이밍 차트.
도 21은 표시 모듈의 구성예.
도 22는 전자 기기의 구성예.
도 23은 전자 기기의 구성예.
실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 아래에서 기재하는 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한, 아래에서 설명하는 발명의 구성에서, 동일한 부분 또는 마찬가지의 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한, 같은 기능을 가지는 부분을 가리키는 경우에는, 같은 해치 패턴으로 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 본 명세서에서 설명되는 각 도면에서, 각 구성의 크기, 층 두께, 또는 영역은, 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 반드시 그 스케일에 한정되는 것은 아니다.
또한, 본 명세서 등에서의 "제 1", "제 2" 등의 서수사는 구성요소의 혼동을 피하기 위하여 붙이는 것이고, 수적으로 한정하는 것은 아니다.
트랜지스터는 반도체 소자의 일종이며, 전류나 전압의 증폭이나 도통 또는 비도통을 제어하는 스위칭 동작 등을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor)나 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
본 명세서 등에 있어서, 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서, 표시 패널은 출력 장치의 일 형태이다.
또한, 본 명세서 등에서는, 표시 패널의 기판에 예를 들어, FPC(flexible printed circuit) 또는 TCP(tape carrier package) 등의 커넥터가 장착된 것, 또는 기판에 COG(chip on glass) 방식 등으로 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한, 본 명세서 등에 있어서, 터치 센서는 손가락이나 스타일러스 등 피검지체의 접촉, 압압(押壓), 또는 근접 등을 검출하는 기능을 가지는 것이다. 또한 그 위치 정보를 검지하는 기능을 가져도 좋다. 따라서 터치 센서는 입력 장치의 일 형태이다. 예를 들어 터치 센서는 하나 이상의 센서 소자를 가지는 구성으로 할 수 있다.
또한, 본 명세서 등에서는 터치 센서를 가지는 기판을 터치 센서 패널, 또는 단순히 터치 센서 등이라고 부르는 경우가 있다. 또한, 본 명세서 등에서는, 터치 센서 패널의 기판에 예를 들어 FPC 또는 TCP 등의 커넥터가 장착된 것, 또는 기판에 COG 방식 등으로 IC가 실장된 것을 터치 센서 패널 모듈, 터치 센서 모듈, 센서 모듈, 또는 단순히 터치 센서 등이라고 부르는 경우가 있다.
또한, 본 명세서 등에서, 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시(출력)하는 기능과, 표시면에 손가락이나 스타일러스 등 피검지체가 접촉하거나, 압압하거나, 근접하는 것 등을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어 터치 센서를 구비한 표시 패널(또는 표시 장치), 터치 센서 기능을 가지는 표시 패널(또는 표시 장치)이라고도 부를 수 있다.
터치 패널은 표시 패널 및 터치 센서 패널을 가지는 구성으로 할 수도 있다. 또는, 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 가지는 구성으로 할 수도 있다.
또한, 본 명세서 등에서는, 터치 패널의 기판에 예를 들어 FPC 또는 TCP 등의 커넥터가 장착된 것, 또는 기판에 COG 방식 등으로 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
본 발명의 일 형태는 복수의 투과형 액정 소자, 및 상기 액정 소자와 전기적으로 접속되는 트랜지스터를 가지는 표시 장치이다.
액정 소자는 한 쌍의 전극 및 액정을 가진다. 한 쌍의 전극은 둘 다 가시광을 투과시킨다. 한 쌍의 전극 중 한쪽은 화소 전극으로서 기능하고, 트랜지스터와 전기적으로 접속된다. 한 쌍의 전극 중 다른 쪽은 공통 전극으로서 기능하고, 다른 화소와 공통의 전위가 공급된다.
표시 장치는 표시 영역에 복수의 화소가 매트릭스 형태로 배열된 구성을 가진다. 화소는 2개 이상의 부화소를 가진다. 하나의 부화소는 하나의 화소 전극, 선택 트랜지스터로서 기능하는 트랜지스터, 및 착색층을 가진다.
예를 들어, 하나의 화소는 제 1 부화소 및 제 2 부화소를 가진다. 제 1 부화소는 제 1 착색층 및 제 1 트랜지스터를 가지고, 제 2 부화소는 제 2 착색층 및 제 2 트랜지스터를 가진다. 이때, 제 1 트랜지스터 및 제 2 트랜지스터는 각각 제 1 착색층과 중첩되도록 배치된다. 더 구체적으로는, 적어도 제 1 트랜지스터 및 제 2 트랜지스터가 각각 가지는 반도체층에서 채널이 형성될 수 있는 부분이 제 1 착색층과 중첩되도록 배치된다.
이로써, 제 1 트랜지스터 및 제 2 트랜지스터에 조사되는 광은 모두 다 제 1 착색층을 투과한 광이다. 따라서, 제 1 트랜지스터 및 제 2 트랜지스터는 각각 광의 조사에 의한 영향의 정도를 동등하게 할 수 있다. 따라서, 인접하는 부화소들 사이에서 콘트라스트에 편차가 생기는 것을 방지할 수 있다.
또한, 제 1 착색층은 제 2 착색층에 비하여 단파장 측의 광을 흡수하기 쉬운 착색층인 것이 바람직하다. 특히 제 1 착색층은 제 2 착색층보다 장파장의 광을 투과시키고, 그 외의 가시광을 흡수하는 착색층인 것이 바람직하다. 이로써, 제 1 트랜지스터 및 제 2 트랜지스터에 제 1 착색층을 통하여 조사되는 광은 입사광에 비하여 단파장의 광이 흡수된 광이기 때문에, 이들 트랜지스터가 받는 광의 영향을 저감할 수 있다. 또는, 제 1 착색층을 투과한 광을 각 트랜지스터에 영향을 미치지 않는 광으로 할 수 있다. 이렇게 함으로써, 신뢰성이 매우 높은 표시 장치를 실현할 수 있다.
여기서, 백라이트를 제공하는 경우에는, 제 1 트랜지스터 및 제 2 트랜지스터와 백라이트 사이에 제 1 착색층이 배치되도록 백라이트를 제공하는 것이 바람직하다. 이로써, 백라이트로부터 제 1 트랜지스터 및 제 2 트랜지스터에 조사되는 광의 영향을 억제할 수 있다.
또한, 각 트랜지스터를 개재(介在)하여 백라이트와는 반대쪽(표시면 측)에 제 1 착색층이 제공되어도 좋다. 이때, 표시면 측으로부터 표시 장치에 입사되는 외광이 트랜지스터에 영향을 미치는 것을 억제할 수 있다.
제 1 트랜지스터 및 제 2 트랜지스터의 채널이 형성되는 반도체층에는, 반도체 특성을 나타내는 금속 산화물(산화물 반도체(OS: Oxide Semiconductor)라고도 함)을 적용하는 것이 바람직하다. 또한, 반도체층은 채널 형성 영역을 사이에 개재한 한 쌍의 저저항 영역을 가지는 것이 바람직하다. 상기 저저항 영역은 채널 형성 영역보다 도전성이 높은 부분이며, 산화물 도전체(OC: Oxide Conductor)라고도 할 수 있다. 이로써, 반도체층이 배치된 영역을 가시광을 투과시키는 영역(투과 영역이라고도 함)으로서 사용할 수 있기 때문에, 표시 장치의 개구율을 높일 수 있다.
또한, 제 1 트랜지스터 및 제 2 트랜지스터를 구성하는 전극이나 배선 등에, 가시광을 투과시키는 재료를 사용하는 것이 바람직하다. 특히 금속 산화물을 사용하는 것이 바람직하다. 예를 들어, 제 1 트랜지스터 및 제 2 트랜지스터의 게이트 전극, 소스 전극, 및 드레인 전극 각각에 투광성을 가지는 도전성 재료를 사용할 수 있다. 이렇게 함으로써, 표시 장치의 개구율을 더 높일 수 있다.
또한, 반도체층의 저저항 영역, 소스 전극, 및 드레인 전극은 각각 투광성을 가지기 때문에, 이들의 콘택트부도 투과 영역으로서 사용할 수 있어, 개구율을 더 높일 수 있다.
상술한 바와 같이, 반도체층의 채널 형성 영역은 제 1 착색층과 중첩되어 배치되기 때문에, 게이트 전극이 투광성을 가지고, 상기 채널 형성 영역에 제 1 착색층을 통하여 광이 조사되는 경우에도 각 트랜지스터에 대한 영향을 억제할 수 있다.
예를 들어 제 1 부화소는 화소 전극이 투광성을 가지는 반도체층, 게이트 전극, 소스 전극, 드레인 전극 등과 중첩되는 부분을 가지는 구성으로 할 수 있다.
또한, 각 부화소는 유지 용량으로서 기능하는 커패시터를 가져도 좋다. 이때, 커패시터를 구성하는 한 쌍의 전극, 및 이와 전기적으로 접속되는 배선 등에, 투광성을 가지는 도전성 재료를 사용하는 것이 바람직하다. 각 커패시터는 광의 영향을 받기 어려우므로, 각 부화소가 가지는 착색층과 중첩되어 배치하면 좋다.
여기서, 소스 전극 및 드레인 전극에는 투광성 재료를 사용하고 게이트 전극에는 차광성 재료를 사용하는 구성으로 하여도 좋다. 이때, 차광성 게이트 전극을 표시면 측에 배치하고, 제 1 착색층을 각 트랜지스터보다 백라이트 측에 배치하는 것이 바람직하다. 이로써, 백라이트로부터의 광의 영향을 제 1 착색층에 의하여 억제할 수 있고, 표시면 측으로부터 입사되는 외광의 영향은 차광성 게이트 전극에 의하여 억제할 수 있다.
또한, 각 부화소에 신호나 전위를 전기적으로 공급하기 위한 배선(버스 라인이라고도 함)은 투광성을 가지는 재료를 사용하여도 좋지만, 금속 등 차광성을 가지는 재료를 사용하면, 배선 저항을 저감할 수 있어 바람직하다. 버스 라인으로서는, 예를 들어 게이트 신호가 공급되는 배선(게이트 라인이라고도 함), 소스 신호가 공급되는 배선(소스 라인 또는 신호선이라고도 함), 공통 전위나 전원 전위 등이 공급되는 배선(전원선이라고도 함) 등을 들 수 있다. 이때, 버스 라인 이외의 부분을 모두 투과 영역으로 할 수 있고, 매우 높은 개구율을 실현할 수 있다.
또한, 화소는 색이 상이한 3개 이상의 부화소를 가져도 좋다. 이때, 가장 단파장의 광을 투과시키는 착색층과 중첩되는 영역에 트랜지스터를 배치하지 않고, 다른 착색층과 중첩되도록 트랜지스터를 배치하는 구성으로 할 수 있다. 특히 가장 장파장 측의 광을 투과시키는 착색층과 중첩되도록 각 부화소의 트랜지스터를 배치하는 구성으로 하는 것이 바람직하다.
예를 들어, 화소가 적색, 녹색, 청색의 3가지 광에 대응하는 부화소를 가지는 경우, 각 부화소가 가지는 트랜지스터는 각각 청색 이외의 착색층, 즉 적색 또는 녹색 착색층에 중첩되도록 배치할 수 있다. 특히 적색 착색층에 중첩되도록 3개의 트랜지스터를 배치하는 것이 바람직하다.
아래에서는 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
[구성예 1]
도 1의 (A)에 표시 장치(10)의 사시 개략도를 도시하였다. 표시 장치(10)는 기판(11)과 기판(12)이 접합된 구성을 가진다. 도 1의 (A)에서는, 기판(12)을 파선(破線)으로 나타내었다. 또한 도 1의 (A)는 표시면 측과는 반대쪽으로부터 봤을 때의 사시 개략도에 상당한다. 즉, 표시 장치(10)는 기판(11) 측이 표시면 측이다.
표시 장치(10)는 표시부(13), 회로(14), 배선(15) 등을 가진다. 기판(11)에는, 예를 들어 표시부(13)에 포함되며 화소 전극으로서 기능하는 도전층(21), 회로(14), 및 배선(15)이 제공된다. 또한, 도 1의 (A)에는 기판(11)에 IC(17) 및 FPC(16)가 실장된 예를 도시하였다. 그러므로, 도 1의 (A)에 도시된 구성은 표시 모듈이라고도 부를 수 있다.
회로(14)에는 예를 들어 주사선 구동 회로로서 기능하는 회로를 사용할 수 있다.
배선(15)은 표시부(13)나 회로(14)에 신호나 전력을 공급하는 기능을 가진다. 상기 신호나 전력은 외부로부터 FPC(16)를 통하여 배선(15)에 공급된다. 또는 IC(17)로부터 배선(15)에 공급된다.
도 1의 (A)에서는, COG(Chip On Glass) 방식 등으로 기판(11)에 IC(17)가 제공된 예를 도시하였다. IC(17)로서, 예를 들어 신호선 구동 회로 등으로서의 기능을 가지는 IC를 적용할 수 있다. 또한 IC(17)를 제공하지 않는 구성으로 하여도 좋다. 또한, IC(17)는 COF(Chip On Film) 방식 등으로 FPC(16)에 실장되어도 좋다.
도 1의 (A)에는 표시부(13)의 일부의 확대도를 도시하였다. 표시부(13)에는, 복수의 표시 소자가 가지는 도전층(21)이 매트릭스 형태로 배치된다. 도전층(21)은 예를 들어 화소 전극으로서 기능한다.
〔단면 구성예〕
도 1의 (B)에 도 1의 (A)의 절단선 A1-A2에 대응하는 단면의 일례를 도시하였다. 도 1의 (B)에는, 인접하는 3개의 화소(부화소)를 포함하는 영역의 단면을 도시하였다. 또한 여기서는 표시 소자로서 투과형 액정 소자(20)를 적용한 경우의 예를 제시한다. 도 1의 (B)에서 기판(11) 측이 표시면 측이다.
표시 장치(10)는 기판(11)과 기판(12) 사이에 액정(22)이 끼워진 구성을 가진다. 액정 소자(20)는 기판(11) 측에 제공된 도전층(21), 기판(12) 측에 제공된 도전층(23), 및 이들 사이에 제공된 액정(22)을 가진다. 또한, 액정(22)과 도전층(21) 사이에 배향막(24a)이 제공되고, 액정(22)과 도전층(23) 사이에 배향막(24b)이 제공된다.
도전층(21)은 화소 전극으로서 기능한다. 또한 도전층(23)은 공통 전극 등으로서 기능한다. 또한 도전층(21)과 도전층(23)은 둘 다 가시광을 투과시키는 기능을 가진다. 따라서, 액정 소자(20)는 투과형 액정 소자이다.
도 1의 (B)에는 3개의 액정 소자(20)를 명시하였다. 액정 소자(20)는 각각 착색층(41R), 착색층(41G), 또는 착색층(41B)과 중첩된다. 또한, 2개의 착색층 사이에는 차광층(42)이 제공된다. 절연층(26)이 각 착색층 및 차광층(42)을 덮어 제공되고, 도전층(23)이 절연층(26)을 덮어 제공된다. 또한, 차광층(42)은 트랜지스터(30R) 등과 도전층(21)의 콘택트부에도 중첩되어 배치되는 것이 바람직하다.
예를 들어, 착색층(41R)은 적색 광을 투과시키고 그 외의 파장의 가시광을 흡수한다. 또한 착색층(41G)은 녹색 광을 투과시키고 그 외의 파장의 가시광을 흡수한다. 또한 착색층(41B)은 청색 광을 투과시키고 그 외의 파장의 광을 흡수한다. 착색층(41R), 착색층(41G), 또는 착색층(41B)을 투과한 광(25R), 광(25G), 및 광(25B)은 각각 가시광 영역에 2개 이상의 피크를 가져도 좋지만, 가시광 영역에 단일 피크를 가지는 광인 것이 바람직하다. 여기서, 착색층(41R)은 3개의 착색층 중에서 가장 장파장의 광을 투과시키고 그 외의 파장의 광을 흡수할 수 있는 층이다.
다만, 착색층(41R), 착색층(41G), 및 착색층(41B) 각각이 투과시키는 광의 색은 이에 한정되지 않는다.
도 1의 (B)에는, 착색층(41R)이 제공된 영역을 표시 영역(13R)으로, 착색층(41G)이 제공된 영역을 표시 영역(13G)으로, 착색층(41B)이 제공된 영역을 표시 영역(13B)으로 도시하였다. 또한, 상이한 색의 표시 영역들 사이에는 차광층(42)이 제공되는 차광 영역을 가지는 것이 바람직하다.
기판(11)보다 외측에는 편광판(39a)이 배치되고, 기판(12)보다 외측에는 편광판(39b)이 배치된다. 또한, 편광판(39b)보다 외측에 백라이트 유닛(90)이 제공된다. 도 1의 (B)에 도시된 표시 장치(10)는 기판(11) 측이 표시면 측이다.
기판(11) 위에는 트랜지스터(30R), 트랜지스터(30G), 및 트랜지스터(30B)가 각각 제공된다. 각 트랜지스터는 예를 들어 각각 부화소의 선택 트랜지스터로서 기능한다. 트랜지스터(30R)는 착색층(41R)과 중첩되는 도전층(21)과 전기적으로 접속된다. 트랜지스터(30G)는 착색층(41G)과 중첩되는 도전층(21)과 전기적으로 접속된다. 트랜지스터(30B)는 착색층(41B)과 중첩되는 도전층(21)과 전기적으로 접속된다.
도 1의 (C)는 트랜지스터(30R), 트랜지스터(30G), 및 트랜지스터(30B)로서 적용할 수 있는 트랜지스터(30)의 확대도이다. 도 1의 (C)에 도시된 트랜지스터(30)는 소위 채널 에치(channel-etched) 보텀 게이트 구조의 트랜지스터이다. 트랜지스터(30)는 게이트 전극으로서 기능하는 도전층(31), 게이트 절연층으로서 기능하는 절연층(34), 반도체층(32), 및 소스 전극 및 드레인 전극으로서 기능하는 한 쌍의 도전층(33)을 가진다. 반도체층(32)에서 도전층(31)과 중첩되는 부분은 채널 형성 영역으로서 기능한다. 반도체층(32)과 도전층(33)은 서로 접촉하여 제공된다.
또한, 화소 전극으로서 기능하는 도전층(21)은 절연층(81) 위에 제공되고, 절연층(81)에 제공된 개구를 통하여 도전층(33)과 전기적으로 접속된다. 절연층(81)은 평탄화층으로서 기능하는 것이 바람직하다.
여기서, 도전층(31), 반도체층(32), 도전층(33), 절연층(34)은 각각 가시광에 대하여 투광성을 가지는 것이 바람직하다. 이로써, 도 1의 (B), (C)에 도시된 바와 같이 광(25R)이 트랜지스터(30)를 투과할 수 있다. 트랜지스터(30), 액정 소자(20), 및 착색층(41R)을 중첩시켜 배치함으로써, 트랜지스터(30)가 제공된 영역이 투과 영역(40t)으로서 기능하며, 표시 영역의 일부로서 사용할 수 있다. 이로써, 개구율(즉 표시 영역 내에서의 단위 면적당 투과 영역의 면적의 비율)이 높은 표시 장치를 실현할 수 있다.
도 1의 (B)에 도시된 바와 같이, 화소를 구성하는 복수의 트랜지스터를 하나의 착색층(41R)과 중첩시켜 배치함으로써, 각 트랜지스터에 같은 파장이며 같은 강도의 광(25R)이 조사된다. 그러므로, 광(25R)의 조사에 의하여 각 트랜지스터의 전기 특성 등이 영향을 받는 경우, 그 영향의 정도를 동등하게 할 수 있다. 그러므로 각 부화소의 콘트라스트가 서로 다르게 되는 것을 방지할 수 있다.
또한, 착색층(41R)을 투과한 광(25R)은 다른 광에 비하여 파장이 가장 긴(즉 에너지가 낮은) 광이며, 적색보다 단파장의 광을 포함하지 않기 때문에, 반도체층(32) 등에 의하여 가장 흡수되기 어려운 광이라고 할 수 있다. 그러므로, 각 트랜지스터의 반도체층(32)을 광(25R)이 투과하는 구성으로 하여도, 신뢰성이 높은 표시 장치를 실현할 수 있다.
또한, 도 2에 도시된 트랜지스터(30a)와 같이, 게이트 전극으로서 기능하는 도전층에 가시광을 차광하는 도전층(31a)을 적용하여도 좋다. 이와 같이, 반도체층(32)의 표시면 측을 차광함으로써, 표시면 측으로부터 입사되는 외광 등이 반도체층(32)에 도달하는 것을 방지할 수 있어, 신뢰성이 더 높은 표시 장치를 실현할 수 있다. 한편, 이때, 도전층(31a)이 제공되는 부분은 차광 영역(40s)으로서 기능하기 때문에, 도 1의 (C)에 도시된 구성이 더 개구율을 높일 수 있다.
여기까지 구성예 1에 대하여 설명하였다.
[구성예 2]
아래에서는, 표시 장치의 더 구체적인 예에 대하여 설명한다.
〔화소 구성예 2-1〕
도 3의 (A)는 하나의 화소(40)를 표시면 측과는 반대쪽(즉 백라이트 유닛(90) 측)으로부터 봤을 때의 상면 개략도이다. 화소(40)는 부화소(40G), 부화소(40R), 및 부화소(40B)를 가진다. 화소(40)에는, 게이트 라인으로서 기능하는 배선(51)과, 각각 소스 라인으로서 기능하는 배선(52G), 배선(52R), 및 배선(52B)과, 전원선으로서 기능하는 배선(53)이 접속된다.
부화소(40G), 부화소(40R), 및 부화소(40B)에는 각각 착색층(41G), 착색층(41R), 또는 착색층(41B)이 제공된다. 여기서는 각 착색층을 파선으로 나타내었다. 또한, 도 3의 (A)에서는 일부의 구성요소(예를 들어 도전층(21) 등)를 생략하였다.
부화소(40R)에 있어서, 착색층(41R)과 중첩되는 영역에 트랜지스터(30G), 트랜지스터(30R), 트랜지스터(30B), 및 커패시터(60R)가 제공된다. 각 트랜지스터 및 커패시터(60R)를 구성하는 도전층이나 반도체층에는 가시광을 투과시키는 재료가 사용되는 것이 바람직하다.
도 3의 (A)에서는, 화소(40)가 가지는 트랜지스터(30G), 트랜지스터(30R), 및 트랜지스터(30B)로서 보텀 게이트 구조의 트랜지스터를 적용한 경우의 예를 도시하였다.
부화소(40G) 및 부화소(40B)에는 각각 커패시터(60G) 또는 커패시터(60B)가 제공된다. 각 커패시터는 착색층(41G) 또는 착색층(41B)과 중첩되는 영역에 제공된다. 각 커패시터는 부화소(40R)에 제공되는 커패시터(60R)와 마찬가지로 가시광을 투과시키는 것이 바람직하다. 또한, 이들 커패시터(60G) 및 커패시터(60B) 중 적어도 한쪽이 부화소(40R)의 착색층(41R)과 중첩되는 영역에 제공되어도 좋다. 또한, 커패시터(60R)가 착색층(41G) 및 착색층(41B) 중 적어도 한쪽과 중첩되는 영역에 제공되어도 좋다.
화소(40)에서는, 배선(51), 배선(52R), 배선(52G), 배선(52B), 및 배선(53)에는 가시광을 차광하는 재료를 사용하고, 나머지 층에는 가시광을 투과시키는 재료를 사용할 수 있다. 도 4는, 화소(40)를 가시광을 차광하는 차광 영역(40s)과, 가시광을 투과시키는 투과 영역(40t)으로 구분하여 명시한 예이다. 이와 같이, 버스 라인이 제공되는 영역 이외의 거의 대부분의 영역을 투과 영역(40t)으로 할 수 있기 때문에, 종래의 표시 장치에 비하여 개구율을 크게 향상시킬 수 있다.
도 3의 (B)는 도 3의 (A)에 대응하는 화소(40)의 회로도이다. 도 3의 (B)에는 상술한 구성에 더하여, 액정 소자(20R), 액정 소자(20G), 및 액정 소자(20B)를 명시하였다.
트랜지스터(30R)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52R)과 전기적으로 접속되고, 다른 쪽이 커패시터(60R)의 한쪽 전극 및 액정 소자(20R)의 한쪽 전극(화소 전극)과 전기적으로 접속된다.
트랜지스터(30G)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52R)과 교차하고 배선(52G)과 전기적으로 접속되고, 다른 쪽이 배선(52R) 및 배선(52G)과 교차하고 커패시터(60G)의 한쪽 전극 및 액정 소자(20G)의 화소 전극과 전기적으로 접속된다.
트랜지스터(30B)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52B)과 전기적으로 접속되고, 다른 쪽이 커패시터(60B)의 한쪽 전극 및 액정 소자(20B)의 화소 전극과 전기적으로 접속된다.
또한, 커패시터(60R), 커패시터(60G), 및 커패시터(60B) 각각의 다른 쪽 전극은 배선(53)과 전기적으로 접속된다.
〔단면 구성예 2-1〕
도 5에 도 3의 (A)에 도시한 절단선 B1-B2 및 절단선 C1-C2를 따르는 단면을 도시하였다. 절단선 B1-B2는 배선(52R), 트랜지스터(30R), 커패시터(60R), 및 배선(53) 등을 통과하는 선이고, 절단선 C1-C2는 트랜지스터(30G), 교차부(55), 커패시터(60G), 및 배선(53) 등을 통과하는 선이다.
또한, 아래에서는, 상기 구성예 1 및 도 1의 (B)에서 설명한 부분에 대해서는 설명을 생략한다. 또한, 아래에서는, 특별한 설명이 없는 한, 동일한 막을 가공하여 얻어지는 층에 대하여 같은 부호를 사용하여 설명하기로 한다.
트랜지스터(30R) 및 트랜지스터(30G)는 각각 보텀 게이트 구조의 트랜지스터이다. 또한, 커패시터(60R) 등은 도전층(31), 도전층(33), 및 이들 사이에 위치하는 절연층(34)의 일부로 구성된다.
각 트랜지스터의 소스 전극이나 드레인 전극을 구성하는 도전층(33)과, 배선(52R) 등을 구성하는 도전층은 그 사이에 절연층이 제공되지 않는다. 따라서, 예를 들어 트랜지스터(30R)의 소스 및 드레인 중 한쪽의 상면 및 측면에 접촉하도록 배선(52R)이 제공됨으로써, 이들이 전기적으로 접속된다.
또한, 각 트랜지스터의 게이트 전극을 구성하는 도전층(31)과, 배선(51)(미도시) 및 배선(53) 등을 구성하는 도전층은 그 사이에 절연층이 제공되지 않는다. 예를 들어, 커패시터(60R)를 구성하는 도전층(31)의 상면 및 측면에 접촉하도록 배선(53)이 제공됨으로써, 이들이 전기적으로 접속된다.
또한, 도 5에서는 절연층(82)이 트랜지스터(30R) 등을 덮어 제공되고, 절연층(82) 위에 평탄화막으로서 기능하는 절연층(81)이 제공된다. 절연층(82)은 트랜지스터(30R) 등에 불순물 등이 확산되는 것을 억제하는 보호막으로서의 기능을 가지는 것이 바람직하다. 예를 들어, 절연층(82)에 무기 절연 재료를 사용하고 절연층(81)에 유기 절연 재료를 사용할 수 있다.
도전층(21)은 커패시터(60R)와 중첩되는 영역에서 절연층(81) 및 절연층(82)에 제공된 개구를 통하여 도전층(33)과 전기적으로 접속된다. 도전층(21)과 도전층(33)의 접속부와, 커패시터(60R)를 중첩시킴으로써, 화소의 면적을 축소할 수 있어, 해상도가 더 높은 표시 장치를 실현할 수 있다.
도전층(21)과 도전층(33)의 접속부와 중첩되는 부분에서는, 액정 소자(20)의 셀 갭이, 다른 부분보다 크게 되는 경우가 있다. 또한, 접속부에서는, 도전층(21)의 상면에 요철 형상이 형성되기 쉽기 때문에, 액정(22)의 초기 배향이, 다른 부분과 다르게 되어 광 누설의 원인이 되는 경우가 있다. 광 누설은 콘트라스트의 저하를 일으키기 때문에, 도 5에 도시된 바와 같이, 상기 접속부와 중첩되는 영역에 차광층(42)을 배치하는 것이 바람직하다. 또한, 접속부에서 액정의 구동을 충분히 수행할 수 있는 경우 등에는, 이 부분에 차광층(42)을 제공하지 않고 표시 영역의 일부로서 이용하면 개구율이 높아져 바람직하다.
여기서, 배선(52G)이나 배선(52R)을 구성하는 도전층과, 도전층(33)은 이들 사이에 절연층이 제공되지 않기 때문에, 이들을 교차시키면 전기적으로 단락된다. 그러므로, 교차부(55)에서 배선(52G) 및 배선(52R)을 끼우는 2개의 도전층(33)은 각각 절연층(34)에 제공된 개구를 통하여 도전층(31)과 전기적으로 접속된다. 도전층(31)과 배선(52G) 및 배선(52R)은 절연층(34)을 개재하여 서로 중첩되는 부분을 가진다. 즉, 교차부(55)가 브리지 구조를 가진다고도 할 수 있다.
교차부(55)에서, 배선(52G) 및 배선(52R)의 전기적인 노이즈가 이와 중첩되는 도전층(31)에 전달되어, 액정 소자(20G)의 표시에 영향을 미치는 경우가 있다. 그러나, 화소(40)는 부화소(40G)에 트랜지스터(30G)가 배치되지 않는 구성을 갖기 때문에, 커패시터(60G)의 면적을 커패시터(60R)보다 크게 할 수 있다. 그 결과, 노이즈의 영향을 받기 어려운 구성으로 할 수 있다. 또한, 커패시터(60G)는 가시광을 투과시키기 때문에, 이 면적을 크게 하여도 높은 개구율을 유지할 수 있다. 또한, 노이즈의 영향을 더 저감하는 방법으로서, 배선(52G) 또는 배선(52R)과 도전층(31)의 교차부의 면적을 가능한 한 작게 하여, 이들 사이의 용량을 저감시키는 것이 바람직하다.
여기까지 단면 구성예 2-1에 대하여 설명하였다.
〔화소 구성예 2-2〕
도 6에 도 3의 (A)와는 다른 상면 개략도를 도시하였다. 또한, 회로도에 대해서는 도 3의 (B)를 원용할 수 있다.
도 6에 도시된 구성은 트랜지스터(30R), 트랜지스터(30G), 트랜지스터(30B)의 각각에 톱 게이트 구조의 트랜지스터를 적용한 경우의 예이다.
〔단면 구성예 2-2〕
도 7에 도 6에서의 절단선 B3-B4 및 절단선 C3-C4에 대응하는 단면 개략도를 도시하였다.
예를 들어 트랜지스터(30R)는 반도체층(32) 위에 게이트 절연층으로서 기능하는 절연층(34)과, 게이트 전극으로서 기능하는 도전층(31)이 적층되어 제공된다. 또한, 절연층(82)이 이들을 덮어 제공되고, 절연층(82) 위에 소스 전극 및 드레인 전극으로서 기능하는 도전층(33)이 제공된다. 반도체층(32)은 도전층(31)과 중첩되지 않는 영역에 저저항 영역(32a)을 가진다. 도전층(33)은 절연층(82)에 제공된 개구를 통하여 저저항 영역(32a)과 전기적으로 접속된다.
교차부(55)에서, 배선(52G) 및 배선(52R)을 끼우는 한 쌍의 도전층(33)은 절연층(82)을 개재하여 배선(52G) 및 배선(52R)과 교차하는 도전층(31)과 전기적으로 접속된다.
반도체층(32)에서 도전층(31)과 중첩되는 영역은 채널 형성 영역으로서 기능한다. 한 쌍의 저저항 영역(32a)은 상기 채널 형성 영역을 개재하도록 형성된다. 저저항 영역(32a)은 상기 채널 형성 영역보다 캐리어 농도가 높은 영역 또는 불순물 농도가 높은 영역으로 할 수 있다. 반도체층(32)에 산화물 반도체(OS)를 사용한 경우, 저저항 영역(32a)을 산화물 도전체(OC)라고 부를 수 있다.
〔화소 구성예 2-3〕
도 8은 일부의 구성이 도 6과 다른 상면 개략도이다. 또한, 회로도에 대해서는 도 3의 (B)를 원용할 수 있다.
도 8의 구성은 주로, 저저항 영역(32a)의 일부를 부화소 내의 배선으로서 사용한다는 점이 도 6의 구성과 상이하다.
〔단면 구성예 2-3〕
도 9는 도 8에서의 절단선 B5-B6 및 절단선 C5-C6에 대응하는 단면 개략도이다.
예를 들어, 트랜지스터(30R)에 착안하면, 저저항 영역(32a)의 일부와 배선(52R)이 도전층(33)을 통하지 않고 전기적으로 접속된다.
또한, 트랜지스터(30G)에 착안하면, 저저항 영역(32a)의 일부가 배선(52R) 및 배선(52G)과 교차하고, 커패시터(60G)의 한쪽 전극을 구성하는 도전층(33)과 전기적으로 접속된다.
이와 같이, 반도체층(32)의 저저항 영역(32a)의 일부를 화소 내의 배선으로서 사용함으로써, 예를 들어 도 6 및 도 7의 구성에 비하여 콘택트부의 수를 줄일 수 있다. 그러므로, 해상도가 더 높은 표시 장치를 실현할 수 있다.
〔변형예〕
상기에서는, 액정 소자로서, 액정을 끼우는 한 쌍의 전극이 위아래에 배치된 세로 전계 방식의 액정 소자를 사용한 예를 제시하였지만, 액정 소자의 구성은 이에 한정되지 않으며, 다양한 방식의 액정 소자를 적용할 수 있다.
도 10의 (A)는 FFS(Fringe Field Switching) 모드가 적용된 액정 소자를 가지는 표시 장치의 단면 개략도이다.
액정 소자(20R) 등은 화소 전극으로서 기능하는 도전층(21), 및 절연층(83)을 개재하여 도전층(21)과 중첩되는 도전층(23)을 가진다. 도전층(21)은 슬릿 형상 또는 빗살 형상의 상면 형상을 가진다.
또한, 이 구성에서는, 도전층(21)과 도전층(23)이 중첩되는 부분에 용량이 형성되고, 이를 유지 용량으로서 사용할 수 있다. 그러므로, 커패시터(60R) 등을 제공하지 않는 구성으로 함으로써, 화소(40)의 점유 면적을 축소할 수 있으므로, 해상도가 높은 표시 장치를 실현할 수 있다.
도 10의 (A)에서는, 화소 전극으로서 기능하는 도전층(21)이 액정(22) 측에 위치하는 구성으로 하였지만, 도 10의 (B)에 도시된 바와 같이, 공통 전극으로서 기능하는 도전층(23)이 액정(22) 측에 위치하는 구성으로 하여도 좋다.
또한, 트랜지스터(30R), 트랜지스터(30G), 교차부(55) 등의 구성은 이에 한정되지 않으며, 상기에서 예시한 구성과 적절히 바꿀 수 있다.
[구성예 3]
상기에서는 착색층 등을 기판(12) 측에 배치한 예를 제시하였지만, 이를 기판(11) 측에 배치함으로써, 기판(12) 측의 구성을 간략화할 수 있다. 또한, 기판(11)과 기판(12)을 접합할 때 높은 위치 정밀도가 요구되지 않으므로 생산성을 높일 수 있다.
〔단면 구성예 3-1〕
도 11에 아래에서 예시하는 단면 개략도를 도시하였다. 도 11의 구성은 주로, 착색층(41R) 및 착색층(41G) 등을 기판(11) 측에 제공한다는 점이 도 5의 구성과 상이하다.
도 11에 있어서, 착색층(41R) 및 착색층(41G)은 절연층(82)과 절연층(81) 사이에 위치한다. 착색층(41R)은 트랜지스터(30G), 트랜지스터(30R), 트랜지스터(30B)(미도시), 커패시터(60R) 등을 덮어 제공된다. 또한, 착색층(41G)은 커패시터(60G)를 덮어 제공된다.
기판(12)의 기판(11) 측에는, 도전층(23) 및 배향막(24b)이 제공된다. 이들은 둘 다 표시 영역 전체에 걸쳐 제공할 수 있고, 미세한 가공이 필요 없기 때문에, 착색층(41R) 등을 형성하는 경우에 비하여 구성을 간략화할 수 있다.
여기서, 상술한 바와 같이 화소 전극으로서 기능하는 도전층(21)과, 다른 도전층의 콘택트부는 광 누설의 요인이 될 수 있기 때문에, 차광층으로 덮는 구성으로 하는 것이 바람직하다. 그러나, 도 5 등에 도시된 바와 같이 기판(12) 측에 차광층을 제공하면, 기판(11)과 기판(12)을 접합할 때 높은 위치 정밀도가 요구되므로, 착색층을 기판(11) 측에 배치한 효과가 작아진다. 그러므로, 차광층은 기판(11) 측에 배치하는 것이 바람직하다.
도 11에서는, 상기 콘택트부와 중첩되는 위치에 차광성을 가지는 차광층(57)이 배치되어 있다. 차광층(57)은 예를 들어 배선(53)이나 배선(51) 등과 동일한 도전막을 가공하여 형성할 수 있기 때문에, 공정을 증가시키지 않고 형성할 수 있다.
차광층(57)이 도전성을 가지는 경우, 차광층(57)은 섬 형상으로 형성되어, 다른 배선이나 전극과는 전기적으로 절연된 구성으로 할 수 있다. 즉, 차광층(57)은 전기적으로 플로팅 상태로 할 수 있다. 또는, 예를 들어 차광층(57)을 커패시터(60R)의 한쪽 전극으로서 기능시켜도 좋다. 또는, 콘택트부를 배선(51)의 일부와 중첩시킴으로써, 배선(51)의 일부가 차광층(57)을 겸하는 구성으로 하여도 좋다.
도 12에서는, 도 11에 도시한 차광층(57) 대신에 차광층(58)을 가지는 예를 도시하였다.
차광층(58)은 도전층(21)의 콘택트부 위에 제공된다. 차광층(58)은 가시광을 차광하거나 또는 가시광의 적어도 일부를 흡수하는 기능을 가진다.
차광층(58)은 기판(11)과 기판(12) 사이의 거리를 유지하기 위한 갭 스페이서로서 기능시킬 수도 있다. 그러므로, 표시면을 누르거나 표시 장치를 구부리는 등의 외력이 가해졌을 때나, 표시 장치를 진동시켰을 때 등에 액정 소자(20R) 등의 셀 갭이 변화되기 어렵기 때문에, 셀 갭의 변화에 의한 간섭이나 색의 변화 등이 일어나기 어렵다.
또한, 차광층(58)은 도전층(21)과 도전층(23)이 전기적으로 단락되는 것을 방지하기 위하여, 적어도 그 상면이 절연성을 가지는 것이 바람직하다.
예를 들어, 차광층(58)에는, 안료, 염료, 또는 카본 블랙 등을 포함하는 수지를 사용할 수 있다. 또한, 상기 수지가 도전성을 가지는 경우에는, 상기 수지를 형성한 후에 절연막으로 덮은 2층 구조를 가져도 좋다. 또한 배향막(24a)의 절연성이 충분히 높고, 차광층(58)을 충분히 덮은 경우에는, 차광층(58)의 상면이 도전성을 가져도 좋다.
또한, 차광층(58)을 기판(12) 측에 제공할 수도 있지만, 이 경우, 기판(11)과 기판(12)을 접합할 때 높은 위치 정밀도가 요구된다. 그러므로, 도 12에 도시된 바와 같이 차광층(58)은 기판(11) 측에 제공하는 것이 바람직하다.
[구성예 4]
도 3의 (A), (B)에서는 화소(40)에 하나의 게이트 라인과 3개의 소스 라인이 접속되는 구성을 도시하였지만, 이에 한정되지 않는다. 아래에서는, 화소(40)에 3개의 게이트 라인이 접속되는 구성의 예를 제시한다.
〔화소 구성예 4〕
도 13의 (A)에 도시된 화소(40)에 있어서, 각각 게이트 라인으로서 기능하는 배선(51G), 배선(51R), 및 배선(51B)과, 소스 라인으로서 기능하는 배선(52)과, 전원선으로서 기능하는 배선(53)이 접속된다.
또한, 도 13의 (A)에서는, 도 3의 (A)와 마찬가지로 각 트랜지스터에 보텀 게이트 구조의 트랜지스터를 적용한 경우의 예를 도시하였다.
트랜지스터(30R), 트랜지스터(30G), 트랜지스터(30B), 및 커패시터(60R)는 착색층(41R)과 중첩되어 배치된다. 또한, 커패시터(60G), 커패시터(60B)는 각각 착색층(41G), 착색층(41B)과 중첩되어 배치된다.
도 13의 (B)는 도 13의 (A)에 대응하는 화소(40)의 회로도이다.
트랜지스터(30R)는 게이트가 배선(51R)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52)과 전기적으로 접속되고, 다른 쪽이 커패시터(60R)의 한쪽 전극 및 액정 소자(20R)의 한쪽 전극(화소 전극)과 전기적으로 접속된다.
트랜지스터(30G)는 게이트가 배선(51R)과 교차하고 배선(51G)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52)과 전기적으로 접속되고, 다른 쪽이 배선(51R) 및 배선(51G)과 교차하고 커패시터(60G)의 한쪽 전극 및 액정 소자(20G)의 화소 전극과 전기적으로 접속된다.
트랜지스터(30B)는 게이트가 배선(51B)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52)과 전기적으로 접속되고, 다른 쪽이 커패시터(60B)의 한쪽 전극 및 액정 소자(20B)의 화소 전극과 전기적으로 접속된다.
또한, 커패시터(60R), 커패시터(60G), 및 커패시터(60B) 각각의 다른 쪽 전극은 배선(53)과 전기적으로 접속된다.
[구성예 5]
상기에서는, 트랜지스터(30G)의 소스 및 드레인 중 한쪽, 또는 게이트가 배선과 교차하는 교차부를 가지는 예를 제시하였다. 이 교차부에서는, 배선으로부터의 전기적인 노이즈가 표시에 영향을 미칠 가능성이 있기 때문에, 교차부를 제공하지 않는 구성으로 하는 것이 더 바람직하다.
〔화소 구성예 5-1〕
도 14의 (A)의 구성은 주로, 트랜지스터(30G)와 트랜지스터(30B) 사이에 배선(52R)이 제공된다는 점, 교차부(55)를 가지지 않는다는 점 등이 도 3의 (A)의 구성과 상이하다.
도 14의 (A)에서는, 배선(52R)과 배선(52B) 사이에 트랜지스터(30R)와 트랜지스터(30B)를 배치하고, 배선(52R)과 배선(52G) 사이에 트랜지스터(30G)가 배치된다. 또한, 배선(52R)은 착색층(41R)과 중첩되는 부분을 가진다.
도 14의 (A)에 있어서, 배선(52R)은 착색층(41R)이 제공되는 영역을 세로 방향으로 종단(縱斷)하도록 배치되어 있다. 배선(52R)이 차광성을 가지는 경우, 부화소(40R)의 표시 영역에는, 세로 방향으로 연장되는 비표시 영역(차광 영역)을 가진다. 그러므로, 착색층(41R)의 가로 방향의 폭을 배선(52R)의 폭을 고려하여 크게 하는 것이 바람직하다.
이러한 구성으로 함으로써, 교차부를 제공할 필요가 없을 뿐만 아니라, 도 3의 (A) 등에 비하여 배선(52G), 배선(52R), 및 배선(52B)을 서로 떨어지게 배치할 수 있다. 그러므로, 배선들 간의 기생 용량을 저감할 수 있으므로, 프레임 주파수가 더 높은 표시에 적합한 구성이라고 할 수 있다.
도 14의 (B)는 도 14의 (A)에 대응하는 화소(40)의 회로도이다.
트랜지스터(30R)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52R)과 전기적으로 접속되고, 다른 쪽이 커패시터(60R)의 한쪽 전극 및 액정 소자(20R)의 한쪽 전극(화소 전극)과 전기적으로 접속된다.
트랜지스터(30G)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52G)과 전기적으로 접속되고, 다른 쪽이 커패시터(60G)의 한쪽 전극 및 액정 소자(20G)의 화소 전극과 전기적으로 접속된다.
트랜지스터(30B)는 게이트가 배선(51)과 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(52B)과 전기적으로 접속되고, 다른 쪽이 커패시터(60B)의 한쪽 전극 및 액정 소자(20B)의 화소 전극과 전기적으로 접속된다.
〔화소 구성예 5-2〕
도 15의 (A)에, 아래에서 설명하는 구성의 회로도를 도시하였다. 도 15의 (A)는 6개의 부화소를 포함하는 화소 유닛(40U)을 도시한 것이다. 화소 유닛(40U)을 매트릭스 형태로 배치함으로써 표시 영역을 구성할 수 있다.
도 15의 (A)의 화소 유닛(40U)에서는 왼쪽으로부터 한쪽 배선(52R)과 한쪽 배선(52G) 사이에 부화소(40R) 및 부화소(40G)가 배치되고, 배선(52G)에 인접하여 배선(52B)이 제공되고, 상기 배선(52B)과 배선(52R) 사이에 부화소(40B) 및 부화소(40R)가 배치되고, 배선(52R)에 인접하여 배선(52G)이 제공되고, 상기 배선(52G)과 배선(52B) 사이에 부화소(40G) 및 부화소(40B)가 배치되어 있다.
인접하는 2개의 부화소에는, 적어도 각 부화소마다 하나의 트랜지스터가 배치된다. 이 2개의 트랜지스터는 2개의 부화소가 가지는 2개의 착색층 중 어느 한쪽과 중첩되도록 배치된다. 이때, 2개의 착색층 중, 더 단파장의 광을 흡수하는 착색층과 중첩시켜 트랜지스터를 배치하는 것이 바람직하다.
예를 들어, 착색층(41R)이 적색을, 착색층(41G)이 녹색을, 착색층(41B)이 청색을 각각 투과시키는 경우를 생각한다. 부화소(40R)와 부화소(40G)의 조합의 경우, 및 부화소(40R)와 부화소(40B)의 조합의 경우에는, 둘 다 적색 착색층(41R)과 중첩되도록 2개의 트랜지스터를 배치한다. 한편, 부화소(40G)와 부화소(40B)의 조합의 경우에는, 녹색 착색층(41G)과 중첩되도록 2개의 트랜지스터를 배치한다.
예를 들어 도 15의 (A)에 도시된 회로도의 경우, 각 착색층(41R), 착색층(41G), 및 착색층(41B)의 배열은 도 15의 (B)에 도시된 바와 같다.
〔화소 구성예 5-3〕
도 16의 (A)에 도시된 화소(40)는 부화소(40W)를 더한 4개의 부화소를 가진다. 화소(40)에는, 2개의 게이트 라인(배선(51a), 배선(51b)), 2개의 소스 라인(배선(52a), 배선(52b)), 하나의 전원선(배선(53))이 접속된다. 화소(40)는 배선(51a), 배선(51b), 배선(52a), 및 배선(52b)으로 둘러싸인 영역에 4개의 부화소를 세로 방향으로 2개, 가로 방향으로 2개 배치한 구성을 가진다.
부화소(40W)는 예를 들어 백색 광을 발하는 부화소이다. 따라서, 부화소(40W)에는 착색층을 제공하지 않는 구성으로 할 수 있다.
화소(40)는 적어도 4개의 트랜지스터를 가진다. 4개의 트랜지스터는 각 부화소의 선택 트랜지스터로서 기능한다. 이 4개의 트랜지스터는 착색층(41R)과 중첩되는 위치에 배치된다.
예를 들어 도 16의 (A)에 도시된 회로도의 경우, 착색층의 배열은 도 16의 (B)에 도시된 바와 같다. 부화소(40W)의 영역에는 착색층이 제공되지 않는다.
여기까지 표시 장치의 각 구성예에 대하여 설명하였다.
[각 구성요소에 대하여]
아래에서는, 상기에서 제시한 각 구성요소에 대하여 설명한다.
〔기판〕
표시 패널이 가지는 기판에는, 평탄면을 가지는 재료를 사용할 수 있다. 표시 소자로부터의 광을 추출하는 기판에는, 상기 광을 투과시키는 재료를 사용한다. 예를 들어, 유리, 석영, 세라믹, 사파이어, 유기 수지 등의 재료를 사용할 수 있다.
두께가 얇은 기판을 사용함으로써, 표시 패널의 경량화, 박형화를 도모할 수 있다. 또한, 가요성을 가질 정도의 두께의 기판을 사용함으로써, 가요성을 가지는 표시 패널을 실현할 수 있다. 또는, 가요성을 가질 정도로 얇은 유리 등을 기판에 사용할 수도 있다. 또는, 유리와 수지 재료가 접착층에 의하여 접합된 복합 재료를 사용하여도 좋다.
〔트랜지스터〕
트랜지스터는 게이트 전극으로서 기능하는 도전층, 반도체층, 소스 전극으로서 기능하는 도전층, 드레인 전극으로서 기능하는 도전층, 및 게이트 절연층으로서 기능하는 절연층을 가진다.
또한, 본 발명의 일 형태의 표시 장치가 가지는 트랜지스터의 구조에 특별한 한정은 없다. 예를 들어, 플레이너형 트랜지스터로 하여도 좋고, 스태거형 트랜지스터로 하여도 좋고, 역스태거형 트랜지스터로 하여도 좋다. 또한, 톱 게이트형 및 보텀 게이트형 중 어느 구조를 가지는 트랜지스터로 하여도 좋다. 또는, 채널의 위아래에 게이트 전극이 제공되어도 좋다.
트랜지스터에 사용하는 반도체 재료의 결정성에도 특별한 한정은 없으며, 비정질 반도체, 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있으므로 바람직하다.
또한, 트랜지스터에 사용하는 반도체 재료로서는, 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는, 인듐을 함유하는 금속 산화물 등이며, 예를 들어 후술하는 CAC-OS 등을 사용할 수 있다.
실리콘보다 밴드 갭이 넓으며 캐리어 밀도가 작은 금속 산화물을 사용한 트랜지스터는 오프 전류가 작기 때문에, 트랜지스터와 직렬로 접속된 커패시터에 축적된 전하는 오랫동안 유지될 수 있다.
반도체층은 예를 들어, 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 또는 하프늄 등의 금속)을 함유하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다.
반도체층을 구성하는 금속 산화물이 In-M-Zn계 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한, 성막되는 반도체층의 원자수비는 각각 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
본 실시형태에서 예시한 보텀 게이트 구조의 트랜지스터는 제작 공정을 삭감할 수 있으므로 바람직하다. 또한 이때 금속 산화물을 사용함으로써, 다결정 실리콘보다 낮은 온도에서 형성할 수 있거나, 반도체층보다 아래의 배선이나 전극의 재료, 기판의 재료로서, 내열성이 낮은 재료를 사용할 수 있으므로, 재료의 선택의 폭을 넓힐 수 있다. 예를 들어, 면적이 매우 큰 유리 기판 등을 적합하게 사용할 수 있다.
반도체층으로서는, 캐리어 밀도가 낮은 금속 산화물막을 사용한다. 예를 들어, 반도체층은 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더 바람직하게는 1×1011/cm3 이하, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상인 금속 산화물을 사용할 수 있다. 이러한 금속 산화물을 고순도 진성 또는 실질적으로 고순도 진성인 금속 산화물이라고 부른다. 이로써 불순물 농도가 낮고 결함 준위 밀도가 낮기 때문에, 안정된 특성을 가지는 금속 산화물이라고 할 수 있다.
또한, 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도 및 문턱 전압 등)에 따라 적절한 조성을 가지는 것을 사용하면 좋다. 또한, 필요한 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도나 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자간 거리, 밀도 등을 적절하게 하는 것이 바람직하다.
반도체층을 구성하는 금속 산화물에 있어서, 14족 원소의 하나인 실리콘이나 탄소가 함유되면, 반도체층에서 산소 빈자리가 증가되어 n형화된다. 그러므로, 반도체층에서의 실리콘이나 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한, 알칼리 금속 및 알칼리 토금속은 금속 산화물과 결합되면 캐리어를 생성하는 경우가 있고 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로 반도체층에서 이차 이온 질량 분석법에 의하여 얻어지는 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한, 반도체층을 구성하는 금속 산화물에 질소가 함유되면, 캐리어인 전자가 발생하여, 캐리어 밀도가 증가되므로 n형화되기 쉽다. 결과적으로, 질소가 함유된 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다. 따라서, 반도체층에서 이차 이온 질량 분석법에 의하여 얻어지는 질소 농도를 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
산화물 반도체는 단결정 산화물 반도체와 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서는, CAAC-OS(c-axis-aligned crystalline oxide semiconductor), 다결정 산화물 반도체, nc-OS(nanocrystalline oxide semiconductor), a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 있다.
또한, 본 발명의 일 형태에 개시된 트랜지스터의 반도체층에는 CAC-OS(Cloud-Aligned Composite oxide semiconductor)를 사용하여도 좋다.
또한, 본 발명의 일 형태에 개시된 트랜지스터의 반도체층은 상술한 비단결정 산화물 반도체 또는 CAC-OS를 바람직하게 사용할 수 있다. 또한, 비단결정 산화물 반도체로서는 nc-OS 또는 CAAC-OS를 바람직하게 사용할 수 있다.
또한, 본 발명의 일 형태에서는 트랜지스터의 반도체층으로서 CAC-OS를 사용하는 것이 바람직하다. CAC-OS를 사용함으로써 트랜지스터에 높은 전기 특성 또는 높은 신뢰성을 부여할 수 있다.
또한, 반도체층이 CAAC-OS 영역, 다결정 산화물 반도체 영역, nc-OS 영역, a-like OS 영역, 및 비정질 산화물 반도체 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상의 영역을 포함하는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
<CAC-OS의 구성>
아래에서는, 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어, 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(偏在)된 재료의 하나의 구성을 말한다. 또한, 아래에서는 금속 산화물에서 하나 또는 그 이상의 금속 원소가 편재되고, 이 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼재된 상태를 모자이크 모양 또는 패치 모양이라고도 한다.
또한, 금속 산화물은 적어도 인듐을 함유하는 것이 바람직하다. 특히 인듐 및 아연을 함유하는 것이 바람직하다. 또한, 이들에 더하여, 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 함유되어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 특히 In-Ga-Zn 산화물을 CAC-IGZO라고 하여도 좋음)란, 인듐 산화물(이후, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함), 및 갈륨 산화물(이후, GaOX3(X3은 0보다 큰 실수)이라고 함) 또는 갈륨 아연 산화물(이후, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 모양이 되고, 모자이크 모양의 InOX1 또는 InX2ZnY2OZ2가 막 중에 균일하게 분포된 구성(이후, '구름처럼 분포된 구성'이라고도 함)을 말한다.
즉, CAC-OS는 GaOX3이 주성분인 영역과 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼재된 구성을 가지는 복합 금속 산화물이다. 또한, 본 명세서에서, 예를 들어, 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 '제 1 영역은 제 2 영역에 비하여 In의 농도가 높다'라고 한다.
또한, IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수), 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0는 임의의 수)으로 표시되는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한, CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지며, a-b면에서는 배향되지 않고 연결된 결정 구조를 말한다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, 일부에 Ga를 주성분으로 함유하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 함유하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 모양으로 무작위로 분산된 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한, CAC-OS에는 조성이 상이한 2종류 이상의 막의 적층 구조는 포함되지 않는 것으로 한다. 예를 들어, In을 주성분으로 함유하는 막과 Ga를 주성분으로 함유하는 막의 2층으로 이루어진 구조는 포함되지 않는다.
또한, GaOX3이 주성분인 영역과 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역 사이에는 명확한 경계를 관찰할 수 없는 경우가 있다.
또한, 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS는 일부에 상기 금속 원소를 주성분으로 함유하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 함유하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 모양으로 무작위로 분산된 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건으로 스퍼터링법에 의하여 형성할 수 있다. 또한, CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한, 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하며, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 한가지인 Out-of-plane법에 의한 θ/2θ 스캔을 이용하여 측정하였을 때, 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절로부터, 측정 영역의 a-b면 방향 및 c축 방향의 배향이 관찰되지 않는 것을 알 수 있다.
또한, CAC-OS는 프로브 직경이 1nm인 전자빔(나노 전자빔이라고도 함)을 조사하여 얻어지는 전자 회절 패턴에서, 고리(ring) 모양으로 휘도가 높은 영역과, 이 고리 영역에 복수의 휘점이 관측된다. 따라서, 전자 회절 패턴으로부터, CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 갖지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한, 예를 들어, In-Ga-Zn 산화물의 CAC-OS에서는 에너지 분산 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 이용하여 취득한 EDX 매핑에 의하여 GaOX3이 주성분인 영역과 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되면서 혼재된 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이며, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 함유하는 영역이 모자이크 모양으로 분포된 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역에 비하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써 산화물 반도체로서의 도전성이 나타난다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 중에 구름처럼 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에 비하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 금속 산화물 중에 분포됨으로써, 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한, CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 다양한 반도체 장치에 최적이다.
또한, 반도체층에 CAC-OS를 가지는 트랜지스터는 전계 효과 이동도가 높으며 구동 능력이 높기 때문에, 이 트랜지스터를 구동 회로, 대표적으로는 게이트 신호를 생성하는 주사선 구동 회로에 사용함으로써, 베젤 폭이 좁은(슬림 베젤이라고도 함) 표시 장치를 제공할 수 있다. 또한, 이 트랜지스터를, 표시 장치가 가지는 신호선으로부터의 신호를 공급하는 신호선 구동 회로(특히 신호선 구동 회로가 가지는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 사용함으로써, 표시 장치에 접속되는 배선 수가 적은 표시 장치를 제공할 수 있다.
또한, 반도체층에 CAC-OS를 가지는 트랜지스터는 저온 폴리실리콘을 사용한 트랜지스터와 달리 레이저 결정화 공정이 필요 없다. 그러므로, 대면적 기판을 사용한 표시 장치라도 제조 비용을 저감시킬 수 있다. 또한, 울트라 하이비전(4K 해상도, 4K2K, 4K), 슈퍼 하이비전(8K 해상도, 8K4K, 8K)과 같이 고해상도이며 대형인 표시 장치에 있어서, 반도체층에 CAC-OS를 가지는 트랜지스터를 구동 회로 및 표시부에 사용함으로써, 단시간의 기록이 가능하고, 표시 불량을 저감시킬 수 있어 바람직하다.
또는, 트랜지스터의 채널이 형성되는 반도체에 실리콘을 사용하여도 좋다. 실리콘으로서 비정질 실리콘을 사용하여도 좋지만, 특히 결정성을 가지는 실리콘을 사용하는 것이 바람직하다. 예를 들어, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 사용하는 것이 바람직하다. 특히, 다결정 실리콘은 단결정 실리콘과 비교하여 저온으로 형성할 수 있고, 또한 비정질 실리콘과 비교하여 높은 전계 효과 이동도 및 높은 신뢰성을 가진다.
본 실시형태에서 예시한 보텀 게이트 구조의 트랜지스터는 제작 공정을 삭감할 수 있어 바람직하다. 또한 이때, 비정질 실리콘을 사용함으로써, 다결정 실리콘보다 낮은 온도에서 형성할 수 있어, 반도체층보다 아래의 배선이나 전극의 재료, 기판의 재료로서 내열성이 낮은 재료를 사용할 수 있기 때문에, 재료의 선택의 폭을 넓힐 수 있다. 예를 들어, 면적이 매우 큰 유리 기판 등을 적합하게 사용할 수 있다. 한편, 톱 게이트형 트랜지스터는 자기정합적으로 불순물 영역이 형성되기 쉽기 때문에, 특성의 편차 등을 저감할 수 있어 바람직하다. 이때 특히 다결정 실리콘이나 단결정 실리콘 등을 사용하는 것이 적합하다.
〔도전층〕
차광성 트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 또는 텅스텐 등의 금속, 또는 이들 중 어느 것을 주성분으로 함유하는 합금 등을 들 수 있다. 또한, 이들 재료를 함유하는 막을 단층으로 또는 적층 구조로 사용할 수 있다. 예를 들어, 실리콘을 함유하는 알루미늄막의 단층 구조, 타이타늄막 위에 알루미늄막을 적층하는 2층 구조, 텅스텐막 위에 알루미늄막을 적층하는 2층 구조, 구리-마그네슘-알루미늄 합금막 위에 구리막을 적층하는 2층 구조, 타이타늄막 위에 구리막을 적층하는 2층 구조, 텅스텐막 위에 구리막을 적층하는 2층 구조, 타이타늄막 또는 질화 타이타늄막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 타이타늄막 또는 질화 타이타늄막을 형성하는 3층 구조, 몰리브데넘막 또는 질화 몰리브데넘막 위에 알루미늄막 또는 구리막을 적층하고, 그 위에 몰리브데넘막 또는 질화 몰리브데넘막을 형성하는 3층 구조 등이 있다. 또한, 산화 인듐, 산화 주석 또는 산화 아연 등의 산화물을 사용하여도 좋다. 또한, 망가니즈를 포함하는 구리를 사용하면, 에칭에 의한 형상의 제어성이 높아지므로 바람직하다.
또한, 투광성 트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는, 투광성을 가지는 도전성 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물 또는 그래핀을 사용할 수 있다. 또는, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료나, 상기 금속 재료를 함유하는 합금 재료를 사용할 수 있다. 또는, 상기 금속 재료의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또한, 금속 재료, 합금 재료(또는 이들 중 어느 것의 질화물)를 사용하는 경우에는, 투광성을 가질 정도로 얇게 하면 좋다. 또한, 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 인듐 주석 산화물의 적층막 등을 사용하면, 도전성을 높일 수 있어 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층이나, 표시 소자가 가지는 도전층(화소 전극이나 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
또한, 투광성을 가지는 도전성 재료로서, 불순물 원소를 함유시키는 등에 의하여 저저항화된 산화물 반도체(산화물 도전체(OC: Oxide Conductor))를 사용하는 것이 바람직하다.
〔절연층〕
각 절연층에 사용할 수 있는 절연 재료로서는, 예를 들어, 아크릴, 에폭시 등의 수지, 실록산 결합을 가지는 수지 외에, 산화 실리콘, 산화질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 알루미늄 등의 무기 절연 재료를 사용할 수도 있다.
투수성이 낮은 절연막으로서는, 질화 실리콘막, 질화 산화 실리콘막 등 질소와 실리콘을 함유하는 막이나, 질화 알루미늄막 등 질소와 알루미늄을 함유하는 막 등을 들 수 있다. 또한, 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등을 사용하여도 좋다.
〔액정 소자〕
액정 소자로서는, 예를 들어 수직 배향(VA: Vertical Alignment) 모드가 적용된 액정 소자를 사용할 수 있다. 수직 배향 모드로서는, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV(Advanced Super View) 모드 등을 이용할 수 있다.
또한, 액정 소자로서는, 다양한 모드가 적용된 액정 소자를 사용할 수 있다. 예를 들어 VA 모드 외에, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등이 적용된 액정 소자를 사용할 수 있다.
또한, 액정 소자는 액정의 광학적 변조 작용에 의하여 광 투과 또는 비투과를 제어하는 소자이다. 또한, 액정의 광학적 변조 작용은 액정에 가해지는 전계(가로 방향의 전계, 세로 방향의 전계, 또는 비스듬한 방향의 전계를 포함함)에 의하여 제어된다. 또한, 액정 소자에 사용되는 액정으로서는 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한, 액정 재료로서는, 포지티브형 액정 및 네거티브형 액정 중 어느 쪽을 사용하여도 좋고, 적용되는 모드나 설계에 따라 최적의 액정 재료를 사용하면 좋다.
또한, 액정의 배향을 제어하기 위하여 배향막을 제공할 수 있다. 또한, 가로 전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온시켜 갈 때 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위하여, 수중량% 이상의 키랄제를 혼합시킨 액정 조성물을 액정층에 사용한다. 블루상을 나타내는 액정과 키랄제를 함유하는 액정 조성물은 응답 속도가 짧고 광학적 등방성을 가진다. 또한, 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은 배향 처리가 불필요하며 시야각 의존성이 작다. 또한 배향막을 제공하지 않아도 되기 때문에 러빙 처리도 불필요하므로, 러빙 처리에 기인하는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다.
또한, 액정 소자로서, 투과형 액정 소자, 반사형 액정 소자, 또는 반투과형 액정 소자 등이 있다.
본 발명의 일 형태에서는 특히 투과형 액정 소자를 바람직하게 사용할 수 있다.
투과형 또는 반투과형 액정 소자를 사용하는 경우, 한 쌍의 기판을 끼우도록 2개의 편광판을 제공한다. 또한 편광판 외측에 백라이트를 제공한다. 백라이트는 직하형 백라이트이어도 좋고, 에지 라이트형 백라이트이어도 좋다. LED(Light Emitting Diode)를 가지는 직하형 백라이트를 사용하면, 로컬 디밍이 용이해지고, 콘트라스트를 높일 수 있어 바람직하다. 또한, 에지 라이트형 백라이트를 사용하면, 백라이트를 포함한 모듈의 두께를 저감할 수 있어 바람직하다.
또한, 에지 라이트형 백라이트를 오프 상태로 함으로써 시스루 표시를 수행할 수 있다.
〔착색층〕
착색층에 사용할 수 있는 재료로서는, 금속 재료, 수지 재료, 안료 또는 염료가 함유된 수지 재료 등을 들 수 있다.
〔차광층〕
차광층으로서 사용할 수 있는 재료로서는, 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 또한, 차광층에, 착색층의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어, 어떤 색의 광을 투과시키는 착색층에 사용되는 재료를 함유하는 막과, 다른 색의 광을 투과시키는 착색층에 사용되는 재료를 함유하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화하면, 장치를 공통화할 수 있을 뿐만 아니라 공정을 간략화할 수 있어 바람직하다.
여기까지 구성요소에 대하여 설명하였다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 적용 가능한 입력 장치(터치 센서), 및 본 발명의 일 형태의 표시 장치의 예인 입출력 장치(터치 패널) 등의 구성예에 대하여 설명한다.
[터치 센서의 구성예]
아래에서는, 입력 장치(터치 센서)의 구성예에 대하여 도면을 참조하여 설명한다.
도 17의 (A)는 입력 장치(550)의 상면 개략도이다. 입력 장치(550)는 기판(560) 위에 복수의 도전층(551), 복수의 도전층(552), 복수의 배선(555), 복수의 배선(556)을 가진다. 또한 기판(560)에는, 복수의 도전층(551) 및 복수의 도전층(552)의 각각과 전기적으로 접속되는 FPC(557)가 제공된다. 또한, 도 17의 (A)에서는 FPC(557)에 IC(558)가 제공된 예를 도시하였다.
도 17의 (B)는 도 17의 (A)에서의 일점쇄선으로 둘러싸인 영역의 확대도이다. 도전층(551)은 복수의 마름모형 전극 패턴이 가로 방향으로 연결된 형상을 가진다. 나란히 된 마름모형 전극 패턴은 각각 전기적으로 접속된다. 또한 도전층(552)도 마찬가지로, 복수의 마름모형 전극 패턴이 세로 방향으로 연결된 형상을 가지고, 나란히 된 마름모형 전극 패턴은 각각 전기적으로 접속된다. 또한, 도전층(551)과 도전층(552)은 그 일부가 서로 중첩되고 교차한다. 이 교차 부분에는 도전층(551)과 도전층(552)이 전기적으로 단락되지 않도록 절연체가 사이에 제공된다.
또한, 도 17의 (C)에 도시된 바와 같이, 마름모형 형상을 가지는 복수의 도전층(552)이 도전층(553)에 의하여 접속된 구성으로 하여도 좋다. 섬 형상의 도전층(552)은 세로 방향으로 나란히 배치되고, 인접한 2개의 도전층(552)이 도전층(553)에 의하여 전기적으로 접속된다. 이러한 구성으로 함으로써, 도전층(551)과 도전층(552)을 동일한 도전막을 가공함으로써 동시에 형성할 수 있다. 그러므로 이들의 막 두께의 편차를 억제할 수 있고, 각 전극의 저항값이나 광 투과율이 장소에 따라 달라지는 것을 억제할 수 있다. 또한, 여기서는 도전층(552)이 도전층(553)을 가지는 구성으로 하였지만, 도전층(551)이 이러한 구성을 가져도 좋다.
또한, 도 17의 (D)에 도시된 바와 같이, 도 17의 (B)에 도시한 도전층(551) 및 도전층(552)의 마름모형 전극 패턴의 내측을 도려내어 윤곽 부분만을 남긴 것과 같은 형상으로 하여도 좋다. 이때, 도전층(551) 및 도전층(552)의 폭이 사용자가 시인할 수 없을 정도로 가는 경우에는, 후술하는 바와 같이 도전층(551) 및 도전층(552)에 금속이나 합금 등 차광성 재료를 사용하여도 좋다. 또한, 도 17의 (D)에 도시된 도전층(551) 또는 도전층(552)이 상기 도전층(553)을 가지는 구성으로 하여도 좋다.
하나의 도전층(551)은 하나의 배선(555)과 전기적으로 접속된다. 또한, 하나의 도전층(552)은 하나의 배선(556)과 전기적으로 접속된다. 여기서, 도전층(551) 및 도전층(552) 중 한쪽이 행 배선에 상당하고 다른 쪽이 열 배선에 상당한다.
IC(558)는 터치 센서를 구동하는 기능을 가진다. IC(558)로부터 출력된 신호는 배선(555) 또는 배선(556)을 통하여 도전층(551) 및 도전층(552) 중 어느 하나에 공급된다. 또한 도전층(551) 및 도전층(552) 중 어느 하나에 흐르는 전류(또는 전위)가 배선(555) 또는 배선(556)을 통하여 IC(558)에 입력된다.
여기서, 입력 장치(550)를 표시 패널의 표시면에 중첩시켜 터치 패널을 구성하는 경우에는, 도전층(551) 및 도전층(552)에 투광성을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또한, 도전층(551) 및 도전층(552)에 투광성을 가지는 도전성 재료를 사용하여 표시 패널로부터의 광을 도전층(551) 또는 도전층(552)을 통하여 추출하는 경우에는, 도전층(551)과 도전층(552) 사이에 동일한 도전성 재료를 포함하는 도전막을 더미 패턴으로서 배치하는 것이 바람직하다. 이와 같이 도전층(551)과 도전층(552) 사이의 틈의 일부를 더미 패턴에 의하여 메움으로써, 광 투과율의 편차를 저감할 수 있다. 결과적으로, 입력 장치(550)를 투과하는 광의 휘도 편차를 저감할 수 있다.
투광성을 가지는 도전성 재료로서는, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등의 도전성 산화물을 사용할 수 있다. 또한, 그래핀을 함유하는 막을 사용할 수도 있다. 그래핀을 함유하는 막은 예를 들어 산화 그래핀을 함유하는 막을 환원시켜 형성할 수 있다. 환원 방법으로서는, 열을 가하는 방법 등을 들 수 있다.
또는, 투광성을 가질 정도로 얇은 금속 또는 합금을 사용할 수 있다. 예를 들어, 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속이나, 상기 금속을 함유하는 합금을 사용할 수 있다. 또는, 상기 금속 또는 합금의 질화물(예를 들어, 질화 타이타늄) 등을 사용하여도 좋다. 또한, 상술한 재료를 함유하는 도전막 중 2개 이상을 적층한 적층막을 사용하여도 좋다.
또한, 도전층(551) 및 도전층(552)에는, 사용자가 시인할 수 없을 정도로 가늘게 가공된 도전막을 사용하여도 좋다. 예를 들어, 이와 같은 도전막을 격자상(메시 형상)으로 가공함으로써, 높은 도전성과 표시 장치의 높은 시인성을 얻을 수 있다. 이때, 도전막은 폭이 30nm 이상 100μm 이하, 바람직하게는 50nm 이상 50μm 이하, 더 바람직하게는 50nm 이상 20μm 이하인 부분을 가지는 것이 바람직하다. 특히 10μm 이하의 패턴 폭을 가지는 도전막은 사용자가 시인하기 매우 어려우므로 바람직하다.
일례로서, 도 18의 (A) 내지 (D)에 도전층(551) 또는 도전층(552)의 일부를 확대한 개략도를 도시하였다. 도 18의 (A)는 격자상 도전막(546)을 사용한 경우의 예를 도시한 것이다. 이때, 도전막(546)을 표시 장치가 가지는 표시 소자와 중첩되지 않도록 배치함으로써, 표시 장치로부터의 광을 차광하지 않으므로 바람직하다. 그 경우, 격자의 방향을 표시 소자의 배열과 같은 방향으로 하고, 격자의 주기를 표시 소자의 배열의 주기의 정수배(整數倍)로 하는 것이 바람직하다.
또한, 도 18의 (B)에는, 삼각형의 개구가 형성되도록 가공된 격자상 도전막(547)의 예를 도시하였다. 이러한 구성으로 함으로써, 도 18의 (A)에 도시된 경우에 비하여 저항을 더 낮게 할 수 있다.
또한, 도 18의 (C)에 도시된 바와 같이, 주기성을 가지지 않는 패턴 형상을 가지는 도전막(548)으로 하여도 좋다. 이러한 구성으로 함으로써, 표시 장치의 표시부와 중첩시켰을 때 간섭 무늬(moire)가 생기는 것을 억제할 수 있다.
또한, 도전층(551) 및 도전층(552)에 도전성 나노 와이어를 사용하여도 좋다. 도 18의 (D)에는 나노 와이어(549)를 사용한 경우의 예를 도시하였다. 인접하는 나노 와이어(549)들이 접촉하도록, 적절한 밀도로 분산함으로써, 2차원적인 네트워크가 형성되어 투광성이 매우 높은 도전막으로서 기능하게 할 수 있다. 예를 들어 직경의 평균값이 1nm 이상 100nm 이하, 바람직하게는 5nm 이상 50nm 이하, 더 바람직하게는 5nm 이상 25nm 이하인 나노 와이어를 사용할 수 있다. 나노 와이어(549)로서는, Ag 나노 와이어나, Cu 나노 와이어, Al 나노 와이어 등의 금속 나노 와이어, 또는 카본 나노 튜브 등을 사용할 수 있다. 예를 들어 Ag 나노 와이어의 경우, 광 투과율 89% 이상, 시트 저항값 40Ω/□ 이상 100Ω/□ 이하를 실현할 수 있다.
여기까지 터치 센서의 구성예에 대하여 설명하였다.
[터치 패널의 구성예]
본 발명의 일 형태의 터치 패널이 가지는 검지 소자(센서 소자라고도 함)에 한정은 없다. 손가락이나 스타일러스 등 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 소자로서 적용할 수 있다.
예를 들어, 센서의 방식으로서는, 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는 정전 용량 방식의 검지 소자를 가지는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는, 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한, 투영형 정전 용량 방식으로서는, 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 이용하면, 여러 지점을 동시에 검출할 수 있으므로 바람직하다.
본 발명의 일 형태의 터치 패널은 따로따로 제작된 표시 장치와 검지 소자를 접합하는 구성, 표시 소자를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 소자를 구성하는 전극 등을 제공하는 구성 등 다양한 구성을 적용할 수 있다.
〔구성예〕
도 19의 (A)는 터치 패널(420A)의 사시 개략도이다. 도 19의 (B)는 도 19의 (A)를 전개한 사시 개략도이다. 또한 명료화를 위하여 대표적인 구성요소만을 도시하였다. 도 19의 (B)에서, 일부의 구성요소(기판(430), 기판(472) 등)에 대해서는 윤곽만을 파선으로 명시하였다.
터치 패널(420A)은 입력 장치(410) 및 표시 장치(470)를 가지고, 이들이 중첩되어 제공된다. 따라서 터치 패널(420A)은 아웃 셀형 터치 패널이라고 부를 수 있다.
표시 장치(470)로서는, 실시형태 1에서 설명한 표시 장치를 사용할 수 있다. 따라서, 터치 패널(420A)은 개구율이 매우 높고 저소비전력인 터치 패널이다.
입력 장치(410)는 기판(430), 전극(431), 전극(432), 복수의 배선(441), 및 복수의 배선(442)을 가진다. FPC(450)는 복수의 배선(441) 및 복수의 배선(442)의 각각과 전기적으로 접속된다. FPC(450)에는 IC(451)가 제공된다.
표시 장치(470)는 서로 마주 보도록 제공된 기판(471)과 기판(472)을 가진다. 표시 장치(470)는 표시부(481) 및 구동 회로부(482)를 가진다. 기판(471) 위에는 배선(407) 등이 제공된다. FPC(473)는 배선(407)과 전기적으로 접속된다. FPC(473)에는 IC(474)가 제공된다.
도 19의 (A)에 도시된 터치 패널(420)은 FPC(473), IC(474), FPC(450), 및 IC(451) 등이 실장되기 때문에 터치 패널 모듈이라고도 부를 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
액정 소자를 구동하는 화소 회로에는 산화물 반도체가 적용되고 오프 전류가 매우 작은 트랜지스터를 적용하는 것이 바람직하다. 또는, 상기 화소 회로에 기억 소자를 적용하여도 좋다. 이로써, 액정 소자를 사용하여 정지 화상을 표시할 때 화소에 대한 기록 동작을 정지하여도 계조를 유지시킬 수 있다. 즉, 프레임 레이트를 매우 작게 하여도 표시를 유지할 수 있다. 이로써, 소비전력이 매우 낮은 표시를 수행할 수 있다.
아래에서는, 액정 소자에서 수행할 수 있는 동작 모드에 대하여 도 20을 참조하여 설명한다.
또한, 아래에서는, 통상 프레임 주파수(대표적으로는 30Hz 이상 240Hz 이하, 또는 60Hz 이상 240Hz 이하)로 동작하는 통상 동작 모드(Normal mode)와, 저속 프레임 주파수로 동작하는 아이들링 스톱(IDS: idling stop) 구동 모드를 예시하여 설명한다.
또한, 아이들링 스톱(IDS) 구동 모드란, 화상 데이터의 기록 처리를 실행한 후, 화상 데이터의 재기록을 정지하는 구동 방법을 말한다. 일단 화상 데이터의 기록을 수행하고, 그 후, 다음의 화상 데이터의 기록을 수행할 때까지의 간격을 길게 함으로써, 그 사이의 화상 데이터의 기록에 필요한 양의 소비전력을 삭감할 수 있다. 아이들링 스톱(IDS) 구동 모드를, 예를 들어, 통상 동작 모드의 1/100 내지 1/10 정도의 프레임 주파수로 수행할 수 있다.
도 20의 (A), (B), (C)는 통상 구동 모드 및 아이들링 스톱(IDS) 구동 모드를 설명하기 위한 회로도 및 타이밍 차트이다. 또한, 도 20의 (A)에서는 액정 소자(601)(여기서는 투과형 액정 소자), 및 액정 소자(601)와 전기적으로 접속되는 화소 회로(606)를 명시하였다. 또한, 도 20의 (A)에 도시된 화소 회로(606)는 신호선 SL, 게이트 라인 GL, 신호선 SL 및 게이트 라인 GL과 접속된 트랜지스터 M1, 및 트랜지스터 M1과 접속되는 커패시터 CsLC를 포함한다.
트랜지스터 M1로서는, 반도체층에 금속 산화물을 가지는 트랜지스터를 사용하는 것이 바람직하다. 금속 산화물을 가지는 트랜지스터가 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor), 또는 산화물 반도체(oxide semiconductor), 줄여서 OS라고 부를 수 있다. 아래에서는, 트랜지스터의 대표적인 예로서, 산화물 반도체를 가지는 트랜지스터(OS 트랜지스터)를 사용하여 설명한다. OS 트랜지스터는 비도통 상태 시의 누설 전류(오프 전류)가 매우 작기 때문에, OS 트랜지스터를 비도통 상태로 함으로써 액정 소자의 화소 전극에 전하를 유지시킬 수 있다.
또한, 도 20의 (A)의 회로도에서 액정 소자 LC는 데이터 D1의 누설 경로가 된다. 따라서, 아이들링 스톱 구동을 적절히 수행하기 위해서는 액정 소자 LC의 저항률을 1.0×1014Ω·cm 이상으로 하는 것이 바람직하다.
또한, 상기 OS 트랜지스터의 채널 영역에는, 예를 들어 In-Ga-Zn 산화물, In-Zn 산화물 등을 바람직하게 사용할 수 있다. 또한, 상기 In-Ga-Zn 산화물로서는, 대표적으로 In:Ga:Zn=1:1:1[원자수비] 근방, 또는 In:Ga:Zn=4:2:3[원자수비] 근방의 조성을 사용할 수 있다.
또한, 도 20의 (B)는 통상 구동 모드에서의 신호선 SL 및 게이트 라인 GL에 각각 공급하는 신호의 파형을 나타낸 타이밍 차트이다. 통상 구동 모드에서는 통상 프레임 주파수(예를 들어 60Hz)로 동작한다. 도 20의 (B)에 기간 T1부터 T3까지를 도시하였다. 각 프레임 기간에 게이트 라인 GL에 주사 신호를 공급하고, 신호선 SL로부터 데이터 D1을 기록하는 동작을 수행한다. 이 동작은 기간 T1부터 T3까지에 같은 데이터 D1을 기록하는 경우 또는 상이한 데이터를 기록하는 경우에도 마찬가지이다.
한편, 도 20의 (C)는 아이들링 스톱(IDS) 구동 모드에서의 신호선 SL 및 게이트 라인 GL에 각각 공급하는 신호의 파형을 나타낸 타이밍 차트이다. 아이들링 스톱(IDS) 구동에서는 저속 프레임 주파수(예를 들어 1Hz 이하)로 동작한다. 1프레임 기간을 기간 T1로 나타내고, 그 중에서 데이터 기록 기간을 기간 TW, 데이터의 유지 기간을 기간 TRET로 나타낸다. 아이들링 스톱(IDS) 구동 모드는, 기간 TW에 게이트 라인(GL)에 주사 신호를 공급하고 신호선(SL)의 데이터 D1을 기록하고, 기간 TRET에 게이트 라인(GL)을 로 레벨 전압으로 고정하고 트랜지스터(M1)를 비도통 상태로 하여 일단 기록한 데이터 D1을 유지시키는 동작을 수행한다. 또한, 저속 프레임 주파수로서는, 예를 들어, 0.1Hz 이상 60Hz 미만, 또는 0.1Hz 이상 30Hz 미만으로 하면 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 21의 (A)에 도시된 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)에 접속된 표시 패널(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 가진다.
예를 들어, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 패널(6006)에 사용할 수 있다. 표시 패널(6006)은 편광판 및 백라이트를 가지는 구성으로 할 수 있다. 소비전력이 매우 작은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 패널(6006)의 크기에 맞춰서 형상이나 치수를 적절히 변경할 수 있다.
또한, 표시 패널(6006)에 중첩되어 터치 패널을 제공하여도 좋다. 터치 패널은, 저항막 방식 또는 정전 용량 방식의 터치 패널을 표시 패널(6006)에 중첩시켜 사용할 수 있다. 또한, 터치 패널을 제공하지 않고, 표시 패널(6006)에 터치 패널 기능을 갖게 하도록 할 수도 있다.
프레임(6009)은 표시 패널(6006)의 보호 기능 이외에, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하기 위한 전자기 실드로서의 기능을 가진다. 또한 프레임(6009)은 방열판으로서의 기능을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호, 및 클록 신호를 출력하기 위한 신호 처리 회로를 가진다. 전원 회로에 전력을 공급하는 전원은 외부의 상용 전원이라도 좋고, 별도로 제공된 배터리(6011)에 의한 전원이어도 좋다. 배터리(6011)는 상용 전원을 사용하는 경우에는 생략 가능하다.
도 21의 (B)는 광학식 터치 센서를 가지는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(6016)를 가진다. 또한, 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(도광부(6017a), 도광부(6017b))를 가진다.
상부 커버(6001) 및 하부 커버(6002)에는 예를 들어 플라스틱 등을 사용할 수 있다. 또한, 상부 커버(6001) 및 하부 커버(6002)는 각각 얇게(예를 들어 0.5mm 이상 5mm 이하로) 할 수 있다. 그러므로, 표시 모듈(6000)을 매우 가볍게 할 수 있다. 또한, 적은 재료로 상부 커버(6001) 및 하부 커버(6002)를 제작할 수 있기 때문에 제작 비용을 저감할 수 있다.
표시 패널(6006)은 프레임(6009)을 개재하여 인쇄 기판(6010)이나 배터리(6011)와 중첩되어 제공된다. 표시 패널(6006) 및 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정된다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)에 의하여 표시 패널(6006)의 상부를 경유하고 도광부(6017b)를 통하여 수광부(6016)에 도달한다. 예를 들어, 손가락이나 스타일러스 등 피검지체에 의하여 광(6018)이 차단됨으로써, 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어, 표시 패널(6006)의 인접되는 2개의 변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 마주 보는 위치에 복수로 제공된다. 이로써, 터치 조작이 수행된 위치의 정보를 취득할 수 있다.
발광부(6015)는 예를 들어 LED 소자 등의 광원을 사용할 수 있다. 특히 발광부(6015)로서, 사용자가 시인할 수 없고 사용자에게 무해인 적외선을 발하는 광원을 사용하는 것이 바람직하다.
수광부(6016)는 발광부(6015)가 발하는 광을 수광하고 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는, 적외선을 수광 가능한 포토다이오드를 사용할 수 있다.
도광부(6017a), 도광부(6017b)로서는 적어도 광(6018)을 투과시키는 부재를 사용할 수 있다. 도광부(6017a) 및 도광부(6017b)를 사용함으로써, 발광부(6015) 및 수광부(6016)를 표시 패널(6006) 하방에 배치할 수 있고, 외광이 수광부(6016)에 도달되어 터치 센서의 오동작이 발생하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하는 것이 바람직하다. 이로써, 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 적용 가능한 전자 기기에 대하여 설명한다.
본 발명의 일 형태의 표시 장치는 밝은 표시를 수행할 수 있어, 외광의 강도에 상관없이 높은 시인성을 실현할 수 있다. 또한, 본 발명의 일 형태의 표시 장치는 낮은 소비전력을 실현할 수 있다. 그러므로, 휴대형 전자 기기, 장착형 전자 기기(웨어러블 기기), 및 전자 서적 단말, 텔레비전 장치, 디지털 사이니지 등에 바람직하게 사용할 수 있다.
도 22의 (A), (B)에 휴대 정보 단말(800)의 일례를 도시하였다. 휴대 정보 단말(800)은 하우징(801), 하우징(802), 표시부(803), 표시부(804), 및 힌지부(805) 등을 가진다.
하우징(801) 및 하우징(802)은 힌지부(805)에서 연결된다. 휴대 정보 단말(800)은 도 22의 (A)와 같이 접힌 상태로부터, 도 22의 (B)와 같이 하우징(801)과 하우징(802)을 펼칠 수 있다.
예를 들어 표시부(803) 및 표시부(804)에 문서 정보를 표시할 수 있어, 전자 서적 단말로서도 사용할 수 있다. 또한, 표시부(803) 및 표시부(804)에 정지 화상이나 동영상을 표시할 수도 있다.
이와 같이 휴대 정보 단말(800)은 들고 다닐 때는 접은 상태로 할 수 있어 범용성이 우수하다.
또한, 하우징(801) 및 하우징(802)에는 전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 마이크로폰 등을 가져도 좋다.
도 22의 (C)에 휴대 정보 단말의 일례를 도시하였다. 도 22의 (C)에 도시된 휴대 정보 단말(810)은 하우징(811), 표시부(812), 조작 버튼(813), 외부 접속 포트(814), 스피커(815), 마이크로폰(816), 카메라(817) 등을 가진다.
표시부(812)에 본 발명의 일 형태의 표시 장치가 제공된다.
휴대 정보 단말(810)은 표시부(812)에 터치 센서가 제공된다. 전화를 걸거나 문자를 입력하는 등의 각종 조작은 손가락이나 스타일러스 등으로 표시부(812)를 터치함으로써 수행할 수 있다.
또한, 조작 버튼(813)의 조작에 의하여 전원 ON/OFF 동작이나, 표시부(812)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어, 메일 작성 화면으로부터 메인 메뉴 화면으로 전환할 수 있다.
또한, 휴대 정보 단말(810)의 내부에 자이로 센서 또는 가속도 센서 등 검출 장치를 제공함으로써, 휴대 정보 단말(810)의 방향(세로인지 가로인지)을 판단하여, 표시부(812)의 화면 표시의 방향을 자동적으로 전환하도록 할 수 있다. 또한, 화면 표시의 방향의 전환은 표시부(812)의 터치, 조작 버튼(813)의 조작, 또는 마이크로폰(816)을 이용한 음성 입력 등에 의하여 수행할 수도 있다.
휴대 정보 단말(810)은 예를 들어, 전화기, 수첩 또는 정보 열람 장치 등 중에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는, 스마트폰으로서 사용할 수 있다. 휴대 정보 단말(810)은 예를 들어, 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 동영상 재생, 인터넷 통신, 게임 등 다양한 애플리케이션을 실행할 수 있다.
도 22의 (D)에 카메라의 일례를 도시하였다. 카메라(820)는 하우징(821), 표시부(822), 조작 버튼(823), 셔터 버튼(824) 등을 가진다. 또한 카메라(820)에는, 착탈 가능한 렌즈(826)가 제공된다.
표시부(822)에 본 발명의 일 형태의 표시 장치가 제공된다.
여기서는 카메라(820)로서 렌즈(826)를 하우징(821)으로부터 떼어 교환할 수 있는 구성으로 하였지만, 렌즈(826)와 하우징이 일체가 되어 있어도 좋다.
카메라(820)는 셔터 버튼(824)을 누름으로써 정지 화상 또는 동영상을 촬상할 수 있다. 또한, 표시부(822)는 터치 패널로서의 기능을 가지며, 표시부(822)를 터치함으로써 촬상하는 것도 가능하다.
또한, 카메라(820)는 스트로보 장치나 뷰파인더 등을 별도로 장착할 수 있다. 또는, 이들이 하우징(821)에 탑재되어 있어도 좋다.
도 23의 (A)에 텔레비전 장치(830)를 도시하였다. 텔레비전 장치(830)는 표시부(831), 하우징(832), 스피커(833) 등을 가진다. 또한, LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
또한, 텔레비전 장치(830)를 리모트 컨트롤러(834)에 의하여 조작할 수 있다.
텔레비전 장치(830)가 수신할 수 있는 방송 전파로서는, 지상파, 또는 위성으로부터 송신되는 전파 등을 들 수 있다. 또한, 방송 전파로서, 아날로그 방송, 디지털 방송 등이 있고, 또한, 영상 및 음성, 또는 음성만의 방송 등이 있다. 예를 들어, UHF대(약 300MHz 내지 3GHz) 또는 VHF대(30MHz 내지 300MHz) 중 특정한 주파수 대역에서 송신되는 방송 전파를 수신할 수 있다.
텔레비전 장치(830)는 예를 들어, 복수의 주파수 대역에서 수신된 복수의 데이터를 사용함으로써, 전송 레이트를 높일 수 있고, 더 많은 정보를 얻을 수 있다. 이로써, 풀 하이비전을 넘는 해상도를 가지는 영상을 표시부(831)에 표시시킬 수 있다. 예를 들어, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시시킬 수 있다.
또한, 텔레비전 장치(830)는 인터넷이나 LAN(Local Area Network), Wi-Fi(등록 상표) 등의 컴퓨터 네트워크를 통한 데이터 전송 기술에 의하여 송신된 방송의 데이터를 사용하여 표시부(831)에 표시되는 화상을 생성하는 구성으로 하여도 좋다. 이때, 텔레비전 장치(830)에 튜너를 갖지 않아도 된다.
도 23의 (B)는 원통형 기둥(842)에 장착된 디지털 사이니지(840)를 도시한 것이다. 디지털 사이니지(840)는 표시부(841)를 가진다.
표시부(841)가 넓을수록 한번에 제공할 수 있는 정보량을 증가할 수 있다. 또한, 표시부(841)가 넓을수록 사람들의 눈에 띄기 쉽고, 예를 들어, 광고의 선전 효과를 높일 수 있다.
표시부(841)에 터치 패널을 적용함으로써, 표시부(841)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 편리성을 높일 수 있다.
도 23의 (C)는 노트북 퍼스널 컴퓨터(850)를 도시한 것이다. 퍼스널 컴퓨터(850)는 표시부(851), 하우징(852), 터치 패드(853), 접속 포트(854) 등을 가진다.
터치 패드(853)는 포인팅 디바이스나 펜 태블릿 등의 입력 수단으로서 기능하고, 손가락이나 스타일러스 등으로 조작할 수 있다.
또한, 터치 패드(853)에는 표시 소자가 내장된다. 도 23의 (C)에 도시된 바와 같이, 터치 패드(853)의 표면에 입력 키(855)를 표시함으로써, 터치 패드(853)를 키보드로서 사용할 수 있다. 이때, 입력 키(855)를 터치하였을 때, 진동에 의하여 촉감을 실현하기 위하여, 진동 모듈이 터치 패드(853)에 내장되어도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
10: 표시 장치
11: 기판
12: 기판
13: 표시부
13B: 표시 영역
13G: 표시 영역
13R: 표시 영역
14: 회로
15: 배선
16: FPC
17: IC
20: 액정 소자
20B: 액정 소자
20G: 액정 소자
20R: 액정 소자
21: 도전층
22: 액정
23: 도전층
24a: 배향막
24b: 배향막
25B: 광
25G: 광
25R: 광
26: 절연층
30: 트랜지스터
30B: 트랜지스터
30G: 트랜지스터
30R: 트랜지스터
31: 도전층
31a: 도전층
32: 반도체층
32a: 저저항 영역
33: 도전층
34: 절연층
39a: 편광판
39b: 편광판
40: 화소
40B: 부화소
40G: 부화소
40R: 부화소
40W: 부화소
40s: 차광 영역
40t 투과 영역
40U: 화소 유닛
41B: 착색층
41G: 착색층
41R: 착색층
42: 차광층
51: 배선
51a: 배선
51b: 배선
51B: 배선
51G: 배선
51R: 배선
52: 배선
52a: 배선
52b: 배선
52B: 배선
52G: 배선
52R: 배선
53: 배선
55: 교차부
57: 차광층
58: 차광층
60: 커패시터
60B: 커패시터
60G: 커패시터
60R: 커패시터
81: 절연층
82: 절연층
83: 절연층
90: 백라이트 유닛
407: 배선
410: 입력 장치
420: 터치 패널
420A: 터치 패널
430: 기판
431: 전극
432: 전극
441: 배선
442: 배선
450: FPC
451: IC
470: 표시 장치
471: 기판
472: 기판
473: FPC
474: IC
481: 표시부
482: 구동 회로부
546: 도전막
547: 도전막
548: 도전막
549: 나노 와이어
550: 입력 장치
551: 도전층
552: 도전층
553: 도전층
555: 배선
556: 배선
557: FPC
558: IC
560: 기판
601: 액정 소자
606: 화소 회로
800: 휴대 정보 단말
801: 하우징
802: 하우징
803: 표시부
804: 표시부
805: 힌지부
810: 휴대 정보 단말
811: 하우징
812: 표시부
813: 조작 버튼
814: 외부 접속 포트
815: 스피커
816: 마이크로폰
817: 카메라
820: 카메라
821: 하우징
822: 표시부
823: 조작 버튼
824: 셔터 버튼
826: 렌즈
830: 텔레비전 장치
831: 표시부
832: 하우징
833: 스피커
834: 리모트 컨트롤러
840: 디지털 사이니지
841: 표시부
842: 기둥
850: 퍼스널 컴퓨터
851: 표시부
852: 하우징
853: 터치 패드
854: 접속 포트
855: 입력 키
6000: 표시 모듈
6001: 상부 커버
6002: 하부 커버
6005: FPC
6006: 표시 패널
6009: 프레임
6010: 인쇄 기판
6011: 배터리
6015: 발광부
6016: 수광부
6017a: 도광부
6017b: 도광부
6018: 광

Claims (26)

  1. 표시 장치로서,
    제 1 착색층;
    제 2 착색층;
    제 1 반도체층을 포함하는 제 1 트랜지스터;
    제 2 반도체층을 포함하는 제 2 트랜지스터;
    상기 제 1 트랜지스터와 전기적으로 접속되고 상기 제 1 착색층과 중첩되는 제 1 표시 소자; 및
    상기 제 2 트랜지스터와 전기적으로 접속되고 상기 제 2 착색층과 중첩되는 제 2 표시 소자를 포함하고,
    상기 제 1 반도체층과 상기 제 2 반도체층은 각각 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 착색층은 상기 제 2 착색층보다 장파장의 광을 투과시키는, 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 1 착색층은 적색 광을 투과시키는, 표시 장치.
  4. 제 1 항에 있어서,
    백색 광을 나타내는 광원을 더 포함하고,
    상기 제 1 착색층은 상기 제 1 반도체층 및 상기 제 2 반도체층의 각각과, 상기 광원 사이에 있는, 표시 장치.
  5. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 및 상기 제 4 전극의 각각은 가시광을 투과시키고 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  6. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고, 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 각각은 가시광을 투과시키고 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  7. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고, 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 게이트 전극 및 상기 제 2 게이트 전극의 각각은 가시광을 차광하는, 표시 장치.
  8. 제 1 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 1 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 2 전극은 상기 제 1 표시 소자와 전기적으로 접속되고,
    상기 제 3 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 4 전극은 상기 제 2 표시 소자와 전기적으로 접속되고 상기 제 2 배선과 교차하는, 표시 장치.
  9. 제 1 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 1 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 2 전극은 상기 제 1 표시 소자와 전기적으로 접속되고,
    상기 제 3 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 4 전극은 상기 제 2 표시 소자와 전기적으로 접속되고 상기 제 1 배선 및 상기 제 2 배선과 교차하는, 표시 장치.
  10. 제 1 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 부분 및 상기 제 1 배선과 접속되는 부분을 포함하고,
    상기 제 2 반도체층은 상기 제 2 게이트 전극과 중첩되는 부분, 상기 제 2 배선과 접속되는 부분, 및 상기 제 2 배선과 교차하는 부분을 포함하는, 표시 장치.
  11. 제 1 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 부분 및 상기 제 1 배선과 접속되는 부분을 포함하고,
    상기 제 2 반도체층은 상기 제 2 게이트 전극과 중첩되는 부분, 상기 제 2 배선과 접속되는 부분, 및 상기 제 2 배선 및 상기 제 1 배선과 교차하는 부분을 포함하는, 표시 장치.
  12. 제 1 항에 있어서,
    상기 제 1 반도체층 및 상기 제 2 반도체층의 각각은 금속 산화물을 포함하는, 표시 장치.
  13. 제 1 항에 있어서,
    상기 제 1 표시 소자는 제 5 전극, 제 6 전극, 및 액정을 포함하고,
    상기 제 5 전극은 상기 제 1 트랜지스터와 전기적으로 접속되고,
    상기 제 5 전극 및 상기 제 6 전극의 각각은 가시광을 투과시키는, 표시 장치.
  14. 표시 장치로서,
    제 1 착색층;
    제 2 착색층;
    제 3 착색층;
    제 1 반도체층을 포함하는 제 1 트랜지스터;
    제 2 반도체층을 포함하는 제 2 트랜지스터;
    제 3 반도체층을 포함하는 제 3 트랜지스터;
    상기 제 1 트랜지스터와 전기적으로 접속되고 상기 제 1 착색층과 중첩되는 제 1 표시 소자;
    상기 제 2 트랜지스터와 전기적으로 접속되고 상기 제 2 착색층과 중첩되는 제 2 표시 소자; 및
    상기 제 3 트랜지스터와 전기적으로 접속되고 상기 제 3 착색층과 중첩되는 제 3 표시 소자를 포함하고,
    상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층은 각각 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  15. 제 14 항에 있어서,
    상기 제 1 착색층은 상기 제 2 착색층 및 상기 제 3 착색층보다 장파장의 광을 투과시키는, 표시 장치.
  16. 제 14 항에 있어서,
    상기 제 1 착색층은 적색 광을 투과시키는, 표시 장치.
  17. 제 14 항에 있어서,
    백색 광을 나타내는 광원을 더 포함하고,
    상기 제 1 착색층은 상기 제 1 반도체층, 상기 제 2 반도체층, 및 상기 제 3 반도체층의 각각과, 상기 광원 사이에 있는, 표시 장치.
  18. 제 14 항에 있어서,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 3 트랜지스터는 상기 제 3 반도체층과 각각 접속되는 제 5 전극 및 제 6 전극을 포함하고,
    상기 제 1 전극, 상기 제 2 전극, 상기 제 3 전극, 상기 제 4 전극, 상기 제 5 전극, 및 상기 제 6 전극의 각각은 가시광을 투과시키고 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  19. 제 14 항에 있어서,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고, 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고, 상기 제 3 트랜지스터는 제 3 게이트 전극을 포함하고,
    상기 제 1 게이트 전극, 상기 제 2 게이트 전극, 및 상기 제 3 게이트 전극의 각각은 가시광을 투과시키고 상기 제 1 착색층과 중첩되는 부분을 포함하는, 표시 장치.
  20. 제 14 항에 있어서,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고, 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고, 상기 제 3 트랜지스터는 제 3 게이트 전극을 포함하고,
    상기 제 1 게이트 전극, 상기 제 2 게이트 전극, 및 상기 제 3 게이트 전극의 각각은 가시광을 차광하는, 표시 장치.
  21. 제 14 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 1 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 2 전극은 상기 제 1 표시 소자와 전기적으로 접속되고,
    상기 제 3 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 4 전극은 상기 제 2 표시 소자와 전기적으로 접속되고 상기 제 2 배선과 교차하는, 표시 장치.
  22. 제 14 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 상기 제 1 반도체층과 각각 접속되는 제 1 전극 및 제 2 전극을 포함하고,
    상기 제 2 트랜지스터는 상기 제 2 반도체층과 각각 접속되는 제 3 전극 및 제 4 전극을 포함하고,
    상기 제 1 전극은 상기 제 1 배선과 전기적으로 접속되고,
    상기 제 2 전극은 상기 제 1 표시 소자와 전기적으로 접속되고,
    상기 제 3 전극은 상기 제 2 배선과 전기적으로 접속되고,
    상기 제 4 전극은 상기 제 2 표시 소자와 전기적으로 접속되고 상기 제 1 배선 및 상기 제 2 배선과 교차하는, 표시 장치.
  23. 제 14 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 부분 및 상기 제 1 배선과 접속되는 부분을 포함하고,
    상기 제 2 반도체층은 상기 제 2 게이트 전극과 중첩되는 부분, 상기 제 2 배선과 접속되는 부분, 및 상기 제 2 배선과 교차하는 부분을 포함하는, 표시 장치.
  24. 제 14 항에 있어서,
    제 1 배선; 및
    제 2 배선을 더 포함하고,
    상기 제 1 트랜지스터는 제 1 게이트 전극을 포함하고 상기 제 2 트랜지스터는 제 2 게이트 전극을 포함하고,
    상기 제 1 반도체층은 상기 제 1 게이트 전극과 중첩되는 부분 및 상기 제 1 배선과 접속되는 부분을 포함하고,
    상기 제 2 반도체층은 상기 제 2 게이트 전극과 중첩되는 부분, 상기 제 2 배선과 접속되는 부분, 및 상기 제 2 배선 및 상기 제 1 배선과 교차하는 부분을 포함하는, 표시 장치.
  25. 제 14 항에 있어서,
    상기 제 1 반도체층 및 상기 제 2 반도체층의 각각은 금속 산화물을 포함하는, 표시 장치.
  26. 제 14 항에 있어서,
    상기 제 1 표시 소자는 제 5 전극, 제 6 전극, 및 액정을 포함하고,
    상기 제 5 전극은 상기 제 1 트랜지스터와 전기적으로 접속되고,
    상기 제 5 전극 및 상기 제 6 전극의 각각은 가시광을 투과시키는, 표시 장치.
KR1020170152216A 2016-11-22 2017-11-15 표시 장치 Active KR102458377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220134739A KR20220150231A (ko) 2016-11-22 2022-10-19 표시 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016226669 2016-11-22
JPJP-P-2016-226669 2016-11-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220134739A Division KR20220150231A (ko) 2016-11-22 2022-10-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20180057531A true KR20180057531A (ko) 2018-05-30
KR102458377B1 KR102458377B1 (ko) 2022-10-25

Family

ID=62147564

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020170152216A Active KR102458377B1 (ko) 2016-11-22 2017-11-15 표시 장치
KR1020220134739A Ceased KR20220150231A (ko) 2016-11-22 2022-10-19 표시 장치
KR1020240031731A Active KR102738583B1 (ko) 2016-11-22 2024-03-06 표시 장치
KR1020240175115A Active KR102918842B1 (ko) 2016-11-22 2024-11-29 표시 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020220134739A Ceased KR20220150231A (ko) 2016-11-22 2022-10-19 표시 장치
KR1020240031731A Active KR102738583B1 (ko) 2016-11-22 2024-03-06 표시 장치
KR1020240175115A Active KR102918842B1 (ko) 2016-11-22 2024-11-29 표시 장치

Country Status (5)

Country Link
US (1) US10466560B2 (ko)
JP (4) JP7050460B2 (ko)
KR (4) KR102458377B1 (ko)
CN (1) CN108227274A (ko)
TW (3) TWI881246B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置
CN119045197A (zh) 2017-06-12 2024-11-29 奇跃公司 具有更改深度平面的多元件自适应透镜的增强现实显示器
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
CN110875363A (zh) * 2018-09-04 2020-03-10 京东方科技集团股份有限公司 阵列基板及其制备方法、以及显示面板
CN112673411B (zh) 2018-09-07 2023-10-10 株式会社半导体能源研究所 显示装置、显示模块及电子设备
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN111221188B (zh) * 2020-01-20 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板
WO2020243012A1 (en) 2019-05-24 2020-12-03 Magic Leap, Inc. Variable focus assemblies
US12185018B2 (en) 2019-06-28 2024-12-31 Apple Inc. Stacked electromagnetic radiation sensors for visible image sensing and infrared depth sensing, or for visible image sensing and infrared image sensing
KR102904963B1 (ko) 2019-12-30 2025-12-26 엘지디스플레이 주식회사 투명 표시 장치
CN111176010B (zh) * 2020-01-13 2022-11-25 上海天马微电子有限公司 显示装置及其生成方法、电子设备
CN111552111B (zh) * 2020-05-13 2021-07-27 苏州华星光电技术有限公司 显示面板及显示装置
CN116113870A (zh) 2020-08-07 2023-05-12 奇跃公司 可调柱面透镜和包括该可调柱面透镜的头戴式显示器
JP2024514416A (ja) 2021-03-15 2024-04-02 マジック リープ， インコーポレイテッド 調整可能円柱レンズを採用する光学デバイスおよび頭部搭載型ディスプレイ
KR20230139709A (ko) * 2022-03-28 2023-10-05 엘지디스플레이 주식회사 표시 패널 및 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20150082136A (ko) * 2006-10-31 2015-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806741B2 (ja) * 1993-05-24 1998-09-30 日本電気株式会社 カラー液晶ディスプレイ
JP3698749B2 (ja) 1995-01-11 2005-09-21 株式会社半導体エネルギー研究所 液晶セルの作製方法およびその作製装置、液晶セルの生産システム
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW494447B (en) 2000-02-01 2002-07-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4712198B2 (ja) 2000-02-01 2011-06-29 株式会社半導体エネルギー研究所 表示装置の作製方法
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7804552B2 (en) 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
JP4722319B2 (ja) * 2001-04-26 2011-07-13 株式会社日立製作所 液晶表示装置
JP4237442B2 (ja) 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
TWI363574B (en) 2003-04-07 2012-05-01 Semiconductor Energy Lab Electronic apparatus
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20070002199A1 (en) 2005-06-30 2007-01-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP3229066A1 (en) 2005-12-05 2017-10-11 Semiconductor Energy Laboratory Co., Ltd. Transflective liquid crystal display with a horizontal electric field configuration
JP5148912B2 (ja) * 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
TWI437282B (zh) 2007-01-29 2014-05-11 Semiconductor Energy Lab 彩色濾波器及其製造方法、及具有該彩色濾波器的電子用品
CN101325201B (zh) * 2007-06-13 2011-04-13 北京京东方光电科技有限公司 一种透明薄膜晶体管的阵列基板结构及其制造方法
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
TWI654754B (zh) 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5553707B2 (ja) 2009-08-21 2014-07-16 株式会社半導体エネルギー研究所 光検出装置
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN101661204B (zh) * 2009-09-24 2011-05-11 友达光电股份有限公司 彩色滤光片形成于薄膜晶体管阵列基板上的制造方法
KR20110044107A (ko) * 2009-10-22 2011-04-28 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치
US9349325B2 (en) 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板
CN102117767A (zh) * 2010-12-29 2011-07-06 上海大学 基于溶胶式全透明tft有源矩阵制造方法
US9171940B2 (en) * 2011-01-13 2015-10-27 Sharp Kabushiki Kaisha Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
US8884509B2 (en) 2011-03-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Optical device, display device, and lighting device
US8913093B2 (en) * 2011-09-30 2014-12-16 Lg Display Co., Ltd. Liquid crystal display device
KR101984739B1 (ko) 2011-11-11 2019-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신호선 구동 회로 및 액정 표시 장치
KR102114212B1 (ko) 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014186724A (ja) 2013-02-22 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置
WO2014157126A1 (en) 2013-03-27 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI642170B (zh) 2013-10-18 2018-11-21 半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP2014074917A (ja) 2013-11-20 2014-04-24 Semiconductor Energy Lab Co Ltd 発光装置
TWI559048B (zh) * 2013-12-27 2016-11-21 友達光電股份有限公司 主動元件基板與應用其之顯示面板
US10423028B2 (en) * 2014-04-22 2019-09-24 E Ink Holdings Inc. Display apparatus
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6585384B2 (ja) 2014-06-13 2019-10-02 株式会社半導体エネルギー研究所 表示装置
JP2016038581A (ja) 2014-08-08 2016-03-22 株式会社半導体エネルギー研究所 表示パネル、表示装置および表示装置の駆動方法
US20160042696A1 (en) 2014-08-08 2016-02-11 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
KR102231084B1 (ko) * 2014-12-17 2021-03-24 엘지디스플레이 주식회사 프린지 필드 방식 액정표시장치
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
KR20160114510A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
WO2017064593A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP7050460B2 (ja) * 2016-11-22 2022-04-08 株式会社半導体エネルギー研究所 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR20150082136A (ko) * 2006-10-31 2015-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치

Also Published As

Publication number Publication date
TW201826521A (zh) 2018-07-16
KR20250004548A (ko) 2025-01-08
US10466560B2 (en) 2019-11-05
JP7050460B2 (ja) 2022-04-08
KR102458377B1 (ko) 2022-10-25
TW202305478A (zh) 2023-02-01
JP2022091896A (ja) 2022-06-21
JP2018087969A (ja) 2018-06-07
TWI881246B (zh) 2025-04-21
JP7417649B2 (ja) 2024-01-18
TWI904912B (zh) 2025-11-11
KR102738583B1 (ko) 2024-12-05
TW202524184A (zh) 2025-06-16
US20180143473A1 (en) 2018-05-24
KR20220150231A (ko) 2022-11-10
JP2025133764A (ja) 2025-09-11
TWI879713B (zh) 2025-04-11
KR20240037904A (ko) 2024-03-22
JP2024032738A (ja) 2024-03-12
KR102918842B1 (ko) 2026-01-28
CN108227274A (zh) 2018-06-29
JP7703706B2 (ja) 2025-07-07

Similar Documents

Publication Publication Date Title
KR102738583B1 (ko) 표시 장치
KR102643613B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
US10095362B2 (en) Touch panel
JP2024045343A (ja) 液晶表示装置
KR102490188B1 (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
JP2018092162A (ja) 表示装置、表示モジュール、及び電子機器
CN116887634A (zh) 显示装置及显示装置的制造方法
JP7646922B2 (ja) 液晶表示装置
KR20210049905A (ko) 표시 장치 및 전자 기기

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PA0107 Divisional application

St.27 status event code: A-0-1-A10-A18-div-PA0107

St.27 status event code: A-0-1-A10-A16-div-PA0107

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4