JP2001175198A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2001175198A JP2001175198A JP35520599A JP35520599A JP2001175198A JP 2001175198 A JP2001175198 A JP 2001175198A JP 35520599 A JP35520599 A JP 35520599A JP 35520599 A JP35520599 A JP 35520599A JP 2001175198 A JP2001175198 A JP 2001175198A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- pixel
- semiconductor device
- insulating film
- color filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6721—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having lightly-doped extensions consisting of multiple lightly doped zones or having non-homogeneous dopant distributions, e.g. graded LDD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 カラーフィルタを対向基板に設けた液晶表示
パネルでは素子基板と対向基板とを極めて高い精度で位
置合わせして組み立てることが必要であり、この精度が
低い場合には開口率が低下して表示が暗くなるという問
題があった。 【解決手段】 本発明は、周辺回路である駆動回路４０
２、４０３上に赤のカラーフィルタ（Ｒ）４０４ａ、４
０４ｂを設け、画素ＴＦＴ部４０７を保護する赤色のカ
ラーフィルタ４０５ｄを各画素毎に形成する。
パネルでは素子基板と対向基板とを極めて高い精度で位
置合わせして組み立てることが必要であり、この精度が
低い場合には開口率が低下して表示が暗くなるという問
題があった。 【解決手段】 本発明は、周辺回路である駆動回路４０
２、４０３上に赤のカラーフィルタ（Ｒ）４０４ａ、４
０４ｂを設け、画素ＴＦＴ部４０７を保護する赤色のカ
ラーフィルタ４０５ｄを各画素毎に形成する。
Description
【０００１】
【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を含む半導体
装置およびその作製方法に関する。例えば、液晶表示パ
ネルやＥＬ表示パネルに代表される電気光学装置および
その様な電気光学装置（電子装置）を部品として搭載し
た電子機器（電子器具）に関する。
（以下、ＴＦＴという）で構成された回路を含む半導体
装置およびその作製方法に関する。例えば、液晶表示パ
ネルやＥＬ表示パネルに代表される電気光学装置および
その様な電気光学装置（電子装置）を部品として搭載し
た電子機器（電子器具）に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に液晶表示パネルやＥＬ
表示パネルのスイッチング素子として開発が急がれてい
る。
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に液晶表示パネルやＥＬ
表示パネルのスイッチング素子として開発が急がれてい
る。
【０００４】液晶表示パネルにおいては、アモルファス
シリコンまたはポリシリコンを半導体としたＴＦＴをマ
トリクス状に配置して、各ＴＦＴに接続された画素電極
とソース線とゲート線とがそれぞれ形成された素子基板
と、これに対向配置された対向電極を有する対向基板と
の間に液晶材料が挟持されている。また、カラー表示す
るためのカラーフィルタは対向基板上に形成されてい
る。そして、素子基板と対向基板にそれぞれ光シャッタ
として偏光板を配置し、カラー画像を表示している。
シリコンまたはポリシリコンを半導体としたＴＦＴをマ
トリクス状に配置して、各ＴＦＴに接続された画素電極
とソース線とゲート線とがそれぞれ形成された素子基板
と、これに対向配置された対向電極を有する対向基板と
の間に液晶材料が挟持されている。また、カラー表示す
るためのカラーフィルタは対向基板上に形成されてい
る。そして、素子基板と対向基板にそれぞれ光シャッタ
として偏光板を配置し、カラー画像を表示している。
【０００５】ここで、液晶表示パネルのカラーフィルタ
は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の
間隙だけを残して遮光マスクとを有し、光を透過させる
ことによって赤色、緑色、青色の光を抽出するものであ
る。また、カラーフィルタの遮光マスクは、一般的に金
属膜または黒色顔料を含有した有機膜で構成されてい
る。このカラーフィルターは、画素に対応する位置に形
成され、これにより画素ごとに取り出す光の色を変える
ことができる。なお、画素に対応した位置とは、画素電
極と一致する位置を指す。
は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の
間隙だけを残して遮光マスクとを有し、光を透過させる
ことによって赤色、緑色、青色の光を抽出するものであ
る。また、カラーフィルタの遮光マスクは、一般的に金
属膜または黒色顔料を含有した有機膜で構成されてい
る。このカラーフィルターは、画素に対応する位置に形
成され、これにより画素ごとに取り出す光の色を変える
ことができる。なお、画素に対応した位置とは、画素電
極と一致する位置を指す。
【０００６】また、ＥＬ表示装置においては、赤色、緑
色、あるいは青色を有する光を発光するＥＬ素子をマト
リクス状に配置するカラー化方式と、白色光を発光する
ＥＬ素子を用いカラーフィルタによるカラー化方式とが
ある。この白色光を発光するＥＬ素子を用いカラーフィ
ルタによるカラー化方式は、原理的にはカラーフィルタ
ーを用いた液晶表示装置のカラー化方式と同様である。
色、あるいは青色を有する光を発光するＥＬ素子をマト
リクス状に配置するカラー化方式と、白色光を発光する
ＥＬ素子を用いカラーフィルタによるカラー化方式とが
ある。この白色光を発光するＥＬ素子を用いカラーフィ
ルタによるカラー化方式は、原理的にはカラーフィルタ
ーを用いた液晶表示装置のカラー化方式と同様である。
【０００７】
【発明が解決しようとする課題】カラーフィルタを対向
基板に設けた液晶表示パネルでは素子基板と対向基板と
を極めて高い精度で位置合わせして組み立てることが必
要であり、この精度が低い場合には開口率が低下して表
示が暗くなるという問題があった。
基板に設けた液晶表示パネルでは素子基板と対向基板と
を極めて高い精度で位置合わせして組み立てることが必
要であり、この精度が低い場合には開口率が低下して表
示が暗くなるという問題があった。
【０００８】また、カラーフィルタの遮光マスクとして
金属膜を用いた液晶表示パネルでは、他の配線との寄生
容量が形成され信号の遅延が生じやすいという問題が生
じていた。また、有機膜を用いた場合、製造工程が増加
するという問題が生じていた。
金属膜を用いた液晶表示パネルでは、他の配線との寄生
容量が形成され信号の遅延が生じやすいという問題が生
じていた。また、有機膜を用いた場合、製造工程が増加
するという問題が生じていた。
【０００９】また、赤色、緑色、あるいは青色を有する
光を発光するＥＬ素子を用いたＥＬ表示装置では、色ご
とにＥＬ材料が異なるため素子特性も異なり均一な表示
を得ることは困難であった。例えば、ＥＬ材料の劣化速
度等がそれぞれ異なるため経過時間によって表示がばら
ついてしまうという問題が生じていた。
光を発光するＥＬ素子を用いたＥＬ表示装置では、色ご
とにＥＬ材料が異なるため素子特性も異なり均一な表示
を得ることは困難であった。例えば、ＥＬ材料の劣化速
度等がそれぞれ異なるため経過時間によって表示がばら
ついてしまうという問題が生じていた。
【００１０】また、白色光を発光するＥＬ素子を用いた
ＥＬ表示装置では、原理的にはカラーフィルターを用い
た液晶表示装置と同様であるため、同様の上記問題が生
じていた。
ＥＬ表示装置では、原理的にはカラーフィルターを用い
た液晶表示装置と同様であるため、同様の上記問題が生
じていた。
【００１１】
【課題を解決するための手段】本明細書で開示する発明
の構成は、画素部に設けた画素ＴＦＴと、該画素部の周
辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設け
た駆動回路とを同一の基板上に有する半導体装置におい
て、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路
のｎチャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴ
は、ゲート絶縁膜上に接して形成されたカラーフィルタ
と、前記カラーフィルタ上に接して有機絶縁物材料から
なる層間絶縁膜とを有していることを特徴とする半導体
装置である。
の構成は、画素部に設けた画素ＴＦＴと、該画素部の周
辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設け
た駆動回路とを同一の基板上に有する半導体装置におい
て、前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路
のｎチャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴ
は、ゲート絶縁膜上に接して形成されたカラーフィルタ
と、前記カラーフィルタ上に接して有機絶縁物材料から
なる層間絶縁膜とを有していることを特徴とする半導体
装置である。
【００１２】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素部の画素ＴＦＴは、ゲート電極の上方に設け
た無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に
接して形成されたカラーフィルタと、前記カラーフィル
タ上に接して有機絶縁物材料からなる層間絶縁膜とを有
していることを特徴とする半導体装置である。
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素部の画素ＴＦＴは、ゲート電極の上方に設け
た無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に
接して形成されたカラーフィルタと、前記カラーフィル
タ上に接して有機絶縁物材料からなる層間絶縁膜とを有
していることを特徴とする半導体装置である。
【００１３】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶
縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形
成されたカラーフィルタとを有し、前記画素部に設けた
画素電極は、前記カラーフィルタ上に接して形成され、
少なくとも前記保護絶縁膜と前記カラーフィルタとに設
けられた開孔を介して形成された、前記画素ＴＦＴに接
続する導電性金属配線と接続していることを特徴とする
半導体装置である。
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶
縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形
成されたカラーフィルタとを有し、前記画素部に設けた
画素電極は、前記カラーフィルタ上に接して形成され、
少なくとも前記保護絶縁膜と前記カラーフィルタとに設
けられた開孔を介して形成された、前記画素ＴＦＴに接
続する導電性金属配線と接続していることを特徴とする
半導体装置である。
【００１４】また、上記構成において、前記駆動回路の
ｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電
極の上方に設けられたカラーフィルタは、赤に着色され
た着色膜であることを特徴としている。
ｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電
極の上方に設けられたカラーフィルタは、赤に着色され
た着色膜であることを特徴としている。
【００１５】また、上記各構成において、前記画素ＴＦ
Ｔのゲート電極の上方に設けられたカラーフィルタは、
赤に着色された着色膜であることを特徴としている。
Ｔのゲート電極の上方に設けられたカラーフィルタは、
赤に着色された着色膜であることを特徴としている。
【００１６】また、上記各構成において、前記画素部に
設けた画素電極は、前記層間絶縁膜上に形成され、少な
くとも前記保護絶縁膜と前記層間絶縁膜とに設けられた
開孔を介して形成された、前記画素ＴＦＴに接続する導
電性金属配線と接続していることを特徴としている。
設けた画素電極は、前記層間絶縁膜上に形成され、少な
くとも前記保護絶縁膜と前記層間絶縁膜とに設けられた
開孔を介して形成された、前記画素ＴＦＴに接続する導
電性金属配線と接続していることを特徴としている。
【００１７】また、上記各構成において、前記画素部に
設けた画素電極は光透過性を有していることを特徴とし
ている。
設けた画素電極は光透過性を有していることを特徴とし
ている。
【００１８】また、上記各構成において、前記駆動回路
のｐチャネル型ＴＦＴは、少なくとも、アナログスイッ
チとして使用されていることを特徴としている。
のｐチャネル型ＴＦＴは、少なくとも、アナログスイッ
チとして使用されていることを特徴としている。
【００１９】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素部の画素ＴＦＴは、ゲート電極の上方に設け
た無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に
接して形成されたカラーフィルタと、前記カラーフィル
タ上に接して有機絶縁物材料からなる層間絶縁膜とを有
し、前記画素部の画素ＴＦＴは、前記層間絶縁膜上に画
素電極を有し、前記画素電極を陽極とするＥＬ素子が接
続していることを特徴とする半導体装置である。
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素部の画素ＴＦＴは、ゲート電極の上方に設け
た無機絶縁物材料から成る保護絶縁膜と、該絶縁膜上に
接して形成されたカラーフィルタと、前記カラーフィル
タ上に接して有機絶縁物材料からなる層間絶縁膜とを有
し、前記画素部の画素ＴＦＴは、前記層間絶縁膜上に画
素電極を有し、前記画素電極を陽極とするＥＬ素子が接
続していることを特徴とする半導体装置である。
【００２０】上記構成において、前記画素部に設けた画
素電極は、前記層間絶縁膜上に形成され、少なくとも前
記保護絶縁膜と前記層間絶縁膜とに設けられた開孔を介
して形成された、前記画素ＴＦＴに接続する導電性金属
配線と接続していることを特徴としている。
素電極は、前記層間絶縁膜上に形成され、少なくとも前
記保護絶縁膜と前記層間絶縁膜とに設けられた開孔を介
して形成された、前記画素ＴＦＴに接続する導電性金属
配線と接続していることを特徴としている。
【００２１】また、他の発明の構成は、画素部に設けた
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶
縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形
成されたカラーフィルタとを有し、前記画素部に設けた
画素電極は、前記カラーフィルタ上に接して形成され、
少なくとも前記保護絶縁膜と前記カラーフィルタとに設
けられた開孔を介して形成された、前記画素ＴＦＴに接
続する導電性金属配線と接続され、且つ、前記画素電極
を陽極とするＥＬ素子が接続していることを特徴とする
半導体装置である。
画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとを設けた駆動回路とを同一の基板
上に有する半導体装置において、前記駆動回路のｐチャ
ネル型ＴＦＴ、前記駆動回路のｎチャネル型ＴＦＴ、及
び前記画素ＴＦＴは、ゲート電極の上方に設けた無機絶
縁物材料から成る保護絶縁膜と、該絶縁膜上に接して形
成されたカラーフィルタとを有し、前記画素部に設けた
画素電極は、前記カラーフィルタ上に接して形成され、
少なくとも前記保護絶縁膜と前記カラーフィルタとに設
けられた開孔を介して形成された、前記画素ＴＦＴに接
続する導電性金属配線と接続され、且つ、前記画素電極
を陽極とするＥＬ素子が接続していることを特徴とする
半導体装置である。
【００２２】上記構成において、前記駆動回路のｐチャ
ネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極の上
方に設けられたカラーフィルタは、赤に着色された着色
膜であることを特徴としている。
ネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極の上
方に設けられたカラーフィルタは、赤に着色された着色
膜であることを特徴としている。
【００２３】上記各構成において、前記画素ＴＦＴのゲ
ート電極の上方に設けられたカラーフィルタは、赤に着
色された着色膜であることを特徴としている。
ート電極の上方に設けられたカラーフィルタは、赤に着
色された着色膜であることを特徴としている。
【００２４】上記各構成のいずれか一において、前記Ｅ
Ｌ素子から発した光は前記基板を透過して放射されるこ
とを特徴としている。
Ｌ素子から発した光は前記基板を透過して放射されるこ
とを特徴としている。
【００２５】
【発明の実施の形態】本願発明の実施形態について、以
下に説明する。
下に説明する。
【００２６】本発明は、対向基板ではなく、素子基板上
にＴＦＴの遮光膜としてカラーフィルタを形成すること
を特徴としている。特に赤色のカラーフィルタを通過す
る光の波長は高く、非単結晶珪素膜にほとんど影響を与
えないため、有効である。参考までに非単結晶珪素膜５
５ｎｍに対する吸収率と照射される波長との関係を図２
３に示した。
にＴＦＴの遮光膜としてカラーフィルタを形成すること
を特徴としている。特に赤色のカラーフィルタを通過す
る光の波長は高く、非単結晶珪素膜にほとんど影響を与
えないため、有効である。参考までに非単結晶珪素膜５
５ｎｍに対する吸収率と照射される波長との関係を図２
３に示した。
【００２７】本発明において、光の劣化から保護するた
めにＴＦＴのゲート電極の上方、即ちチャネル形成領域
を覆うカラーフィルタ（Ｒ）を形成する。具体的にはゲ
ート電極を覆う保護絶縁膜（窒化珪素膜等）に接してカ
ラーフィルタを形成し、カラーフィルタに接して層間絶
縁膜を形成し、その層間絶縁膜上に画素電極を形成す
る。この層間絶縁膜は平坦化のために形成されており、
カラーフィルタが十分な絶縁性、または平坦性を有して
いるのであれば層間絶縁膜はなくてもよい。また、保護
絶縁膜は、カラーフィルタに含まれる不純物による汚染
を防ぐ上で重要な役割を果たしている。
めにＴＦＴのゲート電極の上方、即ちチャネル形成領域
を覆うカラーフィルタ（Ｒ）を形成する。具体的にはゲ
ート電極を覆う保護絶縁膜（窒化珪素膜等）に接してカ
ラーフィルタを形成し、カラーフィルタに接して層間絶
縁膜を形成し、その層間絶縁膜上に画素電極を形成す
る。この層間絶縁膜は平坦化のために形成されており、
カラーフィルタが十分な絶縁性、または平坦性を有して
いるのであれば層間絶縁膜はなくてもよい。また、保護
絶縁膜は、カラーフィルタに含まれる不純物による汚染
を防ぐ上で重要な役割を果たしている。
【００２８】カラーフィルタには、最も単純なストライ
プパターンをはじめとして、斜めモザイク配列、三角モ
ザイク配列、ＲＧＢＧ四画素配列、ＲＧＢＷ四画素配列
などがある。
プパターンをはじめとして、斜めモザイク配列、三角モ
ザイク配列、ＲＧＢＧ四画素配列、ＲＧＢＷ四画素配列
などがある。
【００２９】図６にストライプ状のカラーフィルタとし
た場合で本発明を適用した一例を示す。図６（Ａ）は基
板４００上に設けられた画素部４０１、ソース線側駆動
回路４０２、及びゲート線側駆動回路４０３とカラーフ
ィルタ４０４〜４０５との配置関係を簡略に示した上面
図である。本発明は、周辺回路である駆動回路４０２、
４０３上に赤のカラーフィルタ（Ｒ）４０４ａ、４０４
ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同
時に平坦化の役割も果たしている。また、画素部４０１
上にはストライプ状にカラーフィルタ（Ｂ）４０５ｂ、
カラーフィルタ（Ｒ）４０５ａ、カラーフィルタ（Ｇ）
４０５ｃが繰り返し配置されている。図６（Ｂ）に画素
の一部（３×３行列）を拡大した模式図を示した。図６
（Ｂ）に示すように画素ＴＦＴ部４０７を保護するカラ
ーフィルタ４０５ｄが各画素毎に形成されている。な
お、ここではソース線、ゲート線、電極を図示していな
いが、各カラーフィルタの間隙と重なるように配置され
ているため、光漏れはない。このようにすることによっ
てカラーフィルタ４０５ｄはブラックマスクの役割を果
たすため、従来必要であったブラックマスクの形成工程
が省略できる。また、ここでは画素電極と画素ＴＦＴと
を接続するコンタクトホールを図示していないが、実際
には画素ＴＦＴと画素電極との層間にカラーフィルタを
形成しているためコンタクトホールの箇所には開口が存
在している。
た場合で本発明を適用した一例を示す。図６（Ａ）は基
板４００上に設けられた画素部４０１、ソース線側駆動
回路４０２、及びゲート線側駆動回路４０３とカラーフ
ィルタ４０４〜４０５との配置関係を簡略に示した上面
図である。本発明は、周辺回路である駆動回路４０２、
４０３上に赤のカラーフィルタ（Ｒ）４０４ａ、４０４
ｂが設けられ、ＴＦＴの活性層の光劣化を防止すると同
時に平坦化の役割も果たしている。また、画素部４０１
上にはストライプ状にカラーフィルタ（Ｂ）４０５ｂ、
カラーフィルタ（Ｒ）４０５ａ、カラーフィルタ（Ｇ）
４０５ｃが繰り返し配置されている。図６（Ｂ）に画素
の一部（３×３行列）を拡大した模式図を示した。図６
（Ｂ）に示すように画素ＴＦＴ部４０７を保護するカラ
ーフィルタ４０５ｄが各画素毎に形成されている。な
お、ここではソース線、ゲート線、電極を図示していな
いが、各カラーフィルタの間隙と重なるように配置され
ているため、光漏れはない。このようにすることによっ
てカラーフィルタ４０５ｄはブラックマスクの役割を果
たすため、従来必要であったブラックマスクの形成工程
が省略できる。また、ここでは画素電極と画素ＴＦＴと
を接続するコンタクトホールを図示していないが、実際
には画素ＴＦＴと画素電極との層間にカラーフィルタを
形成しているためコンタクトホールの箇所には開口が存
在している。
【００３０】また、図７にマトリクス状のカラーフィル
タとした場合で本発明を適用した一例を示す。図７
（Ａ）は基板５００上に設けられた画素部５０１、ソー
ス線側駆動回路５０２、及びゲート線側駆動回路５０３
とカラーフィルタ５０４、５０５との配置関係を簡略に
示した上面図である。本発明は、周辺回路である駆動回
路５０２、５０３上に赤のカラーフィルタ（Ｒ）５０４
ａが設けられ、ＴＦＴの活性層の光劣化を防止すると同
時に平坦化の役割も果たしている。また、画素部５０１
上にはマトリクス状にカラーフィルタ（Ｂ）５０５ｂ、
カラーフィルタ（Ｇ）５０５ｃが配置され、それらの間
隙を埋めるようにカラーフィルタ（Ｒ）５０５ａが形成
されている。図７（Ｂ）に画素の一部（３×３行列）を
拡大した模式図を示した。図７（Ｂ）に示すように画素
ＴＦＴ部５０７を保護するカラーフィルタ５０５ｄは互
いに繋がっている。なお、ここではソース線、ゲート
線、電極を図示していないが、各カラーフィルタの間隙
と重なるように配置されているため、光漏れはない。こ
のようにすることによってカラーフィルタ５０５ａはブ
ラックマスクの役割を果たすため、従来必要であったブ
ラックマスクの形成工程が省略できる。また、ここでは
画素電極と画素ＴＦＴとを接続するコンタクトホールを
図示していないが、実際には画素ＴＦＴと画素電極との
層間にカラーフィルタを形成しているためコンタクトホ
ールの箇所には開口が存在している。
タとした場合で本発明を適用した一例を示す。図７
（Ａ）は基板５００上に設けられた画素部５０１、ソー
ス線側駆動回路５０２、及びゲート線側駆動回路５０３
とカラーフィルタ５０４、５０５との配置関係を簡略に
示した上面図である。本発明は、周辺回路である駆動回
路５０２、５０３上に赤のカラーフィルタ（Ｒ）５０４
ａが設けられ、ＴＦＴの活性層の光劣化を防止すると同
時に平坦化の役割も果たしている。また、画素部５０１
上にはマトリクス状にカラーフィルタ（Ｂ）５０５ｂ、
カラーフィルタ（Ｇ）５０５ｃが配置され、それらの間
隙を埋めるようにカラーフィルタ（Ｒ）５０５ａが形成
されている。図７（Ｂ）に画素の一部（３×３行列）を
拡大した模式図を示した。図７（Ｂ）に示すように画素
ＴＦＴ部５０７を保護するカラーフィルタ５０５ｄは互
いに繋がっている。なお、ここではソース線、ゲート
線、電極を図示していないが、各カラーフィルタの間隙
と重なるように配置されているため、光漏れはない。こ
のようにすることによってカラーフィルタ５０５ａはブ
ラックマスクの役割を果たすため、従来必要であったブ
ラックマスクの形成工程が省略できる。また、ここでは
画素電極と画素ＴＦＴとを接続するコンタクトホールを
図示していないが、実際には画素ＴＦＴと画素電極との
層間にカラーフィルタを形成しているためコンタクトホ
ールの箇所には開口が存在している。
【００３１】また、図６及び図７で示したカラーフィル
タの配置は一例であって、特にその配置、形状に限定さ
れず、少なくともＴＦＴのゲート電極の上方、即ちチャ
ネル形成領域の上方を覆うカラーフィルタ（Ｒ）を適宜
形成すればよい。
タの配置は一例であって、特にその配置、形状に限定さ
れず、少なくともＴＦＴのゲート電極の上方、即ちチャ
ネル形成領域の上方を覆うカラーフィルタ（Ｒ）を適宜
形成すればよい。
【００３２】また、本発明はアクティブマトリクス基板
を用いる表示装置であれば適用することができ、例えば
液晶表示装置やＥＬ表示装置にも適用することができ
る。白色発光のＥＬ素子を用いたＥＬ表示装置において
は、画素電極を陽極とし、ＥＬ素子から発した光はアク
ティブマトリクス基板を透過して放射される。また、有
色発光のＥＬ素子を用いたＥＬ表示装置においても、色
純度を上げるためにカラーフィルタを用いる場合に本発
明を適用できる。
を用いる表示装置であれば適用することができ、例えば
液晶表示装置やＥＬ表示装置にも適用することができ
る。白色発光のＥＬ素子を用いたＥＬ表示装置において
は、画素電極を陽極とし、ＥＬ素子から発した光はアク
ティブマトリクス基板を透過して放射される。また、有
色発光のＥＬ素子を用いたＥＬ表示装置においても、色
純度を上げるためにカラーフィルタを用いる場合に本発
明を適用できる。
【００３３】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。
に示す実施例でもってさらに詳細な説明を行うこととす
る。
【００３４】
【実施例】［実施例１］本発明の実施例を図１〜図３を
用いて説明する。ここでは、画素部の画素ＴＦＴおよび
保持容量と、表示領域の周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について工程に従って詳細に
説明する。
用いて説明する。ここでは、画素部の画素ＴＦＴおよび
保持容量と、表示領域の周辺に設けられる駆動回路のＴ
ＦＴを同時に作製する方法について工程に従って詳細に
説明する。
【００３５】図１（Ａ）において、基板１０１にはコー
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板１０１のＴＦＴを形成する表面
に、基板１０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの下地膜１０２を形成する。例えば、プラズマＣＶＤ
法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シ
リコン膜１０２ａを１０〜２００nm（好ましくは５０〜
１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化
窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好
ましくは１００〜１５０nm）の厚さに積層形成する。
ニング社の＃７０５９ガラスや＃１７３７ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的
異方性を有しないプラスチック基板を用いることができ
る。ガラス基板を用いる場合には、ガラス歪み点よりも
１０〜２０℃程度低い温度であらかじめ熱処理しておい
ても良い。そして、基板１０１のＴＦＴを形成する表面
に、基板１０１からの不純物拡散を防ぐために、酸化シ
リコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの下地膜１０２を形成する。例えば、プラズマＣＶＤ
法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シ
リコン膜１０２ａを１０〜２００nm（好ましくは５０〜
１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化
窒化水素化シリコン膜１０２ｂを５０〜２００ｎｍ（好
ましくは１００〜１５０nm）の厚さに積層形成する。
【００３６】酸化窒化シリコン膜は従来の平行平板型の
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCC
M、Ｎ 2Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m2、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２
０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm2、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
プラズマＣＶＤ法を用いて形成する。酸化窒化シリコン
膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCC
M、Ｎ 2Ｏを２０SCCMとして反応室に導入し、基板温度３
２５℃、反応圧力４０Pa、放電電力密度０．４１W/c
m2、放電周波数６０MHzとした。一方、酸化窒化水素化
シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２
０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板
温度４００℃、反応圧力２０Pa、放電電力密度０．４１
W/cm2、放電周波数６０MHzとした。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
【００３７】このようにして作製した酸化窒化シリコン
膜１０２ａは、密度が９．２８×１０22/cm3であり、フ
ッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフ
ッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
膜１０２ａは、密度が９．２８×１０22/cm3であり、フ
ッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフ
ッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶
液（ステラケミファ社製、商品名ＬＡＬ５００）の２０
℃におけるエッチング速度が約６３nm/minと遅く、緻密
で硬い膜である。このような膜を下地膜に用いると、こ
の上に形成する半導体層にガラス基板からのアルカリ金
属元素が拡散するのを防ぐのに有効である。
【００３８】次に、２５〜８０ｎｍ（好ましくは３０〜
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体膜や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、下地膜
１０２と非晶質半導体層１０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
６０ｎｍ）の厚さで非晶質構造を有する半導体層１０３
ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法
で形成する。例えば、プラズマＣＶＤ法で非晶質シリコ
ン膜を５５ｎｍの厚さに形成する。非晶質構造を有する
半導体膜には、非晶質半導体膜や微結晶半導体膜があ
り、非晶質シリコンゲルマニウム膜などの非晶質構造を
有する化合物半導体膜を適用しても良い。また、下地膜
１０２と非晶質半導体層１０３ａとは両者を連続形成す
ることも可能である。例えば、前述のように酸化窒化シ
リコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂ
をプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉ
Ｈ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに
切り替えれば、一旦大気雰囲気に晒すことなく連続形成
できる。その結果、酸化窒化水素化シリコン膜１０２ｂ
の表面の汚染を防ぐことが可能となり、作製するＴＦＴ
の特性バラツキやしきい値電圧の変動を低減させること
ができる。
【００３９】そして、結晶化の工程を行い非晶質半導体
層１０３ａから結晶質半導体層１０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。
層１０３ａから結晶質半導体層１０３ｂを作製する。そ
の方法としてレーザーアニール法や熱アニール法（固相
成長法）、またはラピットサーマルアニール法（ＲＴＡ
法）を適用することができる。前述のようなガラス基板
や耐熱性の劣るプラスチック基板を用いる場合には、特
にレーザーアニール法を適用することが好ましい。ＲＴ
Ａ法では、赤外線ランプ、ハロゲンランプ、メタルハラ
イドランプ、キセノンランプなどを光源に用いる。或い
は特開平７−１３０６５２号公報で開示された技術に従
って、触媒元素を用いる結晶化法で結晶質半導体層１０
３ｂを形成することもできる。結晶化の工程ではまず、
非晶質半導体層が含有する水素を放出させておくことが
好ましく、４００〜５００℃で１時間程度の熱処理を行
い含有する水素量を５atom％以下にしてから結晶化させ
ると膜表面の荒れを防ぐことができるので良い。
【００４０】結晶化をレーザーアニール法にて行う場合
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１（Ｂ）に示すように結晶質半導体層１０
３ｂを得ることができる。
には、パルス発振型または連続発光型のエキシマレーザ
ーやアルゴンレーザーをその光源とする。パルス発振型
のエキシマレーザーを用いる場合には、レーザー光を線
状に加工してレーザーアニールを行う。レーザーアニー
ル条件は実施者が適宣選択するものであるが、例えば、
レーザーパルス発振周波数３０Ｈｚとし、レーザーエネ
ルギー密度を１００〜５００mJ/cm2(代表的には３００
〜４００mJ/cm2)とする。そして線状ビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を８０〜９８％として行う。この
ようにして図１（Ｂ）に示すように結晶質半導体層１０
３ｂを得ることができる。
【００４１】そして、結晶質半導体層１０３ｂ上にフォ
トマスクを用い、フォトリソグラフィーの技術を用いて
レジストパターンを形成し、ドライエッチングによって
結晶質半導体層を島状に分割し、島状半導体層１０４〜
１０８を形成しする。ドライエッチングにはＣＦ4とＯ2
の混合ガスを用いる。その後、プラズマＣＶＤ法または
スパッタ法により５０〜１００ｎｍの厚さの酸化シリコ
ン膜によるマスク層１９４を形成する。
トマスクを用い、フォトリソグラフィーの技術を用いて
レジストパターンを形成し、ドライエッチングによって
結晶質半導体層を島状に分割し、島状半導体層１０４〜
１０８を形成しする。ドライエッチングにはＣＦ4とＯ2
の混合ガスを用いる。その後、プラズマＣＶＤ法または
スパッタ法により５０〜１００ｎｍの厚さの酸化シリコ
ン膜によるマスク層１９４を形成する。
【００４２】この状態で島状半導体層に対し、ＴＦＴの
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
しきい値電圧（Ｖth）を制御する目的でｐ型を付与する
不純物元素を１×１０16〜５×１０17atoms／cm3程度の
濃度で島状半導体層の全面に添加しても良い。半導体に
対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、
アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表
第１３族の元素が知られている。その方法として、イオ
ン注入法やイオンドープ法を用いることができるが、大
面積基板を処理するにはイオンドープ法が適している。
イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスと
して用いホウ素（Ｂ）を添加する。このような不純物元
素の注入は必ずしも必要でなく省略しても差し支えない
が、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範
囲内に収めるために好適に用いる手法である。
【００４３】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１０５、１０７に選択的に添加する。そのた
め、あらかじめレジストマスク１９５ａ〜１９５ｅを形
成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いた
イオンドープ法を適用した。形成された不純物領域は低
濃度ｎ型不純物領域１９６、１９７として、このリン
（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲
とすれば良い。本明細書中では、ここで形成された不純
物領域１９６、１９７に含まれるｎ型を付与する不純物
元素の濃度を（ｎ-）と表す。また、不純物領域１９８
は、画素マトリクス回路の保持容量を形成するための半
導体層であり、この領域にも同じ濃度でリン（Ｐ）を添
加した（図１（Ｄ））。
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層１０５、１０７に選択的に添加する。そのた
め、あらかじめレジストマスク１９５ａ〜１９５ｅを形
成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いた
イオンドープ法を適用した。形成された不純物領域は低
濃度ｎ型不純物領域１９６、１９７として、このリン
（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲
とすれば良い。本明細書中では、ここで形成された不純
物領域１９６、１９７に含まれるｎ型を付与する不純物
元素の濃度を（ｎ-）と表す。また、不純物領域１９８
は、画素マトリクス回路の保持容量を形成するための半
導体層であり、この領域にも同じ濃度でリン（Ｐ）を添
加した（図１（Ｄ））。
【００４４】次に、レジストマスク１９５ａ〜１９５ｅ
を除去した後、添加した不純物元素を活性化させる工程
を行う。活性化は、窒素雰囲気中で５００〜６００℃で
１〜４時間の熱処理や、レーザー活性化の方法により行
うことができる。また、両者を併用して行っても良い。
レーザー活性化の方法による場合、ＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用い、線状ビームを形成し
て、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜
５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ
割合を８０〜９８％として走査して、島状半導体層が形
成された基板全面を処理した。尚、レーザー光の照射条
件には何ら限定される事項はなく、実施者が適宣決定す
れば良い。マスク層１９４は、この段階でフッ酸などの
溶液でエッチング除去する。
を除去した後、添加した不純物元素を活性化させる工程
を行う。活性化は、窒素雰囲気中で５００〜６００℃で
１〜４時間の熱処理や、レーザー活性化の方法により行
うことができる。また、両者を併用して行っても良い。
レーザー活性化の方法による場合、ＫｒＦエキシマレー
ザー光（波長２４８ｎｍ）を用い、線状ビームを形成し
て、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜
５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ
割合を８０〜９８％として走査して、島状半導体層が形
成された基板全面を処理した。尚、レーザー光の照射条
件には何ら限定される事項はなく、実施者が適宣決定す
れば良い。マスク層１９４は、この段階でフッ酸などの
溶液でエッチング除去する。
【００４５】次いで、島状半導体層を覆って形成される
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ
法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含
む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化
窒化シリコン膜から形成すると良い。また、ＳｉＨ4と
Ｎ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜
は、膜中の固定電荷密度が低減されているのでこの用途
に対して好ましい材料となる。勿論、ゲート絶縁膜はこ
のような酸化窒化シリコン膜に限定されるものでなく、
他のシリコンを含む絶縁膜を単層または積層構造として
用いても良い（図１（Ｅ））。
ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ
法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含
む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化
窒化シリコン膜から形成すると良い。また、ＳｉＨ4と
Ｎ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜
は、膜中の固定電荷密度が低減されているのでこの用途
に対して好ましい材料となる。勿論、ゲート絶縁膜はこ
のような酸化窒化シリコン膜に限定されるものでなく、
他のシリコンを含む絶縁膜を単層または積層構造として
用いても良い（図１（Ｅ））。
【００４６】そして、図１（Ｅ）に示すように、ゲート
絶縁膜１０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１
とを積層した構造とすると良い。導電層（Ｂ）１１１は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１１０は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成
する。また、導電層（Ａ）１１０はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。導電層（Ｂ）１１１は低抵抗化を図るため
に含有する不純物濃度を低減させることが好ましく、特
に酸素濃度に関しては３０ｐｐｍ以下とすると良かっ
た。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐ
ｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現
することができた。
絶縁膜１０９上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層（Ａ）１１０と金属膜から成る導電層（Ｂ）１１１
とを積層した構造とすると良い。導電層（Ｂ）１１１は
タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍ
ｏ）、タングステン（Ｗ）から選ばれた元素、または前
記元素を主成分とする合金か、前記元素を組み合わせた
合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金
膜）で形成すれば良く、導電層（Ａ）１１０は窒化タン
タル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタ
ン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成
する。また、導電層（Ａ）１１０はタングステンシリサ
イド、チタンシリサイド、モリブデンシリサイドを適用
しても良い。導電層（Ｂ）１１１は低抵抗化を図るため
に含有する不純物濃度を低減させることが好ましく、特
に酸素濃度に関しては３０ｐｐｍ以下とすると良かっ
た。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐ
ｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現
することができた。
【００４７】導電層（Ａ）１１０は１０〜５０ｎｍ（好
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。Ｗをゲート電極とする場合には、Ｗをタ
ーゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと
窒素（Ｎ2）ガスを導入して導電層（Ａ）１１１を窒化
タングステン（ＷＮ）で５０nmの厚さに形成し、導電層
（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他
の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）
を用いて熱ＣＶＤ法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にする
ことが望ましい。Ｗ膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、Ｗ中に酸素などの不純物
元素が多い場合には結晶化が阻害され高抵抗化する。こ
のことより、スパッタ法による場合、純度９９．９９９
９％のＷターゲットを用い、さらに成膜時に気相中から
の不純物の混入がないように十分配慮してＷ膜を形成す
ることにより、抵抗率９〜２０μΩｃｍを実現すること
ができる。
ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１１は
２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）
とすれば良い。Ｗをゲート電極とする場合には、Ｗをタ
ーゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと
窒素（Ｎ2）ガスを導入して導電層（Ａ）１１１を窒化
タングステン（ＷＮ）で５０nmの厚さに形成し、導電層
（Ｂ）１１０をＷで２５０nmの厚さに形成する。その他
の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）
を用いて熱ＣＶＤ法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にする
ことが望ましい。Ｗ膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、Ｗ中に酸素などの不純物
元素が多い場合には結晶化が阻害され高抵抗化する。こ
のことより、スパッタ法による場合、純度９９．９９９
９％のＷターゲットを用い、さらに成膜時に気相中から
の不純物の混入がないように十分配慮してＷ膜を形成す
ることにより、抵抗率９〜２０μΩｃｍを実現すること
ができる。
【００４８】一方、導電層（Ａ）１１０にＴａＮ膜を、
導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様に
スパッタ法で形成することが可能である。ＴａＮ膜はＴ
ａをターゲットとしてスパッタガスにＡｒと窒素との混
合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを
用いる。また、これらのスパッタガス中に適量のＸｅや
Ｋｒを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のＴａ膜の抵抗
率は２０μΩcm程度でありゲート電極に使用することが
できるが、β相のＴａ膜の抵抗率は１８０μΩcm程度で
ありゲート電極とするには不向きであった。ＴａＮ膜は
α相に近い結晶構造を持つので、この上にＴａ膜を形成
すればα相のＴａ膜が容易に得られた。尚、図示しない
が、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）１１０または導電層（Ｂ）１１１が微量に含有す
るアルカリ金属元素がゲート絶縁膜１０９に拡散するの
を防ぐことができる。いずれにしても、導電層（Ｂ）１
１１は抵抗率を１０〜５０μΩcmの範囲ですることが好
ましい。
導電層（Ｂ）１１１にＴａ膜を用いる場合には、同様に
スパッタ法で形成することが可能である。ＴａＮ膜はＴ
ａをターゲットとしてスパッタガスにＡｒと窒素との混
合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを
用いる。また、これらのスパッタガス中に適量のＸｅや
Ｋｒを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のＴａ膜の抵抗
率は２０μΩcm程度でありゲート電極に使用することが
できるが、β相のＴａ膜の抵抗率は１８０μΩcm程度で
ありゲート電極とするには不向きであった。ＴａＮ膜は
α相に近い結晶構造を持つので、この上にＴａ膜を形成
すればα相のＴａ膜が容易に得られた。尚、図示しない
が、導電層（Ａ）１１０の下に２〜２０ｎｍ程度の厚さ
でリン（Ｐ）をドープしたシリコン膜を形成しておくこ
とは有効である。これにより、その上に形成される導電
膜の密着性向上と酸化防止を図ると同時に、導電層
（Ａ）１１０または導電層（Ｂ）１１１が微量に含有す
るアルカリ金属元素がゲート絶縁膜１０９に拡散するの
を防ぐことができる。いずれにしても、導電層（Ｂ）１
１１は抵抗率を１０〜５０μΩcmの範囲ですることが好
ましい。
【００４９】次に、フォトマスクを用い、フォトリソグ
ラフィーの技術を使用してレジストマスク１１２〜１１
７を形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１
とを一括でエッチングしてゲート電極１１８〜１２２と
容量配線１２３を形成する。ゲート電極１１８〜１２２
と容量配線１２３は、導電層（Ａ）から成る１１８ａ〜
１２２ａと、導電層（Ｂ）から成る１１８ｂ〜１２２ｂ
とが一体として形成されている（図２（Ａ））。
ラフィーの技術を使用してレジストマスク１１２〜１１
７を形成し、導電層（Ａ）１１０と導電層（Ｂ）１１１
とを一括でエッチングしてゲート電極１１８〜１２２と
容量配線１２３を形成する。ゲート電極１１８〜１２２
と容量配線１２３は、導電層（Ａ）から成る１１８ａ〜
１２２ａと、導電層（Ｂ）から成る１１８ｂ〜１２２ｂ
とが一体として形成されている（図２（Ａ））。
【００５０】導電層（Ａ）および導電層（Ｂ）をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにＷを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る手法の一つとし
て、誘導結合プラズマ（Inductively Coupled Plasma：
ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチ
ング装置を用いたＷのエッチング法は、エッチングガス
にＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力
０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結
合部に２００〜１０００Ｗの高周波（１３．５６ＭＨ
ｚ）電力を印加する。この時、基板が置かれたステージ
には２０Ｗの高周波電力が印加され、自己バイアスで負
電位に帯電することにより、正イオンが加速されて異方
性のエッチングを行うことができる。ＩＣＰエッチング
装置を使用することにより、Ｗなどの硬い金属膜も２〜
５nm／秒のエッチング速度を得ることができる。また、
残渣を残すことなくエッチングするためには、１０〜２
０％程度の割合でエッチング時間を増しオーバーエッチ
ングをすると良い。しかし、この時に下地とのエッチン
グの選択比に注意する必要がある。例えば、Ｗ膜に対す
る酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比
は２．５〜３であるので、このようなオーバーエッチン
グ処理により、酸化窒化シリコン膜が露出した面は２０
〜５０nm程度エッチングされて実質的に薄くなった。
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにＷを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る手法の一つとし
て、誘導結合プラズマ（Inductively Coupled Plasma：
ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチ
ング装置を用いたＷのエッチング法は、エッチングガス
にＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力
０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結
合部に２００〜１０００Ｗの高周波（１３．５６ＭＨ
ｚ）電力を印加する。この時、基板が置かれたステージ
には２０Ｗの高周波電力が印加され、自己バイアスで負
電位に帯電することにより、正イオンが加速されて異方
性のエッチングを行うことができる。ＩＣＰエッチング
装置を使用することにより、Ｗなどの硬い金属膜も２〜
５nm／秒のエッチング速度を得ることができる。また、
残渣を残すことなくエッチングするためには、１０〜２
０％程度の割合でエッチング時間を増しオーバーエッチ
ングをすると良い。しかし、この時に下地とのエッチン
グの選択比に注意する必要がある。例えば、Ｗ膜に対す
る酸化窒化シリコン膜（ゲート絶縁膜１０９）の選択比
は２．５〜３であるので、このようなオーバーエッチン
グ処理により、酸化窒化シリコン膜が露出した面は２０
〜５０nm程度エッチングされて実質的に薄くなった。
【００５１】そして、画素ＴＦＴのｎチャネル型ＴＦＴ
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行った。ゲート電
極１１８〜１２２をマスクとして自己整合的にｎ型を付
与する不純物元素をイオンドープ法で添加した。ｎ型を
付与する不純物元素として添加するリン（Ｐ）の濃度は
１×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図２（Ｂ）に示すように島状半導
体層に低濃度ｎ型不純物領域１２４〜１２９を形成す
る。
にＬＤＤ領域を形成するために、ｎ型を付与する不純物
元素添加の工程（ｎ--ドープ工程）を行った。ゲート電
極１１８〜１２２をマスクとして自己整合的にｎ型を付
与する不純物元素をイオンドープ法で添加した。ｎ型を
付与する不純物元素として添加するリン（Ｐ）の濃度は
１×１０16〜５×１０19atoms／cm3の濃度範囲で添加す
る。このようにして、図２（Ｂ）に示すように島状半導
体層に低濃度ｎ型不純物領域１２４〜１２９を形成す
る。
【００５２】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ+ドープ工程）。まず、フ
ォトマスクを用い、レジストのマスク１３０〜１３４を
形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ
型不純物領域１３５〜１４０を形成した。ｎ型を付与す
る不純物元素にはリン（Ｐ）を用い、その濃度が１×１
０20〜１×１０21atoms／cm3の濃度範囲となるようにフ
ォスフィン（ＰＨ3）を用いたイオンドープ法で行った
（図２（Ｃ））。
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行った（ｎ+ドープ工程）。まず、フ
ォトマスクを用い、レジストのマスク１３０〜１３４を
形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ
型不純物領域１３５〜１４０を形成した。ｎ型を付与す
る不純物元素にはリン（Ｐ）を用い、その濃度が１×１
０20〜１×１０21atoms／cm3の濃度範囲となるようにフ
ォスフィン（ＰＨ3）を用いたイオンドープ法で行った
（図２（Ｃ））。
【００５３】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４４、１４５を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体膜１０５、１０７、１
０８は、フォトマスク４（ＰＭ４）を用いてレジストマ
スク１４１〜１４３を形成し全面を被覆しておく。高濃
度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。この領域のボロン
（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となる
ようにする（図２（Ｄ））。この高濃度ｐ型不純物領域
１４４、１４５には、前工程においてリン（Ｐ）が添加
されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａ
には１×１０20〜１×１０21atoms／cm3の濃度で、高濃
度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜
５×１０19atoms／cm3の濃度で含有しているが、この工
程で添加するボロン（Ｂ）の濃度を１．５から３倍とな
るようにすることにより、ｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能する上で何ら問題は
なかった。
状半導体層１０４、１０６にソース領域およびドレイン
領域とする高濃度ｐ型不純物領域１４４、１４５を形成
する。ここでは、ゲート電極１１８、１２０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
高濃度ｐ型不純物領域を形成する。このとき、ｎチャネ
ル型ＴＦＴを形成する島状半導体膜１０５、１０７、１
０８は、フォトマスク４（ＰＭ４）を用いてレジストマ
スク１４１〜１４３を形成し全面を被覆しておく。高濃
度ｐ型不純物領域１４４、１４５はジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法で形成する。この領域のボロン
（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となる
ようにする（図２（Ｄ））。この高濃度ｐ型不純物領域
１４４、１４５には、前工程においてリン（Ｐ）が添加
されていて、高濃度ｐ型不純物領域１４４ａ、１４５ａ
には１×１０20〜１×１０21atoms／cm3の濃度で、高濃
度ｐ型不純物領域１４４ｂ、１４５ｂには１×１０16〜
５×１０19atoms／cm3の濃度で含有しているが、この工
程で添加するボロン（Ｂ）の濃度を１．５から３倍とな
るようにすることにより、ｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能する上で何ら問題は
なかった。
【００５４】その後、図３（Ａ）に示すように、ゲート
電極およびゲート絶縁膜上から保護絶縁膜１４６を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜１４６
は無機絶縁物材料から形成する。保護絶縁膜１４６の膜
厚は１００〜２００ｎｍとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm2で放電させて形成することができ
る。酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒
化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Pa、基板温度３００〜４００
℃とし、高周波（６０MHz）電力密度０．１〜１．０W/c
m2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜を適用して
も良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳ
ｉＨ4、ＮＨ3から作製することが可能である。
電極およびゲート絶縁膜上から保護絶縁膜１４６を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜１４６
は無機絶縁物材料から形成する。保護絶縁膜１４６の膜
厚は１００〜２００ｎｍとする。ここで、酸化シリコン
膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ
酸テトラエチル（Tetraethyl Orthosilicate：ＴＥＯ
Ｓ）とＯ2とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm2で放電させて形成することができ
る。酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒
化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Pa、基板温度３００〜４００
℃とし、高周波（６０MHz）電力密度０．１〜１．０W/c
m2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ
2から作製される酸化窒化水素化シリコン膜を適用して
も良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳ
ｉＨ4、ＮＨ3から作製することが可能である。
【００５５】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板１０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図３（Ｂ））。
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の熱処理を行った。
また、基板１０１に耐熱温度が低いプラスチック基板を
用いる場合にはレーザーアニール法を適用することが好
ましい（図３（Ｂ））。
【００５６】活性化の工程の後、さらに、３〜１００％
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
の水素を含む雰囲気中で、３００〜４５０℃で１〜１２
時間の熱処理を行い、島状半導体膜を水素化する工程を
行った。この工程は熱的に励起された水素により島状半
導体膜にある１０16〜１０18/cm3のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行っても良い。
【００５７】活性化および水素化の工程が終了したら、
前記保護絶縁膜に接してカラーフィルタ１７１を形成す
る。図３（Ｃ）では赤のカラーフィルタしか図示してい
ないが、青のカラーフィルタ、緑のカラーフィルタが適
宜所定の配置及び形状で形成されている。本実施例で
は、カラーフィルタを図６に示した配置とした。また、
微細なパターンであるためカラーフィルタはドライエッ
チングでパターニングすることが好ましく、ここでは３
回のパターニングを行い３色のカラーフィルタを形成し
た。ここでは、後に形成される画素電極と画素ＴＦＴを
接続するためのコンタクトホールを形成する箇所のカラ
ーフィルタは除去した。
前記保護絶縁膜に接してカラーフィルタ１７１を形成す
る。図３（Ｃ）では赤のカラーフィルタしか図示してい
ないが、青のカラーフィルタ、緑のカラーフィルタが適
宜所定の配置及び形状で形成されている。本実施例で
は、カラーフィルタを図６に示した配置とした。また、
微細なパターンであるためカラーフィルタはドライエッ
チングでパターニングすることが好ましく、ここでは３
回のパターニングを行い３色のカラーフィルタを形成し
た。ここでは、後に形成される画素電極と画素ＴＦＴを
接続するためのコンタクトホールを形成する箇所のカラ
ーフィルタは除去した。
【００５８】次いで、カラーフィルタ上に有機絶縁物材
料からなる層間絶縁膜１４７を１．０〜２．０μｍの平
均厚を有して形成する。有機樹脂材料としては、ポリイ
ミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣ
Ｂ（ベンゾシクロブテン）等を使用することができる。
例えば、基板に塗布後、熱重合するタイプのポリイミド
を用いる場合には、クリーンオーブンで３００℃で焼成
して形成する。また、アクリルを用いる場合には、２液
性のものを用い、主材と硬化剤を混合した後、スピナー
を用いて基板全面に塗布した後、ホットプレートで８０
℃で６０秒の予備加熱を行い、さらにクリーンオーブン
で２５０℃で６０分焼成して形成することができる。
料からなる層間絶縁膜１４７を１．０〜２．０μｍの平
均厚を有して形成する。有機樹脂材料としては、ポリイ
ミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣ
Ｂ（ベンゾシクロブテン）等を使用することができる。
例えば、基板に塗布後、熱重合するタイプのポリイミド
を用いる場合には、クリーンオーブンで３００℃で焼成
して形成する。また、アクリルを用いる場合には、２液
性のものを用い、主材と硬化剤を混合した後、スピナー
を用いて基板全面に塗布した後、ホットプレートで８０
℃で６０秒の予備加熱を行い、さらにクリーンオーブン
で２５０℃で６０分焼成して形成することができる。
【００５９】このように、層間絶縁膜を有機絶縁物材料
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減するできる。しかし、吸湿性があり
保護膜としては適さないので、本実施例のように、保護
絶縁膜１４６として形成した酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜などと組み合わせて用いる
必要がある。
で形成することにより、表面を良好に平坦化させること
ができる。また、有機樹脂材料は一般に誘電率が低いの
で、寄生容量を低減するできる。しかし、吸湿性があり
保護膜としては適さないので、本実施例のように、保護
絶縁膜１４６として形成した酸化シリコン膜、酸化窒化
シリコン膜、窒化シリコン膜などと組み合わせて用いる
必要がある。
【００６０】次いで、透明導電膜を全面に形成し、フォ
トマスクを用いたパターニングにより画素電極１５８を
形成する。
トマスクを用いたパターニングにより画素電極１５８を
形成する。
【００６１】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、ドレイン配線１６９の端
面で接触するＡｌとの腐蝕反応を防止できる。同様に、
酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光
の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることがで
きる。
ｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―Ｓ
ｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを
用いて形成して用いることができる。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特
にＩＴＯのエッチングは残渣が発生しやすいので、エッ
チング加工性を改善するために酸化インジウム酸化亜鉛
合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジ
ウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して
熱安定性にも優れているので、ドレイン配線１６９の端
面で接触するＡｌとの腐蝕反応を防止できる。同様に、
酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光
の透過率や導電率を高めるためにガリウム（Ｇａ）を添
加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることがで
きる。
【００６２】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材
料から成る層間絶縁膜をまずエッチングし、その後、続
いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４
６をエッチングする。さらに、島状半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
てゲート絶縁膜をエッチングすることにより、良好にコ
ンタクトホールを形成することができる。なお、本実施
例では、層間絶縁膜を本焼成後にパターニングした例
（図４（Ａ）を示したが、仮焼成後にパターニングを行
い、その後で本焼成を行うことで開口部におけるエッジ
を図４（Ｃ）に示したように滑らかにして配線２５７を
形成する方法を用いてもよい。
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材
料から成る層間絶縁膜をまずエッチングし、その後、続
いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜１４
６をエッチングする。さらに、島状半導体層との選択比
を高めるために、エッチングガスをＣＨＦ3に切り替え
てゲート絶縁膜をエッチングすることにより、良好にコ
ンタクトホールを形成することができる。なお、本実施
例では、層間絶縁膜を本焼成後にパターニングした例
（図４（Ａ）を示したが、仮焼成後にパターニングを行
い、その後で本焼成を行うことで開口部におけるエッジ
を図４（Ｃ）に示したように滑らかにして配線２５７を
形成する方法を用いてもよい。
【００６３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線１４
８〜１５２とドレイン配線１５３〜１５７を形成する。
ここで、ドレイン配線１５７は画素電極１５８と重なる
部分を設け、接続構造を形成している。また、図４
（Ａ）及び（Ｂ）に示したように、本実施例ではドレイ
ン配線１５７を、Ｔｉ膜１５７ａを５０〜１５０nmの厚
さで形成し、島状半導体層のソースまたはドレイン領域
を形成する半導体膜とコンタクトを形成し、そのＴｉ膜
上に重ねてアルミニウム膜（Ａｌ膜）１５７ｂを３００
〜４００nmの厚さで形成して配線とした。
空蒸着法で形成し、フォトマスクによりレジストマスク
パターンを形成し、エッチングによってソース配線１４
８〜１５２とドレイン配線１５３〜１５７を形成する。
ここで、ドレイン配線１５７は画素電極１５８と重なる
部分を設け、接続構造を形成している。また、図４
（Ａ）及び（Ｂ）に示したように、本実施例ではドレイ
ン配線１５７を、Ｔｉ膜１５７ａを５０〜１５０nmの厚
さで形成し、島状半導体層のソースまたはドレイン領域
を形成する半導体膜とコンタクトを形成し、そのＴｉ膜
上に重ねてアルミニウム膜（Ａｌ膜）１５７ｂを３００
〜４００nmの厚さで形成して配線とした。
【００６４】この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
にに存在する水素を島状半導体膜１０４〜１０８に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下
とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良かった（図３
（Ｃ））。
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られた。また、この
ような熱処理により保護絶縁膜１４６や、下地膜１０２
にに存在する水素を島状半導体膜１０４〜１０８に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体膜１０４〜１０８中の欠陥密度を１０16/cm3以下
とすることが望ましく、そのために水素を０．０１〜
０．１atomic％程度付与すれば良かった（図３
（Ｃ））。
【００６５】こうして、同一の基板上に、駆動回路のＴ
ＦＴと画素部の画素ＴＦＴとを有した基板を完成させる
ことができる。駆動回路には第１のｐチャネル型ＴＦＴ
２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチ
ャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
ＦＴと画素部の画素ＴＦＴとを有した基板を完成させる
ことができる。駆動回路には第１のｐチャネル型ＴＦＴ
２００、第１のｎチャネル型ＴＦＴ２０１、第２のｐチ
ャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０
３、画素部には画素ＴＦＴ２０４、保持容量２０５が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
【００６６】駆動回路の第１のｐチャネル型ＴＦＴ２０
０には、島状半導体膜１０４にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の
長さは０．５〜３．０μｍ、好ましくは１．０〜２．０
μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の
長さをこのようにすることにより、ドレイン領域近傍に
発生する高電界を緩和して、ホットキャリアの発生を防
ぎ、ＴＦＴの劣化を防止することができる。駆動回路の
第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体
膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物
領域から成るソース領域２１４ａ、２１４ｂ、ドレイン
領域２１５ａ，２１５ｂを有したシングルドレインの構
造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１０７にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μｍ、好ましくは１．０〜２．０μｍと
した。また、ゲート電極と重ならないＬＤＤ領域をＬof
fとして、このチャネル長方向の長さは０．５〜４．０
μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦ
Ｔ２０４には、島状半導体膜１０８にチャネル形成領域
２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースま
たはドレイン領域２２６〜２２８を有している。ＬＤＤ
領域（Ｌoff）のチャネル長方向の長さは０．５〜４．
０μｍ、好ましくは１．５〜２．５μｍである。さら
に、容量配線１２３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体層２２９とから保持容量２０５が形成さ
れている。図３（Ｃ）では画素ＴＦＴ２０４をダブルゲ
ート構造としたが、シングルゲート構造でも良いし、複
数のゲート電極を設けたマルチゲート構造としても差し
支えない。
０には、島状半導体膜１０４にチャネル形成領域２０
６、高濃度ｐ型不純物領域から成るソース領域２０７
ａ、２０７ｂ、ドレイン領域２０８ａ，２０８ｂを有し
たシングルドレインの構造を有している。第１のｎチャ
ネル型ＴＦＴ２０１には、島状半導体膜１０５にチャネ
ル形成領域２０９、ゲート電極１１９と重なるＬＤＤ領
域２１０、ソース領域２１２、ドレイン領域２１１を有
している。このＬＤＤ領域において、ゲート電極１１９
と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の
長さは０．５〜３．０μｍ、好ましくは１．０〜２．０
μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の
長さをこのようにすることにより、ドレイン領域近傍に
発生する高電界を緩和して、ホットキャリアの発生を防
ぎ、ＴＦＴの劣化を防止することができる。駆動回路の
第２のｐチャネル型ＴＦＴ２０２は同様に、島状半導体
膜１０６にチャネル形成領域２１３、高濃度ｐ型不純物
領域から成るソース領域２１４ａ、２１４ｂ、ドレイン
領域２１５ａ，２１５ｂを有したシングルドレインの構
造を有している。第２のｎチャネル型ＴＦＴ２０３に
は、島状半導体膜１０７にチャネル形成領域２１６、ゲ
ート電極１２１と一部が重なるＬＤＤ領域２１７、２１
８、ソース領域２２０、ドレイン領域２１９が形成され
ている。このＴＦＴのゲート電極と重なるＬovの長さも
０．５〜３．０μｍ、好ましくは１．０〜２．０μｍと
した。また、ゲート電極と重ならないＬＤＤ領域をＬof
fとして、このチャネル長方向の長さは０．５〜４．０
μｍ、好ましくは１．０〜２．０μｍとした。画素ＴＦ
Ｔ２０４には、島状半導体膜１０８にチャネル形成領域
２２１、２２２、ＬＤＤ領域２２３〜２２５、ソースま
たはドレイン領域２２６〜２２８を有している。ＬＤＤ
領域（Ｌoff）のチャネル長方向の長さは０．５〜４．
０μｍ、好ましくは１．５〜２．５μｍである。さら
に、容量配線１２３と、ゲート絶縁膜と同じ材料から成
る絶縁膜と、画素ＴＦＴ２０４のドレイン領域２２８に
接続する半導体層２２９とから保持容量２０５が形成さ
れている。図３（Ｃ）では画素ＴＦＴ２０４をダブルゲ
ート構造としたが、シングルゲート構造でも良いし、複
数のゲート電極を設けたマルチゲート構造としても差し
支えない。
【００６７】以上の様な構成は、画素ＴＦＴおよび駆動
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。
回路が要求する仕様に応じて各回路を構成するＴＦＴの
構造を最適化し、半導体装置の動作性能と信頼性を向上
させることを可能としている。さらにゲート電極を耐熱
性を有する導電性材料で形成することによりＬＤＤ領域
やソース領域およびドレイン領域の活性化を容易として
いる。
【００６８】［実施例２］本実施例では、実施例１とは
異なる画素電極の形成方法の例を図５に示す。なお、本
実施例は画素部における画素電極とドレイン配線の重な
り部分以外は実施例１と同一であるため同一の符号を用
いる。
異なる画素電極の形成方法の例を図５に示す。なお、本
実施例は画素部における画素電極とドレイン配線の重な
り部分以外は実施例１と同一であるため同一の符号を用
いる。
【００６９】図５（Ａ）は、画素部における断面構造図
を示している。本実施例では、層間絶縁膜にコンタクト
ホールを形成した後、Ｔｉ膜３５７ａとＡｌ膜３５７ｂ
とＴｉ膜３５７ｃの積層膜からなるドレイン配線３５７
を形成し、この配線と一部からなるように画素電極３５
８を形成する。
を示している。本実施例では、層間絶縁膜にコンタクト
ホールを形成した後、Ｔｉ膜３５７ａとＡｌ膜３５７ｂ
とＴｉ膜３５７ｃの積層膜からなるドレイン配線３５７
を形成し、この配線と一部からなるように画素電極３５
８を形成する。
【００７０】［実施例３］高精細で高画質の液晶表示装
置を実現するためには、画素ＴＦＴや駆動回路の各回路
を構成するＴＦＴの特性を向上させる必要がある。要求
されるＴＦＴの特性は、しきい値電圧や電界効果移動
度、サブスレショルド定数（Ｓ値）などの他に、オフ状
態で流れる電流（オフ電流）値を低減させることがあ
る。オフ電流値が高い場合には、消費電力が増大するば
かりでなく、駆動回路の動作特性が悪化して画質の低下
をもたらす要因となる。実施例１で作製したｎチャネル
型ＴＦＴにはＬＤＤ領域が形成され、これによってオフ
電流値を問題ない程度にまで低減させることができる。
一方、ｐチャネル型ＴＦＴはシングルドレイン構造なの
で、オフ電流値の増加がしばしば問題となることがあ
る。本実施例では図８を用いてそのような場合に適した
オフセット領域を有するｐチャネル型ＴＦＴの作製方法
を説明する。
置を実現するためには、画素ＴＦＴや駆動回路の各回路
を構成するＴＦＴの特性を向上させる必要がある。要求
されるＴＦＴの特性は、しきい値電圧や電界効果移動
度、サブスレショルド定数（Ｓ値）などの他に、オフ状
態で流れる電流（オフ電流）値を低減させることがあ
る。オフ電流値が高い場合には、消費電力が増大するば
かりでなく、駆動回路の動作特性が悪化して画質の低下
をもたらす要因となる。実施例１で作製したｎチャネル
型ＴＦＴにはＬＤＤ領域が形成され、これによってオフ
電流値を問題ない程度にまで低減させることができる。
一方、ｐチャネル型ＴＦＴはシングルドレイン構造なの
で、オフ電流値の増加がしばしば問題となることがあ
る。本実施例では図８を用いてそのような場合に適した
オフセット領域を有するｐチャネル型ＴＦＴの作製方法
を説明する。
【００７１】まず、実施例１と同様にして図１（Ａ）〜
図２（Ａ）に示す工程を行い、ゲート電極１１８〜１２
２と容量配線１２３までを形成する。そして、ｎチャネ
ル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与
する不純物元素添加の工程（ｎ-ドープ工程）を行う。
ここではゲート電極をマスクとして自己整合的にｎ型を
付与する不純物元素を添加するが、フォトマスクを用い
てｐチャネル型ＴＦＴを形成する島状半導体層１０４、
１０６の全面をレジストマスク１５８、１５９で被覆し
て不純物元素が添加されないようにする。このようにし
て、図８（Ａ）に示すように島状半導体層に低濃度ｎ型
不純物領域１２５〜１２９を形成する。
図２（Ａ）に示す工程を行い、ゲート電極１１８〜１２
２と容量配線１２３までを形成する。そして、ｎチャネ
ル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与
する不純物元素添加の工程（ｎ-ドープ工程）を行う。
ここではゲート電極をマスクとして自己整合的にｎ型を
付与する不純物元素を添加するが、フォトマスクを用い
てｐチャネル型ＴＦＴを形成する島状半導体層１０４、
１０６の全面をレジストマスク１５８、１５９で被覆し
て不純物元素が添加されないようにする。このようにし
て、図８（Ａ）に示すように島状半導体層に低濃度ｎ型
不純物領域１２５〜１２９を形成する。
【００７２】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う。フォトマスクを用い、レジスト
のマスク１３０〜１３４を形成し、ｎ型を付与する不純
物元素を添加して高濃度ｎ型不純物領域１３５〜１４０
を形成する（図８（Ｂ））。
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う。フォトマスクを用い、レジスト
のマスク１３０〜１３４を形成し、ｎ型を付与する不純
物元素を添加して高濃度ｎ型不純物領域１３５〜１４０
を形成する（図８（Ｂ））。
【００７３】その後、実施例１と同様にして保護絶縁層
１４６を形成する。そして、ｐチャネル型ＴＦＴを形成
する島状半導体層１０４、１０６にソース領域およびド
レイン領域とする高濃度ｐ型不純物領域１４４、１４５
を形成する。ｎチャネル型ＴＦＴを形成する島状半導体
膜１０５、１０７、１０８は、フォトマスクを用いてレ
ジストマスク１６０〜１６２を形成し全面を被覆してお
く。この工程はイオンドープ法などで行われるものであ
り、注入される不純物元素は僅かなゆらぎを持つもの
の、島状半導体層の表面に対してほぼ垂直に入射する。
ここで、保護絶縁層１４６はゲート電極の端部において
も被覆性良く形成されるので、その端部に形成された保
護絶縁層がマスクとして機能するので、実質的にその膜
厚分だけゲート電極から離れて高濃度ｐ型不純物領域１
４４、１４５が形成される。即ち、チャネル形成領域と
高濃度ｐ型不純物領域との間にオフセット領域２３０、
２３１がＬoの長さで形成される。具体的にＬoの長さ
は、保護絶縁層１４６の厚さに相当するものであるか
ら、１００〜２００ｎｍの長さで形成される。
１４６を形成する。そして、ｐチャネル型ＴＦＴを形成
する島状半導体層１０４、１０６にソース領域およびド
レイン領域とする高濃度ｐ型不純物領域１４４、１４５
を形成する。ｎチャネル型ＴＦＴを形成する島状半導体
膜１０５、１０７、１０８は、フォトマスクを用いてレ
ジストマスク１６０〜１６２を形成し全面を被覆してお
く。この工程はイオンドープ法などで行われるものであ
り、注入される不純物元素は僅かなゆらぎを持つもの
の、島状半導体層の表面に対してほぼ垂直に入射する。
ここで、保護絶縁層１４６はゲート電極の端部において
も被覆性良く形成されるので、その端部に形成された保
護絶縁層がマスクとして機能するので、実質的にその膜
厚分だけゲート電極から離れて高濃度ｐ型不純物領域１
４４、１４５が形成される。即ち、チャネル形成領域と
高濃度ｐ型不純物領域との間にオフセット領域２３０、
２３１がＬoの長さで形成される。具体的にＬoの長さ
は、保護絶縁層１４６の厚さに相当するものであるか
ら、１００〜２００ｎｍの長さで形成される。
【００７４】このようなオフセット領域は、ＴＦＴの電
気的特性において直列抵抗成分として寄与し、オフ電流
値を１／１０から１／１００程度低減させることができ
る。以降は、実施例１と同様にして図３（Ａ）からの工
程を行うことによりアクティブマトリクス基板を完成さ
せることができる。
気的特性において直列抵抗成分として寄与し、オフ電流
値を１／１０から１／１００程度低減させることができ
る。以降は、実施例１と同様にして図３（Ａ）からの工
程を行うことによりアクティブマトリクス基板を完成さ
せることができる。
【００７５】また、本実施例は実施例２と組み合わせる
ことができる。
ことができる。
【００７６】［実施例４］本実施例では、実施例１〜実
施例３で示したアクティブマトリクス基板のＴＦＴの活
性層を形成する結晶質半導体層の他の作製方法について
示す。本実施例では特開平７−１３０６５２号公報で開
示されている触媒元素を用いる結晶化法を適用すること
もできる。図９を用いて、その場合の例を説明する。
施例３で示したアクティブマトリクス基板のＴＦＴの活
性層を形成する結晶質半導体層の他の作製方法について
示す。本実施例では特開平７−１３０６５２号公報で開
示されている触媒元素を用いる結晶化法を適用すること
もできる。図９を用いて、その場合の例を説明する。
【００７７】図９（Ａ）で示すように、実施例１と同様
にして、ガラス基板１０１上に下地膜１０２ａ、１０２
ｂ、非晶質半導体層１０３ａを２５〜８０nmの厚さで形
成する。例えば、非晶質シリコン膜を５５nmの厚さで形
成する。そして、重量換算で１０ｐｐｍの触媒元素を含
む水溶液をスピンコート法で塗布して触媒元素を含有す
る層１７０を形成する。触媒元素にはニッケル（Ｎ
ｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム
（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃ
ｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであ
る。この触媒元素を含有する層１７０は、スピンコート
法の他にスパッタ法や真空蒸着法によって上記触媒元素
の層を１〜５nmの厚さに形成しても良い。
にして、ガラス基板１０１上に下地膜１０２ａ、１０２
ｂ、非晶質半導体層１０３ａを２５〜８０nmの厚さで形
成する。例えば、非晶質シリコン膜を５５nmの厚さで形
成する。そして、重量換算で１０ｐｐｍの触媒元素を含
む水溶液をスピンコート法で塗布して触媒元素を含有す
る層１７０を形成する。触媒元素にはニッケル（Ｎ
ｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム
（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃ
ｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などであ
る。この触媒元素を含有する層１７０は、スピンコート
法の他にスパッタ法や真空蒸着法によって上記触媒元素
の層を１〜５nmの厚さに形成しても良い。
【００７８】そして、図９（Ｂ）に示す結晶化の工程で
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atom％以下にす
る。そして、ファーネスアニール炉を用い、窒素雰囲気
中で５５０〜６００℃で１〜８時間の熱アニールを行
う。以上の工程により結晶質シリコン膜から成る結晶質
半導体層１０３ｃを得ることができる（図９（Ｃ））。
は、まず４００〜５００℃で１時間程度の熱処理を行
い、非晶質シリコン膜の含有水素量を５atom％以下にす
る。そして、ファーネスアニール炉を用い、窒素雰囲気
中で５５０〜６００℃で１〜８時間の熱アニールを行
う。以上の工程により結晶質シリコン膜から成る結晶質
半導体層１０３ｃを得ることができる（図９（Ｃ））。
【００７９】このうようにして作製された結晶質半導体
層１０３ｃから島状半導体層１０４〜１０８を作製すれ
ば、実施例１と同様にしてアクティブマトリクス基板を
完成させることができる。しかし、結晶化の工程におい
てシリコンの結晶化を助長する触媒元素を使用した場
合、島状半導体膜中には微量（１×１０17〜１×１０19
atoms/cm3程度）の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段がある。
層１０３ｃから島状半導体層１０４〜１０８を作製すれ
ば、実施例１と同様にしてアクティブマトリクス基板を
完成させることができる。しかし、結晶化の工程におい
てシリコンの結晶化を助長する触媒元素を使用した場
合、島状半導体膜中には微量（１×１０17〜１×１０19
atoms/cm3程度）の触媒元素が残留する。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段がある。
【００８０】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図３（Ｂ）で説明した活性化工程で同時
に行うことができる。この様子を図１０で説明する。ゲ
ッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純
物領域の不純物濃度と同程度でよく、活性化工程の熱ア
ニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型
ＴＦＴのチャネル形成領域から触媒元素をその濃度でリ
ン（Ｐ）を含有する不純物領域へ偏析させることができ
る（図１０で示す矢印の方向）。その結果その不純物領
域には１×１０17〜１×１０19atoms/cm3程度の触媒元
素が偏析した。このようにして作製したＴＦＴはオフ電
流値が下がり、結晶性が良いことから高い電界効果移動
度が得られ、良好な特性を達成することができる。
リング処理は、図３（Ｂ）で説明した活性化工程で同時
に行うことができる。この様子を図１０で説明する。ゲ
ッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純
物領域の不純物濃度と同程度でよく、活性化工程の熱ア
ニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型
ＴＦＴのチャネル形成領域から触媒元素をその濃度でリ
ン（Ｐ）を含有する不純物領域へ偏析させることができ
る（図１０で示す矢印の方向）。その結果その不純物領
域には１×１０17〜１×１０19atoms/cm3程度の触媒元
素が偏析した。このようにして作製したＴＦＴはオフ電
流値が下がり、結晶性が良いことから高い電界効果移動
度が得られ、良好な特性を達成することができる。
【００８１】［実施例５］本実施例においては、実施例
１とは異なる構造のアクティブマトリクス基板を図１１
を用いて示す。本発明は、層間絶縁膜としてカラーフィ
ルタを用いた例である。なお、本実施例は実施例１の図
３（Ｂ）までの工程と同一である。
１とは異なる構造のアクティブマトリクス基板を図１１
を用いて示す。本発明は、層間絶縁膜としてカラーフィ
ルタを用いた例である。なお、本実施例は実施例１の図
３（Ｂ）までの工程と同一である。
【００８２】まず、実施例１に従って図３（Ｂ）の状態
を得る。次いで、保護絶縁膜上に接して実施例１と同様
にカラーフィルタ６７１を形成する。本実施例において
は平坦性の高いカラーフィルタを用いた。次いでカラー
フィルタ上に透明導電膜からなる画素電極６５８を形成
した。次いで、カラーフィルタ６７１と、保護絶縁膜
と、ゲート絶縁膜とを選択的に除去してコンタクトホー
ルを形成する。次いで、配線６４８〜６５７を形成し、
画素電極６５８と重なる部分を形成した。以降の工程は
実施例１に従えばよい。
を得る。次いで、保護絶縁膜上に接して実施例１と同様
にカラーフィルタ６７１を形成する。本実施例において
は平坦性の高いカラーフィルタを用いた。次いでカラー
フィルタ上に透明導電膜からなる画素電極６５８を形成
した。次いで、カラーフィルタ６７１と、保護絶縁膜
と、ゲート絶縁膜とを選択的に除去してコンタクトホー
ルを形成する。次いで、配線６４８〜６５７を形成し、
画素電極６５８と重なる部分を形成した。以降の工程は
実施例１に従えばよい。
【００８３】［実施例６］実施例１ではゲート電極の材
料にＷやＴａなどの耐熱性導電性材料を用いる例を示し
た。このような材料を用いる理由は、ゲート電極形成後
に価電子制御を目的として半導体層に添加した不純物元
素を主として、４００〜７００℃の熱アニールによって
活性化させることに起因している。しかしながら、この
ような耐熱性導電性材料は面積抵抗で１０Ω程度あり、
画面サイズが４インチクラスかそれ以上の液晶表示装置
には適していなかった。ゲート電極に接続するゲート配
線を同じ材料で形成すると、基板面上における引回し長
さが必然的に大きくなり、配線抵抗の影響による配線遅
延の問題を無視することができなくなるためであった。
料にＷやＴａなどの耐熱性導電性材料を用いる例を示し
た。このような材料を用いる理由は、ゲート電極形成後
に価電子制御を目的として半導体層に添加した不純物元
素を主として、４００〜７００℃の熱アニールによって
活性化させることに起因している。しかしながら、この
ような耐熱性導電性材料は面積抵抗で１０Ω程度あり、
画面サイズが４インチクラスかそれ以上の液晶表示装置
には適していなかった。ゲート電極に接続するゲート配
線を同じ材料で形成すると、基板面上における引回し長
さが必然的に大きくなり、配線抵抗の影響による配線遅
延の問題を無視することができなくなるためであった。
【００８４】本実施例では、このような液晶表示装置を
実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）な
どの低抵抗導電性材料で形成する方法について図１２を
用いて説明する。
実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）な
どの低抵抗導電性材料で形成する方法について図１２を
用いて説明する。
【００８５】まず、実施例１と同様にして図１（Ａ）〜
図２（Ｄ）に示す工程を行う。そして、価電子制御を目
的としてそれぞれの島状半導体層に添加された不純物元
素を活性化する工程を行う。この工程はファーネスアニ
ール炉を用いる熱アニール法で行う。その他に、レーザ
ーアニール法、またはラピッドサーマルアニール法（Ｒ
ＴＡ法）を適用することができる。熱アニール法では酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
６００℃で行うものであり、本実施例では５２５℃で４
時間の熱処理を行った。
図２（Ｄ）に示す工程を行う。そして、価電子制御を目
的としてそれぞれの島状半導体層に添加された不純物元
素を活性化する工程を行う。この工程はファーネスアニ
ール炉を用いる熱アニール法で行う。その他に、レーザ
ーアニール法、またはラピッドサーマルアニール法（Ｒ
ＴＡ法）を適用することができる。熱アニール法では酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
６００℃で行うものであり、本実施例では５２５℃で４
時間の熱処理を行った。
【００８６】この熱処理において、ゲート電極１１８〜
１２２と容量配線１２３を形成する導電層（Ｂ）１１８
ｂ〜１２３ｂは、表面から５〜８０ｎｍの厚さで導電層
（Ｃ）１１８ｃ〜１２３ｃが形成される。例えば、導電
層（Ｂ）１１８ｂ〜１２３ｂがタングステン（Ｗ）の場
合には窒化タングステン（ＷＮ）が形成され、タンタル
（Ｔａ）の場合には窒化タンタル（ＴａＮ）が形成され
る。また、導電層（Ｃ）１１８ｃ〜１２３ｃは、窒素ま
たはアンモニアなどを用いた窒素を含むプラズマ雰囲気
にゲート電極１１８〜１２３を晒しても同様に形成する
ことができる。さらに、３〜１００％の水素を含む雰囲
気中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。（図１２
（Ａ））
１２２と容量配線１２３を形成する導電層（Ｂ）１１８
ｂ〜１２３ｂは、表面から５〜８０ｎｍの厚さで導電層
（Ｃ）１１８ｃ〜１２３ｃが形成される。例えば、導電
層（Ｂ）１１８ｂ〜１２３ｂがタングステン（Ｗ）の場
合には窒化タングステン（ＷＮ）が形成され、タンタル
（Ｔａ）の場合には窒化タンタル（ＴａＮ）が形成され
る。また、導電層（Ｃ）１１８ｃ〜１２３ｃは、窒素ま
たはアンモニアなどを用いた窒素を含むプラズマ雰囲気
にゲート電極１１８〜１２３を晒しても同様に形成する
ことができる。さらに、３〜１００％の水素を含む雰囲
気中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。（図１２
（Ａ））
【００８７】活性化および水素化の工程が終了したら、
ゲート配線を低抵抗導電性材料で形成する。この低抵抗
導電性層はＡｌやＣｕを主成分とする導電層（Ｄ）で形
成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を
導電層（Ｄ）として全面に形成する（図示せず）。導電
層（Ｄ）１４５は２００〜４００ｎｍ（好ましくは２５
０〜３５０ｎｍ）とすれば良い。そして、フォトマスク
を用いて所定のレジストパターンを形成し、エッチング
処理（リン酸系のエッチング溶液によるウエットエッチ
ング等）して、ゲート配線１６３、１６４と容量配線１
６５を形成する。そして保護絶縁膜１４６を形成する
（図１２（Ｂ））。
ゲート配線を低抵抗導電性材料で形成する。この低抵抗
導電性層はＡｌやＣｕを主成分とする導電層（Ｄ）で形
成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を
導電層（Ｄ）として全面に形成する（図示せず）。導電
層（Ｄ）１４５は２００〜４００ｎｍ（好ましくは２５
０〜３５０ｎｍ）とすれば良い。そして、フォトマスク
を用いて所定のレジストパターンを形成し、エッチング
処理（リン酸系のエッチング溶液によるウエットエッチ
ング等）して、ゲート配線１６３、１６４と容量配線１
６５を形成する。そして保護絶縁膜１４６を形成する
（図１２（Ｂ））。
【００８８】その後、実施例１と同様にしてカラーフィ
ルタ１７３、有機絶縁物材料から成る層間絶縁膜１４
７、画素電極１５８、ソース配線１４８〜１５２、ドレ
イン配線１５３〜１５７を形成してアクティブマトリク
ス基板を完成させることができる。図１３（Ａ）、
（Ｂ）はこの状態の上面図を示し、図１３（Ａ）のＢ−
Ｂ'断面および図１３（Ｂ）のＣ−Ｃ'断面は図１２
（Ｃ）のＢ−Ｂ'及びＣ−Ｃ'に対応している。図１３
（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶縁膜、カラー
フィルタ、層間絶縁膜を省略して示しているが、また、
図１３（Ａ）のＤ−Ｄ'断面およびＢ−Ｂ'断面を図１４
（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線１６３はゲ
ート電極１１８、１１９と、またゲート配線１６４はゲ
ート電極１２２と島状半導体層１０４、１０５、１０８
の外側で重なるように形成され、導電層（Ｃ）と導電層
（Ｄ）が接触して電気的に導通している。このようにゲ
ート配線低抵抗導電性材料で形成することにより、配線
抵抗を十分低減できる。従って、画素部（画面サイズ）
が４インチクラス以上の表示装置に適用することができ
る。
ルタ１７３、有機絶縁物材料から成る層間絶縁膜１４
７、画素電極１５８、ソース配線１４８〜１５２、ドレ
イン配線１５３〜１５７を形成してアクティブマトリク
ス基板を完成させることができる。図１３（Ａ）、
（Ｂ）はこの状態の上面図を示し、図１３（Ａ）のＢ−
Ｂ'断面および図１３（Ｂ）のＣ−Ｃ'断面は図１２
（Ｃ）のＢ−Ｂ'及びＣ−Ｃ'に対応している。図１３
（Ａ）、（Ｂ）ではゲート絶縁膜、保護絶縁膜、カラー
フィルタ、層間絶縁膜を省略して示しているが、また、
図１３（Ａ）のＤ−Ｄ'断面およびＢ−Ｂ'断面を図１４
（Ａ）と（Ｂ）にそれぞれ示す。ゲート配線１６３はゲ
ート電極１１８、１１９と、またゲート配線１６４はゲ
ート電極１２２と島状半導体層１０４、１０５、１０８
の外側で重なるように形成され、導電層（Ｃ）と導電層
（Ｄ）が接触して電気的に導通している。このようにゲ
ート配線低抵抗導電性材料で形成することにより、配線
抵抗を十分低減できる。従って、画素部（画面サイズ）
が４インチクラス以上の表示装置に適用することができ
る。
【００８９】［実施例７］本実施例では実施例１で作製
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。
したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を説明する。
【００９０】まず、図１５（Ａ）に示すように、図３
（Ｃ）の状態のアクティブマトリクス基板に柱状スペー
サから成るスペーサを形成する。このようなスペーサの
材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００
を用い、スピナーで塗布した後、露光と現像処理によっ
て所定のパターンに形成する。さらにクリーンオーブン
などで１５０〜２００℃で加熱して硬化させる。
（Ｃ）の状態のアクティブマトリクス基板に柱状スペー
サから成るスペーサを形成する。このようなスペーサの
材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００
を用い、スピナーで塗布した後、露光と現像処理によっ
て所定のパターンに形成する。さらにクリーンオーブン
などで１５０〜２００℃で加熱して硬化させる。
【００９１】その後、配向膜１８４を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。また、
ラビング処理では静電気の発生がしばしば問題となる
が、駆動回路のＴＦＴ上にもスペーサ１８２を形成して
おくと、スペーサとしての本来の役割と、静電気からＴ
ＦＴを保護する効果を得ることができる。
晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜
を形成した後、ラビング処理を施して液晶分子がある一
定のプレチルト角を持って配向するようにした。また、
ラビング処理では静電気の発生がしばしば問題となる
が、駆動回路のＴＦＴ上にもスペーサ１８２を形成して
おくと、スペーサとしての本来の役割と、静電気からＴ
ＦＴを保護する効果を得ることができる。
【００９２】対向側の対向基板１８５には、透明導電膜
１８７および配向膜１８８を形成する。そして、画素部
と駆動回路が形成されたアクティブマトリクス基板と対
向基板とをシール剤１８９で貼り合わせる。シール剤１
８９にはフィラー１９０が混入されていて、このフィラ
ー１９０とスペーサ１８２、１８３によって均一な間隔
を持って２枚の基板が貼り合わせられる。その後、両基
板の間に液晶材料を注入し、封止剤（図示せず）によっ
て完全に封止する。液晶材料には公知の液晶材料を用い
れば良い。このようにして図１５に示すアクティブマト
リクス型液晶表示装置が完成する。
１８７および配向膜１８８を形成する。そして、画素部
と駆動回路が形成されたアクティブマトリクス基板と対
向基板とをシール剤１８９で貼り合わせる。シール剤１
８９にはフィラー１９０が混入されていて、このフィラ
ー１９０とスペーサ１８２、１８３によって均一な間隔
を持って２枚の基板が貼り合わせられる。その後、両基
板の間に液晶材料を注入し、封止剤（図示せず）によっ
て完全に封止する。液晶材料には公知の液晶材料を用い
れば良い。このようにして図１５に示すアクティブマト
リクス型液晶表示装置が完成する。
【００９３】［実施例８］本実施例は、実施例１と異な
り、ゲート電極の形状がテーパー形状を有しており、こ
のテーパー形状を利用したドーピング方法による作製方
法の一例を示す。
り、ゲート電極の形状がテーパー形状を有しており、こ
のテーパー形状を利用したドーピング方法による作製方
法の一例を示す。
【００９４】本実施例では、島状半導体層、ゲート絶縁
膜の形成を行った後、ゲート電極を形成するために導電
層（Ａ）をＷＮ膜で、導電層（Ｂ）をＷ膜で形成した。
次に、レジストマスクを形成し、導電層（Ａ）と導電層
（Ｂ）とを一括でエッチングしてゲート電極７０１〜７
０５と容量配線７０６を形成する。ゲート電極７０１〜
７０５と容量配線７０６は、導電層（Ａ）と、導電層
（Ｂ）とが一体として形成されている。
膜の形成を行った後、ゲート電極を形成するために導電
層（Ａ）をＷＮ膜で、導電層（Ｂ）をＷ膜で形成した。
次に、レジストマスクを形成し、導電層（Ａ）と導電層
（Ｂ）とを一括でエッチングしてゲート電極７０１〜７
０５と容量配線７０６を形成する。ゲート電極７０１〜
７０５と容量配線７０６は、導電層（Ａ）と、導電層
（Ｂ）とが一体として形成されている。
【００９５】このとき少なくともゲート電極７０１〜７
０５の端部にテーパー部が形成されるようにエッチング
する。このエッチング加工はＩＣＰエッチング装置によ
り行う。その技術の詳細は前述の如くである。具体的な
エッチング条件として、エッチングガスにＣＦ4とＣｌ2
の混合ガスを用いその流量をそれぞれ３０SCCMとして、
放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４m
W/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行っ
た。このようなエッチング条件によって、ゲート電極７
０１〜７０５の端部において、該端部から内側にむかっ
て徐々に厚さが増加するテーパー部が形成され、その角
度は５〜４５°、好ましくは１０〜３０°とする。テー
パー部の角度は、後にＬＤＤ領域を形成する低濃度ｎ型
不純物領域の濃度勾配に大きく影響する。
０５の端部にテーパー部が形成されるようにエッチング
する。このエッチング加工はＩＣＰエッチング装置によ
り行う。その技術の詳細は前述の如くである。具体的な
エッチング条件として、エッチングガスにＣＦ4とＣｌ2
の混合ガスを用いその流量をそれぞれ３０SCCMとして、
放電電力３．２W/cm2(13.56MHz)、バイアス電力２２４m
W/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行っ
た。このようなエッチング条件によって、ゲート電極７
０１〜７０５の端部において、該端部から内側にむかっ
て徐々に厚さが増加するテーパー部が形成され、その角
度は５〜４５°、好ましくは１０〜３０°とする。テー
パー部の角度は、後にＬＤＤ領域を形成する低濃度ｎ型
不純物領域の濃度勾配に大きく影響する。
【００９６】また、残渣を残すことなくエッチングする
ためには、１０〜２０％程度の割合でエッチング時間を
増しするオーバーエッチングを施すものとする。しか
し、この時に下地とのエッチングの選択比に注意する必
要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜
（ゲート絶縁膜）の選択比は２〜４（代表的には３）で
あるので、このようなオーバーエッチング処理により、
酸化窒化シリコン膜が露出した面は２０〜５０nm程度エ
ッチングされて実質的に薄くなり、新たな形状のゲート
絶縁膜が形成された。
ためには、１０〜２０％程度の割合でエッチング時間を
増しするオーバーエッチングを施すものとする。しか
し、この時に下地とのエッチングの選択比に注意する必
要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜
（ゲート絶縁膜）の選択比は２〜４（代表的には３）で
あるので、このようなオーバーエッチング処理により、
酸化窒化シリコン膜が露出した面は２０〜５０nm程度エ
ッチングされて実質的に薄くなり、新たな形状のゲート
絶縁膜が形成された。
【００９７】そして、画素ＴＦＴおよび駆動回路のｎチ
ャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を
付与する不純物元素添加の工程（ｎ-ドープ工程）を行
う。ゲート電極の形成に用いたレジストマスクをそのま
ま残し、端部にテーパー部を有するゲート電極７０１〜
７０５をマスクとして自己整合的にｎ型を付与する不純
物元素をイオンドープ法で添加する。ここでは、ｎ型を
付与する不純物元素をゲート電極の端部におけるテーパ
ー部とゲート絶縁膜とを通して、その下に位置する半導
体層に達するように添加するためにドーズ量を１×１０
13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６
０ｋｅＶとして行う。ここではｎ型を付与する不純物元
素としてリン（Ｐ）を用いた。このようなイオンドープ
法により半導体層のリン（Ｐ）濃度は１×１０16〜１×
１０19atoms／cm3の濃度範囲で添加する。このようにし
て、島状半導体層に低濃度ｎ型不純物領域を形成する。
ャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を
付与する不純物元素添加の工程（ｎ-ドープ工程）を行
う。ゲート電極の形成に用いたレジストマスクをそのま
ま残し、端部にテーパー部を有するゲート電極７０１〜
７０５をマスクとして自己整合的にｎ型を付与する不純
物元素をイオンドープ法で添加する。ここでは、ｎ型を
付与する不純物元素をゲート電極の端部におけるテーパ
ー部とゲート絶縁膜とを通して、その下に位置する半導
体層に達するように添加するためにドーズ量を１×１０
13〜５×１０14atoms／cm2とし、加速電圧を８０〜１６
０ｋｅＶとして行う。ここではｎ型を付与する不純物元
素としてリン（Ｐ）を用いた。このようなイオンドープ
法により半導体層のリン（Ｐ）濃度は１×１０16〜１×
１０19atoms／cm3の濃度範囲で添加する。このようにし
て、島状半導体層に低濃度ｎ型不純物領域を形成する。
【００９８】この工程において、低濃度ｎ型不純物領域
において、少なくともゲート電極７０１〜７０５に重な
った部分に含まれるリン（Ｐ）の濃度勾配は、ゲート電
極７０１〜７０５のテーパー部の膜厚変化を反映する。
即ち、低濃度ｎ型不純物領域へ添加されるリン（Ｐ）の
濃度は、ゲート電極に重なる領域において、ゲート電極
の端部に向かって徐々に濃度が高くなる。これはテーパ
ー部の膜厚の差によって、半導体層に達するリン（Ｐ）
の濃度が変化するためである。
において、少なくともゲート電極７０１〜７０５に重な
った部分に含まれるリン（Ｐ）の濃度勾配は、ゲート電
極７０１〜７０５のテーパー部の膜厚変化を反映する。
即ち、低濃度ｎ型不純物領域へ添加されるリン（Ｐ）の
濃度は、ゲート電極に重なる領域において、ゲート電極
の端部に向かって徐々に濃度が高くなる。これはテーパ
ー部の膜厚の差によって、半導体層に達するリン（Ｐ）
の濃度が変化するためである。
【００９９】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う（ｎ+ドープ工程）。レジストの
マスクを残し、さらにフォトマスクを用い、レジストマ
スクに重ねて新たなレジストマスクを形成する。これ
は、ゲート電極と島状半導体層の一部を覆うように形成
する。そして、イオンドープ法において１０〜３０ｋｅ
Ｖの低加速電圧の条件で添加する。このようにして高濃
度ｎ型不純物領域を形成する。この領域におけるゲート
絶縁膜は、前述のようにゲート電極の加工のおいてオー
バーエッチングが施されたため、当初の膜厚である１２
０nmから薄くなり、７０〜１００nmとなっている。その
ためこのような低加速電圧の条件でも良好にリン（P）
を添加することができる。そして、この領域のリン
（Ｐ）の濃度は１×１０20〜１×１０21atoms／cm3の濃
度範囲となるようにする。
ス領域またはドレイン領域として機能する高濃度ｎ型不
純物領域の形成を行う（ｎ+ドープ工程）。レジストの
マスクを残し、さらにフォトマスクを用い、レジストマ
スクに重ねて新たなレジストマスクを形成する。これ
は、ゲート電極と島状半導体層の一部を覆うように形成
する。そして、イオンドープ法において１０〜３０ｋｅ
Ｖの低加速電圧の条件で添加する。このようにして高濃
度ｎ型不純物領域を形成する。この領域におけるゲート
絶縁膜は、前述のようにゲート電極の加工のおいてオー
バーエッチングが施されたため、当初の膜厚である１２
０nmから薄くなり、７０〜１００nmとなっている。その
ためこのような低加速電圧の条件でも良好にリン（P）
を添加することができる。そして、この領域のリン
（Ｐ）の濃度は１×１０20〜１×１０21atoms／cm3の濃
度範囲となるようにする。
【０１００】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層にソース領域およびドレイン領域とする高濃
度ｐ型不純物領域を形成する。ここでは、ゲート電極を
マスクとしてｐ型を付与する不純物元素を添加し、自己
整合的に高濃度ｐ型不純物領域を形成する。このとき、
ｎチャネル型ＴＦＴを形成する島状半導体層は、フォト
マスクを用いてレジストマスクを形成し全面を被覆して
おく。ここで形成される不純物領域はジボラン（Ｂ
2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲ
ート電極と重ならない高濃度ｐ型不純物領域のボロン
（Ｂ）濃度は、３×１０20〜３×１０21atoms／cm3とな
るようにする。また、ゲート電極と重なる不純物領域
は、ゲート絶縁膜とゲート電極のテーパー部を介して不
純物元素が添加されるので、実質的に低濃度ｐ型不純物
領域として形成され、少なくとも１．５×１０19atoms
／cm3以上の濃度とする。この高濃度ｐ型不純物領域お
よび低濃度ｐ型不純物領域には、前工程においてリン
（Ｐ）が添加されていて、高濃度ｐ型不純物領域には１
×１０20〜１×１０21atoms／cm3の濃度で、低濃度ｐ型
不純物領域には１×１０16〜１×１０19atoms／cm3の濃
度で含有しているが、この工程で添加するボロン（Ｂ）
の濃度をリン（Ｐ）濃度の１．５から３倍となるように
することにより、ｐチャネル型ＴＦＴのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
かった。
状半導体層にソース領域およびドレイン領域とする高濃
度ｐ型不純物領域を形成する。ここでは、ゲート電極を
マスクとしてｐ型を付与する不純物元素を添加し、自己
整合的に高濃度ｐ型不純物領域を形成する。このとき、
ｎチャネル型ＴＦＴを形成する島状半導体層は、フォト
マスクを用いてレジストマスクを形成し全面を被覆して
おく。ここで形成される不純物領域はジボラン（Ｂ
2Ｈ6）を用いたイオンドープ法で形成する。そして、ゲ
ート電極と重ならない高濃度ｐ型不純物領域のボロン
（Ｂ）濃度は、３×１０20〜３×１０21atoms／cm3とな
るようにする。また、ゲート電極と重なる不純物領域
は、ゲート絶縁膜とゲート電極のテーパー部を介して不
純物元素が添加されるので、実質的に低濃度ｐ型不純物
領域として形成され、少なくとも１．５×１０19atoms
／cm3以上の濃度とする。この高濃度ｐ型不純物領域お
よび低濃度ｐ型不純物領域には、前工程においてリン
（Ｐ）が添加されていて、高濃度ｐ型不純物領域には１
×１０20〜１×１０21atoms／cm3の濃度で、低濃度ｐ型
不純物領域には１×１０16〜１×１０19atoms／cm3の濃
度で含有しているが、この工程で添加するボロン（Ｂ）
の濃度をリン（Ｐ）濃度の１．５から３倍となるように
することにより、ｐチャネル型ＴＦＴのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
かった。
【０１０１】その後、実施例１の図３（Ａ）以降の工程
に従って、活性化、保護絶縁膜、カラーフィルタ、第１
層間絶縁膜の形成を行えばよい。
に従って、活性化、保護絶縁膜、カラーフィルタ、第１
層間絶縁膜の形成を行えばよい。
【０１０２】以降の工程は、実施例１及び実施例７に従
えば図１６に示した液晶表示装置が完成する。
えば図１６に示した液晶表示装置が完成する。
【０１０３】［実施例９］本実施例では、実施例１とは
異なるゲート電極を用いた例を示す。
異なるゲート電極を用いた例を示す。
【０１０４】本実施例で示すＴＦＴのゲート電極は実施
例１で示したように２層構造を有している。しかし、そ
の第１層目と第２層目とはいずれもＴａ、Ｗ、Ｔｉ、Ｍ
ｏから選ばれた元素、または前記元素を主成分とする合
金材料若しくは化合物材料で形成する点が異なる。その
場合における最も好ましい組み合わせは、第１層目をＴ
ａまたは窒化タンタル（ＴａＮ）、若しくは窒化タンタ
ル（ＴａＮ）とＴａの積層構造で形成し、第２層目をＷ
で形成することである。
例１で示したように２層構造を有している。しかし、そ
の第１層目と第２層目とはいずれもＴａ、Ｗ、Ｔｉ、Ｍ
ｏから選ばれた元素、または前記元素を主成分とする合
金材料若しくは化合物材料で形成する点が異なる。その
場合における最も好ましい組み合わせは、第１層目をＴ
ａまたは窒化タンタル（ＴａＮ）、若しくは窒化タンタ
ル（ＴａＮ）とＴａの積層構造で形成し、第２層目をＷ
で形成することである。
【０１０５】まず、実施例１と同様にして島状半導体層
を形成した後、厚さ４０〜１５０ｎｍのゲート絶縁膜を
プラズマＣＶＤ法またはスパッタ法により、シリコンを
含む絶縁膜で形成する。
を形成した後、厚さ４０〜１５０ｎｍのゲート絶縁膜を
プラズマＣＶＤ法またはスパッタ法により、シリコンを
含む絶縁膜で形成する。
【０１０６】そして、ゲート絶縁膜上にゲート電極を形
成するための第１の導電膜と第２の導電膜とを形成す
る。本実施例では、第１の導電膜をＴａで５０〜１００
ｎｍの厚さに形成し、第２の導電膜をＷで１００〜３０
０ｎｍの厚さに形成する。
成するための第１の導電膜と第２の導電膜とを形成す
る。本実施例では、第１の導電膜をＴａで５０〜１００
ｎｍの厚さに形成し、第２の導電膜をＷで１００〜３０
０ｎｍの厚さに形成する。
【０１０７】Ｔａ膜はスパッタ法で形成し、Ｔａのター
ゲットをＡｒでスパッタする。この場合、Ａｒに適量の
ＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のＴａ膜の
抵抗率は２０μΩcm程度でありゲート電極に使用するこ
とができるが、β相のＴａ膜の抵抗率は１８０μΩcm程
度でありゲート電極とするには不向きである。α相のＴ
ａ膜を形成するために、Ｔａのα相に近い結晶構造をも
つ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下
地に形成しておくとα相のＴａ膜を容易に得ることがで
きる。
ゲットをＡｒでスパッタする。この場合、Ａｒに適量の
ＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜
の剥離を防止することができる。また、α相のＴａ膜の
抵抗率は２０μΩcm程度でありゲート電極に使用するこ
とができるが、β相のＴａ膜の抵抗率は１８０μΩcm程
度でありゲート電極とするには不向きである。α相のＴ
ａ膜を形成するために、Ｔａのα相に近い結晶構造をも
つ窒化タンタルを１０〜５０ｎｍ程度の厚さでＴａの下
地に形成しておくとα相のＴａ膜を容易に得ることがで
きる。
【０１０８】Ｗ膜はＷをターゲットとしたスパッタ法で
形成する。その他に６フッ化タングステン（ＷＦ6）を
用いる熱ＣＶＤ法で形成することもできる。スパッタ法
による場合、純度９９．９９９９％のＷターゲットを用
い、さらに成膜時に気相中からの不純物の混入がないよ
うに十分配慮してＷ膜を形成することにより、抵抗率９
〜２０μΩｃｍを実現することができる。
形成する。その他に６フッ化タングステン（ＷＦ6）を
用いる熱ＣＶＤ法で形成することもできる。スパッタ法
による場合、純度９９．９９９９％のＷターゲットを用
い、さらに成膜時に気相中からの不純物の混入がないよ
うに十分配慮してＷ膜を形成することにより、抵抗率９
〜２０μΩｃｍを実現することができる。
【０１０９】次に、レジストによるマスクを形成し、ゲ
ート電極を形成するための第１のエッチング処理を行
う。本実施例ではＩＣＰ（Inductively Coupled Plasm
a：誘導結合型プラズマ）エッチング法を用い、エッチ
ング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイ
ル型の電極に５００WのＲＦ（13.56MHz）電力を投入し
てプラズマを生成して行う。基板側（試料ステージ）に
も１００WのＲＦ（13.56MHz）電力を投入し、実質的に
負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合
した場合にはＷ膜及びＴａ膜とも同程度にエッチングさ
れる。
ート電極を形成するための第１のエッチング処理を行
う。本実施例ではＩＣＰ（Inductively Coupled Plasm
a：誘導結合型プラズマ）エッチング法を用い、エッチ
ング用ガスにＣＦ4とＣｌ2を混合し、１Paの圧力でコイ
ル型の電極に５００WのＲＦ（13.56MHz）電力を投入し
てプラズマを生成して行う。基板側（試料ステージ）に
も１００WのＲＦ（13.56MHz）電力を投入し、実質的に
負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合
した場合にはＷ膜及びＴａ膜とも同程度にエッチングさ
れる。
【０１１０】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０nm程度エッチ
ングされることになる。こうして、第１のエッチング処
理により第１の導電層と第２の導電層から成る第１のテ
ーパー形状の導電層（第１の導電層と第２の導電層）が
形成される。
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０nm程度エッチ
ングされることになる。こうして、第１のエッチング処
理により第１の導電層と第２の導電層から成る第１のテ
ーパー形状の導電層（第１の導電層と第２の導電層）が
形成される。
【０１１１】そして、第１のドーピング処理を行いｎ型
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。イ
オントドープ法では、ドーズ量を１×１０13〜５×１０
14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとし
て行う。ｎ型を付与する不純物元素として１５族に属す
る元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いた。この場合、導電
層がｎ型を付与する不純物元素に対するマスクとなり、
自己整合的に第１の不純物領域が形成される。第１の不
純物領域には１×１０20〜１×１０21atomic/cm3の濃度
範囲でｎ型を付与する不純物元素が添加される。
を付与する不純物元素を添加する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。イ
オントドープ法では、ドーズ量を１×１０13〜５×１０
14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとし
て行う。ｎ型を付与する不純物元素として１５族に属す
る元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用
いるが、ここではリン（Ｐ）を用いた。この場合、導電
層がｎ型を付与する不純物元素に対するマスクとなり、
自己整合的に第１の不純物領域が形成される。第１の不
純物領域には１×１０20〜１×１０21atomic/cm3の濃度
範囲でｎ型を付与する不純物元素が添加される。
【０１１２】次に、第２のエッチング処理を行う。同様
にＩＣＰエッチング法を用い、エッチングガスにＣＦ4
とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極
に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを
生成して行う。基板側（試料ステージ）には２０WのＲ
Ｆ（13.56MHz）電力を投入し、第１のエッチング処理に
比べ低い自己バイアス電圧を印加する。このような条件
によりＷ膜を選択的に異方性エッチングし、第２の導電
層を第１の矩形状の導電層とする。このとき第１のテー
パー形状の導電層はそのまま残る。
にＩＣＰエッチング法を用い、エッチングガスにＣＦ4
とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極
に５００ＷのＲＦ電力(13.56MHz)を供給し、プラズマを
生成して行う。基板側（試料ステージ）には２０WのＲ
Ｆ（13.56MHz）電力を投入し、第１のエッチング処理に
比べ低い自己バイアス電圧を印加する。このような条件
によりＷ膜を選択的に異方性エッチングし、第２の導電
層を第１の矩形状の導電層とする。このとき第１のテー
パー形状の導電層はそのまま残る。
【０１１３】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスにＯ2を添加するとＣ
Ｆ4とＯ2が反応してＣＯとＦになり、Ｆラジカルまたは
Ｆイオンが多量に発生する。その結果、フッ化物の蒸気
圧が高いＷ膜のエッチング速度が増大する。一方、Ｔａ
はＦが増大しても相対的にエッチング速度の増加は少な
い。また、ＴａはＷに比較して酸化されやすいので、Ｏ
2を添加することでＴａの表面が酸化される。Ｔａの酸
化物はフッ素や塩素と反応しないためさらにＴａ膜のエ
ッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエ
ッチング速度には大きな差が生じ、Ｗ膜の選択的なエッ
チングが可能となる。
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスにＯ2を添加するとＣ
Ｆ4とＯ2が反応してＣＯとＦになり、Ｆラジカルまたは
Ｆイオンが多量に発生する。その結果、フッ化物の蒸気
圧が高いＷ膜のエッチング速度が増大する。一方、Ｔａ
はＦが増大しても相対的にエッチング速度の増加は少な
い。また、ＴａはＷに比較して酸化されやすいので、Ｏ
2を添加することでＴａの表面が酸化される。Ｔａの酸
化物はフッ素や塩素と反応しないためさらにＴａ膜のエ
ッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエ
ッチング速度には大きな差が生じ、Ｗ膜の選択的なエッ
チングが可能となる。
【０１１４】その後、第３のエッチング処理を行う。こ
の条件は第１のエッチング処理と同じ条件で行い、端部
に１５〜４５°の角度でテーパー部を有する第３の形状
の導電層が形成される。導電層上のレジストによるマス
クは、このエッチング時に同時に侵蝕され、第３のエッ
チング処理により第１の導電層と第２の導電層から成る
第２のテーパー形状の導電層（第１の導電層と第２の導
電層）が形成される。
の条件は第１のエッチング処理と同じ条件で行い、端部
に１５〜４５°の角度でテーパー部を有する第３の形状
の導電層が形成される。導電層上のレジストによるマス
クは、このエッチング時に同時に侵蝕され、第３のエッ
チング処理により第１の導電層と第２の導電層から成る
第２のテーパー形状の導電層（第１の導電層と第２の導
電層）が形成される。
【０１１５】この状態から、第４のエッチング処理を行
う。この条件は第２のエッチング処理と同じ条件でエッ
チングを行い、Ｗ膜を選択的に異方性エッチングして第
２の導電層を第２の矩形状の導電層とする。このとき第
２のテーパー形状の導電層はそのまま残る。
う。この条件は第２のエッチング処理と同じ条件でエッ
チングを行い、Ｗ膜を選択的に異方性エッチングして第
２の導電層を第２の矩形状の導電層とする。このとき第
２のテーパー形状の導電層はそのまま残る。
【０１１６】そして、第１のドーピング処理よりもドー
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０13/cm2のドーズ量で行い、島状半
導体層に形成された第１の不純物領域の内側の領域に新
な不純物領域を形成する。ドーピングは、第２の矩形状
の導電層を不純物元素に対するマスクとして用い、第２
のテーパー形状の導電層の下側の領域にも不純物元素が
添加されるようなドーピング条件を用いる。従って、第
２のテーパー形状の導電層と重なる第３の不純物領域
と、第１の不純物領域と第３の不純物領域との間の第２
の不純物領域とが形成される。ｎ型を付与する不純物元
素は、第２の不純物領域で１×１０17〜１×１０19atom
s/cm3の濃度となるようにし、第３の不純物領域で１×
１０16〜１×１０18atoms/cm3の濃度となるようにす
る。
ズ量を下げ高加速電圧の条件でｎ型を付与する不純物元
素をドーピングする。例えば、加速電圧を７０〜１２０
ｋｅＶとし、１×１０13/cm2のドーズ量で行い、島状半
導体層に形成された第１の不純物領域の内側の領域に新
な不純物領域を形成する。ドーピングは、第２の矩形状
の導電層を不純物元素に対するマスクとして用い、第２
のテーパー形状の導電層の下側の領域にも不純物元素が
添加されるようなドーピング条件を用いる。従って、第
２のテーパー形状の導電層と重なる第３の不純物領域
と、第１の不純物領域と第３の不純物領域との間の第２
の不純物領域とが形成される。ｎ型を付与する不純物元
素は、第２の不純物領域で１×１０17〜１×１０19atom
s/cm3の濃度となるようにし、第３の不純物領域で１×
１０16〜１×１０18atoms/cm3の濃度となるようにす
る。
【０１１７】そして、ｐチャネル型ＴＦＴを形成する島
状半導体層に一導電型とは逆の導電型の第４の不純物領
域を形成する。第２の矩形状の導電層を不純物元素に対
するマスクとして用い、自己整合的に不純物領域を形成
する。このとき、ｎチャネル型ＴＦＴを形成する島状半
導体層は、レジストのマスクで全面を被覆しておく。不
純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法
で形成する。その領域の不純物濃度は２×１０20〜２×
１０21atoms/cm3となるようにする。
状半導体層に一導電型とは逆の導電型の第４の不純物領
域を形成する。第２の矩形状の導電層を不純物元素に対
するマスクとして用い、自己整合的に不純物領域を形成
する。このとき、ｎチャネル型ＴＦＴを形成する島状半
導体層は、レジストのマスクで全面を被覆しておく。不
純物領域はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法
で形成する。その領域の不純物濃度は２×１０20〜２×
１０21atoms/cm3となるようにする。
【０１１８】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。また、第２の矩形状の導電
層とする。このとき第２のテーパー形状の導電層が一体
となってゲート電極８０１〜８０５として機能する。ま
た、同様に容量電極８０６が形成される。
に不純物領域が形成される。また、第２の矩形状の導電
層とする。このとき第２のテーパー形状の導電層が一体
となってゲート電極８０１〜８０５として機能する。ま
た、同様に容量電極８０６が形成される。
【０１１９】その後、実施例１の図３（Ａ）以降の工程
に従って、活性化、保護絶縁膜、カラーフィルタ、第１
層間絶縁膜の形成を行えばよい。
に従って、活性化、保護絶縁膜、カラーフィルタ、第１
層間絶縁膜の形成を行えばよい。
【０１２０】以降の工程は、実施例１及び実施例７に従
えば図１７に示した液晶表示装置が完成する。
えば図１７に示した液晶表示装置が完成する。
【０１２１】［実施例１０］実施例７〜９を用いて得ら
れたアクティブマトリクス型液晶表示装置の構成を図１
８の斜視図を用いて説明する。図１８においてアクティ
ブマトリクス基板は、ガラス基板１０１上に形成され
た、画素部９０４と、走査信号駆動回路９０５と、画像
信号駆動回路９０６とその他の信号処理回路９０７とで
構成される。画素部９０４には画素ＴＦＴ２０４と保持
容量２０５が設けられ、画素部の周辺に設けられる駆動
回路はＣＭＯＳ回路を基本として構成されている。走査
信号駆動回路９０５と、画像信号駆動回路９０６はそれ
ぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ
２０４に接続している。また、フレキシブルプリント配
線板（Flexible Printed Circuit：ＦＰＣ）９０８が外
部入力端子９０２に接続していて画像信号などを入力す
るのに用いる。そして接続配線９０３でそれぞれの駆動
回路に接続している。また、対向基板９０９には図示し
ていないが、遮光膜や透明電極が設けられている。
れたアクティブマトリクス型液晶表示装置の構成を図１
８の斜視図を用いて説明する。図１８においてアクティ
ブマトリクス基板は、ガラス基板１０１上に形成され
た、画素部９０４と、走査信号駆動回路９０５と、画像
信号駆動回路９０６とその他の信号処理回路９０７とで
構成される。画素部９０４には画素ＴＦＴ２０４と保持
容量２０５が設けられ、画素部の周辺に設けられる駆動
回路はＣＭＯＳ回路を基本として構成されている。走査
信号駆動回路９０５と、画像信号駆動回路９０６はそれ
ぞれゲート配線１２２とソース配線１５２で画素ＴＦＴ
２０４に接続している。また、フレキシブルプリント配
線板（Flexible Printed Circuit：ＦＰＣ）９０８が外
部入力端子９０２に接続していて画像信号などを入力す
るのに用いる。そして接続配線９０３でそれぞれの駆動
回路に接続している。また、対向基板９０９には図示し
ていないが、遮光膜や透明電極が設けられている。
【０１２２】［実施例１１］本実施例では実施例１に示
したアクティブマトリクス基板の作製工程を応用して作
製したＥＬ表示装置の例を図１９示す。
したアクティブマトリクス基板の作製工程を応用して作
製したＥＬ表示装置の例を図１９示す。
【０１２３】図１９において、基板１００１上に設けら
れたスイッチング用ＴＦＴ１１０２はｎチャネル型ＴＦ
Ｔを用いて形成される。作製プロセスは実施例１を参照
すればよい。なお、本実施例ではダブルゲート構造とし
ているが、シングルゲート構造でも構わないし、トリプ
ルゲート構造やそれ以上のゲート本数を持つマルチゲー
ト構造でも構わない。また、本願発明のｐチャネル型Ｔ
ＦＴを用いて形成しても構わない。
れたスイッチング用ＴＦＴ１１０２はｎチャネル型ＴＦ
Ｔを用いて形成される。作製プロセスは実施例１を参照
すればよい。なお、本実施例ではダブルゲート構造とし
ているが、シングルゲート構造でも構わないし、トリプ
ルゲート構造やそれ以上のゲート本数を持つマルチゲー
ト構造でも構わない。また、本願発明のｐチャネル型Ｔ
ＦＴを用いて形成しても構わない。
【０１２４】また、電流制御用ＴＦＴ１１０１はｐチャ
ネル型ＴＦＴを用いて作製される（実施例１を参照）。
このとき、スイッチング用ＴＦＴ１１０２のドレイン配
線１００８は配線１００６によって電流制御用ＴＦＴの
ゲート電極に電気的に接続されている。また、１００４
で示される配線は、スイッチング用ＴＦＴ１１０２のゲ
ート電極を電気的に接続するゲート配線である。
ネル型ＴＦＴを用いて作製される（実施例１を参照）。
このとき、スイッチング用ＴＦＴ１１０２のドレイン配
線１００８は配線１００６によって電流制御用ＴＦＴの
ゲート電極に電気的に接続されている。また、１００４
で示される配線は、スイッチング用ＴＦＴ１１０２のゲ
ート電極を電気的に接続するゲート配線である。
【０１２５】また、本実施例では電流制御用ＴＦＴ１１
０１をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
０１をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１２６】スイッチング用ＴＦＴ１１０２及び電流制
御用ＴＦＴ１１０１の上には第１パッシベーション膜１
００２が設けられ、その上にカラーフィルタ１００３が
形成され、その上に樹脂絶縁膜でなる平坦化膜１００９
が形成される。平坦化膜１００９を用いてＴＦＴによる
段差を平坦化することは非常に重要である。後に形成さ
れるＥＬ層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、ＥＬ層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
御用ＴＦＴ１１０１の上には第１パッシベーション膜１
００２が設けられ、その上にカラーフィルタ１００３が
形成され、その上に樹脂絶縁膜でなる平坦化膜１００９
が形成される。平坦化膜１００９を用いてＴＦＴによる
段差を平坦化することは非常に重要である。後に形成さ
れるＥＬ層は非常に薄いため、段差が存在することによ
って発光不良を起こす場合がある。従って、ＥＬ層をで
きるだけ平坦面に形成しうるように画素電極を形成する
前に平坦化しておくことが望ましい。
【０１２７】また、１０１０は透光性の高い導電膜でな
る画素電極（ＥＬ素子の陽極）であり、電流制御用ＴＦ
Ｔ１１０１のドレインに電気的に接続される。画素電極
１０１０としては透明導電膜を用いることが好ましい。
勿論、他の導電膜との積層構造としても良い。
る画素電極（ＥＬ素子の陽極）であり、電流制御用ＴＦ
Ｔ１１０１のドレインに電気的に接続される。画素電極
１０１０としては透明導電膜を用いることが好ましい。
勿論、他の導電膜との積層構造としても良い。
【０１２８】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク１０１３a、１０１３bにより形成された溝
（画素に相当する）の中に発光層１０１１が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。
れたバンク１０１３a、１０１３bにより形成された溝
（画素に相当する）の中に発光層１０１１が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。
【０１２９】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。
【０１３０】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１３１】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。
【０１３２】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
【０１３３】ただし、発光層として白色発光の材料を用
いる場合、前記ＥＬ素子から発した光は前記基板を透過
して放射され、その際、基板側に設けられたカラーフィ
ルタ１００３によってカラー化される。また、有色発光
の材料を用いる場合、カラーフィルタ１００３は色純度
を高めるフィルタとしての役割を果たす。なお、ＴＦＴ
素子の上にカラーフィルタ１００３を設けることによっ
てＴＦＴを光の劣化から保護している。
いる場合、前記ＥＬ素子から発した光は前記基板を透過
して放射され、その際、基板側に設けられたカラーフィ
ルタ１００３によってカラー化される。また、有色発光
の材料を用いる場合、カラーフィルタ１００３は色純度
を高めるフィルタとしての役割を果たす。なお、ＴＦＴ
素子の上にカラーフィルタ１００３を設けることによっ
てＴＦＴを光の劣化から保護している。
【０１３４】また、１０１２は反射性の高い導電膜でな
る陰極が発光層上に接して形成される。この陰極として
はアルミニウム合金膜、銅合金膜または銀合金膜など低
抵抗な導電膜またはそれらの積層膜を用いることが好ま
しい。
る陰極が発光層上に接して形成される。この陰極として
はアルミニウム合金膜、銅合金膜または銀合金膜など低
抵抗な導電膜またはそれらの積層膜を用いることが好ま
しい。
【０１３５】陰極１０１２まで形成された時点でＥＬ素
子１１０３が完成する。なお、ここでいうＥＬ素子１１
０３は、画素電極（陽極）１０１０、発光層１０１１、
陰極１０１２で形成されたコンデンサを指す。
子１１０３が完成する。なお、ここでいうＥＬ素子１１
０３は、画素電極（陽極）１０１０、発光層１０１１、
陰極１０１２で形成されたコンデンサを指す。
【０１３６】ところで、本実施例では、陰極１０１２の
上にさらに第２パッシベーション膜１０１４を設けてい
る。第２パッシベーション膜１０１４としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。
上にさらに第２パッシベーション膜１０１４を設けてい
る。第２パッシベーション膜１０１４としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。
【０１３７】以上のように本願発明のＥＬ表示パネルは
図１９のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
図１９のような構造の画素からなる画素部を有し、オフ
電流値の十分に低いスイッチング用ＴＦＴと、ホットキ
ャリア注入に強い電流制御用ＴＦＴとを有する。従っ
て、高い信頼性を有し、且つ、良好な画像表示が可能な
ＥＬ表示パネルが得られる。
【０１３８】なお、本実施例の構成は、実施例１〜６の
構成と自由に組み合わせて実施することが可能である。
構成と自由に組み合わせて実施することが可能である。
【０１３９】［実施例１２］本実施例では、実施例１１
に示したＴＦＴ構造において、実施例８に示したＴＦＴ
構造とした例について説明する。説明には図２０を用い
る。なお、図２０の構造と異なる点はＴＦＴ構造だけで
あるので、その他の説明は省略することとする。
に示したＴＦＴ構造において、実施例８に示したＴＦＴ
構造とした例について説明する。説明には図２０を用い
る。なお、図２０の構造と異なる点はＴＦＴ構造だけで
あるので、その他の説明は省略することとする。
【０１４０】図２０において、スイッチング用ＴＦＴ１
３０２のゲート電極１２０２及び、電流制御用ＴＦＴ１
３０１のゲート電極１２０１はテーパー形状を有してい
る。このＴＦＴの作製方法は実施例８を参照すればよ
い。
３０２のゲート電極１２０２及び、電流制御用ＴＦＴ１
３０１のゲート電極１２０１はテーパー形状を有してい
る。このＴＦＴの作製方法は実施例８を参照すればよ
い。
【０１４１】実施例１１と同様に、発光層として白色発
光の材料を用いる場合、前記ＥＬ素子から発した光は前
記基板を透過して放射され、その際、基板側に設けられ
たカラーフィルタ１２０３によってカラー化される。ま
た、有色発光の材料を用いる場合、カラーフィルタ１２
０３は色純度を高めるフィルタとしての役割を果たす。
なお、ＴＦＴ素子の上にカラーフィルタ１２０３を設け
ることによってＴＦＴを光の劣化から保護している。
光の材料を用いる場合、前記ＥＬ素子から発した光は前
記基板を透過して放射され、その際、基板側に設けられ
たカラーフィルタ１２０３によってカラー化される。ま
た、有色発光の材料を用いる場合、カラーフィルタ１２
０３は色純度を高めるフィルタとしての役割を果たす。
なお、ＴＦＴ素子の上にカラーフィルタ１２０３を設け
ることによってＴＦＴを光の劣化から保護している。
【０１４２】なお、本実施例の構成は、実施例１〜６の
構成と自由に組み合わせて実施することが可能である。
構成と自由に組み合わせて実施することが可能である。
【０１４３】［実施例１３］本実施例では、実施例１１
に示したＴＦＴ構造において、実施例９に示したＴＦＴ
構造とした例について説明する。説明には図２１を用い
る。なお、図２１の構造と異なる点はＴＦＴ構造だけで
あるので、その他の説明は省略することとする。
に示したＴＦＴ構造において、実施例９に示したＴＦＴ
構造とした例について説明する。説明には図２１を用い
る。なお、図２１の構造と異なる点はＴＦＴ構造だけで
あるので、その他の説明は省略することとする。
【０１４４】図２１において、スイッチング用ＴＦＴ１
５０２のゲート電極１４０２及び、電流制御用ＴＦＴ１
５０１のゲート電極１４０１はテーパー形状を有してい
る。このＴＦＴの作製方法は実施例８を参照すればよ
い。
５０２のゲート電極１４０２及び、電流制御用ＴＦＴ１
５０１のゲート電極１４０１はテーパー形状を有してい
る。このＴＦＴの作製方法は実施例８を参照すればよ
い。
【０１４５】実施例１１と同様に、発光層として白色発
光の材料を用いる場合、前記ＥＬ素子から発した光は前
記基板を透過して放射され、その際、基板側に設けられ
たカラーフィルタ１４０３によってカラー化される。ま
た、有色発光の材料を用いる場合、カラーフィルタ１４
０３は色純度を高めるフィルタとしての役割を果たす。
なお、ＴＦＴ素子の上にカラーフィルタ１４０３を設け
ることによってＴＦＴを光の劣化から保護している。
光の材料を用いる場合、前記ＥＬ素子から発した光は前
記基板を透過して放射され、その際、基板側に設けられ
たカラーフィルタ１４０３によってカラー化される。ま
た、有色発光の材料を用いる場合、カラーフィルタ１４
０３は色純度を高めるフィルタとしての役割を果たす。
なお、ＴＦＴ素子の上にカラーフィルタ１４０３を設け
ることによってＴＦＴを光の劣化から保護している。
【０１４６】なお、本実施例の構成は、実施例１〜６の
構成と自由に組み合わせて実施することが可能である。
構成と自由に組み合わせて実施することが可能である。
【０１４７】［実施例１４］本実施例では、実施例１１
〜１３を用いて作製されたＥＬ（エレクトロルミネッセ
ンス）表示装置の上面図及び断面図について説明する。
〜１３を用いて作製されたＥＬ（エレクトロルミネッセ
ンス）表示装置の上面図及び断面図について説明する。
【０１４８】図２２（Ａ）は本願発明を用いたＥＬ表示
装置の上面図である。図２２（Ａ）において、４０１０
は基板、４０１１は画素部、４０１２はソース側駆動回
路、４０１３はゲート側駆動回路であり、それぞれの駆
動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７
に至り、外部機器へと接続される。
装置の上面図である。図２２（Ａ）において、４０１０
は基板、４０１１は画素部、４０１２はソース側駆動回
路、４０１３はゲート側駆動回路であり、それぞれの駆
動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７
に至り、外部機器へと接続される。
【０１４９】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。
【０１５０】また、図２２（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴは公知の構造（トップゲート構造またはボトムゲー
ト構造）を用いれば良い。
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。これらのＴ
ＦＴは公知の構造（トップゲート構造またはボトムゲー
ト構造）を用いれば良い。
【０１５１】本願発明を用いて駆動回路用ＴＦＴ４０２
２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料で
なる層間絶縁膜（平坦化膜）４０２６の上に画素部用Ｔ
ＦＴ４０２３のドレインと電気的に接続する透明導電膜
でなる画素電極４０２７を形成する。透明導電膜として
は、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼
ばれる）または酸化インジウムと酸化亜鉛との化合物を
用いることができる。そして、画素電極４０２７を形成
したら、絶縁膜４０２８を形成し、画素電極４０２７上
に開口部を形成する。
２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料で
なる層間絶縁膜（平坦化膜）４０２６の上に画素部用Ｔ
ＦＴ４０２３のドレインと電気的に接続する透明導電膜
でなる画素電極４０２７を形成する。透明導電膜として
は、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼
ばれる）または酸化インジウムと酸化亜鉛との化合物を
用いることができる。そして、画素電極４０２７を形成
したら、絶縁膜４０２８を形成し、画素電極４０２７上
に開口部を形成する。
【０１５２】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
【０１５３】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。本実施例では、白色発光
層とカラーフィルタを組み合わせる方式を用いた。カラ
ーフィルタは実施例１１〜１３に示したように画素電極
の下層にカラーフィルタが存在している。また、画素毎
に波長の異なる発光が可能な発光層（赤色発光層、緑色
発光層及び青色発光層）を形成する方式があるが、その
場合は、カラーフィルタは色純度を高める役割を果たし
ている。勿論、単色発光のＥＬ表示装置とすることもで
きる。
着法によりＥＬ層を形成する。本実施例では、白色発光
層とカラーフィルタを組み合わせる方式を用いた。カラ
ーフィルタは実施例１１〜１３に示したように画素電極
の下層にカラーフィルタが存在している。また、画素毎
に波長の異なる発光が可能な発光層（赤色発光層、緑色
発光層及び青色発光層）を形成する方式があるが、その
場合は、カラーフィルタは色純度を高める役割を果たし
ている。勿論、単色発光のＥＬ表示装置とすることもで
きる。
【０１５４】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。
【０１５５】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。
【０１５６】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
【０１５７】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。
【０１５８】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。
【０１５９】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
【０１６０】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
【０１６１】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
【０１６２】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
【０１６３】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。
【０１６４】［実施例１５］実施例１では、トップゲー
ト型ＴＦＴの例を示したが、本実施例では、ＴＦＴの構
造が逆スタガ型ＴＦＴの例を示す。
ト型ＴＦＴの例を示したが、本実施例では、ＴＦＴの構
造が逆スタガ型ＴＦＴの例を示す。
【０１６５】ここでは、画素部における画素ＴＦＴ（ダ
ブルゲート構造）に着目して図２４に説明する。
ブルゲート構造）に着目して図２４に説明する。
【０１６６】図２４において、基板上にゲート電極１６
０１、容量電極１６０９を覆ってゲート絶縁膜１６０２
が設けられている。このゲート絶縁膜１６０２上に半導
体層が設けられている。半導体層のうち、ゲート電極の
上方にはチャネル保護膜１６０４で保護されたチャネル
形成領域が存在している。また、半導体層のうち、チャ
ネル形成領域以外にはｎ型の導電性を付与する不純物が
添加され、ソース領域、ドレイン領域、またはＬＤＤ領
域が設けられている。半導体層を保護するために保護絶
縁膜１６０５が形成されており、その保護絶縁膜上に接
して赤色のカラーフィルタ１６０６が設けられている。
また、カラーフィルタ１６０６を覆って層間絶縁膜が設
けられている。また、接続電極１６０７によって画素電
極１６０８と画素ＴＦＴが接続されている。また、容量
電極と、ゲート絶縁膜と、容量電極上方の半導体層とで
保持容量を構成している。
０１、容量電極１６０９を覆ってゲート絶縁膜１６０２
が設けられている。このゲート絶縁膜１６０２上に半導
体層が設けられている。半導体層のうち、ゲート電極の
上方にはチャネル保護膜１６０４で保護されたチャネル
形成領域が存在している。また、半導体層のうち、チャ
ネル形成領域以外にはｎ型の導電性を付与する不純物が
添加され、ソース領域、ドレイン領域、またはＬＤＤ領
域が設けられている。半導体層を保護するために保護絶
縁膜１６０５が形成されており、その保護絶縁膜上に接
して赤色のカラーフィルタ１６０６が設けられている。
また、カラーフィルタ１６０６を覆って層間絶縁膜が設
けられている。また、接続電極１６０７によって画素電
極１６０８と画素ＴＦＴが接続されている。また、容量
電極と、ゲート絶縁膜と、容量電極上方の半導体層とで
保持容量を構成している。
【０１６７】また、ＴＦＴ上方に形成されたカラーフィ
ルタ１６０６は半導体層、特にチャネル形成領域１６０
３を光の劣化から保護する目的で形成されている。ま
た、画素電極の下方に形成されたカラーフィルタはカラ
ー化のために形成されている。
ルタ１６０６は半導体層、特にチャネル形成領域１６０
３を光の劣化から保護する目的で形成されている。ま
た、画素電極の下方に形成されたカラーフィルタはカラ
ー化のために形成されている。
【０１６８】［実施例１６］実施例１では、トップゲー
ト型ＴＦＴでポリシリコンを活性層とした例を示した
が、本実施例では、ＴＦＴの構造が逆スタガ型ＴＦＴで
アモルファスシリコンを半導体層とした例を示す。
ト型ＴＦＴでポリシリコンを活性層とした例を示した
が、本実施例では、ＴＦＴの構造が逆スタガ型ＴＦＴで
アモルファスシリコンを半導体層とした例を示す。
【０１６９】ここでは、画素部における画素ＴＦＴ（シ
ングルゲート構造）に着目して図２５に説明する。
ングルゲート構造）に着目して図２５に説明する。
【０１７０】図２５において、基板上にゲート電極１７
０１を覆ってゲート絶縁膜１７０２が設けられている。
このゲート絶縁膜１７０２上に半導体層からなる活性層
１７０３が設けられている。半導体層上にリンがドーピ
ングされたｎ型半導体層が形成され、ゲート電極の上方
には、エッチングストッパー１７０４が形成されてい
る。半導体層を保護するために保護絶縁膜１７０９が形
成されており、その保護絶縁膜上に接して赤色のカラー
フィルタ１７１０が設けられている。また、カラーフィ
ルタ１７１０を覆って層間絶縁膜が設けられている。ま
た、接続電極１７１１によって画素電極１７１２と画素
ＴＦＴが接続されている。
０１を覆ってゲート絶縁膜１７０２が設けられている。
このゲート絶縁膜１７０２上に半導体層からなる活性層
１７０３が設けられている。半導体層上にリンがドーピ
ングされたｎ型半導体層が形成され、ゲート電極の上方
には、エッチングストッパー１７０４が形成されてい
る。半導体層を保護するために保護絶縁膜１７０９が形
成されており、その保護絶縁膜上に接して赤色のカラー
フィルタ１７１０が設けられている。また、カラーフィ
ルタ１７１０を覆って層間絶縁膜が設けられている。ま
た、接続電極１７１１によって画素電極１７１２と画素
ＴＦＴが接続されている。
【０１７１】また、ＴＦＴ上方に形成されたカラーフィ
ルタ１７１０は半導体層、特にチャネル形成領域１７１
０を光の劣化から保護する目的で形成されている。ま
た、画素電極の下方に形成されたカラーフィルタはカラ
ー化のために形成されている。
ルタ１７１０は半導体層、特にチャネル形成領域１７１
０を光の劣化から保護する目的で形成されている。ま
た、画素電極の下方に形成されたカラーフィルタはカラ
ー化のために形成されている。
【０１７２】［実施例１７］実施例１では、トップゲー
ト型ＴＦＴとした例を示したが、本実施例では、ＴＦＴ
の構造がサイドウォールを有するＴＦＴ構造とした例を
示す。
ト型ＴＦＴとした例を示したが、本実施例では、ＴＦＴ
の構造がサイドウォールを有するＴＦＴ構造とした例を
示す。
【０１７３】ここでは、画素部における画素ＴＦＴ（ダ
ブルゲート構造）に着目して図２６に説明する。なお、
実施例１と異なる点はＴＦＴ構造だけであるので、その
他の説明は省略することとする。
ブルゲート構造）に着目して図２６に説明する。なお、
実施例１と異なる点はＴＦＴ構造だけであるので、その
他の説明は省略することとする。
【０１７４】ゲート電極はタングステンとシリサイドの
積層構造で形成され、サイドウォールは異方性エッチン
グにより形成されている。
積層構造で形成され、サイドウォールは異方性エッチン
グにより形成されている。
【０１７５】また、画素ＴＦＴ上方に形成されたカラー
フィルタ１８００は半導体層、特にチャネル形成領域を
光の劣化から保護する目的で形成されている。また、画
素電極の下方に形成されたカラーフィルタはカラー化の
ために形成されている。
フィルタ１８００は半導体層、特にチャネル形成領域を
光の劣化から保護する目的で形成されている。また、画
素電極の下方に形成されたカラーフィルタはカラー化の
ために形成されている。
【０１７６】［実施例１８］本願発明を実施して形成さ
れたＣＭＯＳ回路や画素部は様々な電気光学装置（アク
ティブマトリクス型液晶ディスプレイ、アクティブマト
リクス型ＥＬディスプレイ、アクティブマトリクス型Ｅ
Ｃディスプレイ）に用いることができる。即ち、それら
電気光学装置を表示部に組み込んだ電子機器全てに本願
発明を実施できる。
れたＣＭＯＳ回路や画素部は様々な電気光学装置（アク
ティブマトリクス型液晶ディスプレイ、アクティブマト
リクス型ＥＬディスプレイ、アクティブマトリクス型Ｅ
Ｃディスプレイ）に用いることができる。即ち、それら
電気光学装置を表示部に組み込んだ電子機器全てに本願
発明を実施できる。
【０１７７】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図２７及び図２８に示す。
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図２７及び図２８に示す。
【０１７８】図２７（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号制御回路に
適用することができる。
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の信号制御回路に
適用することができる。
【０１７９】図２７（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号制
御回路に適用することができる。
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の信号制
御回路に適用することができる。
【０１８０】図２７（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号制御回路に適用できる。
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の信号制御回路に適用できる。
【０１８１】図２７（Ｄ）は頭部取り付け型のＥＬディ
スプレイの一部（右片側）であり、本体２３０１、信号
ケーブル２３０２、頭部固定バンド２３０３、表示部２
３０４、光学系２３０５、表示装置２３０６等を含む。
本願発明は表示装置２３０６に用いることができる。
スプレイの一部（右片側）であり、本体２３０１、信号
ケーブル２３０２、頭部固定バンド２３０３、表示部２
３０４、光学系２３０５、表示装置２３０６等を含む。
本願発明は表示装置２３０６に用いることができる。
【０１８２】図２７（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の信号制御回路に適用することができる。
【０１８３】図２７（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の信号制御回路に適用す
ることができる。
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の信号制御回路に適用す
ることができる。
【０１８４】図２８（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。
【０１８５】図２８（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。
【０１８６】図２８（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１８７】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１７のど
のような組み合わせからなる構成を用いても実現するこ
とができる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１７のど
のような組み合わせからなる構成を用いても実現するこ
とができる。
【０１８８】
【発明の効果】本発明によってカラーフィルタはブラッ
クマスクの役割を果たすため、従来必要であったブラッ
クマスクの形成工程が省略できる。
クマスクの役割を果たすため、従来必要であったブラッ
クマスクの形成工程が省略できる。
【図１】 アクティブマトリクス基板の作製工程を示す
図。（実施例１）
図。（実施例１）
【図２】 アクティブマトリクス基板を示す図。（実施
例１）
例１）
【図３】 アクティブマトリクス基板の作製工程を示す
図。（実施例１）
図。（実施例１）
【図４】 画素部の構造の一例を示す図。（実施例１）
【図５】 画素部の構造の一例を示す図。（実施例２）
【図６】 カラーフィルタの配置例を示す図。
【図７】 カラーフィルタの配置例を示す図。
【図８】 アクティブマトリクス基板の作製工程を示す
図。（実施例３）
図。（実施例３）
【図９】 アクティブマトリクス基板の作製工程を示す
図。（実施例４）
図。（実施例４）
【図１０】ＡＭ−ＬＣＤの作製工程を示す図。（実施例
４）
４）
【図１１】アクティブマトリクス基板の断面構造の一例
を示す図。（実施例５）
を示す図。（実施例５）
【図１２】アクティブマトリクス基板の作製工程を示す
図。（実施例６）
図。（実施例６）
【図１３】アクティブマトリクス基板の構造を示す図。
（実施例６）
（実施例６）
【図１４】アクティブマトリクス基板の構造を示す図。
（実施例６）
（実施例６）
【図１５】アクティブマトリクス型液晶表示装置の断面
構造図。（実施例７）
構造図。（実施例７）
【図１６】アクティブマトリクス型液晶表示装置の断面
構造図。（実施例８）
構造図。（実施例８）
【図１７】アクティブマトリクス型液晶表示装置の断面
構造図。（実施例９）
構造図。（実施例９）
【図１８】ＡＭ−ＬＣＤの外観を示す図。(実施例１０)
【図１９】アクティブマトリクス型ＥＬ表示装置の構成
を示す図。
を示す図。
【図２０】アクティブマトリクス型ＥＬ表示装置の構成
を示す図。
を示す図。
【図２１】アクティブマトリクス型ＥＬ表示装置の構成
を示す図。
を示す図。
【図２２】アクティブマトリクス型ＥＬ表示装置の外観
を示す図。
を示す図。
【図２３】 非単結晶珪素膜に対する光の吸収率を示す
図。
図。
【図２４】 アクティブマトリクス基板を示す図。
【図２５】 アクティブマトリクス基板を示す図。
【図２６】 アクティブマトリクス基板を示す図。
【図２７】 電子機器の一例を示す図。
【図２８】 電子機器の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ｓ 29/786 29/78 ６１２Ｂ Ｆターム(参考） 2H091 FA02Y FA44Y GA03 GA07 GA13 2H092 HA28 JA24 JA34 JB57 KB25 KB26 5C094 AA25 AA43 AA48 BA03 BA27 CA19 CA24 DA09 DA13 DB01 DB04 EA04 EA05 EA07 EA10 EB02 ED03 FA01 GB10 5F033 GG04 HH08 HH10 HH18 HH19 HH20 HH21 HH27 HH28 HH29 HH30 HH32 HH33 HH34 JJ08 JJ18 KK04 MM05 MM08 MM19 NN32 RR04 RR06 RR08 RR21 RR22 SS22 TT04 VV06 VV15 WW00 XX10 5F110 BB01 CC02 DD01 DD02 DD13 DD14 DD15 DD17 EE01 EE03 EE04 EE05 EE06 EE11 EE14 EE23 EE37 EE44 EE45 FF02 FF03 FF04 FF09 FF28 FF30 GG01 GG02 GG25 GG34 GG43 GG45 GG51 GG52 GG58 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL11 HL12 HL14 HL22 HL23 NN01 NN03 NN16 NN22 NN23 NN24 NN27 NN35 NN36 NN40 NN72 PP01 PP02 PP03 PP34 QQ24 QQ25
Claims (30)
- 【請求項１】画素部に設けた画素ＴＦＴと、該画素部の
周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設
けた駆動回路とを同一の基板上に有する半導体装置にお
いて、 前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎ
チャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲ
ート絶縁膜上に接して形成されたカラーフィルタと、前
記カラーフィルタ上に接して有機絶縁物材料からなる層
間絶縁膜とを有していることを特徴とする半導体装置。 - 【請求項２】画素部に設けた画素ＴＦＴと、該画素部の
周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設
けた駆動回路とを同一の基板上に有する半導体装置にお
いて、 前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎ
チャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲ
ート電極の上方に設けた無機絶縁物材料から成る保護絶
縁膜と、該絶縁膜上に接して形成されたカラーフィルタ
と、前記カラーフィルタ上に接して有機絶縁物材料から
なる層間絶縁膜とを有していることを特徴とする半導体
装置。 - 【請求項３】画素部に設けた画素ＴＦＴと、該画素部の
周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを設
けた駆動回路とを同一の基板上に有する半導体装置にお
いて、 前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎ
チャネル型ＴＦＴ、及び前記画素ＴＦＴは、ゲート電極
の上方に設けた無機絶縁物材料から成る保護絶縁膜と、
該絶縁膜上に接して形成されたカラーフィルタとを有
し、 前記画素部に設けた画素電極は、前記カラーフィルタ上
に接して形成され、少なくとも前記保護絶縁膜と前記カ
ラーフィルタとに設けられた開孔を介して形成された、
前記画素ＴＦＴに接続する導電性金属配線と接続してい
ることを特徴とする半導体装置。 - 【請求項４】請求項２乃至３のいずれか一において、前
記駆動回路のｐチャネル型ＴＦＴ及びｎチャネル型ＴＦ
Ｔのゲート電極の上方に設けられたカラーフィルタは、
赤に着色された着色膜であることを特徴とする半導体装
置。 - 【請求項５】請求項２乃至４のいずれか一において、前
記画素ＴＦＴのゲート電極の上方に設けられたカラーフ
ィルタは、赤に着色された着色膜であることを特徴とす
る半導体装置。 - 【請求項６】請求項１、請求項２または請求項４におい
て、前記画素部に設けた画素電極は、前記層間絶縁膜上
に形成され、少なくとも前記保護絶縁膜と前記層間絶縁
膜とに設けられた開孔を介して形成された、前記画素Ｔ
ＦＴに接続する導電性金属配線と接続していることを特
徴とする半導体装置。 - 【請求項７】請求項１乃至６のいずれか一において、前
記画素部に設けた画素電極は光透過性を有していること
を特徴とする半導体装置。 - 【請求項８】請求項１乃至７のいずれか一において、前
記駆動回路のｐチャネル型ＴＦＴは、少なくとも、アナ
ログスイッチとして使用されていることを特徴とする半
導体装置。 - 【請求項９】請求項１乃至８のいずれか一において、前
記画素ＴＦＴと、前記駆動回路のｐチャネル型ＴＦＴと
ｎチャネル型ＴＦＴとのゲート電極は耐熱性導電性材料
から形成され、前記駆動回路から延在し、該ゲート電極
に接続するゲート配線は低抵抗導電性材料から形成され
ることを特徴とする半導体装置。 - 【請求項１０】請求項９において、前記耐熱性導電性材
料は、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を成分とする化合物、または前記元素を組み
合わせた化合物、または前記元素を成分とする窒化物、
前記元素を成分とするシリサイド、であることを特徴と
する半導体装置。 - 【請求項１１】請求項１乃至１０のいずれか一項におい
て、前記ゲート電極のテーパー部の角度は５〜４５°で
あることを特徴とする半導体装置。 - 【請求項１２】請求項１乃至１１のいずれか一におい
て、半導体装置は液晶表示装置であることを特徴とする
半導体装置。 - 【請求項１３】請求項１乃至請求項１２のいずれか一に
おいて、前記半導体装置は、パーソナルコンピュータ、
ビデオカメラ、携帯型情報端末、デジタルカメラ、デジ
タルビデオディスクプレーヤー、または電子遊技機器で
あることを特徴とする半導体装置。 - 【請求項１４】画素部に設けた画素ＴＦＴと、該画素部
の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを
設けた駆動回路とを同一の基板上に有する半導体装置に
おいて、 前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎ
チャネル型ＴＦＴ、及び前記画素部の画素ＴＦＴは、ゲ
ート電極の上方に設けた無機絶縁物材料から成る保護絶
縁膜と、該絶縁膜上に接して形成されたカラーフィルタ
と、前記カラーフィルタ上に接して有機絶縁物材料から
なる層間絶縁膜とを有し、 前記画素部の画素ＴＦＴは、前記層間絶縁膜上に画素電
極を有し、前記画素電極を陽極とするＥＬ素子が接続し
ていることを特徴とする半導体装置。 - 【請求項１５】請求項１４において、前記画素部に設け
た画素電極は、前記層間絶縁膜上に形成され、少なくと
も前記保護絶縁膜と前記層間絶縁膜とに設けられた開孔
を介して形成された、前記画素ＴＦＴに接続する導電性
金属配線と接続していることを特徴とする半導体装置。 - 【請求項１６】画素部に設けた画素ＴＦＴと、該画素部
の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを
設けた駆動回路とを同一の基板上に有する半導体装置に
おいて、 前記駆動回路のｐチャネル型ＴＦＴ、前記駆動回路のｎ
チャネル型ＴＦＴ、及び前記画素ＴＦＴは、ゲート電極
の上方に設けた無機絶縁物材料から成る保護絶縁膜と、
該絶縁膜上に接して形成されたカラーフィルタとを有
し、 前記画素部に設けた画素電極は、前記カラーフィルタ上
に接して形成され、少なくとも前記保護絶縁膜と前記カ
ラーフィルタとに設けられた開孔を介して形成された、
前記画素ＴＦＴに接続する導電性金属配線と接続され、
且つ、前記画素電極を陽極とするＥＬ素子が接続してい
ることを特徴とする半導体装置。 - 【請求項１７】請求項１４乃至１６のいずれか一におい
て、前記駆動回路のｐチャネル型ＴＦＴ及びｎチャネル
型ＴＦＴのゲート電極の上方に設けられたカラーフィル
タは、赤に着色された着色膜であることを特徴とする半
導体装置。 - 【請求項１８】請求項１４乃至１７のいずれか一におい
て、前記画素ＴＦＴのゲート電極の上方に設けられたカ
ラーフィルタは、赤に着色された着色膜であることを特
徴とする半導体装置。 - 【請求項１９】請求項１４乃至１８のいずれか一におい
て、前記ＥＬ素子から発した光は前記基板を透過して放
射されることを特徴とする半導体装置。 - 【請求項２０】請求項１４乃至１９のいずれか一におい
て、半導体装置はＥＬ表示装置であることを特徴とする
半導体装置。 - 【請求項２１】請求項１４乃至請求項２０のいずれか一
において、 前記半導体装置は、パーソナルコンピュータ、ビデオカ
メラ、携帯型情報端末、デジタルカメラ、デジタルビデ
オディスクプレーヤー、電子遊技機器であることを特徴
とする半導体装置。 - 【請求項２２】画素部に設けた画素ＴＦＴと、該画素部
の周辺にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとを
設けた駆動回路とを同一の基板上に有する半導体装置の
作製方法において、 前記基板に密接して下地膜を形成する工程と、 前記下地膜上に複数の島状半導体層を形成する工程と、 前記島状半導体層の選択された領域に、前記駆動回路の
ｎチャネル型ＴＦＴのゲート電極と一部が重なるＬＤＤ
領域を形成する低濃度ｎ型不純物領域を形成する工程
と、 前記島状半導体層の選択された領域に、前記画素ＴＦＴ
とのＬＤＤ領域を形成する低濃度ｎ型不純物領域を形成
する工程と、 前記島状半導体層の選択された領域に、前記駆動回路の
ｎチャネル型ＴＦＴと前記画素ＴＦＴとにソース領域ま
たはドレイン領域を形成する高濃度ｎ型不純物領域を形
成する工程と、 前記島状半導体層の選択された領域に、前記駆動回路の
ｐチャネル型ＴＦＴのソース領域またはドレイン領域を
形成する高濃度ｐ型不純物領域を形成する工程と、 前記駆動回路のｎチャネル型ＴＦＴと前記画素ＴＦＴと
ｐチャネル型ＴＦＴとのゲート電極の上方に、無機絶縁
物材料から成る保護絶縁膜を形成する工程と、 該保護絶縁膜に接してカラーフィルタを形成する工程
と、前記カラーフィルタ上に有機絶縁物材料からなる層
間絶縁膜を形成する工程と、 前記画素ＴＦＴに接続する画素電極を前記層間絶縁膜上
に形成する工程とを有することを特徴とする半導体装置
の作製方法。 - 【請求項２３】請求項２２において、前記画素電極を前
記層間絶縁膜上に形成する工程は、層間絶縁膜の形成
し、第１の加熱処理を行なった後、パターニングを行う
第１工程と、前記第１の加熱処理よりも高い温度で第２
の加熱処理を行う第２の工程と、画素電極を形成する第
３の工程とを有していることを特徴とする半導体装置の
作製方法。 - 【請求項２４】請求項２２または請求項２３において、
前記画素ＴＦＴのゲート電極の上方に設けられたカラー
フィルタは、赤に着色された着色膜であることを特徴と
する半導体装置の作製方法。 - 【請求項２５】請求項２２乃至２４のいずれか一におい
て、 前記画素ＴＦＴと、該画素部の周辺にｐチャネル型ＴＦ
Ｔとｎチャネル型ＴＦＴとのゲート電極を耐熱性導電性
材料から形成する工程と、 前記駆動回路から延在し、該ゲート電極に接続するゲー
ト配線を低抵抗導電性材料から形成する工程とを有する
ことを特徴とする半導体装置の作製方法。 - 【請求項２６】請求項２５において、前記耐熱性導電性
材料は、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、ま
たは前記元素を成分とする化合物、または前記元素を組
み合わせた化合物、または前記元素を成分とする窒化
物、前記元素を成分とするシリサイド、から形成するこ
とを特徴とする半導体装置の作製方法。 - 【請求項２７】請求項２２乃至２６のいずれか一におい
て、前記半導体装置は液晶表示装置であることを特徴と
する半導体装置の作製方法。 - 【請求項２８】請求項２２乃至２７のいずれか一におい
て、画素電極を前記層間絶縁膜上に形成する工程の後、
前記画素電極の上にＥＬ層を形成する工程と、前記ＥＬ
層の上に陰極を形成する工程とを有することを特徴とす
る半導体装置の作製方法。 - 【請求項２９】請求項２８において、前記半導体装置は
ＥＬ表示装置であることを特徴とする半導体装置の作製
方法。 - 【請求項３０】請求項２２乃至請求項２９のいずれか一
において、前記半導体装置は、パーソナルコンピュー
タ、ビデオカメラ、携帯型情報端末、デジタルカメラ、
デジタルビデオディスクプレーヤー、電子遊技機器であ
ることを特徴とする半導体装置の作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520599A JP2001175198A (ja) | 1999-12-14 | 1999-12-14 | 半導体装置およびその作製方法 |
| US09/735,204 US6784457B2 (en) | 1999-12-14 | 2000-12-12 | Semiconductor device and manufacturing method thereof |
| US10/926,896 US7851797B2 (en) | 1999-12-14 | 2004-08-26 | Display device including a color filter or color filters over a pixel portion and a driving circuit for driving the pixel portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520599A JP2001175198A (ja) | 1999-12-14 | 1999-12-14 | 半導体装置およびその作製方法 |
Related Child Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005329622A Division JP2006126855A (ja) | 2005-11-15 | 2005-11-15 | 表示装置 |
| JP2006144550A Division JP2006313363A (ja) | 2006-05-24 | 2006-05-24 | 表示装置 |
| JP2006144553A Division JP4494369B2 (ja) | 2006-05-24 | 2006-05-24 | 液晶表示装置 |
| JP2006144555A Division JP2006293385A (ja) | 2006-05-24 | 2006-05-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001175198A true JP2001175198A (ja) | 2001-06-29 |
| JP2001175198A5 JP2001175198A5 (ja) | 2006-03-23 |
Family
ID=18442567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35520599A Withdrawn JP2001175198A (ja) | 1999-12-14 | 1999-12-14 | 半導体装置およびその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6784457B2 (ja) |
| JP (1) | JP2001175198A (ja) |
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031880A (ja) * | 1998-07-16 | 2000-01-28 | Kokusai Electric Co Ltd | 無線中継装置 |
| JP2001337345A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | 液晶表示装置 |
| JP2003202589A (ja) * | 2001-12-28 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| JP2003207805A (ja) * | 2002-01-11 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2003264195A (ja) * | 2002-03-08 | 2003-09-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及びレジスト剥離装置 |
| JP2003323981A (ja) * | 2002-05-01 | 2003-11-14 | Tdk Corp | 誘電体層のパターニング方法、薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子 |
| JP2004046110A (ja) * | 2002-05-13 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US6781152B2 (en) | 2000-02-01 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with light emitting elements and an adhesive layer holding color filters |
| JP2005227519A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 表示装置の製造方法 |
| JP2005284291A (ja) * | 2004-03-30 | 2005-10-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| JP2006178090A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| CN1312521C (zh) * | 2003-04-01 | 2007-04-25 | 精工爱普生株式会社 | 电光装置及其制造方法和具备该电光装置的电子设备 |
| JP2009109819A (ja) * | 2007-10-31 | 2009-05-21 | Sony Corp | 表示装置 |
| US7576359B2 (en) | 2005-08-12 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2009290073A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2010040520A (ja) * | 2008-07-10 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 発光装置及び電子機器 |
| JP2010166063A (ja) * | 2002-05-13 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR20110013799A (ko) * | 2009-08-03 | 2011-02-10 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP2011077511A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| KR101098343B1 (ko) * | 2004-06-03 | 2011-12-26 | 삼성전자주식회사 | 전계발광표시장치, 색필터 패널 및 이의 제조 방법 |
| JP2014002392A (ja) * | 2006-04-06 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014074917A (ja) * | 2013-11-20 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8780307B2 (en) | 2006-10-31 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| JP2014219688A (ja) * | 2003-08-08 | 2014-11-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| JP2015213093A (ja) * | 2004-10-01 | 2015-11-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2016042195A (ja) * | 2015-11-12 | 2016-03-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2016164646A (ja) * | 2015-03-06 | 2016-09-08 | 三星エスディアイ株式会社Samsung SDI Co., Ltd. | 遮光膜を含むデバイスおよび前記遮光膜パターニング方法 |
| KR20180064988A (ko) * | 2016-12-06 | 2018-06-15 | 파이 치아오 쳉 | 디스플레이 장치 |
| JP2018141983A (ja) * | 2005-12-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール、および電子機器 |
| JP2018159922A (ja) * | 2017-03-21 | 2018-10-11 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置及びその製造方法 |
| WO2019215863A1 (ja) * | 2018-05-10 | 2019-11-14 | シャープ株式会社 | 表示装置 |
| JP2020080320A (ja) * | 2008-10-16 | 2020-05-28 | 株式会社半導体エネルギー研究所 | Ｅｌモジュール、発光装置及びフレキシブル発光装置 |
| JP2022084146A (ja) * | 2020-11-26 | 2022-06-07 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2022141737A (ja) * | 2009-10-16 | 2022-09-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2023524181A (ja) * | 2021-04-13 | 2023-06-09 | 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 | ディスプレイパネル及び表示装置 |
| JP2024032738A (ja) * | 2016-11-22 | 2024-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930607A (en) * | 1995-10-03 | 1999-07-27 | Seiko Epson Corporation | Method to prevent static destruction of an active element comprised in a liquid crystal display device |
| TW379360B (en) * | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6821710B1 (en) | 1998-02-11 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP4666723B2 (ja) * | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB2358083B (en) * | 2000-01-07 | 2004-02-18 | Seiko Epson Corp | Thin-film transistor and its manufacturing method |
| US6559594B2 (en) | 2000-02-03 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6613620B2 (en) * | 2000-07-31 | 2003-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI221645B (en) | 2001-01-19 | 2004-10-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
| JP4137460B2 (ja) * | 2002-02-08 | 2008-08-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6933520B2 (en) * | 2002-02-13 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US7317208B2 (en) * | 2002-03-07 | 2008-01-08 | Samsung Electronics Co., Ltd. | Semiconductor device with contact structure and manufacturing method thereof |
| US6692983B1 (en) * | 2002-08-01 | 2004-02-17 | Chih-Chiang Chen | Method of forming a color filter on a substrate having pixel driving elements |
| KR100935670B1 (ko) * | 2003-04-04 | 2010-01-07 | 삼성전자주식회사 | 액정표시장치, 박막 트랜지스터 표시판 및 그의 제조 방법 |
| TWI363574B (en) * | 2003-04-07 | 2012-05-01 | Semiconductor Energy Lab | Electronic apparatus |
| TW594319B (en) * | 2003-04-11 | 2004-06-21 | Au Optronics Corp | Liquid crystal display and method of manufacturing the same |
| KR20050000129A (ko) * | 2003-06-23 | 2005-01-03 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20050014060A (ko) * | 2003-07-29 | 2005-02-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
| CN100489569C (zh) | 2003-10-28 | 2009-05-20 | 株式会社半导体能源研究所 | 制作光学膜的方法 |
| US8247965B2 (en) * | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| US7521368B2 (en) * | 2004-05-07 | 2009-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7122843B2 (en) * | 2004-05-28 | 2006-10-17 | Eastman Kodak Company | Display device using vertical cavity laser arrays |
| KR100626007B1 (ko) * | 2004-06-30 | 2006-09-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법 |
| JP2006065327A (ja) * | 2004-08-24 | 2006-03-09 | Samsung Electronics Co Ltd | 表示基板、これの製造方法及びこれを有する液晶表示装置 |
| US7338907B2 (en) * | 2004-10-04 | 2008-03-04 | Sharp Laboratories Of America, Inc. | Selective etching processes of silicon nitride and indium oxide thin films for FeRAM device applications |
| KR101153297B1 (ko) * | 2004-12-22 | 2012-06-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101119196B1 (ko) * | 2005-02-16 | 2012-03-22 | 삼성전자주식회사 | 표시장치 및 이의 제조 방법 |
| US20070002199A1 (en) * | 2005-06-30 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| EP1793264A1 (en) * | 2005-12-05 | 2007-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| WO2007072766A1 (en) * | 2005-12-22 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1804114B1 (en) | 2005-12-28 | 2014-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TWI267213B (en) * | 2006-01-27 | 2006-11-21 | Ind Tech Res Inst | Organic light emitting device with integrated color filter and method of manufacturing the same |
| EP1832915B1 (en) * | 2006-01-31 | 2012-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device with improved contrast |
| JP4544168B2 (ja) * | 2006-02-01 | 2010-09-15 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
| EP1816508A1 (en) | 2006-02-02 | 2007-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| TWI298234B (en) * | 2006-02-23 | 2008-06-21 | Ind Tech Res Inst | A structure and method for improving contact resistance in an organic light emitting diode integrated with a color filter |
| EP1826605A1 (en) * | 2006-02-24 | 2007-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP1826606B1 (en) | 2006-02-24 | 2012-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8076570B2 (en) * | 2006-03-20 | 2011-12-13 | Ferro Corporation | Aluminum-boron solar cell contacts |
| US8575474B2 (en) * | 2006-03-20 | 2013-11-05 | Heracus Precious Metals North America Conshohocken LLC | Solar cell contacts containing aluminum and at least one of boron, titanium, nickel, tin, silver, gallium, zinc, indium and copper |
| US20100194414A1 (en) * | 2007-04-17 | 2010-08-05 | Jin Kook Jun | Electro optical detector |
| US20100163101A1 (en) * | 2007-04-25 | 2010-07-01 | Ferro Corporation | Thick Film Conductor Formulations Comprising Silver And Nickel Or Silver And Nickel Alloys And Solar Cells Made Therefrom |
| US7738050B2 (en) | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
| KR20090070761A (ko) * | 2007-12-27 | 2009-07-01 | 삼성전자주식회사 | 박막 트랜지스터 표시판, 그 제조 방법 및 액정 표시 장치 |
| TW200945648A (en) * | 2008-04-23 | 2009-11-01 | Ind Tech Res Inst | Oganic thin film transistor and pixel and method for manufacturing the same and display panel |
| JP5216716B2 (ja) | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| KR101597288B1 (ko) * | 2008-11-19 | 2016-03-08 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그의 제조 방법 |
| KR101109934B1 (ko) * | 2008-11-25 | 2012-02-24 | 엘지디스플레이 주식회사 | 액정표시장치 |
| KR101549963B1 (ko) * | 2008-11-28 | 2015-09-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20100224878A1 (en) * | 2009-03-05 | 2010-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2011126076A1 (ja) * | 2010-04-09 | 2011-10-13 | 大日本印刷株式会社 | 薄膜トランジスタ基板 |
| US8890187B2 (en) | 2010-04-16 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device with an insulating partition |
| KR101233348B1 (ko) * | 2010-06-09 | 2013-02-14 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| JP5302345B2 (ja) | 2011-02-09 | 2013-10-02 | 株式会社ジャパンディスプレイ | 表示装置 |
| US8884509B2 (en) | 2011-03-02 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Optical device, display device, and lighting device |
| KR20140064328A (ko) * | 2012-11-20 | 2014-05-28 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| TWI642170B (zh) | 2013-10-18 | 2018-11-21 | 半導體能源研究所股份有限公司 | 顯示裝置及電子裝置 |
| KR102208432B1 (ko) * | 2014-12-31 | 2021-01-27 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
| EP3260911B1 (en) * | 2015-03-18 | 2020-04-01 | Toppan Printing Co., Ltd. | Thin-film transistor array, image display device, and method for manufacturing thin-film transistor array |
| KR102703408B1 (ko) | 2016-06-10 | 2024-09-09 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| KR102503816B1 (ko) * | 2017-11-20 | 2023-02-24 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102432663B1 (ko) * | 2017-11-30 | 2022-08-12 | 엘지디스플레이 주식회사 | 전계 발광 표시장치 |
| CN109962084B (zh) | 2017-12-14 | 2020-08-14 | 京东方科技集团股份有限公司 | 有机发光二极管显示基板、显示装置及制作方法 |
| KR102477605B1 (ko) * | 2018-01-23 | 2022-12-14 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| JP7341775B2 (ja) | 2019-07-31 | 2023-09-11 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN112415792B (zh) * | 2020-12-09 | 2023-03-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、电子设备以及色阻对准精度的检测方法 |
| JP2025001928A (ja) | 2023-06-21 | 2025-01-09 | 株式会社ジャパンディスプレイ | 表示装置及びカラーフィルタ基板 |
Family Cites Families (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307150B2 (ja) | 1995-03-20 | 2002-07-24 | ソニー株式会社 | アクティブマトリクス型表示装置 |
| US4095011A (en) * | 1976-06-21 | 1978-06-13 | Rca Corp. | Electroluminescent semiconductor device with passivation layer |
| JPS60191289A (ja) | 1984-03-12 | 1985-09-28 | キヤノン株式会社 | カラ−表示装置 |
| JPS62143027A (ja) | 1985-12-18 | 1987-06-26 | Casio Comput Co Ltd | 液晶表示装置 |
| JPH0425751Y2 (ja) | 1987-09-04 | 1992-06-19 | ||
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US4802873A (en) * | 1987-10-05 | 1989-02-07 | Planar Systems, Inc. | Method of encapsulating TFEL panels with a curable resin |
| JP2758410B2 (ja) | 1988-08-19 | 1998-05-28 | 三菱電機株式会社 | マトリクス型表示装置 |
| GB8909011D0 (en) | 1989-04-20 | 1989-06-07 | Friend Richard H | Electroluminescent devices |
| JPH03194895A (ja) | 1989-12-22 | 1991-08-26 | Shinko Electric Co Ltd | マルチカラーｅｌディスプレイ |
| JP3202219B2 (ja) | 1990-09-18 | 2001-08-27 | 株式会社東芝 | Ｅｌ表示装置 |
| US5229691A (en) * | 1991-02-25 | 1993-07-20 | Panocorp Display Systems | Electronic fluorescent display |
| JP2794499B2 (ja) | 1991-03-26 | 1998-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2845303B2 (ja) | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| JPH05241551A (ja) * | 1991-11-07 | 1993-09-21 | Canon Inc | 画像処理装置 |
| JP2650543B2 (ja) | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
| DE69230138T2 (de) | 1991-11-29 | 2000-04-27 | Seiko Epson Corp., Tokio/Tokyo | Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung |
| JPH05341315A (ja) * | 1992-06-08 | 1993-12-24 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
| US5412493A (en) | 1992-09-25 | 1995-05-02 | Sony Corporation | Liquid crystal display device having LDD structure type thin film transistors connected in series |
| JP2924506B2 (ja) | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| US5441618A (en) | 1992-11-10 | 1995-08-15 | Casio Computer Co., Ltd. | Anodizing apparatus and an anodizing method |
| TW226478B (en) * | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| JP3587537B2 (ja) | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPH06186544A (ja) | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 反射型液晶表示装置 |
| JP3383047B2 (ja) | 1992-12-25 | 2003-03-04 | ソニー株式会社 | アクティブマトリクス基板 |
| DE69332142T2 (de) | 1992-12-25 | 2003-03-06 | Sony Corp., Tokio/Tokyo | Substrat mit aktiver Matrix |
| RU2042973C1 (ru) * | 1992-12-30 | 1995-08-27 | Малое научно-производственное предприятие "ЭЛО" | Жидкокристаллическая цветная дисплейная панель с активной матрицей |
| US5821622A (en) * | 1993-03-12 | 1998-10-13 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| US5594569A (en) | 1993-07-22 | 1997-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| US5923962A (en) | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH07131030A (ja) * | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| US5400047A (en) * | 1993-11-10 | 1995-03-21 | Beesely; Dwayne E. | High brightness thin film electroluminescent display with low OHM electrodes |
| JP3221206B2 (ja) | 1994-01-24 | 2001-10-22 | ソニー株式会社 | 表示パネル用半導体装置及びその製造方法 |
| JP3164489B2 (ja) | 1994-06-15 | 2001-05-08 | シャープ株式会社 | 液晶表示パネル |
| JP3059915B2 (ja) * | 1994-09-29 | 2000-07-04 | 三洋電機株式会社 | 表示装置および表示装置の製造方法 |
| JP3240858B2 (ja) | 1994-10-19 | 2001-12-25 | ソニー株式会社 | カラー表示装置 |
| JP3277732B2 (ja) | 1994-11-24 | 2002-04-22 | ソニー株式会社 | カラー表示装置 |
| JPH08160464A (ja) | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5726720A (en) | 1995-03-06 | 1998-03-10 | Canon Kabushiki Kaisha | Liquid crystal display apparatus in which an insulating layer between the source and substrate is thicker than the insulating layer between the drain and substrate |
| US5706064A (en) | 1995-03-31 | 1998-01-06 | Kabushiki Kaisha Toshiba | LCD having an organic-inorganic hybrid glass functional layer |
| JP3476990B2 (ja) | 1995-03-31 | 2003-12-10 | 株式会社東芝 | 表示装置用基板およびそれを用いた液晶表示装置並びにその製造方法 |
| JPH08334787A (ja) | 1995-04-04 | 1996-12-17 | Sony Corp | 表示装置 |
| JP3327281B2 (ja) * | 1995-06-01 | 2002-09-24 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP3163576B2 (ja) | 1995-06-01 | 2001-05-08 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| US5994721A (en) * | 1995-06-06 | 1999-11-30 | Ois Optical Imaging Systems, Inc. | High aperture LCD with insulating color filters overlapping bus lines on active substrate |
| US5767924A (en) * | 1995-06-09 | 1998-06-16 | Semiconductor Energy Laboratory Co., | Display unit which is immersed in a coolant |
| JP3143591B2 (ja) | 1995-09-14 | 2001-03-07 | キヤノン株式会社 | 表示装置 |
| KR100199064B1 (ko) | 1995-10-17 | 1999-07-01 | 구자홍 | 박막 트랜지스터 제조방법 |
| TW329500B (en) * | 1995-11-14 | 1998-04-11 | Handotai Energy Kenkyusho Kk | Electro-optical device |
| TWI228625B (en) | 1995-11-17 | 2005-03-01 | Semiconductor Energy Lab | Display device |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| JP3418508B2 (ja) * | 1995-11-28 | 2003-06-23 | シャープ株式会社 | 投影型画像表示装置 |
| TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
| US5815226A (en) | 1996-02-29 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of fabricating same |
| JP3634061B2 (ja) | 1996-04-01 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH09274990A (ja) | 1996-04-08 | 1997-10-21 | Mitsubishi Chem Corp | 有機電界発光素子及びその製造方法 |
| JP2853656B2 (ja) | 1996-05-22 | 1999-02-03 | 日本電気株式会社 | 液晶パネル |
| US6433355B1 (en) * | 1996-06-05 | 2002-08-13 | International Business Machines Corporation | Non-degenerate wide bandgap semiconductors as injection layers and/or contact electrodes for organic electroluminescent devices |
| JPH1039292A (ja) | 1996-07-24 | 1998-02-13 | Toshiba Electron Eng Corp | 液晶表示素子 |
| US5776622A (en) * | 1996-07-29 | 1998-07-07 | Eastman Kodak Company | Bilayer eletron-injeting electrode for use in an electroluminescent device |
| US6038006A (en) | 1996-09-02 | 2000-03-14 | Casio Computer Co., Ltd. | Liquid crystal display device with light shield and color filter overlapping two edges of pixel electrode |
| JPH10186379A (ja) | 1996-12-25 | 1998-07-14 | Casio Comput Co Ltd | 液晶表示装置 |
| ID19087A (id) | 1996-09-12 | 1998-06-11 | Samsung Electronics Co Ltd | Alat kontrol arus angin dari dari mesin penyejuk udara dan metoda kerjanya |
| JP3499381B2 (ja) | 1996-09-21 | 2004-02-23 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置およびその作製方法 |
| JPH10104663A (ja) | 1996-09-27 | 1998-04-24 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| US6262438B1 (en) | 1996-11-04 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type display circuit and method of manufacturing the same |
| JPH10144928A (ja) | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP3588945B2 (ja) | 1996-11-25 | 2004-11-17 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
| JPH10172767A (ja) | 1996-12-11 | 1998-06-26 | Sanyo Electric Co Ltd | エレクトロルミネッセンス素子及び表示装置 |
| JP3420675B2 (ja) | 1996-12-26 | 2003-06-30 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JPH10197877A (ja) | 1996-12-28 | 1998-07-31 | Casio Comput Co Ltd | 液晶表示装置 |
| JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
| JP3765902B2 (ja) | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| JP3032801B2 (ja) | 1997-03-03 | 2000-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3343645B2 (ja) | 1997-03-25 | 2002-11-11 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US5858951A (en) * | 1997-05-05 | 1999-01-12 | Church & Dwight Co., Inc. | Clear, homogeneous and temperature-stable liquid laundry detergent product containing blend of anionic and nonionic surfactants |
| JP3738530B2 (ja) | 1997-06-30 | 2006-01-25 | ソニー株式会社 | カラー表示装置 |
| JP4318768B2 (ja) | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3830238B2 (ja) | 1997-08-29 | 2006-10-04 | セイコーエプソン株式会社 | アクティブマトリクス型装置 |
| JP3919900B2 (ja) | 1997-09-19 | 2007-05-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| JP4156722B2 (ja) | 1997-09-30 | 2008-09-24 | 東芝電子エンジニアリング株式会社 | 液晶表示装置および液晶表示装置の製造方法 |
| TW475078B (en) | 1997-09-30 | 2002-02-01 | Toshiba Corp | Liquid crystal display device and production of liquid crystal display device |
| US6011274A (en) * | 1997-10-20 | 2000-01-04 | Ois Optical Imaging Systems, Inc. | X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween |
| KR100269521B1 (ko) | 1997-11-01 | 2000-10-16 | 구본준 | 박막트랜지스터 및 그의 제조방법 |
| JPH11212047A (ja) | 1998-01-21 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 電子機器 |
| TW451099B (en) | 1998-01-23 | 2001-08-21 | Hitachi Ltd | Liquid crystal display device |
| US6111361A (en) * | 1998-09-11 | 2000-08-29 | Motorola, Inc. | Light emitting apparatus and method of fabrication |
| JP2000111952A (ja) * | 1998-10-07 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| JP2000122074A (ja) | 1998-10-12 | 2000-04-28 | Toshiba Electronic Engineering Corp | 液晶表示装置 |
| JP2000122071A (ja) | 1998-10-13 | 2000-04-28 | Toshiba Corp | 液晶表示素子及び液晶表示素子の製造方法 |
| KR100327696B1 (ko) | 1998-11-16 | 2002-03-09 | 니시무로 타이죠 | 액정표시장치 및 착색층 부재 |
| JP2000187229A (ja) | 1998-12-24 | 2000-07-04 | Toshiba Corp | 液晶表示装置 |
| JP2000353809A (ja) | 1999-03-02 | 2000-12-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7821065B2 (en) | 1999-03-02 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same |
| JP4583540B2 (ja) | 1999-03-04 | 2010-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6503772B1 (en) * | 1999-03-26 | 2003-01-07 | Fuji Xerox Co., Ltd. | Method of manufacturing a thin film transistor-integrated color filter |
| JP2000338525A (ja) | 1999-05-31 | 2000-12-08 | Toshiba Corp | マトリクスアレイ基板及びその製造方法 |
| US6362028B1 (en) * | 1999-08-19 | 2002-03-26 | Industrial Technology Research Institute | Method for fabricating TFT array and devices formed |
| JP2001142077A (ja) | 1999-11-15 | 2001-05-25 | Toshiba Corp | 液晶表示装置 |
| JP2001154205A (ja) | 1999-11-24 | 2001-06-08 | Toshiba Corp | アクティブマトリクス型の液晶表示装置 |
| JP3972354B2 (ja) * | 2000-10-17 | 2007-09-05 | セイコーエプソン株式会社 | アクティブマトリクス基板及び液晶表示装置の製造方法 |
| US6692983B1 (en) * | 2002-08-01 | 2004-02-17 | Chih-Chiang Chen | Method of forming a color filter on a substrate having pixel driving elements |
| TWI250481B (en) * | 2004-11-10 | 2006-03-01 | Toppoly Optoelectronics Corp | Active matrix organic electroluminescent device, fabrication method thereof and electric device employing the same |
-
1999
- 1999-12-14 JP JP35520599A patent/JP2001175198A/ja not_active Withdrawn
-
2000
- 2000-12-12 US US09/735,204 patent/US6784457B2/en not_active Expired - Lifetime
-
2004
- 2004-08-26 US US10/926,896 patent/US7851797B2/en not_active Expired - Fee Related
Cited By (121)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031880A (ja) * | 1998-07-16 | 2000-01-28 | Kokusai Electric Co Ltd | 無線中継装置 |
| US9105521B2 (en) | 2000-02-01 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device having light emitting elements with red color filters |
| US7119364B2 (en) | 2000-02-01 | 2006-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9613989B2 (en) | 2000-02-01 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8039288B2 (en) | 2000-02-01 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9263469B2 (en) | 2000-02-01 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6781152B2 (en) | 2000-02-01 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with light emitting elements and an adhesive layer holding color filters |
| US8466482B2 (en) | 2000-02-01 | 2013-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US8956895B2 (en) | 2000-04-25 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP2001337345A (ja) * | 2000-05-26 | 2001-12-07 | Toshiba Corp | 液晶表示装置 |
| US10854636B2 (en) | 2001-07-27 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9153352B2 (en) | 2001-07-27 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| US9917107B2 (en) | 2001-07-27 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Metal wiring and method of manufacturing the same, and metal wiring substrate and method of manufacturing the same |
| JP2003202589A (ja) * | 2001-12-28 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置及びその製造方法 |
| KR100804378B1 (ko) * | 2001-12-28 | 2008-02-15 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 제조 방법 |
| JP2003207805A (ja) * | 2002-01-11 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2003264195A (ja) * | 2002-03-08 | 2003-09-19 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法及びレジスト剥離装置 |
| JP2003323981A (ja) * | 2002-05-01 | 2003-11-14 | Tdk Corp | 誘電体層のパターニング方法、薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子 |
| JP2010166063A (ja) * | 2002-05-13 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7989808B2 (en) | 2002-05-13 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| US8207537B2 (en) | 2002-05-13 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8471259B2 (en) | 2002-05-13 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| JP2004046110A (ja) * | 2002-05-13 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7220999B2 (en) | 2003-04-01 | 2007-05-22 | Seiko Epson Corporation | Electro-optical device, electronic instrument having the same, and manufacturing method of the same |
| CN1312521C (zh) * | 2003-04-01 | 2007-04-25 | 精工爱普生株式会社 | 电光装置及其制造方法和具备该电光装置的电子设备 |
| JP2014219688A (ja) * | 2003-08-08 | 2014-11-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2005227519A (ja) * | 2004-02-13 | 2005-08-25 | Sony Corp | 表示装置の製造方法 |
| JP2005284291A (ja) * | 2004-03-30 | 2005-10-13 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| KR101098343B1 (ko) * | 2004-06-03 | 2011-12-26 | 삼성전자주식회사 | 전계발광표시장치, 색필터 패널 및 이의 제조 방법 |
| US10333003B2 (en) | 2004-10-01 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| US9887294B2 (en) | 2004-10-01 | 2018-02-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP2015213093A (ja) * | 2004-10-01 | 2015-11-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2006178090A (ja) * | 2004-12-21 | 2006-07-06 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
| US7576359B2 (en) | 2005-08-12 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2018141983A (ja) * | 2005-12-05 | 2018-09-13 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール、および電子機器 |
| US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US12216372B2 (en) | 2005-12-05 | 2025-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2014044428A (ja) * | 2006-04-06 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 表示装置、モジュール、及び電子機器 |
| US11921382B2 (en) | 2006-04-06 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9207504B2 (en) | 2006-04-06 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9213206B2 (en) | 2006-04-06 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2014056246A (ja) * | 2006-04-06 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2015148828A (ja) * | 2006-04-06 | 2015-08-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10684517B2 (en) | 2006-04-06 | 2020-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US9958736B2 (en) | 2006-04-06 | 2018-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2014002392A (ja) * | 2006-04-06 | 2014-01-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US11073729B2 (en) | 2006-04-06 | 2021-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2017037316A (ja) * | 2006-04-06 | 2017-02-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11644720B2 (en) | 2006-04-06 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| JP2018128691A (ja) * | 2006-04-06 | 2018-08-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020013141A (ja) * | 2006-04-06 | 2020-01-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US11442317B2 (en) | 2006-04-06 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device, semiconductor device, and electronic appliance |
| US8964156B2 (en) | 2006-10-31 | 2015-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US8780307B2 (en) | 2006-10-31 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11592717B2 (en) | 2006-10-31 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US9829761B2 (en) | 2006-10-31 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11372298B2 (en) | 2006-10-31 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11860495B2 (en) | 2006-10-31 | 2024-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US11016354B2 (en) | 2006-10-31 | 2021-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US10698277B2 (en) | 2006-10-31 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US12276891B2 (en) | 2006-10-31 | 2025-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| JP2009109819A (ja) * | 2007-10-31 | 2009-05-21 | Sony Corp | 表示装置 |
| JP2009290073A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US8760046B2 (en) | 2008-07-10 | 2014-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| US10916567B2 (en) | 2008-07-10 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| US10483288B2 (en) | 2008-07-10 | 2019-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| US10529741B2 (en) | 2008-07-10 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| JP2014041836A (ja) * | 2008-07-10 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 発光装置および電子機器 |
| JP2019153815A (ja) * | 2008-07-10 | 2019-09-12 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR20200018716A (ko) * | 2008-07-10 | 2020-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
| KR102112799B1 (ko) | 2008-07-10 | 2020-05-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
| JP2010040520A (ja) * | 2008-07-10 | 2010-02-18 | Semiconductor Energy Lab Co Ltd | 発光装置及び電子機器 |
| US9006965B2 (en) | 2008-07-10 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| TWI813984B (zh) * | 2008-07-10 | 2023-09-01 | 日商半導體能源研究所股份有限公司 | 發光裝置以及使用該發光裝置的電子裝置 |
| JP2019036558A (ja) * | 2008-07-10 | 2019-03-07 | 株式会社半導体エネルギー研究所 | 発光装置、テレビ装置 |
| US12191312B2 (en) | 2008-07-10 | 2025-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| US11631702B2 (en) | 2008-07-10 | 2023-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electronic device using the same |
| JP2019036559A (ja) * | 2008-07-10 | 2019-03-07 | 株式会社半導体エネルギー研究所 | 発光装置、テレビ装置 |
| JP2017022146A (ja) * | 2008-07-10 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 発光装置 |
| TWI852730B (zh) * | 2008-07-10 | 2024-08-11 | 日商半導體能源研究所股份有限公司 | 發光裝置以及使用該發光裝置的電子裝置 |
| JP2015159125A (ja) * | 2008-07-10 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US11189676B2 (en) | 2008-10-16 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having fluorescent and phosphorescent materials |
| US11930668B2 (en) | 2008-10-16 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device and EL module including transparent conductive film |
| JP2020080320A (ja) * | 2008-10-16 | 2020-05-28 | 株式会社半導体エネルギー研究所 | Ｅｌモジュール、発光装置及びフレキシブル発光装置 |
| KR20110013799A (ko) * | 2009-08-03 | 2011-02-10 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101582934B1 (ko) * | 2009-08-03 | 2016-01-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP2015130513A (ja) * | 2009-09-04 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011077511A (ja) * | 2009-09-04 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| JP2019079818A (ja) * | 2009-09-04 | 2019-05-23 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP2022141737A (ja) * | 2009-10-16 | 2022-09-29 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7308336B2 (ja) | 2009-10-16 | 2023-07-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US12170338B2 (en) | 2009-10-16 | 2024-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
| US11742432B2 (en) | 2009-10-16 | 2023-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
| JP2014074917A (ja) * | 2013-11-20 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2014197199A (ja) * | 2014-05-02 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール、及び電子機器 |
| JP2016164646A (ja) * | 2015-03-06 | 2016-09-08 | 三星エスディアイ株式会社Samsung SDI Co., Ltd. | 遮光膜を含むデバイスおよび前記遮光膜パターニング方法 |
| JP2016042195A (ja) * | 2015-11-12 | 2016-03-31 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP7703706B2 (ja) | 2016-11-22 | 2025-07-07 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2024032738A (ja) * | 2016-11-22 | 2024-03-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20180064988A (ko) * | 2016-12-06 | 2018-06-15 | 파이 치아오 쳉 | 디스플레이 장치 |
| KR102456802B1 (ko) * | 2016-12-06 | 2022-10-19 | 파이 치아오 쳉 | 디스플레이 장치 |
| JP2018159922A (ja) * | 2017-03-21 | 2018-10-11 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 表示装置及びその製造方法 |
| JP7045889B2 (ja) | 2017-03-21 | 2022-04-01 | 三星ディスプレイ株式會社 | 表示装置及びその製造方法 |
| WO2019215863A1 (ja) * | 2018-05-10 | 2019-11-14 | シャープ株式会社 | 表示装置 |
| CN112056005B (zh) * | 2018-05-10 | 2024-04-30 | 夏普株式会社 | 显示装置 |
| CN112056005A (zh) * | 2018-05-10 | 2020-12-08 | 夏普株式会社 | 显示装置 |
| JP7532226B2 (ja) | 2020-11-26 | 2024-08-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2022084146A (ja) * | 2020-11-26 | 2022-06-07 | 株式会社ジャパンディスプレイ | 表示装置 |
| US12066729B2 (en) | 2021-04-13 | 2024-08-20 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
| JP7397556B2 (ja) | 2021-04-13 | 2023-12-13 | 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 | ディスプレイパネル及び表示装置 |
| JP2023524181A (ja) * | 2021-04-13 | 2023-06-09 | 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 | ディスプレイパネル及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010025958A1 (en) | 2001-10-04 |
| US20050040400A1 (en) | 2005-02-24 |
| US6784457B2 (en) | 2004-08-31 |
| US7851797B2 (en) | 2010-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001175198A (ja) | 半導体装置およびその作製方法 | |
| US7670881B2 (en) | Method of manufacturing a semiconductor device | |
| KR100794154B1 (ko) | 반도체 장치의 제작방법 | |
| US7169689B2 (en) | Method of manufacturing a semiconductor device | |
| US8957424B2 (en) | Electroluminescence display device | |
| JP2000216399A (ja) | 半導体装置およびその作製方法 | |
| JP2006293385A (ja) | 表示装置 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP4494369B2 (ja) | 液晶表示装置 | |
| JP2006126855A (ja) | 表示装置 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP2006313363A (ja) | 表示装置 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP2001015764A (ja) | 半導体装置およびその作製方法 | |
| JP2001053286A (ja) | 半導体膜およびその作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP2003303833A (ja) | 半導体装置の作製方法 | |
| JP2001326175A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051115 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051116 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060714 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060804 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070205 |