KR20120120377A

KR20120120377A - 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트

Info

Publication number: KR20120120377A
Application number: KR1020127022450A
Authority: KR
Inventors: 아끼히데 시바따; 데쯔 네기시; 겐지 고미야; 히로시 이와따; 아끼라 다까하시
Original assignee: 샤프 가부시키가이샤
Priority date: 2010-03-05
Filing date: 2011-01-25
Publication date: 2012-11-01
Also published as: JP2011205060A; TW201144665A; WO2011108309A1; CN102792467A; US20120326181A1; US9287242B2; JP4814394B2; CN102792467B

Abstract

본 발명은, 1개당의 발광 면적이 2,500π㎛² 이하인 복수의 막대 형상 구조 발광 소자(210)를 동일한 절연성 기판(200)의 실장면 위에 100개 이상 배치한다. 이에 의해, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명이고 고효율의 발광 장치를 제공한다.

Description

발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트{LIGHT EMITTING DEVICE, METHOD FOR MANUFACTURING LIGHT EMITTING DEVICE, ILLUMINATING DEVICE, AND BACKLIGHT}

본 발명은, 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트에 관한다.

종래, 발광 장치로는, 도 36에 도시한 바와 같이, 리드 프레임(701)이 실장된 패키지 기판(700)에 1개(또는 복수 개)의 LED칩(710)을 실장하고, LED칩(710)의 n형 전극(705)과 p형 전극(706)을 본딩 와이어(711, 712)에 의해 리드 프레임(701)에 각각 접속한 후, 반사판(721)으로 둘러싸인 LED칩(710) 위에 형광체를 포함하는 수지(722)를 충전하고, 또한 그 형광체를 포함하는 수지(722) 위에 투명 수지(723)를 충전한 것이 있다(예를 들면, 비특허 문헌 1 참조). 상기 LED칩(710)은, 사파이어 기판(702) 위에 GaN으로 이루어지는 반도체층(703)이 적층되고, 그 반도체층(703)에 활성층(704)을 갖는다.

여기서, 종래의 발광 장치인 LED의 방열 방법에 대해서, 보다 모식화한 도 37을 이용하여 설명한다. 통상적으로 LED칩의 크기는, 예를 들면 1변이 500㎛인 정사각 형상으로 두께가 10㎛이다(발광 면적 250,000㎛²(=500㎛×500㎛)). LED칩의 크기는, LED칩으로부터의 열을 효율적으로 유출시키는 작용을 하는 열전도성 기판(801)의 두께(예를 들면 100㎛)보다 충분히 크다. 이 경우, 발광에 의해 생긴 열은, 도 37의 단면 모식도에 도시한 바와 같이, LED칩(802)의 주변부를 제외하고 수지 기판(800)측을 향해 거의 수직 방향으로 유출된다. 또한, 열전도성 기판(801)은, 금속막이나, 절연막을 코팅한 금속막이 이용된다.

이 LED칩(802)의 주변부에서는, 열전도성 기판(801)에서 가로 방향의 열의 유출이 허용되기 때문에 열 유출량이 커진다. 이때, LED칩(802)의 활성층 영역(발광층 영역)에서는, 주변부에 비해 중앙의 영역이 고온으로 되기 때문에, 활성층의 온도가 상승해서 발광 효율이 저하하거나, 또는 근접하는 투명 수지나 형광체가 열화되어 수명이 짧아진다는 문제가 있다.

또한, 상기 1개(또는 복수 개)의 LED칩이 탑재된 발광 장치에서는, LED칩마다의 밝기의 변동이 그대로 발광 장치의 밝기의 변동으로 되기 때문에, 발광 장치의 수율이 나쁘다는 문제가 있다.

또한, 상기 발광 장치에서는, 도 39의 단면 모식도에 도시한 바와 같이, 기판(900) 위에 실장된 LED칩(901)의 영역에 광속이 집중하기 때문에, LED칩(901)을 덮는 수지(902)가 열화되어 발광 효율이 저하함께 함께 수명이 짧아진다는 문제가 있다(도 39에서는 열전도성 기판을 생략).

비특허 문헌 1 : 무라카미겐 저, "제13회 LED?LD용 반도체 패키지 기술의 변천", Semiconductor FPD World, 프레스 저널사, 2009년 5월호, p.114 내지 117(도 5)

따라서, 본 발명의 과제는, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있는 발광 장치 및 그 발광 장치의 제조 방법을 제공하는 것에 있다.

또한, 본 발명의 또 하나 과제는, 상기 발광 장치를 이용함으로써 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있는 조명 장치를 제공하는 것에 있다.

또한, 본 발명의 또 하나 과제는, 상기 발광 장치를 이용함으로써 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있는 백라이트를 제공하는 것에 있다.

상기 과제를 해결하기 위해서, 본 발명의 발광 장치는, 1개당의 발광면의 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 것을 특징으로 한다.

여기서, 상기 복수의 발광 소자는, 원 형상, 타원 형상, 정사각 형상, 직사각 형상, 다각 형상 등의 평탄한 발광면을 갖는 발광 소자에 한하지 않고, 통 형상, 밭이랑 형상, 반구 형상 등의 곡면으로 형성된 발광면을 갖는 발광 소자이어도 된다. 또한, 상기 복수의 발광 소자는, 기판에 직접 접하고 있거나, 또는 기판에 열전도체를 개재해서 접하고 있고, 그 양쪽의 접합 방식을 취한 발광 소자가 조합되어 있어도 좋다.

상기 구성에 따르면, 1개당의 발광면의 면적이 2,500π㎛² 이하인 복수의 발광 소자를 동일 기판의 실장면 위에 배치함으로써, 발광 소자가 기판에 직접 접한 상태(또는 열전도체를 개재해서 간접적으로 접한 상태)에서는, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해져, 발광면의 중심부를 포함해서 발광 소자의 온도가 저하하므로, 발광시의 온도 상승이 억제된다. 그리고, 그러한 미세한 발광 소자를 동일 기판의 실장면 위에 100개 이상 배치함으로써, 밝기 변동을 갖는 복수의 발광 소자를 집합했을 때의 전체의 밝기의 변동을, 1개의 발광 소자의 밝기 변동의 1/10 이하로 저감할 수 있다. 상기 발광 소자의 온도 상승에 의한 발광 효율의 저하량은 소자마다 다르지만, 발광 소자의 1개당의 발광면의 면적을 2,500π㎛² 이하로 함으로써 온도 상승이 억제되어, 발광 효율의 저하량의 변동이 억제되므로, 미세한 발광 소자를 100개 이상 이용함으로 인한 밝기 변동의 저감 효과가 더욱 높아진다. 또한, 발광 소자를 미소화하여, 동일 기판 위에 분산시켜 배치함으로써, 예를 들면 1개의 발광 소자와 동등한 광량을 복수의 미세한 발광 소자에서 얻으면서, 수지에 조사되는 광이 분산되어 광 강도를 약하게 할 수 있어, 수지의 열화를 억제하여 장수명화를 꾀할 수 있다. 이에 의해, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 발광 소자 1개당의 발광면의 면적은 625π㎛² 이하다.

상기 실시 형태에 따르면, 1개당의 발광면의 면적이 625π㎛² 이하인 복수의 발광 소자를 동일 기판의 실장면 위에 배치함으로써, 발광면의 중심부에서의 기판측을 향한 가로 방향의 열 유출이 매우 효율적으로 행해진다. 따라서, 발광시의 온도 상승이 현저하게 억제되어, 발광 장치의 더욱 장수명화와 고효율화가 실현된다.

또한, 일 실시 형태의 발광 장치에서는, 상기 기판의 실장면의 면적은, 상기 복수의 발광 소자의 발광 면적의 총합에 대해 4배 이상이며, 상기 복수의 발광 소자는, 상기 기판의 실장면 위에 대략 균등하게 분산되어 배치되어 있다.

상기 실시 형태에 따르면, 복수의 발광 소자의 발광 면적의 총합에 대해 4배 이상인 면적의 기판의 실장면 위에 복수의 발광 소자를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 발광 소자에 생긴 열의 기판측을 향한 가로 방향의 유출이 효율적으로 행해지는 동시에 온도 분포가 균일해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 예를 들면, 도 40, 도 41에 도시한 바와 같이, 1개당의 발광면의 면적이 2,500π㎛² 이하인 평탄한 정사각형(1변의 길이 a)의 발광면을 갖는 발광 소자(910)를, 정사각 형상의 기판(900) 위에 대략 균등하게 분산해서 배치한다. 이때, 1개당의 발광 소자(910)의 발광 면적(a²)에 대하여, 1개의 발광 소자(910)가 점유하는 기판(900)의 면적을 4배(4a²)로 하면, 종래의 도 39에 도시하는 1개의 발광 소자(LED칩(901))에 비해, 도 40, 도 41에 도시한 바와 같이, 서로 인접하는 발광 소자(910)간의 거리를 충분히 확보하면서, 발광 소자(910)의 발광을 분산시켜 광 강도를 약하게 하여, 수지(912)의 열화를 억제할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 복수의 발광 소자는, 막대 형상이며, 상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대해 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 상에 배치되어 있다.

상기 실시 형태에 따르면, 막대 형상의 복수의 발광 소자의 길이 방향이 기판의 실장면에 대해 평행이 되도록, 복수의 발광 소자를 기판의 실장면 위에 배치함으로써, 직경 방향에 대해 축 방향(길이 방향)의 길이의 비를 크게 할 수 있으므로, 발광 소자의 발광면의 면적이 동일한 조건에서는 발광면이 평탄한 정사각형일 때보다 기판측을 향한 가로 방향의 열 유출이 효율적으로 행해져서, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 막대 형상의 발광 소자는, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 갖는다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 발광 소자 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수가 있어, 코스트를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 복수의 발광 소자는, 발광 다이오드이며, 상기 기판 위에 소정의 간격을 두고 형성된 제1 전극과 제2 전극의 사이에 상기 복수의 발광 다이오드가 접속되고, 상기 복수의 발광 다이오드는, 상기 제1 전극에 애노드가 접속됨과 함께 상기 제2 전극에 캐소드가 접속된 발광 다이오드와, 상기 제1 전극에 캐소드가 접속됨과 함께 상기 제2 전극에 애노드가 접속된 발광 다이오드가 혼재해서 상기 기판 위에 배치되고, 교류 전원에 의해 상기 제1 전극과 상기 제2 전극의 사이에 교류 전압을 인가해서 상기 복수의 발광 다이오드가 구동된다.

상기 실시 형태에 따르면, 다수의 발광 다이오드에 대해 애노드와 캐소드의 방향을 정렬해서 배치할 필요가 없어, 공정을 간략화할 수 있다. 또한, 상기 제1, 제2 전극 사이에 접속하는 복수의 발광 다이오드의 극성을 맞춰서 배열할 필요가 없기 때문에, 제조시에 복수의 발광 다이오드의 극성(방향)을 맞추는 공정이 불필요해져 공정을 간략화할 수 있다. 또한, 발광 다이오드의 극성(방향)을 식별하기 위해서, 발광 다이오드에 마크를 설치할 필요가 없고, 극성 식별을 위해 발광 다이오드를 특별한 형상으로 할 필요가 없어진다. 따라서, 발광 다이오드의 제조 공정을 간략화할 수 있어, 제조 코스트도 억제할 수 있다. 또한, 발광 다이오드의 크기가 작은 경우나 발광 다이오드의 개수가 많은 경우, 극성을 맞춰서 발광 다이오드를 배열하는 것에 비해, 상기 제조 공정을 매우 간략화할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 기판이 방열판 위에 부착되어 있다.

상기 실시 형태에 따르면, 기판을 방열판 위에 부착함으로써, 더욱 방열 효과가 향상된다.

또한, 본 발명의 발광 장치의 제조 방법에서는, 1개당의 발광 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 발광 장치를 제조하는 발광 장치의 제조 방법으로서, 적어도 제1 전극 및 제2 전극을 상기 실장면에 갖는 상기 기판을 작성하는 기판 작성 공정과, 상기 기판 위에 상기 복수의 발광 소자를 포함한 용액을 도포하는 도포 공정과, 적어도 상기 제1 전극과 상기 제2 전극에 전압을 인가하여, 상기 복수의 발광 소자를 적어도 상기 제1 전극 및 상기 제2 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 한다.

상기 구성에 따르면, 적어도 제1 전극 및 제2 전극을 실장면에 갖는 기판을 작성하고, 그 기판 위에 미세한 복수의 발광 소자를 포함한 액체를 도포한다. 그 후, 적어도 제1 전극과 제2 전극에 전압을 인가하여, 미세한 복수의 발광 소자를 적어도 제1 전극 및 제2 전극에 의해 규정되는 위치에 배열시킨다. 이에 의해, 상기 복수의 발광 소자를 기판 위의 소정의 위치에 용이하게 배열시킬 수 있다. 따라서, 종래와 같이 발광 다이오드를 하나하나 기판 위의 소정의 위치에 배치할 필요가 없으며, 다수의 미세한 발광 다이오드를 정밀도 좋게 소정의 위치에 배치시킬 수 있다.

이 발광 장치의 제조 방법에 의해, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화가 가능한 발광 장치를 실현할 수 있다. 또한, 상기 발광 장치의 제조 방법에서는, 미세한 복수의 발광 소자에만 반도체를 이용함으로써, 사용하는 반도체의 양을 적게 할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 배열 공정 후에, 상기 기판을 복수의 분할 기판으로 분할하는 기판 분할 공정을 갖고, 상기 복수의 분할 기판 위의 각각에는, 100개 이상의 상기 발광 소자가 배치되어 있다.

상기 실시 형태에 따르면, 대면적의 기판 위에 복수의 발광 소자를 배열해 두고, 그 기판을 100개 이상의 발광 소자가 각각 배치된 복수의 분할 기판으로 분할하기 때문에, 각 공정을 유동하는 기판수를 적게 해서 크게 코스트를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 적어도 상기 제1 전극 및 상기 제2 전극은, 상기 복수의 발광 소자를 구동하기 위한 전극으로서 이용된다.

상기 실시 형태에 따르면, 적어도 제1 전극 및 제2 전극을, 복수의 발광 소자를 구동하기 위한 전극으로서 이용함으로써, 배선 공정을 간략화해서 코스트를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 배열 공정 후에, 상기 기판 위의 상기 복수의 발광 소자가 배치된 영역에 형광체를 선택적으로 도포하는 형광체 도포 공정을 갖는다.

상기 실시 형태에 따르면, 기판 위에 복수의 발광 소자를 배열한 후, 기판 위의 복수의 발광 소자가 배치된 영역에 형광체를 선택적으로 도포함으로써, 재료비에서 큰 비율을 차지하는 형광체의 사용량을 줄여 코스트를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 복수의 발광 소자는, 막대 형상이며, 상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대해 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 위에 배치되어 있다.

상기 실시 형태에 따르면, 이 발광 장치의 제조 방법은, 전극 사이에 전압을 인가함에 따른 물체의 분극을 이용하고 있기 때문에, 막대 형상의 발광 소자의 양단을 분극시키기가 용이하여, 막대 형상의 발광 소자에 대해 성질이 잘 맞는다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 막대 형상의 발광 소자는, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 갖는다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 발광 소자 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 막대 형상의 발광 소자는, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고, 상기 막대 형상의 발광 소자의 상기 반도체 코어의 일단측이 노출되어 있다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고, 반도체 코어의 일단측이 노출되어 있음으로써, 반도체 코어의 일단측의 노출 부분에 한쪽의 전극을 접속하고, 반도체 코어의 타단측의 반도체층에 전극을 접속하는 것이 가능해져, 양단에 전극을 분리해서 접속할 수 있어, 반도체층에 접속하는 전극과 반도체 코어의 노출 부분이 단락하는 것을 방지하므로, 배선을 용이하게 할 수 있다.

또한, 본 발명의 조명 장치에서는, 상기 중 어느 하나의 발광 장치를 구비한 것을 특징으로 한다.

상기 구성에 따르면, 상기 발광 장치를 이용함으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있다.

또한, 본 발명의 백라이트에서는, 상기 중 어느 하나의 발광 장치를 구비한 것을 특징으로 한다.

이상에서 명백해지는 바와 같이, 본 발명의 발광 장치 및 발광 장치의 제조 방법에 따르면, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명이고 고효율의 발광 장치를 실현할 수 있다.

또한, 본 발명의 조명 장치에 따르면, 상기 발광 장치를 이용함으로써 밝기의 변동을 저감할 수 있는 동시에, 장수명화와 고효율화를 실현할 수 있다.

또한, 본 발명의 백라이트에 따르면, 상기 발광 장치를 이용함으로써 밝기의 변동을 저감할 수 있는 동시에, 장수명화와 고효율화를 실현할 수 있다.

도 1은 본 발명의 제1 실시 형태의 발광 장치에 이용되는 발광 소자의 제조 방법의 공정도다.
도 2는, 도 1에 이은 공정도다.
도 3은, 도 2에 이은 공정도다.
도 4는 본 발명의 제2 실시 형태의 발광 장치에 이용되는 발광 소자의 제조 방법의 공정도다.
도 5는, 도 4에 이은 공정도다.
도 6은, 도 5에 이은 공정도다.
도 7은, 도 6에 이은 공정도다.
도 8은, 도 7에 이은 공정도다.
도 9는, 도 8에 이은 공정도다.
도 10은, 도 9에 이은 공정도다.
도 11은, 도 10에 이은 공정도다.
도 12는, 도 11에 이은 공정도다.
도 13은, 도 12에 이은 공정도다.
도 14는, 도 13에 이은 공정도다.
도 15는, 도 14에 이은 공정도다.
도 16은, 도 15에 이은 공정도다.
도 17은, 도 16에 이은 공정도다.
도 18은 본 발명의 제3 실시 형태의 발광 장치에 이용하는 절연성 기판의 평면도다.
도 19는, 도 18의 XIX-XIX선에서 본 단면 모식도다.
도 20은 상기 막대 형상 구조 발광 소자를 배열하는 원리를 설명하는 도면이다.
도 21a는 상기 막대 형상 구조 발광 소자를 배열할 때에 전극에 부여하는 전위를 설명하는 도면이다.
도 21b는 상기 막대 형상 구조 발광 소자를 배열할 때에 전극에 부여하는 전위를 설명하는 도면이다.
도 22는 상기 막대 형상 구조 발광 소자를 배열한 절연성 기판의 평면도다.
도 23은 본 발명의 제4 실시 형태의 발광 장치의 제조 방법의 공정도다.
도 24는, 도 23에 이은 공정도다.
도 25는, 도 24에 이은 공정도다.
도 26은 본 발명의 제5 실시 형태의 발광 장치의 제조 방법의 공정도다.
도 27은, 도 26에 이은 공정도다.
도 28은, 도 27에 이은 공정도다.
도 29는, 도 28에 이은 공정도다.
도 30은, 도 29에 이은 공정도다.
도 31은, 도 30에 이은 공정도다.
도 32는 본 발명의 제6 실시 형태의 조명 장치에 이용되는 발광 장치의 평면도다.
도 33은 상기 발광 장치의 측면도다.
도 34는 상기 발광 장치를 이용한 조명 장치의 일례로서의 LED 전구의 측면도다.
도 35는 본 발명의 제7 실시 형태의 발광 장치를 이용한 백라이트의 평면도다.
도 36은 종래의 발광 장치의 단면도다.
도 37은 종래의 발광 장치의 열 유출을 설명하기 위한 단면 모식도다.
도 38은 본 발명의 발광 장치의 열 유출을 설명하기 위한 단면 모식도다.
도 39는 종래의 발광 장치의 단면 모식도다.
도 40은 본 발명의 발광 장치의 단면 모식도다.
도 41은 본 발명의 발광 장치의 평면 모식도다.
도 42는 열 시뮬레이션에 이용한 모델을 나타내는 도면이다.
도 43은 LED칩의 직경에 대한 각 부의 온도를 나타내는 도면이다.
도 44는 LED칩의 직경에 대한 발광면의 중심 온도를 나타내는 도면이다.
도 45는 LED칩의 직경에 대한 발광면의 중심 온도와 발광면의 단부 온도의 차를 나타내는 도면이다.
도 46a는 발광 소자의 발광면이 평탄한 원 형상인 경우를 설명하는 도면이다.
도 46b는 발광 소자의 발광면이 평탄한 정사각 형상인 경우를 설명하는 도면이다.
도 46c는 원에 대하여 면적을 일정하게 한 상태에서 미소한 변형을 가했을 경우를 설명하는 도면이다.

우선, 본 발명의 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트의 실시 형태를 설명하기 전에, 본 발명의 발광 장치의 특징에 대해서 설명한다.

본 발명의 발광 장치는, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 것을 특징으로 하고 있고, 상기 복수의 발광 소자는, 원 형상, 타원 형상, 정사각 형상, 직사각 형상, 다각 형상 등의 평탄한 발광면을 갖는 발광 소자에 한하지 않고, 통 형상, 밭이랑 형상, 반구 형상 등의 곡면으로 형성된 발광면을 갖는 발광 소자이어도 된다.

예를 들면, 동일 기판의 실장면 위에 100개 이상 배치된 복수의 발광 소자의 발광면이 평탄한 원 형상일 경우, 발광면의 직경이 100㎛(면적 2,500π㎛²=π×50×50㎛²)를 하회하면, 발광 소자의 발광면의 임의의 점에서 외연까지의 거리가 50㎛ 미만이 되어, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해진다. 그렇기 때문에, 발광면의 중심부를 포함해서 발광 소자의 온도가 저하되므로, 발광시의 온도 상승이 억제된다. 도 38에 발광 소자(803)의 발광면의 직경이 100㎛ 미만일 때의 열 유출을 나타내고 있으며, 도 38에 도시한 바와 같이, 발광 소자(803)의 발광면의 중심부에도 기판측을 향한 가로 방향의 열 유출이 행해진다.

다음으로, 열 시뮬레이션에 의해, 평탄한 원 형상의 발광면을 갖는 발광 소자의 동작시의 온도를 나타낸다. 도 42는, 시뮬레이션에 이용한 모델을 나타내고 있다. 열전도성 기판(850)은, LED를 실장하는 일반적인 기판을 상정하고 있으며, 두께 50㎛의 알루미늄 기판(851)에, 두께 50㎛의 절연을 위한 수지 코팅(852)이 피복되어 있다. 열 도전성 기판(850)은 직경 10cm로 했다. 수지 코팅(852) 위에는, 두께 10㎛의 사파이어 기판 위에 GaN으로 이루어지는 발광층이 형성된, 직경 φ인 LED칩(853)이 배치되어 있다. 여기서, 수지 코팅(852) 위에 배치되는 LED칩(853)의 발광면의 총 면적(40000π㎛²)은, 항상 일정하게 되도록 제약을 부과했다. 즉, LED칩(853)의 직경(φ)이 1/2이 되었을 때는, LED칩(853)의 수를 4배로 늘려, 수지 코팅(852) 위에 대략 균등하게 배치했다. 이것은, LED칩(853)의 직경(φ)을 바꾸어도, 발생하는 열량을 동일하게 하기 위해서다. 열 도전성 기판(850)은 열저항 Rth로 실온(27℃)의 외계와 접속되어 있다. 이 열저항(Rth)은, 열 전도성 기판(850) 아래에 깔리는 수지 기판, 방열 경로에 설치되는 금속, 방열 핀, 및 방열 핀에서 대기로의 각 열저항을 반영하는 것이다.

열 시뮬레이션에 이용한 열 전도율은, 알루미늄 기판(851)이 237W/mK, 수지 코팅(852)이 0.5W/mK, 사파이어 기판이 35W/mK이다. 열저항(Rth)은 75℃/W로 했다. 발광면의 발열 밀도는 10⁶W/m²로 했다.

도 43은, 열 시뮬레이션에 의해 구한 각 부의 온도를 나타내는 그래프다. 도 43에서, "◆"는 정상 상태에서의 발광면의 중심 온도(도 42의 A에서의 온도), "×"는 발광면의 단부 온도(도 42의 B에서의 온도), "■"은 기판 온도(LED칩(853)의 바로 아래에서의 알루미늄 기판(851)의 온도(도 42의 C에서의 온도)이며, LED칩(853)의 직경(φ) 의존을 나타낸다. 여기서, 기판 온도는 직경(φ)이 변해도 그다지 변화하지 않았는데, 이것은 총 발열량을 일정하게 했기 때문이다.

도 44는, 발광면의 중심 온도만을 표시한 그래프다. 여기서, LED칩(853)의 직경이 100㎛(면적 2,500π㎛²=π×50×50㎛²) 이하가 되면, 발광면의 중심 온도가 급속히 저하하는 것을 알 수 있다(도 44의 점선으로 나타내는 발광면의 중심 온도의 저하 경향보다 온도 저하가 현저해진다). 이것은, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해지는 것, 즉 도 38에 나타낸 상태가 실현되어 있음을 시사하고 있다. 발광면의 중심 온도란, 즉 발광 소자 중에서 가장 고온의 부분이기 때문에, 이 온도를 내리는 것은, 발광 소자의 효율을 향상시켜, 주위의 수지나 형광체의 열화를 억제해서 장수명화시키거나 할 수 있음을 의미한다.

도 45는, 발광면의 중심 온도와 발광면의 단부 온도의 차를 표시한 그래프다. 발광면의 중심 온도와 발광면의 단부 온도의 차는, 발광면의 중심 부근에서 얼마만큼 열이 몰려 있는지를 나타내는 지표가 된다. 여기서, LED칩(853)의 직경이 50㎛(면적 625π㎛²=π×25×25㎛²) 이하가 하면, 발광면의 중심 온도와 발광면의 단부 온도의 차가 거의 0이 됨을 알 수 있다(도 44의 점선으로 나타내는 발광면의 중심 온도의 저하 경향보다 온도 저하가 더욱 현저해진다). 즉, LED칩(853)의 직경이 50㎛ 이하일 때, 발광면의 중심 부근에서 전혀 열이 차있지 않아, 기판측을 향한 가로 방향의 열 유출이 매우 효율적으로 행해지는 것을 나타내고 있다. 따라서, 발광시의 온도 상승이 현저하게 억제되어, 더욱 발광 장치의 장수명화와 고효율화가 실현된다.

이제까지, 발광 소자의 발광면이 평탄한 원 형상일 경우를 설명했다(도 46a 참조). 다음으로, 발광 소자가 평탄하며 임의의 형상을 하고 있을 경우를 생각한다. 예를 들면, 발광 소자의 발광면이 평탄한 정사각 형상일 경우, 도 46b에 도시한 바와 같이, 발광면의 1변을 50

㎛(면적 2,500π㎛²=50

×50

㎛)라 할 때, 발광 소자의 발광면의 임의의 점에서 외연까지의 최단 거리가 44.31㎛ 미만이 되어, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해진다. 또한, 도 46c에 도시한 바와 같이, 원에 대하여 면적을 일정하게 한 상태에서, 어떠한 미소한 변형을 가해도, 원의 중심에서 외연까지의 최단 거리는 짧아진다. 즉, 발광 소자의 발광면이 동일 면적이면 평탄한 원 형상일 때가 가장 열이 유출되기 어렵고, 발광면의 면적이 2,500π㎛² 이하이면, 타원 형상, 정사각 형상, 사각 형상, 다각 형상 등의 다른 평탄한 발광면에서는, 발광 소자의 발광면의 임의의 점에서 외연까지의 최단 거리가 반드시 50㎛ 미만이 되어, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해지므로, 발광시의 온도 상승이 억제된다.

또한, 예를 들면, 상기 복수의 발광 소자가 막대 형상이면서 또한 발광면이 원통형일 경우, 발광 소자의 길이 방향이 기판의 실장면에 대하여 평행이 되도록, 발광 소자를 기판의 실장면 위에 배치함으로써, 발광 소자의 발광면의 임의의 점에서 외연까지의 거리는, 평탄한 발광면에서도 훨씬 짧아져서 발광면의 어느 점에서든 기판측을 향한 가로 방향(축의 양측)의 열 유출이 행해지므로, 발광시의 온도 상승이 효과적으로 억제된다.

그리고, 그러한 미세한 발광 소자를 동일 기판의 실장면 위에 100개 이상 배치함으로써, 원하는 광량을 얻고, 또한, 발광시의 온도 상승을 억제할 수 있다.

또한, 통상적으로, 발광 소자마다의 밝기 변동은, 순방향 전압(Vf)의 변동에 의해 50%에 달하는 경우도 있다. 종래에는, 점등 시험에 의해 스펙을 벗어난 발광 소자를 배제하거나, 동일한 밝기의 발광 소자로 그룹을 나누어 사용하거나 하였다. 그러나, X%의 밝기 변동을 갖는 발광 소자를 n개 집합했을 때, 전체의 밝기의 변동은, Y=X/

[%]가 된다. 즉, n=100일 때, 각각의 발광 소자가 50%의 변동을 가지고 있어도 전체의 밝기의 변동은 1/10인 5%가 되어 스펙을 만족시킬 수 있다. 이에 의해, 각각의 발광 소자의 점등 시험이 불필요해져 코스트를 삭감할 수 있다.

또한, 종래에는 발광 소자가 발하는 광에 의해 발광 소자를 덮는 수지가 열화하여, 수명이 짧다는 문제가 있었지만, 본 발명에서는, 발광 소자를 미소화하여, 동일 기판의 실장면 위에 분산시켜 배치함으로써, 예를 들면 1개의 발광 소자와 동등한 광량을 복수의 미세한 발광 소자에서 얻으면서, 수지에 조사되는 광이 분산되어 광 강도를 약하게 할 수 있어, 수지의 열화를 억제해서 장수명화를 꾀할 수 있다.

이와 같이 하여, 본 발명의 발광 장치에서는, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있다.

이하, 본 발명의 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트를 도시하는 실시 형태에 의해 상세하게 설명한다. 이 실시 형태에서는, Si를 도프한 n형 GaN과 Mg를 도프한 p형 GaN을 이용하지만, GaN에 도핑하는 불순물은 이것에 한하지 않는다.

〔제1 실시 형태〕

도 1 내지 도 3은 본 발명의 제1 실시 형태의 발광 장치에 이용되는 발광 소자의 제조 방법의 공정도를 나타내고 있다. 도 1에 나타내는 n형 GaN 기판(1) 위에, 도 2에 도시한 바와 같이, 에피택셜 성장에 의해 p형 InGaN으로 이루어지는 양자 웰층(2)을 성막한 후, 상기 양자 웰층(2) 위에 에피택셜 성장에 의해 p형 GaN층(3)을 성막한다.

다음으로, 도 3에 도시한 바와 같이, 양자 웰층(2)과 p형 GaN층(3)이 형성된 n형 GaN 기판(1)을, 다이싱에 의해 발광 소자의 일례로의 복수의 반도체 칩(10)으로 분할한다. 이 분할된 반도체 칩(10)은, 1변이 50

㎛ 이하인 정사각 형상으로 두께를 10㎛로 하고, 발광면이 평탄한 정사각 형상을 하고 있다. 여기서, 1개당의 반도체 칩(10)의 발광 면적은 2,500π㎛²(=50

×50

㎛) 이하(보다 바람직하게는 625π㎛² 이하)가 된다. 또한, 양자 웰층(2)은, InGaN층과 p형 GaN층의 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자 웰층을 교대로 적층한 다중 양자 웰 구조이어도 된다.

그리고, 이 제1 실시 형태의 발광 장치에서는, 도 3에 나타내는 반도체 칩(10)을 동일 기판의 실장면 위에 대략 균등하게 분산시켜 100개 이상 배치한다.

상기 발광 장치에 따르면, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 반도체 칩(10)을 동일 기판의 실장면 위에 배치함으로써, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해져서, 발광면의 중심부를 포함해서 발광 소자의 온도가 저하하므로, 발광시의 온도 상승이 억제된다. 그리고, 그러한 미세한 반도체 칩(10)을 동일 기판의 실장면 위에 100개 이상 배치함으로써, 밝기 변동을 갖는 복수의 반도체 칩(10)을 집합했을 때의 전체의 밝기의 변동을, 1개의 반도체 칩(10)의 밝기 변동의 1/10 이하로 저감할 수 있다. 상기 반도체 칩(10)의 온도 상승에 의한 발광 효율의 저하량은 소자 마다 다르지만, 반도체 칩(10)의 1개당의 발광면의 면적을 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)로 함으로써 온도 상승이 억제되어, 발광 효율의 저하량의 변동이 억제되므로, 미세한 반도체 칩(10)을 100개 이상 이용함에 따른 밝기 변동의 저감 효과가 더욱 높아진다.

또한, 반도체 칩(10)을 미소화하여, 동일 기판의 실장면 위에 분산시켜 배치함으로써, 예를 들면 1개의 발광 소자와 동등한 광량을 복수의 미세한 반도체 칩(10)에서 얻으면서, 수지에 조사되는 광이 분산되어 광 강도를 약하게 할 수 있어, 수지의 열화를 억제해서 장수명화를 꾀할 수 있다.

이와 같이 하여, 상기 발광 장치에 따르면, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있다.

여기서, 복수의 반도체 칩(10)의 발광 면적의 총합에 대하여 4배 이상의 면적의 기판 위에 복수의 발광 소자를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 발광 소자에 생긴 열의 가로 방향으로의 유출이 효율적으로 행해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

상기 제1 실시 형태에서는, 발광면이 평탄한 정사각 형상의 발광 소자를 이용했지만, 본 발명의 발광 소자는 이것에 한하지 않고, 원 형상, 타원 형상, 사각 형상, 다각 형상 등의 평탄한 발광면을 갖는 발광 소자이어도 좋다.

〔제2 실시 형태〕

도 4 내지 도 17은 본 발명의 제2 실시 형태의 발광 소자의 제조 방법을 순서대로 나타내는 공정도다.

이 제2 실시 형태에서는, 우선, 도 4에 도시한 바와 같이, 준비한 사파이어 기판(101)을 세정한다.

다음으로, 도 5에 도시한 바와 같이, 사파이어 기판(101) 위에 n형 GaN막(102)을 성막한다.

다음으로, 도 6에 도시한 바와 같이, n형 GaN막(102) 위에 마스크층(103)을 피착에 의해 형성한다. 이 마스크층(103)은, 예를 들면, SiN 또는 SiO₂로 제작된다.

다음으로, 상기 마스크층(103) 위에 레지스트층(105)을 도포하여, 노광 및 현상(develop)을 행하고, 또한, 드라이 에칭을 행하여, 도 7에 도시한 바와 같이, 레지스트층(105) 및 마스크층(103)에 구멍(105A, 103A)을 형성한다. 이 구멍(105A, 103A)에 의해, n형 GaN막(102)의 일부(102A)가 노출되어 있다. 상기 마스크층(103)이 성장 마스크가 되고, 마스크층(103)에 형성된 구멍(103A)이 성장 구멍이 된다.

다음으로, 촉매 금속 형성 공정에서, 도 8에 도시한 바와 같이, 레지스트층(105) 위 및 구멍(103A)에 노출된 n형 GaN막(102)의 일부(102A) 위에 촉매 금속(106)을 증착(피착)시킨다. 이 촉매 금속(106)으로서는, 예를 들면, Ni, Fe 등을 채용할 수 있다.

다음으로, 리프트오프에 의해, 레지스트층(105) 및 레지스트층(105) 위의 촉매 금속(106)을 제거하고, 도 9에 도시한 바와 같이, n형 GaN막(102)의 일부(102A) 위의 촉매 금속(106)을 남기고, 다음으로, 세정을 행한다.

다음으로, 반도체 코어 형성 공정에서, 도 10에 도시한 바와 같이, MOCVD(Metal Organic Chemical Vapor Deposition: 유기 금속 기상 성장) 장치를 이용하여, n형 GaN을 결정 성장시켜서 촉매 금속(106)의 존재하에서 단면 거의 6각형인 막대 형상의 반도체 코어(107)를 형성한다. 이 막대 형상의 반도체 코어(107)는, 예를 들면, 길이 25㎛로 성장시킨다. 성장 온도를 800℃ 정도로 설정하고, 성장 가스로서 트리메틸갈륨(TMG) 및 암모니아(NH₃)를 사용하고, n형 불순물 공급용에 실란(SiH₄)을, 캐리어 가스로서 수소(H₂)를 더 공급함으로써, Si를 불순물로 한 n형 GaN의 반도체 코어(107)를 성장시킬 수 있다. 여기서, n형 GaN은, 육방정계의 결정 성장이 되어, 사파이어 기판(101) 표면에 대하여 수직 방향을 c축 방향으로 해서 성장시킴으로써, 6각 기둥 형상의 반도체 코어가 얻어진다. 성장 방향이나 성장 온도 등의 성장 조건에 의존하지만, 성장시키는 반도체 코어의 직경이 수 10nm 내지 수 100nm 정도의 작은 경우에 단면이 거의 원형에 가까운 형상으로 되기 쉬운 경향이 있고, 직경이 0.5㎛ 정도 내지 수 ㎛로 커지면 단면을 거의 6각형으로 성장시키는 것이 용이해지는 경향이 있다.

상기 레지스트층(105)의 구멍(105A), 마스크층(103)의 구멍(103A)을 복수 개 형성하고, 이 복수개의 구멍(105A, 103A)에 노출된 복수 개소의 n형 GaN막(102)의 일부(102A)에 촉매 금속(106)을 형성하여, 복수 개의 막대 형상의 반도체 코어(107)를 형성한다.

다음으로, 도 11에 도시한 바와 같이, MOCVD에 의해, n형 GaN으로 이루어지는 반도체 코어(107) 및 마스크층(103)을 피복하도록, p형 InGaN으로 이루어지는 양자 웰층(108)을 성막한다. 이 양자 웰층(108)은, 발광 파장에 따라서 설정 온도를 750℃로 하고, 캐리어 가스에 질소(N₂), 성장 가스에 TMG 및 NH₃, 트리메틸인듐(TMI)을 공급함으로써, n형 GaN의 반도체 코어(107) 위 및 마스크층(103) 위에 p형 InGaN으로 이루어지는 양자 웰층(108)을 형성할 수 있다. 또한, 이 양자 웰층은, InGaN층과 p형 GaN층의 사이에 전자 블록층으로서 p형 AlGaN층을 넣어도 좋다. 또한, GaN의 장벽층과 InGaN의 양자 웰층을 교대로 적층한 다중 양자 웰 구조이어도 된다.

다음으로, 반도체층 형성 공정에서, 도 11에 도시한 바와 같이, MOCVD에 의해, 양자 웰층(108)의 전체면에 p형 GaN으로 이루어지는 반도체층(110)을 형성한다. 이 반도체층(110)은, 설정 온도를 900℃로 하고, 성장 가스로서 TMG 및 NH₃을 사용하고, p형 불순물 공급용에 Cp₂Mg를 이용함으로써 p형 GaN으로 이루어지는 반도체층(110)을 형성할 수 있다.

상기 MOCVD에 의한 양자 웰층(108) 및 반도체층(110)의 성장에 있어서, 촉매 금속(106)을 붙인 상태에서 성막하기 때문에, 반도체 코어(107)의 측면(107B)을 덮는 부분의 성장 속도에 비해, 촉매 금속(106)과 반도체 코어(107)의 선단면(107A) 사이의 부분의 성장 속도가 빨라, 예를 들면 10 내지 100배가 된다. 구체적 일례로서, 촉매 금속(106)이 부착된 개소의 GaN의 성장 속도가 50 내지 100㎛/시인 것에 반해, 촉매 금속이 부착되지 않은 개소의 GaN의 성장 속도는 1 내지 2㎛/시가 된다. 따라서, 양자 웰층(108), 반도체층(110)은, 그 선단부(108A, 110A)의 막 두께가, 측면부(108B, 110B)의 막 두께에 비해 두꺼워진다.

다음으로, 도 12에 도시한 바와 같이, 촉매 금속 제거 공정에서, 반도체 코어(107) 위의 촉매 금속(106)을 에칭에 의해 제거한 후에 세정을 행하고, 어닐링에 의해 반도체층(110)을 활성으로 한다. 여기서, 상기 반도체 코어(107)의 선단면(107A)을 덮는 양자 웰층(108), 반도체층(110)의 선단부(108A, 110A)의 두께가 반도체 코어(107)의 측면(107B)을 덮는 양자 웰층(108), 반도체층(110)의 측면부(108B, 110B)의 두께보다 두꺼우므로, 금속 제거면의 데미지나 결함이 PN 접합에 악영향을 미치기 어려워진다. 또한, 에칭시에 반도체 코어(107)가 반도체층(110)으로부터 노출되는 것을 방지할 수 있다.

다음으로, 도 13에 도시한 바와 같이, p형 GaN으로 이루어지는 반도체층(110)의 전체면에 도전막(111)을 형성한다. 이 도전막(111)의 재질은, 폴리실리콘, ITO(주석첨가 산화 인듐) 등을 채용할 수 있다. 이 도전막(111)의 막 두께는 예를 들면 200nm로 한다. 그리고, 상기 도전막(111)을 성막한 후, 500℃ 내지 600℃에서 열처리를 행함으로써, p형 GaN으로 이루어지는 반도체층(110)과 도전막(111)의 컨택트 저항을 내릴 수 있다. 또한, 도전막(111)은, 이것에 한하지 않고, 예를 들면 두께 5nm의 Ag/Ni 또는 Au/Ni의 반투명의 적층 금속막 등을 이용해도 된다. 이 적층 금속막의 성막에는 증착법 혹은 스퍼터법을 이용할 수 있다. 또한, 보다 도전층의 저항을 내리기 위해서, ITO에 의한 도전막 위에 Ag/Ni 또는 Au/Ni의 적층 금속막을 적층해도 좋다.

다음으로, 도 14에 도시한 바와 같이, 드라이 에칭의 RIE(반응성 이온 에칭)에 의해, 반도체 코어(107) 위 및 마스크층(103) 위에서 가로 방향으로 연장하는 부분의 도전막(111)을 제거한다. 또한, 상기 RIE에 의해, 반도체 코어(107)의 선단면(107A) 위를 덮는 반도체층(110)의 선단부(110A)를 일정 두께 분만큼 제거한다. 또한, 상기 RIE에 의해, 마스크층(103) 위에서 도전막(111)을 넘어 가로 방향으로 연장하는 영역의 반도체층(110)을 제거한다. 또한, 상기 RIE에 의해, 마스크층(103) 위에서 도전막(111)을 넘어 가로 방향으로 연장하는 영역의 양자 웰층(108)을 제거한다.

상술한 바와 같이, 상기 RIE 전에는, 양자 웰층(108)의 선단부(108A)의 막 두께는, 측면부(108B)의 막 두께에 비해 충분히 두껍고, 반도체층(110)의 선단부(110A)의 막 두께가 측면부(110B)의 막 두께에 비해 충분히 두꺼우므로, 상기 RIE 후에, 선단부에서 반도체 코어(107)가 노출되지는 않는다. 따라서, 상기 RIE에 의해, 반도체 코어(107)의 선단면을 덮는 양자 웰층(108), 반도체층(110)과, 반도체 코어(107)의 측면을 덮는 양자 웰층(108), 반도체층(110), 도전막(111)이 남는다.

다음으로, 도 15에 도시한 바와 같이, 에칭에 의해, 마스크층(103)(도 14에 나타냄)을 제거한다. 이 마스크층(103)이 산화실리콘(SiO₂) 혹은 질화실리콘(Si ₃N₄)으로 구성되어 있을 경우, 불산(HF)을 포함한 용액을 이용함으로써, 용이하게 반도체 코어(107) 및 반도체 코어(107)를 덮는 반도체층(110), 도전막(111)의 부분에 영향을 주지 않고 마스크층(103)을 에칭할 수 있다. 또한, CF₄나 XeF₂를 이용한 드라이 에칭에 의해, 용이하게 반도체 코어(107) 및 반도체 코어(107)를 덮는 반도체층(110), 도전막(111)의 부분에 영향을 주지 않고 마스크층(103)을 에칭할 수 있다. 이에 의해, 반도체 코어(107)는, 사파이어 기판(101)측의 노출 부분(107C)의 외주면이 노출된다.

다음으로, 도 16에 도시한 바와 같이, RIE(반응성 이온 에칭)에 의해, 기초 n형 GaN막(102)을 에칭하고, 사파이어 기판(101) 표면을 노출시킨다. 이에 의해, 반도체 코어(107)에 연속되어 있는 n형 GaN으로 이루어지는 단차부(102B)가 형성된다. 여기서, 선단면(107A) 위의 반도체층(110)과 양자 웰층(108)의 두께가 기초 n형 GaN막(102)의 두께에 비해 충분히 두꺼워지도록 하고 있기 때문에, 상기 RIE에 의해, 반도체 코어(107)의 선단면(107A)이 노출되지 않도록 할 수 있다.

이에 의해, 상기 n형 GaN으로 이루어지는 반도체 코어(107)와 p형 InGaN으로 이루어지는 양자 웰층(108)과 p형 GaN으로 이루어지는 반도체층(110) 및 도전막(111), n형 GaN으로 이루어지는 단차부(102B)로 구성되는 막대 형상 구조의 발광 소자가 사파이어 기판(101) 위에 형성된다.

다음으로, 분리 공정에서, 이소프로필 알코올(IPA) 수용액 중에 기판을 침지하고, 초음파(예를 들면 수 10KHz)를 이용해서 기초 기판(사파이어 기판(101))을 기판 평면을 따라 진동시킴으로써, 기초 기판 위에 세워 설치하는 반도체 코어(107)가 절곡되도록, 양자 웰층(108)과 반도체층(110), 도전막(111)에 덮여진 반도체 코어(107)에 대해 응력이 작용하여, 도 17에 도시한 바와 같이, 양자 웰층(108)과 반도체층(110), 도전막(111)에 덮여진 반도체 코어(107)가 기초 기판으로부터 분리된다.

이렇게 해서, 기초 기판으로부터 분리된 미세한 막대 형상 구조 발광 소자를 제조할 수 있다.

또한, 상기 반도체 코어(107)를 초음파를 이용해서 기판으로부터 분리했지만, 이것에 한하지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡시킴으로써 분리해도 좋다. 이 경우, 간단한 방법으로 기판 위에 설치된 미세한 복수의 막대 형상 구조 발광 소자를 단시간에 분리할 수 있다.

또한, 상기 막대 형상 구조 발광 소자는, 반도체층(110)이 반도체 코어(107)의 외주면으로부터 반경 방향 외향으로 결정 성장하여, 직경 방향의 성장 거리가 짧으면서 또한 결함이 외향으로 빠져나가기 때문에, 결정 결함이 적은 반도체층(110)에 의해 반도체 코어(107)를 덮을 수 있다. 따라서, 특성이 양호한 막대 형상 구조 발광 소자를 실현할 수 있다.

이 발광 소자의 제조 방법에 따르면, 기초 기판으로부터 분리된 미세한 막대 형상 구조 발광 소자(100)를 제조할 수 있다. 또한, 상기 사파이어 기판(101)을 재이용할 수 있다. 또한, 상기 막대 형상 구조 발광 소자(100)는, 사용하는 반도체의 양을 적게 할 수 있어, 발광 소자를 이용한 장치의 박형화와 경량화가 가능하게 되는 동시에, 반도체층(110)으로 덮여진 반도체 코어(107)의 전체 둘레에서 광이 방출됨으로써 발광 영역이 넓어지므로, 발광 효율이 높아 전력 절약적인 발광 장치, 백라이트, 조명 장치 및 표시 장치 등을 실현할 수 있다. 또한, 도 16에 도시한 바와 같이, RIE(반응성 이온 에칭)에 의해, 기초 n형 GaN막(102)을 에칭해서 단차부(102B)를 형성했지만, 이 기초 n형 GaN막(102)의 에칭을 생략하여 단차부(102B)가 없는 기초 n형 GaN막(102)으로부터 반도체 코어(107)를 분리해서, 단차부(102B)를 갖지 않는 막대 형상 구조 발광 소자를 제작해도 좋다.

여기서, 막대 형상 구조 발광 소자(100)의 직경을 1㎛, 길이를 25㎛로 하고 있으므로, 1개당의 막대 형상 구조 발광 소자(100)의 발광 면적, 즉 양자 웰층(108)의 면적은, 대략 (25×π×(0.5)²㎛²-(노출 부분(107C)의 외주 면적))이 된다(2,500π㎛² 이하).

그리고, 이 제2 실시 형태의 발광 장치는, 도 17에 나타내는 막대 형상 구조 발광 소자(100)의 길이 방향이 기판(도시하지 않음)의 실장면에 대해 평행이 되도록, 막대 형상 구조 발광 소자(100)를 동일 기판의 실장면 위에 대략 균등하게 분산시켜 100개 이상 배치한다.

상기 발광 장치에 따르면, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 막대 형상 구조 발광 소자(100)를 동일 기판의 실장면 위에 배치함으로써, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해져서, 발광면의 중심부를 포함해서 발광 소자의 온도가 저하하므로, 발광시의 온도 상승이 억제된다. 그리고, 그러한 미세한 막대 형상 구조 발광 소자(100)를 동일 기판의 실장면 위에 100개 이상 배치함으로써, 밝기 변동을 갖는 복수의 막대 형상 구조 발광 소자(100)를 집합했을 때의 전체의 밝기의 변동을, 1개의 막대 형상 구조 발광 소자(100)의 밝기 변동의 1/10 이하로 저감할 수 있다. 상기 막대 형상 구조 발광 소자(100)의 온도 상승에 의한 발광 효율의 저하량은 소자마다 다르지만, 막대 형상 구조 발광 소자(100)의 1개당의 발광면의 면적을 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)로 함으로써 온도 상승이 억제되어, 발광 효율의 저하량의 변동이 억제되므로, 미세한 막대 형상 구조 발광 소자(100)를 100개 이상 이용함에 따른 밝기 변동의 저감 효과가 더욱 높아진다.

또한, 막대 형상 구조 발광 소자(100)를 미소화하여, 동일 기판의 실장면 위에 분산시켜 배치함으로써, 예를 들면 1개의 발광 소자와 동등한 광량을 복수의 미세한 막대 형상 구조 발광 소자(100)에서 얻으면서, 수지에 조사되는 광이 분산되어 광 강도를 약하게 할 수 있어, 수지의 열화를 억제하여 장수명화를 꾀할 수 있다.

여기서, 복수의 막대 형상 구조 발광 소자(100)의 발광 면적의 총합에 대해 4배 이상인 면적의 기판(도시하지 않음) 위에 복수의 막대 형상 구조 발광 소자(100)를 대략 균등하게 분산하여 배치함으로써, 발광에 의해 막대 형상 구조 발광 소자(100)에 생긴 열의 기판측을 향한 가로 방향의 유출이 효율적으로 행해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 복수의 막대 형상 구조 발광 소자(100)의 길이 방향이 기판(도시하지 않음)의 실장면에 대해 평행이 되도록, 복수의 막대 형상 구조 발광 소자(100)를 기판의 실장면 위에 배치함으로써, 직경 방향에 대해 축 방향(길이 방향)의 길이의 비를 크게 할 수 있으므로, 발광면의 면적이 동일한 조건에서는 발광면이 정사각형일 때보다 기판측을 향한 가로 방향의 열 유출이 효율적으로 행해져서, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 막대 형상의 막대 형상 구조 발광 소자(100)가, 막대 형상의 반도체 코어(107)를 동심 형상으로 둘러싸는 통 형상의 발광면(양자 웰층(108))을 가짐으로써, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)의 복수의 막대 형상 구조 발광 소자(100)가 동일 기판의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 막대 형상 구조 발광 소자(100)의 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수가 있어, 코스트를 삭감할 수 있다.

또한, 막대 형상의 막대 형상 구조 발광 소자(100)가, p형의 막대 형상의 반도체 코어(107)와, 그 반도체 코어(107)의 외주를 덮도록 형성된 n형의 통 형상의 반도체층(110)을 갖고, 반도체 코어(107)의 일단측이 노출되어 있음으로써, 반도체 코어(107)의 일단측의 노출 부분(107C)에 한쪽의 전극을 접속하고, 반도체 코어(107)의 타단측의 반도체층(110)에 전극을 접속하는 것이 가능해져, 양단에 전극을 분리해서 접속할 수 있어, 반도체층(110)에 접속하는 전극과 반도체 코어(107)의 노출 부분(107C)이 단락하는 것을 방지하기 때문에, 배선을 용이하게 할 수 있다.

또한, 상기 반도체 코어(107)의 노출 부분(107C)과 반도체층(110)에 덮여진 피복 부분의 각각의 단면은 육각 형상에 한하는 것이 아니라, 다른 다각형이나 원형의 단면 형상이어도 좋고, 또한, 반도체 코어의 노출 부분과 피복 부분이 상이한 단면 형상이어도 된다.

또한, 이 실시 형태의 발광 소자의 제조 방법에 따르면, 상기 n형의 반도체 코어(107)의 선단면(107A)뿐만 아니라 측면(107B)에도 p형의 반도체층(110)을 형성하기 때문에, pn 접합의 면적을 크게 할 수 있어, 발광 면적을 크게 할 수가 있으며, 발광 효율을 향상할 수 있다. 또한, 상기 촉매 금속(106)을 이용해서 n형의 반도체 코어(107)를 형성하므로, n형의 반도체 코어(107)의 성장 속도를 빠르게 할 수 있다. 이 때문에, 반도체 코어(107)를 종래에 비해 단시간에 길게 할 수 있어, n형의 반도체 코어(107)의 길이와 비례 관계가 되는 발광 면적을 더욱 크게 할 수 있다. 또한, 상기 n형의 반도체 코어(107)의 선단면(107A) 및 측면이 p형의 반도체층(110)으로 덮여지기 때문에, p형의 반도체층(110)을 위한 전극과 n형의 반도체 코어(107)가 단락하는 것을 방지할 수 있다.

또한, 이 실시 형태의 발광 소자의 제조 방법에 따르면, 촉매 금속(106)을 남긴 상태에서 p형의 양자 웰층(108), p형의 반도체층(110)을 형성하므로, n형의 반도체 코어(107)의 형성과 p형의 양자 웰층(108), p형의 반도체층(110)의 형성을 동일 제조 장치 내에서 연속해서 행할 수 있다. 따라서, 공정 삭감, 제조 시간의 단축이 가능하다. 또한, 상기 n형의 반도체 코어(107)를 형성한 후, 이 반도체 코어(107)를 제조 장치 외부로 낼 필요가 없기 때문에, n형의 반도체 코어(107)의 표면에 오염물이 부착되지 않도록 할 수 있어, 소자 특성을 개선할 수 있다. 또한, 상기 n형의 반도체 코어(107)의 형성과 p형의 양자 웰층(108), p형의 반도체층(110)의 형성을 연속해서 행할 수 있기 때문에, 큰 온도 변화나 성장의 정지 등을 회피해서 결정성을 개선할 수 있으며, 소자 특성을 개선할 수 있다. 또한, 상기 n형의 반도체 코어(107)를 형성한 직후에 촉매 금속(106)을 제거하는 에칭을 행하지 않음으로써, n형의 반도체 코어(107)의 표면(즉, p형의 반도체층(110)와의 계면)에 대한 데미지를 없앨 수가 있어, 소자 특성을 개선할 수 있다.

또한, 이 실시 형태에서는, 사파이어 기판(101) 위에 촉매 금속(106)을 붙인 상태에서 n형의 반도체 코어(107)와 p형의 반도체층(110)을 순서대로 형성하기 때문에, 촉매 금속(106)에 접하는 부분의 성장 속도가 촉매 금속(106)에 접하지 않는 부분의 성장 속도에 비해 매우(예를 들면 10 내지 100배) 빨라진다. 따라서, 치수의 종횡비가 높은 발광 소자를 제작할 수 있다. 이 제2 실시 형태에서는, 일례로서, 막대 형상 구조 발광 소자(100)의 직경을 1㎛, 길이를 25㎛로 하고 있다. 또한, 상기 촉매 금속(106) 하에서 n형의 반도체 코어(107)와 p형의 반도체층(110)을 연속해서 적층할 수 있으므로, PN 접합부의 결함을 적게 할 수 있다.

또한, 이 실시 형태의 제조 방법에 따르면, 마스크층(103)을 제거하여, 반도체 코어(107)의 사파이어 기판(101)측의 노출 부분(107C)을 노출시키기 때문에, 반도체층(110)의 에칭량을 적게 할 수 있다. 또한, 상기 막대 형상 구조 발광 소자(100)는, 반도체 코어(107)에 연속되어 있는 n형 GaN으로 이루어지는 단차부(102B)에 의해, 반도체 코어(107)에 대해 용이하게 컨택트를 취할 수 있다. 또한, 상기 막대 형상 구조 발광 소자(100)는, 양자 웰층(108)에 의해 발광 효율을 향상할 수 있다.

또한, 상기 실시 형태에서는, 사파이어 기판(101) 위에 n형 GaN막(102)을 성막했지만, 사파이어 기판(101) 위에 n형 GaN막(102)을 성막하는 공정을 없애고, 사파이어 기판(101) 위에 직접 마스크층(103)을 형성해도 좋다. 또한, 상기 실시 형태에서는, 촉매 금속 제거 공정에서, 반도체 코어(107) 위의 촉매 금속(106)을 에칭에 의해 제거했지만, 이 촉매 금속 제거 공정을 없애고, 촉매 금속(106)을 남긴 채로 도전막(111)을 형성해도 좋다. 또한, 상기 실시 형태에서는, 도 14에 도시한 바와 같이, RIE에 의해, 도전막(111), p형 GaN으로 이루어지는 반도체층(110), 양자 웰층(108)을 에칭했지만, 이 RIE에 의한 에칭 공정을 없애고, 다음의 마스크층(103)을 제거하는 공정에서, 각층을 일제히 리프트오프함으로써 마스크층(103)을 제거해도 좋다.

또한, 상기 제2 실시 형태에서는, MOCVD 장치를 이용해서 반도체 코어(107)를 결정 성장시켰지만, MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어를 형성해도 좋다. 또한, 성장 구멍을 갖는 성장 마스크를 이용해서 반도체 코어를 기판 위에 결정 성장시켰지만, 기판 위에 금속종을 배치하고, 금속종으로부터 반도체 코어를 결정 성장시켜도 된다.

또한, 상기 제2 실시 형태에서는, 반도체층(110)에 덮여진 반도체 코어(107)를, 초음파를 이용해서 사파이어 기판(101)으로부터 분리했지만, 이것에 한하지 않고, 절단 공구를 이용해서 반도체 코어를 기판으로부터 기계적으로 절곡시켜 분리해도 좋다. 이 경우, 간단한 방법으로 기판 위에 설치된 미세한 복수의 막대 형상 구조 발광 소자를 단시간에 분리할 수 있다.

〔제3 실시 형태〕

도 18은 본 발명의 제3 실시 형태의 발광 장치의 제조 방법에 이용하는 절연성 기판의 평면도를 나타내고 있다. 또한, 이 제3 실시 형태의 발광 장치에 이용되는 막대 형상 구조 발광 소자는, 제1, 제2 실시 형태의 발광 소자를 이용해도 좋고, 다른 막대 형상의 발광 소자를 이용해도 된다.

이 제3 실시 형태의 발광 장치에서는, 도 18에 도시한 바와 같이, 우선, 기판 작성 공정에서, 실장면에, 제1, 제2 전극의 일례로서의 금속 전극(201, 202)을 형성한 절연성 기판(200)을 작성한다. 절연성 기판(200)은 유리, 세라믹, 산화알루미늄, 수지와 같은 절연체, 또는 실리콘과 같은 반도체 표면에 실리콘 산화막을 형성하여, 표면이 절연성을 갖는 기판이다. 유리 기판을 이용하는 경우에는, 표면에 실리콘 산화막, 실리콘 질화막과 같은 기초 절연막을 형성하는 것이 바람직하다.

상기 금속 전극(201, 202)은, 인쇄 기술을 이용해서 원하는 전극 형상으로 형성하고 있다. 또한, 금속막 및 감광 체막을 똑같이 적층하여, 원하는 전극 패턴을 노광하고, 에칭해서 형성해도 좋다.

도 18에서는 생략되어 있지만, 금속 전극(201, 202)에는 외부로부터 전위를 공급할 수 있도록 패드를 형성하고 있다.

다음으로, 배열 공정에서, 금속 전극(201, 202)이 대향하는 부분(배열 영역)에 막대 형상 구조 발광 소자를 배열한다. 도 18에서는, 도면을 보기 쉽게 하기 위해서, 막대 형상 구조 발광 소자를 배열하는 배열 영역을 9×3개로 하고 있지만, 실제는 100개 이상의 임의의 개수의 배열 영역으로 한다.

도 19는 도 18의 XIX-XIX선에서 본 단면 모식도다.

우선, 도포 공정에서, 도 19에 도시한 바와 같이, 절연성 기판(200) 위에, 막대 형상 구조 발광 소자(210)를 포함한 이소프로필 알코올(IPA)(211)을 얇게 도포한다. IPA(211) 이외에, 에틸렌글리콜, 프로필렌글리콜, 메탄올, 에탄올, 아세톤, 또는 그것들의 혼합물이어도 좋다. 혹은, IPA(211)는, 다른 유기물로 이루어지는 액체, 물 등을 이용할 수 있다.

단, 액체를 통해 금속 전극(201, 202) 사이에 큰 전류가 흐르게 되면, 금속 전극(201, 202) 사이에 원하는 전압차를 인가할 수 없게 된다. 그러한 경우에는, 금속 전극(201, 202)을 피복하도록, 절연성 기판(200) 표면 전체에, 10nm 내지 30nm 정도의 절연막을 코팅하면 된다.

막대 형상 구조 발광 소자(210)를 포함하는 IPA(211)를 도포하는 두께는, 다음으로 막대 형상 구조 발광 소자(210)를 배열하는 공정에서, 막대 형상 구조 발광 소자(210)가 배열할 수 있도록, 액체 중에서 막대 형상 구조 발광 소자(210)를 이동할 수 있는 두께다. 따라서, IPA(211)를 도포하는 두께는, 막대 형상 구조 발광 소자(210)의 굵기 이상이며, 예를 들면, 수 ㎛ 내지 수 mm이다. 도포하는 두께는 지나치게 얇으면, 막대 형상 구조 발광 소자(210)가 이동하기 어려워지고, 지나치게 두꺼우면, 액체를 건조하는 시간이 길어진다. 또한, IPA의 양에 대하여, 막대 형상 구조 발광 소자(210)의 양은, 1×10⁴개/cm³ 내지 1×10⁷개/cm³가 바람직하다.

막대 형상 구조 발광 소자(210)를 포함하는 IPA(211)를 도포하기 위해서, 막대 형상 구조 발광 소자(210)를 배열시키는 금속 전극의 외주위에 틀을 형성하고, 그 틀 내에 막대 형상 구조 발광 소자(210)를 포함하는 IPA(211)를 원하는 두께가 되도록 충전해도 좋다. 그러나, 막대 형상 구조 발광 소자(210)를 포함하는 IPA(211)가 점성을 갖는 경우에는, 틀을 필요로 하지 않고, 원하는 두께로 도포하는 것이 가능하다.

IPA나 에틸렌글리콜, 프로필렌글리콜, …, 또는 그것들의 혼합물, 혹은 다른 유기물로 이루어지는 액체, 또는 물 등의 액체는, 막대 형상 구조 발광 소자(210)의 배열 공정을 위해서는 점성이 낮을수록 바람직하고, 또 가열에 의해 증발하기 쉬운 것이 바람직하다.

다음으로, 금속 전극(201, 202) 사이에 전위차를 부여한다. 이 제3 실시 형태에서는, 1V의 전위차로 하는 것이 적당했다. 금속 전극(201, 202)의 전위차는, 0.1 내지 10V를 인가할 수 있는데, 0.1V 이하에서는 막대 형상 구조 발광 소자(210)의 배열이 나빠지고, 10V 이상에서는 금속 전극 사이의 절연이 문제가 되기 시작한다. 따라서, 1 내지 5V가 바람직하고, 나아가 1V 정도로 하는 것이 바람직하다.

도 20은 상기 막대 형상 구조 발광 소자(210)가 금속 전극(201, 202) 위에 배열되는 원리를 나타내고 있다. 도 20에 도시한 바와 같이, 금속 전극(201)에 전위(VL)를 인가하고, 금속 전극(202)에 전위(VR)(VL<VR)를 인가하면, 금속 전극(201)에는 음전하가 유기되고, 금속 전극(202)에는 양전하가 유기된다. 거기에 막대 형상 구조 발광 소자(210)가 접근하면, 막대 형상 구조 발광 소자(210)에서, 금속 전극(201)에 가까운 측에 양전하가 유기되고, 금속 전극(202)에 가까운 측에 음전하가 유기된다. 이 막대 형상 구조 발광 소자(210)에 전하가 유기되는 것은 정전 유도에 의한다. 즉, 전계 중에 놓여진 막대 형상 구조 발광 소자(210)는, 내부의 전계가 0이 될 때까지 표면에 전하가 유기되는 것에 의한다. 그 결과, 각 전극과 막대 형상 구조 발광 소자(210) 사이에 정전력에 의해 인력이 작용하고, 막대 형상 구조 발광 소자(210)는, 금속 전극(201, 202) 사이에 생기는 전기력선을 따르는 동시에, 각 막대 형상 구조 발광 소자(210)에 유기된 전하가 거의 동일하므로, 전하에 의한 반발력에 의해, 거의 등간격으로 일정 방향으로 규칙적으로 배열한다. 그러나, 예를 들면, 제2 실시 형태에 나타내는 막대 형상 구조 발광 소자에서는, 반도체층(110)에 덮여진 반도체 코어(107)의 노출 부분측의 방향은 일정하게 되지 않고 랜덤해진다.

이상과 같이, 막대 형상 구조 발광 소자(210)가 금속 전극(201, 202) 사이에 발생한 외부 전계에 의해, 막대 형상 구조 발광 소자(210)에 전하를 발생시켜, 전하의 인력에 의해 금속 전극(201, 202)에 막대 형상 구조 발광 소자(210)를 흡착시키므로, 막대 형상 구조 발광 소자(210)의 크기는, 액체 중에서 이동 가능한 크기일 것이 필요하다. 따라서, 막대 형상 구조 발광 소자(210)의 크기는, 액체의 도포량(두께)에 따라 변화한다. 액체의 도포량이 적은 경우에는, 막대 형상 구조 발광 소자(210)는 나노 오더 크기이어야만 하지만, 액체의 도포량이 많은 경우에는, 마이크로 오더 크기이어도 상관없다.

막대 형상 구조 발광 소자(210)가 전기적으로 중성이 아니라, 플러스 또는 마이너스로 대전하고 있는 경우에는, 금속 전극(201, 202) 사이에 정적인 전위차(DC)를 부여하는 것 만으로는, 막대 형상 구조 발광 소자(210)를 안정적으로 배열할 수 없다. 예를 들면, 막대 형상 구조 발광 소자(210)가 정미(正味)로서 플러스로 대전한 경우에는, 양전하가 유기되어 있는 금속 전극(202)과의 인력이 상대적으로 약해진다. 그 때문에, 막대 형상 구조 발광 소자(210)의 배열이 비대칭으로 된다.

그러한 경우에는, 도 21a, 도 21b에 도시한 바와 같이, 금속 전극(201, 202) 사이에 AC 전압을 인가하는 것이 바람직하다. 도 21a, 도 21b에서는, 금속 전극(202)에 기준 전위를, 금속 전극(201)에는 진폭 VPPL/2의 AC 전압을 인가하고 있다. 이렇게 함으로써, 막대 형상 구조 발광 소자(210)가 대전하고 있을 경우라도, 배열을 대칭으로 유지할 수 있다. 또한, 이 경우의 금속 전극(202)에 부여하는 교류 전압의 주파수는, 10Hz 내지 1MHz로 하는 것이 바람직하고, 50Hz 내지 1kHz로 하는 것이 가장 배열이 안정적이어서 보다 바람직하다. 또한, 금속 전극(201, 202) 사이에 인가하는 AC 전압은, 정현파에 한하지 않고, 구형파, 삼각파, 톱니파 등, 주기적으로 변동하는 것이면 좋다. 또한, VPPL은 1V 정도로 하는 것이 바람직했다.

다음으로, 금속 전극(201, 202) 위에, 막대 형상 구조 발광 소자(210)를 배열시킨 후, 절연성 기판(200)을 가열함으로써, 액체를 증발시켜서 건조시켜, 막대 형상 구조 발광 소자(210)를 금속 전극(201, 202) 사이의 전기력선을 따라 등간격으로 배열시켜 고착시킨다.

도 22는 상기 막대 형상 구조 발광 소자(210)를 배열한 절연성 기판(200)의 평면도를 나타내고 있다. 또한, 도 22에서는, 도면을 보기 쉽게 하기 위해서 막대 형상 구조 발광 소자(210)의 수를 적게 하고 있지만, 실제는 100개 이상의 막대 형상 구조 발광 소자(210)가 동일한 절연성 기판(200) 위에 배치되어 있다.

도 22에 나타내는 막대 형상 구조 발광 소자(210)를 배열한 절연성 기판(200)을, 액정 표시 장치 등의 백라이트에 이용함으로써, 박형화와 경량화가 가능하면서 또한 발광 효율이 높아 전력 절약적인 백라이트를 실현할 수 있다. 또한, 이 막대 형상 구조 발광 소자(210)를 배열한 절연성 기판(200)을 조명 장치로서 이용함으로써, 박형화와 경량화가 가능하면서 또한 발광 효율이 높아 전력 절약적인 조명 장치를 실현할 수 있다.

상기 막대 형상 구조 발광 소자(210)의 pn의 극성은, 한쪽으로 맞추어져 있지 않고, 랜덤하게 배열되어 있다. 이 때문에, 구동시에는 교류 전압에 의해 구동되어, 상이한 극성의 막대 형상 구조 발광 소자(210)가 교대로 발광하게 된다.

또한, 상기 발광 장치의 제조 방법에 따르면, 독립된 전위가 각각 공급되는 2개의 금속 전극(201, 202)을 단위로 하는 배열 영역이 형성된 절연성 기판(200)을 작성하고, 그 절연성 기판(200) 위에, 1개당의 발광 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 막대 형상 구조 발광 소자(210)를 포함한 액체를 도포한다. 그 후, 2개의 금속 전극(201, 202)에 독립된 전압을 각각 인가하고, 미세한 막대 형상 구조 발광 소자(210)를 2개의 금속 전극(201, 202)에 의해 규정되는 위치에 배열시킨다. 이에 의해, 상기 막대 형상 구조 발광 소자(210)를 소정의 절연성 기판(200) 위에 용이하게 배열시킬 수 있다.

따라서, 종래와 같이 발광 다이오드를 하나하나 기판 위의 소정의 위치에 배치할 필요가 없으며, 다수의 미세한 발광 다이오드를 정밀도 좋게 소정의 위치에 배치시킬 수 있다.

이 발광 장치의 제조 방법에 의해, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화가 가능한 발광 장치를 제조할 수 있다.

또한, 상기 발광 장치의 제조 방법에서는, 사용하는 반도체의 양을 적게 할 수 있다. 또한, 상기 막대 형상 구조 발광 소자(210)는, 반도체층으로 덮여진 반도체 코어의 측면 전체로부터 광이 방출됨으로써 발광 영역이 넓어지므로, 발광 효율이 높아 전력 절약적인 발광 장치를 실현할 수 있다.

또한, 상기 발광 장치에서는, 복수의 막대 형상 구조 발광 소자(210)의 발광 면적의 총합에 대하여 4배 이상의 면적인 절연성 기판(200)의 실장면 위에 복수의 발광 소자를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 발광 소자에 생긴 열의 가로 방향에 대한 유출이 효율적으로 행해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 복수의 막대 형상 구조 발광 소자(210)의 길이 방향이 절연성 기판(200)의 실장면에 대해 평행이 되도록, 막대 형상 구조 발광 소자(210)를 절연성 기판(200)의 실장면 위에 배치함으로써, 직경 방향에 대하여 축 방향(길이 방향)의 길이의 비를 크게 할 수 있으므로, 발광면의 면적이 동일한 조건에서는 발광면이 정사각형일 때보다 절연성 기판(200)에 대한 가로 방향의 열 유출이 효율적으로 행해져서, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다. 또한, 이 발광 장치의 제조 방법은, 전극 사이에 전압을 인가함에 따른 물체의 분극을 이용하고 있기 때문에, 막대 형상 구조 발광 소자의 양단을 분극시키기가 용이하여, 막대 형상 구조 발광 소자에 대해 성질이 잘 맞는다.

또한, 상기 막대 형상 구조 발광 소자(210)는, 발광 다이오드로서, 금속 전극(201)(제1 전극)에 애노드가 접속됨과 함께 금속 전극(202)(제2 전극)에 캐소드가 접속된 발광 다이오드와, 금속 전극(201)(제1 전극)에 캐소드가 접속됨과 함께 금속 전극(202)(제2 전극)에 애노드가 접속된 발광 다이오드가 혼재해서 절연성 기판(200) 위에 배치되게 된다. 그리고, 이 발광 장치에서는, 교류 전원에 의해 금속 전극(201)(제1 전극)과 금속 전극(202)(제2 전극) 사이에 교류 전압을 인가해서 복수의 발광 다이오드를 구동함으로써, 다수의 발광 다이오드에 대하여 애노드와 캐소드의 방향을 정렬해서 배치할 필요가 없어, 공정을 간략화할 수 있다.

또한, 적어도 금속 전극(201)(제1 전극) 및 금속 전극(202)(제2 전극)을, 복수의 막대 형상 구조 발광 소자(210)를 구동하기 위한 전극으로서 이용함으로써, 배선 공정을 간략화해서 코스트를 삭감할 수 있다.

상기 제3 실시 형태의 발광 장치의 제조 방법에서는, 막대 형상 구조 발광 소자를 이용했지만, 발광 소자는 이것에 한하지 않고, 원 형상, 타원 형상, 정사각 형상, 사각 형상, 다각 형상 등의 평탄한 발광면을 갖고, 그 발광면이 기판에 대해 평행이 되도록 실장면 위에 배치되는 형태의 발광 소자이어도 좋다. 그러나, 이 제3 실시 형태의 발광 장치의 제조 방법은, 전극 사이에 전압을 인가함에 따른 물체의 분극을 이용하므로, 분극시키기에 용이한 막대 형상의 발광 소자가 바람직하다.

〔제4 실시 형태〕

도 23 내지 도 25는 본 발명의 제4 실시 형태의 발광 장치의 제조 방법의 공정도를 나타내고 있다.

이 제4 실시 형태의 발광 장치의 제조 방법은, 제2 실시 형태와 같은 막대 형상 구조 발광 소자를 동일 기판의 실장면 위에 100개 이상 배치하는 것이다. 이 발광 장치의 제조 방법에 이용하는 막대 형상 구조 발광 소자는, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고, 막대 형상의 발광 소자의 반도체 코어의 일단측이 노출되어 있는 것이면 좋다.

상기 제4 실시 형태의 발광 장치의 제조 방법에서는, 도 23에 도시한 바와 같이, 우선, 기판 작성 공정에서, 실장면에 제1, 제2 전극의 일례로서의 금속 전극(301, 302)을 형성한 절연성 기판(300)을 작성한다.

다음으로, 배열 공정에서, 절연성 기판(300) 위에, 길이 방향이 절연성 기판(300)의 실장면에 대하여 평행이 되도록 100개 이상의 막대 형상 구조 발광 소자(310)를 배치한다. 이 배열 공정에서는, 제3 실시 형태의 발광 장치의 제조 방법과 마찬가지의 방법을 이용하여, 금속 전극(301, 302) 위에, 액체 중의 막대 형상 구조 발광 소자(310)를 배열시킨 후, 절연성 기판(300)을 가열함으로써, 액체를 증발시켜서 건조시켜, 막대 형상 구조 발광 소자(310)를 금속 전극(301, 302) 사이의 전기력선을 따라 등간격으로 배열시켜 고착시킨다.

상기 막대 형상 구조 발광 소자(310)는, 막대 형상의 n형 GaN으로 이루어지는 반도체 코어(311)와, 상기 반도체 코어(311)의 일단측의 부분을 덮지 않고 노출 부분(311a)으로 하도록, 반도체 코어(311)의 노출 부분(311a) 이외의 피복 부분(311b)을 덮는 p형 GaN으로 이루어지는 반도체층(312)을 구비하고 있다. 상기 막대 형상 구조 발광 소자(310)의 일단측의 노출 부분(311a)을 금속 전극(301)에 접속함과 함께, 막대 형상 구조 발광 소자(310)의 타단측의 반도체층(312)을 금속 전극(302)에 접속한다.

다음으로, 도 24에 도시한 바와 같이, 절연성 기판(300) 위에 층간 절연막(303)을 형성하고, 그 층간 절연막(303)을 패터닝해서 금속 전극(301) 위와 금속 전극(302) 위에 컨택트홀(303a)을 각각 형성한다.

다음으로, 도 25에 도시한 바와 같이, 2개의 컨택트홀(303a)을 매립하도록 금속 배선(304, 305)을 형성한다.

이와 같이 하여, 절연성 기판(300)의 실장면 위에 배치된 100개 이상의 막대 형상 구조 발광 소자(310)를 일괄적으로 배치함과 함께, 복수의 막대 형상 구조 발광 소자(310)에 금속 배선을 일괄적으로 접속할 수 있다. 여기서, 막대 형상 구조 발광 소자(310)의 1개당의 발광 면적을 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)로 한다. 또한, 도 23 내지 도 25에서는, 막대 형상 구조 발광 소자(310)의 중앙부가 절연성 기판(300)에서 들뜬 상태로 나타나 있지만, 실제로는, 막대 형상 구조 발광 소자(310)는, 제3 실시 형태의 막대 형상 구조 발광 소자의 배열 방법에서의 IPA 수용액의 건조시에, 절연성 기판(300) 표면과 막대 형상 구조 발광 소자(310)의 간극의 액적이 증발에 의해 축소될 때에 발생하는 스틱션(stiction)에 의해 중앙 부분이 휘어서 절연성 기판(300) 위에 접하고 있다. 또한, 막대 형상 구조 발광 소자(310)가 직접 절연성 기판(300) 위에 접하지 않는 경우라도, 층간 절연막(303)을 개재해서 절연성 기판(300)에 접하게 된다.

또한, 막대 형상 구조 발광 소자(310)의 중앙 부분과 절연성 기판(300) 사이에, 막대 형상 구조 발광 소자(310)를 지지하도록 금속부를 설치하여, 막대 형상 구조 발광 소자(310)의 중앙 부분이 금속부를 개재해서 절연성 기판(300)에 접하도록 해도 된다.

상기 발광 장치의 제조 방법에 따르면, 종래와 같이 발광 다이오드를 하나하나 기판 위의 소정의 위치에 배치할 필요가 없으며, 다수의 미세한 발광 다이오드를 정밀도 좋게 소정의 위치에 배치시킬 수 있어, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화가 가능한 발광 장치를 제조할 수 있다.

상기 발광 장치에서는, 복수의 막대 형상 구조 발광 소자(310)의 발광 면적의 총합에 대하여 4배 이상인 면적의 절연성 기판(300)의 실장면 위에 복수의 막대 형상 구조 발광 소자(310)를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 발광 소자에 생긴 열의 기판측을 향한 가로 방향의 유출이 효율적으로 행해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 복수의 막대 형상 구조 발광 소자(310)의 길이 방향이 절연성 기판(300)의 실장면에 대해 평행이 되도록, 막대 형상 구조 발광 소자(310)를 절연성 기판(300)의 실장면 위에 배치함으로써, 직경 방향에 대하여 축 방향(길이 방향)의 길이의 비를 크게 할 수 있으므로, 발광면의 면적이 동일한 조건에서는 발광면이 정사각형일 때보다 절연성 기판(300)측을 향한 가로 방향의 열 유출이 효율적으로 행해져서, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다. 또한, 이 발광 장치의 제조 방법은, 전극 사이에 전압을 인가함에 따른 물체의 분극을 이용하고 있기 때문에, 막대 형상 구조 발광 소자의 양단을 분극시키기가 용이하여, 막대 형상 구조 발광 소자에 대해 성질이 잘 맞는다.

또한, 상기 복수의 막대 형상 구조 발광 소자(310)는, 노출 부분(311a)이 애노드, 피복 부분(311b)이 캐소드인 발광 다이오드이며, 금속 전극(301)(제1 전극)에 애노드가 접속됨과 함께 금속 전극(302)(제2 전극)에 캐소드가 접속된 발광 다이오드와, 금속 전극(301)(제1 전극)에 캐소드가 접속됨과 함께 금속 전극(302)(제2 전극)에 애노드가 접속된 발광 다이오드가 혼재해서 절연성 기판(300) 위에 배치되게 된다. 그리고, 이 발광 장치에서는, 교류 전원에 의해 금속 전극(301)(제1 전극)과 금속 전극(302)(제2 전극) 사이에 교류 전압을 인가해서 복수의 발광 다이오드를 구동함으로써, 다수의 발광 다이오드에 대하여 애노드와 캐소드의 방향을 정렬해서 배치할 필요가 없어, 공정을 간략화할 수 있다.

또한, 막대 형상 구조 발광 소자(310)가, 막대 형상의 반도체 코어(311)를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 막대 형상 구조 발광 소자(310)가 동일 절연성 기판(300)의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 막대 형상 구조 발광 소자(310)의 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수가 있어, 코스트를 삭감할 수 있다.

또한, 막대 형상 구조 발광 소자(310)가, p형의 막대 형상의 반도체 코어(311)와, 그 반도체 코어(311)의 외주를 덮도록 형성된 n형의 통 형상의 반도체층(312)을 갖고, 반도체 코어(311)의 일단측이 노출되어 있음으로써, 반도체 코어(311)의 일단측의 노출 부분(311a)에 한쪽의 전극을 접속하고, 반도체 코어(107)의 타단측의 반도체층(312)에 전극을 접속하는 것이 가능해져, 양단에 전극을 분리해서 접속할 수 있어, 반도체층(312)에 접속하는 전극과 반도체 코어(311)의 노출 부분(311a)이 단락하는 것을 방지하므로, 배선을 용이하게 할 수 있다.

〔제5 실시 형태〕

도 26 내지 도 31은 본 발명의 제5 실시 형태의 발광 장치의 제조 방법의 공정도를 나타내고 있다. 또한, 도 26 내지 도 30에서는, 발광 장치의 일부만을 나타내고, 도 31에서 발광 장치의 전체상을 나타내고 있다.

이 제5 실시 형태의 발광 장치의 제조 방법은, 제2 실시 형태와 같은 막대 형상 구조 발광 소자를 동일 기판의 실장면 위에 100개 이상 배치하는 것이다. 이 발광 장치의 제조 방법에 이용하는 막대 형상 구조 발광 소자는, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고, 막대 형상의 발광 소자의 반도체 코어의 일단측이 노출되어 있는 것이면 좋다.

이 제5 실시 형태의 발광 장치의 제조 방법에서는, 도 26의 단면도 및 도 27의 평면도에 도시한 바와 같이, 우선, 기판 작성 공정에서, 실장면에 제1, 제2 전극의 일례로서의 금속 전극(401, 402)이 형성된 절연성 기판(400)을 작성한다.

다음으로, 배열 공정에서, 절연성 기판(400) 위에, 길이 방향이 절연성 기판(400)의 실장면에 대하여 평행이 되도록 복수의 막대 형상 구조 발광 소자(410)를 배치한다. 이 배열 공정에서는, 제3 실시 형태의 발광 장치의 제조 방법과 마찬가지의 방법을 이용하여, 금속 전극(401, 402) 위에, 액체 중의 막대 형상 구조 발광 소자(410)를 배열시킨 후, 절연성 기판(400)을 가열함으로써, 액체를 증발시켜서 건조시켜, 막대 형상 구조 발광 소자(410)를 금속 전극(401, 402) 사이의 전기력선을 따라 등간격으로 배열시킨다.

상기 막대 형상 구조 발광 소자(410)는, 막대 형상의 n형 GaN으로 이루어지는 반도체 코어(411)와, 상기 반도체 코어(411)의 일단측의 부분을 덮지 않고 노출 부분(411a)으로 하도록, 반도체 코어(411)의 노출 부분(411a) 이외의 피복 부분(411b)을 덮는 p형 GaN으로 이루어지는 반도체층(412)을 구비하고 있다. 상기 막대 형상 구조 발광 소자(410)의 일단측의 노출 부분(411a)을 금속 전극(401)에 도전성 접착제 등의 금속 잉크로 이루어지는 접착부(403)에 의해 접속함과 함께, 막대 형상 구조 발광 소자(410)의 타단측의 반도체층(412)을 금속 전극(402)에 도전성 접착제 등의 금속 잉크로 이루어지는 접착부(404)에 의해 접속한다. 여기서, 금속 잉크는, 잉크제트법 등에 의해 절연성 기판(400) 위의 소정의 부위에 도포한다.

다음으로, 도 28의 평면도 및 도 29의 단면도에 도시한 바와 같이, 절연성 기판(400) 위의 복수의 막대 형상 구조 발광 소자(410)가 배치된 영역에 형광체(420)를 선택적으로 도포한다(형광체 도포 공정). 여기서, 형광체는, 잉크제트법 등에 의해 절연성 기판(400) 위의 소정의 영역에 도포한다. 또한, 절연성 기판(400) 위의 복수의 막대 형상 구조 발광 소자(410)가 배치된 영역에, 형광체를 포함하는 투명 수지를 선택적으로 도포해도 좋다.

다음으로, 도 30에 도시한 바와 같이, 형광체(420)의 도포 후에, 절연성 기판(400) 위에 투명 수지로 이루어지는 보호막(421)을 형성한다.

이와 같이 하여, 절연성 기판(400)의 실장면 위에 복수의 막대 형상 구조 발광 소자(410)를 일괄적으로 배치함과 함께, 복수의 막대 형상 구조 발광 소자(410)에 금속 배선을 일괄적으로 접속할 수 있다.

그리고, 기판 분할 공정에서, 도 31의 평면도에 도시한 바와 같이, 절연성 기판(400)을 복수의 분할 기판(430)으로 분할한다. 여기서, 복수의 분할 기판(430)의 각각은, 본 발명의 발광 장치로서, 막대 형상 구조 발광 소자(410)가 100개 이상 갖도록, 절연성 기판(400)로부터 분할된다.

또한, 상기 기판 분할 공정에서, 절연성 기판(400)을 적어도 2종류 이상의 형상이 상이한 분할 기판으로 분할해도 좋다.

이 발광 장치의 제조 방법에서는, 막대 형상 구조 발광 소자(410)의 1개당의 발광 면적을 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)로 한다. 또한, 도 26, 도 29, 도 30에서는, 막대 형상 구조 발광 소자(410)의 중앙부가 절연성 기판(400)에서 들뜬 상태로 나타나 있지만, 실제로는, 막대 형상 구조 발광 소자(410)는, 제3 실시 형태의 막대 형상 구조 발광 소자의 배열 방법에서의 IPA 수용액의 건조시에, 절연성 기판(400) 표면과 막대 형상 구조 발광 소자(410)의 간극의 액적이 증발에 의해 축소될 때에 발생하는 스틱션에 의해 중앙 부분이 휘어서 절연성 기판(400) 위에 접하고 있다.

또한, 막대 형상 구조 발광 소자(410)의 중앙 부분과 절연성 기판(400) 사이에, 막대 형상 구조 발광 소자(410)를 지지하도록 금속부를 설치하여, 막대 형상 구조 발광 소자(410)의 중앙 부분이 금속부를 개재해서 절연성 기판(400)에 접하도록 해도 된다.

상기 발광 장치의 제조 방법에 따르면, 종래와 같이 발광 소자를 하나하나 기판 위의 소정의 위치에 배치할 필요가 없으며, 다수의 미세한 발광 소자를 정밀도 좋게 소정의 위치에 배치시킬 수 있어, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화과 고효율화가 가능한 발광 장치를 제조할 수 있다.

상기 발광 장치에서는, 복수의 막대 형상 구조 발광 소자(410)의 발광 면적의 총합에 대하여 4배 이상인 면적의 절연성 기판(400)의 실장면 위에 복수의 막대 형상 구조 발광 소자(410)를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 막대 형상 구조 발광 소자(410)에 생긴 열의 기판측을 향한 가로 방향의 유출이 효율적으로 행해지기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 복수의 막대 형상 구조 발광 소자(410)의 길이 방향이 절연성 기판(300)의 실장면에 대하여 평행이 되도록, 막대 형상 구조 발광 소자(410)를 절연성 기판(400)의 실장면 위에 배치함으로써, 직경 방향에 대하여 축 방향(길이 방향)의 길이의 비를 크게 할 수 있기 때문에, 발광면의 면적이 동일한 조건에서는 발광면이 평탄한 정사각형일 때보다 기판측을 향한 가로 방향의 열 유출이 효율적으로 행해져, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다. 또한, 이 발광 장치의 제조 방법은, 전극 사이에 전압을 인가함에 따른 물체의 분극을 이용하고 있기 때문에, 막대 형상 구조 발광 소자의 양단을 분극시키기가 용이하여, 막대 형상 구조 발광 소자에 대해 성질이 잘 맞는다.

또한, 상기 막대 형상 구조 발광 소자(410)는, 노출 부분(411a)이 애노드, 피복 부분(411b)이 캐소드인 발광 다이오드이며, 금속 전극(401)(제1 전극)에 애노드가 접속됨과 함께 금속 전극(402)(제2 전극)에 캐소드가 접속된 발광 다이오드와, 금속 전극(401)(제1 전극)에 캐소드가 접속됨과 함께 금속 전극(402)(제2 전극)에 애노드가 접속된 발광 다이오드가 혼재해서 절연성 기판(400) 위에 배치되게 된다. 그리고, 이 발광 장치에서는, 교류 전원에 의해 금속 전극(401)(제1 전극)과 금속 전극(402)(제2 전극) 사이에 교류 전압을 인가해서 복수의 발광 다이오드를 구동함으로써, 다수의 발광 다이오드에 대하여 애노드와 캐소드의 방향을 정렬해서 배치할 필요가 없어, 공정을 간략화할 수 있다.

또한, 상기 발광 장치의 제조 방법에 있어서, 복수의 막대 형상 구조 발광 소자(410)를 절연성 기판(400) 위에 배열시키는 배열 공정 후에, 기판 분할 공정에서 절연성 기판(400)을, 100개 이상의 막대 형상 구조 발광 소자(410)가 각각 배치된 복수의 분할 기판(430)으로 분할함으로써, 각 공정을 유동하는 기판수를 적게 해서 대폭 코스트를 삭감할 수 있다.

또한, 절연성 기판(400) 위에 복수의 막대 형상 구조 발광 소자(410)를 배열 한 후, 절연성 기판(400) 위의 복수의 막대 형상 구조 발광 소자(410)가 배치된 영역에 형광체(420)를 선택적으로 도포함으로써, 재료비에서 큰 비율을 차지하는 형광체의 사용량을 줄여 코스트를 삭감할 수 있다.

또한, 막대 형상의 막대 형상 구조 발광 소자(410)가, 막대 형상의 반도체 코어(411)를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)인 복수의 막대 형상 구조 발광 소자(410)가 동일 절연성 기판(400)의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 막대 형상 구조 발광 소자(410)의 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수가 있어, 코스트를 삭감할 수 있다.

〔제6 실시 형태〕

도 32는 본 발명의 제6 실시 형태의 조명 장치에 이용되는 발광 장치의 평면도를 나타내고, 도 33은 상기 발광 장치의 측면도를 나타내고 있다.

이 제6 실시 형태의 조명 장치에 이용되는 발광 장치(500)는, 도 32, 도 33에 도시한 바와 같이, 정사각 형상의 방열판(501) 위에, 100개 이상의 막대 형상 구조 발광 소자(도시하지 않음)가 배치된 원 형상의 절연성 기판(502)이 실장되어 있다. 여기서, 원 형상의 절연성 기판(502)은, 제5 실시 형태의 발광 장치의 제조 방법을 이용해서 제조된 100개 이상의 막대 형상 구조 발광 소자가 배치된 분할 기판이다.

도 34는 도 32, 도 33에 나타내는 발광 장치(500)를 이용한 조명 장치의 일례로서의 LED 전구(510)의 측면도를 나타내고 있다. 이 LED 전구(510)는, 도 34에 도시한 바와 같이, 외부의 소켓에 끼워서 상용 전원에 접속하기 위한 전원 접속부로서의 꼭지쇠(511)와, 그 꼭지쇠(511)에 일단이 접속되고, 타단이 서서히 직경 확장하는 원추 형상의 방열부(512)와, 방열부(512)의 타단측을 덮는 투광부(513)를 구비하고 있다. 상기 방열부(512) 내에, 절연성 기판(502)을 투광부(513)측을 향해 발광 장치(500)를 배치하고 있다.

상기 구성의 조명 장치에 따르면, 도 32, 도 33에 나타내는 발광 장치(500)를 이용함으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 꾀할 수 있는 조명 장치를 실현할 수 있다.

또한, 상기 복수의 막대 형상 구조 발광 소자가 배치된 절연성 기판(502)을 방열판(501) 위에 부착함으로써, 더욱 방열 효과가 향상한다.

〔제7 실시 형태〕

도 35는 본 발명의 제7 실시 형태의 발광 장치를 이용한 백라이트의 평면도를 나타내고 있다.

이 제7 실시 형태의 백라이트(600)는, 도 35에 도시한 바와 같이, 방열판의 일례로서의 장방형의 지지 기판(601) 위에, 복수의 발광 장치(602)가 서로 소정의 간격을 두고 격자 형상으로 실장되어 있다. 여기서, 발광 장치(602)는, 제5 실시 형태의 발광 장치의 제조 방법을 이용해서 제조된 100개 이상의 막대 형상 구조 발광 소자가 배치된 분할 기판이다.

상기 구성의 백라이트에 따르면, 발광 장치(602)를 이용함으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 꾀할 수 있는 백라이트를 실현할 수 있다.

또한, 상기 발광 장치(602)를 지지 기판(601) 위에 부착함으로써, 더욱 방열 효과가 향상한다.

상기 제1 내지 제7 실시 형태에서는, 발광 다이오드를 발광 소자로서 이용한 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트에 대해서 설명했지만, 본 발명의 발광 소자는 발광 다이오드에 한하지 않고, 반도체 레이저, 유기 EL(Electro Luminescence: 일렉트로 루미네센스), 무기 EL(진성 EL) 등의 발광 소자를 이용한 발광 장치, 발광 장치의 제조 방법, 조명 장치 및 백라이트에 본 발명을 적용해도 좋다.

또한, 상기 제2 실시 형태에서는, 반도체 코어 및 반도체층에, GaN을 모재로 하는 반도체를 이용했지만, GaAs, AlGaAs, GaAsP, InGaN, AlGaN, GaP, ZnSe, AlGaInP 등을 모재로 하는 반도체를 이용한 발광 소자에 본 발명을 적용해도 좋다. 또한, 반도체 코어를 n형으로 하고, 반도체층을 p형으로 했지만, 도전형이 반대인 막대 형상 구조 발광 소자에 본 발명을 적용해도 좋다. 또한, 단면이 6각형인 막대 형상의 반도체 코어를 갖는 막대 형상 구조 발광 소자에 대해서 설명했지만, 이것에 한하지 않고, 단면이 원형이나 타원의 막대 형상이어도 좋고, 단면이 다른 다각 형상인 막대 형상의 반도체 코어를 갖는 막대 형상 구조 발광 소자에 본 발명을 적용해도 좋다.

또한, 상기 제2 실시 형태에서는, 막대 형상 구조 발광 소자의 직경을 1㎛로 하고, 길이를 10㎛ 내지 30㎛의 마이크로 오더 크기로 했지만, 직경 또는 길이 중 적어도 직경이 1㎛ 미만인 나노 오더 크기의 소자이어도 좋고, 발광 면적이 2,500π㎛² 이하(보다 바람직하게는 625π㎛² 이하)이면 된다. 상기 막대 형상 구조 발광 소자의 반도체 코어의 직경은 500nm 이상이면서 100㎛ 이하가 바람직하고, 수 10nm 내지 수 100nm의 막대 형상 구조 발광 소자에 비해 반도체 코어의 직경의 변동을 억제할 수 있어, 발광 면적, 즉 발광 특성의 변동을 저감할 수 있어, 수율을 향상할 수 있다.

또한, 막대 형상 구조 발광 소자의 발광 면적의 하한을 규정한다면, 3.14×10^-3㎛²이다(직경 1nm, 길이 1㎛인 막대 형상의 반도체 코어의 외주에 통형상으로 발광면을 형성했을 때의 면적). 또는, 발광 소자가 정사각형의 판 형상이면, 1변이 56nm이다. 어떤 형상의 발광 소자라도 이 이하의 크기는 형성이 곤란하다. 또한, 동일 기판의 실장면 위에 배치하는 발광 소자의 개수의 상한을 규정한다면, 1억개이며, 그 이상은 수율을 유지해서 배열시키는 것이 곤란하다.

또한, 상기 제2 실시 형태에서는, MOCVD 장치를 이용해서 반도체 코어나 캡층을 결정 성장시키고 있지만, MBE(분자선 에피택셜) 장치 등의 다른 결정 성장 장치를 이용해서 반도체 코어나 캡층을 형성해도 좋다.

본 발명의 구체적인 실시 형태에 대해서 설명했지만, 본 발명은 상기의 실시 형태에 한정되는 것은 아니며, 본 발명의 범위 내에서 다양하게 변경해서 실시할 수 있다.

또한, 본 발명의 발광 장치는, 1개당의 발광면의 면적이 900π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 것을 특징으로 한다.

상기 구성에 따르면, 1개당의 발광면의 면적이 900π㎛² 이하인 복수의 발광 소자를 동일 기판의 실장면 위에 배치함으로써, 발광 소자가 기판에 직접 접한 상태(또는 열전도체를 개재해서 간접적으로 접한 상태)에서는, 발광면의 중심부에서도 기판측을 향한 가로 방향의 열 유출이 행해져, 발광면의 중심부를 포함해서 발광 소자의 온도가 저하하므로, 발광시의 온도 상승이 억제된다. 그리고, 그러한 미세한 발광 소자를 동일 기판의 실장면 위에 100개 이상 배치함으로써, 밝기 변동을 갖는 복수의 발광 소자를 집합했을 때의 전체의 밝기의 변동을, 1개의 발광 소자의 밝기 변동의 1/10 이하로 저감할 수 있다. 상기 발광 소자의 온도 상승에 의한 발광 효율의 저하량은 소자마다 다르지만, 발광 소자의 1개당의 발광면의 면적을 900π㎛² 이하로 함으로써 온도 상승이 억제되어, 발광 효율의 저하량의 변동이 억제되므로, 미세한 발광 소자를 100개 이상 이용함에 따른 밝기 변동의 저감 효과가 더욱 높아진다. 또한, 발광 소자를 미소화하여, 동일 기판 위에 분산해서 배치함으로써, 예를 들면 1개의 발광 소자와 동등한 광량을 복수의 미세한 발광 소자에서 얻으면서, 수지에 조사되는 광이 분산되어 광 강도를 약하게 할 수 있어, 수지의 열화를 억제해서 장수명화를 꾀할 수 있다. 이에 의해, 발광시의 온도 상승을 억제하면서 발광을 분산시킴으로써, 밝기의 변동이 적으면서 또한 장수명화와 고효율화를 실현할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 기판의 실장면의 면적은, 상기 복수의 발광 소자의 발광 면적의 총합에 대하여 4배 이상이며, 상기 복수의 발광 소자는, 상기 기판의 실장면 위에 대략 균등하게 분산되어 배치되어 있다.

상기 실시 형태에 따르면, 복수의 발광 소자의 발광 면적의 총합에 대하여 4배 이상의 면적의 기판의 실장면 위에 복수의 발광 소자를 대략 균등하게 분산해서 배치함으로써, 발광에 의해 발광 소자에 생긴 열의 기판측을 향한 가로 방향의 유출이 효율적으로 행해지는 동시에 온도 분포가 균일하게 되기 때문에, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

또한, 예를 들면, 도 40, 도 41에 도시한 바와 같이, 1개당의 발광면의 면적이 900π㎛² 이하인 평탄한 정사각형(1변의 길이 a)의 발광면을 갖는 발광 소자(910)를, 정사각 형상의 기판(900) 위에 대략 균등하게 분산해서 배치한다. 이때, 1개당의 발광 소자(910)의 발광 면적(a²)에 대하여, 1개의 발광 소자(910)가 점유하는 기판(900)의 면적을 4배(4a²)로 하면, 종래의 도 39에 나타내는 1개의 발광 소자(LED칩(901))에 비해, 도 40, 도 41에 도시한 바와 같이, 서로 인접하는 발광 소자(910) 간의 거리를 충분히 확보하면서, 발광 소자(910)의 발광을 분산시켜 광 강도를 약하게 하여, 수지(912)의 열화를 억제할 수 있다.

또한, 일 실시 형태의 발광 장치에서는, 상기 복수의 발광 소자는, 막대 형상이며, 상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대하여 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 위에 배치되어 있다.

상기 실시 형태에 따르면, 막대 형상의 복수의 발광 소자의 길이 방향이 기판의 실장면에 대하여 평행이 되도록, 복수의 발광 소자를 기판의 실장면 위에 배치함으로써, 직경 방향에 대하여 축 방향(길이 방향)의 길이의 비를 크게 할 수 있기 때문에, 발광 소자의 발광면의 면적이 동일한 조건에서는 발광면이 평탄한 정사각형일 때보다 기판측을 향한 가로 방향의 열 유출이 효율적으로 행해져서, 발광시의 온도 상승이 더욱 억제되어, 보다 장수명화, 고효율화를 꾀할 수 있다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 900π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 발광 소자 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수가 있어, 코스트를 삭감할 수 있다.

상기 실시 형태에 따르면, 다수의 발광 다이오드에 대하여 애노드와 캐소드의 방향을 정렬해서 배치할 필요가 없어, 공정을 간략화할 수 있다. 또한, 상기 제1, 제2 전극 사이에 접속하는 복수의 발광 다이오드의 극성을 맞춰서 배열할 필요가 없으므로, 제조시에 복수의 발광 다이오드의 극성(방향)을 맞추는 공정이 불필요해져 공정을 간략화할 수 있다. 또한, 발광 다이오드의 극성(방향)을 식별하기 위해서, 발광 다이오드에 마크를 설치할 필요가 없으며, 극성 식별을 위해 발광 다이오드를 특별한 형상으로 할 필요가 없어진다. 따라서, 발광 다이오드의 제조 공정을 간략화할 수 있어, 제조 코스트도 억제할 수 있다. 또한, 발광 다이오드의 크기가 작은 경우나 발광 다이오드의 개수가 많은 경우, 극성을 맞춰서 발광 다이오드를 배열하는 것에 비해, 상기 제조 공정을 매우 간략화할 수 있다.

또한, 본 발명의 발광 장치의 제조 방법에서는, 1개당의 발광 면적이 900π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 발광 장치를 제조하는 발광 장치의 제조 방법으로서, 적어도 제1 전극 및 제2 전극을 상기 실장면에 갖는 상기 기판을 작성하는 기판 작성 공정과, 상기 기판 위에 상기 복수의 발광 소자를 포함한 용액을 도포하는 도포 공정과, 적어도 상기 제1 전극과 상기 제2 전극에 전압을 인가하여, 상기 복수의 발광 소자를 적어도 상기 제1 전극 및 상기 제2 전극에 의해 규정되는 위치에 배열시키는 배열 공정을 갖는 것을 특징으로 한다.

상기 실시 형태에 따르면, 대면적의 기판 위에 복수의 발광 소자를 배열해 두고, 그 기판을 100개 이상의 발광 소자가 각각 배치된 복수의 분할 기판으로 분할하기 때문에, 각 공정을 유동하는 기판수를 적게 해서 대폭 코스트를 삭감할 수 있다.

또한, 일 실시 형태의 발광 장치의 제조 방법에서는, 상기 복수의 발광 소자는, 막대 형상이며, 상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대하여 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 위에 배치되어 있다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 가짐으로써, 1개당의 발광면의 면적이 900π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있다는 조건의 범위 내에서, 발광 소자 1개당의 발광면의 면적이 증대하여, 소정의 밝기를 얻기 위한 발광 소자수를 삭감할 수 있다.

상기 실시 형태에 따르면, 막대 형상의 발광 소자가, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고, 반도체 코어의 일단측이 노출되어 있음으로써, 반도체 코어의 일단측의 노출 부분에 한쪽의 전극을 접속하고, 반도체 코어의 타단측의 반도체층에 전극을 접속하는 것이 가능해져, 양단에 전극을 분리해서 접속할 수 있어, 반도체층에 접속하는 전극과 반도체 코어의 노출 부분이 단락하는 것을 방지하기 때문에, 배선을 용이하게 할 수 있다.

1 : n형 GaN기판 2 : 양자 웰층
3 : p형 GaN층 10 : 반도체 칩
100 : 막대 형상 구조 발광 소자 101 : 사파이어 기판
102 : n형 GaN막 103 : 마스크층
105 : 레지스트층 106 : 촉매 금속
107 : 반도체 코어 108 : 양자 웰층
110 : 반도체층 111 : 도전막
200 : 절연성 기판 201, 202 : 금속 전극
210 : 막대 형상 구조 발광 소자 211 : IPA
300 : 절연성 기판
310 : 막대 형상 구조 발광 소자 301, 302 : 금속 전극
303 : 층간 절연막 304, 305 : 금속 배선
311 : 반도체 코어 311a : 노출 부분
311b : 피복 부분 312 : 반도체층
400 : 절연성 기판
410 : 막대 형상 구조 발광 소자 401, 402 : 금속 전극
403, 404 : 접착부 411 : 반도체 코어
411a : 노출 부분 411b : 피복 부분
412 : 반도체층 420 : 형광체
421 : 보호막 430 : 발광 장치
500 : 발광 장치 510 : LED 전구
511 : 꼭지쇠 512 : 방열부
513 : 투광부 600 : 백라이트
601 : 지지 기판 602 : 발광 장치

Claims

1개당의 발광 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 것을 특징으로 하는 발광 장치.

제1항에 있어서,
상기 발광 소자 1개당의 발광 면적은 625π㎛² 이하인 것을 특징으로 하는 발광 장치.

제1항 또는 제2항에 있어서,
상기 기판의 실장면의 면적은, 상기 복수의 발광 소자의 발광 면적의 총합에 대해 4배 이상이며,
상기 복수의 발광 소자는, 상기 기판의 실장면 위에 대략 균등하게 분산되어 배치되어 있는 것을 특징으로 하는 발광 장치.

제1항 내지 제3항 중 어느 한 항에 있어서,
상기 복수의 발광 소자는, 막대 형상이며,
상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대해 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 상에 배치되어 있는 것을 특징으로 하는 발광 장치.

제4항에 있어서,
상기 막대 형상의 발광 소자는, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 갖는 것을 특징으로 하는 발광 장치.

제1항 내지 제5항 중 어느 한 항에 있어서,
상기 복수의 발광 소자는, 발광 다이오드이며,
상기 기판 위에 소정의 간격을 두고 형성된 제1 전극과 제2 전극의 사이에 상기 복수의 발광 다이오드가 접속되고,
상기 복수의 발광 다이오드는, 상기 제1 전극에 애노드가 접속됨과 함께 상기 제2 전극에 캐소드가 접속된 발광 다이오드와, 상기 제1 전극에 캐소드가 접속됨과 함께 상기 제2 전극에 애노드가 접속된 발광 다이오드가 혼재해서 상기 기판 위에 배치되고,
교류 전원에 의해 상기 제1 전극과 상기 제2 전극의 사이에 교류 전압을 인가해서 상기 복수의 발광 다이오드가 구동되는 것을 특징으로 하는 발광 장치.

제1항 내지 제6항 중 어느 한 항에 있어서,
상기 기판이 방열판 위에 부착되어 있는 것을 특징으로 하는 발광 장치.

1개당의 발광 면적이 2,500π㎛² 이하인 복수의 발광 소자가 동일 기판의 실장면 위에 100개 이상 배치되어 있는 발광 장치를 제조하는 발광 장치의 제조 방법이며,
적어도 제1 전극 및 제2 전극을 상기 실장면에 갖는 상기 기판을 작성하는 기판 작성 공정과,
상기 기판 위에 상기 복수의 발광 소자를 포함한 용액을 도포하는 도포 공정과,
적어도 상기 제1 전극과 상기 제2 전극에 전압을 인가하여, 상기 복수의 발광 소자를 적어도 상기 제1 전극 및 상기 제2 전극에 의해 규정되는 위치에 배열시키는 배열 공정
을 갖는 것을 특징으로 하는 발광 장치의 제조 방법.

제8항에 있어서,
상기 배열 공정 후에, 상기 기판을 복수의 분할 기판으로 분할하는 기판 분할 공정을 갖고,
상기 복수의 분할 기판 위의 각각에는, 100개 이상의 상기 발광 소자가 배치되어 있는 것을 특징으로 하는 발광 장치의 제조 방법.

제8항 또는 제9항에 있어서,
적어도 상기 제1 전극 및 상기 제2 전극은, 상기 복수의 발광 소자를 구동하기 위한 전극으로서 이용되는 것을 특징으로 하는 발광 장치의 제조 방법.

제8항 내지 제10항 중 어느 한 항에 있어서,
상기 배열 공정 후에, 상기 기판 위의 상기 복수의 발광 소자가 배치된 영역에 형광체를 선택적으로 도포하는 형광체 도포 공정을 갖는 것을 특징으로 하는 발광 장치의 제조 방법.

제8항 내지 제11항 중 어느 한 항에 있어서,
상기 복수의 발광 소자는, 막대 형상이며,
상기 복수의 발광 소자의 길이 방향이 상기 기판의 실장면에 대해 평행이 되도록, 상기 복수의 발광 소자가 상기 기판의 실장면 위에 배치되어 있는 것을 특징으로 하는 발광 장치의 제조 방법.

제12항에 있어서,
상기 막대 형상의 발광 소자는, 막대 형상의 코어를 동심 형상으로 둘러싸는 통 형상의 발광면을 갖는 것을 특징으로 하는 발광 장치의 제조 방법.

제12항 또는 제13항에 있어서,
상기 막대 형상의 발광 소자는, 제1 도전형의 막대 형상의 반도체 코어와, 그 반도체 코어의 외주를 덮도록 형성된 제2 도전형의 통 형상의 반도체층을 갖고,
상기 막대 형상의 발광 소자의 상기 반도체 코어의 일단측이 노출되어 있는 것을 특징으로 하는 발광 장치의 제조 방법.

제1항 내지 제7항 중 어느 한 항의 발광 장치를 구비한 것을 특징으로 하는 조명 장치.

제1항 내지 제7항 중 어느 한 항의 발광 장치를 구비한 것을 특징으로 하는 백라이트.