[go: up one dir, main page]

KR20110116803A - 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법 - Google Patents

표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110116803A
KR20110116803A KR1020100036426A KR20100036426A KR20110116803A KR 20110116803 A KR20110116803 A KR 20110116803A KR 1020100036426 A KR1020100036426 A KR 1020100036426A KR 20100036426 A KR20100036426 A KR 20100036426A KR 20110116803 A KR20110116803 A KR 20110116803A
Authority
KR
South Korea
Prior art keywords
conductive layer
gate
wiring
storage
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020100036426A
Other languages
English (en)
Inventor
손승석
김덕성
나만홍
정지영
박재화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100036426A priority Critical patent/KR20110116803A/ko
Priority to US13/084,360 priority patent/US8520183B2/en
Publication of KR20110116803A publication Critical patent/KR20110116803A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 표시 기판은, 절연 기판과, 상기 절연 기판 상에 제1 방향으로 연장되어 형성된 게이트 배선과, 상기 게이트 배선과 절연되어 교차하며 제2 방향으로 연장되어 형성된 데이터 배선과, 상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 형성된 화소 전극과, 상기 게이트 배선과 동일층 상에 형성되고, 상기 데이터 배선과 절연되어 중첩되고 제2 방향으로 연장된 스토리지 배선을 포함하되, 상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 이루어진다.

Description

표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법 {Display substrate, liquid crystal display device comprising the same and method of manufacturing the same}
본 발명은 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
일반적으로 사용되는 화상 표시 장치로서 음극선관(CRT; Cathode Ray Tube), 액정 표시 장치(LCD: Liquid Crystal Display), PDP 장치(Plasma Display Panel apparatus), 전자 페이퍼 디스플레이(EPD: Electronic Paper Display) 등이 예시된다. 화상 표시 장치는 소형, 경량화 및 저소비전력 등의 요구에 직면하고 있으며, 이에 따라 액정 표시 장치가 활발하게 개발되고 있다.
액정 표시 장치는 컬러필터를 포함하는 컬러필터 기판, 박막 트랜지스터 어레이를 포함하는 박막 트랜지스터 기판 및 두 기판 사이에 개재된 액정층을 포함한다.
본 발명은 게이트 배선 및 스토리지 배선의 단차부에서 발생되는 빛샘을 방지하기 위한 것이다.
본 발명이 해결하고자 하는 과제는, 게이트 배선 및 스토리지 배선의 단차부에서 발생되는 빛샘이 방지되는 표시 기판을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 게이트 배선 및 스토리지 배선의 단차부에서 발생되는 빛샘이 방지되는 액정 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 게이트 배선 및 스토리지 배선의 단차부에서 발생되는 빛샘이 방지되는 표시 기판의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 기판은, 절연 기판과, 상기 절연 기판 상에 제1 방향으로 연장되어 형성된 게이트 배선과, 상기 게이트 배선과 절연되어 교차하며 제2 방향으로 연장되어 형성된 데이터 배선과, 상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 형성된 화소 전극과, 상기 게이트 배선과 동일층 상에 형성되고, 상기 데이터 배선과 절연되어 중첩되고 제2 방향으로 연장된 스토리지 배선을 포함하되, 상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 이루어진다.
상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치는, 절연 기판과, 상기 절연 기판 상에 제1 방향으로 연장되어 형성된 게이트 배선과, 상기 게이트 배선과 절연되어 교차하며 제2 방향으로 연장되어 형성된 데이터 배선과, 상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 형성된 화소 전극과, 상기 게이트 배선과 동일층 상에 형성되고, 상기 데이터 배선과 절연되어 중첩되고 제2 방향으로 연장된 스토리지 배선을 포함하는 제1 표시 기판과, 상기 제1 표시 기판과 대향하고 블랙 매트릭스를 포함하는 제2 표시 기판과, 상기 제1 표시 기판 및 상기 제2 표시 기판 사이에 개재된 액정층을 포함하되, 상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 이루어진다.
상기 해결하고자 하는 또 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 기판의 제조 방법은, 절연 기판 상에 제1 방향으로 연장되는 게이트 배선을 형성하는 단계와, 상기 게이트 배선과 동일층 상에 제2 방향으로 연장되는 스토리지 배선을 형성하는 단계와, 상기 게이트 배선과 절연되어 교차하고, 상기 제2 방향으로 연장되며, 상기 스토리지 배선과 중첩되는 데이터 배선을 형성하는 단계와, 상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 화소 전극을 형성하는 단계를 포함하되, 상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 형성된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판의 배치도이다.
도 2는 도 1의 표시 기판을 I-I’선을 따라 절단한 단면도이다.
도 3은 도 1의 표시 기판을 II-II’선을 따라 절단한 단면도이다.
도 4는 도 3의 ‘A’ 부분을 확대한 것이다.
도 5a는 본 발명의 제1 변형예에 따른 표시 기판의 배치도이다.
도 5b는 도 5a의 표시 기판을 III-III’선을 따라 절단한 단면도이다.
도 6은 도 5a의 표시 기판을 IV-IV’선을 따라 절단한 단면도이다.
도 7은 도 6의 ‘B’ 부분을 확대한 것이다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함되는 컬러필터 기판의 배치도이다.
도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
도 10은 도 9의 V-V’선을 따라 절단한 단면도이다.
도 11a는 본 발명의 제2 변형예에 따른 액정 표시 장치의 배치도이다.
도 11b는 도 11a의 VI-VI’선을 따라 절단한 단면도이다.
도 12는 제 2 실시예 및 제2 변형예에 따른 액정 표시 장치의 빛샘 방지 효과를 설명하기 위한 것이다.
도 13a 내지 도 15b는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 16a 내지 도 17b는 본 발명의 제3 변형예에 따른 표시 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다.
도 18a 및 18b는 본 발명의 일 실시예에 따라 제조된 게이트 배선 또는 스토리지 배선의 사진이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 의한 표시 기판, 이를 포함하는 액정 표시 장치 및 표시 기판의 제조 방법을 설명한다.
먼저, 도 1 내지 도 4를 참조하여, 본 발명의 제1 실시예에 따른 표시 기판을 설명한다. 도 1은 본 발명의 제1 실시예에 따른 표시 기판의 배치도이고, 도 2는 도 1의 표시 기판을 I-I’선을 따라 절단한 단면도이고, 도 3은 도 1의 표시 기판을 II-II’선을 따라 절단한 단면도이고, 도 4는 도 3의 ‘A’ 부분을 확대한 것이다.
본 발명의 제1 실시예에 따른 표시 기판(100)은 제1 절연 기판(10) 상에 형성된 게이트 배선(22a, 24a), 스토리지 배선(28a, 29a), 게이트 절연막(30), 액티브층(40), 저항성 접촉층(55, 56) 및 데이터 배선(62, 65, 66, 67), 보호막(70) 및 화소 전극(82) 등을 포함한다.
제1 절연 기판(10)은 내열성 및 투광성을 가진 물질, 예를 들어 투명 유리 또는 플라스틱으로 이루어질 수 있다.
제1 절연 기판(10) 상에는 실질적으로 제1 방향으로 평행하게 배열된 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)이 형성되어 있다. 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)은 동일한 층, 예를 들어, 제1 절연 기판(10)의 상에 형성될 수 있다.
게이트 배선(22a, 24a)은 실질적으로 제1 방향, 예를 들어 가로 방향으로 배열되어 게이트 신호를 전달하는 게이트선(22a) 및 게이트선(22a)으로부터 돌기 형태로 돌출된 게이트 전극(24a)을 포함한다. 게이트 전극(24a)은 후술하는 소스 전극(65) 및 드레인 전극(66)과 함께 박막 트랜지스터의 삼단자를 구성한다.
스토리지 배선(28a, 29a)은 제1 방향으로 게이트 배선(22a, 24a)과 평행하게 배열된 수평부(28a)와, 수평부(28a) 로부터 실질적으로 제2 방향으로 분지되어 후술하는 데이터 배선(62, 65, 66, 67)과 오버랩되는 수직부(29a)를 포함한다.
스토리지 배선(28a, 29a)은 스토리지 전압을 인가받아 후술하는 화소 전극(82)과 함께 스토리지 캐패시터를 형성할 수 있다.
수평부(28a)는 게이트 배선(22a, 24a), 보다 구체적으로는 게이트선(22a)과 이격되어 평행하게 배열될 수 있다. 수평부(28a)는 후술하는 화소 전극(82)과 오버랩되도록 배치되며, 이에 따라 화소 전극(82)과 수평부(28a) 사이에는 스토리지 캐패시터가 형성될 수 있다.
수직부(29a)는 상술한 수평부(28a)로부터 실질적으로 제2 방향, 예를 들어 세로 방향으로 분지된다. 구체적으로 수평부(28a)는 예를 들어 표시 기판(100)의 장변에 평행하게 가로 방향으로 길게 배열되고, 각각의 수평부(28a)로부터 복수의 수직부(29a)가 분지되어, 표시 기판(100)의 단변에 평행하게 세로 방향으로 배열될 수 있다.
수직부(29a)는 수평부(28a)로부터 분지되어, 수직부(29a)의 말단이 인접 화소의 게이트선(22a)에 인접하도록 형성되지만, 인접 화소의 게이트선(22a)과 전기적으로 연결되지 않도록 이격된다.
수직부(29a)는 후술하는 데이터선(62)과 오버랩되어 광을 차단하는 기능을 수행한다. 이에 의해, 후술할 컬러필터 기판(도 8의 200 참조)상에 형성될 블랙 매트릭스 의 폭을 좁게 형성할 수 있고, 화소의 개구율을 증가시킬 수 있다.
한편, 상술한 광 차단 기능을 수행하기 위하여, 수직부(29a)의 폭(W1)이 데이터선(62)의 폭(W2)보다 넓게 형성될 수 있다. 이에 따라 수직부(29a)의 가장자리는 제2 방향, 예를 들어 세로 방향을 따라 화소 전극(82)과 오버랩되어 백라이트 어셈블리(미도시)로부터 출사된 광이 누설되지 않도록 한다. 즉, 수직부(29a)는 이웃하는 한 쌍의 화소 전극(82)과 오버랩된다. 또한, 수직부(29a)가 화소 전극(82)과 오버랩되므로, 화소 전극(82)과 수직부(29a) 사이에는 스토리지 캐패시터가 형성될 수 있다.
다시 도 1 내지 도 4를 참조하면, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 따위로 이루어질 수 있다. 또한, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)은 물리적 성질이 다른 두 개의 도전막을 포함하는 다중막 구조를 가질 수 있다. 즉, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)은 각각 제1 도전막(22_1, 28_1, 29_1)과 제2 도전막(22_2, 28_2, 29_2)이 적층되어 형성될 수 있다. 이때, 제1 도전막(22_1, 28_1, 29_1)과 제2 도전막(22_2, 28_2, 29_2)은 식각율(etch rate)이 서로 다른 물질로 선택될 수 있다. 예를 들어, 제1 도전막(22_1, 28_1, 29_1)의 식각율이 제2 도전막(22_2, 28_2, 29_2)의 식각율 보다 클 수 있다. 여기서, 제1 도전막(22_1, 28_1, 29_1)은 예를 들어, 티타늄(Ti)을 포함할 수 있고, 제2 도전막(22_2, 28_2, 29_2)은 예를 들어, 구리(Cu)를 포함할 수 있다. 이때, 티타늄(Ti)은 구리(Cu)와 제1 절연 기판(10) 간의 접착력을 향상시킬 수 있다.
한편, 제1 도전막(22_1, 28_1, 29_1)은 제2 도전막(22_2, 28_2, 29_2)과 제1 절연 기판(10) 간의 접착력 개선정도와 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 전기 전도성을 고려하여 300Å이하의 두께로 형성될 수 있다.
한편, 도 2 내지 도 4를 참조하면, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)은 테이퍼 구조를 가질 수 있다. 이때, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 경사면의 경사각(θ1)은 제1 절연 기판(10)의 상면에 대하여 30° 이하일 수 있다. 이에 의해, 이후에 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a) 상부에 형성되는 게이트 절연막(30) 또는 패시베이션막(70) 등의 프로파일이 완만하게 형성될 수 있다. 또한, 이에 의해, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 상부 주변에 형성되는 하부 배향막(미도시) 표면이 절연 기판(10)의 표면과 실질적으로 평행하게 형성될 수 있다.
이때, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)에 포함된 제1 도전막(22_1, 28_1, 29_1)의 경사각은 제2 도전막(22_2, 28_2, 29_2)의 경사각 보다 작을 수 있다. 이는, 제1 도전막(22_1, 28_1, 29_1)의 두께가 제2 도전막(22_2, 28_2, 29_2)의 두께보다 작게 형성될 수 있기 때문이다.
한편, 제1 도전막(22_1, 28_1, 29_1)의 두께가 제2 도전막(22_2, 28_2, 29_2)의 두께에 비하여 작게 형성될 경우, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 경사각(θ1)은 제1 도전막(22_1, 28_1, 29_1)의 경사각에 영향을 받지 않을 수 있다. 즉, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 경사각(θ1)은 주로 제2 도전막(22_2, 28_2, 29_2)의 경사각에 의해 좌우될 수 있다. 이에 따라, 상기의 경우, 제2 도전막(22_2, 28_2, 29_2)의 경사각을 30° 이하로 형성하여야 할 것이다.
이를 통하여 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 상부 주변에 배열된 액정 분자를 기판 편에 대하여 거의 수직하게 배열되도록 유도할 수 있다. 따라서, 어두운 색을 표시할 때, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)이 편광판의 투과축과 평행하지 않더라도 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 단차에 기인하여 발생할 수 있는 빛샘을 최소화할 수 있다. 또한, 이에 의해 액정 표시 장치의 대비비(contrast ratio)를 향상시킬 수 있다. 제1 절연 기판(10) 상에는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연 물질, BCB(BenzoCycloButene), 아크릴계 물질, 폴리이미드와 같은 유기 절연 물질로 이루어진 게이트 절연막(30)이 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)을 덮고 있다.
게이트 절연막(30) 상부의 일부에는 수소화 비정질 규소(hydrogenated amorphous silicon), 다결정 규소, 산화갈륨, 산화인듐, 산화아연 및 산화주석으로 이루어진 군으로부터 선택된 적어도 하나 이상의 금속 산화물을 포함하는 산화물 반도체 또는 도전성 유기물질 등으로 이루어진 액티브층(40)이 형성되어 있다.
액티브층(40)은 섬형, 선형 등과 같이 다양한 형상을 가질 수 있으며, 예를 들어 본 실시예에서와 같이 섬형으로 형성된 경우, 액티브층(40)은 게이트 전극(24a) 상에서 게이트 전극(24a)과 오버랩되며, 후술하는 소스 전극(65), 및 드레인 전극(66) 과 적어도 일부 오버랩된다. 액티브층(40)의 모양은 섬 모양에 한정되지 않고 다양하게 변형될 수 있다. 액티브층(40)이 선형으로 형성되는 경우, 데이터선(62) 아래에 위치하여 게이트 전극(24a) 상부까지 연장된 형상을 가질 수 있다.
액티브층(40)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 또는 p형 불순물이 도핑되어 있는 ITO 따위의 물질로 만들어진 저항성 접촉층(ohmic contact layer)(55. 56)이 형성될 수 있다. 저항성 접촉층(55, 56)은 쌍(pair)을 이루어 액티브층(40) 상에 위치하여, 후술하는 소스 전극(65) 및 드레인 전극(66)과 액티브층(40)의 접촉 특성을 양호하게 한다. 액티브층(40)과, 액티브층(40) 상부에 형성되는 소스 전극(65) 및 드레인 전극(66)의 접촉 특성이 양호한 경우에는 저항성 접촉층(55, 56)은 생략될 수 있다.
액티브층(40) 및 게이트 절연막(30) 상에는 데이터 배선(62, 65, 66, 67)이 형성되어 있다. 데이터 배선(62, 65, 66, 67)은 실질적으로 제2 방향, 예를 들어 주로 세로 방향으로 배열된다. 데이터 배선(62, 65, 66, 67)은 게이트선(22a)과 절연되어 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)으로부터 분지되어 액티브층(40)의 상부까지 연장되어 있는 소스 전극(65), 소스 전극(65)과 분리되어 대향하는 드레인 전극(66)을 포함한다.
데이터선(62)은 세로 방향으로 배열되어 게이트선(22)과 교차하며, 데이터 신호를 인가받는다.
소스 전극(65)은 데이터선(62)으로부터 분지되어 예를 들어, ‘J’자 형상을 가질 수 있으며, 액티브층(40)과 적어도 일부 오버랩된다. 다만, 소스 전극(65)의 형상이 상기의 형상으로 한정되는 것은 아니며, 다양한 형상으로 형성될 수 있다.
드레인 전극(66)의 일단은 예를 들어 ‘J’자 형상인 소스 전극(65)의 오목한 부위에 위치하며, 액티브층(40)과 적어도 일부 오버랩된다.
한편, 드레인 전극(66)의 일단으로부터 연장되어 화소 전극(82)과 전기적으로 연결되는 드레인 전극 확장부(67)는 드레인 전극(66)보다 폭이 넓게 형성될 수 있다. 드레인 전극 확장부(67)는 개구율을 감소시키지 않도록 화소 영역 외부에 형성될 수 있다.
드레인 전극(66)의 일단으로부터 드레인 전극(66)에 이르는 부위는 개구율 감소를 최소화하도록 선형으로 형성되어 스토리지 배선(28a, 29a)의 수평부(28a)와 중첩되도록 형성될 수 있다. 여기서, 화소 영역이란 게이트 배선(22a, 24a)과 데이터 배선(62, 65, 66, 67)에 의해 정의되는 영역을 의미한다. 화소 영역은 백라이트 어셈블리로부터 출사된 빛이 통과하는 영역으로 이해될 수 있다. 따라서, 표시 기판(100)의 화소 영역에 대응하는 컬러필터 기판(도 8의 200 참조)의 컬러필터(도 8의 230 참조) 영역도 화소 영역인 것으로 이해한다.
데이터 배선(62, 65, 66, 67)은 크롬, 몰리브덴 계열의 금속, 탄탈륨 및 티타늄 등 내화성 금속으로 이루어질 수 있으며, 내화성 금속 따위의 하부막(미도시)과 그 위에 위치한 저저항 물질 상부막(미도시)으로 이루어진 다층막 구조를 가질 수도 있다. 다층막 구조의 예로는 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막, 티타늄(Ti) 하부막과 구리(Cu) 상부막으로 이루어진 이중막 및 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(62), 드레인 전극(66) 및 노출된 반도체층(40) 상에는 절연막으로 이루어진 패시베이션막(70)이 형성되어 있다. 여기서 패시베이션막(70)은 질화규소 또는 산화규소로 이루어진 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물 또는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 등으로 이루어질 수 있다. 패시베이션막(70)은 산화규소와 질화규소가 적층된 이중막 구조를 가질 수도 있다. 또한, 패시베이션막(70)은 유기막의 우수한 특성을 살리면서도 노출된 반도체층(40) 부분을 보호하기 위하여 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
패시베이션막(70)에는 드레인 전극 확장부(67)를 드러내는 콘택홀(contact hole)(72)이 형성되어 있다.
패시베이션막(70) 상에는 콘택홀(72)을 통하여 드레인 전극(66)과 전기적으로 접속되는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 일측에 드레인 전극 연결부가 형성될 수 있으며, 이 부위는 콘택홀(72)을 통하여 드레인 전극(66), 구체적으로는 드레인 전극 확장부(67)와 전기적으로 접속되어 드레인 전극(66)을 통해 데이터 전압을 인가받는다. 드레인 전극 연결부는 개구율이 감소되지 않도록 백라이트 어셈블리로부터 광이 출사되는 화소 영역 외부로 돌출될 수 있다.
화소 전극(82)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 도전체 또는 알루미늄 등의 반사성 도전체로 이루어질 수 있다.
다음으로, 도 5a 내지 도 7을 참조하여, 본 발명의 제1 실시예의 변형예(이하, ‘제1 변형예’라 한다.)에 따른 표시 기판을 설명한다.
도 5a는 본 발명의 제1 변형예에 따른 표시 기판의 배치도이고, 도 5b는 도 5a의 표시 기판을 III-III’선을 따라 절단한 단면도이고, 도 6은 도 5a의 표시 기판을 IV-IV’선을 따라 절단한 단면도이고, 도 7은 도 6의 ‘B’ 부분을 확대한 것이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
제1 변형예에 따른 표시 기판(100)은 도 5b 내지 도 7에 나타낸 바와 같이, 제1 실시예의 표시 기판(100)과 다음을 제외하고 기본적으로 동일한 구조를 갖는다. 즉, 도 5b 내지 도 7에 도시된 바와 같이, 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b)은 각각 서로 다른 경계를 갖는 2개 이상의 도전막이 적층된 구조를 갖는다. 도 5b 내지 도 7은 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b)가 예시적으로 이중막 구조인 것을 나타내었다.
도 5b 내지 도 7을 참조하면, 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b)은 각각 제3 도전막(22_3, 28_3, 29_3)과 제4 도전막(22_4, 28_4, 29_4)으로 이루어질 수 있다. 이때, 제3 도전막(22_3, 28_3, 29_3)의 폭은 제4 도전막(22_4, 28_4, 29_4)의 폭 보다 넓게 형성될 수 있다. 또한, 제3 도전막 (22_3, 28_3, 29_3)은 테이퍼 구조를 가질 수 있다. 이때, 제3 도전막 (22_3, 28_3, 29_3)의 경사면의 경사각(θ2)은 제1 절연 기판(10)의 상면에 대하여 30° 이하일 수 있다.
한편, 제3 도전막(22_3, 28_3, 29_3)과 제4 도전막(22_4, 28_4, 29_4)의 폭을 다르게 형성함으로써, 이후에 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b) 상부에 형성되는 게이트 절연막(30) 또는 패시베이션막(70) 등의 프로파일이 상대적으로 보다 완만하게 형성될 수 있다. 이에 의해, 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b)의 상부 주변에 형성되는 하부 배향막(미도시) 표면이 절연 기판(10)의 표면과 실질적으로 평행하게 형성될 수 있다. 이에 의한 빛샘 방지 효과는 제1 실시예에서 설명한 바와 실질적으로 동일하므로, 반복되는 설명은 생략한다.
다음으로, 도 1 및 도 8 내지 도 10을 참조하여, 본 발명의 제2 실시예에 따른 액정 표시 장치를 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치에 포함되는 컬러필터 기판의 배치도이고, 도 9는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 10은 도 9의 V-V’선을 따라 절단한 단면도이다.
도 8 내지 도 10을 참조하면, 제2 실시예에 따른 액정 표시 장치는 표시 기판(100) 컬러필터 기판(200) 및 액정층(300)을 포함할 수 있다. 제2 실시예에 따른 액정 표시 장치에 포함된 표시 기판(100)은 상기 설명한 제1 실시예의 표시 기판(100)과 실질적으로 동일한 것이므로, 반복되는 설명은 생략하기로 한다.
컬러필터 기판(200)은 제2 절연 기판(210) 상에 형성된 블랙 매트릭스(220), 컬러필터(230), 오버코트막(미도시), 및 공통 전극(240) 등을 포함하며, 표시 기판(100)과 대향하도록 배치된다.
컬러필터 기판(200)의 제2 절연 기판(210)은 내열성 및 투광성을 가진 물질, 예를 들어 투명 유리 또는 플라스틱으로 이루어질 수 있다.
본 실시예의 절연 기판(210) 상에는 예를 들어 크롬(Cr) 등의 불투명 물질로 이루어진 블랙 매트릭스(220)가 형성되어 화소 영역을 구획한다.
블랙 매트릭스(220)는 제1 방향 및 제2 방향으로 매트릭스 형상으로 배치되며, 제2 방향, 예를 들어 세로 방향의 폭(W3)은 스토리지 배선(28a, 29a)의 수직부(29a)의 폭(W4) 보다 좁게 형성될 수 있다. 즉, 스토리지 배선(28a, 29a)의 수직부(29a)가 광차단 기능을 수행함으로써, 블랙 매트릭스(220)의 폭을 줄일 수 있다. 이에 의해, 화소의 개구율이 증가될 수 있다. 이를 위해, 스토리지 배선(28a, 29a)의 수직부(29a)와 블랙 매트릭스(220)는 중첩되도록 배치될 수 있다. 또한, 블랙 매트릭스(220)의 좌우 경계는 스토리지 배선(28a, 29a)의 수직부(29a)의 좌우 경계 내에 위치할 수 있다.
블랙 매트릭스(220)에 의해 구획된 화소 영역에는 순차적으로 적색, 녹색, 청색의 컬러필터(230)가 형성되어 있다. 컬러필터(230)는 서로 다른 컬러의 빛을 투과시키는 물질로 이루어져, 특정한 파장대의 빛만을 통과시키는 역할을 한다.
컬러필터(230)는 스트라이프(stripe), 모자이크(mosaic) 및 델타(delta) 형상 등으로 배치될 수 있으나, 본 실시예에서는 스트라이프 형상의 컬러필터(230)를 예로 들어 설명한다. 스트라이프 형상의 컬러필터(230)는 제2 방향 예를 들어 세로 방향으로 동일한 컬러의 컬러필터(230)가 배치된다. 즉, 제1 방향, 예를 들어 가로 방향으로 임의의 n 번째(단, n은 자연수) 컬러필터는 적색 컬러필터일 수 있고, n+1 번째 컬러필터는 녹색 컬러필터일 수 있으며, n+2 번째 컬러필터는 청색 컬러필터일 수 있다.
컬러필터(230) 상에는 유기 물질로 이루어진 오버코트막(미도시)이 형성될 수 있다. 오버코트막 상에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어진 공통 전극(240)이 형성되어 있다. 또한, 도시하지는 않았으나, 표시 기판(100)과 컬러필터 기판(200) 사이에는 표시 기판(100)과 컬러필터 기판(200)이 일정 간격을 유지할 수 있도록 스페이서가 형성될 수 있다.
한편, 스페이서에 의해 유지되는 간격에 액정층(300)이 개재된다. 즉, 액정층(300)은 표시 기판(100)과 컬러필터 기판 (200) 사이에 개재된다. 화소 전극(82)과 공통 전극(240) 사이의 전압차에 의해 투과율이 조절된다.
다음으로, 도 8, 도 11a 및 도 11b를 참조하여, 본 발명의 제2 실시예의 변형예(이하, ‘제2 변형예’라 한다.)를 설명한다.
도 11a는 본 발명의 제2 변형예에 따른 액정 표시 장치의 배치도이고, 도 11b는 도 11a의 VI-VI’선을 따라 절단한 단면도이다. 설명의 편의상, 상기 제2 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
도 8, 도 11a 및 도 11b를 참조하면, 제2 변형예에 따른 액정 표시 장치는 표시 기판(100) 컬러필터 기판(200) 및 액정층(300)을 포함할 수 있다. 제2 변형예에 따른 액정 표시 장치에 포함된 표시 기판(100)은 상기 설명한 제1 변형예의 표시 기판(100)과 실질적으로 동일한 것이므로, 반복되는 설명은 생략하기로 한다.
제2 변형예에 따른 액정 표시 장치는 도 11a 및 11b에 나타낸 바와 같이, 제2 실시예의 액정 표시 장치와 다음을 제외하고 기본적으로 동일한 구조를 갖는다.
즉, 도 11a 및 도 11b에 도시된 바와 같이, 게이트 배선(22b, 24b) 및 스토리지 배선(28b, 29b)은 각각 서로 다른 경계를 갖는 2개 이상의 도전막이 적층된 구조를 갖는다. 이에 대한 설명은 제1 변형예에서 설명한 사항과 동일하므로 생략한다.
다음으로, 도 12를 참조하여 본 발명의 제 2 실시예 및 제2 변형예에 따른 액정 표시 장치의 빛샘 방지 효과를 설명한다. 도 12는 제 2 실시예 및 제2 변형예에 따른 액정 표시 장치의 빛샘 방지 효과를 설명하기 위한 것이다.
T1은 본 발명의 제2 실시예 및 제2 변형예의 액정 표시 장치에 포함된 스토리지 배선(28a, 28b, 29a, 29b)의 수직부(29a, 29b)의 양측 경계(X1, X2)에서 휘도를 측정한 결과를 나타낸 것이다. 즉, 스토리지 배선(28a, 28b, 29a, 29b)의 수직부(29a, 29b)의 경사면의 경사각(θ1, θ2)이 30°이하인 경우이다.
T2는 본 발명의 실시예 및 변형예가 아닌 비교예에 따른 액정 표시 장치에 포함된 스토리지 배선의 수직부의 양측 경계(X1, X2)에서 휘도를 측정한 결과를 나타낸 것이다. 즉, 스토리지 배선의 수직부(29a, 29b)의 경사면의 경사각이 30°를 초과한 경우이다.
도 12를 참조하면, T1의 경우 T2의 경우보다 스토리지 배선(28a, 28b, 29a, 29b)의 수직부(29a, 29b)의 양측 경계(X1, X2)에서 휘도가 상대적으로 낮은 것을 알 수 있다. 즉, 본 발명의 제2 실시예 및 제2 변형예와 같이, 스토리지 배선(28a, 28b, 29a, 29b)의 수직부(29a, 29b)의 경사면의 경사각(θ1, θ2)이 30°이하로 형성될 경우, 스토리지 배선(28a, 28b, 29a, 29b)의 수직부(29a, 29b)의 양측 경계(X1, X2)에서 비교예에 비해 상대적으로 빛샘을 최소화할 수 있음을 알 수 있다. 이에 의해, 본 발명의 제2 실시예 및 제2 변형예에 따른 액정 표시 장치의 대비비(contrast ratio)가 비교예에 따른 액정 표시 장치의 대비비보다 향상될 수 있다.
다음으로, 도 2, 도 3 및 도 13a 내지 도 15b를 참조하여 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 설명한다.
도 13a 내지 도 15b는 본 발명의 제3 실시예에 따른 표시 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
먼저, 도 13a 및 13b를 참조하면, 제1 절연 기판(10) 상에 제1 도전층(20_1)과 제2 도전층(20_2)을 순차로 적층하여 게이트 배선 및 스토리지 배선 형성용 도전층(20)을 형성한다. 이때, 제2 도전층(20_2)은 제1 도전층(20_1)에 비하여 식각율(etch rate)이 큰 물질로 형성될 수 있다. 예를 들어, 제1 도전층(20_1)은 스퍼터링이나 화학 기상 증착법(Chemical Vapor Deposition; CVD)을 이용하여 티타늄(Ti)으로 형성될 수 있고, 제2 도전층(20_2)은 구리(Cu)로 형성될 수 있다.
계속해서, 도 14a 및 도 14b를 참조하면, 게이트 배선 및 스토리지 배선 형성용 도전층(20)을 식각하여 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)를 형성한다. 여기서, 제1 도전층(20_1)과 제2 도전층(20_2)을 동시에 식각할 수 있다. 이에 의해, 제1 도전층(20_1)은 제1 도전막(22_1, 28_1, 29_1)으로 형성되고, 제2 도전층(20_2)은 제2 도전막(22_2, 28_2, 29_2)으로 형성될 수 있다.
한편, 제2 도전층(20_2)의 식각율이 제1 도전층(20_1)의 식각율보다 크면, 제2 도전층(20_1)의 식각이 제1 도전층(20_1)의 식각보다 상대적으로 활발히 일어날 수 있다. 즉, 식각율에 따라 제2 도전층(20_1)과 제1 도전층(20_1)이 서로 다른 속도로 식각될 수 있다. 예를 들어, 제1 도전층(20_1)이 티타늄(Ti)이고, 제2 도전층(20_2)이 구리(Cu)로 형성된 경우, 티타늄(Ti)과 구리(Cu)를 동시에 식각할 수 있는 식각액을 사용하여 티타늄(Ti)과 구리(Cu)를 식각한다. 이때, 상기 식각액에 대한 티타늄(Ti)과 구리(Cu)의 식각율이 서로 다르므로, 티타늄(Ti)과 구리(Cu)가 서로 다른 속도로 식각될 수 있다. 이에 의해, 티타늄(Ti)으로 이루어진 제1 도전층(20_1)과 구리(Cu)로 이루어진 제2 도전층(20_2)은 각각 테이퍼 구조를 갖는 제1 도전막(22_1, 28_1, 29_1) 및 제2 도전막(22_2, 28_2, 29_2)으로 형성될 수 있다, 이때, 제1 도전층(20_1)과 제2 도전층(20_2)은 습식 식각에 의해 식각될 수 있다.
한편, 제1 도전막(22_1, 28_1, 29_1) 및 제2 도전막(22_2, 28_2, 29_2)이 테이퍼 구조로 형성될 수 있으므로, 이들을 포함하는 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)도 테이퍼 구조로 형성될 수 있다, 이때, 게이트 배선(22a, 24a) 및 스토리지 배선(28a, 29a)의 경사면의 경사각(θ1)은 제1 절연 기판(10)의 상면에 대하여 30° 이하로 형성될 수 있다.
계속해서, 도 15a 및 도 15b를 참조하면, 게이트 배선(22a, 24a)과 스토리지 배선(28a, 29a) 상에 예를 들어 화학 기상 증착법을 이용하여 산화 실리콘(SiO2) 또는 질화규소(SiNx)로 게이트 절연막(30)을 형성한다. 계속해서, 게이트 절연막(30) 상에 순차적으로 액티브층(40), 저항성 접촉층(55, 56), 데이터 배선(62, 65, 66, 67) 및 패시베이션막(70)을 형성한다. 계속해서, 패시베이션막(70)에 콘택홀(72)을 형성한 후, 예를 들어, ITO를 스퍼터링등의 방법으로 적층한 후 패터닝하여 화소 전극(82)을 형성하여 도 2 및 도 3과 같은 표시 기판(100)을 형성한다.
다음으로, 도 5b, 도 6 및 도 16a 내지 도 17b를 참조하여 본 발명의 제3 실시예의 변형예(이하, ‘제3 변형예’라 한다.)에 따른 표시 기판의 제조 방법을 설명한다.
도 16a 내지 도 17b는 본 발명의 제3 변형예에 따른 표시 기판의 제조 방법을 공정 단계별로 나타낸 단면도이다. 설명의 편의상, 상기 제1 실시예의 도면에 나타낸 각 부재와 동일 기능을 갖는 부재는 동일 부호로 나타내고, 따라서 그 설명은 생략한다.
먼저, 도 16a 및 도 16b를 참조하면, 도 14a 및 도 14b의 결과물에서, 제2 도전막(22_2, 28_2, 29_2)을 추가로 식각한다. 이에 의해, 제4 도전막(22_4, 28_4, 29_4)가 형성된다. 한편, 제3 도전막(22_3, 28_3, 29_3)과 제1 도전막(22_1, 28_1, 29_1)은 실질적으로 동일하다.
한편, 제2 도전막(22_2, 28_2, 29_2)을 추가로 식각하여 형성된 제4 도전막(22_4, 28_4, 29_4)의 폭은 제3 도전막(22_3, 28_3, 29_3)의 폭보다 좁게 형성된다.
한편, 제3 도전막(22_3, 28_3, 29_3)과 제4 도전막(22_4, 28_4, 29_4)은 다음과 같은 방법으로도 형성될 수 있다, 도 13a 및 도 13b의 제2 도전층(20_2)을 먼저 식각하여 제3 도전막(22_3, 28_3, 29_3)을 형성한다. 이후, 제1 도전층(20_1)을 식각하여 제4 도전막(22_4, 28_4, 29_4)을 형성한다. 이때, 제2 도전층(20_2)은 습식 식각(wet etch)에 의해 식각될 수 있고, 제1 도전층(20_1)은 건식 식각(dry etch)될 수 있다.
상기 2가지의 방법중 어느 방법에 의하더라도, 제3 도전막(22_3, 28_3, 29_3)은 테이퍼 구조를 갖도록 형성된다. 이때, 제3 도전막(22_3, 28_3, 29_3)의 경사면의 경사각은 30°이하로 형성될 수 있다. 또한 제3 도전막(22_3, 28_3, 29_3)의 폭보다 제4 도전막(22_4, 28_4, 29_4)의 폭을 작게 형성하여 게이트 배선 및 스토리지 배선이 계단 구조를 갖게 하면서 테이퍼 구조를 이중으로 형성하여 완만한 프로파일을 갖게 할 수 있다.
계속해서, 도 16a 및 16b의 결과물 상에 순차적으로 게이트 절연막(30), 액티브층(40), 저항성 접촉층(55, 56), 데이터 배선(62, 65, 66, 67) 및 패시베이션막(70)을 형성한다. 계속해서, 패시베이션막(70)에 콘택홀(72)을 형성한 후, 예를 들어, ITO를 스퍼터링등의 방법으로 적층한 후 패터닝하여 화소 전극(82)을 형성하여 도 5b 및 도 6과 같은 표시 기판(100)을 형성한다.
한편, 도 18a 및 도 18b는 본 발명의 일 실시예에 따라 제조된 게이트 배선 또는 스토리지 배선의 사진이다.
도 18a 및 도 18b를 참조하면, 본 발명의 일 실시예에 따라 제조된 게이트 배선 또는 스토리지 배선은 제1 도전막과 제2 도전막을 포함할 수 있다. 이때, 제1 도전막은 예를 들어 티타늄(Ti)로 형성될 수 있고, 제2 도전막은 예를 들어, 구리(Cu)로 형성될 수 있다.
이때, 게이트 배선 또는 스토리지 배선의 측면은 테이퍼 구조로 형성되어 있다. 또한, 게이트 배선 또는 스토리지 배선의 테이퍼 각은 30° 이하일 수 있다. 구체적으로, 도 18a의 게이트 배선 또는 스토리지 배선은 25.7°의 테이퍼 각을 갖고, 도 18b의 게이트 배선 또는 스토리지 배선은 21.0°의 테이퍼 각을 갖는다.
한편, 게이트 배선 또는 스토리지 배선의 제1 도전막은 예를 들어, 200Å의 두께로 형성될 수 있고, 제2 도전막은 예를 들어, 2000Å으로 형성될 수 있다.
한편, 게이트 배선 또는 스토리지 배선은 티타늄(Ti) 및 구리(Cu)를 동시에 식각할 수 있는 식각액을 사용하여 형성될 수 있다. 이때, 상기 식각액에 대한 티타늄(Ti)과 구리(Cu)의 식각율이 서로 다르므로, 티타늄(Ti)과 구리(Cu)가 서로 다른 속도로 식각될 수 있다. 이에 의해, 측면이 테이퍼 구조인 게이트 배선 또는 스토리지 배선이 형성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
22: 게이트선 24: 게이트 전극
30: 게이트 절연막 40: 액티브층
55, 56: 저항성 접촉층 62: 데이터선
65: 소스 전극 66: 드레인 전극
67: 드레인 전극 확장부 70: 보호막
72: 콘택홀 82: 화소 전극

Claims (24)

  1. 절연 기판;
    상기 절연 기판 상에 제1 방향으로 연장되어 형성된 게이트 배선;
    상기 게이트 배선과 절연되어 교차하며 제2 방향으로 연장되어 형성된 데이터 배선;
    상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 형성된 화소 전극; 및
    상기 게이트 배선과 동일층 상에 형성되고, 상기 데이터 배선과 절연되어 중첩되고 제2 방향으로 연장된 스토리지 배선;을 포함하되,
    상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 이루어진 표시 기판.
  2. 제1 항에 있어서,
    상기 게이트 배선과 데이터 배선은 순차적으로 적층된 제1 도전막 및 제2 도전막을 포함하되, 상기 제2 도전막의 식각율(etch rate)이 상기 제1 도전막의 식각율 보다 큰 표시 기판.
  3. 제2 항에 있어서,
    상기 제1 도전막은 30°이하의 경사각을 갖는 표시 기판.
  4. 제3 항에 있어서,
    상기 제2 도전막의 폭은 상기 제1 도전막의 폭보다 좁은 표시 기판.
  5. 제4 항에 있어서,
    상기 제1 도전막은 300Å 이하의 두께를 가지는 표시 기판.
  6. 제4 항에 있어서,
    상기 제2 도전막은 30°이하의 경사각을 갖는 표시 기판.
  7. 제6 항에 있어서,
    상기 제1 도전막의 경사각은 상기 제2 도전막의 경사각보다 작은 표시 기판.
  8. 제2 항에 있어서,
    상기 제1 도전막은 Ti를 포함하고, 상기 제2 도전막은 Cu를 포함하는 표시 기판.
  9. 절연 기판과, 상기 절연 기판 상에 제1 방향으로 연장되어 형성된 게이트 배선과, 상기 게이트 배선과 절연되어 교차하며 제2 방향으로 연장되어 형성된 데이터 배선과, 상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 형성된 화소 전극과, 상기 게이트 배선과 동일층 상에 형성되고, 상기 데이터 배선과 절연되어 중첩되고 제2 방향으로 연장된 스토리지 배선을 포함하는 제1 표시 기판;
    상기 제1 표시 기판과 대향하고 블랙 매트릭스를 포함하는 제2 표시 기판; 및
    상기 제1 표시 기판 및 상기 제2 표시 기판 사이에 개재된 액정층;을 포함하되,
    상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 이루어진 액정 표시 장치.
  10. 제9 항에 있어서,
    상기 게이트 배선과 데이터 배선은 순차적으로 적층된 제1 도전막 및 제2 도전막을 포함하되, 상기 제2 도전막의 식각율(etch rate)이 상기 제1 도전막의 식각율 보다 큰 액정 표시 장치.
  11. 제10 항에 있어서,
    상기 제1 도전막은 30°이하의 경사각을 갖는 액정 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 도전막의 폭은 상기 제1 도전막의 폭보다 좁은 액정 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 도전막은 300Å 이하의 두께를 가지는 액정 표시 장치.
  14. 제12 항에 있어서,
    상기 제2 도전막은 30°이하의 경사각을 갖는 액정 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 도전막의 경사각은 상기 제2 도전막의 경사각보다 작은 액정 표시 장치.
  16. 제10 항에 있어서,
    상기 제1 도전막은 Ti를 포함하고, 상기 제2 도전막은 Cu를 포함하는 액정 표시 장치.
  17. 절연 기판 상에 제1 방향으로 연장되는 게이트 배선을 형성하는 단계;
    상기 게이트 배선과 동일층 상에 제2 방향으로 연장되는 스토리지 배선을 형성하는 단계;
    상기 게이트 배선과 절연되어 교차하고, 상기 제2 방향으로 연장되며, 상기 스토리지 배선과 중첩되는 데이터 배선을 형성하는 단계; 및
    상기 게이트 배선과 상기 데이터 배선에 의해 정의된 화소 영역 상에 화소 전극을 형성하는 단계;를 포함하되,
    상기 게이트 배선과 상기 스토리지 배선은 30°이하의 경사각을 갖는 테이퍼 구조로 형성되는 표시 기판의 제조 방법.
  18. 제17 항에 있어서,
    상기 게이트 배선을 형성하는 단계 및 상기 스토리지 배선을 형성하는 단계는,
    상기 절연 기판 상에 제1 도전층을 형성하는 단계;
    상기 제1 도전막 상에 제2 도전층을 형성하는 단계;를 포함하되,
    상기 제2 도전층의 식각율(etch rate)은 상기 제1 도전층의 식각률보다 큰 표시 기판의 제조 방법.
  19. 제18 항에 있어서,
    상기 제1 도전층은 Ti를 포함하고, 상기 제2 도전층은 Cu를 포함하는 표시 기판의 제조 방법.
  20. 제18 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층을 동시에 식각하여 제1 도전막과 제2 도전막을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  21. 제20 항에 있어서,
    상기 제1 도전막 및 상기 제2 도전막은 30°이하의 경사각을 갖는 표시 기판의 제조 방법.
  22. 제20 항에 있어서,
    상기 제2 도전막을 추가로 식각하는 단계를 더 포함하는 표시 기판의 제조 방법.
  23. 제18 항에 있어서,
    상기 제2 도전층을 식각하고 순차적으로 상기 제1 도전층을 식각하는 단계를 더 포함하는 표시 기판의 제조 방법.
  24. 제23 항에 있어서,
    상기 제2 도전층은 습식 식각(wet etch)에 의해 식각되고, 상기 제1 도전층은 건식 식각(dry etch)에 의해 식각되는 표시 기판의 제조 방법.
KR1020100036426A 2010-04-20 2010-04-20 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법 Ceased KR20110116803A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100036426A KR20110116803A (ko) 2010-04-20 2010-04-20 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
US13/084,360 US8520183B2 (en) 2010-04-20 2011-04-11 Display substrate, liquid crystal display including the display substrate, and method of manufacturing the display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100036426A KR20110116803A (ko) 2010-04-20 2010-04-20 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110116803A true KR20110116803A (ko) 2011-10-26

Family

ID=44787965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100036426A Ceased KR20110116803A (ko) 2010-04-20 2010-04-20 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8520183B2 (ko)
KR (1) KR20110116803A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988624B2 (en) * 2011-06-23 2015-03-24 Apple Inc. Display pixel having oxide thin-film transistor (TFT) with reduced loading
CN202473922U (zh) * 2012-03-16 2012-10-03 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
US9041002B2 (en) * 2013-07-11 2015-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd TFT-LCD array substrate and display device each with data line on common electrode line having larger dimension than the data line
KR102210524B1 (ko) 2013-11-13 2021-02-03 삼성디스플레이 주식회사 표시패널
CN104932157B (zh) * 2015-06-18 2018-07-17 武汉华星光电技术有限公司 一种阵列基板及液晶显示器
CN105280633B (zh) * 2015-11-30 2019-01-01 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
CN107037655A (zh) * 2017-05-26 2017-08-11 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示器件
CN107579081B (zh) * 2017-09-27 2020-04-03 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
CN111244117B (zh) * 2020-04-24 2020-07-28 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112433414A (zh) * 2020-12-01 2021-03-02 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
JP2024008438A (ja) * 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100925455B1 (ko) * 2002-08-19 2009-11-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR100895306B1 (ko) * 2002-11-14 2009-05-07 삼성전자주식회사 액정 표시 장치용 기판
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein

Also Published As

Publication number Publication date
US8520183B2 (en) 2013-08-27
US20110255045A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
KR20110116803A (ko) 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
KR101216688B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP4356750B2 (ja) 液晶表示装置及びその製造方法
KR20120080885A (ko) 액정 표시 장치
KR20130033400A (ko) 액정 표시 장치
US7817214B2 (en) Liquid crystal display device
CN114280868A (zh) 一种显示基板、显示面板和显示装置
KR102054000B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
CN101201516B (zh) 增大开口率的lcd
KR20160128518A (ko) 표시장치 및 그 제조방법
KR101992341B1 (ko) 액정 표시 장치
US20080055504A1 (en) Making dual side displays
KR20100065876A (ko) 액정 표시 장치 및 이의 제조 방법
EP1795950A1 (en) Liquid crystal display and manufacturing method therefor
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
TWI444737B (zh) 平面內切換型液晶顯示面板及其製造方法
KR101171056B1 (ko) 액정 표시 장치
KR102262431B1 (ko) 액정 표시 장치
KR101201969B1 (ko) 액정 표시 장치
US9459505B2 (en) Display device and manufacturing method thereof
KR100525442B1 (ko) 액정표시소자 및 그의 제조방법
KR20080100642A (ko) 액정 표시 장치
KR20080069798A (ko) 액정 표시 장치
US9798201B2 (en) Liquid crystal display device and method of manufacturing the same
KR20070077922A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100420

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20150223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20100420

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160614

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20161128

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20160614

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20161128

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20160803

Comment text: Amendment to Specification, etc.

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170118

Patent event code: PE09021S01D

AMND Amendment
PX0601 Decision of rejection after re-examination

Comment text: Decision to Refuse Application

Patent event code: PX06014S01D

Patent event date: 20170725

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20170320

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20170118

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20161228

Comment text: Decision to Refuse Application

Patent event code: PX06011S01I

Patent event date: 20161128

Comment text: Amendment to Specification, etc.

Patent event code: PX06012R01I

Patent event date: 20160803

Comment text: Notification of reason for refusal

Patent event code: PX06013S01I

Patent event date: 20160614