[go: up one dir, main page]

KR102054000B1 - 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 - Google Patents

박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 Download PDF

Info

Publication number
KR102054000B1
KR102054000B1 KR1020130109370A KR20130109370A KR102054000B1 KR 102054000 B1 KR102054000 B1 KR 102054000B1 KR 1020130109370 A KR1020130109370 A KR 1020130109370A KR 20130109370 A KR20130109370 A KR 20130109370A KR 102054000 B1 KR102054000 B1 KR 102054000B1
Authority
KR
South Korea
Prior art keywords
gate line
layer including
pixel electrode
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130109370A
Other languages
English (en)
Other versions
KR20150030326A (ko
Inventor
서오성
임태경
강현호
김형준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130109370A priority Critical patent/KR102054000B1/ko
Priority to US14/171,986 priority patent/US9646996B2/en
Publication of KR20150030326A publication Critical patent/KR20150030326A/ko
Priority to US15/471,969 priority patent/US10288966B2/en
Application granted granted Critical
Publication of KR102054000B1 publication Critical patent/KR102054000B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 상부에 형성된 게이트선 및 화소 전극. 게이트선 및 화소 전극위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 층, 반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 보호막 상부에 형성된 공통 전극을 포함하며, 상기 게이트선은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고, 상기 화소 전극은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 상부막으로 이루어져 있다. 본 발명 실시예에 따른 박막 트랜지스터 표시판은 게이트선의 티타늄 포함 하부막과 구리 포함 상부막 사이에 IZO 중간막을 삽입함으로써, 게이트선의 반사도를 최소화 할 수 있다. 상기 박막 트랜지스터 표시판을 액정 표시 장치에 적용하는 경우, 게이트선의 노출에 의한 반사문제를 해결하여 박막 트랜지스터 표시판을 상부 기판으로 사용함으로써 표시 장치의 베젤을 최소화할 수 있다.

Description

박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 {THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD THERROF}
본 발명은 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법에 대한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
최근 스마트폰 및 태블릿 PC에서 대형화면을 선호하는 경향이 나타남에 따라, 액정 표시 장치의 베젤(bezel)을 최소화 하려는 시도가 계속되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 게이트선에 IZO 중간막을 적용하여 게이트선 반사를 최소화한 박막 트랜지스터 표시판을 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는 상기 박막 트랜지스터 표시판을 상부 표시판으로, 이에 대향하는 기판을 하부 표시판으로 하여 베젤을 최소화 한 액정 표시 장치를 제공하는 것이다.
또한 본 발명이 이루고자 하는 기술적 과제는, 상기 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 상부에 형성된 게이트선 및 화소 전극. 게이트선 및 화소 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 층, 반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 및 보호막 상부에 형성된 공통 전극을 포함하며, 상기 게이트선은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고, 상기 화소 전극은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 상부막으로 이루어져 있다.
상기 게이트선 및 화소 전극은 단일 공정으로 형성되어, 동일 평면상에 위치할 수 있다.
상기 게이트 절연막은 화소 전극을 노출시키는 접촉 구멍을 가진다. 상기 접촉 구멍을 통해 화소 전극은 드레인 전극와 전기적 물리적으로 연결된다.
상기 게이트선 및 화소 전극의 투명 전도성 물질은 인듐 아연 산화막(IZO)일 수 있다.
상기 게이트선 및 화소 전극의 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å일 수 있다.
상기 인듐 아연 산화막(IZO)을 포함하는 게이트선 중간막 및 화소 전극 상부막의 두께는 400Å 내지 500Å일 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 상부에 형성된 게이트선 및 공통 전극, 게이트선 및 공통 전극 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 층, 반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막, 및 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하며, 상기 게이트선은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고, 상기 공통 전극은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 상부막으로 이루어져 있다.
상기 게이트선 및 공통 전극은 단일 공정으로 형성되어, 동일 평면상에 위치할 수 있다.
상기 게이트선 및 공통 전극의 투명 전도성 물질은 인듐 아연 산화막(IZO)일 수 있다.
상기 게이트선 및 공통 전극의 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å일 수 있다.
상기 인듐 아연 산화막(IZO)을 포함하는 게이트선 중간막 및 공통 전극 상부막의 두께는 400Å 내지 500Å일 수 있다.
본 발명의 한 실시예에 따른 액정 표시 장치는, 제1 기판, 제1 기판 상부에 형성된 게이트선 및 화소 전극. 게이트선 및 화소 전극위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 층, 반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극을 덮는 보호막, 및 보호막 상부에 형성된 공통 전극을 포함하며, 상기 게이트선은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고, 상기 화소 전극은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 상부막으로 이루어지며, 제2 기판, 상기 제2 기판 상부에 위치하는 컬러 필터를 포함하고, 상기 제2 기판 하부에 광원이 위치한다.
본 발명의 다른 실시예에 따른 액정 표시 장치는, 제1 기판, 기판 상부에 형성된 게이트선 및 공통 전극. 게이트선 및 공통 전극위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체 층, 반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극, 데이터선 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막, 및 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하며, 상기 게이트선은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고, 상기 공통 전극은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 상부막으로 이루어지며, 제2 기판, 상기 제2 기판 상부에 위치하는 컬러 필터를 포함하고, 상기 제2 기판 하부에 광원이 위치한다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막을 차례로 증착하는 단계, 티타늄 및 구리를 식각하는 식각액으로 게이트선 및 화소 전극을 형성하는 단계, 구리를 선택적으로 식각하는 식각액을 이용하여 화소 전극 상부의 구리만을 선택적으로 식각하는 단계, 상기 게이트선 및 화소 전극을 덮으며, 상기 화소 전극의 일부를 노출시키는 접촉 구멍을 가지는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체 층 위에 데이터선 및 접촉 구멍을 통해 화소 전극과 연결되는 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극을 덮는 보호막을 형성하는 단계, 및 상기 보호막 상부에 공통 전극을 형성하는 단계를 포함한다.
상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å일 수 있다.
상기 인듐 아연 산화막을 포함하는 중간막의 두께는 400Å 내지 500Å일 수 있다.
상기 공통 전극은 복수의 절개부를 가지며, 복수의 절개부에 의해 정의되는 복수의 가지 전극을 가질 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조방법은 기판 위에 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막을 차례로 증착하는 단계, 티타늄 및 구리를 식각하는 식각액으로 게이트선 및 공통 전극을 형성하는 단계, 구리를 선택적으로 식각하는 식각액을 이용하여 공통 전극 상부의 구리만을 선택적으로 식각하는 단계, 상기 게이트선 및 화소 전극을 덮는 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 반도체층, 데이터선 및 드레인 전극을 형성하는 단계, 상기 데이터선 및 드레인 전극을 덮으며, 상기 공통 전극의 일부를 노출시키는 접촉 구멍을 가지는 게이트 절연막을 형성하는 단계, 및 상기 보호막 상부에 상기 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å일 수 있다.
상기 인듐 아연 산화막을 포함하는 중간막의 두께는 400Å 내지 500Å일 수 있다.
본 발명의 실시예에 따르면, 게이트선의 티타늄 포함 하부막과 구리 포함 상부막 사이에 IZO 중간막을 삽입함으로써, 게이트선의 반사도를 최소화 한 박막 트랜지스터 표시판을 제공한다. 또한 본 발명의 한 실시예에 따라 박막 트랜지스터 표시판을 제조하는 경우, 게이트선과 화소 전극 또는 공통 전극을 동시에 형성함으로써 제조 공정을 단순화 할 수 있다. 본 발명의 박막 트랜지스터 표시판을 이용한 액정 표시 장치는, 박막 트랜지스터 표시판을 상부 표시판으로, 대향 기판을 하부 표시판으로 이루어져 베젤을 최소화 할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 2에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.
도 4 내지 도 10은 도 1에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 것이다.
도 11은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 의 배치도이다.
도 12는 도 11에 도시한 실시예에 따른 박막 트랜지스터 표시판을 ⅩI-ⅩI 선을 따라 잘라 도시한 단면도이다.
도 13은 도 12에 도시한 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도이다.
도 14 내지 도 20은 도 12에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 차례로 나타낸 것이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이에 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 및 도 2를 참고하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 하부막(121p, 124p), 중간막(121q, 124q) 및 상부막(121r, 124r)으로 이루어진 삼중막 구조를 가진다. 하부막(121p, 124p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(121r, 124r)은 구리 (Cu) 또는 구리 합금으로 이루어져 있다. 중간막은 인듐 아연 산화물(Induim Zinc Oxide: IZO)로 이루어져 있다.
게이트선(121)의 측면은 기판(110)면에 대하여 경사지어 있으며, 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
상기 게이트선의 하부막(121p, 124p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 게이트선의 중간막(121q, 124q)은 400Å 내지 500Å의 두께를 가질 수 있다. 상기 게이트선의 상부막(121r, 124r)의 두께는 특별히 제한되지 않는다. 상기 하부막과 중간막의 두께 범위는 티타늄을 포함하는 하부막에서 반사된 빛이, IZO 중간막에서 반사된 빛과 상쇄간섭을 일으켜, 게이트선의 반사를 최소화 하는 두께이다.
도 1 및 도 2를 참조하면, 절연기판(110) 상부에, 게이트선과 동일 높이에 복수의 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 하나의 화소가 화상을 표시하기 위한 개구 영역(차광 부재의 개구 영역에 대응함)에 걸쳐 판상 구조를 가진다. 즉, 개구 영역에 대하여 연속적인 판 구조를 가진다.
화소 전극(191)은 하부막(191p) 및 상부막(191q)으로 이루어진 이중막 구조를 가진다. 하부막(191p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(191q)은 인듐 아연 산화물(IZO)로 이루어져 있다.
상기 화소 전극의 하부막(191p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 화소 전극의 상부막(191q)은 400Å 내지 500Å의 두께를 가질 수 있다.
상기 게이트선과 화소 전극은 동일 공정으로 동시에 증착되므로, 게이트선의 하부막(121p)의 두께와 화소 전극의 하부막(191p)의 두께 및 구성물질, 게이트선의 중간막(121q)과 화소 전극의 상부막(191q)의 두께 및 구성물질은 동일하다.
게이트선(121) 및 화소 전극(191) 위에는 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
*게이트 절연막(140)에는 화소 전극(191)을 드러내는 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어 드레인 전극(175)으로부터 전압을 인가 받는다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
데이터선(171)의 제1 굴곡부는 게이트선(121)이 뻗어 있는 방향(x 방향)과 90도를 이루는 세로 기준선(y, y방향으로 뻗어 있는 기준선)과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛ ± 0.75 정도일 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 보호막(180)이 배치되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변을 포함하고, 인접 화소에 배치되어 있는 공통 전극(270)은 서로 연결되어 있다. 공통 전극(270)은 복수의 제2 절개부(272)를 가지며, 복수의 제2 절개부(272)에 의해 정의되는 복수의 제2 가지 전극(271)을 포함한다.
인접 화소에 위치하는 공통 전극(270)은 서로 연결되어, 표시 영역 외부에서 공급되는 일정한 크기의 공통 전압을 전달 받을 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극(common electrode)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 '액정 축전기(liquid crystal capacitor)'라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
다음, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 및 도 3을 참고하여 상세하게 설명한다.
본 발명의 한 실시예에 따른 액정 표시 장치는, 기존 액정 표시 장치의 구조가 플립(flip)된 형태로서 박막 트랜지스터 표시판이 상면에, 대향 기판이 하면에 위치한다. 하면에 박막 트랜지스터 표시판이 위치하는 경우, 트랜지스터 구동부가 가장자리에 존재하기 때문에 이를 가려야 하며, 따라서 베젤 최소화에 한계가 있다. 그러나 박막 트랜지스터 표시판이 상면에 위치하는 경우 트랜지스터 구동부를 차단할 필요가 없어지므로, 베젤을 최소화 할 수 있다. 또한, 박막 트랜지스터 표시판의 기판의 크기가 대향 기판의 크기보다 크기 때문에, 박막 트랜지스터 표시판이 상면에 위치하는 경우 글래스 면이 더 넓어지게 된다. 따라서, 종래 박막 트랜지스터 표시판에 하면에 위치하는 구조에 비해 베젤을 최소화 할 수 있으며, 전면에 유리만 있는 구조가 가능하게 된다.
그러나 박막 트랜지스터 표시판이 상면에 위치하는 경우, 게이트선 및 화소 전극이 액정 표시 장치의 상면에 노출되게 된다. 따라서, 노출된 게이트선으로 인해 액정 표시 장치의 표면 반사도가 상승하고 명실 명암비가 저하되는 문제가 있다. 따라서 플립형 액정 표시 장치에서, 게이트선의 노출에 의한 표면 반사도를 저하시키는 것이 중요하다. 이에 본 발명의 한 실시예에 따른 액정 표시 장치는 게이트선에 IZO 이중층 구조를 포함하는 구조를 형성한 박막 트랜지스터 표시판을 사용하여 게이트선의 반사도를 최소화 하였다.
이하, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 3을 참고하여 상세하게 설명한다. 본 발명의 한 실시예에 따른 액정 표시 장치는, 박막 트랜지스터 표시판이 상면에, 대향 기판이 하면에 위치한다. 즉, 기존에 박막 트랜지스터 표시판 아래에 광원이 위치하였던 것과는 반대로, 본 발명의 액정 표시 장치는 대향 기판의 아래에 광원이 위치하고, 실제 시인되는 면은 박막 트랜지스터 표시판이다.
먼저 상부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 하부막(121p, 124p), 중간막(121q, 124q) 및 상부막(121r, 124r)으로 이루어진 삼중막 구조를 가진다. 하부막(121p, 124p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(121r, 124r)은 구리 (Cu) 또는 구리 합금으로 이루어져 있다. 중간막은 인듐 아연 산화물(Induim Zinc Oxide: IZO)로 이루어져 있다.
게이트선(121)의 측면은 기판(110)면에 대하여 경사지어 있으며, 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
상기 게이트선의 하부막(121p, 124p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 게이트선의 중간막(121q, 124q)은 400Å 내지 500Å의 두께를 가질 수 있다. 상기 게이트선의 상부막(121r, 124r)의 두께는 특별히 제한되지 않는다. 상기 하부막과 중간막의 두께 범위는 티타늄을 포함하는 하부막에서 반사된 빛이, IZO 중간막에서 반사된 빛과 상쇄간섭을 일으켜, 게이트선의 반사를 최소화 하는 두께이다.
도 1 및 도 3을 참조하면, 절연기판(110) 상부에, 게이트선과 동일 높이에 복수의 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 하나의 화소에서 빛이 투과하여 화상을 표시하는 개구 영역(후술하는 차광 부재(220)의 개구부에 대응)에 걸쳐 판상 구조를 가진다. 즉, 개구 영역에 대하여 연속적인 판 구조를 가진다. 화소 전극(191)은 하부막(191p) 및 상부막(191q)으로 이루어진 이중막 구조를 가진다. 하부막(191p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(191q)은 인듐 아연 산화물(IZO)로 이루어져 있다.
상기 화소 전극의 하부막(191p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 화소 전극의 상부막(191q)은 400Å 내지 500Å의 두께를 가질 수 있다.
상기 게이트선과 화소 전극은 동일 공정으로 동시에 증착되므로, 게이트선의 하부막(121p)의 두께와 화소 전극의 하부막(191p)의 두께 및 구성물질, 게이트선의 중간막(121q)과 화소 전극의 상부막(191q)의 두께 및 구성물질은 동일하다.
게이트선(121) 및 화소 전극(191) 위에는 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140)에는 화소 전극(191)을 드러내는 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어 드레인 전극(175)으로부터 전압을 인가 받는다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
이 때, 데이터선(171)은 액정 표시 장치의 최대 투과율을 얻기 위해서 굽어진 형상을 갖는 제1 굴곡부를 가질 수 있으며, 굴곡부는 화소 영역의 중간 영역에서 서로 만나 V자 형태를 이룰 수 있다. 화소 영역의 중간 영역에는 제1 굴곡부와 소정의 각도를 이루도록 굽어진 제2 굴곡부를 더 포함할 수 있다.
데이터선(171)의 제1 굴곡부는 게이트선(121)이 뻗어 있는 방향(x 방향)과 90도를 이루는 세로 기준선(y, y방향으로 뻗어 있는 기준선)과 약 7°정도 이루도록 굽어 있을 수 있다. 화소 영역의 중간 영역에 배치되어 있는 제2 굴곡부는 제1 굴곡부와 약 7° 내지 약 15°정도 이루도록 더 굽어 있을 수 있다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛±0.75 정도일 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 보호막(180)이 배치되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180) 위에는 공통 전극(common electrode)(270)이 형성되어 있다. 공통 전극(270)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변을 포함하고, 인접 화소에 배치되어 있는 공통 전극(270)은 서로 연결되어 있다. 공통 전극(270)은 복수의 제2 절개부(272)를 가지며, 복수의 제2 절개부(272)에 의해 정의되는 복수의 제2 가지 전극(271)을 포함한다.
인접 화소에 위치하는 공통 전극(270)은 서로 연결되어, 표시 영역 외부에서 공급되는 일정한 크기의 공통 전압을 전달 받을 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 공통 전극(common electrode)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 '액정 축전기(liquid crystal capacitor)'라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
그러면, 하부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 개구부를 가지는 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)의 개구부를 덮으며 형성되어 있다. 상기 색필터는 상부 표시판(100)에 형성될 수도 있으며, 이 경우 하부 표시판(200)에 형성된 색필터는 생략될 수 있다. 또한, 하부 표시판(200)의 차광 부재(220) 역시 상부 표시판(100)에 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 배향막이 배치되어 있을 수 있다.
액정층(3)은 양의 유전율 이방성을 가지는 네마틱(nematic) 액정 물질을 포함한다. 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있고, 그 방향이 상부 표시판(100)의 배향막의 러빙 방향으로부터 하부 표시판(200)에 이르기까지 나선상으로 90° 비틀린 구조를 가진다.
화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 공통 전극(270)은 표시 영역 외부에 배치되어 있는 공통 전압 인가부로부터 일정한 크기의 공통 전압을 인가 받는다.
전기장 생성 전극인 화소 전극(191)과 공통 전극(270)은 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
그러면, 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 10과 기 설명한 도 2를 참고로 하여 상세히 설명한다.
먼저 도 4에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110)위에 티타늄을 포함하는 하부막(p), 투명 전도성 물질을 포함하는 중간막(q), 구리를 포함하는 상부막(r)을 스퍼터링 등으로 차례로 적층한다.
이어서, 구리 및 티타늄을 모두 식각하는 식각액 조성물을 이용하여 적층된 금속층을 식각한다. 식각에 의해 도 5에 도시한 바와 같이 게이트 전극(124)과 화소 전극(191)이 형성된다. 이어서, 도 6에 도시한 바와 같이 화소 전극 상부의 구리만 선택적으로 식각하는 식각액을 이용하여, 화소 전극 상부의 구리를 선택적으로 식각한다.
이어서, 도 7에 도시한 바와 같이 게이트 전극 및 화소 전극 상부에 게이트 절연막을 적층하고 패터닝하여, 화소 전극을 노출시키는 접촉 구멍을 형성한다.
이후, 도 8에 도시한 바와 같이 반도체(154), 저항성 접촉 부재(163, 165)를 차례로 적층하고, 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175)을 형성한다. 이때, 드레인 전극(175)은 접촉 구멍(185)을 통해 화소 전극(191)과 물리적 전기적으로 연결되어 화소 전극에 전압을 공급한다.
다음으로, 도 9에 도시한 바와 같이 데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에 보호막(180)을 적층한다. 이어서, 도 10에 도시한 바와 같이 제1 보호막 위에 공통 전극(270)을 적층한다.
그러면 도 11 내지 도 12를 참고하여, 본 발명 다른 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 11은 본 발명 다른 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 12는 도 11에 도시한 실시예에 따른 박막 트랜지스터 표시판을 Ⅳ-Ⅳ 선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12를 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판과 거의 유사하다.
도 11 및 도 12를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 하부막(121p, 124p), 중간막(121q, 124q) 및 상부막(121r, 124r)으로 이루어진 삼중막 구조를 가진다. 하부막(121p, 124p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(121r, 124r)은 구리 (Cu) 또는 구리 합금으로 이루어져 있다. 중간막은 인듐 아연 산화물(Induim Zinc Oxide: IZO)로 이루어져 있다.
게이트선(121)의 측면은 기판(110)면에 대하여 경사지어 있으며, 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
상기 게이트선의 하부막은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 게이트선의 중간막은 400Å 내지 500Å의 두께를 가질 수 있다. 상기 게이트선의 상부막의 두께는 특별히 제한되지 않는다. 상기 하부막과 중간막의 두께 범위는 티타늄을 포함하는 하부막에서 반사된 빛이, IZO 중간막에서 반사된 빛과 상쇄간섭을 일으켜, 게이트선의 반사를 최소화 하는 두께이다.
도 11 및 도 12를 참조하면, 절연기판(110) 상부 게이트선과 동일 평면에 복수의 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 하나의 화소에서 빛이 투과하여 화상을 표시하는 개구 영역(후술하는 차광 부재(220)의 개구부에 대응)에 걸쳐 판상 구조를 가진다. 즉, 개구 영역에 대하여 연속적인 판 구조를 가진다.
공통 전극(270)은 하부막(270p) 및 상부막(270q)으로 이루어진 이중막 구조를 가진다. 하부막(270p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(270q)은 인듐 아연 산화물(IZO)로 이루어져 있다.
상기 공통 전극의 하부막(270p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 공통 전극의 상부막(270q)은 400Å 내지 500Å의 두께를 가질 수 있다.
상기 게이트선과 공통 전극은 동일 공정으로 증착되므로, 게이트선의 하부막(121p)의 두께와 공통 전극의 하부막(270p)의 두께 및 구성물질, 게이트선의 중간막(121q)과 공통 전극의 상부막(270q)의 두께 및 구성물질은 동일할 수 있다.
게이트선(121) 및 공통 전극(270) 위에는 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛±0.75 정도일 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180n)이 배치되어 있다. 제1 보호막(180n)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180n) 위에는 제2 보호막(180q)이 배치되어 있다. 제2 보호막(180q)은 생략 가능하다. 제2 보호막(180q)은 색필터일 수 있다. 제2 보호막(180q)이 색필터인 경우, 제2 보호막(180q)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
제2 보호막(180q) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변을 포함한다. 화소 전극(191)은 복수의 제1 절개부(92)를 가지며, 복수의 제1 절개부(92)에 의해 정의되는 복수의 제1 가지 전극(192)을 포함한다.
제1 보호막(180n) 및 제2 보호막(180q)에는 드레인 전극(175)을 드러내는 제1 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 제1 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다.
다음, 본 발명 다른 실시예에 따른 액정 표시 장치에 대하여 도 13을 참고하여 상세하게 설명한다. 도 13을 참고하면, 본 실시예에 따른 액정 표시 장치는 도 3에 도시한 실시예에 따른 액정 표시 장치와 거의 유사하다. 즉 본 발명의 다른 실시예에 따른 액정 표시 장치는, 박막 트랜지스터 표시판이 상면에, 대향 기판이 하면에 위치한다. 즉, 기존에 박막 트랜지스터 표시판 아래에 광원이 위치하였던 것과는 반대로, 본 발명의 액정 표시 장치는 대향 기판의 아래에 광원이 위치하고, 실제 시인되는 면은 박막 트랜지스터 표시판이다.
먼저 상부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 하부막(121p, 124p), 중간막(121q, 124q) 및 상부막(121r, 124r)으로 이루어진 삼중막 구조를 가진다. 하부막(121p, 124p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(121r, 124r)은 구리 (Cu) 또는 구리 합금으로 이루어져 있다. 중간막은 인듐 아연 산화물(Induim Zinc Oxide: IZO)로 이루어져 있다.
게이트선(121)의 측면은 기판(110)면에 대하여 경사지어 있으며, 그 경사각은 약 30°내지 약 80°인 것이 바람직하다.
상기 게이트선의 하부막은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 게이트선의 중간막은 400Å 내지 500Å의 두께를 가질 수 있다. 상기 게이트선의 상부막의 두께는 특별히 제한되지 않는다. 상기 하부막과 중간막의 두께 범위는 티타늄을 포함하는 하부막에서 반사된 빛이, IZO 중간막에서 반사된 빛과 상쇄간섭을 일으켜, 게이트선의 반사를 최소화 하는 두께이다.
도 13을 참조하면, 절연기판(110) 상부 게이트선과 동일 평면에 복수의 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 하나의 화소에서 빛이 투과하여 화상을 표시하는 개구 영역(후술하는 차광 부재(220)의 개구부에 대응)에 걸쳐 판상 구조를 가진다. 즉, 개구 영역에 대하여 연속적인 판 구조를 가진다.
공통 전극(270)은 하부막(270p) 및 상부막(270q)으로 이루어진 이중막 구조를 가진다. 하부막(270p)은 티타늄(Ti) 또는 티타늄 합금으로 이루어져 있으며, 상부막(270q)은 인듐 아연 산화물(IZO)로 이루어져 있다.
상기 공통 전극의 하부막(270p)은 20Å 내지 200Å의 두께를 가질 수 있다. 또한, 상기 공통 전극의 상부막(270q)은 400Å 내지 500Å의 두께를 가질 수 있다.
상기 게이트선과 공통 전극은 동일 공정으로 증착되므로, 게이트선의 하부막(121p)의 두께와 공통 전극의 하부막(270p)의 두께 및 구성물질, 게이트선의 중간막(121q)과 공통 전극의 상부막(270q)의 두께 및 구성물질은 동일할 수 있다.
게이트선(121) 및 공통 전극(270) 위에는 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다.
게이트 절연막(140) 위에는 비정질 규소 또는 다결정 규소 등으로 만들어진 반도체(154)가 형성되어 있다. 반도체(154)는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치될 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재(163, 165)는 생략 가능하다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 소스 전극(173)을 포함하는 데이터선(171)과 드레인 전극(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171)과 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다. 데이터선(171)의 폭은 약 3.5㎛±0.75 정도일 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
데이터 도전체(171, 173, 175), 게이트 절연막(140), 그리고 반도체(154)의 노출된 부분 위에는 제1 보호막(180n)이 배치되어 있다. 제1 보호막(180n)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180n) 위에는 제2 보호막(180q)이 배치되어 있다. 제2 보호막(180q)은 생략 가능하다. 제2 보호막(180q)은 색필터일 수 있다. 제2 보호막(180q)이 색필터인 경우, 제2 보호막(180q)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
제2 보호막(180q) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 데이터선(171)의 제1 굴곡부 및 제2 굴곡부와 거의 나란한 굴곡변을 포함한다. 화소 전극(191)은 복수의 제1 절개부(92)를 가지며, 복수의 제1 절개부(92)에 의해 정의되는 복수의 제1 가지 전극(192)을 포함한다.
제1 보호막(180n) 및 제2 보호막(180q)에는 드레인 전극(175)을 드러내는 제1 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 제1 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다.
그러면, 하부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 상부 표시판(100)의 제2 보호막(180q)이 색필터인 경우, 하부 표시판(200)의 색필터(230)는 생략될 수 있다. 또한, 하부 표시판(200)의 차광 부재(220) 역시 상부 표시판(100)에 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 배향막이 배치되어 있을 수 있다.
액정층(3)은 양의 유전율 이방성을 가지는 네마틱(nematic) 액정 물질을 포함한다. 액정층(3)의 액정 분자는 그 장축 방향이 표시판(100, 200)에 평행하게 배열되어 있고, 그 방향이 상부 표시판(100)의 배향막의 러빙 방향으로부터 하부 표시판(200)에 이르기까지 나선상으로 90° 비틀린 구조를 가진다.
화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받고, 공통 전극(270)은 표시 영역 외부에 배치되어 있는 공통 전압 인가부로부터 일정한 크기의 공통 전압을 인가 받는다.
전기장 생성 전극인 화소 전극(191)과 공통 전극(270)은 전기장을 생성함으로써 두 전극(191, 270) 위에 위치하는 액정층(3)의 액정 분자는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
그러면 도 11 및 도 12에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 14 내지 20과 기 설명한 도 12를 참고로 하여 상세히 설명한다.
먼저 도 14에 도시한 바와 같이, 투명 유리 또는 플라스틱 따위로 만들어진 절연 기판(110)위에 티타늄을 포함하는 하부막(p), 투명 전도성 물질을 포함하는 중간막(q), 구리를 포함하는 상부막(r)을 스퍼터링 등으로 차례로 적층한다.
이어서, 구리 및 티타늄을 모두 식각하는 식각액 조성물을 이용하여 적층된 금속층을 식각한다. 식각에 의해 도 15에 도시한 바와 같이 게이트 전극(124)과 공통 전극(270)의 배치가 형성된다. 이어서, 도 16에 도시한 바와 같이 공통 전극 상부의 구리만 선택적으로 식각하는 식각액을 이용하여, 공통 전극 상부의 구리를 선택적으로 식각한다.
이어서, 도 17에 도시한 바와 같이 게이트 전극 및 공통 전극 상부에 게이트 절연막(140)을 적층한다. 다음으로, 게이트 절연막 위에 반도체(154), 저항성 접촉 부재(163, 165)를 화학 기상 증착 등으로 적층하고, 그 위에 데이터 금속층을 스퍼터링 등을 연속하여 적층한다. 다음으로, 도 18에 도시한 바와 같이 식각 마스크를 이용하여 소스 전극(173)을 포함하는 복수의 데이터선, 복수의 드레인 전극(175)을 형성한다.
이어서, 도 19에 도시한 바와 같이 제1 보호막(180n) 및 제2 보호막(180q)을 적층하고 패터닝하여 드레인 전극을 드러내는 접촉 구멍(185)을 형성한다.
다음으로, 도 20에 도시한 바와 같이 보호막 위에 화소 전극(191)을 형성한다. 화소 전극은 ITO 또는 IZO등을 증착하여 투명 도전막을 형성하고, 투명 도전막 위에 감광막을 도포하고, 사진 식각함으로써 형성된다.
100: 상부 표시판 3: 액정층
200: 하부 표시판
110, 210: 절연기판 121: 게이트선
124: 게이트 전극 121p, 124p: 게이트 하부막,
121q, 124q: 게이트 중간막 121r, 124r: 게이트 상부막
140: 게이트 절연막 154: 반도체
163, 165: 저항성 접촉 부재 180: 보호막
185: 접촉 구멍 191: 화소 전극
191p: 화소 전극 하부막 191q: 화소 전극 상부막
230: 컬러 필터 220: 차광 부재
250: 덮개막 270: 공통 전극
270p: 공통 전극 하부막 270q: 공통 전극 상부막

Claims (20)

  1. 제1 기판,
    제1 기판 상부에 형성된 게이트선 및 화소 전극.
    게이트선 및 화소 전극위에 형성되어 있는 게이트 절연막,
    게이트 절연막 위에 형성되어 있는 반도체 층,
    반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극,
    데이터선 및 드레인 전극을 덮는 보호막, 및
    보호막 상부에 형성된 공통 전극을 포함하며,
    상기 게이트선은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고,
    상기 화소 전극은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 상부막으로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 게이트선 및 화소 전극은 단일 공정으로 형성되어, 동일 평면상에 위치하는 것을 특징으로 하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 게이트 절연막은 화소 전극을 노출시키는 접촉 구멍을 갖는 것을 특징으로 하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 게이트선 및 화소 전극의 투명 전도성 물질은 인듐 아연 산화막(IZO)인 것을 특징으로 하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å인 것을 특징으로 하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 인듐 아연 산화막(IZO)을 포함하는 게이트선 중간막 및 화소 전극 상부막의 두께는 400Å 내지 500Å인 것을 특징으로 하는 박막 트랜지스터 표시판.
  7. 제1 기판,
    제1 기판 상부에 형성된 게이트선 및 공통 전극.
    게이트선 및 공통 전극위에 형성되어 있는 게이트 절연막,
    게이트 절연막 위에 형성되어 있는 반도체 층,
    반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극,
    데이터선 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막, 및
    상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하며,
    상기 게이트선은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고,
    상기 공통 전극은 티타늄을 포함하는 하부막, 투명 전도성 물질을 포함하는 상부막으로 이루어진 것을 특징으로 하는 박막 트랜지스터 표시판.
  8. 제7항에서,
    상기 게이트선 및 공통 전극은 단일 공정으로 형성되어, 동일 평면상에 위치하는 것을 특징으로 하는 박막 트랜지스터 표시판.
  9. 제7항에서,
    상기 게이트선 및 공통 전극의 투명 전도성 물질은 인듐 아연 산화막(IZO)인 것을 특징으로 하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å인 것을 특징으로 하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 인듐 아연 산화막(IZO)을 포함하는 게이트선 중간막 및 공통 전극 상부막의 두께는 400Å 내지 500Å인 것을 특징으로 하는 박막 트랜지스터 표시판.
  12. 제1 기판,
    제1 기판 상부에 형성된 게이트선 및 화소 전극.
    게이트선 및 화소 전극위에 형성되어 있는 게이트 절연막,
    게이트 절연막 위에 형성되어 있는 반도체 층,
    반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극,
    데이터선 및 드레인 전극을 덮는 보호막, 및
    보호막 상부에 형성된 공통 전극을 포함하며,
    상기 게이트선은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는중간막, 구리를 포함하는 상부막으로 이루어져 있고,
    상기 화소 전극은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 상부막으로 이루어지며,
    제2 기판,
    상기 제2 기판 상부에 위치하는 컬러 필터를 포함하고,
    상기 제2 기판 하부에 광원이 위치하는 것을 특징으로 하는
    액정 표시 장치.
  13. 제1 기판,
    기판 상부에 형성된 게이트선 및 공통 전극.
    게이트선 및 공통 전극위에 형성되어 있는 게이트 절연막,
    게이트 절연막 위에 형성되어 있는 반도체 층,
    반도체 층 위에 형성되어 있는 데이터선 및 드레인 전극,
    데이터선 및 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막, 및
    상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있는 화소 전극을 포함하며,
    상기 게이트선은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막으로 이루어져 있고,
    상기 공통 전극은 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 상부막으로 이루어지며,
    제2 기판,
    상기 제2 기판 상부에 위치하는 컬러 필터를 포함하고,
    상기 제2 기판 하부에 광원이 위치하는 것을 특징으로 하는 액정 표시 장치.
  14. 기판 위에 티타늄을 포함하는 하부막 인듐 아연 산화막(IZO)을 포함하는중간막, 구리를 포함하는 상부막을 차례로 증착하는 단계,
    티타늄 및 구리를 식각하는 식각액으로 게이트선 및 화소 전극을 형성하는 단계,
    구리를 선택적으로 식각하는 식각액을 이용하여 화소 전극 상부의 구리만을 선택적으로 식각하는 단계,
    상기 게이트선 및 화소 전극을 덮으며, 상기 화소 전극의 일부를 노출시키는 접촉 구멍을 가지는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체 층 위에 데이터선 및 접촉 구멍을 통해 화소 전극과 연결되는 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극을 덮는 보호막을 형성하는 단계, 및
    상기 보호막 상부에 공통 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조방법.
  15. 제14항에서,
    상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å인 것을 특징으로 하는 제조방법.
  16. 제15항에서,
    상기 인듐 아연 산화막을 포함하는 중간막의 두께는 400Å 내지 500Å인 것을 특징으로 하는 제조방법.
  17. 제14항에서,
    상기 공통 전극은 복수의 절개부를 가지며, 복수의 절개부에 의해 정의되는 복수의 가지 전극을 갖는 것을 특징으로 하는 제조방법.
  18. 기판 위에 티타늄을 포함하는 하부막, 인듐 아연 산화막(IZO)을 포함하는 중간막, 구리를 포함하는 상부막을 차례로 증착하는 단계,
    티타늄 및 구리를 식각하는 식각액으로 게이트선 및 공통 전극을 형성하는 단계,
    구리를 선택적으로 식각하는 식각액을 이용하여 공통 전극 상부의 구리만을 선택적으로 식각하는 단계,
    상기 게이트선 및 화소 전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층, 데이터선 및 드레인 전극을 형성하는 단계,
    상기 데이터선 및 드레인 전극을 덮으며, 상기 공통 전극의 일부를 노출시키는 접촉 구멍을 가지는 게이트 절연막을 형성하는 단계, 및
    상기 보호막 상부에 상기 접촉 구멍을 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조방법.
  19. 제18항에서,
    상기 티타늄을 포함하는 하부막의 두께는 20Å 내지 200Å인 것을 특징으로 하는 제조방법.
  20. 제19항에서,
    상기 인듐 아연 산화막을 포함하는 중간막의 두께는 400Å 내지 500Å인 것을 특징으로 하는 제조방법.
KR1020130109370A 2013-09-11 2013-09-11 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법 Active KR102054000B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130109370A KR102054000B1 (ko) 2013-09-11 2013-09-11 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
US14/171,986 US9646996B2 (en) 2013-09-11 2014-02-04 Thin film transistor substrate and manufacturing method thereof
US15/471,969 US10288966B2 (en) 2013-09-11 2017-03-28 Thin film transistor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130109370A KR102054000B1 (ko) 2013-09-11 2013-09-11 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법

Publications (2)

Publication Number Publication Date
KR20150030326A KR20150030326A (ko) 2015-03-20
KR102054000B1 true KR102054000B1 (ko) 2019-12-10

Family

ID=52625275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130109370A Active KR102054000B1 (ko) 2013-09-11 2013-09-11 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법

Country Status (2)

Country Link
US (2) US9646996B2 (ko)
KR (1) KR102054000B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334808B1 (ko) 2015-04-30 2021-12-03 삼성디스플레이 주식회사 표시 패널
KR102366205B1 (ko) 2015-07-08 2022-02-22 삼성디스플레이 주식회사 액정 표시 장치
KR102507796B1 (ko) * 2015-12-31 2023-03-07 엘지디스플레이 주식회사 액정 표시 장치
KR20170087574A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US10655217B2 (en) * 2018-05-01 2020-05-19 Spts Technologies Limited Method of forming a passivation layer on a substrate
CN108828818A (zh) * 2018-06-26 2018-11-16 京东方科技集团股份有限公司 一种显示面板及制作方法
US11022853B2 (en) * 2018-08-24 2021-06-01 Sharp Kabushiki Kaisha Display panel

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262491A (ja) 1995-03-27 1996-10-11 Toshiba Corp 液晶表示素子およびその製造方法
JP3603496B2 (ja) 1996-08-26 2004-12-22 凸版印刷株式会社 液晶表示装置用電極板
JP3420135B2 (ja) 1999-10-26 2003-06-23 日本電気株式会社 アクティブマトリクス基板の製造方法
KR100663288B1 (ko) 2000-10-06 2007-01-02 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정표시장치의 제조방법
JP2002319321A (ja) 2000-12-11 2002-10-31 Sony Corp Ｉｔｏ膜の形成方法
KR100496420B1 (ko) 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
JP2003017706A (ja) 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
KR20040005040A (ko) 2002-07-08 2004-01-16 엘지.필립스 엘시디 주식회사 콜레스테릭 액정 컬러필터를 포함하는 반사 및 투과형액정표시장치
KR100510379B1 (ko) * 2003-07-31 2005-08-25 동부아남반도체 주식회사 트렌치 소자 분리 형성 방법
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101049001B1 (ko) * 2004-05-31 2011-07-12 엘지디스플레이 주식회사 횡전계 방식(ｉｐｓ)의 컬러필터 온박막트랜지스터(ｃｏｔ) 구조의 액정표시장치
KR101146490B1 (ko) 2005-01-31 2012-05-21 엘지디스플레이 주식회사 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
US7734418B2 (en) * 2005-06-28 2010-06-08 Honda Motor Co., Ltd. Vehicle operation assisting system
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
TWI342423B (en) * 2006-10-16 2011-05-21 Chimei Innolux Corp Transflective liquid crystal display device
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR101338115B1 (ko) * 2008-04-28 2013-12-06 엘지디스플레이 주식회사 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
KR101243824B1 (ko) 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101794649B1 (ko) * 2010-12-28 2017-11-08 엘지디스플레이 주식회사 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR101930296B1 (ko) 2011-11-10 2018-12-19 엘지디스플레이 주식회사 액정표시장치
KR101948168B1 (ko) * 2011-12-08 2019-04-26 엘지디스플레이 주식회사 내로우 베젤 타입 액정표시장치
KR102147849B1 (ko) * 2013-08-05 2020-08-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20170205651A1 (en) 2017-07-20
US10288966B2 (en) 2019-05-14
KR20150030326A (ko) 2015-03-20
US20150070612A1 (en) 2015-03-12
US9646996B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR102054000B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
US7880849B2 (en) Display panel with TFT and gate line disposed between sub-electrodes of pixel electrode
US8704994B2 (en) Liquid crystal display
US7977679B2 (en) Thin film transistor array panel
KR102051563B1 (ko) 액정 표시 장치
JP2008046599A (ja) 表示装置
US7440040B2 (en) Liquid crystal display device with storage electrode extension
US8203678B2 (en) Liquid crystal display with protruding sub-pixel electrode
US7773168B2 (en) Liquid crystal display wherein the data line overlaps the source region in a direction parallel with the gate line and also overlaps the drain region
US7847907B2 (en) Display substrate, method of fabricating the same, and liquid crystal display device having the same
US20070126958A1 (en) Liquid crystal display and panel therefor
US8675157B2 (en) Thin-film transistor display panel and liquid crystal display including the same
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
CN1932624B (zh) 薄膜晶体管显示板与使用该板的液晶显示器
KR20070087395A (ko) 표시판
US7773165B2 (en) Liquid crystal display
KR20160095700A (ko) 액정 표시 장치
KR20060114921A (ko) 액정 표시 장치
KR20060003609A (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR20160028074A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
KR20070104082A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060084017A (ko) 표시 장치용 박막 트랜지스터 표시판
KR20070119925A (ko) 액정 표시 장치 및 그 제조 방법
KR20080067485A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130911

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180824

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130911

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190902

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191203

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221130

Start annual number: 4

End annual number: 4