[go: up one dir, main page]

KR102827877B1 - 홀을 포함하는 팔레트를 이용한 패키지 구조 - Google Patents

홀을 포함하는 팔레트를 이용한 패키지 구조 Download PDF

Info

Publication number
KR102827877B1
KR102827877B1 KR1020230026502A KR20230026502A KR102827877B1 KR 102827877 B1 KR102827877 B1 KR 102827877B1 KR 1020230026502 A KR1020230026502 A KR 1020230026502A KR 20230026502 A KR20230026502 A KR 20230026502A KR 102827877 B1 KR102827877 B1 KR 102827877B1
Authority
KR
South Korea
Prior art keywords
transistor element
palette
pallet
solder
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020230026502A
Other languages
English (en)
Other versions
KR20240133042A (ko
Inventor
최영규
Original Assignee
주식회사 인스파워
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 인스파워 filed Critical 주식회사 인스파워
Priority to KR1020230026502A priority Critical patent/KR102827877B1/ko
Publication of KR20240133042A publication Critical patent/KR20240133042A/ko
Application granted granted Critical
Publication of KR102827877B1 publication Critical patent/KR102827877B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W70/68—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H10W70/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H10W44/20—
    • H10W72/07354—
    • H10W72/342—
    • H10W90/736—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

홀을 포함하는 팔레트를 이용한 패키지 구조가 개시된다. 패키지 구조는 팔레트, 팔레트의 제1 영역의 상단에 위치하는 인쇄회로기판(PCB) 및 팔레트의 제2 영역의 상단에 위치하는 트랜지스터 소자를 포함하고, 인쇄회로기판 및 트랜지스터 소자는 제1 솔더(solder)부를 통해 부착되고, 트랜지스터 소자 및 팔레트는 제2 솔더부를 통해 부착되고, 팔레트는 제2 영역의 하단으로 형성된 홀(hole)을 포함한다.

Description

홀을 포함하는 팔레트를 이용한 패키지 구조{PACKAGING STRUCTURE USING PALLET WITH HOLE}
아래 실시예들은 홀을 포함하는 팔레트를 이용한 패키지 구조에 관한 것이다.
이어 레스 타입(earless type)의 RF power FET(radio frequency power field effect transistor)는 RF 출력 전력이 높은 고주파용 트랜지스터 소자 중 하나로, 다양한 무선 통신 시스템에서 사용된다. 이어 레스 타입의 트랜지스터 소자 사용시 장치의 소형화 및 경량화가 가능해지는 등의 이점을 갖는다. 이에 따라 근래에는 이어 레스 타입의 트랜지스터 소자의 발열을 막기 위해 소자를 안정적으로 패키징하고 열을 효과적으로 전달하여 성능을 최적화하기 위한 연구가 다양하게 진행되고 있다.
일 실시예에 따른 홀을 포함하는 팔레트를 이용한 패키지 구조는 팔레트; 상기 팔레트의 제1 영역의 상단에 위치하는 인쇄회로기판(PCB) 및 상기 팔레트의 제2 영역의 상단에 위치하는 트랜지스터 소자를 포함할 수 있고, 상기 인쇄회로기판 및 상기 트랜지스터 소자는 제1 솔더(solder)부를 통해 부착되고, 상기 트랜지스터 소자 및 상기 팔레트는 제2 솔더부를 통해 부착되고, 상기 팔레트는 상기 제2 영역의 하단으로 형성된 홀(hole)을 포함할 수 있다.
상기 제2 솔더부는, 상기 하단으로 형성된 홀의 내부 영역의 일부에 접촉되어, 상기 트랜지스터 소자 및 상기 팔레트를 부착할 수 있다.
상기 하단으로 형성된 홀은, 일렬로 배열된 복수의 홀들을 포함하고,
상기 제2 솔더부는, 상기 일렬로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어, 상기 트랜지스터 소자 및 상기 팔레트를 부착할 수 있다.
상기 하단으로 형성된 홀은, 사각형 형태로 배열된 복수의 홀들을 포함하고, 상기 제2 솔더부는, 상기 사각형 형태로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어, 상기 트랜지스터 소자 및 상기 팔레트를 부착할 수 있다.
상기 하단으로 형성된 홀은, 가로 세로 방향으로 배열된 복수의 홀들을 포함하고, 상기 제2 솔더부는, 상기 가로 세로 방향으로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어, 상기 트랜지스터 소자 및 상기 팔레트를 부착할 수 있다.
도 1은 트랜지스터 소자를 팔레트상에 고정시키는 구조를 설명하기 위한 도면이다.
도 2a 및 도 2b는 일 실시예에 따른 홀을 포함하는 팔레트를 이용한 패키지 구조를 설명하기 위한 도면들이다.
도 3a, 도 3b 및 도 3c는 일 실시예에 따른 복수의 홀들을 포함하는 팔레트를 이용한 패키지 구조를 설명하기 위한 도면들이다.
실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 트랜지스터 소자를 팔레트상에 고정시키는 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 일반적으로 사용되는 트랜지스터 소자(110)와 인쇄회로기판(PCB)(120)를 팔레트(pallet)(130)상에 고정 내지 접촉시키는 구조가 도시되어 있다. 예를 들어, 도 1에서와 같은 RF power amp에 사용되는 이어 레스 타입의 트랜지스터 소자(110)는 동, 또는 구리로 제작한 팔레트(130)에 솔더(solder)등을 이용하여 인쇄회로기판(120)과 함께 접착되어 사용될 수 있다.
트랜지스터 소자(110)가 고출력 소자로서 열이 많이 난다는 점을 고려하여 솔더를 통해 트랜지스터 소자(110)를 팔레트(130)에 접착 시, 트랜지스터 소자(110)와 팔레트(130)사이에 전체적으로 빈 부분이 없이 고르게 접착이 되는 것이 중요하다. 종래 기술에 따르면 트랜지스터 소자(110)와 팔레트(130) 사이 접착이 완벽하게 되었는지 육안으로 확인 할 수 없는 경우가 많았다. 이로 인해 솔더가 덜 녹는다거나, 트랜지스터 소자(110)와 팔레트(130) 사이 일부분만 접착이 된다거나 하는 등의 불량이 발생하는 것을 확인하기 어렵다는 문제점이 있었다.
도 2a 및 도 2b는 일 실시예에 따른 홀을 포함하는 팔레트를 이용한 패키지 구조를 설명하기 위한 도면들이다.
도 2a는 일 실시예에 따른 패키지 구조의 트랜지스터 소자(110), 인쇄회로기판(120)이 팔레트(130)에 부착되기 이전의 모습을 나타낸 도면이다.
도 2a를 참조하면, 일 실시예에 따른 홀을 포함하는 팔레트를 이용한 패키지 구조를 확인할 수 있다. 패키지 구조는 트랜지스터 소자(110) 및 인쇄회로기판(120)이 부착될 팔레트(130)를 포함할 수 있다. 패키지 구조는 팔레트(130)의 제1 영역(130-1)의 상단에 위치하는 인쇄회로기판(120)을 더 포함할 수 있다. 여기서 팔레트(130)란 전자 제품 생산 시 부품을 부착하는 과정에서 사용되는 판을 의미할 수 있다. 팔레트(130)는 동(Cu) 또는 알루미늄(Al)의 소재를 통해 만들어질 수 있으나 본 개시에 따른 실시예가 언급한 특정한 경우에 제한되는 것은 아니다.
패키지 구조는 팔레트(130)의 제2 영역(130-2)의 상단에 위치하는 트랜지스터 소자(110)를 더 포함할 수 있다. 일 실시예에서 인쇄회로기판(120) 및 트랜지스터 소자(110)는 제1 솔더(solder)부(210-1)를 통해 부착될 수 있다. 일 실시예에서 트랜지스터 소자(110) 및 팔레트(130)는 제2 솔더부(210-2)를 통해 부착될 수 있다. 일 실시예에서 제2 솔더부(210-2)는, 하단으로 형성된 홀(220)의 내부 영역의 일부에 접촉되어, 트랜지스터 소자(110) 및 팔레트(130)를 부착할 수 있다. 일정 온도(예: 450℃) 이하의 온도에서 저 융접 삽입 금속을 녹여 두 이종 재료를 접합하는 공정을 솔더링이라고 한다. 여기서 솔더란 인쇄회로기판(120)에 사용되는 부품을 인쇄회로기판(120)에 부착하고 전기적으로 연결하는 데 사용되는 소재를 의미할 수 있다. 솔더는 주로 납(Pb)과 주석(Sn)의 합금으로 만들어지는 소재일 수 있다. 솔더는 다른 금속과 비교하여 낮은 융점을 가지고 있어, 인쇄회로기판(120) 부품을 연결할 때 적절한 열로 쉽게 녹여 부품을 고정하는데 사용될 수 있다. 인쇄회로기판(120) 부품이 전기적으로 안정적으로 연결되어 있지 않으면 전자 제품 동작이 원활하지 않을 수 있어, 솔더는 인쇄회로기판(120) 연결에 있어 중요한 역할을 할 수 있다. 일 실시예에서, 솔더는 솔더 크림(solder cream)을 포함할 수 있고, 솔더 쉬트(solder sheet)를 포함할 수 있다. 솔더는 열에 의해 액체 상태로 변한 뒤 얇은 막 형태로 식어 다시 고체가 되어 인쇄회로기판(120) 및 트랜지스터 소자(110)와 함께 팔레트(130)상에 접착될 수 있다. 인쇄회로기판(120) 부품 연결에 사용되는 솔더는 일반적으로 소재를 녹이는 온도, 녹이는 속도, 접착력, 내구성 등 다양한 요소에 따라 다른 종류와 규격이 있을 수 있으나, 본 개시에 따른 실시예가 언급한 특정한 경우에 제한되는 것은 아니다.
도 2b는 일 실시예에 따른 패키지 구조의 트랜지스터 소자(110), 인쇄회로기판(120)이 팔레트(130)에 부착된 이후의 모습을 나타낸 도면이다.
도 2b를 참조하면, 일 실시예에 따른 홀을 포함하는 팔레트를 이용한 패키지 구조의 구성 요소들이 서로 부착된 구조를 확인할 수 있다. 일 실시예에서 팔레트(130)는 제2 영역(130-2)의 하단으로 형성된 홀(hole)(220)을 포함할 수 있다. 도 2b 에서와 같이 트랜지스터 소자(110) 및 팔레트(130)가 제2 솔더부(210-2)를 통해 부착되면, 제2 솔더부(210-2)의 솔더가 홀(220)을 통해 약간 아래로 흘러가면서 접착하게 될 수 있으며 홀(220) 쪽의 제2 솔더부(210-2)는 응력에 의해 오목한 형태로 접착될 수 있다. 일 실시예에서, 제2 솔더부(210-2)를 통해 홀(220)이 존재하지 않는 경우보다 트랜지스터 소자(110) 및 팔레트(130)가 접촉하는 면적을 증가시켜 발열 성능이 향상될 수 있다.
일 실시예에서, 패키지 구조의 홀(220)을 통해 팔레트(130)의 하단에서 트랜지스터 소자(110) 및 팔레트(130)의 접착 상태가 육안으로 확인될 수 있다.
도 3a, 도 3b 및 도 3c는 일 실시예에 따른 복수의 홀들을 포함하는 팔레트를 이용한 패키지 구조를 설명하기 위한 도면들이다. 도 2a 및 도 2b에서 도시된 팔레트는 하나의 홀을 포함하고 있으나, 일 실시예에 따른 팔레트는 복수의 홀들을 포함할 수도 있다. 복수의 홀들을 통해 홀을 통한 트랜지스터 소자와 팔레트 간의 접착 면적 증가의 효과가 더욱 증대되고, 트랜지스터 소자와 팔레트 간의 접착 상태 확인이 더욱 용이해 질 수 있다.
도 3a를 참조하면, 일 실시예에 따른 패키지 구조는 트랜지스터 소자 및 인쇄회로기판(120)이 부착될 팔레트(130)를 포함할 수 있다. 일 실시예에서 팔레트(130)는 하단으로 형성된 홀을 포함할 수 있다. 하단으로 형성된 홀은, 일렬로 배열된 복수의 홀들(220-1)을 포함할 수 있다.
일 실시예에서 트랜지스터 소자 및 팔레트(130)는 일렬로 배열된 복수의 홀들(220-1)의 내부 영역의 일부에 접촉되어, 트랜지스터 소자 및 팔레트(130)를 부착하는 제2 솔더부에 의해 부착될 수 있다.
도 3b를 참조하면, 일 실시예에 따른 패키지 구조는 트랜지스터 소자 및 인쇄회로기판(120)이 부착될 팔레트(130)를 포함할 수 있다. 일 실시예에서 팔레트(130)는 하단으로 형성된 홀을 포함할 수 있다. 하단으로 형성된 홀은, 사각형 형태로 배열된 복수의 홀들(220-2)을 포함할 수 있다.
일 실시예에서 트랜지스터 소자 및 팔레트(130)는 사각형 형태로 배열된 복수의 홀들(220-2)의 내부 영역의 일부에 접촉되어, 트랜지스터 소자 및 팔레트(130)를 부착하는 제2 솔더부에 의해 부착될 수 있다.
도 3c를 참조하면, 일 실시예에 따른 패키지 구조는 트랜지스터 소자 및 인쇄회로기판(120)이 부착될 팔레트(130)를 포함할 수 있다. 일 실시예에서 팔레트(130)는 하단으로 형성된 홀을 포함할 수 있다. 하단으로 형성된 홀은, 가로 세로 방향으로 배열된 복수의 홀들(220-3)을 포함할 수 있다.
일 실시예에서 트랜지스터 소자 및 팔레트(130)는 가로 세로 방향으로 배열된 복수의 홀들(220-3)의 내부 영역의 일부에 접촉되어, 트랜지스터 소자 및 팔레트(130)를 부착하는 제2 솔더부에 의해 부착될 수 있다. 그러나 본 개시에 따른 실시예가 언급한 특정한 경우에 제한되는 것은 아니다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (5)

  1. 팔레트;
    상기 팔레트의 제1 영역의 상단에 위치하는 인쇄회로기판(PCB) 및
    상기 팔레트의 제2 영역의 상단에 위치하는 트랜지스터 소자를 포함하고,
    상기 인쇄회로기판 및 상기 트랜지스터 소자는 제1 솔더(solder)부를 통해 부착되고,
    상기 트랜지스터 소자 및 상기 팔레트는 제2 솔더부를 통해 부착되고,
    상기 팔레트는 상기 제2 영역의 하단으로 형성된 홀(hole)을 포함하고,
    상기 트랜지스터 소자 및 상기 팔레트가 상기 제2 솔더부를 통해 부착될 때, 상기 제2 솔더부의 솔더가 상기 제2 영역의 상기 홀을 통해 아래로 흘러가면서 접착하게 되고, 상기 홀 쪽의 상기 제2 솔더부는 오목한 형태로 접착되는 것인,
    패키지 구조.
  2. 제1항에 있어서,
    상기 제2 솔더부는,
    상기 하단으로 형성된 홀의 내부 영역의 일부에 접촉되어, 상기 트랜지스터 소자 및 상기 팔레트를 부착하는, 패키지 구조.
  3. 제2항에 있어서,
    상기 하단으로 형성된 홀은, 일렬로 배열된 복수의 홀들을 포함하고,
    상기 제2 솔더부는,
    상기 일렬로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어,
    상기 트랜지스터 소자 및 상기 팔레트를 부착하는, 패키지 구조.
  4. 제2항에 있어서,
    상기 하단으로 형성된 홀은, 사각형 형태로 배열된 복수의 홀들을 포함하고,
    상기 제2 솔더부는,
    상기 사각형 형태로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어,
    상기 트랜지스터 소자 및 상기 팔레트를 부착하는, 패키지 구조.
  5. 제2항에 있어서,
    상기 하단으로 형성된 홀은, 가로 세로 방향으로 배열된 복수의 홀들을 포함하고,
    상기 제2 솔더부는,
    상기 가로 세로 방향으로 배열된 복수의 홀들의 내부 영역의 일부에 접촉되어,
    상기 트랜지스터 소자 및 상기 팔레트를 부착하는, 패키지 구조.
KR1020230026502A 2023-02-28 2023-02-28 홀을 포함하는 팔레트를 이용한 패키지 구조 Active KR102827877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230026502A KR102827877B1 (ko) 2023-02-28 2023-02-28 홀을 포함하는 팔레트를 이용한 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020230026502A KR102827877B1 (ko) 2023-02-28 2023-02-28 홀을 포함하는 팔레트를 이용한 패키지 구조

Publications (2)

Publication Number Publication Date
KR20240133042A KR20240133042A (ko) 2024-09-04
KR102827877B1 true KR102827877B1 (ko) 2025-07-01

Family

ID=92759409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230026502A Active KR102827877B1 (ko) 2023-02-28 2023-02-28 홀을 포함하는 팔레트를 이용한 패키지 구조

Country Status (1)

Country Link
KR (1) KR102827877B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149103A1 (en) * 2014-03-05 2016-05-26 Lumens Co., Ltd. Light emitting device package, backlight unit, lighting device and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541179U (ja) * 1991-11-06 1993-06-01 古河電気工業株式会社 電子部品実装モールド回路基板
KR20020005812A (ko) * 2000-07-10 2002-01-18 이형도 소형 트랜지스터 실장장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160149103A1 (en) * 2014-03-05 2016-05-26 Lumens Co., Ltd. Light emitting device package, backlight unit, lighting device and its manufacturing method

Also Published As

Publication number Publication date
KR20240133042A (ko) 2024-09-04

Similar Documents

Publication Publication Date Title
KR100344926B1 (ko) 체결 수단이 장착된 히트 싱크와 이 히트 싱크가 부착된메모리 모듈 및 그 제조 방법
US8531821B2 (en) System for securing a semiconductor device to a printed circuit board
KR20010092350A (ko) 전자 회로 장치
JP2000357866A (ja) 表面実装可能な電源及びその製造方法
US20080073782A1 (en) Semiconductor package comprising alignment members
EP2023387A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
KR102827877B1 (ko) 홀을 포함하는 팔레트를 이용한 패키지 구조
JP2011512025A (ja) プリント回路基板の装着方法
US20090148720A1 (en) Electronic component device, method for manufacturing electronic component device, electronic component assembly, and method for manufacturing electronic component assembly
US7215030B2 (en) Lead-free semiconductor package
JP4765098B2 (ja) 半導体装置およびその製造方法
US20090272567A1 (en) Electronic device and method for making the same
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
KR101045349B1 (ko) 전력트랜지스터 접합용 지그
US20080032523A1 (en) Circuit module and manufacturing process thereof
JP5217013B2 (ja) 電力変換装置およびその製造方法
US12408278B2 (en) Electronic module assembly structure
JP3269481B2 (ja) 半導体装置
JP2005347660A (ja) 面実装部品の取付構造、及びその取付方法
JPH09181208A (ja) 混成集積回路装置
JP2002076528A (ja) プリント配線基板及びプリント配線基板作成方法
JP2025031250A (ja) 制御基板及びその製造方法
JP2004048072A (ja) 樹脂製配線基板及びその製造方法
JPH11214820A (ja) Ｌｃｃの実装構造
KR101938126B1 (ko) 전력용 반도체 모듈의 제조공정

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P14 Amendment of ip right document requested

Free format text: ST27 STATUS EVENT CODE: A-5-5-P10-P14-NAP-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

P14-X000 Amendment of ip right document requested

St.27 status event code: A-5-5-P10-P14-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000