[go: up one dir, main page]

KR102810573B1 - 표시패널 및 이의 제조 방법 - Google Patents

표시패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR102810573B1
KR102810573B1 KR1020190125558A KR20190125558A KR102810573B1 KR 102810573 B1 KR102810573 B1 KR 102810573B1 KR 1020190125558 A KR1020190125558 A KR 1020190125558A KR 20190125558 A KR20190125558 A KR 20190125558A KR 102810573 B1 KR102810573 B1 KR 102810573B1
Authority
KR
South Korea
Prior art keywords
layer
polymer layers
polymer
display panel
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190125558A
Other languages
English (en)
Other versions
KR20210043055A (ko
Inventor
박승원
김원종
김종우
송창영
정우석
하재흥
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190125558A priority Critical patent/KR102810573B1/ko
Priority to US16/997,212 priority patent/US11793020B2/en
Publication of KR20210043055A publication Critical patent/KR20210043055A/ko
Application granted granted Critical
Publication of KR102810573B1 publication Critical patent/KR102810573B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/879—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시패널은 발광소자, 및 상기 발광소자 상에 배치되고, 상기 발광소자를 커버하는 봉지층을 포함하고, 상기 봉지층은 블록 공중합체를 포함하는 복수의 중합체층들을 포함하고, 상기 복수의 중합체층들은 각각이 제1 굴절률을 가지는 복수의 제1 중합체층들, 및 각각이 상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들을 포함하고, 상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 사이의 굴절률 차이는 0.1 이상 0.6 이하이다. 이에 따라, 일 실시예에 따른 표시패널은 표시패널에 포함된 발광소자가 자외선에 의해 손상되는 것을 방지하여, 표시패널의 신뢰성이 향상될 수 있다.

Description

표시패널 및 이의 제조 방법{DISPLAY PANEL AND MANUFACTURING METHOD OF THE SAME}
본 발명은 표시패널 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 외부에서 진입하는 자외선 및 일부의 가시광선에 의한 발광소자의 손상이 방지되어 신뢰성이 향상된 표시패널 및 이의 제조 방법에 관한 것이다.
유기 발광 표시 장치는 애노드, 유기 발광층 및 캐소드로 구성되는 유기 발광소자를 포함한다. 유기 발광층은 수분 또는 산소에 매우 취약하다. 구체적으로, 유기 발광 표시 장치 외부로부터 수분 또는 산소가 침투하는 경우, 발광층이 변질되어 다크 스팟(dark spot), 픽셀 수축(pixel shrinkage) 등과 같은 각종 불량이 발생할 수 있다. 이에, 유기 발광소자를 보호하기 위한 봉지부가 사용되고 있다.
본 발명은 외부에서 진입하는 자외선 및 일부 가시광선을 차단하여, 발광소자의 손상을 방지할 수 있는 표시패널을 제공하는 것을 목적으로 한다.
본 발명은 간소화된 공정을 통해 외부에서 진입하는 자외선 및 일부 가시광선을 차단할 수 있는 봉지층을 형성할 수 있는 표시패널의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시패널은 발광소자, 및 상기 발광소자 상에 배치되고, 상기 발광소자를 커버하는 봉지층을 포함한다. 상기 봉지층은 블록 공중합체를 포함하는 복수의 중합체층들을 포함한다. 상기 복수의 중합체층들은 각각이 제1 굴절률을 가지는 복수의 제1 중합체층들, 및 각각이 상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들을 포함한다. 상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 사이의 굴절률 차이는 0.1 이상 0.6 이하이다.
상기 블록 공중합체는 제1 블록 단량체 및 상기 제1 블록 단량체와 상이한 제2 블록 단량체를 포함할 수 있다. 상기 복수의 제1 중합체층들은 상기 제1 블록 단량체를 포함하고, 상기 복수의 제2 중합체층들은 상기 제2 블록 단량체를 포함할 수 있다.
상기 제1 블록 단량체 및 상기 제2 블록 단량체 각각은 폴리스티렌, 폴리메틸메타크릴레이트, 폴리에틸렌 옥사이드, 폴리디메틸실록산, 플루오로헥실에틸아크릴레이트, 무기 폴리머, 및 무기 나노파티클 중 적어도 어느 하나를 포함할 수 있다.
상기 봉지층은 380nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하일 수 있다.
상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 서로 교번하여 적층될 수 있다.
상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 2층 이상 서로 교번하여 적층될 수 있다.
상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 각각은 30 nm 이상 90 nm 이하의 두께를 가질 수 있다.
상기 발광소자는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 전극, 및 상기 제2 전극 상에 배치되는 캡핑층을 포함할 수 있다. 상기 봉지층은 상기 캡핑층 상에 배치될 수 있다.
상기 봉지층은 상기 발광소자와 상기 복수의 중합체층들 사이에 배치되는 무기봉지층을 더 포함할 수 있다.
상기 봉지층은 상기 복수의 중합체층들 및 상기 무기봉지층 사이에 배치되는 유기봉지층을 더 포함할 수 있다.
상기 복수의 제1 중합체층들 각각은 제1 서브 중합체층 및 제2 서브 중합체층을 포함할 수 있다. 상기 복수의 제2 중합체층들 각각은 제3 서브 중합체층 및 제4 서브 중합체층을 포함할 수 있다.
상기 제1 서브 중합체층, 상기 제2 서브 중합체층, 상기 제3 서브 중합체층, 및 상기 제4 서브 중합체층 각각은 복수로 제공되고, 순차적으로 반복하여 적층될 수 있다.
상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 각각은 1.3 이상 2.3 이하의 굴절률을 가질 수 있다.
본 발명의 일 실시예에 따른 표시패널은 발광소자, 및 상기 발광소자 상에 배치되고, 상기 발광소자를 커버하는 봉지층을 포함한다. 상기 봉지층은 블록 공중합체를 포함하는 복수의 중합체층들을 포함한다. 상기 복수의 중합체층들은 제1 굴절률을 가지는 복수의 제1 중합체층들, 및 상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들이 서로 교번하여 적층된다. 상기 봉지층은 380nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하이다.
본 발명의 일 실시예에 따른 표시패널의 제조방법은 발광소자를 준비하는 단계, 및 상기 발광소자를 커버하도록 봉지층을 형성하는 단계를 포함한다. 상기 봉지층을 형성하는 단계는 상기 발광소자 상에 블록 공중합체를 포함하는 코팅액을 도포하여 예비중합체층을 형성하는 단계, 및 상기 예비중합체층에 포함된 상기 블록 공중합체가 자기조립하여 복수의 중합체층들을 형성하는 단계를 포함한다. 상기 복수의 중합체층들은 제1 굴절률을 가지는 복수의 제1 중합체층들, 및 상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들을 포함한다. 상기 제1 중합체층들 및 상기 제2 중합체층들 각각의 굴절률 차이는 0.1 이상 0.6 이하이다.
상기 블록 공중합체는 제1 블록 단량체 및 상기 제1 블록 단량체와 상이한 제2 블록 단량체를 포함할 수 있다. 상기 블록 공중합체가 자기조립하는 단계에서, 상기 제1 블록 단량체는 상기 복수의 제1 중합체들을 형성하고, 상기 제2 블록 단량체는 상기 복수의 제2 중합체들을 형성할 수 있다.
상기 블록 공중합체가 자기조립하는 단계에서, 상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 서로 교번하여 적층되도록 형성될 수 있다.
상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 2층 이상 서로 교번하여 적층되도록 형성될 수 있다.
상기 복수의 제1 중합체층들 각각은 제1 서브 중합체층 및 제2 서브 중합체층을 포함하고, 상기 복수의 제2 중합체층들 각각은 제3 서브 중합체층 및 제4 서브 중합체층을 포함할 수 있다. 상기 제1 서브 중합체층, 상기 제2 서브 중합체층, 상기 제3 서브 중합체층, 및 상기 제4 서브 중합체층 각각은 복수로 제공되고, 순차적으로 반복하여 적층되도록 형성될 수 있다.
상기 봉지층은 380nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하일 수 있다.
본 발명의 실시예에 따르면, 발광소자 상에 배치되는 봉지층이 자외선 및 일부의 가시광선을 차단하여, 발광소자가 자외선 및 자외선에 인접한 파장영역의 가시광선에 의해 손상되는 것을 방지할 수 있고, 이에 따라 표시패널의 신뢰성이 향상될 수 있다.
본 발명의 실시예에 따르면, 블록 공중합체의 자기조립을 이용하여 간단한 공정을 통해 자외선 및 일부 가시광선을 차단할 수 있는 봉지층을 형성할 수 있어, 공정이 간소화된 표시패널의 제조방법을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널의 평면도들이다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
도 5b는 본 발명의 일 실시예에 따른 표시패널의 일부 구성의 확대된 단면도이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시패널 중 일부 구성을 간략히 도시한 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 표시패널의 제조방법을 나타낸 순서도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 표시패널의 제조방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 본 발명의 일 실시예에 따른 표시장치, 표시장치에 포함되는 표시패널 및 표시패널의 제조방법에 대해서 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 1에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행한다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다.
이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하며, 이에 한정되지 않는다.
본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면을 더 포함할 수 있다. 표시장치(DD)는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.
본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치(DD)일 수 있다. 플렉서블 표시장치(DD)는 폴딩 가능한 폴더블 표시장치 또는 일부 영역이 밴딩된 밴딩형 표시장치를 포함할 수 있다.
본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 이미지 영역(DD-DA) 및 이미지 영역(DD-DA)에 인접한 베젤 영역(DD-NDA)을 포함한다. 베젤 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
도 1에 도시된 것과 같이, 이미지 영역(DD-DA)은 실질적으로 사각형상일 수 있다. "실질적으로 사각형상"이란 수학적 의미의 사각형상을 포함할 뿐만 아니라 꼭지점 영역(또는 코너 영역)에 꼭지점이 정의되지 않고 곡선의 경계가 정의된 사각형상을 포함한다.
베젤 영역(DD-NDA)은 이미지 영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 이미지 영역(DD-DA)과 베젤 영역(DD-NDA)은 다른 형상으로 디자인될 수 있다. 베젤 영역(DD-NDA)은 이미지 영역(DD-DA)의 일측에만 배치될 수도 있다. 표시장치(DD)와 전자장치의 다른 구성요소의 결합 형태에 따라 베젤 영역(DD-NDA)은 외부에 노출되지 않을 수도 있다.
도 2는 제2 방향(DR2)과 제3 방향(DR3)이 정의하는 단면을 도시하였다. 도 2에 있어서, 표시장치(DD)의 구성요소들은 그들의 적층관계를 설명하기 위해 단순하게 도시되었다.
본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널(DP), 입력센서(ISL), 반사방지부재(RPP, anti-reflector), 및 윈도우(WP)를 포함할 수 있다. 표시패널(DP), 입력센서(ISL), 반사방지부재(RPP), 및 윈도우(WP) 중 적어도 일부의 구성요소들은 연속공정에 의해 형성되거나, 적어도 일부의 구성요소들은 접착부재를 통해 서로 결합될 수 있다. 접착부재(ADS)는 감압접착필름(PSA, Pressure Sensitive Adhesive film), 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin)와 같은 투명한 접착부재일 수 있다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지부재(RPP) 및 윈도우(WM)는 다른 구성요소로 대체되거나 생략될 수 있다.
도 2에 있어서, 입력센서(ISL), 반사방지부재(RPP, anti-reflector), 및 윈도우(WP) 중 표시패널(DP)와 연속공정을 통해 형성된 입력센서(ISL)는 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B 구성요소가 A 구성요소 상에 직접 배치된다"는 것은 A 구성요소와 B 구성요소 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미한다. B 구성요소는 A 구성요소가 형성된 이후에 A 구성요소가 제공하는 베이스면 상에 연속공정을 통해 형성된다.
본 실시예에서 반사방지부재(RPP, anti-reflector) 및 윈도우(WP)는 "패널" 타입이고, 입력센서(ISL)는 "층" 타입이다. "패널" 타입은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층" 타입은 베이스층이 생략될 수 있다. 다시 말해, "층" 타입의 구성요소들은 다른 구성요소가 제공하는 베이스면 상에 배치된다. 본 발명의 일 실시예에서 반사방지부재(RPP, anti-reflector) 및 윈도우(WP)은 "층" 타입일 수도 있다.
표시패널(DP)은 이미지를 생성하고, 입력센서(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 패널들은 발광소자의 구성물질에 따라 구별된다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷 및/또는 퀀텀로드 등을 포함할 수 있다. 이하, 표시패널(DP)은 유기발광 표시패널로 설명된다.
반사방지부재(RPP)는 윈도우(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지부재(RPP)는 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지부재(RPP)의 베이스층으로 정의될 수 있다.
본 발명의 일 실시예에 따른 반사방지부재(RPP)는 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지부재(RPP)는 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반사방지부재(RPP)는 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
본 발명의 일 실시예에 따른 윈도우(WP)는 베이스층(WP-BS) 및 차광패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)는 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
차광패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되고, 차광패턴(WP-BZ)은 실질적으로 표시장치(DD)의 베젤 영역(DD-NDA)을 정의할 수 있다. 차광패턴(WP-BZ)이 미배치된 영역은 표시장치(DD)의 이미지 영역(DD-DA)을 정의할 수 있다. 윈도우(WP)로 한정하면, 차광패턴(WP-BZ)이 배치된 영역은 윈도우(WP)의 차광영역으로 정의되고, 차광패턴(WP-BZ)이 미배치된 영역은 윈도우(WP)의 투과영역으로 정의된다.
차광패턴(WP-BZ)은 다층구조를 가질 수 있다. 다층구조는 유채색의 컬러층과 무채색(특히, 검정색)의 차광층을 포함할 수 있다. 유채색의 컬러층과 무채색의 차광층은 증착, 인쇄, 코팅 공정을 통해 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우(WP)는 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시패널의 단면도이다. 도 4a 및 도 4b는 본 발명의 일 실시예에 따른 표시패널의 평면도들이다.
도 3에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 상부 절연층(TFL)을 포함한다. 도 1에 도시된 이미지 영역(DD-DA) 및 베젤 영역(DD-NDA)에 대응하는 표시영역(DP-DA)과 비표시영역(DP-NDA)이 표시패널(DP)에 정의될 수 있다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다.
베이스층(BL)은 적어도 하나의 합성수지 필름을 포함할 수 있다. 베이스층(BL)은 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 회로 소자는 신호라인들 및 화소 구동회로 등을 포함한다.
표시 소자층(DP-OLED)은 발광소자를 포함한다. 표시 소자층(DP-OLED)은 발광소자로써 적어도 유기발광 다이오드들을 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
상부 절연층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 발광소자들을 보호하기 위해 배치된다. 상부 절연층(TFL)에 대한 상세한 설명은 후술한다.
도 4a 및 도 4b에 도시된 것과 같이, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, ISL-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결되고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
본 실시예에서 신호라인들(SGL)은 보조라인들(SSL)을 더 포함할 수 있다. 보조라인들(SSL)은 입력센서(ISL, 도 2 참조)에 연결되는 신호라인이다. 본 발명의 일 실시예에서 보조라인들(SSL)은 생략될 수 있다.
신호라인들(SGL)은 서로 다른 층 상에 배치된 복수 개의 부분들을 포함할 수 있다. 도 4a에는 4개의 부분들(P1 내지 P4)을 포함하는 데이터 라인들(DL) 및 2개의 부분들(P10 및 P20)을 포함하는 보조라인들(SSL)을 예시적으로 도시하였다. 4개의 부분들(P1 내지 P4)은 컨택홀들(CNT)을 통해 연결되고, 2개의 부분들(P10 및 P20)은 컨택홀들(CNT)을 통해 연결될 수 있다. 보조라인들(SSL)의 제1 부분(P10)은 컨택홀들(CNT)을 통해 입력센서(ISL, 도 2 참조)의 신호라인과 연결될 수 있다.
신호패드들(DP-PD, ISL-PD)은 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)에 연결되는 제1 종의 신호패드들(DP-PD) 및 보조라인들(SSL)에 연결되는 제2 종의 신호패드들(ISL-PD)을 포함할 수 있다. 제1 종의 신호패드들(DP-PD) 및 제2 종의 신호패드들(ISL-PD)은 비표시영역(DP-NDA)의 일부영역에 정의된 패드영역(NDA-PA)에 서로 인접하게 배치된다. 패드영역(NDA-PA)은 표시패널(DP)의 엣지(DP-E)에 인접할 수 있다. 신호패드들(DP-PD, ISL-PD)의 적층구조 또는 구성물질은 서로 구분되지 않고, 동일한 공정을 통해 형성될 수 있다.
표시영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 표시영역(DP-DA)에 복수 개의 전자 소자들이 배치된다. 전자 소자들은 화소들(PX) 각각에 구비된 발광소자와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD, ISL-PD) 및 화소 구동회로는 도 3에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
화소(PX)는 예컨대, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 커패시터(CP), 및 발광소자(OLED)를 포함할 수 있다. 화소 구동회로는 스위칭 트랜지스터와 구동 트랜지스터를 포함하면 충분하지만, 도 4a에 도시된 실시예에 제한되지 않는다. 제1 트랜지스터(T1)는 주사 라인(GL) 및 데이터 라인(DL)에 연결된다. 발광소자(OLED)는 전원 라인(PL)이 제공하는 전원 전압을 수신한다.
도 4a에는 표시패널(DP)에 전기적으로 연결되는 회로기판(PCB)을 추가 도시하였다. 회로기판(PCB)은 리지드 회로기판 또는 플렉서블 회로기판일 수 있다.
회로기판(PCB)에는 표시패널(DP)의 동작을 제어하는 타이밍 제어회로(TC)가 배치될 수 있다. 또한, 회로기판(PCB)에는 입력센서(ISL)을 제어하는 입력감지회로(ISL-C)가 배치될 수 있다. 타이밍 제어회로(TC)와 입력감지회로(ISL-C) 각각은 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 본 발명의 일 실시예에서 타이밍 제어회로(TC)와 입력감지회로(ISL-C)는 하나의 집적 칩의 형태로 회로기판(PCB)에 실장될 수 있다. 회로기판(PCB)은 신호패드들(DP-PD, ISL-PD)과 전기적으로 연결되는 회로기판 패드들(PCB-P)을 포함할 수 있다. 미 도시되었으나, 회로기판(PCB)은 회로기판 패드들(PCB-P)과 타이밍 제어회로(TC) 및/또는 입력감지회로(ISL-C)를 연결하는 신호라인들을 더 포함한다. 또한, 회로기판 패드들(PCB-P)은 출력패드일 수 있고, 회로기판(PCB)은 입력패드를 더 포함할 수 있다.
이방성 도전필름(ACF)과 같은 도전성 부재를 통해 표시패널(DP)의 신호패드들(DP-PD, ISL-PD)과 회로기판 패드들(PCB-P)을 전기적으로 연결시킬 수 있다. 일 실시예에서, 이방성 도전필름(ACF)은 도전볼 등으로 대체될 수도 있다.
도 4b에 도시된 것과 같이, 본 발명의 일 실시예에 따른 표시패널(DP)은 비표시영역(DP-NDA)에 배치된 칩실장 영역(NDA-TC)을 더 포함할 수 있다. 칩실장 영역(NDA-TC)에는 칩 형태의 타이밍 제어회로(TC, 도 4a 참조)가 실장된다.
칩실장영역(NDA-TC)에는 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)이 배치될 수 있다. 제1 칩 패드들(TC-PD1)은 데이터 라인들(DL)에 연결되고, 제2 칩 패드들(TC-PD2)은 입력 신호라인들(SIL)을 통해 제1 종의 신호패드들(DP-PD)에 연결될 수 있다. 타이밍 제어회로(TC)의 단자들은 제1 칩 패드들(TC-PD1)과 제2 칩 패드들(TC-PD2)에 연결될 수 있다. 결과적으로 데이터 라인들(DL)은 타이밍 제어회로(TC)를 거쳐 신호패드들(DP-PD)에 전기적으로 연결될 수 있다. 본 발명의 일 실시예에서 제어신호 라인(CSL) 및 전원 라인(PL) 중 어느 하나 이상도 타이밍 제어회로(TC)에 연결될 수 있다.
도 4a 및 도 4b에 도시된 표시패널(DP)은 일부분이 밴딩될 수 있다. 비표시영역(DP-NDA)의 일부분이 밴딩될 수 있는데, 제2 방향(DR2)에 평행한 밴딩축을 기준으로 밴딩될 수 있다. 밴딩축은 데이터 라인들(DL)의 제3 부분들(P3) 및 보조라인들(SSL)의 제1 부분들(P10)에 중첩하도록 정의될 수 있다.
도 5a는 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다. 도 5b는 본 발명의 일 실시예에 따른 상부 절연층의 확대된 단면도이다.
도 5a를 참조하면, 표시패널(DP)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층을 형성한다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝할 수 있다. 이러한 방식으로 회로 소자층(DP-CL) 및 표시 소자층(DP-OLED)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등을 형성한다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(BL)은 다층구조를 가질 수 있다. 예컨대 베이스층(BL)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(BL)의 상면에 적어도 하나의 무기층을 형성한다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시패널(DP)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(BL)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 5a는 일부의 반도체 패턴을 도시한 것일 뿐이고, 평면 상에서 화소(PX)의 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(PX)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다르다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 전도성이 비-도핑영역보다 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호라인일 수 있다.
도 5a에 도시된 것과 같이, 제1 트랜지스터(T1)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(T2)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 5a에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 제2 트랜지스터(T2)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(PX, 도 4a 및 도 4b 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(DP-CL)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1, G2)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제1 절연층(10) 상에 게이트(G1, G2)를 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 화소들(PX, 도 4a 및 도 4b 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
제2 절연층(20) 상에 상부전극(UE)이 배치될 수 있다. 상부전극(UE)은 제2 트랜지스터(T2)의 게이트(G2)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터(CP, 도 4a 참조)를 정의할 수 있다. 본 발명의 일 실시예에서 상부전극(UE)은 생략될 수도 있다.
제2 절연층(20) 상에 상부전극(UE)을 커버하는 제3 절연층(30)이 배치된다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제3 절연층(30) 상에 제1 연결전극(CNE1)을 커버하는 제4 절연층(40)이. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제4 절연층(40) 상에 제5 절연층(50)이 배치된다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
제5 절연층(50) 상에 제2 연결전극(CNE2)을 커버하는 제6 절연층(60)이 배치된다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
도 5a에 도시된 것과 같이, 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다.
발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(PX, 도 4a 참조)에 공통적으로 배치된다.
도 5a 및 도 5b에 도시된 것과 같이, 제2 전극(CE) 상에 상부 절연층(TFL)이 배치된다. 상부 절연층(TFL)은 복수 개의 박막들을 포함할 수 있다. 본 실시예와 같이 상부 절연층(TFL)은 캡핑층(CPL)과 봉지층(TFE)을 포함할 수 있다. 봉지층(TFE)은 복수 의 중합체층들을 포함한다. 봉지층(TFE)에 포함된 중합체층들에 대한 설명은 후술한다.
캡핑층(CPL)은 제2 전극(CE) 상에 배치되고 제2 전극(CE)에 접촉한다. 캡핑층(CPL)은 유기물질을 포함할 수 있다. 캡핑층(CPL)은 후속의 공정, 예컨대 스퍼터링 공정으로부터 제2 전극(CE)을 보호하고, 발광소자(OLED)의 출광효율을 향상시키는 것일 수 있다. 캡핑층(CPL)은 봉지층(TFE)에 포함된 복수의 층보다 큰 굴절률을 가질 수 있다.
본 발명의 일 실시예에서 캡핑층(CPL)과 봉지층(TFE) 사이에 무기층, 예컨대 불화 리튬(LiF)층이 더 배치될 수 있다. 불화리튬층은 발광소자(OLED)의 출광효율을 향상시킬 수 있다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 표시패널 중 일부 구성을 간략히 도시한 단면도들이다. 도 6a 내지 도 6d에서는 캡핑층(CPL) 상에 봉지층(TFE)이 배치된 상부 절연층 구조를 간략히 도시하였다.
도 6a를 참조하면, 봉지층(TFE)은 복수의 중합체층들을 포함한다. 복수의 중합체층들은 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 포함한다.
복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 각각은 제1 굴절률을 가진다. 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 제1 굴절률과 상이한 제2 굴절률을 가진다. 제2 굴절률은 제1 굴절률보다 클 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이의 굴절률 차이는 0.1 이상 0.6 이하이다. 일 실시예에서, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이의 굴절률 차이는 0.2 이상 0.4 이하일 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이의 굴절률 차이는 봉지층(TFE)이 차단하고자 하는 광의 파장의 폭과, 차단하고자 하는 광을 반사시키는 비율을 조절하기 위하여 소정의 값으로 선택될 수 있다.
복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 1.3 이상 2.3 이하의 굴절률을 가질 수 있다. 일 실시예에서, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 각각의 제1 굴절률은 1.5 이고, 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각의 제2 굴절률은 1.7 일 수 있다.
복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 서로 교번하여 적층될 수 있다. 즉, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 사이에 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)이 배치되고, 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이에 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n)이 배치되도록 순차적으로 적층될 수 있다.
복수의 중합체층들은 블록 공중합체(Block Copolymer, BCP)를 포함한다. 블록 공중합체(Block Copolymer, BCP)는 두 개 이상의 화학적으로 다른 결합을 가진 고분자를 결합시킨 물질 즉, 서로 다른 두 종류 이상의 고분자 사슬이 화학결합을 통해 강제로 연결되어 있는 독특한 형태의 고분자를 의미한다. 블록 공중합체는 수십 나노미터(nm) 수준의 균일한 크기 및 배열을 갖는 구(sphere), 원통(cylinder), 기둥(pillar) 또는 층상(lamellar) 형태의 자기조립구조(self-assembled structure)들을 형성할 수 있다. 일 실시예에서, 블록 공중합체는 라멜라 형태의 자기조립구조를 형성할 수 있다.
블록 공중합체는 제1 블록 단량체 및 제1 블록 단량체와 상이한 제2 블록 단량체를 포함할 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 각각은 제1 블록 단량체를 포함하고, 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 제2 블록 단량체를 포함할 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 각각은 블록 공중합체 중 제1 블록 단량체가 배치된 부분이고, 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 블록 공중합체 중 제2 블록 단량체가 배치된 부분일 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 블록 공중합체가 자기조립(self-assembly)하여 형성되고, 블록 공중합체에 포함된 제1 블록 단량체 부분이 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n)을 형성하고, 블록 공중합체에 포함된 제2 블록 단량체 부분이 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 형성하는 것일 수 있다.
제1 블록 단량체 및 제2 블록 단량체 각각은 폴리스티렌, 폴리메틸메타크릴레이트, 폴리에틸렌 옥사이드, 폴리디메틸실록산, 플루오로헥실에틸아크릴레이트, 무기 폴리머, 및 무기 나노파티클 중 적어도 어느 하나를 포함할 수 있다. 일 실시예에서, 블록 공중합체는 폴리스티렌과 폴리메틸메타크릴레이트가 연결되어 형성된 것일 수 있다. 다만, 이에 한정되지 않고, 블록 공중합체는 다양한 유기 폴리머, 무기 폴리머, 및 무기 나노파티클 중 적어도 어느 하나를 통해 형성될 수 있다.
복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 30nm 이상 90nm 이하의 두께를 가질 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각의 두께(d1, d2)는 복수의 중합체층들에 포함된 블록 공중합체의 분자 구조 및 분자량에 따라 조절될 수 있다. 일 실시예에서, 블록 공중합체 는 제1 블록 단량체와 제2 블록 단량체가 연결되어 형성되고, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n)의 두께(d1)는 제1 블록 단량체의 분자 구조 및 분자량에 의해 조절되고, 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)의 두께(d2)는 제2 블록 단량체의 분자 구조 및 분자량에 의해 조절될 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각의 두께는 봉지층(TFE)이 차단하고자 하는 광의 피크 파장을 조절하기 위하여 소정의 값으로 선택될 수 있다.
복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 서로 교번하여 적층되고, 2층 이상 서로 교번하여 적층될 수 있다. 도 6a에서와 같이, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) n층과 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) n층이 서로 교번하여 적층되고, n은 2 이상의 정수일 수 있다. 일 실시예에서, n 은 10 일 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)의 적층 수인 n은 봉지층(TFE)이 차단하고자 하는 광을 반사시키는 비율을 조절하기 위하여 소정의 값으로 선택될 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)의 적층 수인 n은 봉지층(TFE)의 전체 두께(dtot)를 고려하여 선택될 수 있다. 일 실시예에서, 봉지층(TFE)의 전체 두께(dtot)는 0.5 μm 이상 5 μm 이하일 수 있다.
봉지층(TFE)이 복수의 중합체층들을 포함함에 따라, 봉지층(TFE)은 380nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하일 수 있다. 즉, 봉지층(TFE)은 380nm 이상 420nm 이하의 파장영역에서 광 차단능을 가지는 층일 수 있다. 봉지층(TFE)이 서로 다른 굴절률을 가지는 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 포함함에 따라, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이 계면에서 380nm 이상 420nm 이하의 파장영역의 광이 반사되어, 봉지층(TFE)이 380nm 이상 420nm 이하의 파장영역에서 광 차단능을 가지는 것일 수 있다.
일 실시예에 따른 표시패널에서, 봉지층(TFE)은 복수의 중합체층들을 포함하고, 복수의 중합체층들은 서로 다른 굴절률을 가지는 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 포함하여, 봉지층(TFE)이 자외선 영역 및 자외선 근접 영역의 광을 효과적으로 차단할 수 있다. 더하여, 본 발명에서는 복수의 중합체층들에 포함된 블록 공중합체의 분자 구조 및 분자량을 조절하여, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 사이의 굴절률 차이를 0.1 이상 0.6 이하이고, 각각의 두께가 30 nm 이상 90 nm 이하인 것으로 조절할 수 있고, 이에 따라 자외선 영역 및 자외선 근접 영역의 광을 효과적으로 차단할 수 있다. 이에 따라, 봉지층(TFE) 하부에 배치된 발광소자로 자외선 및 자외선 근접 영역의 광이 투과되는 것을 방지하여, 발광소자의 손상을 방지할 수 있고, 발광소자의 발광효율 및 수명이 감소되는 것을 방지할 수 있다.
도 6b를 참조하면, 일 실시예에 따른 봉지층(TFE-1)에서 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 중 적어도 일부 각각은 서브 중합체층들을 포함할 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 중 적어도 일부 각각은 제1 서브 중합체층(Bca-21, … , Bca-n1), 및 제2 서브 중합체층(Bca-22, … , Bca-n2)을 포함할 수 있다. 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 중 적어도 일부 각각은 제3 서브 중합체층(Bcb-11, Bcb-21, … , Bcb-n1), 및 제4 서브 중합체층(Bcb-12, Bcb-22, … , Bcb-n2)을 포함할 수 있다. 제1 서브 중합체층(Bca-21, … , Bca-n1), 제2 서브 중합체층(Bca-22, … , Bca-n2), 제3 서브 중합체층(Bcb-11, Bcb-21, … , Bcb-n1), 및 제4 서브 중합체층(Bcb-12, Bcb-22, … , Bcb-n2) 각각은 복수로 제공되고, 순차적으로 반복하여 적층될 수 있다. 일 실시예에서, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 중 최하단에 배치된 제1 중합체층(Bca-1) 및 최상단에 배치된 제1 중합체층(Bca-n+1)은 단층으로 제공되고, 나머지 제1 중합체층들은 제1 서브 중합체층 및 제2 서브 중합체층을 포함하여 복층으로 제공되는 것일 수 있다.
일 실시예에서, 봉지층(TFE-1)은 블록 공중합체를 포함하는 복수의 중합체층들을 포함하고, 제1 블록 단량체와 제2 블록 단량체가 연결된 블록 공중합체가 자기조립을 통해 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)이 형성될 수 있다. 이에 따라, 자기조립되는 과정에서 제1 블록 단량체와 제2 블록 단량체가 분자 간 상호작용에 의해 정렬되어, 제1 서브 중합체층(Bca-21, … , Bca-n1), 제2 서브 중합체층(Bca-22, … , Bca-n2), 제3 서브 중합체층(Bcb-11, Bcb-21, … , Bcb-n1), 및 제4 서브 중합체층(Bcb-12, Bcb-22, … , Bcb-n2)가 순차적으로 반복하여 적층된 형상을 가질 수 있다.
도 6c를 참조하면, 봉지층(TFE-2)은 복수의 중합체층들과 발광소자 사이에 배치되는 무기봉지층(IOL)을 더 포함할 수 있다. 무기봉지층(IOL)은 발광소자 상에 배치된 캡핑층(CPL) 상에 배치될 수 있다. 무기봉지층(IOL)은 캡핑층(CPL) 상에 직접 배치되고, 무기봉지층(IOL) 상에는 복수의 중합체층들 중 최하단에 배치된 중합체층(Bca-1)이 직접 배치될 수 있다.
무기봉지층(IOL)은 수분/산소로부터 표시 소자층(DP-OLED, 도 5a 참조)을 보호하는 층일 수 있다. 무기봉지층(IOL)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층 중 어느 하나일 수 있다. 무기봉지층(IOL)은 티타늄옥사이드층, 또는 알루미늄옥사이드층 중 어느 하나일 수 있다.
도 6d를 참조하면, 봉지층(TFE-3)은 복수의 중합체층들과 발광소자 사이에 배치되는 무기봉지층(IOL) 및 유기봉지층(OL)을 더 포함할 수 있다. 무기봉지층(IOL)은 발광소자 상에 배치된 캡핑층(CPL) 상에 배치되고, 무기봉지층(IOL) 상에 유기봉지층(OL)이 배치될 수 있다. 유기봉지층(OL)은 무기봉지층(IOL) 상에 직접 배치되고, 유기봉지층(OL) 상에 복수의 중합체층들 중 최하단에 배치된 중합체층(Bca-1)이 직접 배치될 수 있다.
유기봉지층(OL)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED. 도 5a 참조)을 보호하는 층일 수 있다. 유기봉지층(OL)은 아크릴 계열 유기층을 포함할 수 있으나, 이에 한정되지 않는다.
도 7은 본 발명의 일 실시예에 따른 표시패널의 제조방법을 나타낸 순서도이다. 도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 표시패널의 제조방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 8a 내지 도 8c에서는 도 6a에 대응하는 부분에서의 표시패널 제조방법 중 일부 단계를 순차적으로 도시하였다. 이하, 도 7, 및 도 8a 내지 도 8c를 참조하여 본 발명의 일 실시예에 따른 표시패널의 제조방법을 설명함에 있어, 앞서 설명한 구성에 대해서는 동일한 참조부호를 부여하고 자세한 설명은 생략한다.
도 7을 참조하면, 본 발명의 일 실시예에 따른 표시패널의 제조방법은 발광소자를 준비하는 단계(S100), 및 발광소자를 커버하도록 봉지층을 형성하는 단계(S200)를 포함하고, 봉지층을 형성하는 단계는 발광소자 상에 블록 공중합체를 포함하는 코팅액을 도포하여 예비중합체층을 형성하는 단계(S210), 및 블록 공중합체가 자기조립하여 복수의 중합체층을 형성하는 단계(S220)를 포함한다.
도 7, 도 8a 및 도 8b를 함께 참조하면, 일 실시예에 따른 표시패널의 제조방법에서는 발광소자 상에 블록 공중합체를 포함하는 코팅액(BL)을 도포하여, 예비중합체층(Bc-PL)을 형성한다. 블록 공중합체는 제1 블록 단량체 및 제2 블록 단량체를 포함할 수 있다. 코팅액(BL)은 스핀 코팅(spin coating), 슬릿 코팅(slit coating), 또는 스크린 프린팅(screen printing) 등과 같은 공지의 코팅 방법으로 코팅하여 형성할 수 있다. 코팅액(BL)은 발광소자의 캡핑층(CPL) 상에 도포되어, 캡핑층(CPL) 상에 예비중합체층(Bc-PL)이 형성될 수 있다.
도 7, 도 8b 및 도 8c를 함께 참조하면, 일 실시예에 따른 표시패널의 제조방법에서는 예비중합체층(Bc-PL)에 포함된 블록 공중합체가 자기조립하여, 복수의 중합체층들을 형성한다. 예비중합체층(Bc-PL)에 포함된 블록 공중합체는 자기조립하여, 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 형성할 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)을 형성할 수 있다. 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n) 각각은 예비중합체층(Bc-PL)에 포함된 블록 공중합체가 자기조립함에 따라, 서로 교번하여 반복하여 배치되도록 형성될 수 있다.
예비중합체층(Bc-PL)에 포함된 블록 공중합체가 자기조립하는 단계에서는 예비중합체층(Bc-PL)을 건조하고 어닐링(annealing)하는 단계를 포함할 수 있다. 건조하는 단계는 상온에서 수행될 수 있으며, 건조 공정을 통해 예비중합체층(Bc-PL)에 잔존한 용매를 제거할 수 있다. 어닐링 단계는 열 어닐링(Thermal Annealing) 및 솔벤트 어닐링(Solvent Annealing)을 통해 수행될 수 있다. 도 8b에 도시된 바와 같이, 코팅된 예비중합체층(Bc-PL)에 열(h)을 가하여 어닐링 공정을 수행할 수 있다. 또는, 아세톤 또는 톨루엔 등의 유기 용매 증기를 이용하여 어닐링 공정을 수행할 수도 있다.
도 8a 내지 도 8c에서는 블록 공중합체가 자기조립하여 도 6a에 도시된 봉지층(TFE) 구조가 형성되는 것을 예시적으로 도시하였으나, 이에 한정되지 않고, 블록 공중합체가 자기조립하여 도 6b에 도시된 봉지층(TFE-1) 구조가 형성될 수도 있다. 또는, 일 실시예에 따른 표시패널의 제조방법에서는 블록 공중합체가 포함된 코팅액을 도포하는 단계 및 블록 공중합체가 자기조립하는 단계 이전에, 발광소자 상에 무기물 및 유기물을 증착하여 무기봉지층(IOL, 도 6c 참조) 및/또는 유기봉지층(OL, 도 6d 참조)이 형성되는 단계를 더 포함할 수도 있다.
일 실시예에 따른 표시패널의 제조방법에서는 블록 공중합체를 코팅한 후, 블록 공중합체의 자기조립을 이용하여 봉지층(TFE)을 형성함에 따라, 별도의 마스킹 공정 없이 반복적으로 교번하여 적층되는 중합체층들을 포함하는 봉지층(TFE)을 형성할 수 있다. 특히, 블록 공중합체의 분자 구조 및 분자량을 조절하여, 서로 다른 굴절률을 가지는 복수의 제1 중합체층들(Bca-1, Bca-2, … , Bca-n) 및 복수의 제2 중합체층들(Bcb-1, Bcb-2, … , Bcb-n)이 반복적으로 교번하여 적층되는 층구조를 형성할 수 있다. 이에 따라, 간소화된 공정으로 자외선 및 자외선 근접 영역의 광이 투과되는 것을 방지할 수 있는 봉지층 구조를 형성할 수 있어, 발광소자의 발광효율 및 수명이 감소되는 것을 방지할 수 있는 표시패널을 제조할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DD: 표시장치 DP: 표시패널
TFE: 봉지층 Bca: 제1 중합체층
Bcb: 제2 중합체층

Claims (20)

  1. 발광소자; 및
    상기 발광소자 상에 배치되고, 상기 발광소자를 커버하는 봉지층을 포함하고,
    상기 봉지층은 복수의 중합체층들을 포함하고,
    상기 복수의 중합체층들은
    각각이 제1 블록 단량체를 포함하고, 제1 굴절률을 가지는 복수의 제1 중합체층들; 및
    각각이 제2 블록 단량체를 포함하고, 상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들을 포함하고,
    상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 사이의 굴절률 차이는 0.1 이상 0.6 이하이고,
    상기 봉지층은 400nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하인 표시패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 블록 단량체 및 상기 제2 블록 단량체 각각은 폴리스티렌, 폴리메틸메타크릴레이트, 폴리에틸렌 옥사이드, 폴리디메틸실록산, 플루오로헥실에틸아크릴레이트, 무기 폴리머, 및 무기 나노파티클 중 적어도 어느 하나를 포함하는 표시패널.
  4. 삭제
  5. 제1항에 있어서,
    상기 복수의 제1 중합체층들 각각 및 상기 복수의 제2 중합체층들 각각은 서로 교번하여 적층되는 표시패널.
  6. 제5항에 있어서,
    상기 복수의 제1 중합체층들 각각 및 상기 복수의 제2 중합체층들 각각이 서로 교번하여 적층되는 횟수는 2회 이상인 표시패널.
  7. 제1항에 있어서,
    상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 각각은 30 nm 이상 90 nm 이하의 두께를 가지는 표시패널.
  8. 제1항에 있어서,
    상기 발광소자는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 상기 발광층 상에 배치되는 제2 전극, 및 상기 제2 전극 상에 배치되는 캡핑층을 포함하고,
    상기 봉지층은 상기 캡핑층 상에 배치되는 표시패널.
  9. 제1항에 있어서,
    상기 봉지층은 상기 발광소자와 상기 복수의 중합체층들 사이에 배치되는 무기봉지층을 더 포함하는 표시패널.
  10. 제9항에 있어서,
    상기 봉지층은 상기 복수의 중합체층들 및 상기 무기봉지층 사이에 배치되는 유기봉지층을 더 포함하는 표시패널.
  11. 제1항에 있어서,
    상기 복수의 제1 중합체층들 각각은 제1 서브 중합체층 및 제2 서브 중합체층을 포함하고,
    상기 복수의 제2 중합체층들 각각은 제3 서브 중합체층 및 제4 서브 중합체층을 포함하는 표시패널.
  12. 제11항에 있어서,
    상기 제1 서브 중합체층, 상기 제2 서브 중합체층, 상기 제3 서브 중합체층, 및 상기 제4 서브 중합체층 각각은 복수로 제공되고, 순차적으로 반복하여 적층되는 표시패널.
  13. 제1항에 있어서,
    상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들 각각은 1.3 이상 2.3 이하의 굴절률을 가지는 표시패널.
  14. 발광소자; 및
    상기 발광소자 상에 배치되고, 상기 발광소자를 커버하는 봉지층을 포함하고,
    상기 봉지층은 블록 공중합체를 포함하는 복수의 중합체층들을 포함하고,
    상기 복수의 중합체층들은
    제1 굴절률을 가지는 복수의 제1 중합체층들; 및
    상기 제1 굴절률과 상이한 제2 굴절률을 가지는 복수의 제2 중합체층들이 서로 교번하여 적층되고,
    상기 봉지층은 400nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하인 표시패널.
  15. 발광소자를 준비하는 단계; 및
    상기 발광소자를 커버하도록 봉지층을 형성하는 단계를 포함하고,
    상기 봉지층을 형성하는 단계는
    상기 발광소자 상에 블록 공중합체를 포함하는 코팅액을 도포하여 예비중합체층을 형성하는 단계; 및
    상기 예비중합체층에 포함된 상기 블록 공중합체가 자기조립하여 복수의 중합체층들을 형성하는 단계를 포함하고,
    상기 복수의 중합체층들은
    제1 굴절률을 가지는 복수의 제1 중합체층들; 및
    상기 제1 굴절률보다 큰 제2 굴절률을 가지는 복수의 제2 중합체층들을 포함하고,
    상기 제1 중합체층들 및 상기 제2 중합체층들 각각의 굴절률 차이는 0.1 이상 0.6 이하이고,
    상기 봉지층은 400nm 이상 420nm 이하의 파장영역에서 광투과율이 10% 이하인 표시패널의 제조 방법.
  16. 제15항에 있어서,
    상기 블록 공중합체는 제1 블록 단량체 및 상기 제1 블록 단량체와 상이한 제2 블록 단량체를 포함하고,
    상기 블록 공중합체가 자기조립하는 단계에서, 상기 제1 블록 단량체는 상기 복수의 제1 중합체들을 형성하고, 상기 제2 블록 단량체는 상기 복수의 제2 중합체들을 형성하는 표시패널의 제조 방법.
  17. 제15항에 있어서,
    상기 블록 공중합체가 자기조립하는 단계에서, 상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 서로 교번하여 적층되도록 형성되는 표시패널의 제조 방법.
  18. 제17항에 있어서,
    상기 복수의 제1 중합체층들 및 상기 복수의 제2 중합체층들은 2층 이상 서로 교번하여 적층되도록 형성되는 표시패널의 제조 방법.
  19. 제17항에 있어서,
    상기 복수의 제1 중합체층들 각각은 제1 서브 중합체층 및 제2 서브 중합체층을 포함하고,
    상기 복수의 제2 중합체층들 각각은 제3 서브 중합체층 및 제4 서브 중합체층을 포함하고,
    상기 제1 서브 중합체층, 상기 제2 서브 중합체층, 상기 제3 서브 중합체층, 및 상기 제4 서브 중합체층 각각은 복수로 제공되고, 순차적으로 반복하여 적층되도록 형성되는 표시패널의 제조 방법.
  20. 삭제
KR1020190125558A 2019-10-10 2019-10-10 표시패널 및 이의 제조 방법 Active KR102810573B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190125558A KR102810573B1 (ko) 2019-10-10 2019-10-10 표시패널 및 이의 제조 방법
US16/997,212 US11793020B2 (en) 2019-10-10 2020-08-19 Display panel and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190125558A KR102810573B1 (ko) 2019-10-10 2019-10-10 표시패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20210043055A KR20210043055A (ko) 2021-04-21
KR102810573B1 true KR102810573B1 (ko) 2025-05-23

Family

ID=75384128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190125558A Active KR102810573B1 (ko) 2019-10-10 2019-10-10 표시패널 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US11793020B2 (ko)
KR (1) KR102810573B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102888206B1 (ko) * 2021-09-29 2025-11-21 삼성디스플레이 주식회사 표시 장치
KR102902674B1 (ko) * 2021-12-30 2025-12-19 엘지디스플레이 주식회사 표시장치
CN117295357A (zh) * 2023-10-31 2023-12-26 昆山工研院新型平板显示技术中心有限公司 显示面板、显示模组和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU758267B2 (en) * 1998-11-09 2003-03-20 Ppg Industries Ohio, Inc. Solar control coatings and coated articles
US7268486B2 (en) * 2002-04-15 2007-09-11 Schott Ag Hermetic encapsulation of organic, electro-optical elements
US20050181212A1 (en) * 2004-02-17 2005-08-18 General Electric Company Composite articles having diffusion barriers and devices incorporating the same
US20120227809A1 (en) * 2009-11-18 2012-09-13 Vivek Bharti Flexible assembly and method of making and using the same
KR20120106953A (ko) * 2009-11-18 2012-09-27 쓰리엠 이노베이티브 프로퍼티즈 컴파니 다층 광학 필름
DE102012204934B4 (de) * 2012-03-28 2025-03-13 Pictiva Displays International Limited Organisches Licht emittierendes Bauelement und Verfahren zur Herstellung eines organischen Licht emittierenden Bauelements
KR20140064395A (ko) 2012-11-20 2014-05-28 도레이케미칼 주식회사 유기전자장치용 박막봉지체, 이를 포함하는 유기전자장치 봉지제품 및 유기전자장치의 봉지방법
KR101425844B1 (ko) 2012-12-04 2014-08-07 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR102100767B1 (ko) 2013-11-26 2020-04-21 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR20160065553A (ko) 2014-12-01 2016-06-09 삼성전자주식회사 유기 광전 소자 및 이미지 센서
TWI596748B (zh) * 2016-08-15 2017-08-21 財團法人工業技術研究院 顯示裝置
KR102723536B1 (ko) * 2016-11-29 2024-10-31 삼성디스플레이 주식회사 표시 장치
CN106887531A (zh) * 2017-03-23 2017-06-23 京东方科技集团股份有限公司 封装结构及其制造方法、显示装置
KR102126045B1 (ko) * 2017-07-21 2020-06-23 삼성에스디아이 주식회사 유기발광소자 봉지용 조성물 및 이로부터 제조된 유기발광소자 표시장치
WO2020175958A1 (ko) * 2019-02-28 2020-09-03 주식회사 엘지화학 봉지 필름

Also Published As

Publication number Publication date
US11793020B2 (en) 2023-10-17
US20210111373A1 (en) 2021-04-15
KR20210043055A (ko) 2021-04-21

Similar Documents

Publication Publication Date Title
KR102521879B1 (ko) 표시장치
KR102846771B1 (ko) 표시 장치
KR20200120845A (ko) 표시 장치
CN113257868A (zh) 显示装置和电子设备
US12282238B2 (en) Display device
US11934599B2 (en) Display device
KR102723029B1 (ko) 표시모듈
KR20240172161A (ko) 표시장치
KR102400648B1 (ko) 표시장치 및 그 제조방법
KR20200130578A (ko) 입력센서 및 이를 포함하는 표시장치
US12039117B2 (en) Display device
US12075654B2 (en) Display apparatus
KR102825693B1 (ko) 표시 장치 및 그의 제조방법
CN114203769A (zh) 显示设备及制造该显示设备的方法
CN114497130A (zh) 显示装置
KR102810573B1 (ko) 표시패널 및 이의 제조 방법
KR102705522B1 (ko) 표시 장치
CN114628467A (zh) 显示面板和包括该显示面板的显示装置
KR102737591B1 (ko) 표시장치
KR102202179B1 (ko) 표시 장치 및 이의 제조 방법
KR102825971B1 (ko) 표시 장치
KR20240014670A (ko) 표시장치 및 표시장치의 제조방법
KR20230115409A (ko) 표시 장치
KR102714991B1 (ko) 표시 장치 및 이의 제조 방법
KR102406621B1 (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000