[go: up one dir, main page]

KR102814796B1 - 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자 - Google Patents

2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자 Download PDF

Info

Publication number
KR102814796B1
KR102814796B1 KR1020190091159A KR20190091159A KR102814796B1 KR 102814796 B1 KR102814796 B1 KR 102814796B1 KR 1020190091159 A KR1020190091159 A KR 1020190091159A KR 20190091159 A KR20190091159 A KR 20190091159A KR 102814796 B1 KR102814796 B1 KR 102814796B1
Authority
KR
South Korea
Prior art keywords
source material
providing
compound
substrate
carbon atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190091159A
Other languages
English (en)
Other versions
KR20210012808A (ko
Inventor
김윤수
김해룡
류승민
문선민
송정규
우창수
정규호
조윤정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190091159A priority Critical patent/KR102814796B1/ko
Priority to US16/791,189 priority patent/US11081338B2/en
Priority to CN202010730842.8A priority patent/CN112309831B/zh
Publication of KR20210012808A publication Critical patent/KR20210012808A/ko
Priority to US17/376,403 priority patent/US11728160B2/en
Application granted granted Critical
Publication of KR102814796B1 publication Critical patent/KR102814796B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10P14/6939—
    • H10P14/3426—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H10P14/69215—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10P14/20—
    • H10P14/3406—
    • H10P14/6339—
    • H10P14/6902—
    • H10P14/6928—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 상기 첫 번째 과제를 이루기 위하여, 제 1 중심 원소를 포함하는 제 1 소스 물질을 기판 상에 제공하는 단계; 상기 제 1 소스 물질과 결합하도록 전자 공여 화합물을 제공하는 단계; 상기 전자 공여 화합물을 제공하는 단계 이후에, 제 2 중심 원소를 포함하는 제 2 소스 물질을 상기 기판 상에 제공하는 단계; 및 상기 기판 상에 산화제를 제공하는 단계를 포함하는 2종 물질 산화막의 형성 방법이 제공된다.

Description

2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자 {Method of forming binary oxide film, method of fabricating semiconductor device, method of forming dielectric film, and semiconductor device}
본 발명은 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자에 관한 것으로서, 더욱 구체적으로는 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 성분 및 치수의 관점에서 고도의 균일성을 갖도록 제조할 수 있는 방법 및 그에 의하여 제조된 반도체 소자에 관한 것이다.
요구되는 반도체 소자의 성능이 고도화됨에 따라 2종 이상의 금속 또는 준금속을 함유하는 물질막을 조성 및 치수의 관점에서 고도로 균일하게 형성할 필요가 있다. 특히, 물질막이 증착될 피처(feature)의 종횡비가 크게 증가함에 따라 이러한 필요를 만족시키는 것이 더 어려워지고 있다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 성분 및 치수의 관점에서 고도의 균일성을 갖도록 제조할 수 있는 2종 물질 산화막의 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 성분 및 치수의 관점에서 고도의 균일성을 갖도록 제조할 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 성분 및 치수의 관점에서 고도의 균일성을 갖도록 제조할 수 있는 유전막 형성 방법을 제공하는 것이다.
본 발명이 이루고자 하는 네 번째 기술적 과제는 성분 및 치수의 관점에서 고도의 균일성을 갖는, 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 포함하는 반도체 소자를 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 이루기 위하여, 제 1 중심 원소를 포함하는 제 1 소스 물질을 기판 상에 제공하는 단계; 상기 제 1 소스 물질과 결합하도록 전자 공여 화합물을 제공하는 단계; 상기 전자 공여 화합물을 제공하는 단계 이후에, 제 2 중심 원소를 포함하는 제 2 소스 물질을 상기 기판 상에 제공하는 단계; 및 상기 기판 상에 산화제를 제공하는 단계를 포함하는 2종 물질 산화막의 형성 방법을 제공한다.
본 발명은 상기 두 번째 과제를 이루기 위하여, 반도체 기판의 활성 영역과 전기적으로 연결된 하부 전극을 형성하는 단계; 상기 하부 전극의 노출된 전체 표면에 대하여 유전막을 형성하는 단계; 및 상기 유전막 위에 상부 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다. 이 때, 상기 유전막을 형성하는 단계는, 상기 하부 전극의 노출된 표면 상에 제 1 소스 물질을 공급하는 단계; 상기 제 1 소스 물질과 반데르발스(van der Waals) 결합을 할 수 있는 전자 공여 화합물을 제공하는 단계; 상기 전자 공여 화합물을 제공하는 단계 이후에, 제 2 소스 물질을 상기 하부 전극 상에 제공하는 단계; 및 상기 하부 전극 상에 산화제를 제공하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
본 발명은 상기 세 번째 과제를 이루기 위하여, 반응 챔버 내에 기판을 제공하는 단계; 상기 기판 상에 제 1 전자 공여 화합물을 제공하는 단계; 및 상기 기판 상에 원하는 두께의 산화막이 형성될 때까지 퇴적 사이클을 반복 수행하는 단계를 포함하는 유전막 형성 방법을 제공한다. 이 때, 상기 퇴적 사이클은 제 1 중심 원소를 포함하는 제 1 소스 물질을 상기 기판 상에 제공하는 단계; 상기 제 1 소스 물질과 결합하도록 제 2 전자 공여 화합물을 제공하는 단계; 상기 제 2 전자 공여 화합물을 제공하는 단계 이후에, 제 2 중심 원소를 포함하는 제 2 소스 물질을 상기 기판 상에 제공하는 단계; 및 상기 기판 상에 산화제를 제공하는 단계를 포함한다.
본 발명은 상기 네 번째 과제를 이루기 위하여, 기판 상에 형성된 둘 이상의 하부 전극; 상기 하부 전극의 표면에 형성되고 2종 이상의 금속 원소 또는 준금속 원소를 함유하는 유전막; 및 상기 유전막 상에 형성되고 상기 둘 이상의 하부 전극과 전기적으로 절연되는 상부 전극을 포함하고, 상기 하부 전극의 종횡비가 약 30 내지 약 200이고, 상기 유전막의 가장 두꺼운 두께에 대한 가장 얇은 두께의 비가 0.93 이상인 것을 특징으로 하는 반도체 소자를 제공한다.
본 발명에 따른 방법을 이용하면 2종 이상의 물질을 함유하는 높은 종횡비의 물질막을 성분 및 치수의 관점에서 고도의 균일성을 갖도록 제조할 수 있다.
도 1은 본 발명의 일실시예에 따른 산화막의 형성 방법을 나타낸 흐름도이다.
도 2는 상기 기판 위에 산화막이 형성되는 단계의 일 실시예를 보다 구체적으로 나타낸 흐름도이다.
도 3a 내지 도 3d는 상기 기판 위에 산화막이 균일하게 형성되는 기작(mechanism)을 개념적으로 나타낸 모식도들이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 물질막 형성 방법을 수행하기 위한 반도체 장비를 개념적으로 나타낸 도면이다.
도 5a 내지 도 5f는 본 발명의 실시예들에 따라 제 1 소스 물질, 제 2 소스 물질, 전자 공여 화합물, 및 산화제의 공급 사이클의 구성을 나타낸 타이밍 다이어그램들이다.
도 6a 내지 도 6h는 본 발명 개념의 일 실시예에 따른 반도체 소자의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 7은 본 발명의 다른 실시예에 따른 산화막의 형성 방법을 나타낸 흐름도이다.
도 8a 내지 도 8e는 도 6g의 하부 전극 상에 산화막이 형성되는 것을 단계별로 개념적으로 나타낸 모식도들이다.
도 9a는 도 8e의 커패시터 유전막에 있어서 z 축 상의 위치에 따른 제 1 중심 원소 및 제 2 중심 원소의 농도를 개략적으로 나타낸 그래프이다.
도 9b는 상기 제 1 소스 물질에 전자 공여 화합물을 흡착시키는 단계를 생략한 경우의 커패시터 유전막에 있어서 z 축 상의 위치에 따른 제 1 중심 원소 및 제 2 중심 원소의 농도를 개략적으로 나타낸 그래프이다.
도 10a 내지 도 10c는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들로서, 도 10a는 형성하고자 하는 반도체 소자의 평면도이고, 도 10b는 도 10a의 반도체 소자의 사시도이고, 도 10c는 도 10a의 X - X' 선 단면 및 Y - Y' 선 단면 구성을 보여주는 단면도이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자의 제조방법에 따라 형성된 반도체 소자의 또 다른 예를 나타낸 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조 부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
도 1은 본 발명의 일실시예에 따른 산화막의 형성 방법을 나타낸 흐름도이다.
도 1을 참조하면, 반응 챔버 내에 기판이 제공된다(S1). 상기 기판은 Si (silicon), Ge (germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs (gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체로 이루어지는 반도체 기판을 포함할 수 있다. 일부 실시예들에 있어서, 상기 기판은 반도체 기판과, 상기 반도체 기판 위에 형성된 적어도 하나의 절연막, 및/또는 적어도 하나의 도전 영역을 포함하는 구조물들을 포함할 수 있다. 상기 도전 영역은, 예를 들면 불순물이 도핑된 웰 (well), 불순물이 도핑된 구조물, 금속 함유 도전층 등으로 이루어질 수 있다. 또한, 상기 기판은 STI (shallow trench isolation) 구조와 같은 다양한 소자분리 구조를 가질 수 있다.
상기 반응 챔버 내에 제공된 상기 기판 위에 산화막이 형성될 수 있다(S2). 상기 산화막은 금속의 산화물 및/또는 준금속의 산화물로 이루어질 수 있다.
일부 실시예들에 있어서, 상기 산화막은 MxM'yOz와 같이 2종 이상의 금속 및/또는 준금속을 함유할 수 있다(여기서, x, y, 및 z는 각각 M, M', 및 산소의 상대적인 조성비이며 0보다 큰 실수이고 특별히 한정되지 않음). 여기서, M과 M'는 각각 독립적으로 베릴륨(Be), 붕소(B), 나트늄(Na), 마그네슘(Mg), 알루미늄(Al), 실리콘(Si), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 안티몬(Sb), 텔러륨(Te), 세슘(Cs), 바륨(Ba), 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이터븀(Yb), 루테튬(Lu), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 프란슘(Fr), 라듐(Ra), 악티늄(Ac), 토륨(Th), 프로탁티늄(Pa), 및 우라늄(U)으로 구성되는 군으로부터 선택된 1종 이상일 수 있다.
특히, 상기 산화막은 지르코늄-실리콘 산화막, 하프늄-실리콘 산화막, 알루미늄-실리콘 산화막, 란타넘-실리콘 산화막, 탄탈륨-실리콘 산화막, 또는 이들의 조합일 수 있다.
본 발명의 기술적 사상에 의한 산화막 형성 방법에 따라 제조된 산화막은 다양한 용도로 사용될 수 있다. 예를 들면, 본 발명의 기술적 사상에 의한 산화막 형성 방법에 따라 제조된 산화막은 반도체 메모리 소자의 커패시터의 일부를 구성하는 유전막, 평판형 트랜지스터의 게이트 유전막, 수직형 NAND 플래시 메모리 소자의 유전막, 배선에 사용되는 도전성 배리어막, 저항막, 자성막, 액정용 배리어 금속막, 박막 태양전지용 부재, 반도체 설비용 부재, 나노 구조체, 수소 저장 합금, 및 MEMS (Micro Electro Mechanical Systems) 액추에이터(actuator) 등에 사용될 수 있으나, 상기 예시된 바에 한정되는 것은 아니다.
이어서 상기 산화막이 원하는 두께로 형성되었는지의 여부를 판단한다(S3). 만일 상기 산화막이 원하는 두께보다 얇게 형성되었다면 상기 산화막을 형성하는 단계(S2)를 다시 반복하고, 만일 상기 산화막이 원하는 두께 이상으로 형성되었다면 추가적인 산화막 형성을 중단할 수 있다.
도 2는 상기 기판(100) 위에 산화막이 형성되는 단계(S2)의 일 실시예를 보다 구체적으로 나타낸 흐름도이다. 도 3a 내지 도 3d는 상기 기판(100) 위에 산화막이 균일하게 형성되는 기작(mechanism)을 개념적으로 나타낸 모식도들이다.
도 2 및 도 3a를 참조하면, 기판(100) 상에 제 1 소스 물질(SM1)을 제공할 수 있다(S21). 상기 제 1 소스 물질(SM1)은 퇴적시키고자 하는 산화막을 이루는 금속 또는 준금속을 중심 원소로서 포함하는 전구체 물질일 수 있다.
일부 실시예들에 있어서, 상기 제 1 소스 물질(SM1)은 MLn으로 나타내어질 수 있는 임의의 물질일 수 있다. 여기서, M은 상기 제 1 소스 물질(SM1)의 중심 원소인 제 1 중심 원소이고, L은 상기 제 1 소스 물질(SM1)의 중심 원소인 M에 결합된 리간드이다. 또한, n은 상기 제 1 중심 원소 M과 리간드 L에 의하여 결정되는 수로서, 예를 들면 2 내지 6의 정수일 수 있다. 상기 제 1 중심 원소 M은 금속 또는 준금속(semimetal)으로서 위에서 설명한 바와 있으므로 여기서는 추가적인 설명을 생략한다.
일부 실시예들에 있어서, 상기 제 1 소스 물질(SM1)은 M(La)n(Lb)m으로 나타내어질 수 있는 임의의 물질일 수 있다. 여기서, La는 상기 중심 원소 M과 결합하는 제 1 리간드이고, Lb는 상기 중심 원소 M과 결합하고 상기 제 1 리간드와 상이한 제 2 리간드이다. 여기서 n은 상기 중심 원소 M과 리간드 La에 의하여 결정되는 수일 수 있고, m은 상기 중심 원소 M과 리간드 Lb에 의하여 결정되는 수일 수 있다.
일부 실시예들에 있어서, 상기 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb는 제 1 소스 물질(SM1)이 적절한 끓는점을 가지도록 상기 중심 금속에 따라 적절하게 조정될 수 있다. 본 발명의 실시예들에 따르면, 상기 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb는 각각 독립적으로 플루오로(F-), 클로로(Cl-), 브로모(Br-), 아이오도(I-) 등과 같은 할로겐, 하이드록시(hydroxy, OH-), 암민(ammine, NH3), 탄소수 1 내지 10인 아민, 비치환되거나 탄소수 1 내지 10인 알킬기로 치환된 아미도(amido, NH2 -), 탄소수 1 내지 10인 알콕시(alkoxy), 탄소수 1 내지 10인 알킬, 탄소수 6 내지 12인 아릴, 탄소수 3 내지 15일 알릴, 탄소수 4 내지 15인 디에닐(dienyl), 탄소수 5 내지 20인 β-디케토네이토, 탄소수 5 내지 20인 β-케토이미네이토, 탄소수 5 내지 20인 β-디이미네이토 또는 이들의 조합을 사용할 수 있다. 예를 들면, 상기 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb는 각각 독립적으로 디메틸아미도(dimethylamido, -N(CH3)2), 에틸 메틸 아미도(ethyl methyl amido, -NCH3C2H5), 디에틸아미도(diethylamido, -N(C2H5)2)일 수 있다. 그러나 본 발명이 이들에 한정되는 것은 아니다.
상기 기판(100) 상에 제 1 소스 물질(SM1)이 제공되면, 상기 제 1 소스 물질(SM1)은 상기 기판(100) 상에 자기 제한적으로 흡착될 수 있다. 일부 실시예들에 있어서, 상기 제 1 소스 물질(SM1)은 상기 기판(100)의 표면 상에 화학흡착(chemisorption)될 수 있다. 도 3a에는 상세하게 도시하지 않았지만, 일부 실시예들에 있어서, 상기 기판(100)의 표면은 히드록시기(-OH)로 종결될 수 있으며, 상기 히드록시기는 상기 제 1 소스 물질(SM1)의 리간드와 반응하여 공유 결합을 이루는 결과를 가져올 수 있다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 지르코늄(Zr)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, (시클로펜타디에닐)트리스(디메틸아미노)지르코늄 ((cyclopentadienyl)tris(dimethylamino)zirconium: CpZr(NMe2)3), 테트라키스-에틸메틸아미도-지르코늄 (tetrakis-ethylmethylamido-zirconium, TEMAZ), 테트라키스-디에틸아미도-지르코늄 (tetrakis-diethylamido-zirconium, TDEAZ), 테트라키스-디메틸아미도-지르코늄 (tetrakis-dimethylamido-zirconium, TDMAZ), 비스-디이소프로필아미도-비스-디메틸아미도-지르코늄 (bis-diisopropylamido-bis-dimethylamido-zirconium), 비스-디-t-부틸아미도-비스-디메틸아미도-지르코늄 (bis-di-t-butylamido-bis-dimethylamido-zirconium), 비스-에틸메틸아미도-비스-디이소프로필아미도-지르코늄 (bis-ethylmethylamido-bis-diisopropylamido-zirconium), 비스-디에틸아미도-비스-디이소프로필아미도-지르코늄 (bis-diethylamido-bis-diisopropylamido-zirconium), 지르코늄 터셔리 부톡사이드 (Zr(OtBu)4, zirconium t-butoxide, ZTB), 테트라키스(1-메톡시-2-메틸-2-프로폭시)지르코늄(tetrakis(1-methoxy-2-methyl-2-propoxy) hafnium, Zr(mmp)4), 지르코늄 테트라클로라이드(ZrCl4), ZrCp2Me2, Zr(tBuCp)2Me2, Zr(N(iPr)2)4 및 트리스-디에틸아미도-디이소프로필아미도-지르코늄 (tris-diethylamido-diisopropylamido-zirconium) 중에서 선택되는 적어도 하나일 수 있으나, 이들에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 하프늄(Hf)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 하프늄 터셔리 부톡사이드 (Hf(OtBu)4, hafnium t-butoxide, HTB), 테트라키스(디에틸아미도)하프늄 (Hf(NEt2)4, tetrakis(diethylamido)hafnium, TDEAH), 테트라키스(에틸메틸아미도)하프늄 (Hf(NEtMe)4, tetrakis(ethylmethylamido)hafnium, TEMAH), 및 테트라키스(디메틸아미도)하프늄 (Hf(NMe2)4, tetrakis(dimethylamido)hafnium, TDMAH) 중에서 선택되는 적어도 하나일 수 있으나, 이들에 한정되는 것은 아니다.
제 1 소스 물질(SM1)의 중심 원소인 M이 이트륨(Y)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, Y(N(SiMe3)2)3, Y(N(i-Pr)2)3, Y(N(t-Bu)SiMe3)3, Y(TMPD)3, Cp3Y, (MeCp)3Y 및 Y(O(i-Pr))3로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 란타넘(La)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, La(N(SiMe3)2)3, La(N(i-Pr)2)3, La(N(t-Bu)SiMe3)3, La(TMPD)3, ((i-Pr)Cp)3La, Cp3La, Cp3La(NCCH3)2, La(Me2NC2H4Cp)3, La(THD)3, 및 La(O(i-Pr))3로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 티타늄(Ti)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 티타늄 테트라키스(이소프로폭사이드)(Ti(O-iPr)4), 티타늄 핼라이드, 사이클로펜타디에닐 티타늄, 및 티타늄 비스(이소프로폭사이드)비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이트)(Ti(O-iPr)2(thd)2)로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 알루미늄(Al)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 트리메틸알루미늄(trimethyl aluminum, TMA), 트리에틸알루미늄(triethyl aluminum, TEA), 메틸피롤리딘알란(1-methylpyrrolidine alane, MPA), 디메틸에틸아민알란(dimethylethylamine alane, DMEAA), 및 디메틸알루미늄하이드라이드(dimethyl aluminum hydride, DMAH)로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 게르마늄(Ge)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 저메인(GeH4), 디저메인(Ge2H6), 트리저메인(Ge3H8), GeCl4, Ge(Me)4, 및 Ge(Et)4으로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 스칸듐(Sc)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 스칸듐 클로라이드(ScCl3), Sc(N(i-Pr)2)3, Sc(N(t-Bu)SiMe3)3, Cp3Sc, Sc(O(i-Pr))3로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 붕소(B)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 보레인(BH3), 디보레인(B2H6), 트리플루오로보레인(BF3), 트리클로로보레인(BCl3), 트리브로모보레인(BBr3), 및 트리아이오도보레인(BI3)로 구성되는 군으로부터 선택되는 1종 이상일 수 있지만 여기에 한정되는 것은 아니다.
상기 제 1 소스 물질(SM1)의 중심 원소인 M이 실리콘(Si)인 경우, 상기 제 1 소스 물질(SM1)은 예를 들면, 실란(SiH4), 디실란(Si2H6), 모노클로로실란(SiClH3), 디클로로실란(SiCl2H2), 트리클로로실란(SiCl3H), 헥사클로로디실란(Si2Cl6), 디에틸실란(Et2SiH2), 테트라에틸 오쏘실리케이트(Si(OCH2CH3)4, TEOS), 또는 알킬 아미노실란계 화합물들일 수 있지만 여기에 한정되는 것은 아니다. 상기 알킬 아미노실란계 화합물은, 예를 들면, 디이소프로필아미노실란(H3Si(N(i-Pr)2)), 비스(터셔리-부틸아미노)실란((C4H9(H)N)2SiH2), 테트라키스(디메틸아미노)실란(Si(NMe2)4), 테트라키스(에틸메틸아미노)실란(Si(NEtMe)4), 테트라키스(디에틸아미노)실란(Si(NEt2)4), 트리스(디메틸아미노)실란(HSi(NMe2)3), 트리스(에틸메틸아미노)실란(HSi(NEtMe)3), 트리스(디에틸아미노)실란(HSi(NEt2)3), 트리스(디메틸하이드라지노)실란(HSi(N(H)NMe2)3), 비스(디에틸아미노)실란(H2Si(NEt2)2), 비스(디이소프로필아미노)실란(H2Si(N(i-Pr)2)2), 트리스(이소프로필아미노)실란(HSi(N(i-Pr)2)3), 또는 (디이소프로필아미노)실란(H3Si(N(i-Pr)2)을 포함할 수 있지만 여기에 한정되는 것은 아니다.
여기서, Me는 메틸기, Et는 에틸기, i-Pr은 이소프로필기, n-Pr은 n-프로필기, Bu는 부틸기, n-Bu는 n-부틸기, Cp는 사이클로펜타디에닐기, THD는 2,2,6,6-테트라메틸-3,5-헵탄디오네이트, TMPD는 2,2,6,6-테트라메틸-p-페닐렌디아민, acac는 아세틸아세토네이트, hfac는 헥사플루오로아세틸아세토네이트, 그리고 FOD는 6,6,7,7,8,8,8-헵타플루오로-2,2-디메틸-3,5-옥탄디오네이트를 나타낸다.
도 2 및 도 3b를 참조하면, 상기 기판(100) 상에 전자 공여 화합물(ED)을 제공할 수 있다(S22).
상기 전자 공여 화합물(ED)은 비공유 전자쌍을 갖거나, 이중결합 또는 삼중결합을 포함하는 화합물일 수 있다. 일부 실시예들에 있어서, 상기 전자 공여 화합물(ED)은 비공유 전자쌍을 갖는 함산소(oxygen-containing), 함질소(nitrogen-containing), 함황(sulfur-containing), 또는 함인(phosphorus-containing) 탄화수소 화합물일 수 있다. 일부 실시예들에 있어서, 상기 전자 공여 화합물(ED)은 탄소수 1 내지 10인 알코올 화합물, 탄소수 2 내지 10인 에테르 화합물, 탄소수 3 내지 10인 케톤 화합물, 탄소수 6 내지 12인 아릴 화합물, 탄소수 3 내지 15인 알릴 화합물, 탄소수 4 내지 15인 디엔 화합물, 탄소수 5 내지 20인 β-디케톤 화합물, 탄소수 5 내지 20인 β-케토이민 화합물, 탄소수 5 내지 20인 β-디이민 화합물, 암모니아, 탄소수 1 내지 10인 아민 화합물, 탄소수 1 내지 10인 티올(thiol) 화합물, 탄소수 2 내지 10인 티오에테르(thioether) 화합물로 구성되는 군으로부터 선택된 1종 이상일 수 있다.
상기 전자 공여 화합물(ED)은 상기 제 1 소스 물질(SM1)과 결합할 수 있다. 특히, 상기 전자 공여 화합물(ED)은 상기 제 1 소스 물질(SM1)과 반데르발스 결합을 형성하며 물리흡착(physisorption)될 수 있다. 즉, 상기 전자 공여 화합물(ED)은 비공유 전자쌍 또는 공유 전자쌍을 제 1 소스 물질(SM1)의 제 1 중심 원소에 제공함으로써 공유결합에 비하여 결합력이 약한 반데르발스 결합을 형성할 수 있다. 상기 전자 공여 화합물(ED)이 상기 중심 원소에 전자를 제공하면 상기 제 1 소스 물질(SM1)과 상기 전자 공여 화합물(ED) 사이에 분자간 인력이 발생할 수 있다. 상기 제 1 소스 물질(SM1)과 상기 전자 공여 화합물(ED) 사이의 분자간 인력은 상기 제 1 소스 물질(SM1) 내의 제 1 중심 원소와 리간드 사이의 결합력보다 약하다.
도 3a 내지 도 3d에서 실선은 공유 결합 또는 화학흡착을 나타내고 점선은 반데르발스 결합 또는 물리흡착을 나타낸다.
상기 기판(100) 위로 공급된 전자 공여 화합물(ED) 중 제 1 소스 물질(SM1)에 결합되지 않은 과잉의 전자 공여 화합물(ED)은 퍼지되어 제거될 수 있다.
도 2 및 도 3c를 참조하면, 상기 기판(100) 상에 제 2 소스 물질(SM2)을 제공할 수 있다(S23).
상기 제 2 소스 물질(SM2)은 M'Ln으로 나타내어질 수 있는 임의의 물질일 수 있다. 여기서, M'은 상기 제 2 소스 물질(SM2)의 중심 원소인 제 2 중심 원소이고, L은 상기 제 2 소스 물질(SM2)의 중심 원소인 M'에 결합된 리간드이다. 또한, n은 상기 제 2 중심 원소 M'과 리간드 L에 의하여 결정되는 수로서, 예를 들면 2 내지 6의 정수일 수 있다. 상기 제 2 중심 원소 M'은 금속 또는 준금속으로서 위에서 설명한 바와 있으므로 여기서는 추가적인 설명을 생략한다.
일부 실시예들에 있어서, 상기 제 2 소스 물질(SM2)은 M'(La)n(Lb)m으로 나타내어질 수 있는 임의의 물질일 수 있다. 여기서, La는 상기 제 2 중심 원소 M'과 결합하는 제 1 리간드이고, Lb는 상기 제 2 중심 원소 M'과 결합하고 상기 제 1 리간드와 상이한 제 2 리간드이다. 여기서 n은 상기 제 2 중심 원소 M'과 리간드 La에 의하여 결정되는 수일 수 있고, m은 상기 제 2 중심 원소 M'과 리간드 Lb에 의하여 결정되는 수일 수 있다.
상기 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb는 제 1 소스 물질(SM1)에 관한 설명에서 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다. 다만, 제 1 소스 물질(SM1)에 결합된 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb가 제 2 소스 물질(SM2)에 결합된 리간드 L, 제 1 리간드 La, 및 제 2 리간드 Lb와 반드시 동일할 필요는 없고 서로 상이할 수 있다.
상기 제 2 소스 물질(SM2)은 제 1 소스 물질(SM1)과 결합하지 않고 기판(100) 상에 화학흡착될 수 있다. 만일 제 1 소스 물질(SM1)에 전자 공여 화합물(ED)이 결합되어 있지 않다면 상기 제 1 소스 물질(SM1)은 제 2 소스 물질(SM2)와 반응을 할 수 있으며, 이러한 반응은 산화막 증착을 위해 의도된 것이 아닐 수 있다. 하기 반응식 1 및 반응식 2는 이와 같이 두 소스 물질의 의도되지 않은 반응의 예를 나타낸다.
[반응식 1]
CpZr(NMe2)3 + HSi(NMe2)3 → CpZr(NMe2)2(H) + Si(NMe2)4
[반응식 2]
3SiH4 + 4BCl3 → 3SiCl4 + 4BH3
반응식 1에서 소스 물질이 반응하여 생성된 CpZr(NMe2)2(H)와 반응식 2에서 생성된 BH3는 열안정성이 불량하고, Si(NMe2)4는 고체 상태로 되어 파티클을 형성할 수 있다. 따라서 이러한 원하지 않는 반응의 생성물들은 원하는 위치에 원하는 두께의 산화막을 형성하는 데 방해가 될 수 있다.
전자 공여 화합물(ED)은 제 1 소스 물질(SM1)과 미리 결합하여, 제 1 소스 물질(SM1)과 제 2 소스 물질(SM2)이 서로 반응하는 것을 방지할 수 있기 때문에 증착되는 산화막의 균일성이 현저하게 향상될 수 있다.
상기 기판(100) 상에 제 2 소스 물질(SM2)이 제공되면, 상기 제 2 소스 물질(SM2)은 상기 기판(100) 상에 자기 제한적으로 흡착될 수 있다. 일부 실시예들에 있어서, 상기 제 2 소스 물질(SM2)은 상기 기판(100)의 표면 상에 화학흡착(chemisorption)될 수 있다. 도 3c에 상세하게 도시하지 않았지만, 일부 실시예들에 있어서, 상기 기판(100)의 표면은 히드록시기(-OH)로 종결될 수 있으며, 상기 히드록시기는 상기 제 2 소스 물질(SM2)의 리간드와 반응하여 공유 결합을 이루는 결과를 가져올 수 있다.
도 2 및 도 3d를 참조하면, 상기 기판(100) 상에 산화제를 제공할 수 있다(S24).
일부 실시예들에 있어서, 상기 산화제는 H2O, O2, O3, N2O, NO, NO2, N2O4, H2O2, 탄소수 1 내지 10인 알코올, 탄소수 2 내지 10인 에테르, 탄소수 3 내지 10인 케톤, 탄소수 1 내지 10인 카르복실산, 탄소수 1 내지 10인 에스테르로 구성되는 군으로부터 선택된 1종 이상일 수 있다.
상기 전자 공여 화합물(ED)은 탄소와 수소가 구성 원소의 대부분을 이루고 있고, 상기 산화제를 기판(100)으로 제공하면 탄소가 산소와 결합하여 용이하게 제거될 수 있다. 또, 제 1 소스 물질(SM1) 및 제 2 소스 물질(SM2)의 리간드들도 탄소와 수소가 구성 원소의 대부분을 이루고 있기 때문에 산화제와 반응하여 제거될 수 있다.
이와 같이 제 1 중심 원소(M)와 제 2 중심 원소(M')가 산소와 함께 잔존함으로써(도 3d에서 산소는 도시 생략) 기판(100) 위에 산화막(100NL)이 형성될 수 있다. 산화막(100NL)의 두께가 원하는 두께인지의 여부를 판단하여(S3)(도 1 참조) 만일 원하는 두께보다 작다면 이상의 사이클을 반복할 수 있다. 또, 상기 제 1 중심 원소(M)와 제 2 중심 원소(M')의 층인 산화막(100NL)은 다음 사이클을 위한 기판(100N)으로서 작용할 수 있다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 물질막 형성 방법을 수행하기 위한 반도체 장비(1)를 개념적으로 나타낸 도면이다.
도 4를 참조하면, 반도체 장비(1)는 반응 챔버(10) 내에 상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 퍼지 가스(19), 및 산화제(18)를 독립적으로 공급할 수 있는 공정 물질 공급 시스템(20a)을 포함할 수 있다. 상기 공정 물질 공급 시스템(20a)은 상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 퍼지 가스(19), 및 산화제(18)를 서로 독립적으로 그리고 서로 다른 시간대에 상기 반응 챔버(10) 내부로 공급하도록 구성될 수 있다. 또는 상기 공정 물질 공급 시스템(20a)은 상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 퍼지 가스(19), 및 산화제(18) 중 둘 이상을 동시에 상기 반응 챔버(10) 내부로 공급하도록 구성될 수 있다. 상기 반응 챔버(10)는 기판(100)이 로딩 및 언로딩될 수 있는 챔버일 수 있다.
상기 공정 물질 공급 시스템(20a)은 제 1 소스 물질 공급 장치(30a), 제 2 소스 물질 공급 장치(30b), 전자 공여 화합물 공급 장치(60a), 퍼지 가스 공급 장치(90a), 및 산화제 공급 장치(80a)를 포함할 수 있다. 상기 제 1 소스 물질 공급 장치(30a)는 상기 제 1 소스 물질(16)을 상기 반응 챔버(10) 내에 공급하기 위한 장치일 수 있다. 상기 제 2 소스 물질 공급 장치(30b)는 상기 제 2 소스 물질(17)을 상기 반응 챔버(10) 내에 공급하기 위한 장치일 수 있다.
상기 제1 및 제2 소스 물질 공급 장치(30a, 30b)는 소스 물질 저장 용기(40, 41) 및 기화기(50, 51)를 포함할 수 있다. 상기 소스 물질 저장 용기(40, 41) 및 상기 기화기(50, 51)는 배관(42, 43)에 의하여 연결될 수 있고, 상기 배관(42, 43)에 유량 제어 장치(44, 45)가 구비될 수 있다. 상기 기화기(50, 51)와 상기 공정 챔버(10)는 배관(52, 53)에 의하여 연결될 수 있고, 상기 배관(52, 53)에 유량 제어 장치(54, 55)가 구비될 수 있다.
상기 제1 및 제2 소스 물질 저장 용기(40, 41) 내의 상기 제1 및 제2 소스 물질(16, 17)은 각각 상기 기화기(50, 51)로 이동되어 상기 기화기(50, 51)에서 기화될 수 있다. 또한, 상기 기화기(50, 51)에서 기화된 상기 제1 및 제2 소스 물질(16, 17)은 상기 반응 챔버(10)로 공급될 수 있다.
상기 전자 공여 화합물 공급 장치(60a)는 상기 전자 공여 화합물(14)을 상기 반응 챔버(10) 내로 공급하기 위한 장치일 수 있다. 상기 전자 공여 화합물 공급 장치(60a) 내에 상기 전자 공여 화합물(14)이 저장될 수 있고, 상기 전자 공여 화합물(14)은 상기 전자 공여 화합물 공급 장치(60a)로부터 상기 반응 챔버(10) 내부로 배관(62)을 통하여 공급될 수 있다.
상기 전자 공여 화합물 공급 장치(60a)와 상기 반응 챔버(10)는 상기 배관(62)에 의하여 연결될 수 있고, 상기 배관(62)에는 상기 개질제(14)의 유량을 제어할 수 있는 유량 제어 장치(64)가 제공될 수 있다.
상기 산화제 공급 장치(80a)는 상기 산화제(18)를 상기 반응 챔버(10) 내로 공급하기 위한 장치일 수 있다. 상기 산화제 공급 장치(80a) 내에 상기 산화제(18)가 저장될 수 있고, 상기 산화제(18)는 상기 산화제 공급 장치(80a)로부터 상기 반응 챔버(10) 내부로 배관(82)을 통하여 공급될 수 있다. 상기 산화제 공급 장치(80a)와 상기 반응 챔버(10)는 상기 배관(82)에 의하여 연결될 수 있고, 상기 배관(82)에는 상기 산화제(18)의 유량을 제어할 수 있는 유량 제어 장치(84)가 제공될 수 있다.
상기 퍼지 가스 공급 장치(90a)는 상기 퍼지 가스(19)를 상기 반응 챔버(10) 내로 공급하기 위한 장치일 수 있다. 상기 퍼지 가스 공급 장치(90a) 내에 상기 퍼지 가스(19)가 저장될 수 있고, 상기 퍼지 가스(19)는 상기 퍼지 가스 공급 장치(90a)로부터 상기 반응 챔버(10) 내부로 배관(92)을 통하여 공급될 수 있다. 상기 퍼지 가스 공급 장치(90a)와 상기 반응 챔버(10)는 상기 배관(92)에 의하여 연결될 수 있고, 상기 배관(92)에는 상기 퍼지 가스(19)의 유량을 제어할 수 있는 유량 제어 장치(94)가 제공될 수 있다.
상기 배관들(42, 52, 62, 82, 92)은 유체가 유동할 수 있는 배관들일 수 있고, 상기 유량 제어 장치들(44, 54, 64, 84, 94)은 유체의 흐름을 제어할 수 있는 밸브 시스템을 포함할 수 있다.
상기 공정 물질 공급 시스템(20a)은 상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 퍼지 가스(19), 및 산화제(18)를 독립적으로 상기 반응 챔버(10) 내에 공급할 수 있는 시스템일 수 있다. 상기 공정 물질 공급 시스템(20a)은 상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 퍼지 가스(19), 및 산화제(18)을 서로 다른 시간대에 또는 동시에 상기 반응 챔버(10) 내로 공급하도록 구성될 수 있다.
도 4를 참조하면, 전자 공여 화합물 공급 장치(60a)는 전자 공여 화합물(14)을 상기 반응 챔버(10) 내로 공급하기 위한 장치일 수 있다. 상기 전자 공여 화합물 공급 장치(60a) 내에 상기 전자 공여 화합물(14)을 공급하기 위한 캐니스터(canister)가 제공될 수 있고, 상기 캐니스터는 상기 전자 공여 화합물(14)이 일정하게 공급될 수 있도록 구성될 수 있다.
상기 전자 공여 화합물 공급 장치(60a)는 전자 공여 화합물(14)을 액체 상태로 유량 제어 장치(64)로 공급할 수 있고, 유량 제어 장치(64)에서 유량을 일정하게 제어한 후 기화기(70a)에서 기화되기 때문에 상기 반응 챔버(10)로 공급되는 개질제(14)의 양을 균일하게 조절할 수 있다.
상기 전자 공여 화합물(14), 제 1 소스 물질(16), 제 2 소스 물질(17), 및 산화제(18)는 각각 캐리어 가스를 이용하여 운반될 수 있다. 상기 캐리어 가스는 불활성 가스로서, 아르곤, 헬륨, 질소, 네온 등이 이용될 수 있으나 이들에 한정되는 것은 아니다. 상기 캐리어 가스의 유량은 산화막의 증착 속도, 운반하고자 하는 물질의 증기압, 온도 등의 인자를 고려하여 적절히 선택될 수 있으며, 예를 들면 약 200 sccm (standard cubic centimeters per minute) 내지 약 1300 sccm일 수 있다.
도 5a 내지 도 5f는 본 발명의 실시예들에 따라 제 1 소스 물질(SM1), 제 2 소스 물질(SM2), 전자 공여 화합물(ED), 및 산화제의 공급 사이클의 구성을 나타낸 타이밍 다이어그램들이다. 도 5a 내지 도 5f에서 각 공급 물질(feed material)들은 펄스 공급될 수 있다. 각 공급 물질의 공급 유량, 공급 시간은 도 5a 내지 도 5f에 나타낸 펄스들의 높이 및 폭과 비례하지 않을 수 있다. 또, 도 5a 내지 도 5f에는 구체적으로 도시되지 않았지만, 각 공급 물질들의 펄스들 사이에는 퍼징(purging)을 위한 퍼지 가스들이 공급되어 반응 챔버 내부의 반응 생성물 및/또는 과량의 공급 물질을 제거할 수 있다.
도 5a를 참조하면, 기판(100) 상에 제 1 소스 물질(SM1)을 공급한 후 전자 공여 화합물(ED)을 공급하고, 이후 제 2 소스 물질(SM2)을 후속하여 공급할 수 있다.
제 1 소스 물질(SM1)을 먼저 공급하면, 기판(100) 표면 위에 제 1 소스 물질(SM1)이 화학흡착에 의하여 흡착될 수 있으며, 퍼징에 의하여 제 1 소스 물질(SM1)이 하나 이하의 모노레이어(monolayer)로 형성될 수 있다.
이어서 전자 공여 화합물(ED)을 공급하면, 상기 전자 공여 화합물(ED)은 상기 제 1 소스 물질(SM1)과 물리 흡착을 형성할 수 있다. 위에서 설명한 바와 같이 전자 공여 화합물(ED)은 제 1 소스 물질(SM1)에 비공유 전자쌍 또는 공유 전자쌍을 제공하면서 반데르발스 결합을 형성할 수 있다.
이후, 과량의 전자 공여 화합물(ED)을 퍼지하여 제거할 수 있다.
이어서 제 2 소스 물질(SM2)을 기판(100) 상으로 공급할 수 있다. 상기 제 2 소스 물질(SM2)은 기판(100)에 화학흡착되고 제 1 소스 물질(SM1)과는 반응하지 않는다. 위에서 설명한 바와 같이 제 1 소스 물질(SM1)은 전자 공여 화합물(ED)과 결합하고 있기 때문에 제 2 소스 물질(SM2)과 반응하는 것이 방지될 수 있다. 따라서, 제 1 소스 물질(SM1)과 제 2 소스 물질(SM2)이 반응하는 데 따른 불균일한 막성장 및 파티클 생성이 억제될 수 있다.
이어서 산화제를 반응 챔버 내부로 공급하면, 상기 산화제는 제 1 중심 원소(M) 및 제 2 중심 원소(M')와 반응하여 대략 MxM'yOz의 조성을 갖는 산화막을 얻을 수 있다. 상기 전자 공여 화합물(ED)은 상기 산화제와의 반응에 의하여 기판(100)의 표면으로부터 제거될 수 있다.
퍼지 가스로 반응 챔버를 퍼지하면, 과량의 산화제 및 반응 부산물들이 반응 챔버로부터 제거될 수 있다.
도 5b를 참조하면, 제 1 소스 물질(SM1)을 기판(100) 위에 공급하기에 앞서 전자 공여 화합물(ED)를 먼저 공급하는 점을 제외하면 도 5a에 예시한 공급 사이클과 실질적으로 동일하다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고 중복되는 설명은 생략한다.
기판(100) 위에 전자 공여 화합물(ED)을 공급하면, 전자 공여 화합물(ED)은 기판(100)의 표면 위에 물리 흡착되어 모노레이어를 형성할 수 있다. 이러한 전자 공여 화합물(ED)의 모노레이어는 후속되는 제 1 소스 물질(SM1)의 화학흡착을 저지하여 지연시키는 효과가 있다.
산화막이 형성될 피처(feature)의 표면(즉 기판(100)의 표면)의 종횡비가 큰 경우에는 물질전달(mass transfer)의 업스트림 쪽에서 제 1 소스 물질(SM1)의 화학흡착이 활발하게 일어나는 것이 일반적이다. 하지만, 본 실시예의 경우 미리 물리흡착되어 있는 전자 공여 화합물(ED)으로 인해 피처 표면(즉 기판(100)의 표면)에 대한 제 1 소스 물질(SM1)의 화학흡착이 느려진다. 그에 따라, 제 1 소스 물질(SM1)이 다운스트림 쪽으로 더 많이 확산할 수 있게 되고, 전체적으로 제 1 소스 물질(SM1)의 균일도가 개선되게 된다.
도 5c를 참조하면, 제 2 소스 물질(SM2)을 기판(100) 상에 제공하는 단계의 이후, 그리고 상기 산화제를 제공하는 단계의 이전에 상기 전자 공여 화합물(ED)을 공급하는 단계를 더 포함하는 점을 제외하면 도 5a에 예시한 공급 사이클과 실질적으로 동일하다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고 중복되는 설명은 생략한다.
반응 챔버 내에 제 1 소스 물질(SM1) 및 전자 공여 화합물(ED)을 순차 공급하면, 기판(100) 위에 제 1 소스 물질(SM1)이 화학흡착되고, 그 위에 전자 공여 화합물(ED)이 물리흡착되어 있다. 여기에 제 2 소스 물질(SM2)을 공급하면, 제 2 소스 물질(SM2)이 기판(100) 위에 화학흡착되며, 과량의 제 2 소스 물질(SM2)이 그 위에 추가적으로 물리흡착될 수 있다. 이와 같이 물리흡착되어 있는 제 2 소스 물질(SM2)은 퍼지에 의하여 부분적으로 제거 가능하지만, 여전히 잔존하는 부분이 존재할 수 있다. 이와 같이 물리흡착된 제 2 소스 물질(SM2)은 과흡착된 것이며, 콘포말한 산화막의 형성을 위해서는 제거될 필요가 있다.
이어서 전자 공여 화합물(ED)을 공급하면, 상기 전자 공여 화합물(ED)은 제 2 소스 물질(SM2)과 반데르발스 인력에 의한 결합을 형성할 수 있다. 예컨대 상기 전자 공여 화합물(ED)가 에테르계 물질인 경우, 에테르 기의 산소 원자의 비공유 전자쌍이 과흡착된 상기 제 2 소스 물질(SM2)의 중심 원자에 결합될 수 있다. 상기 결합에 의하여 상기 제 2 소스 물질(SM2)의 다른 제 2 소스 물질(SM2)에 대한 물리 흡착이 해제될 수 있으며, 그에 의하여 과흡착된 제 2 소스 물질(SM2)이 대부분 제거될 수 있다. 이후 퍼지 가스로 반응 챔버를 재차 퍼지하면, 과량의 전자 공여 화합물(ED) 및 반응 부산물들이 반응 챔버로부터 제거되어 기판(100) 상에 모노레이어로 화학흡착된 제 2 소스 물질(SM2)의 층을 얻을 수 있다.
이후 산화제를 공급하면, 상기 산화제는 도 5a를 참조하여 설명한 바와 같이 산화막을 형성할 수 있다. 이후 퍼지 가스로 반응 챔버를 퍼지하여 과량의 산화제 및 반응 부산물들이 반응 챔버로부터 제거될 수 있다.
도 5d를 참조하면, 제 1 소스 물질(SM1)을 기판(100) 위에 공급하기에 앞서 전자 공여 화합물(ED)를 먼저 공급하는 점을 제외하면 도 5c에 예시한 공급 사이클과 실질적으로 동일하다. 따라서 이하에서는 이러한 차이점을 중심으로 설명하고 중복되는 설명은 생략한다.
그런데, 제 1 소스 물질(SM1)을 기판(100) 위에 공급하기에 앞서 전자 공여 화합물(ED)를 먼저 공급하는 점은 도 5b에 도시된 공급 사이클과 공통되며, 그에 따른 효과도 유사하다. 즉, 전자 공여 화합물(ED)의 모노레이어는 후속되는 제 1 소스 물질(SM1)의 화학흡착을 저지하여 지연시키는 효과가 있고, 산화막이 형성될 피처(feature)의 표면(즉 기판(100)의 표면)에 걸쳐 제 1 소스 물질(SM1)이 다운스트림 쪽으로 더 많이 확산할 수 있다. 따라서, 산화막이 형성될 피처 표면에서 제 1 소스 물질(SM1)의 균일도가 개선되게 된다.
또한 제 2 소스 물질(SM2)의 공급 이후로서 산화제의 공급 이전에 전자 공여 화합물(ED)을 공급함으로써 과흡착된 제 2 소스 물질(SM2)이 대부분 제거될 수 있고 기판(100) 상에 모노레이어로 화학흡착된 제 2 소스 물질(SM2)의 층을 얻을 수 있다.
이상을 종합하면, 피처의 표면(즉 기판(100)의 표면) 상에 극히 우수한 스텝 커버리지로 산화막을 형성할 수 있다.
도 5e를 참조하면, 전자 공여 화합물(ED)가 공급되는 시기와 제 1 소스 물질(SM1)이 공급되는 시기가 오버랩(OL)될 수 있다. 구체적으로, 전자 공여 화합물(ED)이 공급되기 시작하는 시기가 제 1 소스 물질(SM1)이 공급되기 시작하는 시기보다 빠를 수 있다. 또, 전자 공여 화합물(ED)의 공급이 종료되는 시기가 제 1 소스 물질(SM1)의 공급이 종료되는 시기보다 나중일 수 있다. 즉, 상기 전자 공여 화합물(ED)이 공급되는 시기 내에 제 1 소스 물질(SM1)이 공급되는 시기가 포함될 수 있다.
이와 같이 공급 사이클을 구성하는 경우 도 5b에 도시한 실시예와 유사한 효과를 얻을 수 있고, 다만, 도 5b의 실시예에서 전자 공여 화합물(ED) 펄스와 제 1 소스 물질(SM1) 펄스 사이, 그리고 제 1 소스 물질(SM1) 펄스와 두 번째의 전자 공여 화합물(ED) 펄스 사이의 퍼지 시간을 절감할 수 있어서 보다 신속하게 산화막을 형성할 수 있다.
또한 제 1 소스 물질(SM1)은 경우에 따라 동종이 서로 결합되어 이합체(dimer), 삼합체(trimer) 등을 형성하는 경우가 있는데, 이들이 기판(100) 표면에 흡착되면 제 1 소스 물질(SM1)이 2층 이상으로 흡착되어 과흡착되는 문제가 발생할 수 있다. 이 때 전자 공여 화합물(ED)과 시기적으로 오버랩되도록 공급하면, 제 1 소스 물질(SM1)이 이합체나 삼합체를 형성하는 확률을 감소시켜, 위와 같은 과흡착 문제가 완화될 수 있다.
도 5f를 참조하면, 반응 챔버 내에 전자 공여 화합물(ED)의 공급이 제 1 소스 물질(SM1)의 공급보다 선행하도록 공급 사이클을 구성할 수 있다.
이 경우, 전자 공여 화합물(ED)는 표면에 흡착하여 표면을 안정화시키고 후속되는 제 1 소스 물질(SM1)의 화학흡착을 저지하여 지연시키는 효과가 있고, 산화막이 형성될 피처(feature)의 표면(즉 기판(100)의 표면)에 걸쳐 제 1 소스 물질(SM1)이 다운스트림 쪽으로 더 많이 확산할 수 있다. 따라서, 산화막이 형성될 피처 표면에서 제 1 소스 물질(SM1)의 균일도가 개선되게 된다. 이 전자 공여 화합물(ED)은 표면에 흡착하여 있으므로 제 2 소스 물질(SM2)의 화학흡착도 저지하는 효과가 있게 된다.
이후 산화제를 공급하면, 상기 산화제는 도 5a를 참조하여 설명한 바와 같이 산화막을 형성할 수 있다. 이후 퍼지 가스로 반응 챔버를 퍼지하여 과량의 산화제 및 반응 부산물들이 반응 챔버로부터 제거될 수 있다.
도 5a 내지 도 5f를 참조하여 설명한 실시예들은 예시적인 것들로서, 이들의 조합은 물론 통상의 기술자가 도 5a 내지 도 5f의 실시예들로부터 용이하게 이를 수 있는 공급 사이클들도 본 발명의 범위에 속하는 것은 자명하다.
도 6a 내지 도 6h는 본 발명 개념의 일 실시예에 따른 반도체 소자의 형성 방법을 순서에 따라 나타낸 측단면도들이다.
도 6a를 참조하면, 기판(210) 상에 층간 절연막(211), 콘택 플러그(212) 및 식각 저지막(213)을 형성하고, 그 위에 커패시터 형성을 위한 제 1 몰드막(214)을 형성할 수 있다. 상기 제 1 몰드막(214)의 상부에는 지지층(232L)을 형성할 수 있다. 일부 실시예들에 있어서, 상기 지지층(232L)은 약 10 nm 내지 약 500 nm의 두께를 가질 수 있다. 상기 지지층(232L) 상에는 지지층을 패터닝하기 위한 마스크 패턴(240)을 형성할 수 있다. 상기 마스크 패턴(240)은 추후 형성될 지지 패턴에 대응되는 패턴을 갖도록 형성될 수 있다. 상기 마스크 패턴(240)은 예를 들면 포토레지스트 패턴일 수 있다.
상기 기판(210)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄일 수 있다. 그러나, 상기 기판(210)은 여기에 한정되지 않고 앞서 도 2를 참조하여 설명한 기판들 중의 어느 하나일 수도 있다.
상기 층간 절연막(211)은 유전 물질을 포함할 수 있다. 예를 들면, 상기 층간 절연막(211)은 산화물, 질화물 및/또는 산질화물일 수 있다. 상기 층간 절연막(211)은 단일층으로 이루어질 수도 있고, 둘 이상의 층들을 포함할 수도 있다.
상기 기판(210) 상에 상기 층간 절연막(211)을 관통하는 콘택 플러그들(212)을 형성할 수 있다. 상기 콘택 플러그들(212)은 도핑된 폴리실리콘 등과 같은 반도체 물질; 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 알루미늄(Al) 등과 같은 금속; 텅스텐 질화물(WN), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 등과 같은 금속질화물; 티타늄 실리콘 질화물(TiSiN), 텅스텐 실리콘 질화물(WSiN) 등과 같은 금속 실리콘 질화물; 및 텅스텐 실리사이드(WSi) 등과 같은 금속 실리사이드로 구성되는 군으로부터 선택되는 1종 이상으로 형성될 수 있다.
도면에는 도시되어 있지 않지만, 상기 기판(210) 상에는 서로 교차하는 복수개의 워드라인들 및 비트라인들이 형성될 수 있고, 이들 라인들은 상기 층간 절연막(211)으로 덮여 있을 수 있다. 상기 각 워드 라인의 양 옆의 기판(210) 내에 도핑 영역들이 배치되고, 상기 콘택 플러그들(212)의 각각은 하나의 도핑 영역과 접속될 수 있다. 또한, 상기 콘택 플러그들(212)은 대응되는 스위칭 소자에 전기적으로 연결되어 있을 수 있다. 상기 스위칭 소자는 트랜지스터나 다이오드와 같은 임의의 능동 소자일 수 있다.
상기 식각 저지막(213) 상에는 상기 제 1 몰드막(214)이 형성될 수 있다. 상기 제 1 몰드막(214)은 산화막, 질화막, 또는 산질화막 중에서 적어도 하나를 포함할 수 있다.
도시되지는 않았지만, 상기 제 1 몰드막(214) 및 상기 식각 저지막(213) 사이에 버퍼막(미도시)이 더 형성될 수 있다. 상기 버퍼막은 산화막 또는 질화막 중에서 적어도 하나를 포함할 수 있다.
상기 지지층(232L)은 제 1 몰드막(214)에 대하여 식각 선택비를 갖는 물질로 형성할 수 있다. 예컨대, 상기 제 1 몰드막(214)의 전부 또는 일부를 제거할 때 LAL 리프트-오프(lift-off) 공정을 이용하는 경우, LAL에 대하여 식각 속도(etch rate)가 낮으며, 유전체 특성을 갖는 물질로 형성할 수 있다.
만일, 상기 제 1 몰드막(214)이 SiO2, SiGe, Si, 및 탄소계 물질 중의 어느 하나 이상의 물질로 형성되는 경우, 상기 지지층(232L)은 SiN, SiCN, TaO, 및 TiO2 중에서 선택되는 어느 하나를 이용하여 형성될 수 있다. 그러나, 본 발명 개념이 이들 물질에 한정되는 것은 아니다.
도 6b를 참조하면, 상기 마스크 패턴(240)을 식각 마스크로 이용하여, 노출되는 상기 지지층(232L)을 이방성 식각하여 지지층 패턴(232P)을 형성한다. 상기 이방성 식각에 의하여 지지층 패턴(232P) 사이로 제 1 몰드막(214)의 일부가 노출될 수 있다.
도 6c를 참조하면, 상기 제 1 몰드막(214) 및 상기 지지층 패턴(232P) 상에 제 2 몰드막(215)을 형성한다. 상기 제 2 몰드막(215)은 제 1 몰드막(214)과 동일한 물질로 형성하거나 제 1 몰드막(214)과 유사한 식각 속도, 예컨대 LAL 리프트 공정을 통해 제 1 몰드막(214)과 제 2 몰드막(215)을 제거하는 경우, LAL에 의한 제 2 몰드막(215)의 식각 속도가 상기 제 1 몰드막(214)의 식각 속도에 비해 10 % 이하의 차이를 갖는 물질로 형성할 수 있다. 상기 제 2 몰드막(215)은 상기 지지층 패턴(232P)을 모두 덮을 수 있는 두께로 형성할 수 있다. 예를 들면, 상기 제 2 몰드막(215)은 적어도 50㎚의 두께를 갖도록 형성할 수 있다. 또한 상기 제 1 몰드막(214) 및 제 2 몰드막(215)의 두께의 합은 약 2,000 Å 내지 약 8,000 Å일 수 있다.
도 6d를 참조하면, 실린더형의 하부 전극을 형성할 위치에 상기 콘택 플러그(212)가 노출될 때까지 제 2 몰드막(215), 지지층 패턴(232P), 제 1 몰드막(214) 및 식각 저지막(213)을 식각하여 다수의 개구부(H)들을 형성한다. 상기 개구부(H)는 적어도 하나의 다른 개구부(H)와 상기 지지층 패턴(232P)에 의하여 연결될 수 있다. 그러나, 반드시 연결되어야 하는 것은 아니다.
상기 개구부(H)는 상기 콘택 플러그(212)의 상부면을 노출시킬 수 있다. 상기 개구부(H)는 상기 개구부(H)를 정의하기 위한 마스크 패턴을 상기 제 2 몰드막(215) 상에 형성하고, 상기 마스크 패턴을 식각 마스크로 이용하여 상기 제 1 몰드막(214), 제 2 몰드막(215) 및 지지층 패턴(232P)을 식각함으로써 형성될 수 있다. 일 실시예에 따르면, 상기 개구부(H)는 홀의 형태로(hole-shaped) 형성될 수 있다.
도 6e를 참조하면, 상기 기판(210)의 결과물 전면, 즉 개구부(H)의 내벽 및 상기 제 2 몰드막(215) 상으로 도전성 물질을 증착한 후, 각 개구부(H) 내벽의 도전성 물질을 분리하여 복수의 하부 전극(220)들을 형성한다. 상기 하부 전극(220)들은 도전성 물질을 콘포말하게 형성한 후, 개구부(H)를 매립할 수 있도록 기판(110) 상의 결과물 전면으로 매립층(미도시)을 형성하고, 에치백(etch-back) 및/또는 화학적 기계적 연마(CMP) 공정을 통해 제 2 몰드막(215)이 노출될 때까지 상기 매립층 및 도전성 물질을 제거하는 평탄화 공정을 수행함으로써 형성될 수 있다. 상기 하부 전극(220)은 상기 콘택 플러그(212)와 전기적으로 접속될 수 있다. 일 실시예에 따르면, 상기 하부 전극(220)은 상기 콘택 플러그(212)와 접촉되는 평판부 및 상기 평판부의 가장자리로부터 수직 방향으로 연장되는 측벽부를 포함할 수 있다. 따라서, 상기 하부 전극(220)은 상기 평판부와 상기 측벽부에 의하여 정의되는 빈 공간을 가질 수 있다. 예를 들면, 상기 하부 전극(220)은 실린더형일 수 있다.
상기 하부 전극(220)은 예를 들면, 도핑된 폴리실리콘과 같은 반도체 물질; 루테늄(Ru), 이리듐(Ir), 티타늄(Ti) 및/또는 탄탈륨(Ta)과 같은 금속; 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN), 텅스텐 나이트라이드(WN)와 같은 도전성 금속 질화막; 산화이리듐(IrO)과 같은 도전성 금속산화물; 및/또는 이들의 복합물로 형성될 수 있다. 상기 하부 전극(220)은 단일 층으로 형성될 수도 있고, 2 이상의 층이 적층된 구조일 수도 있다.
상기 제 2 몰드막(215) 상의 상기 도전성 물질은 화학적 기계적 연마 공정을 통해, 그리고 상기 매립층은 에치백에 의해 각각 제거할 수 있다. 상기 매립층은 제 1 몰드막(214) 및/또는 제 2 몰드막(215)과 동일 재질로 형성하거나 유사한 식각율을 갖는 물질로 형성할 수 있다. 매립층은, 예컨대, 산화막일 수 있다.
여기서는 상기 하부 전극(220)이 실린더형(즉, OCS 타입)인 경우를 예시하였으나, 통상의 기술자는 이하의 공정이 필라(pillar) 타입이나 콘케이브(concave) 타입의 하부 전극에도 응용될 수 있음을 이해할 것이다.
도 6f를 참조하면, 상기 하부 전극(220)을 형성한 후, 제 1 몰드막(214) 및 제2 몰드막(215)을 제거한다. 또한, 매립층은 제 1 몰드막(214) 및 제 2 몰드막(215)과 함께 제거할 수 있고, 따로 제거할 수도 있다. 예컨대, 제 1 몰드막(214), 제 2 몰드막(215) 및 매립층은 불화암모늄(NH4F), 불산(HF) 및 물을 포함하는 LAL 또는 불산을 이용하여 리프트-오프 공정 방법을 이용하여 제거될 수 있다. 따라서, 전술한 바와 같이 지지층 패턴(232P)을 이루는 물질은 LAL에 대하여 제 1 몰드막(214) 및 제 2 몰드막(215)에 비해 식각율이 낮도록 선택될 수 있다. 상기 하부 전극(220)들의 적어도 일부는 지지 패턴(232)에 의하여 지지될 수 있다. 도 6f에서는, 지지 패턴(232)이 실린더형 구조물, 즉 실린더형 하부 전극(220)의 단부보다 낮은 높이에 형성되어 있다. 일부 실시예들에 있어서, 지지 패턴(232)은 상기 하부 전극(220)의 단부와 동일 높이로 형성될 수도 있다.
도 6g를 참조하면, 제 1 몰드막(214), 제 2 몰드막(215) 및 매립층을 제거한 후, 상기 하부 전극(220) 상에 커패시터 유전막(222)을 콘포말하게 형성한다. 상기 커패시터 유전막(222)은, 예를 들면, 도 2 및 도 3a 내지 도 3d를 참조하여 설명한 방법에 따라 형성된 금속 산화물 및/또는 준금속 산화물을 포함할 수 있다. 이하에서는 커패시터 유전막(222)의 제조 방법을 도 7 및 도 8a 내지 도 8e를 참조하여 더욱 구체적으로 설명한다. 도 7은 본 발명의 다른 실시예에 따른 산화막의 형성 방법을 나타낸 흐름도이고, 도 8a 내지 도 8e는 도 6g의 하부 전극(220) 상에 산화막이 형성되는 것을 단계별로 개념적으로 나타낸 모식도들이다.
도 7을 참조하면, 먼저 상기 하부 전극(220)이 형성된 기판(210)을 반응 챔버 내로 로딩한다(S1). 이에 대해서는 도 1을 참조하여 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다.
도 7 및 도 8a를 참조하면, 상기 하부 전극(220)의 표면에 전자 공여 화합물(ED)을 제공한다(S1a). 여기서는 산화막을 형성하고자 하는 대상이 하부 전극(220)이므로 하부 전극(220)이 기판의 역할을 수행할 수 있다.
상기 전자 공여 화합물(ED)는 상기 하부 전극(220)의 표면에 흡착될 수 있다. 특히, 상기 전자 공여 화합물(ED)는 상기 하부 전극(220)의 표면에 물리흡착될 수 있다. 일부 실시예들에 있어서, 상기 전자 공여 화합물(ED)은 상기 하부 전극(220)을 이루는 금속 물질과 반 데르 발스(van der Waals) 결합을 할 수 있다.
일부 실시예들에 있어서, 상기 하부 전극(220)의 상단(T)은 하단(B)에 비하여 물질전달에 있어서 더욱 유리할 수 있으며, 이러한 경우 상단(T)에 흡착된 전자 공여 화합물(ED)의 밀도가 하단(B)에 흡착된 전자 공여 화합물(ED)의 밀도에 비하여 더 높을 수 있다. 다른 실시예들에 있어서, 상기 하부 전극(220)의 상단(T)이 하단(B)에 비하여 물질전달에 있어서 더욱 유리할 수 있지만, 율속 단계(rate-controlling step)가 확산 단계가 아닌 다른 단계(예컨대 흡착 단계)인 경우에는 상단(T)에 흡착된 전자 공여 화합물(ED)의 밀도가 하단(B)에 흡착된 전자 공여 화합물(ED)의 밀도와 실질적으로 동일할 수 있다.
도 2, 도 7 및 도 8b를 참조하면, 상기 하부 전극(220) 상에 제 1 소스 물질(SM1)을 제공할 수 있다.
상기 제 1 소스 물질(SM1)은 상기 하부 전극(220)의 표면에 화학흡착될 수 있다. 한편 앞서 설명한 바와 같이 상기 하부 전극(220) 상에 전자 공여 화합물(ED)이 물리흡착되어 있으며, 흡착되어 있는 상기 전자 공여 화합물(ED)의 부피로 인해 상기 제 1 소스 물질(SM1)의 흡착은 다소간 방해받을 수 있다. 따라서, 하부 전극(220)의 상단(T)에서의 제 1 소스 물질(SM1)의 흡착 속도가 느려지며, 상기 제 1 소스 물질(SM1)이 하단(B)까지 확산될 가능성이 높아질 수 있다. 그 결과 상기 하부 전극(220) 상에 흡착되는 제 1 소스 물질(SM1)의 균일도는 상기 전자 공여 화합물(ED)이 미리 물리흡착되어 있지 않은 경우에 비하여 현저히 개선될 수 있다.
도 2, 도 7 및 도 8c를 참조하면, 상기 제 1 소스 물질(SM1)과 결합하도록 전자 공여 화합물(ED)을 제공할 수 있다.
본 단계에서 공급된 상기 전자 공여 화합물(ED)은 제 1 소스 물질(SM1)과 반데르발스 결합을 하도록 선택될 수 있다. 이러한 전자 공여 화합물(ED)은 앞서 설명하였으므로 이에 대해서는 구체적인 설명을 생략한다.
상기 제 1 소스 물질(SM1)은 상기 전자 공여 화합물(ED)과 반데르발스 결합을 하고 있으므로 후속적으로 공급되는 제 2 소스 물질(SM2)과 결합하는 것이 방지될 수 있다. 즉, 제 1 소스 물질(SM1)과 제 2 소스 물질(SM2)이 접촉하면 리간드들끼리 반응하여 의도되지 않은 반응 생성물이 생성될 수 있고, 이러한 의도되지 않은 반응 생성물은 균일한 산화막을 형성하는 데 방해될 수 있다. 그러나 제 1 소스 물질(SM1)이 상기 전자 공여 화합물(ED)과 결합하고 있으면, 제 2 소스 물질(SM2)과 접촉하더라도 반응하지 않고 제 2 소스 물질(SM2)은 하부 전극(220) 상에 흡착될 수 있다. 이에 대해서는 뒤에서 추가적으로 설명한다.
도 2, 도 7 및 도 8d를 참조하면, 상기 하부 전극(220) 상에 제 2 소스 물질(SM2)을 공급할 수 있다. 상기 하부 전극(200) 상에 공급된 제 2 소스 물질(SM2)은 상기 하부 전극(200)의 표면에 화학흡착될 수 있다.
한편, 위에서 설명한 바와 같이 제 2 소스 물질(SM2)은 제 1 소스 물질(SM1)과 접촉하면 부반응을 일으켜 열분해되기 어려운 생성물을 가져올 수 있다. 이러한 생성물은 높은 종횡비를 갖는 구조물의 업스트림(upstream)쪽 말단 근처에 누적됨으로써 균일한 산화막이 생성되는 것을 방해할 수 있다. 하지만, 위에서 설명한 바와 같이 제 1 소스 물질(SM1)이 전자 공여 화합물(ED)과 반데르발스 결합을 하고 있으면 제 2 소스 물질(SM2)과 접촉하더라도 이러한 부반응이 발생하지 않는다.
이와 같이 제 2 소스 물질(SM2)이 제 1 소스 물질(SM1)과 반응하지 않기 때문에 하부 전극(220) 표면에 흡착될 기회 및 다운스트림(downstream)쪽으로 확산될 기회가 증가하고 하부 전극(220) 상에 보다 균일하게 화학 흡착될 수 있다.
여기서 "업스트림"은 증착을 위한 물질의 흐름의 상류 쪽을 가리키고, "다운스트림"은 증착을 위한 물질의 흐름의 하류 쪽을 가리킨다. 도 8d와 같은 하부 전극(220)에 있어서, 하부 전극(220)의 하부에는 기판이 위치하고, 증착을 위한 물질은 상부로부터 하부를 향하여 전달되므로 하부 전극(220)의 상단(T) 쪽이 업스트림이고 하단(B) 쪽이 다운스트림으로 지칭될 수 있다.
도 2, 도 7 및 도 8e를 참조하면, 상기 하부 전극(220) 상에 산화제를 공급할 수 있다. 상기 산화제는 하부 전극(220)에 흡착된 전자 공여 화합물(ED) 및 제 1 소스 물질(SM1)에 흡착된 전자 공여 화합물(ED)을 제거할 수 있다. 특히 전자 공여 화합물(ED)은 탄소를 주된 성분으로 하기 때문에 산화제의 산소와 반응하여 용이하게 제거될 수 있다.
또, 제 1 소스 물질(SM1) 및 제 2 소스 물질(SM2)의 리간드들도 상기 산화제에 의하여 제거되고 제 1 중심 원소(SM1e) 및 제 2 중심 원소(SM2e)가 산소와 반응하여 MxM'yOz의 구성을 갖는 물질막을 형성할 수 있다. 도 8e에서 산소(O)는 구체적인 도시를 생략하였다.
도 2 및 도 3a 내지 도 3d를 참조하여 설명한 바와 같이 이상에서 설명한 과정을 하나의 사이클로 하여 복수회 반복 수행하면 원하는 두께의 커패시터 유전막(222)을 얻을 수 있다.
도 9a는 도 8e의 커패시터 유전막(222)에 있어서 z 축 상의 위치에 따른 제 1 중심 원소(SM1e)의 농도(C2) 및 제 2 중심 원소(SM2e)의 농도(C1)를 개략적으로 나타낸 그래프이다. 도 9a를 참조하면, z 축 상의 위치와 무관하게 상기 제 1 중심 원소(SM1e)의 농도(C2) 및 제 2 중심 원소(SM2e)의 농도(C1)가 대체로 일정한 것을 알 수 있다. 따라서 상기 제 1 중심 원소(SM1e)의 농도와 제 2 중심 원소(SM2e)의 농도의 비(C2/C1)도 거의 일정할 수 있다. 일부 실시예들에 있어서, 상기 농도의 비(C2/C1)의 위치에 따른 변화 백분율은 약 -15% 내지 약 +15%의 범위 내에 있을 수 있다.
뿐만 아니라 상기 커패시터 유전막(222)의 두께도 위치에 따라 거의 일정하며, 약 95% 이상, 약 98% 이상, 나아가 약 99% 이상의 스텝 커버리지를 달성할 수 있다.
도 9b는 상기 제 1 소스 물질(SM1)에 전자 공여 화합물(ED)을 흡착시키는 단계를 생략한 경우의 커패시터 유전막(222)에 있어서 z 축 상의 위치에 따른 제 1 중심 원소(SM1e) 및 제 2 중심 원소(SM2e)의 농도를 개략적으로 나타낸 그래프이다. 즉, 하부 전극(220) 표면에 제 1 소스 물질(SM1)을 흡착시킨 후, 상기 제 1 소스 물질(SM1)에 전자 공여 화합물(ED)을 흡착시키는 단계를 생략하고 바로 제 2 소스 물질(SM2)을 공급한 경우에 대한 농도 그래프이다.
도 9b를 참조하면, 업스트림쪽에 가까울수록 제 1 중심 원소(SM1e) 및 제 2 중심 원소(SM2e)의 농도가 높고, 업스트림으로부터 멀어질수록 제 1 중심 원소(SM1e) 및 제 2 중심 원소(SM2e)의 농도가 점진적으로 낮아질 수 있다.
또 z 축 방향의 위치에 따라 제 1 중심 원소(SM1e)와 제 2 중심 원소(SM2e)의 비율이 변화할 수 있기 때문에 산포 조절이 어렵고 반도체 소자의 전기적 특성이 불균일할 수 있다.
도 6h를 참조하면, 상기 커패시터 유전막(222)의 위에 상부 전극(224)을 형성하여 커패시터를 완성할 수 있다. 상기 상부 전극(224)은, 예를 들면, 도핑된 폴리실리콘과 같은 반도체 물질; 루테늄(Ru), 이리듐(Ir), 티타늄(Ti) 및/또는 탄탈륨(Ta)과 같은 금속; 티타늄 나이트라이드(TiN), 탄탈륨 나이트라이드(TaN), 텅스텐 나이트라이드(WN)와 같은 도전성 금속 질화막; 산화이리듐(IrO)과 같은 도전성 금속산화물; 및/또는 이들의 복합물로 형성될 수 있다. 상기 상부 전극(224)은 단일 층으로 형성될 수도 있고, 2 이상의 층이 적층된 구조일 수도 있다.
상기 하부 전극(220)의 종횡비(AR)는 하기 수학식 1로 정의될 수 있다.
<수학식 1>
AR = c/min(a,b)
(여기서, a는 상기 하부 전극의 내측 직경, b는 상기 하부 전극들 사이의 이격 거리, 및 c는 상기 하부 전극의 외측 표면의 수직 높이이고, min(a,b)는 a와 b중에서 상대적으로 더 작은 수임)
상기 하부 전극(220)의 종횡비(AR)는 30 이상일 수 있고, 또는 45 이상일 수 있다. 예를 들면, 상기 종횡비(AR)는 약 30 내지 약 200, 약 40 내지 약 150, 약 45 내지 약 120, 약 50 내지 약 100, 또는 약 55 내지 약 80일 수 있다.
또한, 상기 하부 전극(220)의 표면에 형성되는 커패시터 유전막(222)의 가장 두꺼운 두께에 대한 상기 커패시터 유전막(222)의 가장 얇은 두께의 비율은 약 0.85 이상일 수 있고, 또는 약 0.9 이상 또는 0.93 이상일 수 있으며, 또는 약 0.95 이상, 0.96 이상, 0.97 이상, 0.98 이상, 또는 0.99 이상일 수 있다.
도 10a 내지 도 10c는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 소자(400)의 제조 방법을 설명하기 위한 도면들로서, 도 10a는 형성하고자 하는 반도체 소자(400)의 평면도이고, 도 10b는 도 10a의 반도체 소자(400)의 사시도이고, 도 10c는 도 10a의 X - X' 선 단면 및 Y - Y' 선 단면 구성을 보여주는 단면도이다.
도 10a 내지 도 10c를 참조하면, 반도체 소자(400)는 기판(402)으로부터 돌출된 핀형 (fin-type) 활성 영역(FA)을 포함한다.
상기 기판(402)에 대한 상세한 사항은 도 6a를 참조하여 기판(210)에 대하여 설명한 바와 대체로 동일하다.
상기 기판(402)은 III-V 족 물질 또는 IV 족 물질로 이루어짐으로써 저전력, 고속 트랜지스터를 만들 수 있는 채널 재료로 이용될 수 있다. 상기 기판(402) 상에 NMOS 트랜지스터를 형성하는 경우, 상기 기판(402)은 III-V 족 물질들 중 어느 하나로 이루어질 수 있다. 예를 들면, 상기 기판(402)은 GaAs로 이루어질 수 있다. 상기 기판(402) 상에 PMOS 트랜지스터를 형성하는 경우, 상기 기판(402)은 Si 기판에 비해 정공의 이동도가 높은 반도체 물질, 예를 들면 Ge로 이루어질 수 있다.
상기 핀형 활성 영역(FA)은 일 방향 (도 10a 및 도 10b에서 Y 방향)을 따라 연장될 수 있다. 상기 기판(402)상에는 상기 핀형 활성 영역(FA)의 하부 측벽을 덮는 소자분리막(410)이 형성되어 있다. 상기 핀형 활성 영역(FA)은 상기 소자분리막(410) 위로 핀 형상으로 돌출되어 있다. 일부 실시예들에서, 상기 소자분리막(410)은 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(410)상에서 상기 핀형 활성 영역(FA) 위에는 게이트 구조체(420)가 상기 핀형 활성 영역(FA)의 연장 방향에 교차하는 방향 (X 방향)으로 연장될 수 있다. 상기 핀형 활성 영역(FA) 중 게이트 구조체(420)의 양 측에는 한 쌍의 소스/드레인 영역(430)이 형성될 수 있다.
상기 한 쌍의 소스/드레인 영역(430)은 상기 핀형 활성 영역(FA)으로부터 에피텍셜 성장된 반도체층을 포함할 수 있다. 상기 한 쌍의 소스/드레인 영역(430)은 각각 에피텍셜 성장된 복수의 SiGe층을 포함하는 임베디드 SiGe 구조, 에피텍셜 성장된 Si 층, 또는 에피텍셜 성장된 SiC 층으로 이루어질 수 있다. 도 10b에서, 상기 한 쌍의 소스/드레인 영역(430)이 특정한 형상을 가지는 경우를 예시하였으나, 본 발명의 기술적 사상에 따르면 상기 한 쌍의 소스/드레인 영역(430)의 단면 형상이 도 10b에 예시된 바에 한정되지 않으며, 다양한 형상을 가질 수 있다. 예를 들면, 상기 한 쌍의 소스/드레인 영역(430)은 원, 타원, 다각형 등 다양한 단면 형상을 가질 수 있다.
상기 핀형 활성 영역(FA)과 상기 게이트 구조체(420)가 교차하는 부분에서 MOS 트랜지스터(TR)가 형성될 수 있다. 상기 MOS 트랜지스터(TR)는 핀형 활성 영역(FA)의 상면 및 양 측면에서 채널이 형성되는 3 차원 구조의 MOS 트랜지스터로 이루어진다. 상기 MOS 트랜지스터(TR)는 NMOS 트랜지스터 또는 PMOS 트랜지스터를 구성할 수 있다.
도 10c에 예시한 바와 같이, 게이트 구조체(420)는 핀형 활성 영역(FA)의 표면으로부터 차례로 형성된 인터페이스층(412), 고유전막(414), 제1 금속함유층(426A), 제2 금속함유층(426B), 및 갭필 금속층(428)을 포함할 수 있다. 상기 게이트 구조체(420) 중 제1 금속함유층(426A), 제2 금속함유층(426B), 및 갭필 금속층(428)은 게이트 전극(420G)을 구성할 수 있다.
상기 게이트 구조체(420)의 양 측면에는 절연 스페이서(442)가 형성될 수 있다. 상기 절연 스페이서(442)를 중심으로 게이트 구조체(420)의 반대측에서 상기 절연 스페이서(442)를 덮는 층간 절연막(444)이 형성될 수 있다.
상기 인터페이스층(412)은 핀형 활성 영역(FA)의 표면 위에 형성될 수 있다. 상기 인터페이스층(412)은 산화막, 질화막, 또는 산화질화막과 같은 절연 물질로 형성될 수 있다. 상기 인터페이스층(412)은 고유전막(414)과 함께 게이트 절연막을 구성할 수 있다.
상기 고유전막(414)은 실리콘 산화막보다 유전 상수가 더 큰 물질로 이루어질 수 있다. 일부 실시예들에 있어서, 상기 고유전막(414)은 실리콘(Si), 스트론튬(Sr), 바륨(Ba), 티타늄(Ti), 납(Pb), 지르코늄(Zr), 및 하프늄(Hf)으로 구성되는 군으로부터 선택된 2종 이상을 포함할 수 있다. 예를 들면, 상기 고유전막(414)은 약 4 내지 100의 유전 상수를 가질 수 있다. 상기 고유전막(414)은 지르코늄 산화물 (zirconium oxide), 지르코늄 실리콘 산화물 (zirconium silicon oxide), 하프늄 산화물 (hafnium oxide), 하프늄 산질화물 (hafnium oxynitride), 하프늄 실리콘 산화물 (hafnium silicon oxide), 탄탈륨 산화물 (tantalum oxide), 티타늄 산화물 (titanium oxide), 바륨 스트론튬 티타늄 산화물 (barium strontium titanium oxide), 바륨 티타늄 산화물 (barium titanium oxide), 스트론튬 티타늄 산화물 (strontium titanium oxide), 이트륨 산화물 (yttrium oxide), 알루미늄 산화물 (aluminum oxide), 납 스칸듐 탄탈륨 산화물 (lead scandium tantalum oxide), 및 납 아연 니오브산염 (lead zinc niobate), 및 이들의 조합 중에서 선택되는 물질로 이루어질 수 있으나, 상기 고유전막(414)을 구성하는 물질이 상기 예시된 바에 한정되는 것은 아니다.
상기 고유전막(414)은 ALD 공정에 의해 형성될 수 있다. 상기 고유전막(414)을 형성하기 위하여 도 1 내지 도 3d, 도 5a 내지 도 5f를 참조하여 설명한 본 발명의 기술적 사상에 의한 산화막 형성 방법을 이용할 수 있다.
일부 실시예들에서, 상기 제1 금속함유층(426A)은 Ti의 질화물, Ta의 질화물, Ti의 산화질화물, 또는 Ta의 산화질화물을 포함할 수 있다. 예를 들면, 상기 제1 금속함유층(426A)은 TiN, TaN, TiAlN, TaAlN, TiSiN, 또는 이들의 조합으로 이루어질 수 있다. 상기 제1 금속함유층(426A)은 ALD, CVD, PVD 등 다양한 증착 방법을 통해 형성될 수 있다.
일부 실시예들에서, 상기 제2 금속함유층(426B)은 Ti 또는 Ta을 함유한 Al 화합물을 포함하는 NMOS 트랜지스터에 필요한 N 형 금속 함유층으로 이루어질 수 있다. 예를 들면, 상기 제2 금속함유층(426B)은 TiAlC, TiAlN, TiAlCN, TiAl, TaAlC, TaAlN, TaAlCN, TaAl, 또는 이들의 조합으로 이루어질 수 있다.
다른 일부 실시예들에서, 상기 제2 금속함유층(426B)은 PMOS 트랜지스터에 필요한 P 형 금속 함유층으로 이루어질 수 있다. 예를 들면, 상기 제2 금속함유층(426B)은 Mo, Pd, Ru, Pt, TiN, WN, TaN, Ir, TaC, RuN 및 MoN 중 적어도 하나를 포함할 수 있다.
상기 제2 금속함유층(426B)은 단일층 또는 다중층으로 이루어질 수 있다.
상기 제2 금속함유층(426B)은 상기 제1 금속함유층(426A)과 함께 게이트 구조체(120)의 일함수를 조절하는 역할을 할 수 있다. 상기 제1 금속함유층(426A) 및 제2 금속함유층(426B)의 일함수 조절에 의해 게이트 구조체(120)의 문턱 전압이 조절될 수 있다. 일부 실시예들에서, 상기 제1 금속함유층(426A) 및 제2 금속함유층(426B) 중 어느 하나는 생략 가능하다.
상기 갭필 금속층(428)은 RMG (Replacement Metal Gate) 공정에 의해 게이트 구조체(420)를 형성할 때 상기 제2 금속함유층(426B) 상의 남는 게이트 공간을 채우도록 형성될 수 있다. 상기 제2 금속함유층(426B)을 형성한 후 상기 제2 금속함유층(426B) 상부에 남아 있는 게이트 공간이 없는 경우, 상기 제2 금속함유층(426B) 위에 상기 갭필 금속층(428)이 형성되지 않고 생략될 수도 있다.
상기 갭필 금속층(428)은 W, TiN, TaN 등의 금속 질화물, Al, 금속 탄화물, 금속 실리사이드, 금속 알루미늄 탄화물, 금속 알루미늄 질화물, 금속 실리콘 질화물 등을 포함하는 그룹 중에서 선택된 물질을 포함할 수 있다.
도 10a 내지 도 10c를 참조하여 설명한 본 발명의 기술적 사상에 의한 실시예들에 따른 반도체 소자(400)의 제조 방법에 따르면, 고유전막(414)을 형성하기 위하여 본 발명의 기술적 사상에 의한 산화막 형성 방법에 따라, 인터페이스층(412)이 형성된 핀형 활성 영역(FA) 위에 제 1 소스 물질과 전자 공여 화합물이 결합된 흡착층을 형성하고, 이후 제 2 소스 물질의 흡착층을 형성하며, 여기에 산화제를 공급하여 2종 이상의 중심 원자들을 포함하는 산화막을 형성하는 공정을 이용한다.
도 10a 내지 도 10c를 참조하여, 3 차원 구조의 채널을 구비하는 FinFET을 포함하는 반도체 소자의 제조 방법에 대하여 설명하였으나, 본 발명의 기술적 사상은 상기 설명한 바에 한정되는 것은 아니다. 예를 들면, 상기한 바와 같은 본 발명의 기술적 사상의 범위 내에서 본 발명의 기술적 사상의 다양한 변형 및 변경을 통하여 본 발명의 기술적 사상에 의한 특징들을 가지는 수평형 (planar) MOSFET을 포함하는 반도체 소자들의 제조 방법들을 제공할 수 있음은 당업자들이면 잘 알 수 있을 것이다.
도 11은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 소자(500)의 제조방법에 따라 형성된 반도체 소자의 또 다른 예를 나타낸 단면도이다.
도 11을 참조하면, 반도체 기판(501) 상에 수직적으로 적층된 층간 절연 막들(510)이 제공될 수 있다. 상기 층간 절연 막들(510) 사이에 개재된 도전성 패턴들(570)이 제공될 수 있다.
상기 도전성 패턴들(570)과 상기 층간 절연 막들(510)을 관통하는 수직 구조체(540)가 제공될 수 있다. 상기 수직 구조체(540)는 코어 패턴(525), 패드 패턴(530), 상기 코어 패턴(525)의 측면을 둘러싸며 상기 패드 패턴(530)의 측면 상으로 연장된 외측 패턴(520)을 포함할 수 있다.
상기 코어 패턴(525)은 실리콘 산화물 등과 같은 절연성 물질로 형성될 수 있다.
상기 패드 패턴(530)은 상기 코어 패턴(525) 상에 위치하며 상기 도전성 패턴들(570) 중 최상위 도전성 패턴보다 높은 레벨에 위치할 수 있다. 상기 패드 패턴(530)은 도핑된 폴리실리콘 등과 같은 도전성 물질로 형성될 수 있다.
상기 외측 패턴(520)은 트랜지스터의 채널 역할을 할 수 있는 반도체 패턴을 포함할 수 있다. 예를 들어, 상기 외측 패턴(520)은 실리콘 등과 같은 반도체 물질을 포함할 수 있다. 상기 외측 패턴(520)에서 상기 도전성 패턴들(570)과 가까운 부분은 유전체를 포함할 수 있다. 상기 유전체는 트랜지스터의 터널 산화막 역할을 할 수 있는 물질, 예를 들어 실리콘 산화물을 포함할 수 있다. 상기 유전체는 플래쉬 메모리 소자의 정보를 저장할 수 있는 물질, 예를 들어 실리콘 질화물 또는 고유전체를 포함할 수 있다. 상기 유전체는 본 발명의 기술적 사상의 실시예들에 따른 산화막 형성 방법을 이용하여 형성할 수 있다.
한편, 상기 도전성 패턴들(570)은 금속 질화막 및/또는 금속막을 포함할 수 있다. 예를 들어, 상기 도전성 패턴들(570)의 각각은 금속막 및 상기 금속막과 상기 층간 절연막들(510) 사이에 개재된 금속 질화막으로 형성할 수 있다. 그리고, 상기 금속 질화막은 상기 금속막과 상기 수직 구조체(540) 사이로 연장될 수 있다. 상기 도전성 패턴들(570)은 본 발명의 기술적 사상의 실시예들에 따른 물질막 형성 방법을 이용하여 형성할 수 있다.
상기 층간 절연막(510) 및 상기 수직 구조체(540)를 덮는 캐핑 절연막(550)이 제공될 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (20)

  1. 제 1 중심 원소를 포함하는 제 1 소스 물질을 기판 상에 제공하는 단계;
    상기 제 1 소스 물질과 결합하도록 전자 공여 화합물을 제공하는 단계;
    상기 전자 공여 화합물을 제공하는 단계 이후에, 제 2 중심 원소를 포함하는 제 2 소스 물질을 상기 기판 상에 제공하는 단계; 및
    상기 기판 상에 산화제를 제공하는 단계;
    를 포함하고,
    상기 제2 중심 원소를 포함하는 상기 제2 소스 물질을 상기 기판 상에 제공하는 단계 후에, 상기 제2 소스 물질과 결합하는 전자 공여 화합물을 제공하는 단계를 포함하지 않는 2종 물질 산화막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 전자 공여 화합물은 비공유 전자쌍을 갖는 함산소, 함질소, 함황, 또는 함인 탄화수소 화합물인 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 전자 공여 화합물은 탄소수 1 내지 10인 알코올 화합물, 탄소수 2 내지 10인 에테르 화합물, 탄소수 3 내지 10인 케톤 화합물, 탄소수 6 내지 12인 아릴 화합물, 탄소수 3 내지 15인 알릴 화합물, 탄소수 4 내지 15인 디엔 화합물, 탄소수 5 내지 20인 β-디케톤 화합물, 탄소수 5 내지 20인 β-케토이민 화합물, 탄소수 5 내지 20인 β-디이민 화합물, 암모니아, 탄소수 1 내지 10인 아민 화합물, 탄소수 1 내지 10인 티올(thiol) 화합물, 탄소수 2 내지 10인 티오에테르(thioether) 화합물로 구성되는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 소스 물질을 상기 기판 상에 제공하는 단계에 앞서 상기 전자 공여 화합물을 상기 기판 상에 제공하는 단계를 더 포함하는 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 2 소스 물질을 상기 기판 상에 제공하는 단계의 이후, 및 상기 산화제를 제공하는 단계의 이전에, 상기 전자 공여 화합물을 상기 기판 상에 제공하는 단계를 더 포함하는 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 2 소스 물질을 상기 기판 상에 제공하는 단계의 이후, 및 상기 산화제를 제공하는 단계의 이전에, 상기 전자 공여 화합물을 상기 기판 상에 제공하는 단계를 더 포함하는 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 1 소스 물질을 기판 상에 제공하는 단계와 상기 전자 공여 화합물을 제공하는 단계가 시간상 적어도 부분적으로 중첩되는 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 1 중심 원소 및 상기 제 2 중심 원소는 각각 독립적으로 베릴륨(Be), 붕소(B), 나트늄(Na), 마그네슘(Mg), 알루미늄(Al), 실리콘(Si), 칼륨(K), 칼슘(Ca), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 루비듐(Rb), 스트론튬(Sr), 이트륨(Y), 지르코늄(Zr), 니오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 주석(Sn), 안티몬(Sb), 텔러륨(Te), 세슘(Cs), 바륨(Ba), 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이터븀(Yb), 루테튬(Lu), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 프란슘(Fr), 라듐(Ra), 악티늄(Ac), 토륨(Th), 프로탁티늄(Pa), 및 우라늄(U)으로 구성되는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  9. 제 1 항에 있어서,
    상기 산화제는 H2O, O2, O3, N2O, NO, NO2, N2O4, H2O2, 탄소수 1 내지 10인 알코올, 탄소수 2 내지 10인 에테르, 탄소수 3 내지 10인 케톤, 탄소수 1 내지 10인 카르복실산, 탄소수 1 내지 10인 에스테르로 구성되는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  10. 제 1 항에 있어서,
    상기 제 1 소스 물질을 기판 상에 제공하는 단계, 상기 전자 공여 화합물을 제공하는 단계, 상기 제 2 소스 물질을 상기 기판 상에 제공하는 단계, 및 상기 산화제를 제공하는 단계는 하나의 원자층 증착 사이클에 포함되고,
    상기 원자층 증착 사이클이 복수회 수행되는 것을 특징으로 하는 2종 물질 산화막의 형성 방법.
  11. 반도체 기판의 활성 영역과 전기적으로 연결된 하부 전극을 형성하는 단계;
    상기 하부 전극의 노출된 전체 표면에 대하여 유전막을 형성하는 단계; 및
    상기 유전막 위에 상부 전극을 형성하는 단계;
    를 포함하고,
    상기 유전막을 형성하는 단계는,
    상기 하부 전극의 노출된 표면 상에 제 1 소스 물질을 공급하는 단계;
    상기 제 1 소스 물질과 반데르발스(van der Waals) 결합을 할 수 있는 전자 공여 화합물을 제공하는 단계;
    상기 전자 공여 화합물을 제공하는 단계 이후에, 제 2 소스 물질을 상기 하부 전극 상에 제공하는 단계; 및
    상기 하부 전극 상에 산화제를 제공하는 단계;
    를 포함하고,
    상기 제2 소스 물질을 상기 하부 전극 상에 제공하는 단계 후에, 상기 제2 소스 물질과 결합하는 전자 공여 화합물을 제공하는 단계를 포함하지 않는 반도체 소자의 제조 방법.
  12. 제 11 항에 있어서,
    상기 전자 공여 화합물은 비공유 전자쌍을 갖는 함산소, 함질소, 함황, 또는 함인 탄화수소 화합물인 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 전자 공여 화합물은 탄소수 1 내지 10인 알코올 화합물, 탄소수 2 내지 10인 에테르 화합물, 탄소수 3 내지 10인 케톤 화합물, 탄소수 6 내지 12인 아릴 화합물, 탄소수 3 내지 15인 알릴 화합물, 탄소수 4 내지 15인 디엔 화합물, 탄소수 5 내지 20인 β-디케톤 화합물, 탄소수 5 내지 20인 β-케토이민 화합물, 탄소수 5 내지 20인 β-디이민 화합물, 암모니아, 탄소수 1 내지 10인 아민 화합물, 탄소수 1 내지 10인 티올(thiol) 화합물, 탄소수 2 내지 10인 티오에테르(thioether) 화합물로 구성되는 군으로부터 선택된 1종 이상인 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제 12 항에 있어서,
    상기 전자 공여 화합물은 탄소수 1 내지 10인 알코올 화합물, 탄소수 2 내지 10인 에테르 화합물, 탄소수 3 내지 10인 케톤 화합물, 또는 탄소수 1 내지 10인 아민 화합물을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제 11 항에 있어서,
    상기 제 1 소스 물질은 금속 또는 준금속인 제 1 중심 원소를 포함하고,
    상기 제 2 소스 물질은 금속 또는 준금속인 제 2 중심 원소를 포함하고,
    상기 제 1 중심 원소 및 제 2 중심 원소는 붕소(B), 알루미늄(Al), 실리콘(Si), 게르마늄(Ge), 스칸듐(Sc), 이트륨(Y), 란타넘(La), 티타늄(Ti), 지르코늄(Zr), 또는 하프늄(Hf)인 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제 12 항에 있어서,
    상기 전자 공여 화합물을 제공하는 단계의 개시 시기가 상기 제 1 소스 물질을 공급하는 단계의 개시 시기보다 앞서는 것을 특징으로 하는 반도체 소자의 제조 방법.
  17. 제 16 항에 있어서,
    상기 전자 공여 화합물을 제공하는 단계의 종료 시기가 상기 제 1 소스 물질을 공급하는 단계의 종료 시기보다 나중인 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 제 12 항에 있어서,
    상기 제 1 소스 물질을 기판 상에 제공하는 단계와 상기 전자 공여 화합물을 제공하는 단계가 시간상 적어도 부분적으로 중첩되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  19. 반응 챔버 내에 기판을 제공하는 단계;
    상기 기판 상에 제 1 전자 공여 화합물을 제공하는 단계; 및
    상기 기판 상에 원하는 두께의 산화막이 형성될 때까지 퇴적 사이클을 반복 수행하는 단계;
    를 포함하고, 상기 퇴적 사이클은:
    제 1 중심 원소를 포함하는 제 1 소스 물질을 상기 기판 상에 제공하는 단계;
    상기 제 1 소스 물질과 결합하도록 제 2 전자 공여 화합물을 제공하는 단계;
    상기 제 2 전자 공여 화합물을 제공하는 단계 이후에, 제 2 중심 원소를 포함하는 제 2 소스 물질을 상기 기판 상에 제공하는 단계; 및
    상기 기판 상에 산화제를 제공하는 단계;
    를 포함하고,
    상기 제2 중심 원소를 포함하는 상기 제2 소스 물질을 상기 기판 상에 제공하는 단계 후에, 상기 제2 소스 물질과 결합하는 전자 공여 화합물을 제공하는 단계를 포함하지 않는 유전막 형성 방법.
  20. 제 19 항에 있어서,
    상기 제 1 소스 물질을 기판 상에 제공하는 단계와 상기 제 2 소스 물질을 상기 기판 상에 제공하는 단계는 시간적으로 이격되어 수행되고,
    상기 전자 공여 화합물을 제공하는 단계의 적어도 일부분은 시간적으로 상기 제 1 소스 물질을 기판 상에 제공하는 단계와 상기 제 2 소스 물질을 상기 기판 상에 제공하는 단계의 사이에 수행되는 것을 특징으로 하는 유전막 형성 방법.
KR1020190091159A 2019-07-26 2019-07-26 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자 Active KR102814796B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190091159A KR102814796B1 (ko) 2019-07-26 2019-07-26 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
US16/791,189 US11081338B2 (en) 2019-07-26 2020-02-14 Method of forming oxide film including two non-oxygen elements, method of manufacturing semiconductor device, method of forming dielectric film, and semiconductor device
CN202010730842.8A CN112309831B (zh) 2019-07-26 2020-07-27 形成氧化物膜的方法、制造半导体器件的方法、形成介电膜的方法和半导体器件
US17/376,403 US11728160B2 (en) 2019-07-26 2021-07-15 Method of forming oxide film including two non-oxygen elements, method of manufacturing semiconductor device, method of forming dielectric film, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190091159A KR102814796B1 (ko) 2019-07-26 2019-07-26 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자

Publications (2)

Publication Number Publication Date
KR20210012808A KR20210012808A (ko) 2021-02-03
KR102814796B1 true KR102814796B1 (ko) 2025-05-29

Family

ID=74189359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190091159A Active KR102814796B1 (ko) 2019-07-26 2019-07-26 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자

Country Status (3)

Country Link
US (2) US11081338B2 (ko)
KR (1) KR102814796B1 (ko)
CN (1) CN112309831B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102814796B1 (ko) * 2019-07-26 2025-05-29 삼성전자주식회사 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
KR20230006206A (ko) 2021-07-02 2023-01-10 삼성전자주식회사 커패시터 및 이를 포함하는 디램 소자
KR20230049469A (ko) 2021-10-06 2023-04-13 삼성전자주식회사 집적회로 소자
US20240128327A1 (en) * 2022-02-17 2024-04-18 Boe Technology Group Co., Ltd. Semiconductor material, light-emitting device, display panel and display device
KR20240005529A (ko) * 2022-07-05 2024-01-12 삼성전자주식회사 집적회로 소자 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130288427A1 (en) 2012-04-25 2013-10-31 Steven Hung Methods Of Fabricating Dielectric Films From Metal Amidinate Precursors
JP2018087257A (ja) * 2016-11-28 2018-06-07 日本ポリエチレン株式会社 エチレン重合触媒の製造方法およびエチレン重合体の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0498580A1 (en) * 1991-02-04 1992-08-12 Canon Kabushiki Kaisha Method for depositing a metal film containing aluminium by use of alkylaluminium halide
JP3403357B2 (ja) * 1999-06-03 2003-05-06 株式会社半導体先端テクノロジーズ 配線形成方法及び配線形成装置
KR100468847B1 (ko) 2002-04-02 2005-01-29 삼성전자주식회사 알콜을 이용한 금속산화물 박막의 화학기상증착법
US6887523B2 (en) 2002-12-20 2005-05-03 Sharp Laboratories Of America, Inc. Method for metal oxide thin film deposition via MOCVD
KR20050037253A (ko) 2003-10-17 2005-04-21 삼성전자주식회사 원자층 증착 기술을 사용하여 복합금속산화막을 형성하는방법
US20060088660A1 (en) 2004-10-26 2006-04-27 Putkonen Matti I Methods of depositing lead containing oxides films
KR100670747B1 (ko) 2005-11-28 2007-01-17 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조 방법
KR20090002580A (ko) * 2007-07-02 2009-01-09 주식회사 하이닉스반도체 홀뮴도핑티타늄산화막을 구비한 캐패시터 및 그 제조 방법
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法
KR101446335B1 (ko) * 2008-07-10 2014-10-02 삼성전자주식회사 반도체 소자의 적층형 커패시터 제조방법
US20100047988A1 (en) * 2008-08-19 2010-02-25 Youn-Joung Cho Methods of forming a layer, methods of forming a gate structure and methods of forming a capacitor
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
KR101543639B1 (ko) * 2008-12-30 2015-08-12 삼성전자주식회사 복합 박막 형성 방법
KR20120099577A (ko) 2009-07-01 2012-09-11 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 배터리용 ＬｉｘＭｙＯｚ 물질을 위한 리튬 전구체
JP4782880B2 (ja) * 2009-10-05 2011-09-28 富士フイルム株式会社 バッファ層とその製造方法、反応液、光電変換素子及び太陽電池
JP5587716B2 (ja) 2010-09-27 2014-09-10 マイクロンメモリジャパン株式会社 半導体装置及びその製造方法、並びに吸着サイト・ブロッキング原子層堆積法
KR101770314B1 (ko) * 2011-03-04 2017-08-23 삼성전자주식회사 유전막 형성 방법, 이를 이용한 반도체 소자의 제조 방법
JP2016162889A (ja) * 2015-03-02 2016-09-05 富士通株式会社 半導体装置及び半導体装置の製造方法
KR102358566B1 (ko) * 2015-08-04 2022-02-04 삼성전자주식회사 물질막 형성 방법
US20170350012A1 (en) * 2015-08-04 2017-12-07 Sun-min MOON Semiconductor manufacturing apparatus
KR102350589B1 (ko) * 2015-08-24 2022-01-14 삼성전자주식회사 박막 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
TWI579398B (zh) * 2015-10-07 2017-04-21 國立清華大學 過渡金屬硫族化物二維薄膜的製備方法
KR102814796B1 (ko) * 2019-07-26 2025-05-29 삼성전자주식회사 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130288427A1 (en) 2012-04-25 2013-10-31 Steven Hung Methods Of Fabricating Dielectric Films From Metal Amidinate Precursors
JP2018087257A (ja) * 2016-11-28 2018-06-07 日本ポリエチレン株式会社 エチレン重合触媒の製造方法およびエチレン重合体の製造方法

Also Published As

Publication number Publication date
US20210343524A1 (en) 2021-11-04
KR20210012808A (ko) 2021-02-03
US20210028010A1 (en) 2021-01-28
US11081338B2 (en) 2021-08-03
CN112309831A (zh) 2021-02-02
US11728160B2 (en) 2023-08-15
CN112309831B (zh) 2025-10-14

Similar Documents

Publication Publication Date Title
KR102814796B1 (ko) 2종 물질 산화막의 형성 방법, 반도체 소자의 제조 방법, 유전막 형성 방법, 및 반도체 소자
US10468256B2 (en) Methods of forming material layer
KR102636173B1 (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
US20240153817A1 (en) Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US20240096711A1 (en) Method for forming a semiconductor device structure and related semiconductor device structures
US10651031B2 (en) Tantalum compound
US10752645B2 (en) Method of forming a thin film
KR102553413B1 (ko) 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조
CN113013084A (zh) 用于填充基板上的间隙特征的方法和相关的半导体结构
US20030123216A1 (en) Deposition of tungsten for the formation of conformal tungsten silicide
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR102635125B1 (ko) 증착 억제제 및 이를 이용한 유전막 형성 방법
KR20010098415A (ko) 전구체 소스 혼합물, 필름의 침착 방법 및 구조체의 제조방법
US20170350012A1 (en) Semiconductor manufacturing apparatus
US9960032B2 (en) Methods of forming thin films and methods of fabricating integrated circuit devices using the same
US11967502B2 (en) Methods of forming material layer, semiconductor devices, and methods of manufacturing the same
US20210140048A1 (en) Semiconductor manufacturing apparatus
CN112341489A (zh) 铌化合物和形成薄膜的方法
US11450554B2 (en) Method of forming material film, integrated circuit device, and method of manufacturing the integrated circuit device
JP2022533201A (ja) Ｖ－ｎａｎｄワード線スタック用ライナ
KR20220002096A (ko) 물질막의 형성 방법, 반도체 소자의 제조 방법 및 반도체 소자

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000