[go: up one dir, main page]

KR102814635B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102814635B1
KR102814635B1 KR1020200064183A KR20200064183A KR102814635B1 KR 102814635 B1 KR102814635 B1 KR 102814635B1 KR 1020200064183 A KR1020200064183 A KR 1020200064183A KR 20200064183 A KR20200064183 A KR 20200064183A KR 102814635 B1 KR102814635 B1 KR 102814635B1
Authority
KR
South Korea
Prior art keywords
scan
transistor
period
signal
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200064183A
Other languages
English (en)
Other versions
KR20210148475A (ko
Inventor
손민성
이승규
황선준
김윤성
최연우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200064183A priority Critical patent/KR102814635B1/ko
Priority to CN202110354536.3A priority patent/CN114120888B/zh
Priority to US17/242,818 priority patent/US11443687B2/en
Publication of KR20210148475A publication Critical patent/KR20210148475A/ko
Application granted granted Critical
Publication of KR102814635B1 publication Critical patent/KR102814635B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는, 제1 노드와 제2 노드 사이에 접속되어 구동 전류를 생성하는 제1 트랜지스터를 포함하고, 제1 주사선, 제2 주사선, 제3 주사선, 제4 주사선, 발광 제어선, 및 데이터선에 접속되는 화소; 발광 제어선에 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부; 발광 제어 신호가 공급되는 기간 내에서 제1 내지 제4 주사선들에 제1 내지 제4 주사 신호들을 각각 공급하는 주사 구동부; 데이터선들에 데이터 신호를 공급하는 데이터 구동부; 및 주사 구동부, 발광 구동부, 및 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함한다. 제1 주사 신호는 제1 노드 또는 제2 노드로 제1 전원의 전압이 공급되는 타이밍을 제어하고, 제2 주사 신호는 제1 트랜지스터의 제1 전극과 제1 트랜지스터의 게이트 전극이 연결되는 타이밍을 제어할 수 있다. 주사 구동부는 비발광 기간에 제1 주사 신호 및 제2 주사 신호를 각각 복수 회 공급하여 제1 트랜지스터의 바이어스 상태를 제어한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 다양한 프레임 주파수에 적용되는 표시 장치에 관한 것이다.
표시 장치는 외부에서 인가되는 제어 신호들을 이용하여 영상을 표시한다.
표시 장치는 복수의 화소들을 포함한다. 화소들 각각은 복수의 트랜지스터들, 트랜지스터들에 전기적으로 연결된 발광 소자 및 커패시터를 포함한다. 트랜지스터들은 신호선들을 통해 제공되는 신호들에 기초하여 구동 전류를 생성하고, 발광 소자는 구동 전류에 기초하여 발광한다.
표시 장치의 구동 효율 향상을 위해 저소비 전력의 표시 장치가 요구된다. 예를 들어, 정지 영상 표시 시에 구동 주파수(또는, 데이터 기입 주파수)를 낮춰 표시 장치의 소비 전력이 저감될 수 있다. 또한, 다양한 조건에서의 영상 표시를 위해 표시 장치는 다양한 프레임 주파수(또는, 구동 주파수)로 영상을 표시할 수 있다.
다만, 낮은 구동 주파수에 의해 화소 내부에서의 구동 전류의 누설이 발생될 수 있고, 영상의 플리커 등이 인지될 수 있다. 또한, 프레임 주파수 변화, 프레임 응답 속도 변화 등에 따른 영상 왜곡이 시인될 수 있다.
본 발명의 일 목적은 화소의 구동 트랜지스터의 바이어스 상태를 제어하여 다양한 프레임 주파수들에 대한 영상 품질을 개선하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 제1 노드와 제2 노드 사이에 접속되어 구동 전류를 생성하는 제1 트랜지스터를 포함하고, 제1 주사선, 제2 주사선, 제3 주사선, 제4 주사선, 발광 제어선, 및 데이터선에 접속되는 화소; 상기 발광 제어선에 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부; 상기 발광 제어 신호가 공급되는 기간 내에서 상기 제1 내지 제4 주사선들에 제1 내지 제4 주사 신호들을 각각 공급하는 주사 구동부; 상기 데이터선에 데이터 신호를 공급하는 데이터 구동부; 및 상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함할 수 있다. 상기 제1 주사 신호는 상기 제1 노드 또는 상기 제2 노드로 제1 전원의 전압이 공급되는 타이밍을 제어하고, 상기 제2 주사 신호는 상기 제1 트랜지스터의 제1 전극과 상기 제1 트랜지스터의 게이트 전극이 연결되는 타이밍을 제어할 수 있다. 상기 주사 구동부는 상기 비발광 기간에 상기 제1 주사 신호 및 상기 제2 주사 신호를 각각 복수 회 공급하여 상기 제1 트랜지스터의 바이어스 상태를 제어할 수 있다.
일 실시예에 의하면, 상기 화소는, 발광 소자; 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사선으로 공급되는 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터; 상기 제2 노드와 상기 제1 트랜지스터의 상기 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 상기 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되어 상기 제1 트랜지스터에 상기 제1 전원의 전압을 인가하는 제4 트랜지스터; 구동 전원과 상기 제1 노드 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및 상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 비발광 기간의 제1 기간에, 상기 주사 구동부는 상기 제2 주사선으로 상기 제2 주사 신호를 공급하고, 상기 제1 주사선으로 상기 제1 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 제1 기간에서, 상기 제3 트랜지스터가 턴-온된 후에 상기 제4 트랜지스터가 턴-온될 수 있다.
일 실시예에 의하면, 상기 제1 기간에서 상기 제3 트랜지스터가 턴-온되는 시간은 상기 제4 트랜지스터가 턴-온되는 시간보다 길 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제3 노드와 제2 전원 사이에 접속되고, 상기 제3 주사선으로 공급되는 상기 제3 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 비발광 기간의 제2 기간에 상기 제3 주사선으로 상기 제3 주사 신호를 공급하고, 상기 주사 구동부는 상기 비발광 기간의 제3 기간에 상기 제2 주사선으로 상기 제2 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 제2 기간은 상기 제1 기간과 상기 제3 기간 사이에서 시작될 수 있다.
일 실시예에 의하면, 상기 제3 기간에 상기 주사 구동부는 상기 제2 주사 신호의 일부에 중첩하여 상기 제4 주사선으로 상기 제4 주사 신호를 공급할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제3 기간 이후의 제4 기간에 상기 제1 주사선으로 상기 제1 주사 신호를 다시 공급할 수 있다.
일 실시예에 의하면, 상기 제4 기간 이후 상기 비발광 기간의 나머지 기간 동안 상기 제1 내지 제4 주사 신호들의 공급이 중단되고, 상기 나머지 기간의 길이는 상기 제1 주사 신호의 상기 폭보다 클 수 있다.
일 실시예에 의하면, 상기 나머지 기간의 길이는 10um 이상일 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 발광 소자의 상기 제1 전극과 제3 전원 사이에 접속되고, 상기 제1 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터의 일 전극은 상기 제1 노드에 접속될 수 있다.
일 실시예에 의하면, 상기 제4 트랜지스터의 일 전극은 상기 제2 노드에 접속될 수 있다.
일 실시예에 의하면, 상기 주사 구동부는, 상기 비발광 기간 동안 상기 제1 주사선으로 복수의 제1 주사 신호들을 공급하는 제1 주사 구동부; 상기 비발광 기간 동안 상기 제2 주사선으로 복수의 제2 주사 신호들을 공급하는 제2 주사 구동부; 상기 제2 주사 신호들이 공급되는 사이에 상기 제3 주사선으로 상기 제3 주사 신호를 공급하는 제3 주사 구동부; 및 상기 제2 주사 신호들의 일부에 중첩하여 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는 제4 주사 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 주사 구동부는 상기 제3 주사 신호, 및 상기 제4 주사 신호를 프레임 주파수에 대응하는 제2 주파수로 공급하고, 상기 제2 주파수는 상기 제1 주파수보다 작을 수 있다.
일 실시예에 의하면, 프레임 기간은 복수의 비발광 기간들을 포함하고, 상기 주사 구동부는 상기 비발광 기간들에 상기 제1 주사 신호를 공급하며, 상기 주사 구동부는 제1 비발광 기간에만 상기 제2 주사 신호, 상기 제3 주사 신호, 및 상기 제4 주사 신호를 공급할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 가변 주파수 구동 및 저주파수 구동의 표시 주사 기간에서 데이터 신호 기입 전 제3 트랜지스터가 턴-온된 상태에서 제4 트랜지스터를 턴-온시켜 휘도 균일성 및 플리커를 개선할 수 있다.
또한, 제1 전원의 전압을 화소에 공급하는 제4 기간과 발광 기간의 시작 시점 사이에 10um 이상의 시간 동안 화소의 트랜지스터들을 모두 턴-온시켜(즉, 주사 신호들을 공급하지 않음) 발광 전에 제1 트랜지스터의 온-바이어스 상태가 재설정될 수 있다. 따라서, 제1 트랜지스터의 게이트 전압의 초기화(즉, 제2 기간)에 의한 의도치 않은 휘도 상승이 억제 내지 방지될 수 있다.
이에 따라, 한 프레임 기간 내에 복수의 발광 기간들 및 비발광 기간들을 포함하는 가변 프레임 주파수 구동이 적용되는 표시 장치의 영상 품질이 개선될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부의 일 예를 나타내는 도면이다.
도 3은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 4는 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 5는 한 프레임 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 6a 및 도 6b는 도 3의 화소의 제1 트랜지스터의 바이어스 상태에 따른 제1 트랜지스터의 구동 전류의 변화의 일 예를 나타내는 도면들이다.
도 7은 도 3의 화소에 공급되는 신호들의 다른 일 예를 나타내는 타이밍도이다.
도 8은 도 3의 화소에 공급되는 신호들의 또 다른 일 예를 나타내는 타이밍도이다.
도 9는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 주사 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
표시 장치(1000)는 구동 조건에 따라 다양한 프레임 주파수(리프레시 레이트, 구동 주파수, 또는, 화면 재생률)로 영상을 표시할 수 있다. 프레임 주파수는 1초 동안 화소(PX)의 구동 트랜지스터에 실질적으로 데이터 전압이 기입되는 빈도수이다. 예를 들어, 프레임 주파수는 화면 주사율, 화면 재생 빈도수라도고 하며, 1초 동안 표시 화면이 재생되는 빈도수를 나타낸다.
일 실시예에서, 데이터 구동부(400) 및/또는 데이터 신호 공급을 위해 제4 주사선(S4i)으로 공급되는 제4 주사 신호의 출력 주파수는 프레임 주파수에 대응하여 변경될 수 있다. 예를 들어, 동영상 구동을 위한 프레임 주파수는 약 60Hz 이상(예를 들어, 120Hz)의 주파수일 수 있다. 이 경우, 각각의 수평라인(화소행)에는 1초에 60회의 제4 주사 신호가 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는, 구동 조건에 따라 주사 구동부(200) 및 발광 구동부(300)의 출력 주파수 및 이에 대응하는 데이터 구동부(400)의 출력 주파수를 조절할 수 있다. 예를 들어, 표시 장치(1000)는 1Hz 내지 120Hz의 다양한 프레임 주파수들에 대응하여 영상을 표시할 수 있다. 다만, 이는 예시적인 것으로서, 표시 장치(1000)는 120Hz 이상의 프레임 주파수(예를 들어, 240Hz, 480Hz)로도 영상을 표시할 수 있다.
화소부(100)는 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)을 포함하고, 주사선들(S11 내지 S1n, S21 내지 S2n, S31 내지 S3n, S41 내지 S4n), 발광 제어선들(E1 내지 En), 및 데이터선들(D1 내지 Dm)에 연결되는 화소(PX)들을 포함할 수 있다(단, m, n은 1보다 큰 정수). 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다.
타이밍 제어부(500)는 소정의 인터페이스를 통해 AP(Application processor)와 같은 호스트 시스템으로부터 입력 영상 데이터(IRGB) 및 제어 신호들(Sync, DE)을 공급받을 수 있다.
타이밍 제어부(500)는 입력 영상 데이터(IRGB), 동기신호(Sync, 예를 들어, 수직 동기신호, 수평 동기신호, 등), 데이터 인에이블 신호(DE) 및 클럭 신호 등에 기초하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 주사 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 타이밍 제어부(500)는 입력 영상 데이터(IRGB)를 재정렬하여 데이터 구동부(400)로 공급할 수 있다.
주사 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 제1 주사선들(S11 내지 S1n), 제2 주사선들(S21 내지 S2n), 제3 주사선들(S31 내지 S3n), 및 제4 주사선들(S41 내지 S4n)로 각각 제1 주사 신호, 제2 주사 신호, 제3 주사 신호, 및 제4 주사 신호를 공급할 수 있다.
제1 내지 제4 주사 신호들은 해당 주사 신호들이 공급되는 트랜지스터의 타입에 상응하는 게이트-온 전압(예를 들어, 로우 전압)으로 설정될 수 있다. 주사 신호를 수신하는 트랜지스터는 주사 신호가 공급될 때 턴-온 상태로 설정될 수 있다. 예를 들어, PMOS(P-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 로우 레벨이고, NMOS(N-channel metal oxide semiconductor) 트랜지스터에 공급되는 주사 신호의 게이트-온 전압은 논리 하이 레벨일 수 있다. 이하, "주사 신호가 공급된다"는 의미는, 주사 신호가 이에 의해 제어되는 트랜지스터를 턴-온시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
일 실시예에서, 주사 구동부(200)는 비발광 기간에 제1 내지 제4 주사 신호들 중 일부를 복수 회 공급할 수 있다. 이에 따라, 화소(PX)에 포함되는 구동 트랜지스터의 바이어스 상태가 제어될 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 발광 제어선들(E1 내지 En)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 제어 신호는 발광 제어선들(E1 내지 En)로 순차적으로 공급될 수 있다.
발광 제어 신호는 게이트 오프 전압(예를 들어, 하이 전압)으로 설정될 수 있다. 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온 상태로 설정될 수 있다. 이하, "발광 제어 신호가 공급된다"는 의미는, 발광 제어 신호가 이에 의해 제어되는 트랜지스터를 턴-오프시키는 논리 레벨로 공급되는 것으로 이해될 수 있다.
도 1에는 설명의 편의를 위해 주사 구동부(200) 및 발광 구동부(300)가 각각 단일 구성인 것으로 도시되었으나, 본 발명이 이에 한정되는 것은 아니다. 설계에 따라 주사 구동부(200)는 제1 내지 제4 주사 신호들 중 적어도 하나를 각각 공급하는 복수의 주사 구동부들을 포함할 수 있다. 또한, 주사 구동부(200) 및 발광 구동부(300)의 적어도 일부는 하나의 구동 회로, 모듈 등으로 통합될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 영상 데이터(RGB)를 수신할 수 있다. 데이터 구동부(400)는 디지털 형식의 영상 데이터(RGB)를 아날로그 데이터 신호(데이터 전압)로 변환할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터선들(D1 내지 Dm)로 데이터 신호를 공급할 수 있다. 이때, 데이터선들(D1 내지 Dm)로 공급되는 데이터 신호는 제4 주사선들(S41 내지 S4n)로 공급되는 제4 주사 신호와 동기되도록 공급될 수 있다.
일 실시예에서, 표시 장치(1000)는 전원 공급부를 더 포함할 수 있다. 전원 공급부는 화소(PX)의 구동을 위한 제1 구동 전원(VDD)의 전압, 제2 구동 전원(VSS)의 전압, 제1 전원(VEH, 또는, 바이어스 전원)의 전압, 및 제2 전원(Vint, 또는, 초기화 전원)의 전압을 화소부(100)에 공급할 수 있다. 제2 전원(Vint)은 서로 다른 전압 레벨들로 출력되는 초기화 전원들(예를 들어, 도 3의 Vint1, Vint2)을 포함할 수도 있다.
한편, 표시 장치(1000)는 다양한 프레임 주파수들로 동작할 수 있다. 저주파수 구동의 경우, 화소 내부의 전류 누설로 인해 플리커 등의 영상 불량이 시인될 수 있다. 또한, 다양한 프레임 주파수로의 구동에 의해 구동 트랜지스터의 바이어스 상태 변화, 히스테리시스 특성 변화에 따른 문턱전압 시프트 등으로 인한 응답 속도 변화에 따라 영상 끌림 등의 잔상이 시인될 수 있다.
영상 품질 개선을 위해 화소(PX)의 하나의 프레임 기간은 프레임 주파수에 따라 하나의 표시 주사 기간(display scan period) 및 적어도 하나의 바이어스 주사 기간(bias scan period)을 포함할 수 있다. 표시 주사 기간 및 바이어스 주사 기간의 동작은 도 4 및 도 5를 참조하여 자세히 설명하기로 한다.
도 2는 도 1의 표시 장치에 포함되는 주사 구동부의 일 예를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 주사 구동부(200)는 제1 주사 구동부(220), 제2 주사 구동부(240), 제3 주사 구동부(260), 및 제4 주사 구동부(280)를 포함할 수 있다.
제1 제어 신호(SCS)는 제1 내지 제4 주사 시작 신호들(FLM1 내지 FLM4)을 포함할 수 있다. 제1 내지 제4 주사 시작 신호들(FLM1 내지 FLM4)은 제1 내지 제4 주사 구동부들(220, 240, 260, 280)에 각각 공급될 수 있다.
제1 내지 제4 주사 시작 신호들(FLM1 내지 FLM4)의 폭, 공급 타이밍 등은 화소(PX)의 구동 조건 및 프레임 주파수에 따라 결정될 수 있다. 제1 내지 제4 주사 신호들은 각각 제1 내지 제4 주사 시작 신호들(FLM1 내지 FLM4)에 기초하여 출력될 수 있다. 예를 들어, 제1 내지 제4 주사 신호들 중 적어도 하나의 신호 폭은 나머지의 신호 폭과 다를 수 있다.
제1 주사 구동부(220)는 제1 주사 시작 신호(FLM1)에 응답하여 제1 주사선들(S11 내지 S1n)로 제1 주사 신호를 순차적으로 공급할 수 있다. 제2 주사 구동부(240)는 제2 주사 시작 신호(FLM2)에 응답하여 제2 주사선들(S21 내지 S2n)로 제2 주사 신호를 순차적으로 공급할 수 있다. 제3 주사 구동부(260)는 제3 주사 시작 신호(FLM3)에 응답하여 제3 주사선들(S31 내지 S3n)로 제3 주사 신호를 순차적으로 공급할 수 있다. 제4 주사 구동부(280)는 제4 주사 시작 신호(FLM4)에 응답하여 제4 주사선들(S41 내지 S4n)로 제4 주사 신호를 순차적으로 공급할 수 있다.
도 3은 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3에서는 설명의 편의를 위하여 i번째 수평라인(또는 i번째 화소행)에 위치되며 j번째 데이터선(Dj)과 접속된 화소(10)를 도시하기로 한다(단, i, j는 자연수).
도 1 및 도 3을 참조하면, 화소(10)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(애노드 전극 또는 캐소드 전극)은 제6 트랜지스터(M6)에 접속되고 제2 전극(캐소드 전극 또는 애노드 전극)은 제2 구동 전원(VSS)에 접속될 수 있다. 발광 소자(LD)는 제1 트랜지스터(M1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
일 실시예에서, 발광 소자(LD)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 다른 실시예에서, 발광 소자(LD)는 무기 물질 및 유기 물질이 복합적으로 구성된 발광 소자일 수도 있다. 또는 발광 소자(LD)는 복수의 무기 발광 소자들이 제2 구동 전원(VSS)과 제6 트랜지스터(M6) 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(M1)(또는 구동 트랜지스터)의 제1 전극은 제1 노드(N1)에 접속되고, 제2 전극은 제2 노드(N2)에 접속될 수 있다. 제1 트랜지스터(M1)의 게이트 전극은 제3 노드(N3)에 접속될 수 있다. 제1 트랜지스터(M1)는 제3 노드(N3)의 전압에 대응하여 제1 구동 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 구동 전원(VSS)으로 흐르는 전류량을 제어할 수 있다. 이를 위하여, 제1 구동 전원(VDD)은 제2 구동 전원(VSS)보다 높은 전압으로 설정될 수 있다.
제2 트랜지스터(M2)는 j번째 데이터선(Dj, 이하, 데이터선이라 함)과 제1 노드(N1) 사이에 접속될 수 있다. 제2 트랜지스터(M2)의 게이트 전극은 i번째 제4 주사선(S4i, 이하, 제4 주사선이라 함)에 접속될 수 있다. 제2 트랜지스터(M2)는 제4 주사선(S4i)으로 제4 주사 신호가 공급될 때 턴-온되어 데이터선(Dj)과 제1 노드(N1)를 전기적으로 접속시킬 수 있다.
제3 트랜지스터(M3)는 제1 트랜지스터(M1)의 제2 전극(즉, 제2 노드)(N2))과 제3 노드(N3) 사이에 접속될 수 있다. 제3 트랜지스터(M3)의 게이트 전극은 i번째 제2 주사선(S2i, 이하, 제2 주사선)에 접속될 수 있다. 제3 트랜지스터(M3)는 제2 주사선(S2i)으로 제2 주사 신호가 공급될 때 턴-온되어 제1 트랜지스터(M1)의 제2 전극과 제3 노드(N3)를 전기적으로 접속시킬 수 있다. 즉, 제2 주사 신호에 의해 제1 트랜지스터(M1)의 제2 전극(예를 들어, 드레인 전극)과 제1 트랜지스터(M1)의 게이트 전극이 연결되는 타이밍이 제어될 수 있다. 제3 트랜지스터(M3)가 턴-온되면 제1 트랜지스터(M1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(M4)는 i번째 제1 주사선(S1i, 이하, 제1 주사선이라 함)으로 공급되는 제1 주사 신호에 응답하여 턴-온되어 제1 트랜지스터(M1)에 제1 전원(VEH)의 전압을 공급할 수 있다. 일 실시예에서, 제4 트랜지스터(M4)는 제1 노드(N1)와 제1 전원(VEH) 사이에 접속될 수 있다. 여기서, 제1 주사 신호에 의해 제1 노드(N1)로 제1 전원(VEH)의 전압이 공급되는 타이밍이 제어될 수 있다.
제4 트랜지스터(M4)의 게이트 전극은 제1 주사선에 접속될 수 있다. 제4 트랜지스터(M4)가 턴-온되면, 제1 전원(VEH)의 전압이 제1 노드(N1)로 공급될 수 있다. 일 실시예에서, 제1 전원(VEH)의 전압은 블랙 계조의 데이터 전압과 유사한 수준일 수 있다. 예를 들어, 제1 전원(VEH)의 전압은 약 5~7V 수준일 수 있다.
이에 따라, 제4 트랜지스터(M4)의 턴-온에 의해 제1 트랜지스터(M1)의 소스 전극에 소정의 고전압이 인가될 수 있다. 이 때, 제3 트랜지스터(M3)가 턴-오프 상태라면, 제1 트랜지스터(M1)는 온-바이어스(on-bias) 상태(턴-온될 수 있는 상태)를 가질 수 있다(즉, 온-바이어스됨).
제5 트랜지스터(M5)는 제1 구동 전원(VDD)과 제1 노드(N1) 사이에 접속될 수 있다. 제5 트랜지스터(M5)의 게이트 전극은 i번째 발광 제어선(Ei, 이하, 발광 제어선이라 함)에 접속될 수 있다. 제5 트랜지스터(M5)는 발광 제어선(Ei)으로 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(M6)는 제1 트랜지스터(M1)의 제2 전극(즉, 제2 노드(N2))과 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4)) 사이에 접속될 수 있다. 제6 트랜지스터(M6)의 게이트 전극은 발광 제어선(Ei)에 접속될 수 있다. 제6 트랜지스터(M6)는 제5 트랜지스터(M5)와 실질적으로 동일하게 제어될 수 있다.
제7 트랜지스터(M7)는 제3 노드(N3)와 제2 전원(Vint1, 이하, 제1 초기화 전원이라 함) 사이에 접속될 수 있다. 제7 트랜지스터(M7)의 게이트 전극은 i번째 제3 주사선(S3i)에 접속될 수 있다. 제7 트랜지스터(M7)는 제3 주사선(S3i)으로 제3 주사 신호가 공급될 때 턴-온되어 제1 초기화 전원(Vint1)의 전압을 제3 노드(N3)로 공급할 수 있다. 여기서, 제1 초기화 전원(Vint1)의 전압은 데이터선(Dj)으로 공급되는 데이터 신호보다 낮은 전압으로 설정된다.
이에 따라, 제7 트랜지스터(M7)의 턴-온에 의해 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전원(Vint1)의 전압으로 초기화될 수 있다.
제8 트랜지스터(M8)는 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))과 제3 전원(Vint2, 이하, 제2 초기화 전원이라 함) 사이에 접속될 수 있다. 일 실시예에서, 제8 트랜지스터(M8)의 게이트 전극은 제1 주사선(S1i)에 접속될 수 있다. 제8 트랜지스터(M8)는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 때 턴-온되어 제2 초기화 전원(Vint2)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다.
발광 소자(LD)의 제1 전극으로 제2 초기화 전원(Vint2)의 전압이 공급되면, 발광 소자(LD)의 기생 커패시터가 방전될 수 있다. 기생 커패시터에 충전된 잔류 전압이 방전(제거)됨에 따라 의도치 않은 미세 발광이 방지될 수 있다. 따라서, 화소(10)의 블랙 표현 능력이 향상될 수 있다.
한편, 제1 초기화 전원(Vint1)과 제2 초기화 전원(Vint2)은 서로 다른 전압을 생성할 수 있다. 즉, 제3 노드(N3)를 초기화하는 전압과 제4 노드(N4)를 초기화하는 전압은 서로 다르게 설정될 수 있다.
한 프레임 기간의 길이가 길어지는 저주파수 구동에서, 제3 노드(N3)로 공급되는 제1 초기화 전원(Vint1)의 전압이 지나치게 낮은 경우, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되므로 해당 프레임 기간에서의 제1 트랜지스터(M1)의 문턱 전압이 시프트된다. 이러한 히스테리시스 특성은 저주파수 구동에서 플리커 현상을 야기할 수 있다. 따라서, 저주파수 구동의 표시 장치에서는 제2 구동 전원(VSS)의 전압보다 높은 제1 초기화 전원(Vint1)의 전압이 요구될 수 있다.
그러나, 제4 노드(N4)에 공급되는 제2 초기화 전원(Vint2)의 전압이 소정의 기준보다 높아지는 경우, 발광 소자(LD)의 기생 커패시터의 전압이 방전되지 않고 오히려 충전될 수 있다. 따라서, 제2 초기화 전원(Vint2)의 전압은 제2 구동 전원(VSS)의 전압보다 낮아야 한다.
다만, 이는 예시적인 것으로서, 제1 초기화 전원(Vint1)의 전압과 제2 초기화 전원(Vint2)의 전압은 실질적으로 동일할 수도 있다.
스토리지 커패시터(Cst)는 제1 구동 전원(VDD)과 제3 노드(N3) 사이에 접속된다. 스토리지 커패시터(Cst)는 제3 노드(N3)에 인가된 전압을 저장할 수 있다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제8 트랜지스터(M8)는 폴리실리콘 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제8 트랜지스터(M8)는 액티브층(채널)로서 LTPS(low temperature poly-silicon) 공정을 통해 형성된 폴리실리콘 반도체층을 포함할 수 있다. 또한, 제 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제8 트랜지스터(M8)는 P형 트랜지스터(예를 들어, PMOS 트랜지스터)일 수 있다. 이에 따라, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 및 제8 트랜지스터(M8)를 턴-온시키는 게이트-온 전압은 논리 로우 레벨일 수 있다.
폴리실리콘 반도체 트랜지스터는 빠른 응답 속도의 장점이 있으므로, 빠른 스위칭이 요구되는 스위칭 소자에 적용될 수 있다.
제3 트랜지스터(M3) 및 제7 트랜지스터(M7)는 산화물 반도체 트랜지스터로 형성될 수 있다. 예를 들어, 제3 트랜지스터(M3) 및 제7 트랜지스터(M7)는 N형 산화물 반도체 트랜지스터(예를 들어, NMOS 트랜지스터)일 수 있고, 액티브층으로서 산화물 반도체층을 포함할 수 있다. 이에 따라, 제 제3 트랜지스터(M3) 및 제7 트랜지스터(M7)를 턴-온시키는 게이트-온 전압은 논리 하이 레벨일 수 있다.
산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리실리콘 반도체 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 즉, 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다. 따라서, 제3 트랜지스터(M3) 및 제7 트랜지스터(M7)를 산화물 반도체 트랜지스터로 형성하면 저주파수 구동에 따른 제2 노드(N2)로부터의 누설전류를 최소화할 수 있고, 이에 따라 표시품질을 향상시킬 수 있다.
도 4는 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다. 도 5는 한 프레임 기간 동안 도 3의 화소에 공급되는 신호들의 일 예를 나타내는 타이밍도이다.
도 4 및 도 5를 참조하면, 프레임 주파수를 제어하는 가변 주파수 구동에서, 하나의 프레임 기간(FP)은 표시 주사 기간(DSP) 및 적어도 하나의 바이어스 주사 기간(BSP)을 포함할 수 있다.
표시 주사 기간(DSP)은 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)을 포함할 수 있다. 바이어스 주사 기간(BSP)은 제2 비발광 기간(NEP2) 및 제2 발광 기간(EP2)을 포함할 수 있다. 도 4의 비발광 기간(NEP) 및 발광 기간(EP)은 각각 도 5의 제1 비발광 기간(NEP1) 및 제1 발광 기간(EP1)일 수 있다.
표시 주사 기간(DSP)은 출력 영상에 실제로 대응하는 데이터 신호가 기입되는 기간을 포함할 수 있다. 예를 들어, 저주파수 구동으로 정지 영상이 표시되는 경우, 표시 주사 기간(DSP)마다 데이터 신호가 기입될 수 있다.
도 5에 도시된 바와 같이, 발광 제어 신호(Ei)는 프레임 주파수보다 큰 제1 주파수로 발광 제어선(Ei)에 공급될 수 있다. 제3 주사 신호 및 제4 주사 신호는 제1 주파수보다 낮은 제2 주파수로 공급될 수 있다. 예를 들어, 제1 주파수는 240Hz이고, 제2 주파수는 60Hz일 수 있다. 이 때, 제3 주사 신호 및 제4 주사 신호의 주파수는 프레임 주파수와 실질적으로 동일할 수 있다.
다만, 이는 예시적인 것으로서, 제2 주파수는 60Hz 이하일 수 있다. 제2 주파수가 낮아질수록, 또는 제1 주파수와 제2 주파수의 차이가 클수록, 프레임 기간(FP)에서 바이어스 주사 기간(BSP)이 반복되는 횟수(즉, 바이어스 주사 기간(BSP)의 개수)가 증가할 수 있다. 예를 들어, 프레임 주파수에 따라 프레임 기간(FP)은 하나의 표시 주사 기간(DSP)과 복수의 연속된 바이어스 주사 기간(BSP)들을 포함할 수 있다.
일 실시예에서, 제2 주사 신호는 제1 비발광 기간(NEP1)에만 공급될 수 있다. 제2 주사 신호는 제1 비발광 기간(NEP1)에 제2 주사선(S2i)으로 복수회 공급될 수 있다.
일 실시예에서, 제1 주사 신호는 제1 비발광 기간(NEP1) 및 제2 비발광 기간(NEP2)에 공급될 수 있다. 제1 주사 신호는 제1 비발광 기간(NEP1)에 제1 주사선(S1i)으로 복수회 공급될 수 있다. 또한, 제1 주사 신호는 제2 비발광 기간(NEP2)에 제1 주사선(S1i)으로 복수회 공급될 수 있다. 제1 주사 신호는 제1 트랜지스터(M1)를 온-바이어스 상태로 제어하기 위한 신호일 수 있다. 예를 들어, 제1 주사 신호에 의해 제4 트랜지스터(M4)가 턴-온되면, 제1 전원(VEH)의 전압이 제1 노드(N1)로 공급될 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 제4 트랜지스터(M4)를 이용하여 주기적으로 제1 트랜지스터(M1)의 소스 전극에 제1 전원(VEH)의 전압을 인가할 수 있다. 제1 트랜지스터(M1)의 소스 전극에 제1 전원(VEH)의 전압이 공급되면, 제1 트랜지스터(M1)는 온-바이어스 상태가 되고, 제1 트랜지스터(M1)의 문턱전압 특성이 변경될 수 있다. 따라서, 저주파수 구동에서 제1 트랜지스터(M1)의 특성이 특정 상태로 고정되어 열화되는 것이 방지될 수 있다.
도 5에는 제1 주사 신호가 모든 비발광 기간들(NEP1, NEP2)에 공급되는 것으로 도시되었으나, 이에 한정되는 것은 아니다. 제1 주사 신호는 제2 비발광 기간(NEP2)들 중 일부에만 공급될 수도 있다. 예를 들어, 제1 주사 신호는 표시 주사 기간(DSP) 및 도 5의 두 번째 바이어스 주사 기간(BSP)에만 제1 주사선(S1i)으로 공급될 수 있다.
발광 제어 신호가 논리 로우 레벨을 갖는 기간은 발광 기간(EP, EP1, EP2)일 수 있고, 발광 기간(EP, EP1, EP2) 이외의 기간은 비발광 기간(NEP, NEP1, NEP2)일 수 있다.
N형 트랜지스터인 제3 트랜지스터(M3) 및 제7 트랜지스터(M7)에 각각 공급되는 제2 주사 신호 및 제3 주사 신호의 게이트-온 전압은 논리 하이 레벨이다. P형 트랜지스터인 제2 트랜지스터(M2), 제4 트랜지스터(M4), 및 제8 트랜지스터(M8)로 각각 공급되는 제4 주사 신호 및 제1 주사 신호의 게이트-온 전압은 논리 로우 레벨이다.
도 5에 도시된 바와 같이, 바이어스 주사 기간(BSP)의 비발광 기간인 제2 비발광 기간(NEP2)에는 제1 주사선(S1i)으로 제1 주사 신호가 공급될 수 있다. 따라서, 제2 비발광 기간(NEP2)에 제1 트랜지스터(M1)의 소스 전극으로 제1 전원(VEH)의 전압이 공급될 수 있다. 즉, 프레임 주파수와 무관하게 주기적으로 제1 트랜지스터(M1)로 온-바이어스가 인가될 수 있다. 또한, 안정적인 온-바이어스 상태를 유지하기 위해 제2 비발광 기간(NEP2)에 제2 주사선(S1i)으로 제1 주사 신호가 복수회 공급될 수 있다. 이에 따라, 저주파수 구동의 프레임 기간(FP)에서의 제1 트랜지스터(M1)의 휘도 변화가 최소화될 수 있다. 한편, 제1 주사 신호는 주사 구동부(200)의 구동 및 표시 장치(1000)의 구성의 단순화를 위해 표시 주사 기간(DSP)에도 제1 주사선(Si1)으로 복수회 공급될 수 있다.
이하, 도 4를 참조하여 표시 주사 기간(DSP)에 공급되는 주사 신호들 및 화소(10)의 동작을 구체적으로 설명하기로 한다.
비발광 기간(NEP) 동안 발광 제어선(Ei)으로 발광 제어 신호가 공급될 수 있다. 이에 따라, 비발광 기간(NEP) 동안 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)는 턴-오프될 수 있다. 비발광 기간(NEP)은 제1 내지 제5 기간들(P1 내지 P5)을 포함할 수 있다.
제1 기간(P1)에 주사 구동부(200)는 제2 주사선(S2i)으로 제2 주사 신호를 공급하고, 제1 주사선(S1i)으로 제1 주사 신호를 공급할 수 있다. 일 실시예에서, 제2 주사 신호가 공급된 후에 제1 주사 신호가 공급될 수 있다. 따라서, 제1 기간(P1)에서 제3 트랜지스터(M3)가 턴-온된 후에 제4 트랜지스터(M4)가 턴-온될 수 있다.
제2 주사 신호의 공급 없이 제4 트랜지스터(M4)만이 턴-온되면, 제1 노드(N1, 즉, 제1 트랜지스터(M1)의 소스 전극)로 제1 전원(VEH)의 전압이 공급될 수 있다. 이때, 제1 전원(VEH)의 전압은 약 5V 이상이므로 제1 트랜지스터(M1)가 온-바이어스 상태를 가질 수 있다. 예를 들어, 제1 트랜지스터(M1)는 약 5V 이상의 소스 전압 및 드레인 전압을 가지며, 제1 트랜지스터(M1)의 게이트-소스 전압의 절대값이 증가할 수 있다.
이러한 상태에서 제4 주사 신호의 공급에 의한 데이터 신호가 공급되면, 제1 트랜지스터(M1)의 바이어스 상태의 영향에 의해 구동 전류가 의도치 않게 변하며, 영상 휘도가 흔들릴 수 있다(예를 들어, 휘도가 상승함).
이러한 문제점을 해결하기 위해, 제1 기간(P1)에서 주사 구동부(200)는 제2 주사 신호를 제1 주사 신호보다 먼저 공급할 수 있다. 따라서, 제3 트랜지스터(M3)가 제4 트랜지스터(M4)보다 먼저 턴-온될 수 있다. 제3 트랜지스터(M3)의 턴-온에 의해 제2 노드(N2)와 제3 노드(N3)가 도통될 수 있다. 이후, 제4 트랜지스터(M4)가 턴-온되면 제1 전원(VEH)의 전압이 제1 노드(N1)를 통해 제3 노드(N3)까지 전달될 수 있다. 예를 들어, 제1 노드(N1)와 제3 노드(N3)의 전압차는 제1 트랜지스터(M1)의 문턱 전압 수준으로 감소될 수 있다. 따라서, 제1 기간(P1)에서 제1 트랜지스터(M1)의 게이트-소스 전압의 크기가 매우 낮아질 수 있다. 예를 들어, 제1 트랜지스터(M1)는 오프-바이어스 상태로 설정될 수 있다.
이와 같이, 제1 기간(P1)에서의 데이터 신호 기입 전의 제1 전원(VEH)의 전압 공급에 의한 의도치 않은 휘도 상승을 방지하기 위해, 제3 트랜지스터(M3)가 턴-온된 상태에서 제4 트랜지스터(M4)가 턴-온되도록 제1 주사 신호 및 제2 주사 신호의 공급이 제어될 수 있다.
일 실시예에서, 제1 기간(P1)에서 제2 주사 신호의 폭(W1)은 제1 주사 신호의 폭(W2)보다 클 수 있다. 예를 들어, 제1 기간(P1)에서 제3 트랜지스터(M3)는 제4 트랜지스터(M4)보다 먼저 턴-온되고, 제4 트랜지스터(M4)가 턴-오프된 후에 제3 트랜지스터(M3)가 턴-오프될 수 있다.
다만, 이는 예시적인 것으로서, 제3 트랜지스터(M3)는 제4 트랜지스터(M4)보다 먼저 턴-오프될 수도 있다.
한편, 제1 주사 신호에 응답하여 제8 트랜지스터(M8)가 턴-온되고, 발광 소자(LD)의 제1 전극(즉, 제4 노드(N4))으로 제2 초기화 전원(Vint2)의 전압이 공급될 수 있다.
이후, 제2 기간(P2)에 주사 구동부(200)는 제3 주사선(S3i)으로 제3 주사 신호를 공급할 수 있다. 제3 주사 신호에 의해 제7 트랜지스터(M7)가 턴-온될 수 있다. 제7 트랜지스터(M7)가 턴-온되면 제1 트랜지스터(M1)의 게이트 전극으로 제1 초기화 전원(Vint1)의 전압이 공급될 수 있다. 즉, 제2 기간(P2)에는 제1 트랜지스터(M1)의 게이트 전압이 제1 초기화 전원(Vint1)의 전압에 기초하여 초기화될 수 있다. 따라서, 제1 트랜지스터(M1)에 강한 온-바이어스가 인가되며, 히스테리시스 특성이 변할 수 있다(문턱 전압이 시프트됨).
이후, 제3 기간(P3)에 주사 구동부(200)는 제2 주사선(S2i)으로 제2 주사 신호를 공급할 수 있다. 제2 주사 신호에 응답하여 제3 트랜지스터(M3)가 다시 턴-온될 수 있다. 제3 기간(P3)에서 주사 구동부(200)는 제2 주사 신호의 일부에 중첩하여 제4 주사선(S4i)으로 제4 주사 신호를 공급할 수 있다. 제4 주사 신호에 의해 제2 트랜지스터(M2)가 턴-온되고, 데이터 신호가 제1 노드(N1)로 제공될 수 있다.
이때, 턴-온된 제3 트랜지스터(M3)에 의해 제1 트랜지스터(M1)는 다이오드 형태로 접속되며, 데이터 신호 기입 및 문턱 전압 보상이 수행될 수 있다. 제4 주사 신호의 공급이 중단된 후에도 제2 주사 신호의 공급이 유지되므로, 충분한 시간 동안 제1 트랜지스터(M1)의 문턱 전압이 보상될 수 있다.
이후 제4 기간(P4)에 주사 구동부(200)는 제1 주사선(S1i)으로 제1 주사 신호를 다시 공급할 수 있다. 따라서, 제4 트랜지스터(M4) 및 제8 트랜지스터(M8)가 턴-온될 수 있다. 제4 트랜지스터(M4)의 턴-온에 의해 제1 노드(N1)로 제1 전원(VEH)의 전압이 공급될 수 있다.
제2 기간(P2)에 인가된 강한 온-바이어스의 영향은 데이터 신호의 기입 및 문턱 전압 보상 동작에 의해 제거될 수 있다. 예를 들어, 제3 기간(P3)에서의 문턱 전압 보상에 의해 제1 트랜지스터(M1)의 게이트 전압과 소스 전압(및 드레인 전압)의 전압차가 크게 감소될 수 있다. 그러면 제1 트랜지스터(M1)의 특성이 다시 변화하고, 발광 기간(EP)의 구동 전류가 증가하거나 블랙 계조의 들뜸이 시인될 수 있다.
이러한 특성 변화를 방지하기 위해, 제4 기간(P4)에 제4 트랜지스터(M4)가 턴-온될 수 있다. 따라서, 제4 기간(P4)에 제1 트랜지스터(M1)의 소스 전극으로 제1 전원(VEH)의 전압이 공급됨으로써 제1 트랜지스터(M1)가 온-바이어스 상태로 설정될 수 있다.
제4 기간(P4)의 동작에 의해 제1 트랜지스터(M1)를 발광 전에 안정적인 온-바이어스 상태로 설정하기 위해 제4 기간(P4)과 발광 기간(EP) 사이에 충분한 여유 시간이 필요하다. 따라서, 제4 기간(P4)과 발광 기간(EP) 사이에 주사 신호들이 공급되지 않는 제5 기간(P5)이 삽입될 수 있다.
일 실시예에서, 제5 기간(P5)은 4수평주기 이상일 수 있다. 예를 들어, 제5 기간(P5)의 길이는 약 10um 이상일 수 있다. 이에 따라, 발광 기간(EP) 전 제1 트랜지스터(M1)는 안정적인 온-바이어스 상태를 가질 수 있다. 따라서, 도 5와 같은 프레임 기간(FP)이 반복되어도 발광 휘도가 안정적으로 유지될 수 있다.
일 실시예에서, 제1 내지 제4 주사 신호들은 각각 도 2의 제1 내지 제4 주사 구동부들로부터 공급될 수 있다.
도 6a 및 도 6b는 도 3의 화소의 제1 트랜지스터의 바이어스 상태에 따른 제1 트랜지스터의 구동 전류의 변화의 일 예를 나타내는 도면들이다.
도 3, 도 4, 도 6a, 및 도 6b를 참조하면, 표시 주사 기간(DSP)에 제2 기간(P2)이 포함되는지 여부에 따라 구동 전류(ID)의 변화 양상이 다를 수 있다.
도 6a는 표시 주사 기간(DSP)에 제2 기간(P2)이 포함되지 않는 구동에서의 제1 트랜지스터(M1)의 게이트-소스 전압(VGS)에 따른 구동 전류(ID)의 변화를 보여준다.
제1 곡선(CURVE1)은 제1 트랜지스터(M1)가 오프-바이어스 상태로 설정된 후의 게이트-소스 전압(VGS)과 구동 전류(ID)의 관계(이하, I-V 곡선이라 함)를 나타내며, 제2 곡선(CURVE2)은 제1 트랜지스터(M1)가 온-바이어스 상태로 설정된 후의 게이트 소스 전압(VGS)과 구동 전류(ID)의 관계를 나타낸다. 즉, 바이어스 상태의 변화에 따라 I-V 곡선 및 제1 트랜지스터(M1)의 문턱전압이 변할 수 있다.
도 6a에서는 A->B->C의 순서로 프레임이 경과된다. 예를 들어, 제1 프레임에서 A 포인트에 대응하는 구동 전류(ID)가 생성되고, 제2 프레임에서 B 포인트에 대응하는 구동 전류(ID)가 생성되며, 제3 프레임에서 C 포인트에 대응하는 구동 전류(ID)가 생성될 수 있다.
도 6a에 도시된 바와 같이, 바이어스 상태의 변화에 따라 구동 전류(ID)가 급격히 변하므로, 휘도 변화가 시인될 수 있다.
도 6b는 표시 주사 기간(DSP)에 제2 기간(P2)이 포함되는 구성에서의 I-V 곡선을 보여준다. 즉, 제7 트랜지스터(M7)를 턴-온하는 제2 기간(P2)의 동작에 의해 제1 곡선(CURVE1)이 제3 곡선(CURVE3)으로 시프트될 수 있다. 예를 들어, 제3 곡선(CURVE3)은 온-바이어스된 상태의 I-V 곡선인 제2 곡선(CURVE2)와 유사할 수 있다. 제1 트랜지스터(M1)의 I-V 곡선은 제1 곡선(CURVE1) -> 제3 곡선(CURVE3) -> 제2 곡선(CURVE2)의 순서로 변할 수 있다. 따라서, 제1 트랜지스터(M1)의 응답 속도가 개선될 수 있다.
즉, 데이터 신호 기입 전 제1 트랜지스터(M1)에 온-바이어스가 인가됨으로써, 구동 전류(ID)는 A'->B'->C의 순서로 변할 수 있다. 제2 기간(P2)에서의 제1 트랜지스터(M1)의 게이트 전압 초기화로 인해 I-V 곡선이 시프트됨에 따라 응답 속도가 개선되어 구동 전류(ID) 및 휘도 흔들림이 최소화될 수 있다.
도 7은 도 3의 화소에 공급되는 신호들의 다른 일 예를 나타내는 타이밍도이고, 도 8은 도 3의 화소에 공급되는 신호들의 또 다른 일 예를 나타내는 타이밍도이다.
도 7 및 도 8의 타이밍도들은 일부 주사 신호들의 폭 및 공급 타이밍을 제외하면, 도 4의 타이밍도와 동일 또는 유사하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 7 및 도 8을 참조하면, 표시 주사 기간의 비발광 기간(NEP)은 제1 내지 제5 기간들(P1 내지 P5)을 포함할 수 있다.
일 실시예에서, 도 7에 도시된 바와 같이, 제2 기간(P2)과 제3 기간(P3)은 일부 중첩할 수 있다. 즉, 제7 트랜지스터(M7)가 턴-온된 상태에서 제3 트랜지스터(M3)가 제2 주사 신호에 응답하여 턴-온될 수 있다. 제3 노드(N3)에 이미 제1 초기화 전원(Vint1)의 전압이 공급된 상태이며, 제1 트랜지스터(M1)는 온-바이어스 되었으므로, 도 7의 신호 공급에 따른 제1 트랜지스터(M1)의 특성은 도 4의 제2 기간(P2) 및 제3 기간(P3)의 구동에 의한 제1 트랜지스터(M1)의 특성과 유사할 수 있다.
일 실시예에서, 도 8에 도시된 바와 같이, 제1 기간(P1)에서 제2 주사 신호의 공급이 중단된 후 제1 주사 신호의 공급이 중단될 수 있다. 제1 기간(P1)에서 제3 트랜지스터(M3)가 턴-온된 후에 제4 트랜지스터(M4)가 턴-온되고, 제3 트랜지스터(M3)가 턴-오프된 후에 제4 트랜지스터(M4)가 턴-오프될 수 있다. 이 경우, 제2 노드(N2)로 제1 전원(VEH)의 전압과 유사한 수준의 전압이 공급되므로, 도 8의 제1 기간(P1)과 도 4의 제1 기간(P1)에서의 제1 트랜지스터(M1)의 특성은 유사할 수 있다.
이와 같이, 주사 구동부(200)에 공급되는 클럭 신호들의 파형, 주사 구동부(200)에 포함되는 회로의 출력 특성 등에 따라 일부 주사 신호들은 소정의 마진을 갖고 출력될 수 있다.
도 9는 도 1의 표시 장치에 포함되는 화소의 다른 일 예를 나타내는 회로도이다.
도 9의 화소(11)는 제4 트랜지스터(M4)를 제외하면, 도 3을 참조하여 설명된 화소(10)의 구성 및 동작과 동일하므로, 동일하거나 대응되는 구성 요소에 대해서는 동일한 참조 번호를 이용하고, 중복되는 설명은 생략한다.
도 9를 참조하면, 화소(11)는 발광 소자(LD), 제1 내지 제8 트랜지스터들(M1 내지 M8), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
일 실시예에서, 제4 트랜지스터(M4)의 일 전극은 제2 노드(N2)에 접속되고, 타 전극은 제1 전원(VEH)에 접속될 수 있다. 제4 트랜지스터(M4)는 제1 주사선(S1i)으로 공급되는 제1 주사 신호에 응답하여 제2 노드(N2)에 제1 전원(VEH)의 전압을 공급할 수 있다. 이와 같이, 제1 트랜지스터(M1)의 소스 전극 및 드레인 전극 중 어느 하나에 온-바이어스를 위한 전압을 공급하여도 무방하다.
일 실시예에서, 제4 트랜지스터(M4)의 타 전극은 제1 전원(VEH)이 아닌 발광 제어선(Ei)에 접속될 수 있다. 제4 트랜지스터(M4)가 턴-온되면 발광 제어 신호의 논리 하이 레벨이 제2 노드(N2)에 공급될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는 가변 주파수 구동 및 저주파수 구동의 표시 주사 기간에서 데이터 신호 기입 전 제3 트랜지스터(M3)가 턴-온된 상태에서 제4 트랜지스터(M4)를 턴-온시켜 휘도 균일성 및 플리커를 개선할 수 있다.
제1 전원의 전압을 화소에 공급하는 제4 기간과 발광 기간의 시작 시점 사이에 10um 이상의 시간 동안 화소의 트랜지스터들을 모두 턴-온시켜(즉, 주사 신호들을 공급하지 않음) 발광 전에 제1 트랜지스터(M1)의 온-바이어스 상태가 재설정될 수 있다. 따라서, 제1 트랜지스터(M1)의 게이트 전압의 초기화(즉, 제2 기간)에 의한 의도치 않은 휘도 상승이 억제 내지 방지될 수 있다.
이에 따라, 한 프레임 기간 내에 복수의 발광 기간들 및 비발광 기간들을 포함하는 가변 프레임 주파수 구동이 적용되는 표시 장치의 영상 품질이 개선될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200, 220, 240, 260, 280: 주사 구동부
300: 발광 구동부 400: 데이터 구동부
500: 타이밍 제어부 1000: 표시 장치
PX, 10, 11: 화소 M1~M8: 트랜지스터
Cst: 스토리지 커패시터 LD: 발광 소자

Claims (18)

  1. 제1 노드와 제2 노드 사이에 접속되어 구동 전류를 생성하는 제1 트랜지스터를 포함하고, 제1 주사선, 제2 주사선, 제3 주사선, 제4 주사선, 발광 제어선, 및 데이터선에 접속되는 화소;
    상기 발광 제어선에 제1 주파수로 발광 제어 신호를 공급하는 발광 구동부;
    상기 발광 제어 신호가 공급되는 기간 내에서 상기 제1 내지 제4 주사선들에 제1 내지 제4 주사 신호들을 각각 공급하는 주사 구동부;
    상기 데이터선에 데이터 신호를 공급하는 데이터 구동부; 및
    상기 주사 구동부, 상기 발광 구동부, 및 상기 데이터 구동부의 구동을 제어하는 타이밍 제어부를 포함하고,
    상기 화소는,
    발광 소자;
    상기 데이터선과 상기 제1 노드 사이에 접속되며, 상기 제4 주사선으로 공급되는 상기 제4 주사 신호에 응답하여 턴-온되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 게이트 전극에 접속되는 제3 노드 사이에 접속되며, 상기 제2 주사 신호에 응답하여 턴-온되는 제3 트랜지스터; 및
    상기 제1 주사선으로 공급되는 상기 제1 주사 신호에 응답하여 턴-온되어 상기 제1 트랜지스터에 제1 전원의 전압을 인가하는 제4 트랜지스터를 포함하고,
    상기 제1 주사 신호는 상기 제1 노드 또는 상기 제2 노드로 상기 제1 전원의 전압이 공급되는 타이밍을 제어하고,
    상기 제2 주사 신호는 상기 제1 트랜지스터의 제1 전극과 상기 제1 트랜지스터의 상기 게이트 전극이 연결되는 타이밍을 제어하며,
    상기 주사 구동부는 상기 발광 제어 신호가 공급되는 비발광 기간에 상기 제1 주사 신호 및 상기 제2 주사 신호를 각각 복수 회 공급하여 상기 제1 트랜지스터의 바이어스 상태를 제어하고,
    상기 비발광 기간의 제1 기간에서, 상기 제3 트랜지스터가 턴-온된 후에 상기 제4 트랜지스터가 턴-온되는, 표시 장치.
  2. 제 1 항에 있어서, 상기 화소는,
    구동 전원과 상기 제1 노드 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제5 트랜지스터; 및
    상기 제2 노드와 상기 발광 소자의 제1 전극 사이에 접속되며, 상기 발광 제어선으로 공급되는 상기 발광 제어 신호에 응답하여 턴-오프되는 제6 트랜지스터를 더 포함하는, 표시 장치.
  3. 제 2 항에 있어서, 상기 비발광 기간의 제1 기간에, 상기 주사 구동부는 상기 제2 주사선으로 상기 제2 주사 신호를 공급하고, 상기 제1 주사선으로 상기 제1 주사 신호를 공급하는, 표시 장치.
  4. 삭제
  5. 제 3 항에 있어서, 상기 제1 기간에서 상기 제3 트랜지스터가 턴-온되는 시간은 상기 제4 트랜지스터가 턴-온되는 시간보다 긴, 표시 장치.
  6. 제 3 항에 있어서, 상기 화소는,
    상기 제3 노드와 제2 전원 사이에 접속되고, 상기 제3 주사선으로 공급되는 상기 제3 주사 신호에 응답하여 턴-온되는 제7 트랜지스터를 더 포함하는, 표시 장치.
  7. 제 6 항에 있어서, 상기 주사 구동부는 상기 비발광 기간의 제2 기간에 상기 제3 주사선으로 상기 제3 주사 신호를 공급하고,
    상기 주사 구동부는 상기 비발광 기간의 제3 기간에 상기 제2 주사선으로 상기 제2 주사 신호를 공급하는, 표시 장치.
  8. 제 7 항에 있어서, 상기 제2 기간은 상기 제1 기간과 상기 제3 기간 사이에서 시작되는, 표시 장치.
  9. 제 7 항에 있어서, 상기 제3 기간에 상기 주사 구동부는 상기 제2 주사 신호의 일부에 중첩하여 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는, 표시 장치.
  10. 제 7 항에 있어서, 상기 주사 구동부는 상기 제3 기간 이후의 제4 기간에 상기 제1 주사선으로 상기 제1 주사 신호를 다시 공급하는, 표시 장치.
  11. 제 10 항에 있어서, 상기 제4 기간 이후 상기 비발광 기간의 나머지 기간 동안 상기 제1 내지 제4 주사 신호들의 공급이 중단되고,
    상기 나머지 기간의 길이는 상기 제1 주사 신호의 폭보다 큰, 표시 장치.
  12. 제 11 항에 있어서, 상기 나머지 기간의 길이는 10um 이상인, 표시 장치.
  13. 제 6 항에 있어서, 상기 화소는,
    상기 발광 소자의 상기 제1 전극과 제3 전원 사이에 접속되고, 상기 제1 주사 신호에 응답하여 턴-온되는 제8 트랜지스터를 더 포함하는, 표시 장치.
  14. 제 3 항에 있어서, 상기 제4 트랜지스터의 일 전극은 상기 제1 노드에 접속되는, 표시 장치.
  15. 제 3 항에 있어서, 상기 제4 트랜지스터의 일 전극은 상기 제2 노드에 접속되는, 표시 장치.
  16. 제 3 항에 있어서, 상기 주사 구동부는,
    상기 비발광 기간 동안 상기 제1 주사선으로 복수의 제1 주사 신호들을 공급하는 제1 주사 구동부;
    상기 비발광 기간 동안 상기 제2 주사선으로 복수의 제2 주사 신호들을 공급하는 제2 주사 구동부;
    상기 제2 주사 신호들이 공급되는 사이에 상기 제3 주사선으로 상기 제3 주사 신호를 공급하는 제3 주사 구동부; 및
    상기 제2 주사 신호들의 일부에 중첩하여 상기 제4 주사선으로 상기 제4 주사 신호를 공급하는 제4 주사 구동부를 포함하는, 표시 장치.
  17. 제 12 항에 있어서, 상기 주사 구동부는 상기 제3 주사 신호, 및 상기 제4 주사 신호를 프레임 주파수에 대응하는 제2 주파수로 공급하고,
    상기 제2 주파수는 상기 제1 주파수보다 작은, 표시 장치.
  18. 제 17 항에 있어서, 프레임 기간은 복수의 비발광 기간들을 포함하고,
    상기 주사 구동부는 상기 비발광 기간들에 상기 제1 주사 신호를 공급하며,
    상기 주사 구동부는 상기 비발광 기간들 중 제1 비발광 기간에만 상기 제2 주사 신호, 상기 제3 주사 신호, 및 상기 제4 주사 신호를 공급하는, 표시 장치.
KR1020200064183A 2020-05-28 2020-05-28 표시 장치 Active KR102814635B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200064183A KR102814635B1 (ko) 2020-05-28 2020-05-28 표시 장치
CN202110354536.3A CN114120888B (zh) 2020-05-28 2021-04-01 显示装置
US17/242,818 US11443687B2 (en) 2020-05-28 2021-04-28 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200064183A KR102814635B1 (ko) 2020-05-28 2020-05-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20210148475A KR20210148475A (ko) 2021-12-08
KR102814635B1 true KR102814635B1 (ko) 2025-06-02

Family

ID=78705138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200064183A Active KR102814635B1 (ko) 2020-05-28 2020-05-28 표시 장치

Country Status (3)

Country Link
US (1) US11443687B2 (ko)
KR (1) KR102814635B1 (ko)
CN (1) CN114120888B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102681836B1 (ko) * 2020-03-03 2024-07-04 삼성디스플레이 주식회사 표시장치
KR102807253B1 (ko) * 2020-03-24 2025-05-15 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR20220087190A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 표시장치
KR102865071B1 (ko) * 2021-05-20 2025-09-29 삼성디스플레이 주식회사 디스플레이 시스템 및 그 구동 방법
US11682341B2 (en) * 2021-07-14 2023-06-20 Innolux Corporation Light emitting device and light emitting method
US12236866B2 (en) 2021-07-30 2025-02-25 Boe Technology Group Co., Ltd. Pixel circuit, driving method and display device
CN113763888B (zh) * 2021-09-13 2022-09-16 厦门天马显示科技有限公司 显示面板及显示装置
KR102824387B1 (ko) 2021-11-22 2025-06-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20230130193A (ko) 2022-03-02 2023-09-12 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
CN115311982A (zh) * 2022-08-30 2022-11-08 武汉天马微电子有限公司 显示面板及其驱动方法和显示装置
CN118120001A (zh) * 2022-09-27 2024-05-31 京东方科技集团股份有限公司 显示面板及显示装置
CN115862548B (zh) * 2023-01-04 2024-07-16 武汉天马微电子有限公司 显示面板的驱动方法及显示面板
US12437717B2 (en) * 2023-03-24 2025-10-07 Samsung Display Co., Ltd. Pixel and display apparatus
KR20240167493A (ko) 2023-05-17 2024-11-27 삼성디스플레이 주식회사 화소 및 이를 구비하는 표시 장치
KR20250024620A (ko) * 2023-08-10 2025-02-19 삼성디스플레이 주식회사 화소 및 이를 구비하는 표시 장치
CN119091829B (zh) * 2024-11-04 2025-10-10 厦门天马显示科技有限公司 像素驱动方法、装置、计算机设备、可读存储介质和程序产品

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560780B1 (ko) 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
JP4501429B2 (ja) * 2004-01-05 2010-07-14 ソニー株式会社 画素回路及び表示装置
US20060221005A1 (en) 2005-03-31 2006-10-05 Kazuyoshi Omata Display, array substrate, and method of driving display
JP2009237068A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 表示装置およびその駆動方法
JP2009237066A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 表示装置およびその駆動方法
KR101490894B1 (ko) 2008-10-02 2015-02-09 삼성전자주식회사 계조 데이터를 보정하기 위한 디스플레이 장치, 타이밍 컨트롤러 및 이를 이용한 패널 구동방법
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
CN103080996B (zh) * 2010-09-06 2015-12-09 株式会社日本有机雷特显示器 显示装置的驱动方法
KR20120062252A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR20140013586A (ko) 2012-07-25 2014-02-05 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102272230B1 (ko) 2014-10-29 2021-07-05 삼성디스플레이 주식회사 음의 전원 전압을 보상하기 위한 디스플레이 패널, 이를 포함하는 디스플레이 모듈 및 모바일 장치
KR101679923B1 (ko) * 2014-12-02 2016-11-28 엘지디스플레이 주식회사 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
KR102294133B1 (ko) * 2015-06-15 2021-08-27 삼성디스플레이 주식회사 유기발광 디스플레이 장치의 스캔 드라이버, 유기발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
KR102432801B1 (ko) 2015-10-28 2022-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102509604B1 (ko) * 2015-12-30 2023-03-14 삼성디스플레이 주식회사 표시 장치
KR102648417B1 (ko) 2016-12-30 2024-03-18 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102309599B1 (ko) * 2017-04-11 2021-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102353894B1 (ko) 2017-04-19 2022-01-21 삼성디스플레이 주식회사 유기발광 표시장치
KR102312348B1 (ko) 2017-06-30 2021-10-13 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
KR102665185B1 (ko) 2019-06-12 2024-05-16 삼성디스플레이 주식회사 표시 장치
KR102764928B1 (ko) * 2019-07-26 2025-02-12 삼성디스플레이 주식회사 표시 장치
KR102668850B1 (ko) * 2019-08-12 2024-05-24 삼성디스플레이 주식회사 표시장치 및 표시장치의 구동 방법
KR102773247B1 (ko) 2020-07-23 2025-02-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN114120888A (zh) 2022-03-01
US11443687B2 (en) 2022-09-13
KR20210148475A (ko) 2021-12-08
CN114120888B (zh) 2025-09-09
US20210375193A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
KR102814635B1 (ko) 표시 장치
US11830438B2 (en) Display device
US11688342B2 (en) Pixel and organic light emitting display device having the pixel
KR102843304B1 (ko) 표시 장치
CN113053281B (zh) 像素驱动电路以及包括像素驱动电路的电致发光显示装置
CN112309316B (zh) 显示装置
US11380246B2 (en) Electroluminescent display device having pixel driving
KR102527847B1 (ko) 표시 장치
KR20220155537A (ko) 화소 및 이를 포함하는 표시 장치
KR20200081616A (ko) 구동 컨트롤러, 그것을 포함하는 표시 장치 및 표시 장치의 구동 방법
KR102888905B1 (ko) 표시 장치 및 이의 구동 방법
KR102773247B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102734834B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20230148892A (ko) 화소 및 이를 포함하는 표시 장치
US11842685B2 (en) Pixel and display device including the same
US20230112488A1 (en) Pixel and display device including the same
KR20230148891A (ko) 화소 및 이를 포함하는 표시 장치
US11790841B2 (en) Pixel and display device including the same
US20240257739A1 (en) Pixel Circuit and Display Apparatus Comprising the Same
KR101560239B1 (ko) 유기 발광 다이오드 표시장치와 그 구동방법
US20220223112A1 (en) Pixel and display device including the same
KR102913143B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20250165475A (ko) 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20200528

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20230411

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20200528

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240229

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20241029

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

AMND Amendment
PX0901 Re-examination

Patent event code: PX09012R01I

Patent event date: 20250122

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20250227

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration