[go: up one dir, main page]

KR102432801B1 - 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치의 화소 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102432801B1
KR102432801B1 KR1020150150483A KR20150150483A KR102432801B1 KR 102432801 B1 KR102432801 B1 KR 102432801B1 KR 1020150150483 A KR1020150150483 A KR 1020150150483A KR 20150150483 A KR20150150483 A KR 20150150483A KR 102432801 B1 KR102432801 B1 KR 102432801B1
Authority
KR
South Korea
Prior art keywords
node
initialization
voltage
transistor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150150483A
Other languages
English (en)
Other versions
KR20170049787A (ko
Inventor
박경태
조규식
이진아
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150150483A priority Critical patent/KR102432801B1/ko
Priority to US15/158,515 priority patent/US10255855B2/en
Publication of KR20170049787A publication Critical patent/KR20170049787A/ko
Application granted granted Critical
Publication of KR102432801B1 publication Critical patent/KR102432801B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 발광 표시 장치의 화소는, 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터, 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터, 제1 노드와 제2 노드 사이에 연결된 보상 커패시터, 제2 노드에 연결된 게이트, 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터, 보상 제어 신호에 응답하여 제2 노드와 제3 노드를 연결하는 보상 트랜지스터, 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드, 및 초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함한다. 초기화 구간 동안, 보상 트랜지스터 및 초기화 트랜지스터는 보상 제어 신호 및 초기화 제어 신호에 응답하여 턴-온되어 제2 노드 및 제3 노드에 초기화 전압을 전송한다. 이에 따라, 구동 트랜지스터에 가해지는 스트레스가 최소화되고, 구동 트랜지스터의 문턱 전압이 정확하게 보상되며, 유기 발광 표시 장치의 휘도 균일도가 향상될 수 있다.

Description

유기 발광 표시 장치의 화소 및 유기 발광 표시 장치{PIXEL OF AN ORGANIC LIGHT EMITTING DISPLAY DEVICE, AND ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치에서는, 각 화소에 포함된 구동 트랜지스터가 상기 화소에 인가된 데이터 전압에 기초하여 구동 전류를 생성하고, 상기 화소에 포함된 유기 발광 다이오드가 상기 구동 전류에 기초하여 발광함으로써 영상을 표시한다.
한편, 상기 구동 트랜지스터는 이전 프레임에서의 동작 상태에 따라 현재 프레임에서의 응답 특성이 달라지는 히스테리시스(Hysteresis)를 가질 수 있다. 따라서, 상기 구동 트랜지스터가 동일한 전압 레벨의 데이터 전압을 수신하더라도, 이전 프레임에서의 동작 상태에 따라 현재 프레임에서 서로 다른 레벨의 구동 전류를 생성할 수 있다. 이에 따라, 상기 유기 발광 표시 장치에서, 이전 프레임에서 검정색을 표현한 화소와 백색을 표현한 화소에 동일한 데이터 전압이 인가되더라도, 상기 화소들은 현재 프레임에서 서로 다른 휘도를 가질 수 있다. 이러한 구동 트랜지스터의 히스테리시스에 의한 휘도 불균일을 방지하도록, 종래의 유기 발광 표시 장치에서는 화소들이 발광하기 전에 각각의 구동 트랜지스터들을 온-바이어스 상태로 초기화된다. 이에 따라, 유기 발광 표시 장치에 포함된 모든 구동 트랜지스터들이 동일한 응답 특성을 가짐으로써, 히스테리시스에 의한 휘도 불균일이 감소될 수 있다. 그러나, 이 경우, 각각의 구동 트랜지스터들이 매 프레임마다 턴-온됨으로써 구동 트랜지스터의 열화가 가속되는 문제가 있다.
또한, 유기 발광 표시 장치에 포함된 각각의 구동 트랜지스터들이 공정 편차 등에 의해 서로 다른 문턱 전압을 가질 수 있다. 이에 따라, 유기 발광 표시 장치에서는, 각 화소에서 구동 트랜지스터의 문턱 전압에 상응하는 문턱 전압 보상 전압을 저장하고, 데이터 전압에 상기 문턱 전압 보상 전압을 반영하여 구동 트랜지스터의 게이트에 인가함으로써, 각각의 구동 트랜지스터의 문턱 전압 편차가 제거될 수 있다. 그러나, 종래의 유기 발광 표시 장치에서는 보상 커패시터에 문턱 전압 보상 전압이 저장되기 시작할 때, 상기 보상 커패시터와 유기 발광 다이오드의 기생 커패시터와의 전하 공유(charge sharing)에 의해 문턱 전압 보상 전압의 초기 전압 레벨이 변경될 수 있고, 이러한 변경된 초기 전압 레벨에 의해 상기 문턱 전압 보상 전압의 최종 전압 레벨이 원하는 전압 레벨과 다를 수 있다. 한편, 이러한 현상은 유기 발광 다이오드의 열화에 따른 유기 발광 다이오드의 기생 커패시터의 특성의 변화에 의해 악화될 수 있다. 게다가, 이러한 현상은 유기 발광 다이오드의 애노드가 충분히 초기화되지 않은 경우, 더욱 악화될 수 있다.
본 발명의 일 목적은 구동 트랜지스터에 가해지는 스트레스를 최소화할 수 있고, 구동 트랜지스터의 문턱 전압을 정확하게 보상할 수 있으며, 유기 발광 다이오드의 애노드의 전압이 유기 발광 다이오드의 발광 전 일정하게 유지될 수 있는 유기 발광 표시 장치의 화소를 제공하는 것이다.
본 발명의 다른 목적은 구동 트랜지스터에 가해지는 스트레스를 최소화할 수 있고, 구동 트랜지스터의 문턱 전압을 정확하게 보상할 수 있으며, 유기 발광 다이오드의 애노드의 전압이 유기 발광 다이오드의 발광 전 일정하게 유지될 수 있는 유기 발광 표시 장치를 제공하는 것이다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는, 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터, 상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터, 상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터, 상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터, 보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터, 상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드, 및 초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함한다. 초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송한다.
일 실시예에서, 상기 초기화 구간 동안, 상기 구동 트랜지스터가 오프-바이어스 상태로 초기화되고, 상기 제2 노드 및 상기 제3 노드가 상기 초기화 전압으로 초기화될 수 있다.
일 실시예에서, 상기 초기화 전압은 상기 제1 전원 전압일 수 있다.
일 실시예에서, 상기 보상 트랜지스터는 상기 제2 노드와 상기 제3 노드 사이에 직렬 연결된 적어도 두 개의 트랜지스터들을 포함하고, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 적어도 두 개의 트랜지스터들 사이에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는, 상기 저장 커패시터에 데이터 전압이 기입되는 데이터 기입 구간 동안, 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제3 노드를 상기 제1 전원 전압으로 다시 초기화할 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 제1 전원 전압과 상기 제2 노드 사이에 직렬 연결된 적어도 두 개의 트랜지스터들을 포함할 수 있다.
일 실시예에서, 상기 초기화 전압은 상기 제2 전원 전압일 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제2 전원 전압에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제2 전원 전압에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 전압은 상기 제1 전원 전압 및 상기 제2 전원 전압과 다른 전압이고, 초기화 전압 라인을 통하여 인가될 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 전압은 상기 데이터 라인을 통하여 인가될 수 있다.
일 실시예에서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 데이터 라인에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가질 수 있다.
일 실시예에서, 상기 초기화 전압은 센싱 라인을 통하여 인가되고, 상기 초기화 트랜지스터는 상기 제3 노드와 상기 센싱 라인 사이에 연결된 센싱 트랜지스터일 수 있다.
일 실시예에서, 상기 화소는 발광 제어 신호에 응답하여 상기 제3 노드와 상기 유기 발광 다이오드를 선택적으로 연결하는 발광 제어 트랜지스터를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소는, 스캔 신호에 응답하여 턴-온되고, 데이터 라인과 제1 노드 사이에 직렬 연결된 제1 및 제2 트랜지스터들, 상기 제1 노드와 제1 전원 전압 사이에 연결된 제1 커패시터, 상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터, 상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 제3 노드에 연결된 제2 단자를 가지는 제3 트랜지스터, 보상 제어 신호에 응답하여 턴-온되고, 상기 제2 노드와 상기 제3 노드 사이에 직렬 연결된 제4 및 제5 트랜지스터들, 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제4 및 제5 트랜지스터들 사이의 제4 노드에 연결된 제2 단자를 가지는 제6 트랜지스터, 및 상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드를 포함한다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 유기 발광 표시 장치는 복수의 화소들을 포함한다. 상기 복수의 화소들 각각은, 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터, 상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터, 상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터, 상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터, 보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터, 상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드, 및 초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함한다. 초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송한다.
본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치는 구동 트랜지스터가 오프-바이어스 상태로 초기화됨으로써 구동 트랜지스터에 가해지는 스트레스를 최소화될 수 있다.
또한, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에서는, 구동 트랜지스터의 문턱 전압이 보상되기 시작될 때, 구동 트랜지스터의 게이트의 전압이 일정한 전압으로 고정됨으로써, 보상 커패시터에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있고, 따라서 구동 트랜지스터의 문턱 전압이 정확하게 보상될 수 있다.
게다가, 본 발명의 실시예들에 따른 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치에서는, 유기 발광 다이오드의 애노드의 전압이 유기 발광 다이오드의 발광 전 일정하게 유지됨으로써, 유기 발광 표시 장치의 휘도 균일도가 향상될 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 2는 도 1의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 4는 도 3의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 5는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 6은 도 5의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 8은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 11은 도 10의 유기 발광 표시 장치의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 12은 도 10의 유기 발광 표시 장치의 화소의 동작의 다른 예를 설명하기 위한 타이밍도이다.
도 13은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 14은 도 13의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 15는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 16은 도 15의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 17은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 18은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 19는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 20은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 21은 도 20의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 22는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 23은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 24는 도 23의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 25는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 26은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 27은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 2는 도 1의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 1을 참조하면, 유기 발광 표시 장치의 화소(100)는 스캔 트랜지스터(110), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(130), 보상 트랜지스터(150), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(170)를 포함할 수 있다.
스캔 트랜지스터(110)는 스캔 신호(SCAN)에 응답하여 데이터 라인(DL)과 제1 노드(N1)를 연결할 수 있다. 스캔 트랜지스터(110)는 스캔 신호(SCAN)가 인가되는 게이트, 데이터 라인(DL)에 연결된 제1 단자, 및 제1 노드(N1)에 연결된 제2 단자를 가질 수 있다. 일 실시예에서, 스캔 트랜지스터(110)는 데이터 라인(DL)과 제1 노드(N1) 사이에 직렬 연결된 두 개의 트랜지스터들(T1, T2)을 포함하는 듀얼 게이트 구조를 가질 수 있다. 이 경우, 스캔 트랜지스터(110)가 듀얼 게이트 구조를 가짐으로써, 스캔 트랜지스터(110)를 통한 누설 전류가 감소될 수 있다. 예를 들어, 스캔 트랜지스터(110)는 직렬 연결된 두 개의 트랜지스터들(T1, T2)의 두 개의 게이트들이 게이트 절연층 상에서 서로 배선으로 연결되고, 높은 도전성을 갖는 고농도 영역이 게이트 공통 영역으로서 게이트들 사이에 마련되는 구조를 가질 수 있다. 또한, 다른 실시예에서, 스캔 트랜지스터(110)는 하나의 트랜지스터로 구현되거나, 세 개 이상의 트랜지스터들로 구현될 수 있다.
저장 커패시터(CST)는 제1 노드(N1)와 제1 전원 전압(ELVDD) 사이에 연결될 수 있다. 저장 커패시터(CST)는 데이터 라인(DL)으로부터 스캔 트랜지스터(110)에 의해 전송된 전압(예를 들어, 유지 전압(VSUS) 또는 데이터 전압(VDATA)을 저장할 수 있다.
보상 커패시터(CVTH)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 보상 커패시터(CVTH)는, 구동 트랜지스터(130)에 대한 문턱 전압 보상 구간에서, 구동 트랜지스터(130)의 문턱 전압에 상응하는 문턱 전압 보상 전압(예를 들어, 제1 전원 전압(ELVDD)에서 구동 트랜지스터(130)의 문턱 전압의 절대값이 감산된 전압과 유지 전압(VSUS)의 전압 차이)을 저장할 수 있다.
구동 트랜지스터(130)는 저장 커패시터(CST)에 저장된 데이터 전압(VDATA) 및 보상 커패시터(CVTH)에 저장된 문턱 전압 보상 전압에 기초하여 구동 전류를 생성할 수 있다. 일 실시예에서, 구동 트랜지스터(130)는 제2 노드(N2)에 연결된 게이트, 제1 전원 전압(ELVDD)에 연결된 소스, 및 제3 노드(N3)에 연결된 드레인을 가지는 트랜지스터(T3)로 구현될 수 있다.
보상 트랜지스터(150)는 보상 제어 신호(GC)에 응답하여 제2 노드(N2)와 제3 노드(N3)를 연결할 수 있다. 보상 트랜지스터(150)는 보상 제어 신호(GC)가 인가되는 게이트, 제2 노드(N2)에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 단자를 가질 수 있다. 일 실시예에서, 보상 트랜지스터(150)는 제2 노드(N2)와 제3 노드(N3) 사이에 직렬 연결된 두 개의 트랜지스터들(T4, T5)을 포함하는 듀얼 게이트 구조를 가질 수 있다. 이 경우, 보상 트랜지스터(150)가 듀얼 게이트 구조를 가짐으로써, 보상 트랜지스터(150)를 통한 누설 전류가 감소될 수 있다. 또한, 다른 실시예에서, 보상 트랜지스터(150)는 하나의 트랜지스터로 구현되거나, 세 개 이상의 트랜지스터들로 구현될 수 있다. 또한, 일 실시예에서, 보상 제어 신호(GC)는 유기 발광 표시 장치에 포함된 모든 화소들에 대하여 동일한 글로벌 신호일 수 있다.
유기 발광 다이오드(OLED)는 제3 노드(N3)와 제2 전원 전압(ELVSS) 사이에 연결될 수 있다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(130)에 의해 생성된 구동 전류에 응답하여 원하는 휘도로 발광할 수 있다. 한편, 유기 발광 다이오드(OLED)는 기생 커패시터(COLED)를 가질 수 있다.
초기화 트랜지스터(170)는 초기화 제어 신호(GI)에 응답하여 초기화 전압을 전송할 수 있다. 실시예에 따라, 초기화 트랜지스터(170)는 상기 초기화 전압을 보상 트랜지스터(150)의 두 개의 트랜지스터들(T4, T5) 사이의 노드, 제2 노드(N2) 또는 제3 노드(N3)에 전송할 수 있다. 또한, 실시예에 따라, 초기화 트랜지스터(170)에 의해 전송되는 상기 초기화 전압은 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS) 또는 다른 별도의 전압일 수 있다. 일 실시예에서, 초기화 제어 신호(GI)는 유기 발광 표시 장치에 포함된 모든 화소들에 대하여 동일한 글로벌 신호일 수 있다.
일 실시예에서, 초기화 트랜지스터(170)는, 도 1에 도시된 바와 같이, 초기화 제어 신호(GI)가 인가되는 게이트, 제1 전원 전압(ELVDD)에 연결된 제1 단자, 및 보상 트랜지스터(150)의 두 개의 트랜지스터들(T4, T5) 사이에 연결된 제2 단자를 가지는 트랜지스터(T6)로 구현될 수 있다. 이 경우, 초기화 트랜지스터(170)는 초기화 제어 신호(GI)에 응답하여 보상 트랜지스터(150)의 두 개의 트랜지스터들(T4, T5) 사이의 노드에 상기 초기화 전압으로서 제1 전원 전압(ELVDD)을 전송할 수 있다.
초기화 구간 동안, 보상 트랜지스터(150) 및 초기화 트랜지스터(170)가 보상 제어 신호(GC) 및 초기화 제어 신호(GI)에 응답하여 턴-온되고, 턴-온된 보상 트랜지스터(150) 및 초기화 트랜지스터(170)에 의해 제2 노드(N2) 및 제3 노드(N3)에 상기 초기화 전압으로서 제1 전원 전압(ELVDD)이 전송될 수 있다. 이에 따라, 상기 초기화 구간 동안, 구동 트랜지스터(130)의 게이트-소스 전압이 약 0V가 되고, 구동 트랜지스터(130)의 드레인-소스 전압 또한 약 0V가 될 수 있으며, 따라서 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화될 수 있다. 구동 트랜지스터(130)가 초기화됨으로써, 이전 프레임에서의 구동 트랜지스터(130)의 동작 상태와 무관하게, 모든 화소들의 구동 트랜지스터들(130)이 실질적으로 동일한 응답 특성을 가질 수 있고, 즉, 구동 트랜지스터들(130)의 히스테리시스(Hysteresis)가 제거될 수 있다. 또한, 종래의 유기 발광 표시 장치에서는, 구동 트랜지스터들(130)이 온-바이어스 상태로 초기화되고, 이에 따라 각각의 구동 트랜지스터들(130)이 매 프레임마다 턴-온됨으로써 구동 트랜지스터의 열화가 가속되었다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 구동 트랜지스터들(130)이 오프-바이어스 상태로 초기화됨으로써, 구동 트랜지스터들(130)에 가해지는 스트레스가 감소될 수 있고, 구동 트랜지스터들(130)의 열화가 지연될 수 있다.
또한, 문턱 전압 보상 구간 전인 상기 초기화 구간 동안, 제2 노드(N2), 즉 구동 트랜지스터(130)의 게이트 노드가 제1 전원 전압(ELVDD)으로 초기화될 수 있다. 이에 따라, 구동 트랜지스터(130)의 문턱 전압이 보상되기 시작될 때, 구동 트랜지스터(130)의 게이트의 전압이 일정한 전압(본 실시예에서, 제1 전원 전압(ELVDD))으로 고정됨으로써, 보상 커패시터(CVTH)에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있다. 한편, 종래의 유기 발광 표시 장치에서는, 보상 커패시터에 문턱 전압 보상 전압이 저장되기 시작할 때, 보상 커패시터(CVTH)와 기생 커패시터(COLED)와의 전하 공유(charge sharing)에 의해 문턱 전압 보상 전압의 초기 전압 레벨이 변경될 수 있고, 이러한 변경된 초기 전압 레벨에 의해 상기 문턱 전압 보상 전압의 최종 전압 레벨이 원하는 전압 레벨과 다를 수 있었다. 한편, 이러한 현상은 유기 발광 다이오드(OLED)의 열화에 따른 기생 커패시터(COLED의 특성의 변화에 의해 악화될 수 있다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 문턱 전압 보상 구간 전에 구동 트랜지스터(130)의 게이트의 전압이 일정한 전압(본 실시예에서, 제1 전원 전압(ELVDD))으로 초기화됨으로써, 보상 커패시터(CVTH)에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있고, 문턱 전압 보상 전압의 최종 전압 레벨이 원하는 전압 레벨일 수 있다. 이에 따라, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 구동 트랜지스터(130)의 문턱 전압이 정확하게 보상될 수 있다.
게다가, 상기 초기화 구간 동안, 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화됨과 동시에, 제3 노드(N3), 즉 유기 발광 다이오드(OLED)의 애노드가 상기 초기화 전압(본 실시예에서, 제1 전원 전압(ELVDD))으로 초기화(예를 들어, 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)의 방전)될 수 있다. 이에 따라, 구동 트랜지스터(130)의 오프-바이어스 및 유기 발광 다이오드(OLED)의 애노드 초기화를 위한 각각 별도의 시간이 할당되지 않음으로써, 유기 발광 다이오드(OLED)의 애노드가 초기화되는 데에 충분한 시간이 할당될 수 있다. 한편, 종래의 유기 발광 표시 장치에서는, 구동 트랜지스터(130)의 열화에 따른 문턱 전압의 절대값의 증가 및 구동 전류 감소에 의해 또한 유기 발광 다이오드(OLED)의 열화에 따른 기생 커패시터(COLED)의 특성 변화에 의해, 시간이 흐름에 따라 유기 발광 다이오드(OLED)의 애노드가 원하는 전압 레벨로 초기화되지 않을 수 있다. 그러나, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 유기 발광 다이오드(OLED)의 애노드가 초기화되는 데에 충분한 시간이 할당될 수 있고, 또한 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화됨으로써 구동 트랜지스터(130)의 열화가 지연됨으로써, 시간이 경과하더라도 유기 발광 다이오드(OLED)의 애노드가 충분하게 초기화될 수 있다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(100)의 한 프레임 동안의 동작을 설명한다.
도 1 및 도 2를 참조하면, 하나의 프레임이 시작될 때, 제2 전원 전압(ELVSS)이 제1 ELVSS 전압 레벨로부터 제1 전원 전압(ELVDD)의 제1 ELVDD 전압 레벨에 상응하는 제2 ELVSS 전압 레벨로 증가될 수 있다. 예를 들어, 상기 제1 ELVSS 전압 레벨은 약 0V이고, 상기 제2 ELVSS 전압 레벨은 약 13V일 수 있으나, 이에 한정되지 않는다. 제2 전원 전압(ELVSS)이 상기 제1 ELVSS 전압 레벨로부터 상기 제2 ELVSS 전압 레벨로 상승함으로써, 유기 발광 표시 장치의 화소들이 비발광할 수 있다. 또한, 제1 전원 전압(ELVDD)이 제1 ELVDD 전압 레벨로부터 상기 제1 ELVSS 전압 레벨과 상기 제1 ELVDD 전압 레벨 사이의 전압 레벨인 제2 ELVDD 전압 레벨로 감소될 수 있다. 일 실시예에서, 상기 제2 ELVDD 전압 레벨은 데이터 라인(DL)으로부터 스캔 트랜지스터(100)를 통하여 인가되는 유지 전압(VSUS)의 전압 레벨 보다 낮은 전압 레벨일 수 있다. 이에 따라, 제1 전원 전압(ELVDD)이 상기 제2 ELVDD 전압 레벨을 가지는 동안, 구동 트랜지스터(130)의 문턱 전압을 보상하는 동작이 수행되지 않을 수 있다. 예를 들어, 상기 제1 ELVDD 전압 레벨은 약 13V이고, 유지 전압(VSUS)의 전압 레벨은 약 11V이며, 상기 제2 ELVDD 전압 레벨은 약 6V일 수 있다. 또한, 유기 발광 표시 장치의 모든 스캔 라인들에 스캔 신호들(SCAN[1], SCAN[1080])이 인가됨으로써, 유기 발광 표시 장치의 모든 화소들의 스캔 트랜지스터들(110)이 턴-온될 수 있다. 한편, 데이터 라인(DL)의 전압(V_DL)으로서 유지 전압(VSUS)이 인가되고, 유지 전압(VSUS)은 턴-온된 스캔 트랜지스터들(110)에 의해 제1 노드(N1)에 전송될 수 있다.
초기화 구간(TINIT) 동안, 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화되고, 제2 노드(N2) 및 제3 노드(N3)가 초기화 전압, 즉 상기 제2 ELVDD 전압 레벨을 가지는 제1 전원 전압(ELVDD)으로 초기화될 수 있다. 즉, 초기화 구간(TINIT) 동안, 보상 트랜지스터(150)에 로우 레벨의 보상 제어 신호(GC)가 인가되고, 초기화 트랜지스터(170)에 로우 레벨의 초기화 제어 신호(GI)가 인가됨으로써, 보상 트랜지스터(150) 및 초기화 트랜지스터(170)가 턴-온될 수 있다. 턴-온된 초기화 트랜지스터(170)는 상기 제2 ELVDD 전압 레벨을 가지는 제1 전원 전압(ELVDD)을 보상 트랜지스터(150)의 두 개의 트랜지스터들(T4, T5) 사이의 노드에 전송하고, 턴-온된 보상 트랜지스터(150)의 두 개의 트랜지스터들(T4, T5)은 상기 제2 ELVDD 전압 레벨을 가지는 제1 전원 전압(ELVDD)을 제2 노드(N2)(즉, 구동 트랜지스터(130)의 게이트 노드) 및 제3 노드(N3)(즉, 유기 발광 다이오드(OLED)의 애노드)에 전송할 수 있다.
이에 따라, 초기화 구간(TINIT) 동안, 구동 트랜지스터(130)의 게이트, 소스 및 드레인 각각에 제1 전원 전압(ELVDD)이 인가됨으로써, 구동 트랜지스터(130)는 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압을 가질 수 있다. 그러므로, 구동 트랜지스터(130)는, 초기화 구간(TINIT) 동안, 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 이에 따라, 구동 트랜지스터(130)에 대한 스트레스가 최소화되면서 구동 트랜지스터(130)의 히스테리시스가 제거될 수 있다.
또한, 초기화 구간(TINIT) 동안, 제3 노드(N3), 즉 유기 발광 다이오드(OLED)의 애노드에 상기 제2 ELVDD 전압 레벨을 가지는 제1 전원 전압(ELVDD)이 인가됨으로써, 유기 발광 다이오드(OLED)의 애노드가 초기화될 수 있다. 예를 들어, 유기 발광 다이오드(OLED)의 캐소드에 상기 제2 ELVSS 전압 레벨의 제2 전원 전압(ELVSS)이 인가되고, 유기 발광 다이오드(OLED)의 애노드에 상기 제2 ELVSS 전압 레벨보다 낮은 제2 ELVDD 전압 레벨의 제1 전원 전압(ELVDD)이 인가됨으로써, 유기 발광 다이오드(OLED)에 역방향 전압이 인가되고, 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)가 방전될 수 있다. 한편, 구동 트랜지스터(130)에 대한 오프-바이어스 동작과 동시에 유기 발광 다이오드(OLED)가 초기화됨으로써, 유기 발광 다이오드(OLED)의 애노드가 충분히 초기화될 수 있다. 또한, 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화되므로, 구동 트랜지스터(130)의 열화가 지연될 수 있고, 이에 따라 시간이 경과하더라도 유기 발광 다이오드(OLED)의 애노드가 충분히 초기화될 수 있다.
게다가, 초기화 구간(TINIT) 동안, 제2 노드(N2), 즉 구동 트랜지스터(130)의 게이트 노드에 상기 제2 ELVDD 전압 레벨을 가지는 제1 전원 전압(ELVDD)이 인가됨으로써, 구동 트랜지스터(130)의 게이트 노드가 일정한 상기 제2 ELVDD 전압 레벨로 초기화될 수 있다. 이에 따라, 구동 트랜지스터(130)의 문턱 전압을 보상하는 동작이 시작될 때, 제2 노드(N2)의 전압, 즉 구동 트랜지스터(130)의 게이트 전압이 일정할 수 있다.
한편, 초기화 트랜지스터(170)에 하이 레벨의 초기화 제어 신호(GI)가 인가되고, 초기화 트랜지스터(170)가 하이 레벨의 초기화 제어 신호(GI)에 응답하여 턴-오프됨으로써, 초기화 구간(TINIT)이 종료될 수 있다.
이 후, 제1 전원 전압(ELVDD)가 상기 제2 ELVDD 전압 레벨로부터 상기 제1 ELVDD 전압 레벨로 상승함으로써, 문턱 전압 보상 구간(TCOMP)이 시작될 수 있다. 한편, 로우 레벨의 보상 제어 신호(GC)에 응답하여 구동 트랜지스터(130)가 보상 트랜지스터(150)에 의해 다이오드-연결됨으로써 문턱 전압 보상 동작이 수행되는 종래의 유기 발광 표시 장치와 달리, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 문턱 전압 보상 구간(TCOMP) 전 초기화 구간(TINIT)에서 구동 트랜지스터(130)가 보상 트랜지스터(150)에 의해 다이오드-연결되고, 문턱 전압 보상 구간(TCOMP) 동안 구동 트랜지스터(130)의 다이오드-연결이 유지되며, 문턱 전압 보상 동작은 제1 전원 전압(ELVDD)의 상기 제2 ELVDD 전압 레벨로부터 상기 제1 ELVDD 전압 레벨로의 상승에 의해 개시될 수 있다. 문턱 전압 보상 구간(TCOMP) 동안, 보상 커패시터(CVTH)에는 문턱 전압 보상 전압(예를 들어, 상기 제1 ELVDD 전압 레벨의 제1 전원 전압(ELVDD)에서 구동 트랜지스터(130)의 문턱 전압의 절대값이 감산된 전압과, 유지 전압(VSUS)의 전압 차이)이 저장될 수 있다. 한편, 본 발명의 실시예들에 따른 유기 발광 표시 장치에서는, 초기화 구간(TINIT) 동안 제2 노드(N2), 즉 구동 트랜지스터(130)의 게이트의 전압이 상기 제2 ELVDD 전압 레벨의 제1 전원 전압(ELVDD)으로 초기화되므로, 보상 커패시터(CVTH)에 저장되는 상기 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있다. 이에 따라, 보상 커패시터(CVTH)에 정확한 문턱 전압 보상 전압이 저장될 수 있고, 구동 트랜지스터(130)의 문턱 전압이 정확하게 보상될 수 있다. 보상 트랜지스터(150)에 하이 레벨의 보상 제어 신호(GC)가 인가되고, 보상 트랜지스터(150)가 하이 레벨의 보상 제어 신호(GC)에 응답하여 턴-오프됨으로써, 문턱 전압 보상 구간(TCOMP)이 종료될 수 있다.
이 후, 데이터 기입 구간(TWRITE) 동안, 유기 발광 표시 장치에 포함된 화소들에 스캔 신호들(SCAN[1], SCAN[1080])이 스캔 라인 단위로 순차적으로 인가되고, 데이터 라인(DL)의 전압(V_DL)으로서 데이터 전압(VDATA)이 인가됨으로써, 저장 커패시터(CST)에 의해 데이터 전압(VDATA)이 저장될 수 있다. 이어서, 제2 전원 전압(ELVSS)이 상기 제2 ELVSS 전압 레벨로부터 상기 제1 ELVSS 전압 레벨로 감소됨으로써 발광 구간(TEMI)이 시작될 수 있다. 발광 구간(TEMI) 동안, 구동 트랜지스터(130)는 저장 커패시터(CST)에 저장된 데이터 전압(VDATA)에 보상 커패시터(CVTH)에 저장된 문턱 전압 보상 전압이 합산된 전압에 기초하여 구동 전류를 생성하고, 유기 발광 다이오드(OLED)는 구동 트랜지스터(130)에 의해 생성된 구동 전류에 기초하여 발광할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소(100)에서, 초기화 구간(VINIT) 동안 구동 트랜지스터(130)가 오프-바이어스 상태로 초기화됨으로써 구동 트랜지스터(130)에 가해지는 스트레스를 최소화될 수 있다. 또한, 초기화 구간(VINIT) 동안, 구동 트랜지스터(130)의 게이트의 전압이 상기 제2 ELVDD 전압 레벨의 제1 전원 전압(ELVDD)으로 초기화됨으로써, 보상 커패시터(CVTH)에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있고, 따라서 구동 트랜지스터(130)의 문턱 전압이 정확하게 보상될 수 있다. 게다가, 초기화 구간(VINIT) 동안, 유기 발광 다이오드(OLED)의 애노드의 전압이 충분하게 초기화될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 4는 도 3의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 3을 참조하면, 유기 발광 표시 장치의 화소(200)는 스캔 트랜지스터(210), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(230), 보상 트랜지스터(250), 유기 발광 다이오드(OLED), 초기화 트랜지스터(270), 및 발광 제어 트랜지스터(290)를 포함할 수 있다. 도 3의 화소(200)는, 도 1의 화소(100)와 비교하여, 발광 제어 트랜지스터(290)를 더 포함할 수 있다.
발광 제어 트랜지스터(290)는 발광 제어 신호(EM)에 응답하여 제3 노드(N3)와 유기 발광 다이오드(OLED)를 선택적으로 연결할 수 있다. 일 실시예에서, 발광 제어 트랜지스터(290)는 발광 제어 신호(EM)가 인가되는 게이트, 제3 노드(N3)에 연결된 제1 단자, 및 유기 발광 다이오드(OLED)에 연결된 제2 단자를 가지는 트랜지스터(T7)로 구현될 수 있다.
도 3 및 도 4를 참조하면, 하나의 프레임이 시작될 때, 발광 제어 트랜지스터(290)에 하이 레벨의 발광 제어 신호(EM)가 인가되고, 발광 제어 트랜지스터(290)는 하이 레벨의 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다. 발광 제어 트랜지스터(290)가 턴-오프됨으로써, 제1 전원 전압(ELVDD)으로부터 제2 전원 전압(ELVSS)으로의 전류 경로가 형성되지 않을 수 있고, 이에 따라 화소(200)가 발광하지 않을 수 있다. 한편, 도 4에 도시된 실시예에서는, 도 2에 도시된 실시예와 달리, 제2 전원 전압(ELVSS)이 제1 ELVSS 전압 레벨(예를 들어, 약 0V)로 일정할 수 있다. 한편, 도 4의 타이밍도에 따른 화소(200)의 동작은, 제2 전원 전압(ELVSS)이 스윙하지 않고, 발광 제어 신호(EM)에 응답하여 발광 제어 트랜지스터(290)가 제3 노드(N3)와 유기 발광 다이오드(OLED)의 애노드의 연결을 차단하는 것을 제외하고, 도 2의 타이밍도에 따른 화소(100)의 동작과 유사할 수 있다.
도 4에 도시된 바와 같이, 구동 트랜지스터(230)의 문턱 전압이 보상되는 문턱 전압 보상 구간(TCOMP) 동안, 제3 노드(N3)(즉, 구동 트랜지스터(230)의 드레인)과 유기 발광 다이오드(OLED)의 애노드가 발광 제어 트랜지스터(290)에 의해 연결이 차단됨으로써, 구동 트랜지스터(230)에 대한 문턱 전압 보상 동작에 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)가 영향을 미치지 않을 수 있다. 한편, 초기화 구간(VINIT) 동안, 유기 발광 다이오드(OLED)의 애노드에 일정한 전압이 인가되지 않을 수 있고, 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)는 자연 방전될 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소(200)에서, 문턱 전압 보상 구간(TCOMP) 동안, 발광 제어 트랜지스터(290)가 제3 노드(N3)와 유기 발광 다이오드(OLED)의 애노드의 연결을 차단함으로써, 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)가 문턱 전압 보상 동작에 영향을 미치지 않을 수 있고, 구동 트랜지스터(230)의 문턱 전압이 더욱 정확하게 보상될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 6은 도 5의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 5를 참조하면, 유기 발광 표시 장치의 화소(300)는 스캔 트랜지스터(310), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(330), 보상 트랜지스터(350), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(370)를 포함할 수 있다. 도 5의 화소(300)는, 초기화 트랜지스터(370)가 제1 전원 전압(ELVDD)과 제3 노드(N3) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다. 또한, 도 6의 타이밍도에 따른 화소(300)의 동작은, 데이터 기입 구간(TWRITE) 동안 로우 레벨의 초기화 제어 신호(GI)가 인가되는 것을 제외하고, 도 2의 타이밍도에 따른 화소(100)의 동작과 유사할 수 있다.
초기화 트랜지스터(370)는 초기화 제어 신호(GI)에 응답하여 제1 전원 전압(ELVDD)을 제3 노드(N3)에 전송할 수 있다. 일 실시예에서, 초기화 트랜지스터(370)는 초기화 제어 신호(GI)가 인가되는 게이트, 제1 전원 전압(ELVDD)에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 제2 단자를 가지는 트랜지스터(T8)로 구현될 수 있다.
도 6에 도시된 바와 같이, 데이터 기입 구간(TWRITE) 동안, 초기화 트랜지스터(370)에 로우 레벨의 초기화 제어 신호(GI)가 인가되고, 초기화 트랜지스터(370)는 로우 레벨의 초기화 제어 신호(GI)에 응답하여 턴-온될 수 있다. 따라서, 데이터 기입 구간(TWRITE) 동안, 제3 노드(N3), 즉 유기 발광 다이오드(OLED)의 애노드에는 제1 전원 전압(ELVDD)이 인가되고, 유기 발광 다이오드(OLED)의 애노드는 제1 전원 전압(ELVDD)으로 초기화될 수 있다. 한편, 문턱 전압 보상 구간(TCOMP) 후 및 발광 구간(TEMI) 전 유기 발광 다이오드(OLED)의 애노드가 다시 초기화됨으로써, 유기 발광 표시 장치에 포함된 화소들의 휘도 균일도가 더욱 향상될 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 7을 참조하면, 유기 발광 표시 장치의 화소(400)는 스캔 트랜지스터(410), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(430), 보상 트랜지스터(450), 유기 발광 다이오드(OLED), 초기화 트랜지스터(470), 및 발광 제어 트랜지스터(490)를 포함할 수 있다. 도 7의 화소(400)는, 발광 제어 트랜지스터(490)를 더 포함하는 것을 제외하고, 도 5의 화소(300)와 유사한 구성을 가질 수 있다. 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소(400)에서, 문턱 전압 보상 구간 동안, 발광 제어 트랜지스터(490)가 제3 노드(N3)와 유기 발광 다이오드(OLED)의 애노드의 연결을 차단함으로써, 유기 발광 다이오드(OLED)의 기생 커패시터(COLED)가 문턱 전압 보상 동작에 영향을 미치지 않을 수 있고, 구동 트랜지스터(430)의 문턱 전압이 더욱 정확하게 보상될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 8을 참조하면, 유기 발광 표시 장치의 화소(500)는 스캔 트랜지스터(510), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(530), 보상 트랜지스터(550), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(570)를 포함할 수 있다. 도 8의 화소(500)는, 초기화 트랜지스터(570)가 제1 전원 전압(ELVDD)과 제2 노드(N2) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성 및 동작을 가질 수 있다.
초기화 트랜지스터(570)는 초기화 제어 신호(GI)에 응답하여 제1 전원 전압(ELVDD)을 제2 노드(N2)에 전송할 수 있다. 초기화 트랜지스터(570)는 초기화 제어 신호(GI)가 인가되는 게이트, 제1 전원 전압(ELVDD)에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 가질 수 있다. 일 실시예에서, 초기화 트랜지스터(570)는 제1 전원 전압(ELVDD)과 제2 노드(N2) 사이에 직렬 연결된 두 개의 트랜지스터들(T9, T10)을 포함하는 듀얼 게이트 구조를 가질 수 있다. 이 경우, 초기화 트랜지스터(570)가 듀얼 게이트 구조를 가짐으로써, 초기화 트랜지스터(570)를 통한 누설 전류가 감소될 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 9를 참조하면, 유기 발광 표시 장치의 화소(600)는 스캔 트랜지스터(610), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(630), 보상 트랜지스터(650), 유기 발광 다이오드(OLED), 초기화 트랜지스터(670), 및 발광 제어 트랜지스터(690)를 포함할 수 있다. 도 9의 화소(600)는, 발광 제어 트랜지스터(690)를 더 포함하는 것을 제외하고, 도 8의 화소(500)와 유사한 구성 및 동작을 가질 수 있다.
도 10은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 11은 도 10의 유기 발광 표시 장치의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 10을 참조하면, 유기 발광 표시 장치의 화소(700)는 스캔 트랜지스터(710), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(730), 보상 트랜지스터(750), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(770)를 포함할 수 있다. 도 10의 화소(700)는, 초기화 트랜지스터(770)가 제2 전원 전압(ELVSS)과 제2 노드(N2) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다.
초기화 트랜지스터(770)는 초기화 제어 신호(GI)에 응답하여 제2 노드(N2)에 초기화 전압으로서 제2 전원 전압(ELVSS)을 전송할 수 있다. 초기화 트랜지스터(770)는 초기화 제어 신호(GI)가 인가되는 게이트, 제2 전원 전압(ELVSS)에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 가질 수 있다. 일 실시예에서, 초기화 트랜지스터(770)는 제2 전원 전압(ELVSS)과 제2 노드(N2) 사이에 직렬 연결된 두 개의 트랜지스터들(T11, T12)을 포함하는 듀얼 게이트 구조를 가질 수 있다. 이 경우, 초기화 트랜지스터(770)가 듀얼 게이트 구조를 가짐으로써, 초기화 트랜지스터(770)를 통한 누설 전류가 감소될 수 있다.
한편, 유기 발광 표시 장치의 화소(700)에서, 구동 트랜지스터(730)가 오프-바이어스 상태로 초기화될 때, 구동 트랜지스터(730)의 게이트-소스 전압은 0V일 수 있고, 구동 트랜지스터(730)의 드레인-소스 전압은 구동 트랜지스터(730)의 동작 특성에 따라 결정될 수 있다.
일 실시예에서, 도 11에 도시된 바와 같이, 초기화 구간(TINIT) 전에, 제2 전원 전압(ELVSS)은 제1 ELVSS 전압 레벨(예를 들어, 약 0V)로부터 제2 ELVSS 전압 레벨(예를 들어, 약 13V)로 증가될 수 있고, 제1 전원 전압(ELVDD)은 제1 ELVDD 전압 레벨(예를 들어, 약 13V)로부터 제2 ELVDD 전압 레벨(예를 들어, 약 6V)로 증가될 수 있다. 초기화 구간(TINIT) 동안, 초기화 트랜지스터(770) 및 보상 트랜지스터(750)를 통하여 제2 노드(N2) 및 제3 노드(N3)에 상기 제2 ELVSS 전압 레벨의 제2 전원 전압(ELVSS)이 인가됨으로써, 구동 트랜지스터(730)의 게이트-소스 전압은 약 0V일 수 있고, 구동 트랜지스터(730)의 드레인-소스 전압은 상기 제2 ELVSS 전압 레벨과 상기 제2 ELVDD 전압 레벨의 차이인 약 7V일 수 있다. 즉, 도 11에 도시된 실시예에서, 초기화 구간(TINIT) 동안, 구동 트랜지스터(730)는 약 0V의 게이트-소스 전압 및 약 7V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 한편, 구동 트랜지스터(730)의 문턱 전압 보상 동작은, 제1 전원 전압(ELVDD)이 상기 제2 ELVDD 전압 레벨로부터 상기 제2 ELVSS 전압 레벨보다 높은 제3 ELVDD 전압 레벨(예를 들어, 약 16V)로 증가됨으로써 개시될 수 있다. 즉, 제1 전원 전압(ELVDD)이 제2 노드(N2)의 전압, 즉 구동 트랜지스터(730)의 게이트 전압보다 증가됨으로써 개시될 수 있다.
다른 실시예에서, 도 12에 도시된 바와 같이, 초기화 구간(TINIT) 전에, 제2 전원 전압(ELVSS)은 제1 ELVSS 전압 레벨(예를 들어, 약 0V)로부터 제2 ELVSS 전압 레벨(예를 들어, 약 13V)로 증가될 수 있고, 제1 전원 전압(ELVDD)은 제1 ELVDD 전압 레벨(예를 들어, 약 13V)을 유지할 수 있다. 초기화 구간(TINIT) 동안, 초기화 트랜지스터(770) 및 보상 트랜지스터(750)를 통하여 제2 노드(N2) 및 제3 노드(N3)에 상기 제1 ELVDD 전압 레벨과 동일한 상기 제2 ELVSS 전압 레벨의 제2 전원 전압(ELVSS)이 인가됨으로써, 구동 트랜지스터(730)의 게이트-소스 전압은 약 0V일 수 있고, 구동 트랜지스터(730)의 드레인-소스 전압 또한 약 0V일 수 있다. 즉, 도 12에 도시된 실시예에서, 초기화 구간(TINIT) 동안, 구동 트랜지스터(730)는 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 한편, 구동 트랜지스터(730)의 문턱 전압 보상 동작은, 제1 전원 전압(ELVDD)이 상기 제1 ELVDD 전압 레벨로부터 상기 제2 ELVSS 전압 레벨보다 높은 제3 ELVDD 전압 레벨(예를 들어, 약 16V)로 증가됨으로써 개시될 수 있다.
한편, 도 11에서는 초기화 구간(TINIT)에서 구동 트랜지스터(730)의 드레인-소스 전압이 약 7V인 예가 도시되어 있고, 도 12에서는 초기화 구간(TINIT)에서 구동 트랜지스터(730)의 드레인-소스 전압이 약 0V인 예가 도시되어 있으나, 다른 실시예에서, 초기화 구간(TINIT)에서의 제1 전원 전압(ELVDD)의 전압 레벨이 구동 트랜지스터(730)의 동작 특성에 따라 결정될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 14은 도 13의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 13을 참조하면, 유기 발광 표시 장치의 화소(800)는 스캔 트랜지스터(810), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(830), 보상 트랜지스터(850), 유기 발광 다이오드(OLED), 초기화 트랜지스터(870), 및 제3 노드(N3)와 유기 발광 다이오드(OLED) 사이에 연결된 발광 제어 트랜지스터(890)를 포함할 수 있다. 도 13의 화소(800)는, 도 10의 화소(700)와 비교하여, 발광 제어 트랜지스터(890)를 더 포함할 수 있다. 발광 제어 트랜지스터(890)는 발광 제어 신호(EM)에 응답하여 제3 노드(N3)와 유기 발광 다이오드(OLED)를 선택적으로 연결할 수 있다.
도 13 및 도 14를 참조하면, 하나의 프레임이 시작될 때, 발광 제어 트랜지스터(890)에 하이 레벨의 발광 제어 신호(EM)가 인가되고, 발광 제어 트랜지스터(890)는 하이 레벨의 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다. 이에 따라 화소(800)가 발광하지 않을 수 있다. 한편, 도 14에 도시된 실시예에서는, 도 12에 도시된 실시예와 달리, 제2 전원 전압(ELVSS)이 제1 ELVSS 전압 레벨(예를 들어, 약 0V)로 일정할 수 있다. 한편, 도 14에 도시된 바와 같이, 초기화 구간(TINIT) 전에, 제1 전원 전압(ELVDD)은 제1 ELVDD 전압 레벨(예를 들어, 약 13V)로부터 상기 제1 ELVSS 전압 레벨과 실질적으로 동일한 제4 ELVDD 전압 레벨(예를 들어, 약 0V)로 감소될 수 있다. 이에 따라, 초기화 구간(TINIT) 동안, 구동 트랜지스터(830)는 약 0V의 게이트-소스 전압 및 약 7V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 한편, 구동 트랜지스터(830)의 문턱 전압 보상 동작은, 제1 전원 전압(ELVDD)이 상기 제4 ELVDD 전압 레벨로부터 상기 제1 ELVDD 전압 레벨(예를 들어, 약 13V)로 증가됨으로써 개시될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 16은 도 15의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 15를 참조하면, 유기 발광 표시 장치의 화소(900)는 스캔 트랜지스터(910), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(930), 보상 트랜지스터(950), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(970)를 포함할 수 있다. 도 15의 화소(900)는, 초기화 트랜지스터(970)가 제2 전원 전압(ELVSS)과 제3 노드(N3) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다.
초기화 트랜지스터(970)는 초기화 제어 신호(GI)에 응답하여 제3 노드(N3)에 초기화 전압으로서 제2 전원 전압(ELVSS)을 전송할 수 있다. 초기화 트랜지스터(970)는 초기화 제어 신호(GI)가 인가되는 게이트, 제2 전원 전압(ELVSS)에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 단자를 가지는 트랜지스터(T13)로 구현될 수 있다.
한편, 유기 발광 표시 장치의 화소(900)에서, 구동 트랜지스터(930)가 오프-바이어스 상태로 초기화될 때, 구동 트랜지스터(930)의 게이트-소스 전압은 0V일 수 있고, 구동 트랜지스터(930)의 드레인-소스 전압은 구동 트랜지스터(930)의 동작 특성에 따라 결정될 수 있다.
일 실시예에서, 도 16에 도시된 바와 같이, 초기화 구간(TINIT) 전에, 제2 전원 전압(ELVSS)은 제1 ELVSS 전압 레벨(예를 들어, 약 0V)로부터 제2 ELVSS 전압 레벨(예를 들어, 약 13V)로 증가될 수 있고, 제1 전원 전압(ELVDD)은 제1 ELVDD 전압 레벨(예를 들어, 약 13V)을 유지할 수 있다. 이에 따라, 초기화 구간(TINIT) 동안, 구동 트랜지스터(930)는 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 한편, 구동 트랜지스터(930)의 문턱 전압 보상 동작은, 제1 전원 전압(ELVDD)이 상기 제1 ELVDD 전압 레벨로부터 상기 제2 ELVSS 전압 레벨보다 높은 제3 ELVDD 전압 레벨(예를 들어, 약 16V)로 증가됨으로써 개시될 수 있다. 또한, 데이터 기입 구간(TWRITE) 동안, 초기화 트랜지스터(970)에 로우 레벨의 초기화 제어 신호(GI)가 인가되고, 초기화 트랜지스터(970)는 로우 레벨의 초기화 제어 신호(GI)에 응답하여 턴-온될 수 있다. 따라서, 데이터 기입 구간(TWRITE) 동안, 제3 노드(N3), 즉 유기 발광 다이오드(OLED)의 애노드에는 상기 제2 ELVSS 전압 레벨의 제2 전원 전압(ELVSS)이 인가되고, 유기 발광 다이오드(OLED)의 애노드는 상기 제2 ELVSS 전압 레벨의 제2 전원 전압(ELVSS)으로 초기화될 수 있다. 한편, 문턱 전압 보상 구간(TCOMP) 후 및 발광 구간(TEMI) 전 유기 발광 다이오드(OLED)의 애노드가 다시 초기화됨으로써, 유기 발광 표시 장치에 포함된 화소들의 휘도 균일도가 더욱 향상될 수 있다.
도 17은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 17을 참조하면, 유기 발광 표시 장치의 화소(1000)는 스캔 트랜지스터(1010), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1030), 보상 트랜지스터(1050), 유기 발광 다이오드(OLED), 초기화 트랜지스터(1070), 및 발광 제어 트랜지스터(1090)를 포함할 수 있다. 도 17의 화소(1000)는, 발광 제어 트랜지스터(1090)를 더 포함하는 것을 제외하고, 도 15의 화소(900)와 유사한 구성 및 동작을 가질 수 있다.
도 18은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 18을 참조하면, 유기 발광 표시 장치의 화소(1100)는 스캔 트랜지스터(1110), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1130), 보상 트랜지스터(1150), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(1170)를 포함할 수 있다. 도 18의 화소(1100)는, 초기화 트랜지스터(1170)가 제1 및 제2 전원 전압들(ELVDD, ELVSS)과 다른 별도의 초기화 전압(VINIT)과 제2 노드(N2) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다.
초기화 트랜지스터(1170)는 초기화 제어 신호(GI)에 응답하여 제2 노드(N2)에 초기화 전압 라인을 통하여 인가되는 초기화 전압(VINIT)을 전송할 수 있다. 초기화 트랜지스터(1170)는 초기화 제어 신호(GI)가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 제2 노드(N2)에 연결된 제2 단자를 가질 수 있다. 일 실시예에서, 초기화 트랜지스터(1170)는 상기 초기화 전압 라인과 제2 노드(N2) 사이에 직렬 연결된 두 개의 트랜지스터들(T15, T16)을 포함하는 듀얼 게이트 구조를 가질 수 있다.
한편, 유기 발광 표시 장치의 화소(1100)에서, 구동 트랜지스터(1130)가 오프-바이어스 상태로 초기화될 때, 초기화 전압(VINIT)의 전압 레벨 및/또는 제1 전원 전압(ELVDD)의 전압 레벨을 조절함으로써, 구동 트랜지스터(1130)의 게이트-소스 전압이 구동 트랜지스터(1130)의 동작 특성에 따라 0V, 양의 전압 또는 음의 전압으로 조절될 수 있다.
도 19는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 19를 참조하면, 유기 발광 표시 장치의 화소(1200)는 스캔 트랜지스터(1210), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1230), 보상 트랜지스터(1250), 유기 발광 다이오드(OLED), 초기화 트랜지스터(1270), 및 발광 제어 트랜지스터(1290)를 포함할 수 있다. 도 19의 화소(1200)는, 발광 제어 트랜지스터(1290)를 더 포함하는 것을 제외하고, 도 18의 화소(1100)와 유사한 구성 및 동작을 가질 수 있다.
도 20은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 21은 도 20의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 20을 참조하면, 유기 발광 표시 장치의 화소(1300)는 스캔 트랜지스터(1310), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1330), 보상 트랜지스터(1350), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(1370)를 포함할 수 있다. 도 20의 화소(1300)는, 초기화 트랜지스터(1370)가 제1 및 제2 전원 전압들(ELVDD, ELVSS)과 다른 별도의 초기화 전압(VINIT)과 제3 노드(N3) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다.
초기화 트랜지스터(1370)는 초기화 제어 신호(GI)에 응답하여 제3 노드(N3)에 초기화 전압 라인을 통하여 인가되는 초기화 전압(VINIT)을 전송할 수 있다. 초기화 트랜지스터(1370)는 초기화 제어 신호(GI)가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 단자를 가지는 트랜지스터(T17)로 구현될 수 있다.
일 실시예에서, 도 21에 도시된 바와 같이, 초기화 전압 라인을 통하여 인가되는 초기화 전압(VINIT)은 초기화 구간(TINIT) 동안 제1 전압 레벨을 가지고, 데이터 기입 구간(TWRITE) 후의 애노드 초기화 구간(TINIT2) 동안 상기 제1 전압 레벨과 다른 제2 전압 레벨을 가질 수 있다. 예를 들어, 초기화 구간(TINIT) 동안, 제1 전원 전압(ELVDD)은 제2 ELVDD 전압 레벨(예를 들어, 약 6V)을 가지고, 초기화 전압(VINIT) 또한 상기 제2 ELVDD 전압 레벨과 동일한 제1 전압 레벨(예를 들어, 약 6V)을 가질 수 있다. 이에 따라, 초기화 구간(TINIT) 동안, 구동 트랜지스터(1330)는 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 한편, 유기 발광 표시 장치의 화소(1300)에서, 데이터 기입 구간(TWRITE) 후의 애노드 초기화 구간(TINIT2) 동안, 유기 발광 다이오드(OLED)의 애노드가 상기 제2 전압 레벨의 초기화 전압(VINIT)에 의해 다시 초기화될 수 있다. 예를 들어, 초기화 전압(VINIT)의 상기 제2 전압 레벨은 제2 전원 전압(ELVSS)의 제2 ELVSS 전압 레벨(예를 들어, 약 13V)와 동일한 전압 레벨(예를 들어, 약 13V)일 수 있다. 이와 같이, 데이터 기입 구간(TWRITE) 후의 애노드 초기화 구간(TINIT2) 동안 유기 발광 다이오드(OLED)의 애노드가 다시 초기화됨으로써, 유기 발광 표시 장치에 포함된 화소들의 휘도 균일도가 더욱 향상될 수 있다.
도 22는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 22를 참조하면, 유기 발광 표시 장치의 화소(1400)는 스캔 트랜지스터(1410), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1430), 보상 트랜지스터(1450), 유기 발광 다이오드(OLED), 초기화 트랜지스터(1470), 및 발광 제어 트랜지스터(1490)를 포함할 수 있다. 도 22의 화소(1400)는, 발광 제어 트랜지스터(1490)를 더 포함하는 것을 제외하고, 도 20의 화소(1300)와 유사한 구성 및 동작을 가질 수 있다.
도 23은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이고, 도 24는 도 23의 유기 발광 표시 장치의 화소의 동작을 설명하기 위한 타이밍도이다.
도 23을 참조하면, 유기 발광 표시 장치의 화소(1500)는 스캔 트랜지스터(1510), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1530), 보상 트랜지스터(1550), 유기 발광 다이오드(OLED), 및 초기화 트랜지스터(1570)를 포함할 수 있다. 도 23의 화소(1500)는, 초기화 트랜지스터(1570)가 데이터 라인(EL)과 제3 노드(N3) 사이에 연결된 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다.
유기 발광 표시 장치의 화소(1500)에서, 초기화 전압(VOFF/VAINIT)은 데이터 라인(DL)을 통하여 인가될 수 있다. 이를 위하여, 유기 발광 표시 장치는 각 데이터 라인(DL)마다 초기화 인에이블 신호(OFF_ENB)에 응답하여 데이터 라인(DL)에 초기화 전압(VOFF/VAINIT)을 선택적으로 인가하는 초기화 전압 인가 트랜지스터(1580)를 포함할 수 있다. 일 실시예에서, 초기화 전압 인가 트랜지스터(1580)는 두 개의 트랜지스터들(T20, T21)을 포함하는 듀얼 게이트 구조를 가질 수 있다.
또한, 초기화 트랜지스터(1570)는 초기화 제어 신호(GI)에 응답하여 제3 노드(N3)에 데이터 라인(DL)을 통하여 인가되는 초기화 전압(VOFF/VAINIT)을 전송할 수 있다. 초기화 트랜지스터(1570)는 초기화 제어 신호(GI)가 인가되는 게이트, 데이터 라인(DL)에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 단자를 가지는 트랜지스터(T19)로 구현될 수 있다.
일 실시예에서, 도 24에 도시된 바와 같이, 초기화 인에이블 신호(OFF_ENB)는 초기화 구간(TINIT) 동안 및 데이터 기입 구간(TWRITE) 후의 애노드 초기화 구간(TINIT2) 동안 로우 레벨을 가질 수 있고, 초기화 전압 인가 트랜지스터(1580)는 이러한 초기화 인에이블 신호(OFF_ENB)에 응답하여 초기화 구간(TINIT) 동안 및 애노드 초기화 구간(TINIT2) 동안 턴-온될 수 있다. 한편, 초기화 전압 인가 트랜지스터(1580)를 통하여 데이터 라인(DL)에 인가되는 초기화 전압(VOFF/VAINIT)은 초기화 구간(TINIT) 동안 제1 전원 전압(ELVDD)의 제2 ELVDD 전압 레벨(예를 들어, 약 6V)과 동일한 전압 레벨의 오프 전압(VOFF)일 수 있고, 애노드 초기화 구간(TINIT2) 동안 제2 전원 전압(ELVSS)의 제2 ELVSS 전압 레벨(예를 들어, 약 13V)과 동일한 전압 레벨의 애노드 초기화 전압(VAINIT)일 수 있다. 한편, 초기화 구간(TINIT) 동안 및 애노드 초기화 구간(TINIT2) 동안, 데이터 드라이버에 의해 데이터 라인(DL)에 특정한 전압(V_DL)이 인가되지 않고, 데이터 라인(DL)은 상기 데이터 드라이버에 대하여 고 임피던스(HI-Z) 상태를 가질 수 있다. 이에 따라, 초기화 구간(TINIT) 동안, 구동 트랜지스터(1530)는 약 0V의 게이트-소스 전압 및 약 0V의 드레인-소스 전압이 인가되는 오프-바이어스 상태로 초기화될 수 있다. 또한, 데이터 기입 구간(TWRITE) 후의 애노드 초기화 구간(TINIT2) 동안, 유기 발광 다이오드(OLED)의 애노드가 애노드 초기화 전압(VAINIT)에 의해 다시 초기화될 수 있고, 이에 따라 유기 발광 표시 장치에 포함된 화소들의 휘도 균일도가 더욱 향상될 수 있다.
도 25는 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 화소를 나타내는 회로도이다.
도 25를 참조하면, 유기 발광 표시 장치의 화소(1600)는 스캔 트랜지스터(15610), 저장 커패시터(CST), 보상 커패시터(CVTH), 구동 트랜지스터(1630), 보상 트랜지스터(1650), 유기 발광 다이오드(OLED), 및 제3 노드(N3)와 센싱 라인(SL) 사이에 연결된 센싱 트랜지스터(1670)를 포함할 수 있다. 도 25의 화소(1600)는, 센싱 트랜지스터(1670)가 초기화 트랜지스터로서 이용되는 것을 제외하고, 도 1의 화소(100)와 유사한 구성을 가질 수 있다. 센싱 트랜지스터(1670)는 센싱 신호(SENSE)에 응답하여 제3 노드(N3)를 센싱 라인(SL)에 선택적으로 연결할 수 있다. 예를 들어, 센싱 트랜지스터(1670)는 센싱 신호(SENSE)가 인가되는 게이트, 센싱 라인(SL)에 연결된 제1 단자, 및 제3 노드(N3)에 연결된 제2 단자를 가지는 트랜지스터(T22)로 구현될 수 있다. 한편, 센싱 트랜지스터(1670)는, 센싱 구간에서, 센싱 신호(SENSE)에 응답하여 제3 노드(N3)를 센싱 라인(SL)에 연결함으로써, 구동 트랜지스터(1630) 및/또는 유기 발광 다이오드(OLED)의 특성을 나타내는 전압 또는 전류가 센싱 라인(SL) 및 센싱 회로(1675)(예를 들어, 아날로그-디지털 변환기)를 통하여 측정되게 할 수 있다.
유기 발광 표시 장치의 화소(1600)에서, 초기화 전압(VOFF/VAINIT)은 센싱 라인(SL), 및 센싱 트랜지스터(1670)를 통하여 인가될 수 있다. 이를 위하여, 유기 발광 표시 장치는 각 센싱 라인(SL)마다 초기화 인에이블 신호(OFF_ENB)에 응답하여 센싱 라인(SL)에 초기화 전압(VOFF/VAINIT)을 선택적으로 인가하는 초기화 전압 인가 트랜지스터(1680)를 포함할 수 있다. 일 실시예에서, 초기화 전압 인가 트랜지스터(1680)는 두 개의 트랜지스터들(T23, T24)을 포함하는 듀얼 게이트 구조를 가질 수 있다. 한편, 도 25의 유기 발광 표시 장치의 화소(1600)의 동작은, 데이터 라인(DL)을 대신하여 센싱 라인(SL)이 이용되는 것을 제외하고, 도 23 및 도 24의 유기 발광 표시 장치의 화소(1500)의 동작과 유사할 수 있다.
도 26은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 나타내는 블록도이다.
도 26을 참조하면, 유기 발광 표시 장치(1700)는 복수의 화소들(PX)을 포함하는 표시 패널(1710), 화소들(PX)에 유지 전압(VSUS) 또는 데이터 전압(VDATA)을 제공하는 데이터 드라이버(1730), 화소들(PX)에 스캔 신호(SCAN)를 제공하는 스캔 드라이버(1750), 화소들(PX)에 보상 제어 신호(GC), 초기화 제어 신호(GI), 및/또는 발광 제어 신호(EM)를 제공하는 컨트롤 드라이버(1770), 및 데이터 드라이버(1730), 스캔 드라이버(1750) 및 컨트롤 드라이버(1770)를 제어하는 타이밍 컨트롤러(1790)를 포함할 수 있다.
유기 발광 표시 장치(1700)에서, 각 화소(PX)의 구동 트랜지스터가 오프-바이어스 상태로 초기화됨으로써 상기 구동 트랜지스터에 가해지는 스트레스를 최소화될 수 있다. 또한, 유기 발광 표시 장치(1700)에서, 각 화소(PX)의 구동 트랜지스터의 문턱 전압이 보상되기 시작될 때, 구동 트랜지스터의 게이트의 전압이 일정한 전압으로 고정됨으로써, 보상 커패시터에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있고, 따라서 구동 트랜지스터의 문턱 전압이 정확하게 보상될 수 있다. 게다가, 유기 발광 표시 장치(1700)에서, 각 화소(PX)의 유기 발광 다이오드의 애노드의 전압이 유기 발광 다이오드의 발광 전 일정하게 유지됨으로써, 유기 발광 표시 장치(1700)의 휘도 균일도가 향상될 수 있다.
도 27은 본 발명의 실시예들에 따른 유기 발광 표시 장치를 포함하는 전자 기기를 나타내는 블록도이다.
도 27을 참조하면, 전자 기기(1800)는 프로세서(1810), 메모리 장치(1820), 저장 장치(1830), 입출력 장치(1840), 파워 서플라이(1850) 및 유기 발광 표시 장치(1860)를 포함할 수 있다. 전자 기기(1800)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
프로세서(1810)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(1810)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1810)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 실시예에 따라서, 프로세서(1810)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1820)는 전자 기기(1800)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(1820)는 EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1830)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1840)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단, 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1850)는 전자 기기(1800)의 동작에 필요한 파워를 공급할 수 있다. 유기 발광 표시 장치(1860)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
유기 발광 표시 장치(1800)에서, 각 화소의 구동 트랜지스터가 오프-바이어스 상태로 초기화됨으로써 상기 구동 트랜지스터에 가해지는 스트레스를 최소화될 수 있다. 또한, 유기 발광 표시 장치(1800)에서, 각 화소의 구동 트랜지스터의 문턱 전압이 보상되기 시작될 때, 구동 트랜지스터의 게이트의 전압이 일정한 전압으로 고정됨으로써, 보상 커패시터에 저장되는 문턱 전압 보상 전압의 초기 전압 레벨이 일정할 수 있고, 따라서 구동 트랜지스터의 문턱 전압이 정확하게 보상될 수 있다. 게다가, 유기 발광 표시 장치(1800)에서, 각 화소의 유기 발광 다이오드의 애노드의 전압이 유기 발광 다이오드의 발광 전 일정하게 유지됨으로써, 유기 발광 표시 장치(1800)의 휘도 균일도가 향상될 수 있다.
실시예에 따라, 전자 기기(1800)는 디지털 TV(Digital Television), 3D TV, 개인용 컴퓨터(Personal Computer; PC), 가정용 전자기기, 노트북 컴퓨터(Laptop Computer), 태블릿 컴퓨터(Table Computer), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 내비게이션(Navigation) 등과 같은 유기 발광 표시 장치(1060)를 포함하는 임의의 전자 기기일 수 있다.
본 발명은 임의의 유기 발광 표시 장치 및 이를 포함하는 전자 기기에 적용될 수 있다. 예를 들어, 본 발명은 TV, 디지털 TV, 3D TV, PC, 가정용 전자기기, 노트북 컴퓨터, 태블릿 컴퓨터, 휴대폰, 스마트 폰, PDA, PMP, 디지털 카메라, 음악 재생기, 휴대용 게임 콘솔, 내비게이션 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소
110: 스캔 트랜지스터
CST: 저장 커패시터
CVTH: 보상 커패시터
130: 구동 트랜지스터
150: 보상 트랜지스터
OLED: 유기 발광 다이오드
170: 초기화 트랜지스터

Claims (20)

  1. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하여 상기 제2 노드 및 상기 제3 노드를 상기 초기화 전압으로 초기화하고,
    상기 초기화 트랜지스터는, 상기 저장 커패시터에 데이터 전압이 기입되는 데이터 기입 구간 동안, 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제3 노드를 상기 초기화 전압으로 다시 초기화하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  2. 제1 항에 있어서, 상기 초기화 구간 동안, 상기 구동 트랜지스터가 오프-바이어스 상태로 초기화되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  3. 제1 항에 있어서, 상기 초기화 전압은 상기 제1 전원 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  4. 제3 항에 있어서, 상기 보상 트랜지스터는 상기 제2 노드와 상기 제3 노드 사이에 직렬 연결된 적어도 두 개의 트랜지스터들을 포함하고,
    상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 적어도 두 개의 트랜지스터들 사이에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  5. 제3 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  6. 삭제
  7. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    상기 초기화 전압은 상기 제1 전원 전압이고,
    상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  8. 제7 항에 있어서, 상기 초기화 트랜지스터는 상기 제1 전원 전압과 상기 제2 노드 사이에 직렬 연결된 적어도 두 개의 트랜지스터들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  9. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    상기 초기화 전압은 상기 제2 전원 전압인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  10. 제9 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제2 전원 전압에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  11. 제9 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 제2 전원 전압에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  12. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    상기 초기화 전압은 상기 제1 전원 전압 및 상기 제2 전원 전압과 다른 전압이고, 초기화 전압 라인을 통하여 인가되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  13. 제12 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 상기 제2 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  14. 제12 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 초기화 전압 라인에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  15. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    상기 초기화 전압은 상기 데이터 라인을 통하여 인가되는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  16. 제15 항에 있어서, 상기 초기화 트랜지스터는 상기 초기화 제어 신호가 인가되는 게이트, 상기 데이터 라인에 연결된 제1 단자, 및 상기 제3 노드에 연결된 제2 단자를 가지는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  17. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    상기 초기화 전압은 센싱 라인을 통하여 인가되고,
    상기 초기화 트랜지스터는 상기 제3 노드와 상기 센싱 라인 사이에 연결된 센싱 트랜지스터인 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  18. 스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하고,
    발광 제어 신호에 응답하여 상기 제3 노드와 상기 유기 발광 다이오드를 선택적으로 연결하는 발광 제어 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  19. 스캔 신호에 응답하여 턴-온되고, 데이터 라인과 제1 노드 사이에 직렬 연결된 제1 및 제2 트랜지스터들;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 제1 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 제2 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 제3 노드에 연결된 제2 단자를 가지는 제3 트랜지스터;
    보상 제어 신호에 응답하여 턴-온되고, 상기 제2 노드와 상기 제3 노드 사이에 직렬 연결된 제4 및 제5 트랜지스터들;
    초기화 제어 신호가 인가되는 게이트, 상기 제1 전원 전압에 연결된 제1 단자, 및 상기 제4 및 제5 트랜지스터들 사이의 제4 노드에 연결된 제2 단자를 가지는 제6 트랜지스터; 및
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드를 포함하고,
    초기화 구간 동안, 상기 제4, 제5 및 제6 트랜지스터들은 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 제1 전원 전압을 전송하여 상기 제2 노드 및 상기 제3 노드를 상기 제1 전원 전압으로 초기화하고,
    상기 제6 트랜지스터는, 상기 제1 커패시터에 데이터 전압이 기입되는 데이터 기입 구간 동안, 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제3 노드를 상기 제1 전원 전압으로 다시 초기화하는 것을 특징으로 하는 유기 발광 표시 장치의 화소.
  20. 복수의 화소들을 포함하는 유기 발광 표시 장치에 있어서, 상기 복수의 화소들 각각은,
    스캔 신호에 응답하여 데이터 라인과 제1 노드를 연결하는 스캔 트랜지스터;
    상기 제1 노드와 제1 전원 전압 사이에 연결된 저장 커패시터;
    상기 제1 노드와 제2 노드 사이에 연결된 보상 커패시터;
    상기 제2 노드에 연결된 게이트, 상기 제1 전원 전압에 연결된 소스, 및 제3 노드에 연결된 드레인을 가지는 구동 트랜지스터;
    보상 제어 신호에 응답하여 상기 제2 노드와 상기 제3 노드를 연결하는 보상 트랜지스터;
    상기 제3 노드와 제2 전원 전압 사이에 연결된 유기 발광 다이오드; 및
    초기화 제어 신호에 응답하여 초기화 전압을 전송하는 초기화 트랜지스터를 포함하고,
    초기화 구간 동안, 상기 보상 트랜지스터 및 상기 초기화 트랜지스터는 상기 보상 제어 신호 및 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제2 노드 및 상기 제3 노드에 상기 초기화 전압을 전송하여 상기 제2 노드 및 상기 제3 노드를 상기 초기화 전압으로 초기화하고,
    상기 초기화 트랜지스터는, 상기 저장 커패시터에 데이터 전압이 기입되는 데이터 기입 구간 동안, 상기 초기화 제어 신호에 응답하여 턴-온되어 상기 제3 노드를 상기 초기화 전압으로 다시 초기화하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020150150483A 2015-10-28 2015-10-28 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치 Active KR102432801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150150483A KR102432801B1 (ko) 2015-10-28 2015-10-28 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US15/158,515 US10255855B2 (en) 2015-10-28 2016-05-18 Pixel of an organic light emitting diode display device and organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150150483A KR102432801B1 (ko) 2015-10-28 2015-10-28 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20170049787A KR20170049787A (ko) 2017-05-11
KR102432801B1 true KR102432801B1 (ko) 2022-08-17

Family

ID=58635074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150150483A Active KR102432801B1 (ko) 2015-10-28 2015-10-28 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10255855B2 (ko)
KR (1) KR102432801B1 (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102741699B1 (ko) * 2016-08-30 2024-12-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 구동방법
CN106710523B (zh) * 2017-03-21 2019-03-12 昆山国显光电有限公司 有机发光显示器的驱动方法
CN106935193A (zh) * 2017-05-12 2017-07-07 京东方科技集团股份有限公司 Oled驱动补偿电路、oled显示面板及其驱动方法
CN107680535B (zh) * 2017-09-29 2019-10-25 深圳市华星光电半导体显示技术有限公司 Amoled显示面板的扫描驱动系统
JP7116539B2 (ja) * 2017-11-27 2022-08-10 株式会社ジャパンディスプレイ 表示装置
KR102518747B1 (ko) * 2017-12-28 2023-04-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102562071B1 (ko) * 2017-12-29 2023-08-01 엘지디스플레이 주식회사 서브픽셀, 데이터 구동 회로 및 디스플레이 장치
KR102460558B1 (ko) * 2018-01-04 2022-10-31 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP7118130B2 (ja) * 2018-02-20 2022-08-15 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN108538247A (zh) 2018-04-23 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示设备
CN108777131B (zh) * 2018-06-22 2020-04-03 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法
CN109979377B (zh) * 2018-06-27 2021-01-15 友达光电股份有限公司 像素电路与显示装置
KR102591768B1 (ko) 2018-07-17 2023-10-20 삼성디스플레이 주식회사 표시 장치
KR102544555B1 (ko) * 2018-08-02 2023-06-19 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN110867164B (zh) * 2018-08-28 2021-02-19 上海和辉光电股份有限公司 像素补偿电路以及显示装置
CN110910815A (zh) * 2018-09-14 2020-03-24 群创光电股份有限公司 电子装置
KR102693495B1 (ko) * 2018-10-08 2024-08-12 삼성디스플레이 주식회사 표시 장치
US11062653B2 (en) * 2018-10-23 2021-07-13 Novatek Microelectronics Corp. Display apparatus and operation method for display panel thereof
CN112703551A (zh) * 2018-11-23 2021-04-23 深圳市柔宇科技股份有限公司 一种像素电路、驱动方法及显示面板
US12136394B2 (en) * 2019-04-19 2024-11-05 Apple Inc. Systems and methods for external off-time pixel sensing
CN110136646A (zh) * 2019-05-29 2019-08-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
KR102731318B1 (ko) * 2019-08-16 2024-11-19 삼성디스플레이 주식회사 화소 회로
KR102761331B1 (ko) * 2019-10-24 2025-02-04 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR102710739B1 (ko) 2019-10-25 2024-09-30 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102715248B1 (ko) * 2019-11-11 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102636598B1 (ko) * 2019-12-13 2024-02-13 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
KR102744869B1 (ko) * 2020-02-06 2024-12-23 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR102734877B1 (ko) 2020-03-10 2024-11-28 삼성디스플레이 주식회사 화소 회로
KR102814635B1 (ko) 2020-05-28 2025-06-02 삼성디스플레이 주식회사 표시 장치
KR102749096B1 (ko) * 2020-06-02 2025-01-02 삼성디스플레이 주식회사 표시 장치
TWI754478B (zh) * 2020-06-10 2022-02-01 友達光電股份有限公司 畫素電路
KR102791842B1 (ko) 2020-07-23 2025-04-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102773247B1 (ko) 2020-07-23 2025-02-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR102782272B1 (ko) * 2020-10-23 2025-03-17 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
CN112216244B (zh) * 2020-10-30 2022-04-29 武汉天马微电子有限公司 显示面板及其驱动方法和显示模组
KR102827756B1 (ko) 2021-06-10 2025-07-02 삼성디스플레이 주식회사 화소 및 표시 장치
CN113421525B (zh) * 2021-06-21 2022-12-09 福州京东方光电科技有限公司 像素驱动电路、显示面板、显示设备和驱动控制方法
KR102888226B1 (ko) * 2021-10-06 2025-11-20 삼성디스플레이 주식회사 화소 및 화소를 포함하는 표시 장치
KR20230139915A (ko) 2022-03-25 2023-10-06 삼성디스플레이 주식회사 표시 장치
KR20230168653A (ko) 2022-06-07 2023-12-15 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN115331615B (zh) * 2022-08-29 2023-11-21 惠科股份有限公司 驱动电路及显示面板
WO2024048268A1 (ja) * 2022-08-30 2024-03-07 ソニーセミコンダクタソリューションズ株式会社 表示装置、電子機器及び表示装置の駆動方法
KR20240040188A (ko) 2022-09-20 2024-03-28 삼성디스플레이 주식회사 화소, 표시 장치 및 표시 장치의 구동 방법
KR20240043882A (ko) 2022-09-27 2024-04-04 삼성디스플레이 주식회사 화소, 표시 장치, 컨트롤러 및 바이어스 전원 라인을 포함하는 표시 장치의 구동 방법
CN115588397B (zh) * 2022-10-26 2024-10-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
KR20250085896A (ko) * 2023-12-05 2025-06-13 삼성디스플레이 주식회사 화소 및 이를 구비하는 표시 장치
WO2025213474A1 (zh) * 2024-04-12 2025-10-16 京东方科技集团股份有限公司 像素电路、驱动方法及显示装置
EP4685782A1 (en) * 2024-07-23 2026-01-28 Samsung Display Co., Ltd. Pixel circuit, display device including the pixel circuit and electronic device including the pixel circuit
EP4685784A1 (en) * 2024-07-26 2026-01-28 Samsung Display Co., Ltd. Pixel circuit, display device including the pixel circuit, and electronic device including the display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148236B2 (en) * 2007-11-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing thereof
KR101073281B1 (ko) 2010-05-10 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101162853B1 (ko) 2010-06-01 2012-07-06 삼성모바일디스플레이주식회사 화소를 포함하는 유기전계발광 표시장치 및 이를 이용한 구동방법
KR101645404B1 (ko) 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
KR101674479B1 (ko) 2010-08-10 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20130141153A (ko) 2012-06-15 2013-12-26 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2014109707A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 電気光学装置の駆動方法および電気光学装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
KR101082234B1 (ko) * 2010-05-13 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
US20170124954A1 (en) 2017-05-04
US10255855B2 (en) 2019-04-09
KR20170049787A (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
KR102432801B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
US11017723B2 (en) Pixel and related organic light emitting diode display device
KR102715248B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102772693B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102880006B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102765391B1 (ko) 유기 발광 표시 장치의 표시 패널 및 유기 발광 표시 장치
KR102783671B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102661651B1 (ko) 화소 및 이를 포함하는 표시 장치 및 화소
CN111179856B (zh) 显示装置
KR102761308B1 (ko) 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
KR102503156B1 (ko) 유기 발광 표시 장치의 구동 방법, 및 유기 발광 표시 장치
KR102555805B1 (ko) 표시 패널의 화소 및 표시 장치
KR102661852B1 (ko) 센싱 동작을 수행하는 표시 장치
KR102490147B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102760360B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR102150022B1 (ko) 리페어 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR102512227B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20190027057A (ko) 표시 장치 및 화소
US10395603B2 (en) Display device and electronic device having the same
US10950180B2 (en) Pixel and organic light emitting display device having the same
KR102372103B1 (ko) 유기 발광 표시 장치의 화소 및 유기 발광 표시 장치
KR20250044536A (ko) 표시 장치의 화소 및 표시 장치
KR20250043660A (ko) 표시 장치의 화소 및 표시 장치
US20260031037A1 (en) Pixel of a display device and display device
KR20260016778A (ko) 표시 장치의 화소 및 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151028

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200909

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151028

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211117

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220517

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220810

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220811

End annual number: 3

Start annual number: 1

PG1601 Publication of registration