[go: up one dir, main page]

KR102566201B1 - 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법 - Google Patents

반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법 Download PDF

Info

Publication number
KR102566201B1
KR102566201B1 KR1020217018302A KR20217018302A KR102566201B1 KR 102566201 B1 KR102566201 B1 KR 102566201B1 KR 1020217018302 A KR1020217018302 A KR 1020217018302A KR 20217018302 A KR20217018302 A KR 20217018302A KR 102566201 B1 KR102566201 B1 KR 102566201B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
cleaning
lpd
polishing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217018302A
Other languages
English (en)
Other versions
KR20210084633A (ko
Inventor
타카히로 나가사와
마사히로 무라카미
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20210084633A publication Critical patent/KR20210084633A/ko
Application granted granted Critical
Publication of KR102566201B1 publication Critical patent/KR102566201B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H10P74/203—
    • H10P74/23—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/94—Investigating contamination, e.g. dust
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H10P70/15—
    • H10P90/129—

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

연마면을 갖는 반도체 웨이퍼의 평가 방법으로서, 상기 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 포함하고, 상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하고, 상기 측정에 의해 얻어진 측정 결과에 기초하여 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하는 반도체 웨이퍼의 평가 방법이 제공된다.

Description

반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법
본 출원은, 2018년 12월 27일 출원의 일본특허출원 2018-245448호의 우선권을 주장하고, 그의 전체 기재는, 여기에 특히 개시로서 원용된다.
본 발명은, 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법에 관한 것으로, 상세하게는, 연마면을 갖는 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 연마면을 갖는 반도체 웨이퍼의 제조 공정 관리 방법에 관한 것이다.
반도체 웨이퍼를 평가하기 위한 장치로서, 레이저 표면 검사 장치가 폭넓게 이용되고 있다(예를 들면 일본공개특허공보 2016-212009호(그의 전체 기재는, 여기에 특히 개시로서 원용된다) 참조).
일본공개특허공보 2016-212009호
레이저 표면 검사 장치에 의한 평가는, 평가 대상의 반도체 웨이퍼의 표면에 빛을 입사시키고, 이 표면으로부터의 방사광(산란광 및 반사광)을 검출함으로써, 반도체 웨이퍼의 결함·이물의 유무나 사이즈를 평가하는 것이다.
반도체 웨이퍼 중에서, 폴리시드 웨이퍼(polished wafer)는, 연마 공정을 포함하는 각종 공정을 거쳐 제조되는 반도체 웨이퍼로서, 그의 표면(최표면)은 연마면이다. 여기에서 연마면이란, 경면 연마(경면 마무리라고도 불림)가 실시된 면을 말하는 것으로 한다. 연마면에는, 각종의 결함·이물이 존재할 수 있다. 그들 결함·이물은 발생 원인이 상이하기 때문에, 저감하기 위한 대책(재가공, 공정 관리 등)도 상이하다. 그 때문에, 연마면에 존재하는 결함·이물의 종류를 판별할 수 있으면, 종류에 따른 대책을 실시함으로써, 결함이나 이물이 적은 폴리시드 웨이퍼를 제공하는 것이 가능해진다.
본 발명의 일 실시 형태는, 폴리시드 웨이퍼의 연마면에 존재하는 결함·이물의 종류를 판별 가능한 새로운 평가 방법을 제공한다.
폴리시드 웨이퍼의 연마면에 존재하는 결함·이물은, 일반적으로, 파티클(Particle)과 PID(Polished Induced Defect)로 크게 구별된다. 파티클은 연마면에 부착되어 있는 이물이고, PID는 연마 공정에 있어서 도입된 볼록 형상의 결함이다. 파티클은 연마면의 표면에 부착된 이물이기 때문에, 종래, 반도체 웨이퍼에 통상 실시되는 세정 처리에 의해 용이하게 제거 가능하다고 생각되고 있었다. 이에 대하여, PID는 결함이기 때문에, 그러한 세정 처리에 의해서는 제거되지 않는다. 그래서, 파티클과 PID를 판별하기 위해, 어느 세정 공정의 전에는 LPD(Light Point　Defect)로서 측정되지만 그 세정 공정의 후에는 측정되지 않는 것을 파티클, 그 세정 공정의 전도 후도 LPD로서 측정되는 것을 PID라고 판별하는 것을 생각할 수 있다. 그러나 본 발명자들은 검토를 거듭하는 중, 예를 들면 동일한 세정액을 반복 사용하여 세정액이 열화함으로써, 어느 세정 공정의 세정력이 저하하면, 그 세정 공정 후에 잔류하는 파티클의 수가 증가하는 현상이 발생하는 것을 새롭게 발견했다. 이 점에 관하여, 본 발명자들은, 어느 세정 공정(검토 대상의 세정 공정)에 의해 제거되는 파티클을 「통상 파티클(Normal Particle)」, 어느 세정 공정의 후에 잔류하고 있는 파티클을 「고착 파티클(Firmly-adherent particle)」이라고 분류하는 것으로 했다. 통상 파티클과 고착 파티클을 판별할 수 있으면, 예를 들면 고착 파티클의 수를 지표로 하는 것 등에 의해, 어느 세정 공정의 세정력의 저하를 검지할 수 있고, 예를 들면, 그 세정 공정에서 사용되고 있는 세정액을 교환해야 할 시기를 파악하는 것이 가능해진다. 단, 어느 세정 공정의 후에 LPD로서 측정되는 결함·이물은, 고착 파티클에 한정되지 않고, PID일 가능성도 있다. 따라서, 상기와 같이 하여 세정 공정의 세정력의 저하를 검지하기 위해서는, 고착 파티클과 PID를 판별할 수 있는 것도 요구된다.
이상을 감안하여 본 발명자들은, PID와 통상 파티클과 고착 파티클을 판별하기 위해 추가로 예의 검토를 거듭한 결과, 이하의 평가 방법을 완성시켰다.
즉, 본 발명의 일 실시 형태는,
연마면을 갖는 반도체 웨이퍼의 평가 방법으로서,
상기 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 포함하고,
상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하고,
상기 측정에 의해 얻어진 측정 결과에 기초하여, 하기 판별 기준:
표 A
측정 결과 결함 또는 이물의 종류
상기 세정 공정의 전의 검출 사이즈 X와 상기 세정 공정의 후의 검출 사이즈 Y가, X＜Y의 관계를 충족하는 LPD PID
상기 세정 공정의 전에는 검출되지만, 상기 세정 공정의 후에는 검출되지 않는 LPD 통상 파티클
상기 세정 공정의 전의 검출 사이즈 X와 상기 세정 공정의 후의 검출 사이즈 Y가, X≥Y의 관계를 충족하는 LPD 고착 파티클
에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하는, 반도체 웨이퍼의 평가 방법(이하, 간단히 「평가 방법」이라고도 기재함),
에 관한 것이다.
「통상 파티클」은, 상기와 같이, 어느 세정 공정(검토 대상의 세정 공정)에 의한 세정에 의해 제거할 수 있는 이물이다. 상기 평가 방법에서는, 상기의 세정 공정의 전에는 검출되지만 상기 세정 공정 후에는 검출되지 않는 LPD를, 「통상 파티클」이라고 판별한다.
이에 대하여, 상기의 세정 공정에 의해서는 제거되지 않는 결함·이물은, 「고착 파티클」 및 「PID」이다. 상기의 세정 공정에서는 제거되지 않기 때문에, 모두 LPD로서 측정된다.
단, 본 발명자들의 검토에 의해, 「고착 파티클」은, 세정 공정의 전후에서 검출 사이즈가 변하지 않거나, 또는 세정 공정 후에 검출 사이즈가 작아지는 것이 판명되었다. 고착 파티클은, 세정 공정에 의해, 그의 일부가 용해하여 작아지는 경우가 있는 것이 이유라고 추론된다.
한편, 본 발명자들의 검토에 의해, 「PID」는, 고착 파티클과 달리, 세정 공정 후의 검출 사이즈가 세정 공정 전의 검출 사이즈보다 커지는 것도 판명되었다. 이는, 세정 공정에 의해 연마면이 에칭될 때에 PID가 마스크와 같은 역할을 발휘하여 선택적으로 남겨지는 것이 이유라고 추론된다.
이상의 본 발명자들의 검토에 의해 새롭게 판명된 현상에 기초하여 결정된 상기의 표 A에 나타내는 판별 기준에 의하면, 「PID」와 「통상 파티클」과 「고착 파티클」을 판별하는 것이 가능해진다. 그 결과, 예를 들면, 세정 공정의 세정력의 저하를 검지할 수 있다. 이에 따라, 세정액의 교환의 필요성을 판단하는 것이나, 세정 공정 후의 반도체 웨이퍼를 재세정해야 할지 아닌지를 판정하는 것이 가능해진다. 또한, 예를 들면 LPD로서 측정된 PID의 수를 지표로 하는 것 등에 의해, 재연마의 필요성이나 연마 공정의 공정 관리의 필요 여부를 판정하는 것도 가능해진다.
일 실시형태에서는, 상기 세정 공정은, 1종 이상의 무기산 함유 세정액에 의한 세정 공정일 수 있다.
일 실시 형태에서는, 상기 세정 공정은, HF 세정과 SC-1 세정을 포함할 수 있다.
본 발명의 일 실시 형태는,
반도체 웨이퍼에 경면 연마를 실시하여 연마면을 형성하는 것,
상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것,
상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및,
상기 측정에 의해 얻어진 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것,
을 포함하고,
상기 판별의 결과에 기초하여 양품이라고 판정된 반도체 웨이퍼를 제품으로서 출하하기 위한 준비 공정에 부치는 것
을 추가로 포함하는, 연마면을 갖는 반도체 웨이퍼의 제조 방법(이하, 간단히 「제조 방법」이라고도 기재함),
에 관한 것이다.
일 실시 형태에서는, 상기 제조 방법은, 상기 판별의 결과, 불량품이라고 판정된 반도체 웨이퍼를 재가공 공정에 부치는 것 및, 상기 재가공 공정 후의 반도체 웨이퍼를 제품으로서 출하하기 위한 준비 공정에 부치는 것을 추가로 포함할 수 있다.
일 실시 형태에서는, 상기 재가공 공정은, 연마 공정 및 세정 공정으로 이루어지는 군으로부터 선택되는 적어도 1개의 공정일 수 있다.
본 발명의 일 실시 형태는,
반도체 웨이퍼의 제조 공정 관리 방법으로서,
관리 대상의 제조 공정은,
반도체 웨이퍼에 경면 연마를 실시하여 연마면을 형성하는 연마 공정을 행하는 것 및,
상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것,
을 포함하고,
상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및,
상기 측정에 의해 얻어진 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것,
을 포함하고,
상기 판별의 결과에 기초하여, 상기 연마 공정의 관리 및 상기 세정 공정의 관리의 한쪽 또는 양쪽의 필요성을 판정하는 것,
을 추가로 포함하는, 반도체 웨이퍼의 제조 공정 관리 방법(이하, 간단히 「관리 방법」이라고도 기재함),
에 관한 것이다.
일 실시 형태에서는, 상기 세정 공정의 관리는, 상기 세정 공정에서 사용되는 세정액의 1종 이상을 교환하는 것을 포함할 수 있다.
본 발명의 일 실시 형태에 의하면, 폴리시드 웨이퍼의 연마면에 존재하는 각종 결함·이물의 종류를 판별하는 것이 가능해진다.
(발명을 실시하기 위한 형태)
[반도체 웨이퍼의 평가 방법］
본 발명의 일 실시 형태는, 연마면을 갖는 반도체 웨이퍼의 평가 방법으로서, 상기 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 포함하고, 상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하고, 상기 측정에 의해 얻어진 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하는 반도체 웨이퍼의 평가 방법에 관한 것이다.
이하, 상기 평가 방법에 대해서, 더욱 상세하게 설명한다.
＜평가 대상의 반도체 웨이퍼＞
상기 평가 방법에 의해 평가되는 반도체 웨이퍼는, 연마면(경면 연마가 실시된 면)을 갖는 반도체 웨이퍼, 즉 폴리시드 웨이퍼이다. 상기 반도체 웨이퍼는, 실리콘 웨이퍼 등의 각종 반도체 웨이퍼일 수 있다. 그의 직경은, 예를 들면 200㎜, 300㎜ 또는 450㎜일 수 있지만, 특별히 한정되지 않는다.
＜세정 공정＞
상기 평가 방법에서는, 평가 대상의 반도체 웨이퍼에 대해서, 세정 공정이 실시되기 전과 후에, 각각 레이저 표면 검사 장치에 의한 LPD 측정이 실시된다. 이들 2회의 LPD 측정의 사이에 행해지는 세정 공정은, 상기 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정이다. 이러한 세정 공정에서는, 세정액으로서, 1종 이상의 무기산을 함유하는 세정액 등의 반도체 웨이퍼의 세정에 통상 이용되는 세정액의 1종 또는 2종 이상을 사용할 수 있다. 무기산 함유 세정액으로서는, 불화 수소(HF), H2O2, 염산, 황산, 질산 등의 무기산의 1종 이상을 포함하는 수용액을 들 수 있다. 세정액의 무기산 농도는, 반도체 웨이퍼의 세정에 통상 이용되는 농도일 수 있고, 특별히 한정되지 않는다. 일 실시 형태에서는, 2회의 LPD 측정의 사이에 행해지는 세정 공정은, HF 세정과 SC-1 세정을 포함할 수 있다. 「HF 세정」이란, 불화 수소산(불화 수소의 수용액)에 의한 세정 처리이고, 불화 수소산의 불화 수소의 농도는, 예를 들면 0.05∼5질량％일 수 있다. 「SC-1 세정(Standard Cleaning-1)」이란, 암모니아수, 과산화 수소수 및 H2O가 혼합된 SC1액에 의한 세정 처리이다. 암모니아수의 암모니아 농도는, 예를 들면 25∼35질량％일 수 있고, 과산화 수소수의 H2O2 농도는, 예를 들면 25∼35질량％일 수 있다. SC1액의 암모니아수, 과산화 수소수 및 H2O의 혼합비에 대해서는, 예를 들면, 과산화 수소수의 체적을 기준으로 하여(1로 하여), 암모니아수의 체적은 0.1∼1, 물의 체적은 5∼15일 수 있다. 또한, 세정은, 각 세정액에 웨이퍼를 침지함으로써 행할 수 있다. 각 세정액으로의 웨이퍼 침지 시간은, 예를 들면 0.5∼10분간으로 할 수 있지만, 요구되는 세정 레벨에 따라서 결정하면 좋고 특별히 한정되지 않는다.
＜LPD 측정＞
LPD 측정은, 레이저 표면 검사 장치를 이용하여 행해진다. 레이저 표면 검사 장치로서는, 광 산란식 표면 검사 장치, 면검기 등이라고도 불리는 반도체 웨이퍼의 표면을 검사하기 위한 장치로서 공지의 구성의 레이저 표면 검사 장치를, 하등 제한없이 이용할 수 있다. 레이저 표면 검사 장치는, 통상, 평가 대상의 반도체 웨이퍼의 표면을 레이저 광에 의해 주사하고, 방사광(산란광 또는 반사광)에 의해 웨이퍼 표면의 결함·이상을 LPD로서 검출한다. 또한, LPD로부터의 방사광을 측정함으로써, 결함·이상의 사이즈나 위치를 인식할 수 있다. 레이저광으로서는, 자외광, 가시광 등을 이용할 수 있고, 그의 파장은 특별히 한정되는 것은 아니다. 자외광이란, 400㎚ 미만의 파장역의 빛을 말하고, 가시광이란, 400∼600㎚의 파장역의 빛을 말하는 것으로 한다. 레이저 표면 검사 장치의 해석부는, 통상, 표준 입자의 사이즈와 표준 입자에 의해 초래되는 LPD의 사이즈의 상관식에 기초하여, 레이저 표면 검사 장치에 의해 검출된 LPD의 사이즈를 결함·이상의 사이즈로 변환한다. 이러한 변환을 행하는 해석부는, 통상, 변환 소프트를 탑재한 PC(Personal Computer)를 포함하고, 해석부의 구성은 공지이다. 표 A에 기재된 검출 사이즈란, LPD의 사이즈라도 좋고, 상기와 같이 변환된 결함·이상의 사이즈라도 좋다. 시판되고 있는 레이저 표면 검사 장치의 구체예로서는, KLA TENCOR사 제조 Surfscan 시리즈 SP1, SP2, SP3, SP5 등을 들 수 있다. 단, 이들 장치는 예시이며, 그 외의 레이저 표면 검사 장치도 사용 가능하다.
＜결함·이상의 판별＞
상기 평가 방법에서는, 상기 세정 공정의 전과 후에 각각 실시되는 LPD 측정의 결과에 기초하여, 하기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함·이물의 종류를 판별한다. 이 점에 관한 본 발명자들의 검토의 상세에 대해서는, 앞서 기재한 바와 같다.
표 A
측정 결과 결함 또는 이물의 종류
상기 세정 공정의 전의 검출 사이즈 X와 상기 세정 공정의 후의 검출 사이즈 Y가, X＜Y의 관계를 충족하는 LPD PID
상기 세정 공정의 전에는 검출되지만, 상기 세정 공정의 후에는 검출되지 않는 LPD 통상 파티클
상기 세정 공정의 전의 검출 사이즈 X와 상기 세정 공정의 후의 검출 사이즈 Y가, X≥Y의 관계를 충족하는 LPD 고착 파티클
이상 설명한 상기 평가 방법에 의하면, 「PID」와 「통상 파티클」과 「고착 파티클」을 판별할 수 있다.
[반도체 웨이퍼의 제조 방법]
본 발명의 일 실시 형태는, 반도체 웨이퍼에 경면 연마를 실시하여 연마면을 형성하는 것, 상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것, 상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및, 상기 측정에 의해 얻어진 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하고, 상기 판별의 결과에 기초하여 양품이라고 판정된 반도체 웨이퍼를 제품으로서 출하하기 위한 준비 공정에 부치는 것을 추가로 포함하는, 연마면을 갖는 반도체 웨이퍼, 즉 폴리시드 웨이퍼의 제조 방법에 관한 것이다.
폴리시드 웨이퍼는, 실리콘 단결정 잉곳 등의 반도체 잉곳으로부터의 웨이퍼의 절단(슬라이싱), 모따기 가공, 조(粗)연마(예를 들면 랩핑), 에칭, 경면 연마(마무리 연마), 상기 가공 공정간 또는 가공 공정 후에 행해지는 세정 공정을 포함하는 제조 공정에 의해 제조할 수 있다. 상기 제조 방법에서는, 폴리시드 웨이퍼의 연마면(경면 연마가 실시된 면)에 있어서, 세정 공정의 전과 후에 각각 LPD 측정을 실시한다. 이러한 세정 공정에 대해서는, 상기 평가 방법에 있어서의 세정 공정에 관한 앞의 기재를 참조할 수 있다. 또한, 일 실시 형태에서는, LPD 측정의 전에 행해지는 세정 공정의 전에, 추가로 세정 공정이 포함되어 있어도 좋다. 추가로 포함될 수 있는 세정 공정에 대해서도, 상기 평가 방법에 있어서의 세정 공정에 관한 앞의 기재를 참조할 수 있다.
상기 제조 방법에서는, 세정 공정의 전과 후에 각각 실시되는 LPD 측정의 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별한다. 그리고, 이와 같이 하여 얻어진 판별 결과에 기초하여 양품이라고 판정된 반도체 웨이퍼는, 제품으로서 출하하기 위한 준비 공정에 부쳐진다. 양품 판정의 판정 기준은, 특별히 한정되는 것은 아니고, 상기의 2회의 LPD 측정의 사이에 행해지는 세정 공정에 요구되는 세정 레벨 및 제품 반도체 웨이퍼에 요구되는 PID 저감 레벨에 따라 임의로 설정할 수 있다. 이와 같이 양품 판정을 행함으로써, 파티클이나 PID가 적은 반도체 웨이퍼를 안정적으로 시장에 공급할 수 있다. 또한, 상기 제조 방법에서는, 폴리시드 웨이퍼의 출하까지 행해지는 일련의 제조 공정 중에서, 비파괴 검사로서 실시 가능한 LPD 측정을 행함으로써 양품 판정을 행할 수 있다. 제품 반도체 웨이퍼로서 출하하기 위한 준비로서는, 예를 들면, 가일층의 세정 공정 등의 후속 공정, 곤포(梱包) 등을 들 수 있다.
다른 한편, 상기 판별 결과에 기초하여 불량품이라고 판정된 반도체 웨이퍼는, 재가공 공정에 부칠 수 있다. 예를 들면, PID라고 판별된 LPD의 수가 양품에 허용되는 레벨을 초과하고 있기 때문에 불량품이라고 판정된 반도체 웨이퍼에 대해서는, 재가공 공정으로서 연마 공정을 실시하여 PID를 저감할 수 있다. 또한, 고착 파티클이라고 판별된 LPD의 수가 양품에 허용되는 레벨을 초과하고 있기 때문에 불량품이라고 판정된 반도체 웨이퍼에 대해서는, 재가공 공정으로서 세정 공정을 실시하여 고착 파티클을 저감할 수 있다. 이와 같이 하여, 불량품이라고 판정된 반도체 웨이퍼는, 재가공 공정을 거친 후에 제품으로서 출하하기 위한 준비 공정에 부침으로써, 파티클이나 PID가 적은 반도체 웨이퍼를 안정적으로 시장에 공급할 수 있다. 재가공 공정으로서 실시되는 연마 공정 및 세정 공정에 대해서는, 반도체 웨이퍼의 연마, 세정에 관한 공지 기술을 적용할 수 있다.
[반도체 웨이퍼의 제조 공정 관리 방법]
본 발명의 일 실시 형태는, 반도체 웨이퍼의 제조 공정 관리 방법으로서, 관리 대상의 제조 공정은, 반도체 웨이퍼에 연마 처리를 실시하여 연마면을 형성하는 연마 공정을 행하는 것 및, 상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것을 포함하고, 상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및, 상기 측정에 의해 얻어진 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해 LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하고, 상기 판별의 결과에 기초하여, 상기 연마 공정의 관리 및 상기 세정 공정의 관리의 한쪽 또는 양쪽의 필요성을 판정하는 것을 추가로 포함하는, 반도체 웨이퍼의 제조 공정 관리 방법에 관한 것이다.
상기 관리 대상의 제조 공정은, 폴리시드 웨이퍼의 제조 공정으로서 통상 행해지는 제조 공정일 수 있다. 그리고 상기 관리 방법에서는, 관리 대상의 제조 공정에서 제조된 폴리시드 웨이퍼를, 상기 세정 공정의 전과 후에 각각 LPD 측정에 부친다. 이러한 세정 공정에 대해서는, 상기 평가 방법에 있어서의 세정 공정에 관한 앞의 기재를 참조할 수 있다. 또한, 일 실시 형태에서는, LPD 측정의 전에 행해지는 세정 공정의 전에, 추가로 세정 공정이 포함되어 있어도 좋다. 추가로 포함될 수 있는 세정 공정에 대해서도, 상기 평가 방법에 있어서의 세정 공정에 관한 앞의 기재를 참조할 수 있다.
세정 공정에 대해서는, 세정 공정에 관한 앞의 기재를 참조할 수 있다. 또한, 일 실시 형태에서는, LPD 측정의 전에 행해지는 세정 공정의 전에, 추가로 세정 공정이 포함되어 있어도 좋다. 추가로 포함될 수 있는 세정 공정에 대해서도, 세정 공정에 관한 앞의 기재를 참조할 수 있다.
상기의 연마 공정의 관리에는, 연마 슬러리의 교환, 연마 슬러리의 조성 변경, 연마 패드의 교환, 연마 패드의 종류의 변경, 연마 장치의 운전 조건의 변경 등의 각종의 연마 조건의 변경이 포함된다. 상기의 세정 공정의 관리에는, 세정액의 교환, 세정액의 조성 변경, 세정 시간의 변경, 세정 회수의 변경, 세정 장치의 운전 조건의 변경 등의 각종 세정 조건의 변경이 포함된다.
상기 관리 방법에서는, 세정 공정의 전과 후에 각각 실시되는 LPD 측정의 측정 결과에 기초하여, 상기 표 A에 나타내는 판별 기준에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별한다. 그리고, 이와 같이 하여 얻어진 판별 결과에 기초하여, 상기 연마 공정의 관리 및 상기 세정 공정의 관리의 한쪽 또는 양쪽의 필요성을 판정한다. 예를 들면, PID라고 판별된 LPD의 수가 양품에 허용되는 레벨을 초과하고 있었다면, 연마 공정의 관리가 필요하다고 판정하여 연마 공정의 관리를 실시함으로써, 연마 공정의 관리 후에는, PID가 적은 폴리시드 웨이퍼를 제조하는 것이 가능해진다. 한편, 고착 파티클이라고 판별된 LPD의 수가 양품에 허용되는 레벨을 초과하고 있었다면, 세정 공정의 관리가 필요하다고 판정하고, 세정액의 교환 등의 세정 공정의 관리를 실시함으로써, 세정 공정의 관리 후에는, 파티클이 적은 폴리시드 웨이퍼를 제조하는 것이 가능해진다.
(실시예)
이하에, 실시예에 기초하여 본 발명을 추가로 설명한다. 단, 본 발명은 실시예에 나타내는 실시 형태에 한정되는 것은 아니다.
이하에서는, 레이저 표면 검사 장치로서, KLA TENCOR사 제조 Surfscan 시리즈 SP5를 사용했다. KLA TENCOR사 제조 Surfscan 시리즈 SP5는, 입사계가 1개이고, 1 입사계로서 평가 대상 웨이퍼의 표면에 입사광을 기울여 입사시키는 자외 광원을 갖는다. 수광계로서는, DNO(Dark-Field Narrow Oblique) 채널, DW1O(Dark-Field Wide1 Oblique) 채널 및, DW2O(Dark-Field Wide2 Oblique) 채널이라는 3개의 수광계를 갖는다. DW1O 채널 및 DW2O 채널은, DNO 채널에 대하여 저각도측의 수광계이다. 이하의 LPD 측정은, 수광계로서 DW1O 채널을 사용하여 행했지만, DNO 채널 및 DW2O 채널도 사용 가능하다.
이하에서는, 평가 대상의 폴리시드 웨이퍼의 연마면의 전역에 입사광을 주사하여 LPD로서 결함·이상을 검출하고, 또한 LPD의 사이즈에 기초하여, 상기 레이저 표면 검사 장치에 구비된 해석부에 있어서 사이즈 변환을 행하여, 결함·이상의 사이즈(검출 사이즈)를 산출했다.
이하에 기재된 HF 세정은, 불화 수소 농도 0.05∼5질량％의 불화 수소산에 의한 세정이고, 이하에 기재된 SC-1 세정은, 암모니아 농도 25∼35질량％의 암모니아수:H2O2 농도 25∼35질량％의 과산화 수소수:H2O＝0.5:1:10(체적비)의 SC1액에 의한 세정이다. 각 세정은, 세정 대상의 웨이퍼 전체를 각 세정액에 각각 0.5∼10분간 침지함으로써 실시했다.
경면 연마를 실시하여 형성된 연마면을 갖는 실리콘 단결정 웨이퍼(직경 300㎜의 폴리시드 웨이퍼)를 준비하고, 이 폴리시드 웨이퍼를 제1 세정 공정(HF 세정과 SC-1 세정을 순차적으로 실시)에 부쳤다.
제1 세정 공정 후의 폴리시드 웨이퍼의 연마면에 대해서, 레이저 표면 검사 장치를 이용하여 1회째의 LPD 측정을 행했다.
1회째의 LPD 측정 후의 폴리시드 웨이퍼를, 제2 세정 공정(HF 세정과 SC-1 세정을 순차적으로 실시)에 부쳤다.
제2 세정 공정 후의 폴리시드 웨이퍼의 연마면에 대해서, 레이저 표면 검사 장치를 이용하여 2회째의 LPD 측정을 행했다.
2회째의 LPD 측정 후의 폴리시드 웨이퍼의 연마면을 SEM(Scanning Electron Microscope)에 의해 관찰하고, 연마면 상의 결함·이상을 PID와 파티클로 분류했다. SEM에 의한 형태 관찰에 의해 PID와 파티클은 판별 가능하다.
LPD 좌표 데이터에 기초하여, 1회째의 LPD 측정에서 검출되었지만 2회째의 LPD 측정에서는 검출되지 않은 LPD와 1회째의 LPD 측정 및 2회째의 LPD 측정의 양 측정으로 검출된 LPD를 각각 특정하고, 각종 LPD를 표 A에 나타내는 판별 기준에 따라, PID, 고착 파티클 및 통상 파티클 중 어느 하나로 판별했다.
또한, SEM 관찰에 기초하는 결함·이물의 판별로서, LPD 좌표 데이터와 SEM 관찰에 의한 결함·이물의 위치 특정 및 종류의 판별 결과에 기초하여, 이하의 판별 기준에 따라, PID, 고착 파티클 및 통상 파티클의 판별을 행했다. 1회째의 LPD 측정에서 LPD로서 검출되었지만 상기의 SEM 관찰에서는 검출되지 않은 것을 「통상 파티클」로 분류했다. 1회째의 LPD 측정 및 2회째의 LPD 측정의 양 측정에서 LPD로서 검출된 결함·이물 중, 상기의 SEM 관찰에 의해 파티클이라고 판별된 것을 「고착 파티클」로 분류했다. 1회째의 LPD 측정 및 2회째의 LPD 측정의 양 측정에서 LPD로서 검출된 결함·이물 중, 상기의 SEM 관찰에 의해 PID라고 판별된 것을 「PID」로 분류했다.
LPD 측정에 의해 얻어진 결과와 SEM 관찰에 의해 얻어진 결과를 대비한 결과, SEM 관찰에 의해 PID라고 분류된 결함·이상의 86.5％가 LPD 측정에서도 PID라고 분류되고, SEM 관찰에 의해 고착 파티클이라고 분류된 결함·이상의 96.4％가 LPD 측정에서도 고착 파티클이라고 분류되어, SEM 관찰에 의해 통상 파티클이라고 분류된 결함·이상의 99.3％가 LPD 측정에서도 통상 파티클이라고 분류된 것이 확인되었다.
이상의 결과로부터, 표 A에 나타내는 판별 기준을 이용하는 상기 평가 방법에 의해, PID, 고착 파티클 및 통상 파티클을 정밀도 좋게 판별할 수 있는 것을 확인할 수 있다. 연마면에 존재하는 결함·이상을 각각 SEM에 의해 형태 관찰하고, 그의 종류를 판별하기 위해서는 긴 시간을 요한다. 이에 대하여, 레이저 표면 검사 장치에 의한 LPD 측정에 기초하는 판별은, 그러한 긴 시간을 요하는 일 없이 행할 수 있다.
본 발명은, 폴리시드 웨이퍼의 제조 분야에 있어서, 유용하다.

Claims (12)

  1. 반도체 웨이퍼의 평가 방법으로서,
    평가 대상의 반도체 웨이퍼는, 연마면을 갖는 반도체 웨이퍼이고,
    상기 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 포함하고,
    상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하고,
    상기 측정에 의해 얻어진 측정 결과에 기초하여, 하기 판별 기준:

    에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것을 포함하고, 상기 PID는 볼록 형상의 결함인, 반도체 웨이퍼의 평가 방법.
  2. 제1항에 있어서,
    상기 세정 공정은, 1종 이상의 무기산 함유 세정액에 의한 세정 공정인, 반도체 웨이퍼의 평가 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 세정 공정은, HF 세정과 SC-1 세정을 포함하는, 반도체 웨이퍼의 평가 방법.
  4. 반도체 웨이퍼에 경면 연마를 실시하여 연마면을 형성하는 것,
    상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것,
    상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및,
    상기 측정에 의해 얻어진 측정 결과에 기초하여, 하기 판별 기준:

    에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것,
    을 포함하고,
    상기 판별의 결과에 기초하여 양품이라고 판정된 반도체 웨이퍼를 제품으로서 출하하기 위한 준비 공정에 부치는 것
    을 추가로 포함하고, 상기 PID는 볼록 형상의 결함인, 연마면을 갖는 반도체 웨이퍼의 제조 방법.
  5. 제4항에 있어서,
    상기 판별의 결과, 불량품이라고 판정된 반도체 웨이퍼를 재가공 공정에 부치는 것 및,
    상기 재가공 공정 후의 반도체 웨이퍼를 제품으로서 출하하기 위한 준비 공정에 부치는 것,
    을 추가로 포함하는, 반도체 웨이퍼의 제조 방법.
  6. 제5항에 있어서,
    상기 재가공 공정은, 연마 공정 및 세정 공정으로 이루어지는 군으로부터 선택되는 적어도 1개의 공정인, 반도체 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 불량품이라고 판별된 반도체 웨이퍼는, PID라고 판별된 LPD의 수가 양품으로 허용되는 레벨을 초과하고 있기 때문에 불량품이라고 판정된 반도체 웨이퍼이고, 또한
    상기 재가공 공정은 연마 공정인, 반도체 웨이퍼의 제조 방법.
  8. 제6항에 있어서,
    상기 불량품이라고 판별된 반도체 웨이퍼는, 고착 파티클이라고 판별된 LPD의 수가 양품으로 허용되는 레벨을 초과하고 있기 때문에 불량품이라고 판정된 반도체 웨이퍼이고, 또한
    상기 재가공 공정은 세정 공정인, 반도체 웨이퍼의 제조 방법.
  9. 반도체 웨이퍼의 제조 공정 관리 방법으로서,
    관리 대상의 제조 공정은,
    반도체 웨이퍼에 경면 연마를 실시하여 연마면을 형성하는 연마 공정을 행하는 것 및,
    상기 연마면이 형성된 반도체 웨이퍼를 1종 이상의 세정액에 의해 세정하는 세정 공정을 행하는 것,
    을 포함하고,
    상기 세정 공정의 전과 후에 각각 레이저 표면 검사 장치를 이용하여 상기 연마면의 LPD를 측정하는 것 및,
    상기 측정에 의해 얻어진 측정 결과에 기초하여, 하기 판별 기준:

    에 의해, LPD로서 측정된 결함 또는 이물의 종류를 판별하는 것,
    을 포함하고,
    상기 판별의 결과에 기초하여, 상기 연마 공정의 관리 및 상기 세정 공정의 관리의 한쪽 또는 양쪽의 필요성을 판정하는 것,
    을 추가로 포함하고, 상기 PID는 볼록 형상의 결함인, 반도체 웨이퍼의 제조 공정 관리 방법.
  10. 제9항에 있어서,
    고착 파티클이라고 판별된 LPD의 수가 양품으로 허용되는 레벨을 초과하고 있었다면, 상기 세정 공정의 관리가 필요하다고 판정하는, 반도체 웨이퍼의 제조 공정 관리 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 세정 공정의 관리는, 상기 세정 공정에서 사용되는 세정액의 1종 이상을 교환하는 것을 포함하는, 반도체 웨이퍼의 제조 공정 관리 방법.
  12. 제9항에 있어서,
    PID라고 판별된 LPD의 수가 양품으로 허용되는 레벨을 초과하고 있었다면, 상기 연마 공정의 관리가 필요하다고 판정하는, 반도체 웨이퍼의 제조 공정 관리 방법.
KR1020217018302A 2018-12-27 2019-11-11 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법 Active KR102566201B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-245448 2018-12-27
JP2018245448A JP7103211B2 (ja) 2018-12-27 2018-12-27 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法
PCT/JP2019/044039 WO2020137194A1 (ja) 2018-12-27 2019-11-11 半導体ウェーハの評価方法および製造方法ならびに半導体ウェーハの製造工程管理方法

Publications (2)

Publication Number Publication Date
KR20210084633A KR20210084633A (ko) 2021-07-07
KR102566201B1 true KR102566201B1 (ko) 2023-08-10

Family

ID=71129010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018302A Active KR102566201B1 (ko) 2018-12-27 2019-11-11 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법

Country Status (7)

Country Link
US (1) US12027428B2 (ko)
JP (1) JP7103211B2 (ko)
KR (1) KR102566201B1 (ko)
CN (1) CN113227770B (ko)
DE (1) DE112019006459T5 (ko)
TW (1) TWI745781B (ko)
WO (1) WO2020137194A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7218710B2 (ja) 2019-11-07 2023-02-07 株式会社Sumco レーザー表面検査装置の座標位置特定精度校正方法および半導体ウェーハの評価方法
JP6918434B1 (ja) * 2021-03-30 2021-08-11 直江津電子工業株式会社 半導体ウエハの評価方法、半導体ウエハの評価システム、プログラム、半導体ウエハの検査方法および半導体ウエハの検査システム
JP2025515338A (ja) * 2022-04-29 2025-05-14 ユニサース・リミテッド 複数の液体からどれがウエハ表面に粒子状不純物を堆積させる危険性が最も高いかを判定する方法
JP7711657B2 (ja) 2022-08-04 2025-07-23 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
JP7729290B2 (ja) * 2022-09-02 2025-08-26 信越半導体株式会社 シリコン単結晶基板の酸化膜耐圧特性の評価方法及びシリコン単結晶基板の合否判定方法
TW202507093A (zh) * 2023-08-11 2025-02-16 科聖電子股份有限公司 二極體晶圓與待加工晶圓之製作方法
WO2026019972A1 (en) * 2024-07-19 2026-01-22 Globalwafers Co., Ltd. Systems and methods for analyzing semiconductor wafer defects using surface inspection tools

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114333A (ja) * 1998-10-06 2000-04-21 Toshiba Ceramics Co Ltd シリコンウエハ表面微細欠陥評価方法
JP2018082004A (ja) * 2016-11-15 2018-05-24 株式会社Sumco 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031053B2 (ja) * 1992-04-15 2000-04-10 三菱電機株式会社 洗浄能力評価方法
JP3737585B2 (ja) * 1996-11-29 2006-01-18 芝浦メカトロニクス株式会社 半導体ウエハの表面検査方法および半導体装置の製造装置
JP3862116B2 (ja) * 1997-11-07 2006-12-27 コマツ電子金属株式会社 シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法
JP2001050907A (ja) 1999-08-16 2001-02-23 Asahi Glass Co Ltd 基板の検査方法
JP2002076082A (ja) 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ
JP4507157B2 (ja) * 2003-06-17 2010-07-21 信越半導体株式会社 ウエーハ製造工程の管理方法
JP2005166846A (ja) * 2003-12-01 2005-06-23 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板のｈｆ欠陥の測定方法
JP4797576B2 (ja) * 2005-10-27 2011-10-19 信越半導体株式会社 結晶欠陥の評価方法
JP2009164365A (ja) * 2008-01-08 2009-07-23 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR20100049856A (ko) * 2008-11-04 2010-05-13 주식회사 실트론 기판 세정 방법
JP5509581B2 (ja) * 2008-11-27 2014-06-04 信越半導体株式会社 半導体ウェーハの評価方法
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
CN102043356B (zh) * 2009-10-13 2012-09-26 奇美实业股份有限公司 清洗基板用洗净液组成物
JP6414801B2 (ja) 2015-05-12 2018-10-31 信越半導体株式会社 欠陥検査方法
JP6256413B2 (ja) 2015-05-27 2018-01-10 信越半導体株式会社 半導体ウェーハの評価方法
JP6507979B2 (ja) * 2015-10-07 2019-05-08 株式会社Sumco 半導体ウェーハの評価方法
KR101759878B1 (ko) * 2016-01-14 2017-07-20 주식회사 엘지실트론 실리콘 웨이퍼의 평가 방법
CN108376655B (zh) * 2018-01-30 2021-05-11 北京世纪金光半导体有限公司 一种晶圆制造过程中检测缺陷的定位和跟踪方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114333A (ja) * 1998-10-06 2000-04-21 Toshiba Ceramics Co Ltd シリコンウエハ表面微細欠陥評価方法
JP2018082004A (ja) * 2016-11-15 2018-05-24 株式会社Sumco 半導体ウェーハの評価基準の設定方法、半導体ウェーハの評価方法、半導体ウェーハ製造工程の評価方法、および半導体ウェーハの製造方法

Also Published As

Publication number Publication date
DE112019006459T5 (de) 2021-09-09
WO2020137194A1 (ja) 2020-07-02
US12027428B2 (en) 2024-07-02
KR20210084633A (ko) 2021-07-07
CN113227770A (zh) 2021-08-06
JP2020106399A (ja) 2020-07-09
TWI745781B (zh) 2021-11-11
US20220102225A1 (en) 2022-03-31
TW202024614A (zh) 2020-07-01
JP7103211B2 (ja) 2022-07-20
CN113227770B (zh) 2024-12-27

Similar Documents

Publication Publication Date Title
KR102566201B1 (ko) 반도체 웨이퍼의 평가 방법 및 제조 방법 그리고 반도체 웨이퍼의 제조 공정 관리 방법
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
CN108140593B (zh) 缺陷区域的判定方法
US10261125B2 (en) Semiconductor wafer evaluation standard setting method, semiconductor wafer evaluation method, semiconductor wafer manufacturing process evaluation method, and semiconductor wafer manufacturing method
KR102039417B1 (ko) 반도체 웨이퍼의 평가 방법
US8304860B2 (en) Epitaxially coated silicon wafer and method for producing an epitaxially coated silicon wafer
CN107615469A (zh) 半导体晶圆的评价方法
TW462100B (en) Wafer surface inspection method
JP6809422B2 (ja) 半導体ウェーハの評価方法
US20130045546A1 (en) DETECTION OF SURFACE DEFECTS BY OPTICAL INLINE METROLOGY DURING Cu-CMP PROCESS
TWI866205B (zh) 半導體晶圓的評估方法及半導體晶圓的製造方法
JP2005063984A (ja) ウエーハの評価方法及びウエーハ製造工程の管理方法
JP2000114333A (ja) シリコンウエハ表面微細欠陥評価方法
WO2025154521A1 (ja) シリコン単結晶基板の欠陥領域の判定方法
Kasai et al. Applications of a laser assisted defect detection system for chemical mechanical planarization (CMP) slurry development in rigid disk polishing
CN115056117A (zh) 一种cmp中防止划伤的抛光工艺

Legal Events

Date Code Title Description
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000