[go: up one dir, main page]

KR102556019B1 - 디스플레이 장치 및 이를 구비한 전자장치 - Google Patents

디스플레이 장치 및 이를 구비한 전자장치 Download PDF

Info

Publication number
KR102556019B1
KR102556019B1 KR1020180092693A KR20180092693A KR102556019B1 KR 102556019 B1 KR102556019 B1 KR 102556019B1 KR 1020180092693 A KR1020180092693 A KR 1020180092693A KR 20180092693 A KR20180092693 A KR 20180092693A KR 102556019 B1 KR102556019 B1 KR 102556019B1
Authority
KR
South Korea
Prior art keywords
hole
layer
groove
insulating
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180092693A
Other languages
English (en)
Other versions
KR20200017624A (ko
Inventor
박용준
성우용
양성훈
오세윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180092693A priority Critical patent/KR102556019B1/ko
Priority to US16/443,976 priority patent/US10818742B2/en
Priority to CN201910719613.3A priority patent/CN110828508B/zh
Publication of KR20200017624A publication Critical patent/KR20200017624A/ko
Application granted granted Critical
Publication of KR102556019B1 publication Critical patent/KR102556019B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 제조 중 또는 사용 중 불량 발생을 방지할 수 있으면서도, 제조 과정에서의 불량 발생여부를 신속히 확인할 수 있는 디스플레이 장치 및 이를 구비한 전자장치를 위하여, 기판과 상기 기판 상에 위치하는 절연층을 구비하며, 상기 기판은 메인관통홀과, 상기 메인관통홀의 외측에서 상기 메인관통홀을 일주(一周)하는 제1그루브와, 상기 메인관통홀의 외측에 형성된 제1테스트 오목부를 갖고, 상기 절연층은 상기 메인관통홀에 연결되는 절연관통홀과, 상기 절연관통홀의 외측에서 상기 절연관통홀을 일주하며 상기 제1그루브에 연결되되 상기 제1그루브의 폭보다 작은 폭을 갖는 제1절연관통링과, 상기 제1테스트 오목부에 연결되되 상기 제1테스트 오목부의 직경보다 작은 직경을 갖는 제1절연관통홀을 갖는, 디스플레이 장치 및 이를 구비한 전자장치를 제공한다.

Description

디스플레이 장치 및 이를 구비한 전자장치{Display apparatus and electronic apparatus comprising the same}
본 발명의 실시예들은 디스플레이 장치 및 이를 구비한 전자장치에 관한 것으로서, 더 상세하게는 제조 중 또는 사용 중 불량 발생을 방지할 수 있으면서도, 제조 과정에서의 불량 발생여부를 신속히 확인할 수 있는 디스플레이 장치 및 이를 구비한 전자장치에 관한 것이다.
일반적으로 휴대폰과 같은 전자장치는 정보를 전달하기 위한 수단으로서 디스플레이 장치를 포함한다. 이러한 디스플레이 장치는 전자장치의 전면(前面)의 상당부분을 차지하며, 최근에는 전자장치의 전면 대부분이 디스플레이 장치의 디스플레이면에 대응한다.
그러나 이러한 종래의 디스플레이 장치 또는 전자장치에는, 제조 중 또는 사용 중 불량이 발생한다는 문제점이 있었다. 예컨대 디스플레이 장치가 유기발광소자를 포함하는 경우, 유기발광소자의 열화가 빠르게 진행되어 디스플레이 장치 또는 전자장치의 수명이 짧아진다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 제조 중 또는 사용 중 불량 발생을 방지할 수 있으면서도, 제조 과정에서의 불량 발생여부를 신속히 확인할 수 있는 디스플레이 장치 및 이를 구비한 전자장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판과 상기 기판 상에 위치하는 절연층을 구비하며, 상기 기판은 메인관통홀과, 상기 메인관통홀의 외측에서 상기 메인관통홀을 일주(一周)하는 제1그루브와, 상기 메인관통홀의 외측에 형성된 제1테스트 오목부를 갖고, 상기 절연층은 상기 메인관통홀에 연결되는 절연관통홀과, 상기 절연관통홀의 외측에서 상기 절연관통홀을 일주하며 상기 제1그루브에 연결되되 상기 제1그루브의 폭보다 작은 폭을 갖는 제1절연관통링과, 상기 제1테스트 오목부에 연결되되 상기 제1테스트 오목부의 직경보다 작은 직경을 갖는 제1절연관통홀을 갖는, 디스플레이 장치가 제공된다.
상기 메인관통홀의 중심과 상기 절연관통홀의 중심이 일치하고, 상기 제1그루브의 중심축과 상기 제1절연관통링의 중심축이 일치하며, 상기 제1테스트 오목부의 중심과 상기 제1절연관통홀의 중심이 일치할 수 있다.
상기 제1테스트 오목부는 상기 메인관통홀과 상기 제1그루브 사이에 위치할 수 있다.
상기 제1절연관통링의 폭은 상기 제1절연관통홀의 직경과 같을 수 있다.
한편, 상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하는 제1잔존층을 더 구비할 수 있다. 이 경우, 상기 절연층 상부에 위치하며, 상기 제1잔존층으로부터 이격된 메인층을 더 구비할 수 있다.
상기 기판은, 상기 메인관통홀의 외측에서 상기 메인관통홀을 일주하며 상기 제1그루브로부터 이격된 제2그루브를 갖고, 상기 절연층은, 상기 절연관통홀의 외측에서 상기 절연관통홀을 일주하며, 상기 제1절연관통링으로부터 이격되고, 상기 제2그루브에 연결되되 상기 제2그루브의 폭보다 작은 폭을 갖는 제2절연관통링을 가질 수 있다.
나아가, 상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하는 제1잔존층과, 상기 제2그루브의 저면 상에 위치하며 가장자리가 상기 제2그루브 내에 위치하는 제2잔존층을 더 구비할 수 있다. 또한, 상기 절연층 상부에 위치하며, 상기 제1잔존층과 상기 제2잔존층으로부터 이격된 메인층을 더 구비할 수 있다.
상기 기판은, 상기 메인관통홀의 외측에 형성되며 상기 제1테스트 오목부로부터 이격된, 제2테스트 오목부를 갖고, 상기 절연층은, 상기 제2테스트 오목부에 연결되되 상기 제2테스트 오목부의 직경보다 작은 직경을 갖는 제2절연관통홀을 가질 수 있다. 이때, 상기 제1테스트 오목부의 위치와 상기 제2테스트 오목부의 위치는 상기 메인관통홀의 중심을 기준으로 대칭일 수 있다. 또한, 상기 제1테스트 오목부와 상기 제2테스트 오목부는 상기 메인관통홀과 상기 제1그루브 사이에 위치할 수 있다.
상기 기판은 디스플레이영역을 가지며, 상기 메인관통홀은 상기 디스플레이영역 내에 위치할 수 있다. 이때, 상기 디스플레이영역 내에서 상기 절연층 상부에 위치하며 화소전극과 대향전극 사이에 위치하는 중간층과, 상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하여 상기 중간층으로부터 이격되고 상기 중간층의 적어도 일부와 동일한 물질을 포함하는 제1잔존층을 더 구비할 수 있다.
상기 기판은, 제1폴리머층과, 상기 제1폴리머층보다 상기 절연층에 인접하여 위치한 제2폴리머층과, 상기 제1폴리머층과 상기 제2폴리머층 사이에 개재된 배리어층을 포함하고, 상기 메인관통홀은 상기 제1폴리머층, 상기 배리어층 및 상기 제2폴리머층을 관통하며, 상기 제1그루브의 상기 배리어층 방향으로의 깊이와 상기 제1테스트 오목부의 상기 배리어층 방향으로의 깊이는 상기 제2폴리머층의 두께보다 작을 수 있다.
상기 절연층은 무기물을 포함할 수 있다.
본 발명의 다른 일 관점에 따르면 상술한 것과 같은 디스플레이 장치들 중 어느 하나와, 상기 메인관통홀에 삽입된 촬상소자 또는 스피커를 구비하는, 전자장치가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 제조 중 또는 사용 중 불량 발생을 방지할 수 있으면서도, 제조 과정에서의 불량 발생여부를 신속히 확인할 수 있는 디스플레이 장치 및 이를 구비한 전자장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 전자장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 전자장치가 포함하는 디스플레이 장치가 갖는 기판의 일부분을 개략적으로 도시하는 평면도이다.
도 3 내지 도 5는 도 1의 전자장치에 포함된 디스플레이 장치를 제조하는 과정을 개략적으로 도시하는 단면도들이다.
도 6은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 7은 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도이다.
도 8은 도 7의 디스플레이 장치의 일부분을 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 전자장치의 전면(前面)을 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이, 전자장치의 전면의 대부분은 디스플레이영역(DA)을 포함하는 디스플레이 장치가 차지한다. 예컨대 전자장치의 제1가장자리(E1), 제2가장자리(E2), 제3가장자리(E3) 및/또는 제4가장자리(E4)는 대응하는 디스플레이영역(DA)의 가장자리들과 인접할 수 있다.
휴대폰과 같은 전자장치의 경우, 도 1에 도시된 것과 같이 디스플레이 장치 외에도 카메라(CAM) 또는 스피커(SPK) 등과 같은 다른 구성요소들을 포함할 수 있다. 이러한 구성요소들 각각의 일부는 필요에 따라 전자장치의 전면에 노출될 필요가 있다. 디스플레이 장치의 디스플레이영역(DA)이 전자장치의 전면에서 차지하는 면적이 커짐에 따라, 카메라(CAM) 또는 스피커(SPK)와 같은 구성요소들 중 일부는 도 1에 도시된 것과 같이 전자장치의 전면의 대부분을 차지하는 디스플레이영역(DA) 내에 위치하게 된다. 물론 그러한 구성요소들이 위치하는 부분들에는 디스플레이 소자가 배치되지 않는다. 하지만 디스플레이영역(DA)을 디스플레이 소자들이 위치하는 최외곽 가장자리의 내부 전체로 정의한다면, 그러한 구성요소들 중 일부가 도 1에 도시된 것과 같이 디스플레이영역(DA) 내에 위치하는 것으로 이해될 수 있다.
도 2는 도 1의 전자장치가 포함하는 디스플레이 장치가 갖는 기판(100)의 일부분을 개략적으로 도시하는 평면도이다. 예컨대 도 2는 도 1의 전자장치에 있어서 카메라(CAM)가 위치하는 부분을 포함하는 기판(100)의 일부분으로 이해될 수 있다. 기판(100)은 메인관통홀(109), 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105)를 갖는다. 메인관통홀(109), 제1그루브(101) 및 제2그루브(102)는 전술한 것과 같이 디스플레이영역(DA, 도 1 참조) 내에 위치하는 것으로 이해될 수 있다. 제1테스트 오목부(104) 및 제2테스트 오목부(105)가 메인관통홀(109)과 제1그루브(101) 사이에 위치한다면, 제1테스트 오목부(104) 및 제2테스트 오목부(105) 역시 디스플레이영역(DA) 내에 위치할 수 있다.
물론 필요에 따라 제1테스트 오목부(104) 및 제2테스트 오목부(105)는 디스플레이영역(DA) 외측에 형성할 수도 있다. 후술하는 제1절연관통홀(124, 도 3 참조)과 제2절연관통홀(125, 도 3 참조)의 위치는 제1테스트 오목부(104)와 제2테스트 오목부(105)의 위치에 대응하는 것이므로, 제1테스트 오목부(104)와 제2테스트 오목부(105)가 디스플레이영역(DA) 외측에 위치한다면 제1절연관통홀(124)과 제2절연관통홀(125) 역시 디스플레이영역(DA) 외측에 위치하게 된다.
메인관통홀(109)은 기판(100)을 관통하는 홀이다. 제1그루브(101)와 제2그루브(102)는 기판(100)을 관통하지는 않고 기판(100)의 (+z 방향) 상면의 일부가 소정 깊이까지 제거된 구조를 갖는 것으로 이해될 수 있다. 이러한 제1그루브(101)는 도 2에 도시된 것과 같이 메인관통홀(109)의 외측에서 메인관통홀(109)을 일주(一周)한다. 제2그루브(102)는 마찬가지로 메인관통홀(109)의 외측에서 메인관통홀(109)을 일주하되, 제1그루브(101)로부터 이격되어 있다. 도 2에서는 제2그루브(102)가 제1그루브(101) 외측에 위치하는 것으로 도시하고 있다.
제1테스트 오목부(104)와 제2테스트 오목부(105) 역시 기판(100)을 관통하지는 않고 기판(100)의 (+z 방향) 상면의 일부가 소정 깊이까지 제거된 구조를 갖는 것으로 이해될 수 있다. 이러한 제1테스트 오목부(104)와 제2테스트 오목부(105) 각각은 기판(100)에 대략 수직인 방향에서 바라볼 시 대략 원형 형상을 가질 수 있다. 제1테스트 오목부(104)와 제2테스트 오목부(105)는 메인관통홀(109)의 외측에 형성되는데, 도 2에 도시된 것과 같이 제1그루브(101)와 메인관통홀(109) 사이에 위치할 수 있다.
제1테스트 오목부(104)의 위치와 제2테스트 오목부(105)의 위치는 도 2에 도시된 것과 같이 메인관통홀(109)의 중심을 기준으로 대칭일 수 있다. 물론 도 2에 도시된 것과 같이 제1테스트 오목부(104)와 제2테스트 오목부(105) 외에도 동일/유사한 테스트 오목부들이 메인관통홀(109) 주위에 위치할 수 있다.
이러한 기판(100)은 다양한 물질을 포함할 수 있다. 예컨대 기판(100)이 플렉서블 또는 벤더블 특성을 가질 경우에는, 기판(100)은 예컨대 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
도 3 내지 도 5는 도 1의 전자장치에 포함된 디스플레이 장치를 제조하는 과정을 개략적으로 도시하는 단면도들이다. 도 3은 도 2의 기판(100)의 III-III 선을 따라 취한 단면이지만, 기판(100) 외의 일부 구성요소들까지 도시한 것이다. 도 3은 디스플레이 장치의 제조 과정 중 일 과정에서의 단면 형상으로, 기판(100)에 메인관통홀(109, 도 2 참조)을 형성하기 이전의 디스플레이 장치의 형상으로 이해될 수 있다. 또한, 도 3에서는 단면만을 도시하였으며, 편의상 단면 뒤쪽으로 보이는 구성요소들은 생략하였다.
먼저 메인관통홀(109), 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 등이 형성되지 않은 기판(100)을 준비한다. 그리고 기판(100) 상에 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(110)을 형성한다. 무기물을 포함하는 절연막인 버퍼층은 CVD 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 무기물을 포함하는 절연막의 경우에도 마찬가지이다.
이러한 버퍼층(110)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 후술하는 것과 같은 제1박막트랜지스터(210)의 제1반도체층(211)이나 제2박막트랜지스터(220)의 제2반도체층(221)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 버퍼층(110)은 단층구조를 가질 수도 있고 다층구조를 가질 수도 있다.
버퍼층(110)을 형성한 후, 버퍼층(110) 상의 소정 위치에 제1반도체층(211)과 제2반도체층(221)을 형성한다. 이는 버퍼층(110) 상에 반도체층을 형성하고 이를 패터닝하여 이루어질 수 있다. 물론 비정질실리콘층을 형성하고 이를 결정화하는 과정을 거칠 수도 있다. 이후, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 이용하여 제1반도체층(211)과 제2반도체층(221)을 덮는 게이트절연막(120)을 형성한다.
게이트절연막(120) 상에는 제1게이트전극(213)과 제2게이트전극(223)을 형성한다. 예컨대 몰리브덴 또는 알루미늄으로 도전층을 형성하고 이를 패터닝하여, 제1반도체층(211)과 제2반도체층(221)에 대응하는 제1게이트전극(213)과 제2게이트전극(223)을 형성할 수 있다. 제1게이트전극(213)과 제2게이트전극(223)은 단층 구조 또는 다층 구조를 가질 수 있다. 예컨대 제1게이트전극(213)과 제2게이트전극(223)은 몰리브덴층, 알루미늄층 및 몰리브덴층을 포함하는 3층구조일 수 있다.
이어 제1게이트전극(213)과 제2게이트전극(223)을 덮는 층간절연막(130)을 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물로 형성할 수 있다. 그리고 층간절연막(130)에 제1반도체층(211)의 일부와 제2반도체층(221)의 일부를 노출시키는 컨택홀들을 형성한 후, 이 컨택홀들에 의해 제1반도체층(211)에 연결되는 제1소스전극(215a) 및 제1드레인전극(215b)과, 이 컨택홀들에 의해 제2반도체층(221)에 연결되는 제2소스전극(225a) 및 제2드레인전극(225b)을 형성한다. 예컨대 컨택홀들을 형성한 후, 층간절연막(130)에 도전층을 형성하고 이를 패터닝하여 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)을 형성할 수 있다.
제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 티타늄 또는 알루미늄을 포함할 수 있고, 필요하다면 다층구조를 취할 수도 있다. 예컨대 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)은 티타늄층, 알루미늄층 및 티타늄층을 포함하는 3층구조일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니다.
이후, 제1소스전극(215a), 제1드레인전극(215b), 제2소스전극(225a) 및 제2드레인전극(225b)을 덮는 평탄화층(140)을 형성한다. 평탄화층(140)은 제1박막트랜지스터(210)와 제2박막트랜지스터(220)를 덮으며, 그 상면이 대체로 평탄할 수 있다. 물론 제1박막트랜지스터(210)와 제2박막트랜지스터(220)와 평탄화층(140) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 보호막(미도시) 개재되어, 보호막이 제1박막트랜지스터(210)와 제2박막트랜지스터(220)를 덮을 수도 있다. 평탄화층(140)은 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 도 3에서는 평탄화층(140)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
평탄화층(140)을 형성한 후에는, 제1소스전극(215a)과 제1드레인전극(215b) 중 어느 하나의 적어도 일부가 노출되도록 하는 비아홀과, 제2소스전극(225a)과 제2드레인전극(225b) 중 어느 하나의 적어도 일부가 노출되도록 하는 비아홀을 형성한다. 이후 평탄화층(140) 상에 도전층을 형성하고 이를 패터닝하여, 제1박막트랜지스터(210)에 전기적으로 연결되는 제1화소전극(311)과 제2박막트랜지스터(220)에 전기적으로 연결되는 제2화소전극(321)을 형성한다. 이러한 제1화소전극(311)과 제2화소전극(321)은 예컨대 ITO, IZO, In2O3 등을 포함할 수 있다. 물론 제1화소전극(311)과 제2화소전극(321)은 필요에 따라 이와 다른 상이한 물질을 포함할 수도 있는데, 예컨대 알루미늄이나 구리 등의 금속을 포함할 수도 있다.
제1화소전극(311)과 제2화소전극(321)을 형성한 후, 이들을 덮도록 절연층을 형성한 후 패터닝하여 화소정의막(150)을 형성한다. 이 화소정의막(150)은 각 부화소들에 대응하는 개구, 즉 적어도 제1화소전극(311)의 중앙부와 적어도 제2화소전극(321)의 중앙부가 노출되도록 하는 개구를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 3에 도시된 바와 같은 경우, 화소정의막(150)은 제1화소전극(311)과 제2화소전극(321)의 가장자리와 추후 형성될 상부의 대향전극(미도시)과의 사이의 거리를 증가시킴으로써, 제1화소전극(311)의 가장자리와 제2화소전극(321)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(150)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다.
이후, 기판(100), 버퍼층(110), 게이트절연막(120), 층간절연막(130), 평탄화층(140) 및 화소정의막(150)을 패터닝하여, 도 2를 참조하여 전술한 것과 같은 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105)를 형성한다. 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 제1절연층이라 할 시, 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105)를 형성함과 동시에 이 제1절연층에 제1절연관통링(121), 제2절연관통링(122), 제1절연관통홀(124) 및 제2절연관통홀(125)이 형성된다. 즉, 기판(100)에 대략 수직인 방향에서 바라볼 시의 제1절연층의 제1절연관통링(121), 제2절연관통링(122), 제1절연관통홀(124) 및 제2절연관통홀(125)의 형상은, 도 2에 도시된 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105)의 형상과 유사할 수 있다.
평탄화층(140)과 화소정의막(150)을 제2절연층이라 할 시, 제2절연층에도 추가관통링이 형성되는데, 도 3에 도시된 것과 같이 제2절연층의 하나의 추가관통링이 제1절연층의 제1절연관통링(121)과 제2절연관통링(122)에 대응할 수 있다. 경우에 따라서는 도 3에 도시된 것과 같이 제2절연층의 하나의 추가관통링이 제1절연층의 제1절연관통홀(124) 및 제2절연관통홀(125)의 상부까지 지나는 형상을 가질 수 있다. 물론 제1절연층의 제1절연관통링(121)과 제2절연관통링(122) 사이의 거리가 충분히 멀다면, 도 3에 도시된 것과 달리 제2절연층 역시 제1절연관통링(121)에 대응하는 제1추가관통링과, 제2절연관통링(122)에 대응하며 제1추가관통링으로부터 이격된 제2추가관통링을 가질 수 있다. 이 경우 도 3에 도시된 것과 달리 제1절연관통링(121)과 제2절연관통링(122) 사이의 공간에서 층간절연막(130) 상에 평탄화층(140) 및/또는 화소정의막(150)의 일부가 잔존하게 된다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이처럼 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105)와, 제1절연층의 제1절연관통링(121), 제2절연관통링(122), 제1절연관통홀(124) 및 제2절연관통홀(125)이 동시에 형성된다. 물론 경우에 따라 제2절연층의 추가관통링이 이들과 동시에 형성될 수도 있고, 제2절연층의 제1추가관통링이나 제2추가관통링 역시 이들과 동시에 형성될 수 있다. 이는 예컨대 습식식각법을 이용하여 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
제1절연층은 무기물을 포함하는 반면, 기판(100)은 전술한 것과 같이 고분자 수지를 포함하기에, 제1절연층의 식각률보다 기판(100)의 식각률이 더 높다. 따라서 제1절연관통링(121)은 제1그루브(101)에 연결되되 제1그루브(101)의 (x축 방향의) 폭보다 작은 폭을 갖고, 제2절연관통링(122)은 제2그루브(102)에 연결되되 제2그루브(102)의 (x축 방향의) 폭보다 작은 폭을 가지며, 제1절연관통홀(124)은 제1테스트 오목부(104)에 연결되되 제1테스트 오목부(104)의 (xy평면에서의) 직경보다 작은 직경을 갖고, 제2절연관통홀(125)은 제2테스트 오목부(105)에 연결되되 제2테스트 오목부(105)의 (xy평면에서의) 직경보다 작은 직경을 갖는다. 즉, 도 3에 도시된 것과 같이 제1절연층이 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 각각의 중앙 방향으로 돌출된 형상을 갖는다.
물론 도 3에 도시된 것과 같이, 제1그루브(101)의 (xy평면에서의) 중심축과 제1절연관통링(121)의 (xy평면에서의) 중심축은 일치하며, 제1테스트 오목부(104)의 (xy평면에서의) 중심과 제1절연관통홀(124)의 (xy평면에서의) 중심은 일치하고, 제2테스트 오목부(105)의 (xy평면에서의) 중심과 제2절연관통홀(125)의 (xy평면에서의) 중심은 일치한다.
이후, 제1화소전극(311)과 제2화소전극(321) 상에 발광층을 포함하는 중간층을 형성한다. 중간층이 저분자 물질을 포함할 경우, 중간층은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등을 포함할 수 있으며, 진공증착의 방법으로 형성될 수 있다. 중간층이 고분자 물질을 포함할 경우, 중간층은 홀 수송층(HTL) 및 발광층(EML)을 포함할 수 있으며, 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 물론 중간층은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
이러한 중간층이 포함하는 층들 중, 발광층은 제1화소전극(311)과 제2화소전극(321)에 대응하도록 아일랜드로 패터닝된 형상을 갖는 반면, 홀 주입층, 홀 수송층, 전자 수송층 및/또는 전자 주입층 등은 복수개의 화소전극들(311, 321)들에 걸쳐서 일체(一體)로 형성될 수 있다. 도 4는 예컨대 홀 수송층(330)이 복수개의 화소전극들(311, 321)들에 걸쳐서 일체(一體)로 형성된 것을 도시하고 있다. 이때 홀 수송층(330)을 형성하는 과정에서 해당 물질이 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 내에도 위치하게 된다. 도 4에서는 이를 참조번호 331 내지 333으로 표시하고 있다.
이하에서는 편의상 제1그루브(101) 내에 위치하는 해당 물질층을 제1잔존층(331)이라 하고, 제2그루브(102) 내에 위치하는 해당 물질층을 제2잔존층(332)이라 하며, 제1테스트 오목부(104)와 제2테스트 오목부(105) 내에 위치하는 해당 물질층을 테스트 잔존층(333)이라 한다. 그리고 이하에서는 편의상 홀 수송층(330)을 메인층(330)이라 한다. 제1잔존층(331)의 가장자리는 제1그루브(101) 내에 위치하고, 제2잔존층(332)의 가장자리는 제2그루브(102) 내에 위치하며, 테스트 잔존층(333)의 가장자리는 제1테스트 오목부(104) 또는 제2테스트 오목부(105) 내에 위치한다. 물론 제1잔존층(331), 제2잔존층(332) 및 테스트 잔존층(333)은 메인층(330)과 동일한 물질을 포함한다.
전술한 것과 같이 제1절연층이 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 각각의 중앙 방향으로 돌출된 형상을 갖는다. 이에 따라 메인층(330)이 복수개의 화소전극들(311, 321)들에 걸쳐서 일체(一體)로 형성될 시, 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 내의 잔존층들(331 내지 333)은 메인층(330)으로부터 이격되게 된다. 즉, 제1절연층의 제1절연관통링(121), 제2절연관통링(122), 제1절연관통홀(124) 및 제2절연관통홀(125) 각각의 내측면에도 메인층(330)의 일부가 형성된다 하더라도, 이는 기판(100)의 제1그루브(101), 제2그루브(102), 제1테스트 오목부(104) 및 제2테스트 오목부(105) 내의 잔존층들(331 내지 333)과 연결되지 않는다.
중간층을 형성한 이후, 복수개의 화소전극들(311, 321)에 걸쳐서 일체(一體)로 대향전극(미도시)을 형성한다. 이러한 대향전극은 ITO, IZO 또는 In2O3와 같은 물질로 형성된 층 및/또는 Al 등과 같은 도전층을 포함할 수 있다. 대향전극은 도 4에 도시된 메인층(330) 및 잔존층들(331 내지 333)과 동일 및/또는 유사한 형상을 가질 수 있다.
이후, 도 5에 도시된 것과 같이 기판(100)에 메인관통홀(109)을 형성한다. 물론 이때 제1절연층에도 메인관통홀(109)에 연결되는 절연관통홀(129)이 동시에 형성된다. 물론 제2절연층에도 절연관통홀(129)에 대응하는 관통홀이 동시에 형성된다. 이러한 메인관통홀(109), 절연관통홀(129) 및 관통홀은 레이저빔을 조사하여 이루어지는 레이저 제거법(LAT: laser ablation technology)에 의해 형성될 수 있다. 메인관통홀(109)의 (xy평면에서의) 중심과 절연관통홀(129)의 (xy평면에서의) 중심은 일치할 수 있다.
참고로 도 5에서는 편의상 단층 구조의 메인층(330)과 단층 구조의 잔존층들(331 내지 333)만을 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니며, 홀 수송층 외에 중간층에 포함되는 층으로서 복수개의 화소전극들(311, 321)에 걸쳐서 일체로 형성되는 층 및 복수개의 화소전극들(311, 321)에 걸쳐서 일체로 형성되는 대향전극 역시, 홀 수송층과 동일 및/또는 유사한 형상을 가질 수 있다. 따라서 메인층(330)과 잔존층들(331 내지 333)은 경우에 따라 다층구조를 가질 수 있다. 이 경우 메인층(330)의 층상 구조는 잔존층들(331 내지 333)의 층상 구조와 동일할 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
이와 같이 제조된 본 실시예에 따른 디스플레이 장치의 경우, 메인관통홀(109), 절연관통홀(129) 및 관통홀 등의 내면에는 홀 수송층(330)이 노출되어 있다. 따라서 제조 과정 또는 이후의 사용 과정에서 메인관통홀(109), 절연관통홀(129) 및 관통홀 등의 내면에 노출된 홀 수송층(330)으로 수분이나 산소 등의 불순물이 침투할 수 있다. 만일 기판(100)에 제1그루브(101) 및 제2그루브(102)가 존재하지 않고 제1절연층에 제1절연관통링(121) 및 제2절연관통링(122)이 존재하지 않는다면, 수분이나 산소 등의 불순물은 홀 수송층(330)을 따라 이동하여 제1화소전극(311) 및/또는 제2화소전극(321) 상으로 침투하여, 제1화소(PX1, 도 3 참조)나 제2화소(PX2, 도 3 참조)의 불량을 야기할 수 있다. 하지만 본 실시예에 따른 디스플레이 장치의 경우 기판(100)에 형성된 제1그루브(101) 및 제2그루브(102)와 제1절연층에 형성된 제1절연관통링(121) 및 제2절연관통링(122) 때문에, 메인관통홀(109), 절연관통홀(129) 및 관통홀 등의 내면에 노출된 홀 수송층(330)은, 제1화소(PX1)나 제2화소(PX2)의 홀 수송층(330)으로 연결되지 않는다. 따라서 수분이나 산소 등의 불순물에 의해 제1화소(PX1)나 제2화소(PX2)에 불량이 발생하는 것을 효과적으로 방지할 수 있다.
한편, 이와 같이 제1화소(PX1)나 제2화소(PX2)에 불량이 발생하는 것을 방지하는 것은 제1절연층이 기판(100)의 제1그루브(101)와 제2그루브(102) 각각의 중앙 방향으로 돌출된 형상을 갖기 때문이다. 따라서 제조 과정에서 제1절연층이 기판(100)의 제1그루브(101)와 제2그루브(102) 각각의 중앙 방향으로 적절하게 돌출된 형상을 갖는지 여부를 검사할 필요가 있다.
본 실시예에 따른 디스플레이 장치의 경우, 기판(100)에 제1그루브(101) 및 제2그루브(102)를 형성하는 것과 동시에 기판(100)에 제1테스트 오목부(104) 및 제2테스트 오목부(105)를 형성하고, 제1절연층에 제1절연관통링(121) 및 제2절연관통링(122)을 형성하는 것과 동시에 제1절연층에 제1절연관통홀(124)과 제2절연관통홀(125)을 형성한다. 따라서 제1절연층이 기판(100)의 제1그루브(101)와 제2그루브(102) 각각의 중앙 방향으로 돌출된 정도는, 제1절연층이 기판(100)의 제1테스트 오목부(104) 및 제2테스트 오목부(105) 각각의 중앙 방향으로 돌출된 정도와 동일/유사하게 된다. 그러므로 제1절연층이 기판(100)의 제1테스트 오목부(104) 및 제2테스트 오목부(105) 각각의 중앙 방향으로 돌출된 정도만을 확인함으로써, 제1절연층이 기판(100)의 제1그루브(101)와 제2그루브(102) 각각의 중앙 방향으로 적절하게 돌출된 형상을 갖는지 여부를 효과적이면서도 신속하게 검사할 수 있다.
한편, 제1절연층이 기판(100)의 제1테스트 오목부(104)의 중앙 방향으로 돌출된 정도가 제1절연층이 기판(100)의 제1그루브(101)의 중앙 방향으로 돌출된 정도와 동일하거나 매우 유사하게 하기 위해, 제1절연관통홀(124)의 (xy평면에서의) 직경이 제1절연관통링(121)의 (xy평면에서의) 폭과 같도록 하는 것이 바람직하다. 제1절연관통홀(124)의 (xy평면에서의) 직경이 제1절연관통링(121)의 (xy평면에서의) 폭과 같도록 제1절연층을 식각할 경우, 기판(100)의 제1테스트 오목부(104)의 (xy평면에서의) 직경 역시 기판(100)의 (xy평면에서의) 제1그루브(101)의 폭과 같게 되기 때문이다. 물론 동일한 이유로, 제2절연관통링(122)의 (xy평면에서의) 폭 역시 제1절연관통홀(124)의 (xy평면에서의) 직경과 같도록 하는 것이 바람직하다.
참고로 도 2에 도시된 것과 같이 제1테스트 오목부(104) 및 제2테스트 오목부(105) 외에 메인관통홀(109) 둘레에 복수개의 테스트 오목부들을 형성할 경우, 이 복수개의 테스트 오목부들에서 각각의 중앙 방향으로 제1절연층이 돌출된 정도만을 확인함으로써, 제1절연층이 기판(100)의 제1그루브(101)와 제2그루브(102) 각각의 중앙 방향으로 돌출된 정도를 다양한 위치에서 정확하게 확인할 수 있다.
물론 본 발명이 이에 한정되는 것은 아니며, 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 일부분인 기판(100)의 일부분을 개략적으로 도시하는 평면도인 도 6에 도시된 것과 같이, 메인관통홀(109)의 중심을 기준으로 대칭인 제1테스트 오목부(104)와 제2테스트 오목부(105)만을 이용할 수도 있다. 즉, 메인관통홀(109) 외측에 2개의 테스트 오목부들만 존재할 수도 있다. 이 경우 제1절연층에도 제1절연관통홀(124)과 제2절연관통홀(125)만 존재하게 된다. 도 6에서 제1테스트 오목부(104)와 제2테스트 오목부(105)를 지나는 V-V 선을 따라 취한 단면도는, 도 5에서와 동일한 것으로 이해될 수 있다. 물론 도 5에서는 기판(100) 외의 다른 구성요소들도 도시하고 있다. 나아가 경우에 따라서는 메인관통홀(109) 외측에 제1테스트 오목부(104)만이 존재하도록 할 수도 있다. 즉, 메인관통홀(109) 외측에 복수개의 테스트 오목부들이 아닌 1개의 테스트 오목부만 위치하도록 할 수 있다. 이 경우 제1절연층에도 1개의 절연관통홀만이 존재하게 된다.
지금까지는 디스플레이 장치가 제1그루브(101) 외에 제2그루브(102)까지 포함하는 경우에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 평면도인 도 7과 도 7의 디스플레이 장치의 일부분을 도 7의 VIII-VIII 선을 따라 취한 단면을 개략적으로 도시하는 단면도인 도 8에 도시된 것과 같이, 기판(100)은 제1그루브(101)만을 포함하고, 제1절연층은 제1절연관통링(121)만을 포함할 수도 있다. 물론 이 경우에도 기판(100)은 제1테스트 오목부(104)와 제2테스트 오목부(105)를 갖고, 제1절연층은 제1절연관통홀(124)과 제2절연관통홀(125)을 갖는다. 물론 테스트 오목부들의 개수와 절연관통홀들의 개수는 가변할 수 있으며, 1개가 될 수도 있다.
도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 본 실시예에 따른 디스플레이 장치가 도 4를 참조하여 전술한 실시예에 따른 디스플레이 장치와 상이한 점은, 기판(100)이 다층구조를 갖는다는 점이다. 도 9에 도시된 것과 같이, 기판(100)은 제1폴리머층(100a)과, 버퍼층(110), 게이트절연막(120) 및 층간절연막(130)을 포함하는 제1절연층에 제1폴리머층(100a)보다 인접하여 위치하는 제2폴리머층(100b)과, 제1폴리머층(100a)과 제2폴리머층(100b) 사이에 개재된 배리어층(100c)을 포함한다.
제1폴리머층(100a)과 제2폴리머층(100b)은 예컨대 폴리에테르술폰(polyethersulfone, PES), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide, PEI), 폴리에틸렌 나프탈레이트(polyethylene naphthalate, PEN), 폴리에틸렌 테레프탈레이드(polyethylene terephthalate, PET), 폴리페닐렌 설파이드(polyphenylene sulfide, PPS), 폴리아릴레이트(polyarylate, PAR), 폴리이미드(polyimide, PI), 폴리카보네이트(polycarbonate, PC) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate, CAP)와 같은 고분자 수지를 포함한다. 배리어층(100c)은 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함한다. 이러한 배리어층(100c)은 제1폴리머층(100a)을 통과한 외부로부터의 이물질이 제2폴리머층(100b)으로 이동하는 것을 방지하여, 결과적으로 기판(100) 상부의 박막트랜지스터들(210, 220, 도 3 참조)에 불순물이 침투하여 불량을 야기하는 것을 방지할 수 있다.
기판(100)에 형성된 메인관통홀(109)은 제1폴리머층(100a), 배리어층(100c) 및 제2폴리머층(100b)을 관통한다. 하지만 기판(100)에 형성된 제1그루브(101)의 배리어층(100c) 방향으로의 깊이와 제1테스트 오목부(104)의 배리어층(100c) 방향으로의 깊이는, 제2폴리머층(100b)의 두께보다 작게 할 수 있다. 물론 제2그루브(102)의 배리어층(100c) 방향으로의 깊이와 제2테스트 오목부(105)의 배리어층(100c) 방향으로의 깊이 역시, 제2폴리머층(100b)의 두께보다 작게 할 수 있다. 이를 통해 제1그루브(101)와 제1테스트 오목부(104) 등을 형성하는 과정에서 배리어층(100c)이 손상되는 것을 방지할 수 있으며, 그 결과 외부로부터의 불순물이 제1폴리머층(100a)과 배리어층(100c)을 통과하여 제2폴리머층(100b)으로 이동하는 것을 효과적으로 방지할 수 있다.
지금까지는 디스플레이 장치에 대해 주로 설명하였지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 전술한 디스플레이 장치를 일 구성요소로 하는 전자장치 역시 본 발명의 범위에 속한다고 할 것이다. 이 경우 디스플레이 장치의 메인관통홀(109)에는 카메라(CAM, 도 1 참조)와 같은 촬상소자나 스피커(SPK, 도 1 참조)가 삽입될 수 있다. 물론 그 외의 다양한 전자소자가 디스플레이 장치의 메인관통홀(109)에 삽입될 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
CAM: 카메라 SPK: 스피커
DA: 디스플레이영역 PX1: 제1화소
PX2: 제2화소 100: 기판
101: 제1그루브 102: 제2그루브
104: 제1테스트 오목부 105: 제2테스트 오목부
109: 메인관통홀 110: 버퍼층
120: 게이트절연막 121: 제1절연관통링
122: 제2절연관통링 124: 제1절연관통홀
125: 제2절연관통홀 129: 절연관통홀
130: 층간절연막 140: 평탄화층
150: 화소절연막 210: 제1박막트랜지스터
220: 제2박막트랜지스터 311: 제1화소전극
321: 제2화소전극 330: 메인층
331: 제1잔존층 332: 제2잔존층
333: 테스트 잔존층

Claims (17)

  1. 메인관통홀과, 상기 메인관통홀의 외측에서 상기 메인관통홀을 일주(一周)하는 제1그루브와, 상기 메인관통홀의 외측에 형성된 제1테스트 오목부를 갖는, 기판; 및
    상기 기판 상에 위치하며, 상기 메인관통홀에 연결되는 절연관통홀과, 상기 절연관통홀의 외측에서 상기 절연관통홀을 일주하며 상기 제1그루브에 연결되되 상기 제1그루브의 폭보다 작은 폭을 갖는 제1절연관통링과, 상기 제1테스트 오목부에 연결되되 상기 제1테스트 오목부의 직경보다 작은 직경을 갖는 제1절연관통홀을 갖는, 절연층;
    을 구비하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 메인관통홀의 중심과 상기 절연관통홀의 중심이 일치하고, 상기 제1그루브의 중심축과 상기 제1절연관통링의 중심축이 일치하며, 상기 제1테스트 오목부의 중심과 상기 제1절연관통홀의 중심이 일치하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1테스트 오목부는 상기 메인관통홀과 상기 제1그루브 사이에 위치하는, 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1절연관통링의 폭은 상기 제1절연관통홀의 직경과 같은, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하는 제1잔존층을 더 구비하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 절연층 상부에 위치하며, 상기 제1잔존층으로부터 이격된 메인층을 더 구비하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 기판은, 상기 메인관통홀의 외측에서 상기 메인관통홀을 일주하며 상기 제1그루브로부터 이격된 제2그루브를 갖고,
    상기 절연층은, 상기 절연관통홀의 외측에서 상기 절연관통홀을 일주하며, 상기 제1절연관통링으로부터 이격되고, 상기 제2그루브에 연결되되 상기 제2그루브의 폭보다 작은 폭을 갖는 제2절연관통링을 갖는, 디스플레이 장치.
  8. 제7항에 있어서,
    상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하는 제1잔존층; 및
    상기 제2그루브의 저면 상에 위치하며 가장자리가 상기 제2그루브 내에 위치하는 제2잔존층;
    을 더 구비하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 절연층 상부에 위치하며, 상기 제1잔존층과 상기 제2잔존층으로부터 이격된 메인층을 더 구비하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 기판은, 상기 메인관통홀의 외측에 형성되며 상기 제1테스트 오목부로부터 이격된, 제2테스트 오목부를 갖고,
    상기 절연층은, 상기 제2테스트 오목부에 연결되되 상기 제2테스트 오목부의 직경보다 작은 직경을 갖는 제2절연관통홀을 갖는, 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1테스트 오목부의 위치와 상기 제2테스트 오목부의 위치는 상기 메인관통홀의 중심을 기준으로 대칭인, 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1테스트 오목부와 상기 제2테스트 오목부는 상기 메인관통홀과 상기 제1그루브 사이에 위치하는, 디스플레이 장치.
  13. 제1항에 있어서,
    상기 기판은 디스플레이영역을 가지며, 상기 메인관통홀은 상기 디스플레이영역 내에 위치하는, 디스플레이 장치.
  14. 제13항에 있어서,
    상기 디스플레이영역 내에서 상기 절연층 상부에 위치하며, 화소전극과 대향전극 사이에 위치하는 중간층; 및
    상기 제1그루브의 저면 상에 위치하며 가장자리가 상기 제1그루브 내에 위치하여 상기 중간층으로부터 이격되고, 상기 중간층의 적어도 일부와 동일한 물질을 포함하는, 제1잔존층;
    을 더 구비하는, 디스플레이 장치.
  15. 제1항에 있어서,
    상기 기판은, 제1폴리머층과, 상기 제1폴리머층보다 상기 절연층에 인접하여 위치한 제2폴리머층과, 상기 제1폴리머층과 상기 제2폴리머층 사이에 개재된 배리어층을 포함하고,
    상기 메인관통홀은 상기 제1폴리머층, 상기 배리어층 및 상기 제2폴리머층을 관통하며, 상기 제1그루브의 상기 배리어층 방향으로의 깊이와 상기 제1테스트 오목부의 상기 배리어층 방향으로의 깊이는 상기 제2폴리머층의 두께보다 작은, 디스플레이 장치.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 절연층은 무기물을 포함하는, 디스플레이 장치.
  17. 제1항 내지 제15항 중 어느 한 항의 디스플레이 장치; 및
    상기 메인관통홀에 삽입된 촬상소자 또는 스피커;
    를 구비하는, 전자장치.
KR1020180092693A 2018-08-08 2018-08-08 디스플레이 장치 및 이를 구비한 전자장치 Active KR102556019B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180092693A KR102556019B1 (ko) 2018-08-08 2018-08-08 디스플레이 장치 및 이를 구비한 전자장치
US16/443,976 US10818742B2 (en) 2018-08-08 2019-06-18 Display apparatus and electronic apparatus including the same
CN201910719613.3A CN110828508B (zh) 2018-08-08 2019-08-06 显示装置和包括其的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180092693A KR102556019B1 (ko) 2018-08-08 2018-08-08 디스플레이 장치 및 이를 구비한 전자장치

Publications (2)

Publication Number Publication Date
KR20200017624A KR20200017624A (ko) 2020-02-19
KR102556019B1 true KR102556019B1 (ko) 2023-07-17

Family

ID=69407090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180092693A Active KR102556019B1 (ko) 2018-08-08 2018-08-08 디스플레이 장치 및 이를 구비한 전자장치

Country Status (3)

Country Link
US (1) US10818742B2 (ko)
KR (1) KR102556019B1 (ko)
CN (1) CN110828508B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548987B1 (ko) * 2018-08-09 2023-06-29 삼성디스플레이 주식회사 디스플레이 장치
KR102570864B1 (ko) * 2018-11-29 2023-08-28 삼성디스플레이 주식회사 전자 장치
CN110164916B (zh) * 2018-12-05 2021-02-02 京东方科技集团股份有限公司 显示面板、显示设备及制造显示面板的方法
KR102582392B1 (ko) * 2018-12-10 2023-09-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
US11818912B2 (en) * 2019-01-04 2023-11-14 Apple Inc. Organic light-emitting diode display panels with moisture blocking structures
CN110265583B (zh) * 2019-07-26 2022-08-12 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR102729887B1 (ko) * 2019-12-31 2024-11-13 엘지디스플레이 주식회사 기판 홀을 포함하는 표시 장치
KR102932274B1 (ko) * 2020-02-21 2026-02-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
EP4160681A4 (en) * 2020-05-27 2024-05-29 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. MATRIX SUBSTRATE, CORRESPONDING PREPARATION METHOD AND DISPLAY PANEL
KR102850624B1 (ko) * 2020-08-25 2025-08-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR102683658B1 (ko) * 2020-08-27 2024-07-10 엘지디스플레이 주식회사 표시장치
KR102868400B1 (ko) * 2020-11-26 2025-10-02 엘지디스플레이 주식회사 표시장치
CN112490272B (zh) * 2020-11-27 2022-12-09 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
EP4024471A1 (en) * 2020-12-31 2022-07-06 LG Display Co., Ltd. Light emitting display apparatus and multi-screen display apparatus including the same
CN115411067A (zh) * 2021-05-27 2022-11-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230166165A (ko) * 2022-05-27 2023-12-07 삼성디스플레이 주식회사 전자 장치
KR20240069921A (ko) * 2022-11-11 2024-05-21 삼성디스플레이 주식회사 디스플레이 패널

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069241A1 (en) 2010-09-17 2012-03-22 Au Optronics Corporation Display
JP6054582B2 (ja) 2014-05-23 2016-12-27 シャープ株式会社 照明装置及び表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054582B2 (ja) * 1977-09-07 1985-11-30 日立造船株式会社 廃熱利用によるフロン冷凍方法
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
KR102072966B1 (ko) 2012-11-30 2020-02-05 삼성디스플레이 주식회사 표시기판 및 표시기판의 패턴 치수의 측정방법
KR101733497B1 (ko) 2015-09-24 2017-05-24 엘지전자 주식회사 이동 단말기
KR102457252B1 (ko) * 2015-11-20 2022-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102446875B1 (ko) 2016-01-22 2022-09-26 삼성디스플레이 주식회사 표시 장치
KR102631887B1 (ko) 2016-02-16 2024-02-01 삼성전자주식회사 전자 장치
US10191577B2 (en) 2016-02-16 2019-01-29 Samsung Electronics Co., Ltd. Electronic device
JP6646473B2 (ja) * 2016-02-25 2020-02-14 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR102515963B1 (ko) 2016-03-04 2023-03-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102421577B1 (ko) * 2016-04-05 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102605208B1 (ko) 2016-06-28 2023-11-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102696805B1 (ko) * 2016-08-12 2024-08-21 삼성디스플레이 주식회사 디스플레이 장치
KR102103962B1 (ko) 2016-09-02 2020-06-01 삼성디스플레이 주식회사 디스플레이 장치 및 제조 방법
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
CN108416280B (zh) * 2018-02-26 2021-09-17 厦门天马微电子有限公司 显示模组和显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120069241A1 (en) 2010-09-17 2012-03-22 Au Optronics Corporation Display
JP6054582B2 (ja) 2014-05-23 2016-12-27 シャープ株式会社 照明装置及び表示装置

Also Published As

Publication number Publication date
US10818742B2 (en) 2020-10-27
KR20200017624A (ko) 2020-02-19
CN110828508A (zh) 2020-02-21
US20200052054A1 (en) 2020-02-13
CN110828508B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
KR102556019B1 (ko) 디스플레이 장치 및 이를 구비한 전자장치
US12364150B2 (en) Display apparatus with penetrating portion and method of manufacturing same
KR102868001B1 (ko) 디스플레이 장치
US12345972B2 (en) Display apparatus and method of manufacturing the same
US10256282B2 (en) Display apparatus having reduced defects
US10121977B2 (en) Display apparatus
KR20230069072A (ko) 디스플레이 장치
KR102692576B1 (ko) 디스플레이 장치
US10229632B2 (en) Display apparatus
KR20180120310A (ko) 디스플레이 장치
KR20170113757A (ko) 디스플레이 장치
KR20180064601A (ko) 디스플레이 장치
KR20170106590A (ko) 디스플레이 장치
KR20170116303A (ko) 디스플레이 장치
KR20180049469A (ko) 디스플레이 장치
KR20190075198A (ko) 디스플레이 장치
KR20170115213A (ko) 디스플레이 장치
US11626465B2 (en) Display device having test pad and bridge

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000