CN203337964U - 阵列基板、液晶显示装置 - Google Patents

Abstract

本实用新型提供一种阵列基板、液晶显示装置，属于液晶显示技术领域，其可解决现有的液晶显示装置透过率低的问题。本实用新型的阵列基板包括多个像素单元，像素单元中设有板状电极和位于板状电极上方的狭缝电极，板状电极与狭缝电极间设有绝缘层，且板状电极延伸到像素单元外围；所述狭缝电极延伸到像素单元外围；所述像素单元的至少部分外围区域中同时设有狭缝电极和板状电极。本实用新型可用于液晶显示装置中，尤其是用于采用“双栅极线”设计的液晶显示装置中。

Description

阵列基板、液晶显示装置

技术领域

本实用新型属于液晶显示技术领域，具体涉及一种阵列基板、液晶显示装置。 

背景技术

边缘场开关模式(FFS，Fringe Field Switching)或高级超维场转换模式(ADS，Advanced Dimension Switch)的液晶显示装置具有透过率高、视角宽、色域广等诸多优点，故成为液晶显示装置的研究热点。 

如图1所示，FFS模式或ADS模式的液晶显示装置的阵列基板上设有多个用于进行显示(即用于出光)的像素单元9，每个像素单元9中设有板状电极2，板状电极2上方设有狭缝电极1，板状电极2和狭缝电极1间设有绝缘层(图中未示出)；而各像素单元9之间的区域(即像素单元9的外围区域)则用于设置栅极线31、数据线32、薄膜晶体管4等其他结构，各像素单元9之间的区域与彩膜基板上的黑矩阵对应，故这些区域不用于显示(即不出光)。 

其中，板状电极2可以为像素电极而狭缝电极1为公共电极，或者也可反之，即板状电极2可以为公共电极而狭缝电极1为像素电极。但不论电极的具体类型是怎样的，如图1所示，通常板状电极2都会大于像素单元9(即板状电极2延伸到像素单元9的外围)，而狭缝电极1则与像素单元9重合或略小于像素单元9(即狭缝电极1的边界对应像素单元9的边界或比其略小)。 

发明人发现现有技术中至少存在如下问题：在FFS模式或ADS模式的液晶显示装置中，狭缝电极与像素单元重合或比其略小，显然，狭缝电极边缘处的电场与中部的电场分布肯定有所不同，其边缘处的电场易发生紊乱，对液晶分子的驱动力较差，这 导致像素单元边缘区(对应狭缝电极的边缘处)的液晶效率低，并由此降低整个显示装置的透过率。 

实用新型内容

本实用新型所要解决的技术问题包括，针对现有的FFS模式或ADS模式的液晶显示装置透过率低的问题，提供一种透过率高的阵列基板和透过率。 

解决本实用新型技术问题所采用的技术方案是一种阵列基板，其包括多个像素单元，像素单元中设有板状电极和位于板状电极上方的狭缝电极，板状电极与狭缝电极间设有绝缘层；且板状电极延伸到像素单元外围； 

所述狭缝电极延伸到像素单元外围； 

所述像素单元的至少部分外围区域中同时设有狭缝电极和板状电极。 

本实用新型的阵列基板中，在像素单元的至少部分外围区域中设有狭缝电极和板状电极，因此对于与该外围区域相邻的像素单元的边缘区，其中产生的电场与像素单元中部区域产生的电场不再有区别，故该边缘区的电场驱动能力强，液晶效率高，透过率高，由此使液晶显示装置的整体透过率提高。 

其中，所述“像素单元”是指用于进行显示的区域，即在显示过程中光可透过的区域（出光区），而各像素单元之间还有间隔的区域，这些区域用于设置栅极线、数据线、薄膜晶体管等其他结构，这些区域在显示时会被黑矩阵遮挡不出光，故不算做“像素单元”。“狭缝电极”是指由电极条和位于电极条之间的狭缝交替排列组成的电极结构，“板状电极”是指用于与狭缝电极间产生驱动电场的片状电极结构，“狭缝电极”与“板状电极”均是通过对透明导电材料层(如氧化铟锡)进行光刻得到，在光刻过程中，除形成狭缝电极和板状电极外，还可能多留下一些导电材料层形成电连接结构(如连接狭缝电极的各电极条或将不同像素单 元中的电极电连接)，而这些电连接结构虽与狭缝电极或板状电极同时形成，但并不视作狭缝电极或板状电极的一部分。 

优选的是，所述阵列基板还包括交叉设置的多条栅极线和数据线，其中以栅极线的设置方向为行方向，数据线的设置方向为列方向；每两行相邻像素单元间设有N条栅极线，每行像素单元中的各像素单元依次与N条栅极线轮流相连，N为大于等于2的整数；每隔N列像素单元设有一条数据线，每条数据线同时与N列像素单元相连。 

其中“以栅极线的设置方向为行方向，数据线的设置方向为列方向”是指：将栅极线的长度方向定义为“行”的方向，而将数据线的长度方向定义为“列”的方向，即该“行/列方向”是由栅极线和数据线的方向决定的，而与阵列基板的位置、放置方式等均无关系。“每行像素单元中的各像素单元依次与N条栅极线轮流相连”是指，对于同一行中的多个像素单元，在沿一定方向依次观察时是轮流连接N条栅极线的，即其中任意N个相邻的像素单元分别与N条栅极线以一对一的方式连接；例如，若N等于2，则某行像素单元中从左起的第一个像素单元与第一条栅极线相连，第二个像素单元与第二条栅极线相连，第三个像素单元又与第一条栅极线相连，第四个像素单元再与第二条栅极线相连，并依次类推；而以下的“每列像素单元中的各像素单元依次与N条数据线轮流相连”含义类似，不再详细描述。 

进一步优选的是，所述像素单元在行方向上未与数据线相邻侧的外围区域中设有狭缝电极和板状电极。 

进一步优选的是，所述板状电极为像素电极，狭缝电极为公共电极；位于同一行中且之间无数据线的N个相邻像素单元的狭缝电极连接成一体结构。 

进一步优选的是，所述N为2；每行像素单元中的各像素单元依次与该行像素单元两侧的2条栅极线轮流相连；每条数据线 同时与其两侧的2列像素单元相连。 

优选的是，所述阵列基板还包括交叉设置的多条栅极线和数据线，其中以栅极线的设置方向为行方向，数据线的设置方向为列方向；每隔N行像素单元设有一条栅极线，每条栅极线同时与N行像素单元相连，N为大于等于2的整数；每两列相邻像素单元间设有N条数据线，每列像素单元中的各像素单元依次与N条数据线轮流相连。 

进一步优选的是，所述像素单元在列方向上未与栅极线相邻侧的外围区域中设有狭缝电极和板状电极。 

进一步优选的是，所述板状电极为像素电极，狭缝电极为公共电极；位于同一列中且之间无栅极线的N个相邻像素单元的狭缝电极连接成一体结构。 

进一步优选的是，所述N为2；每条栅极线同时与其两侧的2行像素单元相连；每列像素单元中的各像素单元依次与该列像素单元两侧的2条数据线轮流相连。 

优选的是，所述像素单元各方向的外围区域中均设有板状电极和狭缝电极。 

解决本实用新型技术问题所采用的技术方案是一种液晶显示装置，其包括上述的阵列基板。 

由于本实用新型的液晶显示装置中具有上述阵列基板，故其透过率高。 

本实用新型适用于FFS模式或ADS模式的液晶显示装置中，尤其是用于采用“双栅极线”设计的液晶显示装置中。 

附图说明

图1为现有的FFS模式或ADS模式的阵列基板的局部俯视结构示意图； 

图2为本实用新型的实施例1的阵列基板的局部俯视结构示 意图； 

图3为本实用新型的实施例2的阵列基板的局部俯视结构示意图； 

图4为本实用新型的实施例3的阵列基板的局部俯视结构示意图； 

其中附图标记为：1、狭缝电极；2、板状电极；31、栅极线；32、数据线；33、公共电极线；4、薄膜晶体管；9、像素单元。 

具体实施方式

为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。 

实施例1： 

如图2所示，本实施例提供一种阵列基板，其包括交叉设置的栅极线31和数据线32，栅极线31和数据线32的交叉处设有薄膜晶体管4，并限定出像素单元9，每个像素单元9用于独立显示所需内容。 

其中，阵列基板为FFS模式或ADS模式，即每个像素单元9中均设有板状电极2和位于板状电极2上方的狭缝电极1，板状电极2与狭缝电极1间设有绝缘层(图中未示出)以实现绝缘。 

如图2所示，每个像素单元9中的板状电极2均延伸到像素单元9的外围，即板状电极2超出像素单元9范围之外；同时，狭缝电极1也延伸到像素单元9之外，且在像素单元9的至少部分外围区域中，同时设有狭缝电极1和板状电极2。 

也就是说，狭缝电极1和板状电极2均有部分延伸到板状电极2之外，且二者在像素单元9的外围有重叠，从而二者可在像素单元9的外围区域中产生驱动电场；这样，与该外围区域相邻的像素单元9的边缘区就不再对应狭缝电极1的边缘处了，其中所产生的电场与像素单元中部区域产生的电场也不再有区别，故像素单元9的该边缘区中的电场对液晶的驱动能力强，液晶效率 高，透过率高，从而整个显示装置的透过率较高。 

优选的，像素单元9的各方向外围均设有板状电极2和狭缝电极1。 

也就是说，如图2所示，与像素单元9边缘的任意位置相邻的外围区域中均设有板状电极2和狭缝电极1，或者说板状电极2和狭缝电极1的重叠区域完全包围像素单元9；例如，当像素单元9为矩形时，则其四条边和四个角的外侧均设有重叠的板状电极2和狭缝电极1。如前所述，若在像素单元9的外围某处设有板状电极2和狭缝电极1，则像素单元9中与该处相邻的边缘区的透过率可获得提高；因此，优选在像素单元9的外围均设置重叠的板状电极2和狭缝电极1，从而使整个像素单元9的全部边缘区的透过率都获得提高，达到最好的改善透过率的效果。 

当然，应当理解，如果只在像素单元9的部分外围区域中设置板状电极2和狭缝电极1，也可达到提高透过率的效果。 

优选的，如图2所示，狭缝电极1(和板状电极2)超出像素单元9外的区域优选均不与栅极线31、数据线32等引线重叠，因为如果狭缝电极1等与引线重叠，则会产生较大的寄生电容，影响显示质量。 

当然，应当理解，如果狭缝电极1与栅极线31、数据线32等引线重叠设置，只要其间设有绝缘层，也是可行的。 

在本实施例中，以狭缝电极1为公共电极，而板状电极2为像素电极，因此，如图2所示，各狭缝电极1均与公共电极线33电连接(公共电极线33还连接驱动芯片)，且公共电极线33与板状电极2间绝缘(当然各狭缝电极1也可通过连接线等其他方式电连接)，而各板状电极2则相互绝缘，并与各自的薄膜晶体管4相连。 

当然，应当理解，如果是以狭缝电极1为像素电极，而板状电极2为公共电极，也是可行的。 

实施例2： 

如图3所示，本实施例提供一种阵列基板，其具有与以上实 施例1的阵列基板类似的结构。 

区别在于，本实施例的阵列基板采用的是“双栅极线”设计，即其中栅极线31的数量加倍而数据线32的数量减半，这种设计可减少数据驱动芯片(Data Driver IC)数量、降低成本。 

具体的，如图3所示，以栅极线31的设置方向为行方向，数据线32的设置方向为列方向；则每两行相邻像素单元9间设有两条栅极线31，而每行像素单元9中的各像素单元9依次与该行像素单元9两侧的两条栅极线31轮流相连；每隔两列像素单元9设有一条数据线32，每条数据线32同时与其两侧的两列像素单元9相连。 

优选的，像素单元9在行方向上未与数据线32相邻侧的外围区域中设有狭缝电极1和板状电极2。 

也就是说，优选在各像素单元9间没有数据线32和栅极线31一侧的外围区域中设置狭缝电极1和板状电极2，其原因如下： 

如前所述，狭缝电极1、板状电极2优选不与栅极线31、数据线32等引线重叠，而随着分辨率的提高，各引线与像素单元9间的间隙越来越小，这导致若要狭缝电极1、板状电极2不与引线重叠，则在像素单元9外围区域中能重叠设置狭缝电极1和板状电极2的区域越来越小；而根据以上方案，由于采用了双栅极线设计，故部分像素单元9间没有引线(数据线32)，这样这些像素单元9间就流出了足够的空间用于设置狭缝电极1和板状电极2，使其设计、制造等更加简单，提高透过率的效果更好。 

进一步优选的，当板状电极2为像素电极，而狭缝电极1为公共电极时，如图3所示，位于同一行中且之间无数据线32的两个相邻像素单元9的狭缝电极1连接成一体结构。 

通常而言，如图1所示，当狭缝电极1为公共电极时，各像素单元9的狭缝电极1间通过公共电极线33等电连接，但其狭缝并不相通，即各狭缝电极1仍是独立设置的。而在本实施例中，如图3所示，之间没有数据线32的两个相邻像素单元9的狭缝电极1形成一体结构(即其两个像素单元9之间的部分也是狭缝电极 1)，或者说每个狭缝电极1同时覆盖两个相邻且之间没有数据线32的像素单元9。 

如前所述，当采用双栅极线设计时，在行方向上部分相邻像素单元9间没有引线，故在这些位置设置狭缝电极1不会产生寄生电容，又由于此时狭缝电极1是公共电极，故为了更好的简化设计和制造工艺，可将之间没有数据线32的相邻像素单元9的狭缝电极1直接连为一体结构，形成覆盖两个像素单元9的“大狭缝电极”。 

当然，以上所述的是板状电极2为像素电极，而狭缝电极1为公共电极的情况；但当板状电极2为公共电极而狭缝电极1为像素电极时，也可使位于同一行中且之间无数据线32的2个相邻像素单元9中的板状电极2连接成一体结构，在此不再详细描述。 

应当理解，本实施例中虽然以“双栅极线”的设计作为例子，但若采用“N栅极线”的设计也是可行的；也就是说，可将栅极线31数量增加N倍(N可为3、4、5等整数)，而数据线32数量减小为N分之一。此时，在行方向上，会有更多相邻的像素单元9之间没有数据线32，故可在像素单元9外围流出更多的空间用于设置狭缝电极1和板状电极2，且可将更多个像素单元9的狭逢电极(或板状电极2)连为一体。当然，当N大于等于3时，必然会出现部分引线交叠，此时需要设置额外的绝缘层，在此不再详细描述。 

实施例3： 

如图4所示，本实施例提供一种阵列基板，其具有与以上实施例2的阵列基板类似的结构。 

区别在于，本实施例采用的不是“双栅极线”的设计，而是“双数据线”的设计。 

也就是说，如图4所示，本实施例的阵列基板中，数据线32的数量加倍而栅极线31的数量减半。具体的，以栅极线31的设置方向为行方向，数据线32的设置方向为列方向；其中，每隔两 行像素单元9设有一条栅极线31，每条栅极线31同时与其两侧的两行像素单元9相连；每两列相邻像素单元9间设有两条数据线32，每列像素单元9中的各像素单元9分别与其两侧的两条数据线32轮流相连。 

优选的，像素单元9在列方向上未与栅极线31相邻侧的外围区域中设有狭缝电极1和板状电极2。 

显然，如果采用“双数据线”的设计，则在列方向上部分像素单元9之间没有栅极线31，故其同样可为狭缝电极1和板状电极2的设置流出更多的空间，降低设计和制造难度。 

进一步优选的，当板状电极2为像素电极，狭缝电极1为公共电极，则位于同一列中且之间无栅极线31的两个相邻像素单元9的狭缝电极1连接成一体结构。 

与实施例2类似，可将之间没有栅极线31的邻像素单元9的狭缝电极1连接成一体结构，以进一步降低设计和制造难度。 

当然，应当理解，在板状电极2为公共电极而狭缝电极1为像素电极时，也可使位于同一列中且之间无栅极线31的两个相邻像素单元9的板状电极2连接成一体结构。 

同时，本实施例显然也可采用“N数据线”的设计，即可将数据线32的数量增加N倍(N可为3、4、5等整数)，而栅极线31数量减小为N分之一；此时，在列方向上，会有更多相邻的像素单元9之间没有栅极线31，故可在像素单元9外围流出更多的空间用于设置狭缝电极1和板状电极2。 

实施例4： 

本实施例提供一种液晶显示装置，其包括上述的阵列基板。 

当然，本实施例的液晶显示装置中还应包括其他的已知结构，如电源单元、驱动芯片、彩膜基板、背光源等。 

本实施例的液晶显示装置可为液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。 

由于本实施例的液晶显示装置中具有上述阵列基板，故其透过率高。 

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。 

Claims (11)

1.一种阵列基板，包括多个像素单元，像素单元中设有板状电极和位于板状电极上方的狭缝电极，板状电极与狭缝电极间设有绝缘层，且板状电极延伸到像素单元外围，其特征在于，

所述狭缝电极延伸到像素单元外围；

所述像素单元的至少部分外围区域中同时设有狭缝电极和板状电极。

2.根据权利要求1所述的阵列基板，其特征在于，还包括交叉设置的多条栅极线和数据线，其中

以栅极线的设置方向为行方向，数据线的设置方向为列方向；

每两行相邻像素单元间设有N条栅极线，每行像素单元中的各像素单元依次与N条栅极线轮流相连，N为大于等于2的整数；

每隔N列像素单元设有一条数据线，每条数据线同时与N列像素单元相连。

3.根据权利要求2所述的阵列基板，其特征在于，

所述像素单元在行方向上未与数据线相邻侧的外围区域中设有狭缝电极和板状电极。

4.根据权利要求3所述的阵列基板，其特征在于，

所述板状电极为像素电极，狭缝电极为公共电极；

位于同一行中且之间无数据线的N个相邻像素单元的狭缝电极连接成一体结构。

5.根据权利要求2所述的阵列基板，其特征在于，

所述N为2；

每行像素单元中的各像素单元依次与该行像素单元两侧的2条栅极线轮流相连；

每条数据线同时与其两侧的2列像素单元相连。

6.根据权利要求1所述的阵列基板，其特征在于，还包括交叉设置的多条栅极线和数据线，其中

以栅极线的设置方向为行方向，数据线的设置方向为列方向；

每隔N行像素单元设有一条栅极线，每条栅极线同时与N行像素单元相连，N为大于等于2的整数；

每两列相邻像素单元间设有N条数据线，每列像素单元中的各像素单元依次与N条数据线轮流相连。

7.根据权利要求6所述的阵列基板，其特征在于，

所述像素单元在列方向上未与栅极线相邻侧的外围区域中设有狭缝电极和板状电极。

8.根据权利要求7所述的阵列基板，其特征在于，

所述板状电极为像素电极，狭缝电极为公共电极；

位于同一列中且之间无栅极线的N个相邻像素单元的狭缝电极连接成一体结构。

9.根据权利要求6所述的阵列基板，其特征在于，

所述N为2；

每条栅极线同时与其两侧的2行像素单元相连；

每列像素单元中的各像素单元依次与该列像素单元两侧的2条数据线轮流相连。

10.据权利要求1至9中任意一项所述的阵列基板，其特征在于，

所述像素单元各方向的外围区域中均设有板状电极和狭缝电极。

11.一种液晶显示装置，其特征在于，包括：

权利要求1至10中任意一项所述的阵列基板。

Images