[go: up one dir, main page]

KR102005234B1 - 가이드 벽을 갖는 반도체 패키지 - Google Patents

가이드 벽을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR102005234B1
KR102005234B1 KR1020120106600A KR20120106600A KR102005234B1 KR 102005234 B1 KR102005234 B1 KR 102005234B1 KR 1020120106600 A KR1020120106600 A KR 1020120106600A KR 20120106600 A KR20120106600 A KR 20120106600A KR 102005234 B1 KR102005234 B1 KR 102005234B1
Authority
KR
South Korea
Prior art keywords
package
heat spreader
semiconductor chip
semiconductor
guide wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120106600A
Other languages
English (en)
Other versions
KR20140039846A (ko
Inventor
이정도
강태우
김동한
안양훈
이장우
최대영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120106600A priority Critical patent/KR102005234B1/ko
Priority to US14/019,638 priority patent/US9343535B2/en
Publication of KR20140039846A publication Critical patent/KR20140039846A/ko
Application granted granted Critical
Publication of KR102005234B1 publication Critical patent/KR102005234B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W40/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/57—Physical imperfections the imperfections being on the surface of the semiconductor body, e.g. the body having a roughened surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10W40/00—
    • H10W40/22—
    • H10W40/70—
    • H10W40/778—
    • H10W74/012—
    • H10W74/016—
    • H10W74/15—
    • H10W90/00—
    • H10W90/701—
    • H10W70/60—
    • H10W70/655—
    • H10W72/0198—
    • H10W72/5366—
    • H10W72/552—
    • H10W72/877—
    • H10W72/884—
    • H10W74/00—
    • H10W74/10—
    • H10W74/117—
    • H10W90/288—
    • H10W90/291—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—
    • H10W90/754—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

제1 패키지 기판, 상기 제1 패키지 기판 상에 배치된 제1 반도체 칩, 상기 제1 반도체 칩 상에 배치된 열 전달층, 상기 열 전달층 상에 배치된 히트 스프레더, 및 상기 제1 패키지 기판 상에 배치되어 상기 제1 반도체 칩의 측면들을 직접적으로 감싸는 몰딩부, 및 상기 몰딩부 상에 배치되고 상기 히트 스프레더의 주변을 이격되어 감싸는 가이드 벽을 갖는 하우징을 포함하는 반도체 패키지가 제안된다.

Description

가이드 벽을 갖는 반도체 패키지{Semiconductor Package Having a Guide Wall}
본 발명은 가이드 벽을 갖는 반도체 패키지에 관한 것이다.
최근 모바일 제품은 작고 얇은 반도체 패키지를 요구한다. 특히, 반도체 패키지의 열 방출 능력이 중요한 문제로 대두되었고, 이를 개선하기 위하여 히트 스프레더를 갖는 반도체 패키지가 제안되었다.
본 발명이 해결하고자 하는 과제는 가이드 벽을 갖는 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 가이드 벽을 이용하여 히트 스프레더가 적층된 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 의한 반도체 패키지는 제1 패키지 기판, 상기 제1 패키지 기판 상에 배치된 제1 반도체 칩, 상기 제1 반도체 칩 상에 배치된 열 전달층, 상기 열 전달층 상에 배치된 히트 스프레더, 및 상기 제1 패키지 기판 상에 배치되어 상기 제1 반도체 칩의 측면들을 직접적으로 감싸는 몰딩부, 및 상기 몰딩부 상에 배치되고 상기 히트 스프레더의 주변을 이격되어 감싸는 가이드 벽을 갖는 하우징을 포함할 수 있다.
상기 가이드 벽은 상기 히트 스프레더의 네 측면들을 감쌀 수 있다.
상기 가이드 벽은 상기 제1 반도체 칩 상에 상기 히트 스프레더가 배치되는 캐비티를 정의할 수 있다.
상기 가이드 벽은 상기 몰딩부의 상면에 내부 수평 면을 정의할 수 있다.
상기 열 전달층은 상기 제1 반도체 칩의 상기 상면을 모두 덮고 상기 내부 수평 면의 일부를 덮을 수 있다.
상기 제1 반도체 칩의 상면과 상기 내부 수평 면은 동일한 레벨에 위치할 수 있다.
상기 가이드 벽과 상기 몰딩부는 동일한 물질을 포함할 수 있다.
상기 반도체 패키지는 상기 하우징 상에 배치된 제2 패키지 기판, 상기 제2 패키지 기판 상에 배치된 제2 반도체 칩, 및 상기 제2 패키지 기판의 하면과 상기 제1 패키지 기판의 상면 사이에 배치되어 상기 하우징을 관통하는 패키지간 범프를 더 포함할 수 있다.
상기 패키지간 범프는 상기 히트 스프레더를 관통할 수 있다.
상기 히트 스프레더는 상기 패키지간 범프가 관통하는 관통 홀을 포함할 수 있다.
본 발명의 일 실시예에 의한 반도체 패키지는 패키지 기판, 상기 패키지 기판 상에 배치된 반도체 칩, 상기 반도체 칩의 측면을 감싸는 몰딩부, 상기 몰딩부의 상면 상에 형성된 열 전달층, 상기 열 전달층 상에 배치된 히트 스프레더, 및 상기 히트 스프레더의 주변을 이격되어 감싸는 가이드 벽을 포함할 수 있다.
상기 열 전달층은 상기 반도체 칩의 상면을 전부 덮고, 상기 몰딩부의 상면을 부분적으로 노출할 수 있다.
상기 열 전달층은 상기 반도체 칩의 상면 및 상기 몰딩부의 상면을 모두 덮을 수 있다.
상기 몰딩부는 상기 패키지 기판의 표면을 부분적으로 노출하는 제1 관통 홀을 포함할 수 있다.
상기 히트 스프레더는 상기 제1 관통 홀과 정렬되는 제2 관통 홀을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의한 반도체 패키지들은 가이드 벽을 구비함으로써, 히트 스프레더(heat spreader)와 패키지 사이의 미끄러짐 또는 회전에 의한 정렬 불량(misalignment)이 발생하지 않는 효과가 있다.
또한, 본 발명의 기술적 사상에 의한 반도체 패키지는 가이드 벽을 포함함으로써, SFF(Small Form Factor)의 전자 제품에 적용될 수 있다.
도 1a 내지 1d는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도 및 상면도이다.
도 2a 내지 도 2c는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도들이다.
도 3a 및 도 3b는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도들이다.
도 4는 본 발명의 기술적 사상에 일 실시예 의한 반도체 패키지들을 형성하는 방법을 개념적으로 설명하는 플로우 차트이다.
도 5a 내지 도 5g는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측면도들이다.
도 6a 내지 도 6c는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측단면도들이다.
도 7a 및 도 7b는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지를 설명하는 개념적인 측단면도들이다.
도 8a 및 도 8b는 본 발명의 기술적 사상의 실시예에 의한 반도체 패키지를 설명하는 개념적인 측단면도들이다.
도 9a 및 9b는 본 발명의 기술적 사상의 실시예들에 따른 적층된 패키지들을 포함하는 반도체 패키지를 개략적으로 도시한 측단면도 및 횡단면도이다.
도 10a 내지 10c는 본 발명의 기술적 사상의 실시예들에 따른 적층된 패키지들을 포함하는 반도체 패키지들을 개략적으로 도시한 측단면도 및 횡단면도이다.
도 11a는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 반도체 모듈을 개념적으로 도시한 도면이다.
도 11b는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템을 개념적으로 도시한 블록도이다.
도 11c는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다.
도 11d는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 모바일 무선 폰을 개략적으로 도시한 도면이다.
본 발명의 기술적 사상에 의한 발명의 구성 및 그것들을 통해서 달성하고자 하는 목적들은 아래에 기술되어 있는 실시예들과 도면들을 통해서 명확해질 것이다. 본 발명의 명세서에서 설명된 실시예들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 기술적 사상이 쉽게 전달되고 실시될 수 있도록 제공되는 것이다. 그러므로, 본 발명의 기술적 사상은 아래에 기술되어 있는 실시예들에 한정되지 않고 다양한 형태로 변형될 수 있다. 본 발명의 명세서에 첨부된 도면들에 표시된 영역들의 모양과 크기 등은 본 발명을 쉽게 이해할 수 있도록 예시한 것에 불과하며 편의를 위해 과장되어 표현될 수 있다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며 발명의 범주를 제한하지 않는다. 본 발명의 명세서에 있는 부호들은 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1a 내지 1d는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도 및 상면도이다. 본 발명의 기술적 사상을 이해하기 쉽도록, 반도체 칩 및 패키지 기판은 측면도로 도시되었고, 하우징은 개념적인 단면도로 도시되었다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(100a)는 패키지 기판(110), 패키지 기판(110) 상에 배치된 반도체 칩(120), 반도체 칩(120) 상에 배치된 히트 스프레더(130a) 및 하우징(140)을 포함할 수 있다.
패키지 기판(110)은 경성 인쇄 회로 기판(rigid printed circuit board), 연성 인쇄 회로 기판(flexible printed circuit board), 또는 경-연성 인쇄 회로 기판(rigid-flexible printed circuit board)을 포함할 수 있다. 패키지 기판(110)의 하면에는 솔더 볼들(112)이 배치될 수 있다.
반도체 칩(120)은 마이크로프로세서 같은 로직 반도체 소자를 포함할 수 있다. 반도체 칩(120)은 패키지 기판(110) 상에 배치된 칩 범프들(121)을 이용하여 플립 칩 방법으로 연결될 수 있다. 칩 범프들(121)은 메사(mesa)형 금속 패드 또는 솔더 물질을 포함할 수 있다. 반도체 칩(120)과 패키지 기판(110) 사이에는 칩 범프들(121)을 감싸는 언더필 물질(122)이 충진될 수 있다. 언더필 물질(122)은 접착력을 갖는 수지를 포함할 수 있다.
하우징(140)은 몰딩부(142) 및 몰딩부(142) 상의 가이드 벽(141)을 포함할 수 있다. 예를 들어, 하우징(140)은 몰딩부(142) 상에 히트 스프레더(130a)가 배치되는 캐비티(C, cavity)를 정의하는 가이드 벽(141)을 가질 수 있다. 가이드 벽(141)에 의해 몰딩부(142)의 상면에 내부 수평 면(1420, inner horizontal surface)이 정의(delimit)될 수 있다. 하우징(140)은 트랜스퍼 몰딩(transfer molding), 인젝션 몰딩(injection molding), 언더-필(under-fill) 등에 사용되는 EMC(Epoxy Molding Compound)를 포함할 수 있다.
몰딩부(142)는 패키지 기판(110) 상에 배치되어 언더필 물질(122) 및 반도체 칩(120)의 측면을 직접적으로 감쌀 수 있다. 내부 수평 면(1420)과 반도체 칩(120)은 동일하거나 유사한 레벨에 위치할 수 있다. 반도체 칩(120)의 상면은 몰딩부(142)로 덮이지 않고 노출될 수 있다. 가이드 벽(141)은 히트 스프레더(130a)의 주변을 이격되어 감쌀 수 있다. 가이드 벽(141)의 상면과 히트 스프레더(130a)의 상면은 유사하거나 실질적으로 동일한 레벨에 위치할 수 있다. 가이드 벽(141)과 몰딩부(142)는 일체일 수 있다. 예를 들어, 가이드 벽(141)과 몰딩부(142)는 물질적으로 연속할 수 있다.
히트 스프레더(130a)는 열 전달층(131a)에 의해 반도체 칩(120)의 상면 및 하우징(140)의 내부에 부착될 수 있다. 예를 들어, 몰딩부(142)의 내부 수평 면(1420) 상에 부착될 수 있다. 히트 스프레더(130a)는 동, 알루미늄 또는 합금 등과 같은 금속 재질을 포함할 수 있다.
열 전달층(131a)은 반도체 칩(120)의 상면 및 몰딩부(142)의 내부 수평 면(1420)의 일부 또는 전부 상에 도포될 수 있다. 열 전달층(131a)은 반도체 칩(120)의 상면 및 히트 스프레더(130a)의 하면과 직접적으로 접촉할 수 있다. 열 전달층(131a)은 내부 수평 면(1420)에 테이프 또는 액상 물질로 도포될 수 있다. 열 전달층(131a)은 열 인터페이스 물질(TIM, Thermal Interface Material)을 포함할 수 있다.
열 전달층(131a)은 반도체 칩(120)의 상면을 완전히 덮을 수 있다. 열 전달층(131a)은 히트 스프레더(130a)의 하면을 모두 덮을 수 있다. 예를 들어, 열 전달층(131a)의 수평 폭은 히트 스프레더(130a)의 수평 폭 보다 100㎛~200㎛정도 클 수 있다. 열 전달층(131a)은 몰딩부(142)의 내부 수평 면(1420)의 일부를 덮고 다른 일부를 노출시킬 수 있다. 열 전달층(131a)은 도 1b를 참조하면, 상면도에서(in a top view) 가이드 벽(141)으로부터 일정 거리(A)만큼 이격될 수 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(100b)는 반도체 칩(120)의 상면을 모두 덮고, 몰딩부(142)의 내부 수평 면(1420)의 일부 상에 형성된 열 전달층(131b)을 포함할 수 있다. 예를 들어, 열 전달층(131b)은 몰딩부(142)의 내부 수평 면(1420)의 일부를 덮고 일부를 노출시킬 수 있다. 열 전달층(131b)은 히트 스프레더(130b)의 하면의 일부를 덮고 다른 일부를 노출시킬 수 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(100c)는 가이드 벽(141)과 접촉하는 열 전달층(131c)을 포함할 수 있다. 예를 들어, 열 전달층(131c)은 몰딩부(142)의 내부 수평 면(1420) 및 히트 스프레더(130c)의 하면을 모두 덮을 수 있다. 열 전달층(131c)은 히트 스프레더(130c)의 측면들의 일부를 감쌀 수 있다.
도 2a 내지 도 2c는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도들이다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(200a)는 반도체 칩(220)의 상면을 덮는 몰딩부(242) 및 가이드 벽(241)을 갖는 하우징(240)을 포함할 수 있다. 열 전달층(231a)은 몰딩부(242)의 상면 및 히트 스프레더(230a)의 하면 사이에 형성될 수 있다. 열 전달층(231a)은 반도체 칩(220)의 수평 폭 보다 넓은 수평 폭으로 형성될 수 있다. 열 전달층(231a)은 히트 스프레더(230a)의 수평 폭과 동일하거나 유사하게 형성될 수 있다. 예를 들어, 열 전달층(231a)은 히트 스프레더(230a)의 하면의 전부를 덮을 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(200b)는 몰딩부(242)의 내부 수평 면(2420)의 일부를 덮고 일부를 노출시키는 열 전달층(231b)을 포함할 수 있다. 예를 들어, 열 전달층(231b)은 반도체 칩(220)의 수평 폭보다 넓게 형성될 수 있다. 열 전달층(231b)은 히트 스프레더(230b)의 하면의 일부를 노출시키도록 형성될 수 있다.
도 2c를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(200c)는 가이드 벽(241)과 접촉하는 열 전달층(231c)을 포함할 수 있다. 예를 들어, 열 전달층(231c)은 하우징(240)의 내부 수평 면(2420) 및 히트 스프레더(230c)의 하면을 전부 덮을 수 있다. 열 전달층(231c)은 히트 스프레더(230c)의 측면들의 일부를 감쌀 수 있다.
도 3a 및 도 3b는 본 발명의 기술적 사상의 실시예들에 의한 반도체 패키지들을 개략적으로 도시한 측단면도들이다.
도 3a를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(300a)는 패키지 기판(310) 상에 배치되어 칩 범프들(321) 및 반도체 칩(320)의 측면들을 직접적으로 감싸고 반도체 칩(320)의 상면을 노출시키는 몰딩부(342a)를 갖는 하우징(340a)을 포함할 수 있다.
도 3b를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지(300b)는 패키지 기판(310) 상에 배치되어 칩 범프들(321) 및 반도체 칩(320)의 측면들 및 반도체 칩(320)의 상면을 직접적으로 감싸는 몰딩부(342b)를 갖는 하우징(340b)을 포함할 수 있다.
도 4는 본 발명의 기술적 사상에 일 실시예 의한 반도체 패키지들을 형성하는 방법을 개념적으로 설명하는 플로우 차트이다. 도 5a 내지 도 5g는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측면도들이다.
도 4 및 도 5a를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 반도체 칩(120)을 패키지 기판(110) 상에 본딩하는 것을 포함할 수 있다.(S10) 반도체 칩(120)은 칩 범프들(121)을 통하여 패키지 기판(110) 상에 본딩될 수 있다. 이후, 칩 범프들(121)을 감싸는 언더필 물질(122)이 반도체 칩들(120)과 패키지 기판(110) 사이에 충진될 수 있다.
도 4 및 도 5b를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 패키지 기판(110)의 상면에 반도체 칩(120)을 덮는 몰드 금형틀(150)을 제공하는 것을 포함할 수 있다.(S12) 몰드 금형틀(150)은 하우징(140)에 해당하는 몰딩 공간(U)을 가질 수 있다. 몰드 금형틀(150)의 몰딩 공간(U)은 다수 개의 반도체 칩들(120)을 덮을 수 있다. 몰드 금형틀(150)은 돌출부(151)를 포함할 수 있다. 돌출부(151)는 반도체 칩(120)의 상면과 접촉할 수 있다. 돌출부(151)의 수평 폭은 반도체 칩(120)의 수평 폭보다 클 수 있다. 몰드 금형틀(150)의 하면은 패키지 기판(110)의 상면과 접촉할 수 있다.
도 4 및 도 5c를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 몰드 공간(U)에 몰딩 물질을 주입하여 하우징(140)을 형성하는 것을 포함할 수 있다.(S14)
도 4 및 도 5d를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 반도체 칩(120)의 상면에 열 전달층(131)을 도포하는 것을 포함할 수 있다.(S16) 열 전달층(131)은 반도체 칩(120)의 상면 및 몰딩부(142)의 내부 수평 면(1420) 상에 도포될 수 있다.
도 4 및 도 5e를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 열 전달층(131) 상에 히트 스프레더(130)을 부착하는 것을 포함할 수 있다.(S18) 상기 공정은 히트 스프레더(130)를 압착기(160)를 이용하여 열 전달층(131) 상에 히트 스프레더(130)를 열 압착하는 것을 포함할 수 있다.
도 4 및 도 5f를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지들을 적층하는 방법은, 패키지 기판(110)의 하면에 다수의 솔더볼들(112)을 부착하는 것을 포함할 수 있다.(S20)
도 4 및 도 5g를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 개별화 공정을 진행하여 다수의 반도체 패키지들(100)을 생성하는 것을 포함할 수 있다.(S22)
도 6a 내지 도 6c는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 형성하는 방법을 설명하는 개념적인 측단면도들이다.
도 6a를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 도 5a, 도 5b 및 그 설명들을 더 참조하여, 패키지 기판(210)의 상면에 반도체 칩(220)을 덮는 몰드 금형틀(250)을 제공하는 것을 포함할 수 있다. 몰드 금형틀(250)은 하우징(240)에 해당하는 몰딩 공간(U)을 가질 수 있다. 몰드 금형틀(250)의 돌출부(251)는 반도체 칩(120)의 상면과 이격될 수 있다.
도 6b를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 몰딩 공간(U) 내에 몰딩 물질을 채워 하우징(240)을 형성하는 것을 포함할 수 있다.
도 6c를 참조하면, 본 발명의 일 실시예에 의한 반도체 패키지를 형성하는 방법은, 도 5c 내지 도 5f 및 그 설명들을 더 참조하여, 하우징(240)의 내부 수평 면(2420) 상에 열 전달층(231)을 도포하고 히트 스프레더(230)를 부착하는 것을 포함할 수 있다.
도 7a 및 도 7b는 본 발명의 기술적 사상의 일 실시예들에 의한 반도체 패키지를 설명하는 개념적인 측단면도들이다.
도 7a를 참조하면, 본 발명의 실시예에 반도체 패키지(400a)는 반도체 칩(420)의 상면 및 몰딩부(442a)의 내부 수평 면(4420a)의 일부 또는 전부 상에 도포되는 열 전달층(431a)과, 히트 스프레더(430a)의 주변을 이격되어 감싸며, 히트 스프레더(430a) 보다 낮게 형성되는 가이드 벽(441a)을 포함할 수 있다. 예를 들어, 열 전달층(431a)은 반도체 칩(420)의 상면 및 히트 스프레더(430a)의 하면과 직접적으로 접촉할 수 있다.
가이드 벽(441a)의 상면은 히트 스프레더(430a)의 상면보다 일정 높이(H)만큼 낮게 형성될 수 있다.
도 7b를 참조하면, 본 발명의 실시예에 반도체 패키지(400b)는 히트 스프레더(430b) 보다 높게 형성되는 가이드 벽(441b)을 포함할 수 있다. 예를 들어, 가이드 벽(441b)의 상면은 히트 스프레더(430b)의 상면보다 일정 높이(H)만큼 높게 형성될 수 있다.
도 8a 및 도 8b는 본 발명의 기술적 사상의 실시예에 의한 반도체 패키지를 설명하는 개념적인 측단면도들이다.
도 8a를 참조하면, 본 발명의 실시예에 반도체 패키지(500a)는 몰딩부(542a)의 상면 및 히트 스프레더(530a)의 하면 사이에 형성되는 열 전달층(531a)과, 히트 스프레더(530a) 보다 낮게 형성되는 가이드 벽(541a)을 포함할 수 있다. 예를 들어, 가이드 벽(541a)의 상면은 히트 스프레더(530a)의 상면보다 일정 높이(H)만큼 낮게 형성될 수 있다.
도 8b를 참조하면, 본 발명의 실시예에 반도체 패키지(500b)는 히트 스프레더(530b) 보다 높게 형성되는 가이드 벽(541b)을 포함할 수 있다. 예를 들어, 가이드 벽(541b)의 상면은 히트 스프레더(530b)의 상면보다 일정 높이(H)만큼 높게 형성될 수 있다.
도 9a는 본 발명의 기술적 사상의 실시예들에 따른 적층된 패키지들을 포함하는 반도체 패키지를 개략적으로 도시한 측단면도이고, 도 9b는 I-I' 선의 하부 패키지의 횡단면도이다.
도 9a 및 9b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 패키지(600a)는 상부 패키지(610) 및 히트 스프레더(630a)를 가진 하부 패키지(620)를 포함할 수 있다. 상부 패키지(610)와 하부 패키지(620)는 다수 개의 패키지간 범프들(650)을 통해 전기적으로 연결될 수 있다.
상부 패키지(610)는 상부 패키지 기판(611) 상에 실장된 상부 반도체 칩(613)을 포함할 수 있다. 상부 패키지 기판(611)은 상면에 노출된 제1 상부 랜드들(612a), 하면에 노출된 제2 상부 랜드들(612b), 및 내부의 상부 기판 배선들(617)을 포함할 수 있다. 제1 상부 랜드들(612a)은 상부 기판 배선들(617)을 통하여 제2 상부 랜드들(612b)과 전기적으로 연결될 수 있다.
상부 반도체 칩(613)은 메모리 반도체 소자를 포함할 수 있다. 상부 반도체 칩(613)은 다이 접착 필름(DAF, die attach film)같은 칩 접착 물질(618)을 통해 상부 패키지 기판(611) 상에 접착될 수 있다. 상부 반도체 칩(613)은 본딩 패드들(614)을 포함할 수 있다. 본딩 패드들(614)은 와이어들(616)을 통하여 상부 패키지 기판(611)의 제1 상부 랜드(612a)와 전기적으로 연결될 수 있다. 상부 패키지(610)는 상부 패키지 기판(611) 상에 실장된 상부 반도체 칩(613)의 상면 및 측면을 감싸는 상부 몰딩부(619)를 더 포함할 수 있다. 상부 몰딩부(619)는 에폭시 수지를 포함할 수 있다.
하부 패키지(620)는 하부 패키지 기판(621) 상에 실장된 하부 반도체 칩(623)을 포함할 수 있다. 하부 패키지 기판(621)은 상면에 노출된 제1 하부 랜드들(622a), 하면에 노출된 제2 하부 랜드들(622b), 및 내부의 하부 기판 배선들(627)을 포함할 수 있다. 제1 하부 랜드들(622a)과 제2 하부 랜드들(622b)은 하부 기판 배선들(627)을 통하여 서로 전기적으로 연결될 수 있다.
하부 반도체 칩(623)은 마이크로프로세서 같은 로직 반도체 소자를 포함할 수 있다. 하부 반도체 칩(623)은 하부 패키지 기판(621) 상에 배치된 칩 범프들(624)을 이용하여 플립 칩 방법으로 연결될 수 있다.
칩 범프들(624)은 메사(mesa)형 금속 패드 또는 솔더 볼을 포함할 수 있다.
하부 패키지 기판(621)과 하부 반도체 칩(623)의 사이에는 칩 범프들(624)을 감싸는 하부 언더필 물질(628)이 충진될 수 있다. 하부 언더필 물질(628)은 접착력을 갖는 수지를 포함할 수 있다. 예를 들어, 로진(rosin) 수지, 에폭시 수지 또는 기타 다양한 합성 수지를 포함할 수 있다. 하부 언더필 물질(628)은 생략될 수도 있다.
하우징(640a)은 몰딩부(642a) 및 몰딩부(642a) 상의 가이드 벽(641a)을 포함할 수 있다. 다수 개의 패키지간 범프들(650)은 하우징(640a)을 통과할 수 있다. 몰딩부(642a)는 관통 홀(645)을 포함할 수 있다. 관통 홀(645)은 하부 패키지 기판(621)의 표면의 일부, 예를 들어 제1 하부 랜드들(622a)을 노출시킬 수 있다.
가이드 벽(641a)은 몰딩부(642a) 배치되어 상에 히트 스프레더(630a)를 이격되어 감쌀 수 있다. 가이드 벽(641a)은 히트 스프레더(630a)가 배치되는 캐비티(C)를 정의할 수 있다. 캐비티(C) 내부에는 몰딩부(642a)의 내부 수평 면(6420a)이 정의될 수 있다.
몰딩부(642a)는 하부 패키지 기판(621) 상에 배치되어 언더필 물질(628) 및 하부 반도체 칩(623)의 측면을 직접적으로 감쌀 수 있다. 내부 수평 면(6420a)은 하부 반도체 칩(623)의 상부 표면과 같거나 유사할 수 있다. 하부 반도체 칩(623)의 상면은 몰딩부(642a)에 덮이지 않고 노출될 수 있다. 가이드 벽(641a)은 히트 스프레더(630a)의 주변을 이격되어 감쌀 수 있다. 가이드 벽(641a)의 상면과 히트 스프레더(630a)의 상면은 유사하거나 실질적으로 동일할 수 있다. 가이드 벽(641a)과 몰딩부(642a)는 일체일 수 있다. 예를 들어, 가이드 벽(641a)과 몰딩부(642a)는 동일한 물질을 포함하거나 물질적으로 연속할 수 있다.
히트 스프레더(630a)는 열 전달층(631a)에 의해 하부 반도체 칩(623)의 상면 및 하우징(640a)의 내부에 부착될 수 있다. 열 전달층(631a)은 하부 반도체 칩(623)의 상면 및 몰딩부(642a)의 내부 수평 면(6420a)의 일부 또는 전부 상에 도포될 수 있다. 열 전달층(631a)은 하부 반도체 칩(623)의 상면 및 히트 스프레더(630a)의 하면과 직접적으로 접촉할 수 있다.
열 전달층(631a)은 하부 반도체 칩(623)의 상면을 완전히 덮을 수 있다. 열 전달층(631a)은 히트 스프레더(630a)의 하면을 모두 덮을 수 있다. 예를 들어, 열 전달층(631a)은 몰딩부(642a)의 내부 수평 면(6420a)의 일부를 덮고 다른 일부를 노출시킬 수 있다. 히트 스프레더(630a)는 가이드 벽(641a)으로부터 일정 거리(A)만큼 이격될 수 있다. 도 9b에서, 하부 반도체 칩(623)은 히트 스프레더(630a)에 가려져 보이지 않을 것이므로 점선으로 표시된다.
패키지간 범프들(650)은 하우징(640a)을 관통하여 하부 패키지 기판(621)의 상면에 배치된 제1 하부 랜드들(622a)과 상부 패키지 기판(611)의 하면에 배치된 제2 상부 랜드들(612b)의 사이에 배치될 수 있다. 패키지간 범프들(650)은 제1 하부 랜드들(622a)과 제2 상부 랜드들(612b)을 전기적으로 연결할 수 있다. 패키지간 범프들(650)은 솔더 물질을 포함할 수 있다.
도 10a 및 10c는 본 발명의 기술적 사상의 실시예들에 따른 적층된 패키지들을 포함하는 반도체 패키지들을 개략적으로 도시한 측단면도들이고, 도 10b는 II-II' 선의 하부 패키지의 횡단면도이다.
도 10a및 도 10b를 참조하면, 본 발명의 기술적 사상의 실시예에 따른 반도체 패키지(600b)는 관통 홀들(635)을 가진 히트 스프레더(630b), 및 하우징(640b)을 포함할 수 있다. 패키지간 범프들(650)은 히트 스프레더(630b)의 관통 홀(635)을 관통할 수 있다.
도 10c를 참조하면, 본 발명의 실시예에 의한 반도체 패키지(600b)는 하부 반도체 칩(623)의 상면을 모두 덮고, 몰딩부(642b)의 내부 수평 면(6420b)의 일부 상에 형성된 열 전달층(631b)을 포함할 수 있다. 예를 들어, 열 전달층(631b)은 몰딩부(642b)의 내부 수평 면(6420b)의 일부를 덮고 일부를 노출시킬 수 있다. 열 전달층(631b)은 히트 스프레더(630b)의 하면의 일부를 덮고 다른 일부를 노출시킬 수 있다. 열 전달층(631b)은 패키지간 범프(650)와 이격될 수 있다.
도 11a는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 반도체 모듈을 개념적으로 도시한 도면이다. 도 11a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 모듈(2000)은, 모듈 기판(2010) 상에 반도체 소자(2030)를 포함하고, 반도체 소자(2030)는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나를 포함할 수 있다. 모듈(2000)은 모듈 기판(2010) 상에 실장된 마이크로프로세서(2020)를 더 포함할 수 있다. 모듈 기판(2010)의 적어도 한 변에는 입출력 터미널들(2040)이 배치될 수 있다. 반도체 소자(2030)는 모듈 기판(2010) 상에서 플립 칩 기술 등을 이용하여 실장될 수 있다.
도 11b는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템(2100)을 개념적으로 도시한 블록도이다. 도 11b을 참조하면, 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나가 전자 시스템(2100)에 적용될 수 있다. 시스템(2100)은 바디(Body; 2110), 마이크로 프로세서(Micro Processor; 2120), 파워 공급부(Power Supply; 2130), 기능 유닛(Functional Unit; 2140), 및/또는 디스플레이 컨트롤러(Display Controller; 2150)를 포함할 수 있다. 바디(2110)는 인쇄 회로 기판(PCB) 등을 갖는 시스템 보드 또는 마더 보드(Mother Board)일 수 있다. 마이크로 프로세서(2120), 파워 공급부(2130), 기능 유닛(2140), 및 디스플레이 컨트롤러(2150)는 바디(2110) 상에 실장 또는 장착될 수 있다. 바디(2110)의 상면 혹은 바디(2110)의 외부에 디스플레이 유닛(2160)이 배치될 수 있다. 예를 들면, 디스플레이(2160)는 바디(2110)의 표면 상에 배치되어 디스플레이 컨트롤러(2150)에 의해 프로세싱된 이미지를 표시할 수 있다. 파워 공급부(2130)는 외부의 전원 등으로부터 일정 전압을 공급받아 이를 다양한 전압 레벨로 분기하여 마이크로 프로세서(2120), 기능 유닛(2140), 디스플레이 컨트롤러(2150) 등으로 공급할 수 있다. 마이크로 프로세서(2120)는 파워 공급부(2130)로부터 전압을 공급받아 기능 유닛(2140)과 디스플레이(2160)를 제어할 수 있다. 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 전자 시스템(2100)이 휴대폰 같은 모바일 전자 제품인 경우 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 디스플레이(2160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 무선 통신 기능을 수행할 수 있는 여러 구성 요소들을 포함할 수 있으며, 카메라를 포함하는 경우, 이미지 프로세서(Image Processor)의 역할을 할 수 있다. 응용 실시예에서, 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 외부 장치(2170)와 신호를 주고 받을 수 있다. 또한, 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다. 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나는 마이크로 프로세서(2120) 및 기능 유닛(2140) 중 적어도 어느 하나에 포함될 수 있다.
도 11c는 본 발명의 기술적 사상이 적용된 일 실시예에 의한 반도체 패키지를 포함하는 전자 시스템을 개략적으로 도시한 블록도이다. 도 11c를 참조하면, 전자 시스템(2200)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나를 포함할 수 있다. 전자 시스템(2200)은 모바일 기기 또는 컴퓨터에 포함될 수 있다. 예를 들어, 전자 시스템(2200)은 메모리 시스템(2212), 마이크로프로세서(2214), 램(2216) 및 버스(2220)를 사용하여 데이터 통신을 수행하는 유저 인터페이스(2218)를 포함할 수 있다. 마이크로프로세서(2214)는 전자 시스템(2200)을 프로그램 및 컨트롤할 수 있다. 램(2216)은 마이크로프로세서(2214)의 동작 메모리로 사용될 수 있다. 예를 들어, 마이크로프로세서(2214) 또는 램(2216)은 본 발명의 실시예들에 의한 반도체 소자 또는 반도체 패키지를 포함할 수 있다. 마이크로프로세서(2214), 램(2216) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 유저 인터페이스(2218)는 전자 시스템(2200)으로 데이터를 입력하거나 또는 전자 시스템(2200)으로부터 출력하는데 사용될 수 있다. 메모리 시스템(2212)은 마이크로프로세서(2214) 동작용 코드들, 마이크로프로세서(2214)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 메모리 시스템(2212)은 컨트롤러 및 메모리를 포함할 수 있다.
도 11d는 본 발명의 기술적 사상의 일 실시예에 의한 모바일 무선 폰(2500)을 개략적으로 도시한 도면이다. 모바일 무선 폰(2500)은 태블릿 PC로 이해될 수도 있다. 부가하여, 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나는 태블릿 PC 외에도, 노트북 같은 휴대용 컴퓨터, mpeg-1 오디오 플레이어, MP3 플레이어, MP4 플레이어, 네비게이션 기기, 솔리드 스테이트 디스크(SSD), 테이블 컴퓨터, 자동차 및 가정용 가전 제품에 사용될 수 있다.
그 외, 도면에 참조 부호가 표시되지 않았거나, 참조 부호만 표시된 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다. 또한, 본 명세서에서는 대표적인 실시예들만이 한정적으로 설명되었으나, 어느 하나의 실시예의 특징적 부분이 다른 모든 실시예들에서도 조합, 구현될 수 있다는 것이 충분히 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 갖는 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100a-600b: 반도체 패키지
110, 210, 310, 410, 510: 패키지 기판
112, 212, 312, 412, 512: 솔더 볼들
120, 220, 320, 420, 520: 반도체 칩
121, 221, 321, 421, 521: 칩 범프들
122, 222, 322, 422, 522: 언더필 물질
130a, 130b, 130c, 230a, 230b, 230c, 330, 430a, 430b, 530a, 530b, 630a, 630b: 히트 스프레더
131a, 131b, 131c, 231a, 231b, 231c, 331, 431a, 431b, 531a, 531b631a, 631b: 열 전달층
140, 240, 340a, 340b, 440a, 440b, 540a, 540b, 640a, 640b: 하우징
141, 241, 341a, 341b, 441a, 441b, 541a, 541b, 641a, 641b: 가이드 벽
142, 242, 342a, 342b, 442a, 442b, 542a, 542b, 642a, 642b: 몰딩부
1420, 2420, 3420, 4420a, 4420b, 5420a, 5420b, 6420a, 6420b: 내부 수평 면
150, 250: 몰드 금형틀 151, 251: 돌출부
160: 압착기
C: 캐비티 U: 몰딩 공간
610: 상부 패키지 611: 상부 패키지 기판
612a: 제1 상부 랜드들 612b: 제2 상부 랜드들
613: 상부 반도체 칩 614: 본딩 패드
616: 와이어 617: 상부 기판 배선들
618: 칩 열 전달 물질 619: 상부 몰딩재
620: 하부 패키지 621: 하부 패키지 기판
622a: 제1 하부 랜드들 622b: 제2 하부 랜드들
623: 하부 반도체 칩 624: 칩 범프들
627: 하부 기판 배선들 628: 하부 언더필 물질
650: 패키지간 범프

Claims (10)

  1. 제1 패키지 기판;
    상기 제1 패키지 기판 상에 배치된 제1 반도체 칩;
    상기 제1 반도체 칩 상에 배치된 열 전달층;
    상기 열 전달층 상에 배치된 히트 스프레더; 및
    상기 제1 패키지 기판 상에 배치되어 상기 제1 반도체 칩의 측면들을 직접적으로 감싸는 몰딩부, 및 상기 몰딩부 상에 배치되고 상기 히트 스프레더의 주변을 이격되어 감싸는 가이드 벽을 갖는 하우징을 포함하고,
    상기 가이드 벽의 내측면과 상기 히트 스프레더의 측면은 갭(gap)을 형성하고,
    상기 갭(gap)의 적어도 일 부분은 비어있는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 가이드 벽은 상기 히트 스프레더의 네 측면들을 감싸는 반도체 패키지.
  3. 제1항에 있어서,
    상기 가이드 벽은 상기 제1 반도체 칩 상에 상기 히트 스프레더가 배치되는 캐비티를 정의하는 반도체 패키지.
  4. 제3항에 있어서,
    상기 가이드 벽은 상기 몰딩부의 상면에 내부 수평 면을 정의하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 열 전달층은 상기 제1 반도체 칩의 상기 상면을 모두 덮고 상기 내부 수평 면의 일부를 덮는 반도체 패키지.
  6. 제4항에 있어서,
    상기 제1 반도체 칩의 상면과 상기 내부 수평 면은 동일한 레벨에 위치하는 반도체 패키지.
  7. 제1항에 있어서,
    상기 가이드 벽과 상기 몰딩부는 동일한 물질을 포함하는 반도체 패키지.
  8. 제1항에 있어서,
    상기 하우징 상에 배치된 제2 패키지 기판;
    상기 제2 패키지 기판 상에 배치된 제2 반도체 칩; 및
    상기 제2 패키지 기판의 하면과 상기 제1 패키지 기판의 상면 사이에 배치되어 상기 하우징을 관통하는 패키지간 범프를 더 포함하는 반도체 패키지.
  9. 제8항에 있어서,
    상기 패키지간 범프는 상기 히트 스프레더를 관통하는 반도체 패키지.
  10. 제9항에 있어서,
    상기 히트 스프레더는 상기 패키지간 범프가 관통하는 관통 홀을 포함하는 반도체 패키지.
KR1020120106600A 2012-09-25 2012-09-25 가이드 벽을 갖는 반도체 패키지 Active KR102005234B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120106600A KR102005234B1 (ko) 2012-09-25 2012-09-25 가이드 벽을 갖는 반도체 패키지
US14/019,638 US9343535B2 (en) 2012-09-25 2013-09-06 Semiconductor packages having a guide wall and related systems and methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120106600A KR102005234B1 (ko) 2012-09-25 2012-09-25 가이드 벽을 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20140039846A KR20140039846A (ko) 2014-04-02
KR102005234B1 true KR102005234B1 (ko) 2019-07-30

Family

ID=50338062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120106600A Active KR102005234B1 (ko) 2012-09-25 2012-09-25 가이드 벽을 갖는 반도체 패키지

Country Status (2)

Country Link
US (1) US9343535B2 (ko)
KR (1) KR102005234B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
KR102228461B1 (ko) * 2014-04-30 2021-03-17 삼성전자주식회사 반도체 패키지 장치
JP2016071269A (ja) * 2014-09-30 2016-05-09 株式会社東芝 電子機器、及びシステム
KR102283322B1 (ko) * 2014-11-14 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR102265243B1 (ko) 2015-01-08 2021-06-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102372300B1 (ko) 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
US10186499B2 (en) 2016-06-30 2019-01-22 Intel IP Corporation Integrated circuit package assemblies including a chip recess
US10457001B2 (en) * 2017-04-13 2019-10-29 Infineon Technologies Ag Method for forming a matrix composite layer and workpiece with a matrix composite layer
KR102358323B1 (ko) 2017-07-17 2022-02-04 삼성전자주식회사 반도체 패키지
KR20190124892A (ko) * 2018-04-27 2019-11-06 삼성전자주식회사 팬-아웃 반도체 패키지
US10825774B2 (en) 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
KR102545473B1 (ko) * 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
KR102617088B1 (ko) 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지
EP4102563A4 (en) * 2021-02-19 2023-06-21 Huawei Digital Power Technologies Co., Ltd. ENCLOSURE STRUCTURE, ELECTRICAL POWER CONTROL SYSTEM AND MANUFACTURING PROCESS
KR102854366B1 (ko) 2021-05-17 2025-09-04 삼성전자주식회사 열전달 물질 층 및 반도체 패키지를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2518994B2 (ja) * 1992-04-22 1996-07-31 富士通株式会社 半導体装置
JP2991172B2 (ja) 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
JP2002190560A (ja) 2000-12-21 2002-07-05 Nec Corp 半導体装置
JP2002270717A (ja) 2001-03-12 2002-09-20 Rohm Co Ltd 半導体装置
KR20020093474A (ko) 2001-06-09 2002-12-16 삼성전자 주식회사 고전력 반도체 칩 패키지
JP2003031744A (ja) 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
KR20030046795A (ko) 2001-12-06 2003-06-18 삼성전자주식회사 안내 벽이 형성된 방열판을 갖는 고전력 패키지
JP4211035B2 (ja) 2003-12-19 2009-01-21 富士通マイクロエレクトロニクス株式会社 温度制御機能を有する半導体装置
TWI246757B (en) 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
US7498673B2 (en) * 2006-11-21 2009-03-03 International Business Machines Corporation Heatplates for heatsink attachment for semiconductor chips
JP2010103244A (ja) 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
KR20100069007A (ko) 2008-12-15 2010-06-24 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
KR101092725B1 (ko) 2009-11-06 2011-12-09 주식회사 영일프레시젼 아이씨 카드용 방열판
KR101162503B1 (ko) 2010-09-08 2012-07-05 앰코 테크놀로지 코리아 주식회사 히트 슬러그 및 이를 이용한 반도체 패키지
KR101160117B1 (ko) * 2010-10-29 2012-06-26 하나 마이크론(주) 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042063A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
US9343535B2 (en) 2016-05-17
US20140084442A1 (en) 2014-03-27
KR20140039846A (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
KR102005234B1 (ko) 가이드 벽을 갖는 반도체 패키지
US8624364B2 (en) Integrated circuit packaging system with encapsulation connector and method of manufacture thereof
US11503713B2 (en) Antenna substrate and antenna module including the same
US8304880B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof
CN107887361B (zh) 扇出型半导体封装件
US8901732B2 (en) Semiconductor device package and method
TWI630690B (zh) 扇出型半導體封裝
TWI712112B (zh) 半導體封裝
US8273607B2 (en) Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
TWI667749B (zh) 扇出型半導體封裝
US8399985B2 (en) Mold design and semiconductor package
TWI699864B (zh) 天線模組
US20100148344A1 (en) Integrated circuit package system with input/output expansion
KR20130105175A (ko) 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US8564125B2 (en) Integrated circuit packaging system with embedded thermal heat shield and method of manufacture thereof
US8674516B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US20170287796A1 (en) Electronic component package
CN109148394A (zh) 形成多芯片封装架构的方法及由此形成的结构
US10083903B1 (en) Integrated circuit packaging system with molded laser via interposer and method of manufacture thereof
CN104584212A (zh) 包括封装衬底中的管芯的堆叠管芯封装
KR20130111780A (ko) Ｅｍｉ 차폐부를 갖는 반도체 장치
KR20150088371A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
TW202101700A (zh) 半導體封裝
CN102832182B (zh) 半导体封装件及其制造方法
US8018052B2 (en) Integrated circuit package system with side substrate having a top layer

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000