KR101919903B1

KR101919903B1 - 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법

Info

Publication number: KR101919903B1
Application number: KR1020120102483A
Authority: KR
Inventors: 유경필; 서성호; 신명섭; 정운재
Original assignee: 삼성전자 주식회사
Priority date: 2012-09-14
Filing date: 2012-09-14
Publication date: 2018-11-19
Anticipated expiration: 2032-09-14
Also published as: US20140082267A1; KR20140035774A; DE102013110086A1; DE102013110086A8; JP6622446B2; DE102013016993B4; JP2014059872A; CN103677665B; CN103677665A; DE102013016993A1; US9792072B2

Abstract

임베디드 멀티미디어 카드(eMMC), 이를 제어하는 호스트, 및 이들의 동작 방법이 개시된다. 본 발명의 eMMC는 플래시 메모리; 및 상기 플래시 메모리를 제어하는 메모리 컨트롤러를 포함하며, 상기 메모리 컨트롤러는 호스트로부터 데이터 전송(송신 또는 수신) 중에 상기 호스트로부터 전송되는 명령 셋을 수신하여 저장할 수 있는 명령 레지스터; 상기 송신 또는 수신 중인 데이터를 저장하는 제1 버퍼; 및 상기 제1 버퍼와 별도로 상기 명령 셋에 대응하는 데이터를 저장하는 제2 버퍼를 포함한다.

Description

임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법 {EMBEDDED MULTIMEDIA CARD(eMMC), HOST FOR CONTROLLING THE eMMC, AND METHODS FOR OPERATING THE eMMC AND THE HOST}

본 발명의 개념에 따른 실시 예는 임베디드 멀티미디어 카드((embedded Multimedia Card(eMMC))에 관한 것으로, 특히 리드(read)/라이트(write) 성능을 개선할 수 있는 eMMC, 상기 eMMC를 제어하는 호스트, 및 이들의 동작 방법에 관한 것이다.

멀티미디어 카드(MultiMediaCard(MMC)는 플래시(flash) 메모리의 메모리 카드 표준이다.

eMMC는 JEDEC에서 표준으로 정한 내장형 MMC에 대한 표준이다. eMMC 통신은 10개의 신호 버스(10-signal bus)에 기반한다. eMMC은 스마트폰과 같은 이동 통신 장치에 내장되어 사용될 수 있다.

본 발명이 이루고자 하는 기술적인 과제는 리드(read)/라이트(write) 성능을 개선할 수 있는 eMMC, 상기 eMMC를 제어하는 호스트, 및 이들의 동작 방법을 제공하는 것이다.

본 발명의 실시 예에 따른 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC))는 플래시 메모리; 및 상기 플래시 메모리를 제어하는 디바이스 컨트롤러를 포함한다.

상기 디바이스 컨트롤러는 호스트로부터 데이터 전송(송신 또는 수신) 중에 상기 호스트로부터 전송되는 명령 셋을 수신하여 저장할 수 있는 명령 레지스터; 상기 송신 또는 수신 중인 데이터를 저장하는 제1 버퍼; 및 상기 제1 버퍼와 별도로 상기 명령 셋에 대응하는 데이터를 저장하는 제2 버퍼를 포함한다.

상기 명령 셋은 상기 플래시 메모리에 라이트할 데이터 또는 상기 플래시 메모리로부터 리드할 데이터 크기를 지정하기 위한 크기 지정 명령; 및 시작 어드레스를 지정하기 위한 어드레스 지정 명령을 포함할 수 있다.

상기 명령 레지스터는 각각이 상기 데이터 크기와 상기 시작 어드레스를 저장할 수 있는 N(2이상의 자연수)개의 레지스터 셋들을 포함하고, 상기 명령 셋을 최대 N개까지 상기 명령 레지스터에 저장할 수 있다.

상기 명령 셋은 상기 플래시 메모리로부터 데이터를 독출하기 위한 명령 셋이고,

상기 디바이스 컨트롤러는 상기 명령 레지스터의 각 레지스터 셋에 저장된 시작 어드레스로부터 해당 데이터 크기만큼의 데이터를 상기 플래시 메모리로부터 독출하여 상기 제2 버퍼에 저장할 수 있다.

상기 디바이스 컨트롤러는 상기 호스트로부터 데이터 리드 아웃 명령을 수신하고, 상기 데이터 리드 아웃 명령에 응답하여 상기 제2 버퍼에 저장된 데이터를 상기 호스트로 전송할 수 있다.

상기 명령 셋은 상기 플래시 메모리로 데이터를 저장하기 위한 명령 셋이고, 상기 디바이스 컨트롤러는 상기 호스트로부터 데이터 라이트 인 명령에 응답하여 상기 호스트로부터 전송되는 데이터를 수신하여 상기 제2 버퍼에 저장할 수 있다.

상기 디바이스 컨트롤러는 상기 명령 레지스터의 각 레지스터 셋에 저장된 데이터 크기만큼의 데이터를 상기 플래시 메모리의 해당 시작 어드레스로부터 프로그램할 수 있다.

상기 플래시 메모리는 상기 N을 저장하기 위한 Extended CSD 레지스터를 더 포함할 수 있다.

본 발명의 실시 예에 따르면, 호스트와 클락 버스, 명령 버스, 및 데이터 버스를 통해 연결되는 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC))의 동작 방법은 상기 데이터 버스를 통해 상기 호스트와 데이터를 전송(송신 또는 수신) 하는 단계; 및 상기 호스트와 데이터 전송 중에 상기 명령 버스를 통해 상기 호스트로부터 전송되는 명령 셋을 수신하여 명령 레지스터에 저장하는 단계를 포함한다.

상기 명령 셋은 데이터 크기를 지정하기 위한 크기 지정 명령 및 시작 어드레스를 지정하기 위한 어드레스 지정 명령을 포함할 수 있다.

본 발명의 실시 예에 따르면, 호스트는 데이터 전송 중에도 다음 리드/라이트 명령을 eMMC에 보낼 수 있다. 따라서, eMMC는 이전 데이터의 전송 중에도 다음 리드/라이트 명령에 대한 준비 동작을 수행할 수 있다. 따라서, eMMC의 리드/라이트 성능을 향상시킬 수 있는 효과가 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 임베디드 멀티미디어 카드(embedded multimedia card(eMMC)) 시스템의 블록도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 eMMC 장치의 블록도이다.
도 3은 도 2에 도시된 명령 레지스터들의 일 실시예를 나타낸다.
도 4a 내지 도 4c는 멀티 큐 명령, 및 상기 명령에 포함된 정보를 나타내는 도면들이다.
도 5는 도 2에 도시된 버퍼의 일 실시예를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법을 개략적으로 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법을 나타내는 플로우챠트이다.
도 8은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법과 통상의 eMMC의 리드 동작 방법을 비교하기 위한 개략적인 타이밍도이다.
도 9는 본 발명의 일 실시예에 따른 멀티 큐 라이트 동작 방법을 나타내는 플로우챠트이다.
도 10은 본 발명의 일 실시예에 따른 멀티 큐 라이트 동작 방법과 통상의 eMMC의 라이트 동작 방법을 비교하기 위한 개략적인 타이밍도이다.

본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.

본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.

제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.

어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.

본 명세서는 JEDEC(http://www.jedec.org)에 의해 2011년 6월에 공개된 Embedded Multimedia Card(eMMC), Electrical Standard 4.51, 즉 JESD84-B451을 레퍼런스(reference)로 포함한다.

따라서, 본 명세서의 용어들과 정의들(terms and definitions)이 JESD84-B451의 용어들과 정의들과 다르게 정의되지 않는 한, 본 명세서의 용어들과 정의들은 JESD84-B451의 용어들과 정의들과 동일하다.

본 발명의 개념에 따른 다양한 실시 예들은, 호스트(host)와 장치(device) 사이에서 주고받는 데이터의 전송 속도를 높이고 노이즈 면역성(noise immunity)을 높이기 위해, 기존의 10-와이어 버스(10-wire bus) 이외에 추가 라인들(또는 채널들)을 더 포함할 수 있다.

본 명세서에서 신호 또는 전압을 전송하는 채널(channel)은 호스트 패드, eMMC 패드, 버스, 라인, 드라이버(실시 예에 따라, 차동 증폭기를 포함), 수신기(실시 예에 따라, 차동 증폭기를 포함), 또는 이들 중에서 적어도 두 개의 조합을 의미할 수 있다.

상기 라인들의 기능과, 상기 라인들을 통해 전송되는 신호들을 생성하는 회로들과 방법들이 본 명세서에서 상세히 설명될 것이다.

본 명세서에서는 특별한 의도를 가지고 명시적으로 구분하지 않는 한, 설명의 편의를 위해 기능 회로, 예컨대 버스(bus), 와이어(wire), 패드(또는 핀(pin)), 드라이버(driver), 수신기(receiver), 및/또는 차동 증폭기 등의 전송 지연 (propagation delay)은 고려하지 않는다.

도 1은 본 발명의 일 실시 예에 따른 임베디드 멀티미디어 카드(embedded multimedia card(eMMC)) 시스템(100)의 블록도를 나타낸다.

도 1을 참조하면, eMMC 시스템(100)은 호스트(200)와 장치(300), 예컨대 eMMC 장치(300)를 포함한다.

호스트(200)는 eMMC 장치(300)의 데이터 처리 동작, 예컨대 데이터 리드 동작 또는 데이터 라이트 동작 등을 제어할 수 있다. 상기 데이터 처리 동작은 SDR (single data rate) 또는 DDR(dual data rate) 로 수행될 수 있다.

호스트(200)는 CPU(central processing unit), 프로세서, 마이크로프로세서 (microprocessor) 또는 애플리케이션 프로세서(application processor) 등과 같이 데이터를 처리할 수 있는 데이터 처리 장치를 의미할 수 있고, 상기 데이터 처리 장치는 전자 장치에 내장(embedded) 또는 구현될 수 있다.

상기 전자 장치는 PC(personal computer), 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트폰(smartphone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), 오디오 장치(audio device), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), MP3 플레이어, 휴대용 게임 콘솔(handheld game console), 또는 e-북(e-book)으로 구현될 수 있다.

eMMC 장치(300)는 호스트(200)와 데이터 통신을 위해 상기 전자 장치와 접속 수단들(예컨대, 패드들(pads), 핀들(pins), 버스(bus), 또는 통신 라인들)을 통하여 전기적으로 서로 접속될 수 있다.

본 발명의 일 실시예에 따른 호스트(200)는 프로세서(215), 메모리(220), 및 호스트 컨트롤러(230)를 포함할 수 있다. 프로세서(215)에 의해 운영 시스템(OS) 및/또는 호스트 펌웨어(210)가 구동될 수 있다.

도시된 구성 요소 이외에도 호스트(200)는 클락 생성기(미도시), 상태 제어 유닛(미도시) 등을 더 포함할 수 있다.

클락 생성기는 호스트(200)와 eMMC 장치(300)에서 사용될 클락 신호(CLK)를 생성한다. 예컨대, 클락 생성기는 위상 동기 루프(phase locked loop(PLL))로 구현될 수 있다.

프로세서(215)는 명령(CMD)의 생성, 응답(RES)의 해석, Extended(EXT)_CSD 레지스터(371)에 저장된 데이터, 및/또는 데이터 처리 동작을 제어할 수 있는 하드웨어를 의미할 수 있다. 프로세서(215)는 OS/펌웨어(210)를 구동하여 상기와 같은 동작들을 수행할 수 있다.

호스트 컨트롤러(230)는 eMMC(300)와 인터페이스하기 위한 블록이다.

호스트 컨트롤러(230)는 eMMC(300)로 명령(CMD)을 발급하고(issuing), 명령(CMD)에 대한 응답(RES)을 받으며, eMMC 장치(300)에 저장될 라이트 데이터를 전송하고, eMMC 장치(300)로부터 리드한 리드 데이터를 수신한다.

도 1에 도시된 eMMC 버스는 종래(예컨대, eMMC 4.51에 규정된) 10개의 버스(101, 102, 및 103)를 포함할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예컨대, eMMC 버스는 종래의 10개의 버스(101, 102, 및 103) 외에 리턴 클락 신호(미도시)를 eMMC(300)로부터 호스트(200)로 전송할 수 있는 단방향 리턴 클락 버스(미도시)를 더 포함할 수 있다.

클락 버스(101)는 클락 신호(CLK)를 전송하고, 양방향(bidirectional) 명령 버스(102)는 명령(CMD)을 eMMC 장치(300)로 전송하고 명령(CMD)에 대한 응답(RES)을 호스트(200)로 전송한다. 양방향 데이터 버스(103)는 데이터 라이트 동작을 위한 라이트 데이터(DAT[7:0])를 eMMC 장치(300)로 전송하거나 데이터 리드 동작을 위한 리드 데이터(DAT[7:0])를 호스트(200)로 전송할 수 있다.

호스트(200)는 리셋 라인(미도시)을 통하여 하드웨어 리셋 신호를 eMMC 장치 (300)로 전송할 수 있다.

호스트(200)는 eMMC(300)의 동작에 필요한 동작 전압들을 생성하여 eMMC(300)로 전송할 수 있다.

도 2는 본 발명의 일 실시예에 따른 eMMC 장치(300)의 블록도이다.

이를 참조하면, eMMC 장치(300)는 장치 컨트롤러, 예컨대 eMMC 컨트롤러(310)와 플래시 메모리(370)를 포함한다.

eMMC 컨트롤러(310)는 호스트(200)와 플래시 메모리(370) 사이에서 데이터 통신을 제어한다.

eMMC 컨트롤러(310)는 eMMC 호스트 인터페이스(320), CPU(330), 메모리(340), 오류 검출/정정 블록(ECC, 360) 및 플래시 인터페이스(365)를 포함한다.

eMMC 호스트 인터페이스(320)는 호스트로부터 클락 신호 (CLK)와 명령(CMD)을 수신하고, 수신된 명령(CMD)을 해석하고 해석의 결과에 따라 응답(RES)을 생성하고 생성된 응답(RES)과 응답(RES)에 기초하여 생성된 데이터를 호스트로 전송한다.

eMMC 호스트 인터페이스(320)는 멀티 큐 리드 및/또는 멀티 큐 라이트 동작을 위한 명령 레지스터들(325)을 포함한다.

도 3은 도 2에 도시된 명령 레지스터들(325)의 일 실시예를 나타낸다.

도 3을 참조하면, 명령 레지스터들(325)은 N(2이상의 자연수)개의 레지스터 셋(326-1~326-N 및 327-1~327-N)을 포함한다. N은 명령 레지스터 셋의 사이즈(즉, 개수)를 나타내며, 2이상의 자연수이다. N을 멀티 큐 뎁쓰(multi queue depth)라 정의한다.

따라서, eMMC 호스트 인터페이스(320)는 최대 멀티 큐 뎁쓰(N) 만큼의 멀티 큐 명령을 호스트로부터 수신하여 레지스터 셋(326-1~326-N 및 327-1~327-N)에 저장할 수 있다. 명령 레지스터들(325)은 데이터 크기(DS1~DSN)를 저장하기 위한 데이터 크기 레지스터(326-1~326-N)와 시작 어드레스(SA1~SAN)을 저장하기 위한 어드레스 레지스터(327-1~327-N)를 포함할 수 있다. 데이터 크기(DS1~DSN) 및 시작 어드레스(SA1~SAN)는 멀티 큐 명령에 포함된 정보일 수 있다.

멀티 큐 명령은 호스트(200)로부터 수신된 명령을 eMMC(300)에 저장해 둠으로써, 이전 명령에 대한 동작을 완료하기 전(예컨대, 플래시 메모리(370)로부터 리드한 데이터를 상기 호스트로 전송하기 전, 또는 호스트로부터 수신한 데이터를 플래시 메모리(370)에 프로그램하기 전)에 다음 명령을 또 수신할 있도록 호스트(200)와 eMMC(300) 간에 미리 정의된 명령이다.

멀티 큐 명령은 eMMC(300)로부터 데이터를 리드하기 위한 멀티 큐 리드 명령, 및 eMMC(300)에 데이터를 라이트하기 위한 멀티 큐 라이트 명령을 포함할 수 있다.

또한, 멀티 큐 명령은 멀티 큐 리드 명령에 응답하여 리드된 데이터를 호스트로 읽어가기 위한 데이터 리드 아웃 명령 및 멀티 큐 라이트 명령에 응답하여 큐 데이터 버퍼에 저장된 데이터를 플래시 메모리에 저장하기 위한 데이터 라이트 인 명령을 포함할 수 있으나, 이에 한정되는 것은 아니다.

각 레지스터 셋(326-1~326-N, 326-1~326-N)은 호스트(200)에서 발급된 멀티 큐 명령에 대한 정보를 저장한다.

도 4a 내지 도 4c는 멀티 큐 명령, 및 상기 명령에 포함된 정보를 나타내는 도면들이다.

먼저, 도 4a를 참조하면, 멀티 큐 명령은 두 개의 명령(CMD_ds, CMD_sa)을 포함하는 명령 셋(command set, CS)으로 구성될 수 있으나, 이에 한정되는 것은 아니다.

명령 셋(CS)의 첫 번째 명령(CMD_ds, 430)은 플래시 메모리로부터 읽을 데이터 또는 플래시 메모리에 저장할 데이터의 크기를 지정하기 위한 명령(이하, 크기 지정 명령이라 함)이고, 두 번째 명령(CMD_sa, 440)는 데이터의 위치를 나타내는 시작 어드레스를 지정하기 위한 명령(이하, 어드레스 지정 명령이라 함)일 수 있다. 본 발명의 실시예에서는 크기 지정 명령(CMD_ds)이 먼저 발급되고, 어드레스 지정 명령(CMD_sa)이 다음에 발급되는 것으로 도시되나, 그 순서는 변경될 수 있다.

도 4b를 참조하면, 크기 지정 명령(430)은 명령 타입(command type, 431), 및 데이터 크기(data size, 432)를 포함할 수 있다. 명령 타입은 명령의 종류를 나타내는 필드(field, 혹은 아규먼트(argument))이다. 일 실시예에서, 데이터 크기(432)는 블록 수(block count)일 수 있으나, 이에 한정되는 것은 아니다.

블록이란, 미리 정의된 사이즈를 갖는 데이터의 단위로서, 예컨대, 플래시 메모리의 페이지에 해당할 수 있으나, 이에 한정되는 것은 아니다.

크기 지정 명령(430)의 데이터 크기(432)는 레지스터 셋(325)의 데이터 크기 레지스터(326-1~326-N) 중 대응하는 하나에 저장될 수 있다.

도 4c를 참조하면, 어드레스 지정 명령(440)은 명령 타입(command type, 441), 및 시작 어드레스(start address, 442)를 포함할 수 있다. 어드레스 지정 명령(440)의 시작 어드레스(442)는 레지스터 셋(325)의 어드레스 레지스터(327-1~327-N) 중 대응하는 하나에 저장될 수 있다.

다시 도 3을 참조하면, 데이터 크기(DS) 및 시작 어드레스(SA)는 상술한 바와 같이 호스트로부터 발급되는 멀티 큐 명령에 포함되어 eMMC(300)로 전송될 수 있다.

시작 어드레스(SA)는 멀티 큐 명령을 수행할 시작 어드레스를 나타낸다. 데이터 크기(data size)는 멀티 큐 명령을 수행할 데이터의 크기이다. 예를 들어, 멀티 큐 명령이 리드 명령이고 시작 어드레스는 100, 데이터 크기가 10이면, 100번 시작 어드레스에서부터 10 블록(blocks)만큼의 데이터를 리드하라는 의미일 수 있다.

CPU(330)는 각 인터페이스(320과 365)의 동작을 제어하고, eMMC 장치(300)의 동작을 전반적으로 제어한다.

메모리(340)는 인터페이스들(320과 365) 사이에서 주거나 받는 데이터를 일시적으로 저장한다. 메모리(340)는 휘발성 메모리로 구현될 수 있다.

메모리(340)는 노말 버퍼(341), 큐 데이터 버퍼(345) 및 디바이스 펌웨어(350)를 저장할 수 있다. 디바이스 펌웨어(350)는 메모리(340)에 저장되고, CPU(330)에 의해 실행될 수 있다.

ECC(360)는 플래시 메모리(370)로부터 리드된 데이터의 에러를 검출하고 에러 검출시 에러 정정을 수행할 수 있다.

플래시 메모리(370)는 데이터를 저장하고, 플래시 메모리(370)가 NAND 플래시 메모리로 구현될 때 플래시 인터페이스(365)는 NAND 플래시 인터페이스로 구현될 수 있다. 플래시 메모리(370)는 장치 특성들(device properties)과 선택된 모드들을 저장할 수 있는 EXT_CSD 레지스터(371)를 포함한다.

디바이스(300)는 EXT_CSD 레지스터(371) 외의 호스트 제어 레지스터(미도시)를 더 포함할 수 있다. 호스트 제어 레지스터란 호스트가 제어할 수 있는 혹은 설정할 수 있는 레지스터를 의미한다.

플래시 메모리(370)는 다수의 메모리 소자들(CE0~CE3)을 포함할 수 있다. 도 2에서는 4개의 메모리 소자들(CE0~CE3)이 예시적으로 도시되나, 이에 한정되는 것은 아니다. 플래시 메모리(370)는 둘 이상의 채널을 지원하는 구조를 가질 수 있다.

호스트(200)는 SEND_EXT_CSD 명령(=CMD8)을 이슈잉하여(by issuing) EXT_CSD 레지스터(371)를 읽을 수 있다. eMMC 장치(300)는 512 바이트 길이(bytes long)의 EXT_CSD 레지스터(371)를 데이터 블록으로서 전송한다. 멀티 큐 뎁쓰(N)는 EXT_CSD 레지스터(371)의 유보 필드(reserved field)에 설정될 수 있다. 다른 실시예에서는, 멀티 큐 뎁쓰(N)는 EXT_CSD 레지스터(371)가 아닌 다른 호스트 제어 레지스터에 설정될 수도 있다.

도 5는 도 2에 도시된 버퍼(341, 345)의 일 실시예를 나타낸다.

도 5를 참조하면, 버퍼(341, 345)는 노말 버퍼(341) 및 큐 데이터 버퍼(345)를 포함한다. 버퍼(341, 345)는 호스트(200)로부터 수신하여 플래시 메모리(370)에 라이트할 데이터 혹은 플래시 메모리(370)로부터 리드하여 호스트(200)로 전송할 데이터를 일시적으로 저장한다.

노말버퍼(341)는 통상의 리드/라이트 동작에 사용되는 저장 장소이고, 큐데이터버퍼(345)는 멀티 큐 리드/라이트를 위해 사용되는 저장 장소이다. 물론 운영 방법이나 필요에 따라 노말버퍼(341)가 큐데이터버퍼(345)로 사용될 수 있으며, 큐데이터버퍼(345) 역시 노말버퍼(341)로 사용될 수 있다.

디바이스 컨트롤러(310) 내의 메모리(340)의 일부가 버퍼(341, 345)로 사용될 수 있으나, 디바이스 컨트롤러(310) 내부 또는 외부에 버퍼(341, 345)를 위한 메모리, 즉 버퍼 메모리가 별도로 구비될 수도 있다.

노말 버퍼(341)는 통상의 리드 명령 또는 통상의 라이트 명령에 따른 데이터를 저장하기 위한 버퍼이다.

큐 데이터 버퍼(345)는 본 발명의 실시예에 따른 멀티 큐 명령에 따른 데이터를 저장하기 위한 버퍼이다. 큐 데이터 버퍼(345)의 사이즈는 멀티 큐 뎁쓰(N)일 수 있으나, 이에 한정되는 것은 아니다.

상술한 바와 같이, 노말 버퍼(341)와 별도로 큐 데이터 버퍼(345)를 둠으로써, 노말 버퍼(341)의 데이터를 호스트(200)로 전송하거나 또는 호스트(200)로 데이터를 수신하여 노말 버퍼(341)에 저장하는 동안에도 멀티 큐 명령에 따른 데이터를 큐 데이터 버퍼(345)에 저장할 수 있다.

도 6은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법을 개략적으로 설명하기 위한 도면이다.

도 1 내지 도 6을 참조하면, 호스트(200)는 데이터(previous data, 401)의 전송 중에서도 멀티 큐 명령 셋(CS, 411~414)을 eMMC(300)로 전송할 수 있다.

이전 명령(previous command)에 따른 데이터(401)가 데이터 버스(103)를 통하여 호스트(200)로 전송 또는 eMMC(300)로 전송되고 있는 동안에도, 호스트(200)는 eMMC(300)가 다음 동작(데이터 리드 또는 데이터 라이트)을 미리 준비할 수 있도록 명령 버스(102)를 통하여 멀티 큐 명령 셋(CS, 411~414)을 eMMC(300)로 전송할 수 있다.

호스트(200)가 보낼 수 있는 멀티 큐 명령 셋(CS, 411~414)의 최대수는 멀티 큐 뎁쓰(N)일 수 있다.

각 멀티 큐 명령 셋(CS, 411~414)은 도 4a에 도시된 바와 같이, 크기 지정 명령과 어드레스 지정 명령을 포함할 수 있다. 본 실시예에서, 각 멀티 큐 명령 셋(CS, 411~414)은 도 4a 내지 도 4c에 도시된 바와 같이 명령 셋으로 구성되고, 리드 명령인 것으로 가정한다.

제1 멀티 큐 명령 셋(411)의 크기 지정 명령의 데이터 크기(DS1)는 명령 레지스터(325)의 데이터 크기 레지스터(326-1)에 저장되고, 제1 멀티 큐 명령 셋(411)의 어드레스 지정 명령의 시작 어드레스(SA1)는 명령 레지스터(325)의 어드레스 레지스터(327-1)에 저장된다. 제2 멀티 큐 명령 셋(412)의 크기 지정 명령의 데이터 크기(DS2) 및 어드레스 지정 명령의 시작 어드레스(SA2)는 각각 명령 레지스터(325)의 다음 레지스터 셋(326-2, 327-2)에 저장될 수 있다. 이와 마찬가지로, 제3 및 제4 멀티 큐 명령 셋(413, 414)의 각 데이터 크기(DS3, DS4) 및 시작 어드레스(SA3, SA4) 역시 레지스터 셋(326-3, 326-4, 327-3, 327-4)에 순차적으로 저장될 수 있다.

도 6에는 도시되지 않았지만, 호스트(200)로부터 크기 지정 명령 및 어드레스 지정 명령을 수신할 때마다 eMMC(300)는 명령에 대한 응답(R1)을 호스트(200)로 전송할 수 있다.

eMMC(300)는 레지스터 셋(326-1, 327-1)에 저장된 제1 멀티 큐 명령의 데이터 크기(DS1) 및 시작 어드레스(SA1)에 따라 플래시 메모리(CE0)로부터 해당 데이터(DAT-a)를 독출하여, 큐 데이터 버퍼(345)에 저장한다.

eMMC(300)는 레지스터 셋(326-2, 327-2)에 저장된 제2 멀티 큐 리드 명령의 데이터 크기(DS2) 및 시작 어드레스(SA2)에 따라 플래시 메모리(CE1)로부터 해당 데이터(DAT-b)를 독출하여, 큐 데이터 버퍼(345)에 저장한다.

이와 같은 방식으로, eMMC(300)는 레지스터 셋(326-3 및 327-3, 326-4 및 327-4)에 저장된 멀티 큐 리드 명령의 데이터 크기(DS3, DS4) 및 시작 어드레스(SA3, SA4)에 따라 플래시 메모리(CE3, CE3)로부터 나머지 데이터(DAT-c, DAT-d)를 독출하여 큐 데이터 버퍼(345)에 저장한다.

플래시 메모리(370)로부터의 데이터(DAT-a, DAT-b, DTA-c, DAT-d)의 독출은 순차적으로 이루어질 수도 있고, 병렬적으로 이루어질 수도 있다.

일 실시예에서, eMMC(300)는 플래시 메모리(370)로부터 병렬동작으로 데이터(DAT-a, DAT-b, DTA-c, DAT-d)를 리드할 수 있다. 예컨대, eMMC(300)는 멀티 플레인 리드(Multi plane Read) 방식으로 플래시 메모리(370)의 제1 칩(CE0) 내지 제4 칩(CE3)로부터 데이터를 읽어오는 동작을 병렬적으로 수행할 수 있다.

이전 데이터(401)의 전송이 완료되면, 호스트(200)는 큐 데이터 버퍼(345)에 저장된 데이터(DAT-a, DAT-b, DTA-c, DAT-d)를 읽어갈 수 있다.

호스트(200)는 큐 데이터 버퍼(345)에 저장된 데이터를 읽어가기 위하여, 별도의 명령, 즉 데이터 리드 아웃 명령을 eMMC(300)로 전송활 수 있다. eMMC(300)는 한 번의 데이터 리드 아웃 명령에 응답하여 데이터 버퍼(345)에 저장된 데이터(DAT-a, DAT-b, DTA-c, 및 DAT-d) 모두를 순차적으로 데이터 버스를 통해 호스트(200)로 전송할 수 있다. 본 실시예에 따르면, 호스트(200)는 큐 데이터 버퍼(345)에 저장된 데이터(DAT-a, DAT-b, DTA-c, 및 DAT-d) 각각에 상응하는 데이터 리드 아웃 명령을 인가할 필요없이, 한 번의 데이터 리드 아웃 명령으로 큐 데이터 버퍼(345)에 저장된 데이터를 출력할 수 있다.

도 7은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법을 나타내는 플로우챠트이다.

이를 참조하면, 호스트는 리드할 데이터의 크기를 지정하기 위한 크기 지정 명령(CMD_ds)을 디바이스 컨트롤러로 전송한다(S510). 디바이스 컨트롤러는, 크기 지정 명령(CMD_ds)에 응답하여 응답(R1)을 호스트로 보내고(S515), 크기 지정 명령(CMD_ds)의 데이터 크기를 레지스터 셋에 저장한다.

호스트는 eMMC로부터 응답(R1)을 받은 후, 어드레스 지정 명령(CMD_sa)을 디바이스 컨트롤러로 전송한다(S520). 디바이스 컨트롤러는, 어드레스 지정 명령(CMD_sa)을 응답하여 응답(R1)을 호스트로 보내고(S525), 시작 어드레스를 레지스터 셋에 저장한다.

이러한 과정(S510~S525)은 최대 멀티 큐 뎁쓰(N)만큼 반복될 수 있고, 또한 데이터 버스를 통해 이전 데이터가 전송되는 도중에도 이루어질 수 있다.

디바이스 컨트롤러는, 레지스터 셋에 저장된 시작 어드레스 및 데이터 크기 셋에 따라 플래시 메모리로 리드 명령을 보내어(S530), 플래시 메모리로부터 해당 데이터를 리드한다(S540). 리드한 데이터는 큐 데이터 버퍼에 저장된다(S545).

이전 데이터의 전송이 완료되면(S550에서 YES인 경우), 호스트는 데이터 리드 아웃 명령(CMD_ro)을 디바이스 컨트롤러로 전송한다(S555). 호스트로부터 데이터 리드아웃 명령(CMD_ro)에 응답하여, 디바이스 컨트롤러는 응답(R1)을 호스트로 전송한다(S560). 아울러, 큐 데이터 버퍼의 데이터를 호스트로 전송한다(S565).

도 8은 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법과 통상의 eMMC의 리드 동작 방법을 비교하기 위한 개략적인 타이밍도이다.

도 8의 (a)는 통상의 리드 동작 방법을 나타내고, 도 8의 (b)는 본 발명의 일 실시예에 따른 멀티 큐 리드 동작 방법을 나타낸다.

도 8의 (a)에 도시된 통상의 리드 동작 방법에 따르면, 현 상태(current state)가 데이터 전송 상태일 때, 즉 데이터 버스를 통하여 데이터의 전송 중(610)에는 호스트는 특정 명령-예컨대, 이전 명령을 중단시키기 위한 stop 명령 abort 명령 등-을 제외하고는, 플래시 메모리로 데이터를 리드하거나 라이트하기 위한 명령을 전송할 수 없다.

호스트는 데이터 전송(610)이 완료된 후에야 통상의 데이터 리드 명령(620)을 eMMC로 보낼 수 있다. eMMC는 통상의 데이터 리드 명령(621, 623)에 응답하여 플래시 메모리로부터 데이터를 리드하고(tR, 625), 리드한 데이터를 호스트로 전송한다(627). eMMC가 플래시 메모리로부터 데이터를 리드하고 데이터를 호스트로 전송하는 동안(625, 627)에는 호스트는 다음 데이터 리드 명령을 보낼 수 없다.

따라서, 호스트는 데이터 리드 명령을 보낸 후 리드 데이터를 수신할 때까지 대기할 수 밖에 없다(413).

한편, 도 8의 (b)를 참조하면, 본 발명의 실시예에 따르면, 데이터 전송 중(710)에도, 호스트(200)는 멀티 큐 리드 명령 셋(720)을 eMMC(300)로 보낸다.

좀 더 구체적으로는, 먼저 호스트(200)는 크기 지정 명령(CMD57, 721)을 eMMC(300)로 전송하고, eMMC(300)는 크기 지정 명령(CMD57, 721)에 대한 응답(R1, 722)를 호스트(200)로 전송한다. 다음으로 호스트(200)는 어드레스 지정 명령(CMD58, 723)을 eMMC(300)로 전송하고, eMMC(300)는 어드레스 지정 명령(CMD58, 723)에 대한 응답(R1, 724)를 호스트(200)로 전송한다.

여기서, 크기 지정 명령(CMD57, 721)은 도 4b에 도시된 크기 지정 명령(CMD_ds, 430)에 해당하고, 어드레스 지정 명령(CMD58, 723)은 도 4c에 도시된 어드레스 지정 명령(CMD_sa, 440)에 해당한다.

호스트(200)는 CMD57 및 CMD58로 구성된 멀티 큐 리드 명령 셋을 N회 eMMC(300)로 보낼 수 있다.

eMMC(300)는 멀티 큐 리드 명령 셋(720)에 응답하여 플래시 메모리(370)로부터 데이터를 독출하여, 큐 데이터 버퍼(345)에 저장한다. 한편 전송중인 데이터(701)는 노말 버퍼(341)에 저장되어 있다.

호스트(200)는 이전 데이터(710)의 전송이 완료되면, 큐 데이터 버퍼(345)에 저장된 데이터(731~733)를 읽어가기 위하여, 데이터 리드 아웃 명령(CMD59, 726)을 eMMC(300)로 전송한다. eMMC(300)는 데이터 리드 아웃 명령(CMD59, 726)에 응답하여 응답(R1, 726)을 보내고, 또한, 큐 데이터 버퍼(345M)에 저장된 데이터(731~733)를 데이터 버스를 통해 호스트(200)로 전송한다.

도 9는 본 발명의 일 실시예에 따른 멀티 큐 라이트 동작 방법을 나타내는 플로우챠트이다.

이를 참조하면, 호스트는 라이트할 데이터의 크기를 지정하기 위한 크기 지정 명령(CMD_ds)을 디바이스 컨트롤러로 전송한다(S610). 디바이스 컨트롤러는, 크기 지정 명령(CMD_ds)에 응답하여 응답(R1)을 호스트로 보내고(S615), 크기 지정 명령(CMD_ds)의 데이터 크기를 레지스터셋에 저장한다.

호스트는 eMMC로부터 응답(R1)을 받은 후, 어드레스 지정 명령(CMD_sa)을 디바이스 컨트롤러로 전송한다(S620). 디바이스 컨트롤러는, 어드레스 지정 명령(CMD_sa)을 응답하여 응답(R1)을 호스트로 보내고(S625), 시작 어드레스를 레지스터셋에 저장한다.

이러한 과정(S610~S625)은 최대 멀티 큐 뎁쓰(N)만큼 반복될 수 있고, 또한 데이터 버스를 통해 이전 데이터가 전송되는 도중에도 이루어질 수 있다(미도시). 또한, 디바이스 컨트롤러가 이전 데이터의 프로그램을 위하여 플래시 메모리로 프로그램 명령을 인가하고(S630), 플래시 메모리로 데이터를 프로그램하는 도중(S640)에도 이루어 질 수 있다. 이 때, 전송중인 데이터 또는 플래시 메모리로 프로그램되는 데이터는 노말 버퍼(341)에 저장될 수 있다.

이전 데이터의 전송이 완료되면(S650에서 YES인 경우), 호스트는 데이터 라이트 인 명령(CMD_wr)을 디바이스 컨트롤러로 전송한다(S655). 호스트로부터 데이터 라이트 인 명령(CMD_wr)에 응답하여, 디바이스 컨트롤러는 응답(R1)을 호스트로 전송한다(S660). 그러면, 호스트는 라이트 데이터를 eMMC(300)로 전송한다(S665).

eMMC(300)는 라이트 데이터를 큐 데이터 버퍼에 저장한다(S670). 디바이스 컨트롤러는 큐 데이터 버퍼에 저장된 데이터의 프로그램을 위하여 플래시 메모리로 프로그램 명령을 인가하여(S675), 플래시 메모리로 데이터를 프로그램한다(S680).

도 10은 본 발명의 일 실시예에 따른 멀티 큐 라이트 동작 방법과 통상의 eMMC의 라이트 동작 방법을 비교하기 위한 개략적인 타이밍도이다.

도 10의 (a)는 통상의 라이트 동작 방법을 나타내고, 도 10의 (b)는 본 발명의 일 실시예에 따른 멀티 큐 라이트 동작 방법을 나타낸다.

도 10의 (a)에 도시된 통상의 라이트 동작 방법에 따르면, 이전 데이터(810)의 전송이 완료된 후, 호스트는 라이트 명령(CMD, 821)과, 라이트 명령(CMD, 821)에 따른 데이터(812)를 eMMC로 보낸다. eMMC는 수신한 데이터(DAT-a, 812)를 플래시 메모리에 프로그램한다(tPRG1). 플래시 메모리에 데이터 프로그램이 완료되어야 데이터(DAT-a) 전송이 완료된다.

따라서, 호스트는 플래시 메모리에 데이터(DAT-a)의 프로그램이 완료되기까지 대기한 후 다음 라이트 명령(CMD, 822)와 이에 따른 데이터(DAT-b, 813)을 eMMC로 보낸다.

한편, 도 10의 (b)를 참조하면, 본 발명의 실시예에 따르면, 데이터 전송 중(831)에도, 호스트(200)는 멀티 큐 라이트 명령 셋(841~844)을 eMMC(300)로 보낸다.

각 멀티 큐 라이트 명령 셋(841~844)은 도 4a 내지 도 4에 도시된 바와 같이, 크기 지정 명령과 어드레스 지정 명령으로 구성될 수 있다.

eMMC(300)는 멀티 큐 라이트 명령 셋(841~844)을 명령 레지스터(325)에 저장한다. 호스트(200)는 이전 데이터(831)의 전송과 프로그램(tPROG)이 완료되면, 데이터 라이트 인 명령(CMD, 845)와 이에 따른 데이터(DAT-a, DAT-b, DAT-c, DAT-d)를 eMMC(300)로 보낸다.

eMMC(300)는 데이터(DAT-a, DAT-b, DAT-c, DAT-d)를 큐 데이터 버퍼(345)에 저장하고, 큐 데이터 버퍼(345)에 저장된 데이터(DAT-a, DAT-b, DAT-c, DAT-d)를 플래시 메모리로 프로그램한다.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100; eMMC 시스템
200; 호스트
300; eMMC 장치
210; OS/Host Firmware
215; 프로세서
220; RAM
230; 호스트 컨트롤러
310; 장치 컨트롤러
320; 호스트 인터페이스
325; 명령 레지스터
330; CPU
340; 메모리
341; 노말 버퍼
345; 큐 데이터 버퍼
350; 디바이스 펌웨어
360; ECC
365; 플래시 인터페이스
370; 플래시 메모리

Claims

플래시 메모리; 및
상기 플래시 메모리의 동작을 제어하는 eMMC 컨트롤러를 포함하며,
상기 eMMC 컨트롤러는
호스트로부터 제1 데이터의 전송(송신 또는 수신) 중에 상기 호스트로부터 다음 동작을 정의하는 명령 셋을 수신하여 저장할 수 있는 명령 레지스터;
상기 제1 데이터를 저장하는 제1 버퍼; 및
상기 명령 셋에 대응하는 데이터를 저장하는 제2 버퍼를 포함하며,
상기 명령 레지스터는 유효한 명령 셋을 최대 N(2이상의 자연수)개까지 저장할 수 있는 N개의 레지스터 셋들을 포함하고,
각 명령 셋은 상기 eMMC 컨트롤러에 의해 실행될 다음 동작 및 상기 다음 동작이 실행될 어드레스 정보를 포함하는 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC)).
제1항에 있어서,
데이터 버스를 통한 상기 제1 데이터의 전송과 동시에, 상기 명령 셋은 명령 버스를 통해 수신되는 것을 특징으로 하는 eMMC.
제2항에 있어서, 상기 명령 셋은
상기 플래시 메모리에 라이트할 데이터 또는 상기 플래시 메모리로부터 리드할 데이터 크기를 지정하기 위한 크기 지정 명령; 및
시작 어드레스를 지정하기 위한 어드레스 지정 명령을 포함하며,
상기 레지스터 셋들 각각은
상기 데이터 크기와 상기 시작 어드레스를 저장하는 eMMC.
제3항에 있어서,
상기 명령 셋은 상기 플래시 메모리로부터 데이터를 독출하기 위한 명령 셋이고,
상기 eMMC 컨트롤러는
상기 명령 레지스터의 각 레지스터 셋에 저장된 시작 어드레스로부터 해당 데이터 크기만큼의 데이터를 상기 플래시 메모리로부터 독출하여 상기 제2 버퍼에 저장하는 eMMC.
제4항에 있어서, 상기 eMMC 컨트롤러는
상기 호스트로부터 데이터 리드 아웃 명령을 수신하고, 상기 데이터 리드 아웃 명령에 응답하여 상기 제2 버퍼에 저장된 데이터를 상기 호스트로 전송하는 eMMC.
제3항에 있어서,
상기 명령 셋은 상기 플래시 메모리로 데이터를 저장하기 위한 명령 셋이고,
상기 eMMC 컨트롤러는
상기 호스트로부터 데이터 라이트 인 명령에 응답하여 상기 호스트로부터 전송되는 데이터를 수신하여 상기 제2 버퍼에 저장하는 eMMC.
제6항에 있어서, 상기 eMMC 컨트롤러는
상기 명령 레지스터의 각 레지스터 셋에 저장된 데이터 크기만큼의 데이터를 상기 플래시 메모리의 해당 시작 어드레스로부터 프로그램하는 eMMC.
제1항에 있어서, 상기 플래시 메모리는
상기 N을 저장하기 위한 Extended CSD 레지스터를 포함하는 eMMC.
제1항에 있어서, 상기 제1 버퍼 및 상기 제2 버퍼는
상기 플래시 메모리와 별도로 구비되는 eMMC.
호스트와 클락 버스, 명령 버스, 및 데이터 버스를 통해 연결되는 임베디드 멀티미디어 카드(embedded Multimedia Card(eMMC))의 동작 방법에 있어서,
상기 데이터 버스를 통해 상기 호스트와 제1 데이터를 전송(송신 또는 수신) 하는 단계; 및
상기 호스트와 상기 제1 데이터의 전송과 동시에, 상기 명령 버스를 통해 상기 호스트로부터 다음 동작을 정의하는 명령 셋을 수신하여 명령 레지스터에 저장하는 단계를 포함하며,
상기 명령 레지스터는 유효한 명령 셋을 최대 N(2이상의 자연수)개까지 저장할 수 있는 N개의 레지스터 셋들을 포함하고,
각 명령 셋은 상기 eMMC 컨트롤러에 의해 실행될 다음 동작 및 상기 다음 동작이 실행될 어드레스 정보를 포함하는 eMMC의 동작 방법.
제10항에 있어서,
상기 명령 셋은 데이터 크기를 지정하기 위한 크기 지정 명령 및 시작 어드레스를 지정하기 위한 어드레스 지정 명령을 포함하며,
상기 레지스터 셋들 각각은
상기 데이터 크기와 상기 시작 어드레스를 저장하는 eMMC의 동작 방법.
제11항에 있어서, 상기 제1 데이터는 제1 버퍼에 저장되고,
상기 명령 셋에 따른 제2 데이터는 상기 제1 버퍼와 별도의 제2 버퍼에 저장되는 eMMC의 동작 방법.
제12항에 있어서,
상기 명령 셋은 플래시 메모리로부터 데이터를 독출하기 위한 명령 셋이고,
상기 방법은
상기 명령 레지스터의 각 레지스터 셋에 저장된 시작 어드레스로부터 해당 데이터 크기만큼의 데이터를 상기 플래시 메모리로부터 독출하여 상기 제2 버퍼에 저장하는 단계를 더 포함하는 eMMC의 동작 방법.
제13항에 있어서, 상기 방법은
상기 호스트로부터 데이터 리드 아웃 명령을 수신하는 단계; 및
상기 데이터 리드 아웃 명령에 응답하여 상기 제2 버퍼에 저장된 상기 제2 데이터를 상기 호스트로 전송하는 단계를 더 포함하는 eMMC의 동작 방법.
제12항에 있어서,
상기 명령 셋은 플래시 메모리로 데이터를 저장하기 위한 명령 셋이고,
상기 방법은
상기 호스트로부터 데이터 라이트 인 명령을 수신하는 단계;
상기 데이터 라이트 인 명령에 응답하여 상기 호스트로부터 전송되는 상기 제2 데이터를 수신하여 상기 제2 버퍼에 저장하는 단계를 더 포함하는 eMMC의 동작 방법.
제15항에 있어서, 상기 방법은
상기 명령 레지스터의 각 레지스터 셋에 저장된 데이터 크기만큼의 데이터를 상기 플래시 메모리의 해당 시작 어드레스로부터 프로그램하는 단계를 더 포함하는 eMMC의 동작 방법.
제10항에 있어서, 상기 방법은
상기 호스트로부터 SEND_EXT_CSD 명령을 수신하는 단계; 및
상기 SEND_EXT_CSD 명령에 응답하여 EXT_CSD 레지스터의 데이터를 상기 호스트로 전송하는 단계를 더 포함하며,
상기 N은 상기 EXT_CSD 레지스터의 유보 영역에 저장되는 eMMC의 동작 방법.