[go: up one dir, main page]

KR101193803B1 - 전자부품의 제조방법 및 제조장치 - Google Patents

전자부품의 제조방법 및 제조장치 Download PDF

Info

Publication number
KR101193803B1
KR101193803B1 KR1020117028154A KR20117028154A KR101193803B1 KR 101193803 B1 KR101193803 B1 KR 101193803B1 KR 1020117028154 A KR1020117028154 A KR 1020117028154A KR 20117028154 A KR20117028154 A KR 20117028154A KR 101193803 B1 KR101193803 B1 KR 101193803B1
Authority
KR
South Korea
Prior art keywords
dielectric block
main surface
forming
conductive film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020117028154A
Other languages
English (en)
Other versions
KR20120014177A (ko
Inventor
히로노리 츠츠미
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120014177A publication Critical patent/KR20120014177A/ko
Application granted granted Critical
Publication of KR101193803B1 publication Critical patent/KR101193803B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006—Apparatus or processes for applying terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53209—Terminal or connector
    • Y10T29/53213—Assembled to wire-type conductor
    • Y10T29/53217—Means to simultaneously assemble multiple, independent conductors to terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53243—Multiple, independent conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Secondary Cells (AREA)

Abstract

외부전극의 일부가 유전체 블록의 주면상에 위치하고 있는 전자부품의 제조방법으로서, 유전체 블록의 주면상에 위치하고 있는 외부전극의 부분을 고정밀도로 형성할 수 있는 전자부품의 제조방법을 제공한다.
제2의 주면측으로부터 조사한 광을, 제1의 주면측에 배치한 검출기(24)에 의해 검출함으로써 제1 및 제2의 내부전극(11,12)의 위치를 검출하고, 그 검출 결과에 근거하여 결정된 제1의 주면상의 부분에 도전막(33)을 형성함으로써, 제1 및 제2의 외부전극(13,14)의 각각의 제1의 부분(13a,14a)을 형성한다.

Description

전자부품의 제조방법 및 제조장치{MANUFACTURING METHOD AND MANUFACTURING DEVICE FOR ELECTRONIC COMPONENT}
본 발명은 전자부품의 제조방법 및 제조장치에 관한 것으로서, 상세하게는 외부전극의 일부가 주면(主面)상에 형성되어 있는 전자부품의 제조방법 및 제조장치에 관한 것이다.
최근, 소형화 가능한 전자부품으로서, 예를 들면 하기의 특허문헌 1에 기재되어 있는 바와 같은 칩형 적층 세라믹 전자부품이 널리 사용되게 되었다. 칩형 적층 세라믹 전자부품은, 일반적으로 유전체 블록과 유전체 블록의 단면에 마련되어 있는 제1의 외부전극 및 제2의 외부전극을 포함하고 있다. 전자부품과 기판의 접속 용이성의 관점에서, 제1의 외부전극과 제2의 외부전극의 각각은 일반적으로 유전체 블록의 단면과 양 주면에 걸쳐 형성되어 있다.
또한 제1 및 제2의 외부전극의 형성방법으로서는, 예를 들면 하기의 특허문헌 2에, 유전체 블록의 단면을 도전성 페이스트에 침지한 후에, 끌어올려 건조시킴으로써 제1 및 제2의 외부전극을 형성하는 방법이 기재되어 있다.
또한 이러한 유전체 블록은 다층 기판에 매설(埋設)되어 사용되는 경우가 있다.
일본국 공개특허공보 2007-294839호 일본국 공개특허공보 평8-236391호
다층 기판에 매설되어 사용되는 경우, 매설된 전자부품상을, 기판의 일부를 구성하는 수지 커버층으로 덮고, 수지 커버층에 비아홀을 형성하여, 이 비아홀을 통해, 유전체 블록의 주면상에 형성되어 있는 제1 및 제2의 외부전극의 부분과, 다층 기판을 전기적으로 접속한다. 따라서, 비아홀과, 유전체 블록의 주면상에 형성되어 있는 제1 및 제2의 외부전극의 부분을 고정밀도로 위치 맞춤할 필요가 있기 때문에, 유전체 블록의 주면상에 형성되어 있는 제1 및 제2의 외부전극의 부분을 고정밀도로 형성할 필요가 있다.
그러나 특허문헌 2에 기재된 바와 같이, 유전체 블록의 단부(端部)를 도전성 페이스트에 침지함으로써 외부전극을 형성하는 방법에서는, 유전체 블록의 주면상에 위치하는 외부전극의 부분은, 도전성 페이스트의 단부에 대한 웨팅(wetting)에 의해 형성되기 때문에 고정밀도로 형성하는 것이 곤란하였다.
본 발명의 목적은, 외부전극의 일부가 유전체 블록의 주면상에 위치하고 있는 전자부품의 제조방법으로서, 유전체 블록의 주면상에 위치하고 있는 외부전극의 부분을 고정밀도로 형성할 수 있는 전자부품의 제조방법을 제공하는 것에 있다.
본 발명에 따른 전자부품의 제조방법은, 높이방향으로 배열된 제1 및 제2의 주면과, 폭방향으로 배열된 제1 및 제2의 측면과, 제1 및 제2의 단면을 가지는 직방체상의 유전체 블록과, 제1의 단면으로부터 유전체 블록의 내부로 연장되어 있는 제1의 내부전극과, 제2의 단면으로부터 유전체 블록의 내부로 연장되어 있고, 제1의 내부전극과 대향하고 있는 제2의 내부전극과, 제1의 내부전극에 접속되어 있는 제1의 외부전극과, 제2의 내부전극에 접속되어 있는 제2의 외부전극을 포함하고, 제1의 외부전극은 제1의 주면상에 형성되어 있는 제1의 부분과, 제2의 주면상에 형성되어 있는 제2의 부분과, 제1의 단면 위에 형성되어 있는 제3의 부분을 가지며, 제2의 외부전극은 제1의 주면상에 형성되어 있는 제1의 부분과, 제2의 주면상에 형성되어 있는 제2의 부분과, 제2의 단면 위에 형성되어 있는 제3의 부분을 가지는 전자부품의 제조방법으로서, 제1 및 제2의 내부전극을 포함하는 유전체 블록을 준비하는 준비 공정과, 유전체 블록에 제1 및 제2의 외부전극을 형성하는 형성 공정을 포함하고 있다. 본 발명에 따른 전자부품의 제조방법에서는, 형성 공정에 있어서, 유전체 블록에 대하여, 제2의 주면측으로부터 조사한 광을, 제1의 주면측에 배치한 검출기에 의해 검출함으로써, 유전체 블록 내의 제1 및 제2의 내부전극의 위치를 검출하고, 그 검출 결과에 근거하여 결정된 제1의 주면상의 부분에 도전막을 형성함으로써, 제1 및 제2의 외부전극의 각각의 제1의 부분을 형성한다.
본 발명의 어느 특정 국면에서는, 형성 공정에 있어서, 유전체 블록에 대하여, 제1의 주면측으로부터 조사한 광을, 제2의 주면측에 배치한 검출기에 의해 검출함으로써, 유전체 블록 내의 제1 및 제2의 내부전극의 위치를 검출하고, 그 검출 결과에 근거하여 결정된 제2의 주면상의 부분에 도전막을 형성함으로써, 제1 및 제2의 외부전극의 각각의 제2의 부분을 형성한다. 이 구성에 의하면, 제1 및 제2의 외부전극의 각각의 제2의 부분도 고정밀도로 형성할 수 있다.
본 발명의 다른 특정 국면에서는, 준비 공정에 있어서 준비하는 유전체 블록은, 복수 조(組)의 제1 및 제2의 내부전극이 매트릭스상으로 형성되어 있는 마더 기판이며, 형성 공정은 도전막을 형성한 후에 마더 기판을 복수의 칩으로 절단하고, 도전막으로부터 제1 및 제2의 외부전극의 각각의 제1의 부분을 형성하는 절단 공정과, 복수의 칩의 각각에 대하여, 제1 및 제2의 외부전극의 각각의 제3의 부분을 형성하는 공정을 포함한다. 이 구성에 의하면 복수의 전자부품을 평행하게 제조할 수 있다. 따라서, 복수의 전자부품을 적은 공정으로 단기간에 제조할 수 있다.
본 발명의 다른 특정 국면에서는, 제1 및 제2의 외부전극의 각각의 제1의 부분은 유전체 블록의 폭방향 전역에 형성되어 있고, 도전막을 유전체 블록의 폭방향을 따라 띠상으로 형성한다. 이 구성에서는, 제1 및 제2의 도전막의 형성시에 내부전극에 대한 폭방향에서의 형성 위치를 고려할 필요가 없다. 따라서, 형성 위치의 위치 결정이 용이하다.
본 발명의 또 다른 특정 국면에서는, 도전막을 스크린 인쇄법, 잉크젯 인쇄법, 그라비어 인쇄법 또는 포토리소그래피법에 의해 형성한다. 도전막의 형성에 잉크젯 인쇄법을 사용한 경우, 마스크를 요하지 않고 고정밀도로 도전막을 형성할 수 있다. 또한 잉크젯 인쇄법은 형성면에 요철이 있는 경우에도 적용할 수 있다. 또한 도전막의 형성에 그라비어 인쇄법을 사용한 경우, 도전막을 고속으로 형성할 수 있다. 또한 도전막의 형성에 포토리소그래피법을 사용한 경우, 도전막을 고정밀도로 형성할 수 있다.
본 발명에 따른 전자부품의 제조장치는, 상기 본 발명에 따른 전자부품의 제조방법에 의해 전자부품을 제조하기 위한 제조장치에 관한 것이다. 본 발명에 따른 전자부품의 제조장치는 유전체 블록에 광을 조사하는 광원과, 검출기와, 도전막을 형성하기 위한 형성 기구를 포함하고 있다.
본 발명에서는, 광학적으로 검출한 내부전극의 위치에 근거하여 결정한 위치에 도전막을 형성하기 때문에, 제1 및 제2의 외부전극의 각각의 제1의 부분을 고정밀도로 형성할 수 있다. 따라서, 정확한 위치에 제1 및 제2의 외부전극의 각각의 제1의 부분이 형성되어 있는 전자부품을 제조할 수 있다.
도 1은 실시형태에 있어서 제조되는 전자부품의 모식적 사시도이다.
도 2는 도 1에서의 II-II 화살표로 본 도면이다.
도 3은 실시형태에 따른 전자부품의 제조장치의 모식적 사시도이다.
도 4는 마더 기판의 평면도이다.
도 5는 도 4에서의 V-V 화살표로 본 도면이다.
도 6은 제1의 도전막이 형성된 마더 기판의 평면도이다.
도 7은 제2의 도전막이 형성된 마더 기판의 평면도이다.
도 8은 도 7에서의 VIII-VIII 화살표로 본 도면이다.
도 9는 칩의 모식적 사시도이다.
도 10은 전자부품의 제조방법을 나타내는 플로우 차트이다.
도 11은 제1 및 제2의 도전막의 형성 위치가 어긋난 경우의 전자부품의 측면도이다.
도 12는 제1의 변형예에 따른 전자부품의 제조장치의 모식적 사시도이다.
도 13은 제2의 변형예에 따른 전자부품의 제조장치의 모식적 사시도이다.
도 14는 제3의 변형예에 따른 전자부품의 제조장치의 모식적 사시도이다.
도 15는 제4의 변형예에 따른 전자부품의 제조장치의 모식적 사시도이다.
도 16은 제5의 변형예에 따른 전자부품의 제조장치의 모식적 사시도이다.
이하, 도면을 참조하면서, 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 명확하게 한다.
도 1은 본 실시형태에 있어서 제조하는 전자부품의 모식적 사시도이며, 도 2는 전자부품의 길이방향을 따라 절단했을 때의 모식적 단면도이다. 우선, 도 1 및 도 2를 참조하면서, 본 실시형태에 따른 전자부품의 제조장치에 의해 제조되는 전자부품에 대하여 상세하게 설명한다.
도 1에 나타내는 전자부품(1)은 광투과성을 가지는 세라믹 유전체 블록(10)을 포함하는 세라믹 전자부품이다. 전자부품(1)은 예를 들면 세라믹 콘덴서, 세라믹 압전 소자, 세라믹 서미스터, 세라믹 인덕터 등이어도 된다.
세라믹 유전체 블록(10)을 구성하는 세라믹 재료는, 특별히 한정되지 않고 얻고자 하는 전기적 특성에 따라 적당히 선택할 수 있다.
예를 들면, 전자부품(1)이 세라믹 콘덴서인 경우는, 유전체 블록(10)은 유전체 세라믹을 주성분으로 하는 재료에 의해 형성할 수 있다. 유전체 세라믹의 구체예로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다.
또한 예를 들면 전자부품(1)이 세라믹 압전 소자인 경우에는, 세라믹 유전체 블록(10)은, 예를 들면 압전 세라믹을 주성분으로 하는 재료에 의해 형성할 수 있다. 압전 세라믹의 구체예로서는, 예를 들면 PZT(티탄산지르콘산납)계 세라믹 등을 들 수 있다.
예를 들면, 전자부품(1)이 서미스터 소자인 경우에는, 세라믹 유전체 블록(10)은 예를 들면 반도체 세라믹에 의해 형성할 수 있다. 반도체 세라믹의 구체예로서는 예를 들면 스피넬계 세라믹 등을 들 수 있다.
예를 들면, 전자부품(1)이 인덕터 소자인 경우에는, 세라믹 유전체 블록(10)은 자성체 세라믹에 의해 형성할 수 있다. 자성체 세라믹의 구체예로서는, 예를 들면 페라이트 세라믹 등을 들 수 있다.
도 1에 나타내는 바와 같이, 세라믹 유전체 블록(10)은 직방체상으로 형성되어 있다. 세라믹 유전체 블록(10)은 높이방향(H)으로 배열된 제1 및 제2의 주면(10a,10b)과, 폭방향(W)으로 배열된 제1 및 제2의 측면(10c,10d)과, 길이방향(L)으로 배열된 제1 및 제2의 단면(10e,10f)을 포함하고 있다.
도 1 및 도 2에 나타내는 바와 같이, 세라믹 유전체 블록(10)의 내부에는 복수의 제1의 내부전극(11)과, 복수의 제2의 내부전극(12)이 형성되어 있다. 복수의 제1의 내부전극(11)의 각각은, 제1의 단면(10e)으로부터 세라믹 유전체 블록(10)의 내부를 길이방향(L)을 따라 제2의 단면(10f)측으로 연장되어 있다. 복수의 제2의 내부전극(12)의 각각은, 제2의 단면(10f)으로부터 세라믹 유전체 블록(10)의 내부를 길이방향(L)을 따라 제1의 단면(10e)측으로 연장되어 있다. 높이방향(H)에 있어서, 복수의 제1의 내부전극(11)과 복수의 제2의 내부전극(12)은 교대로 간격을 두고 배치되어 있다. 즉, 서로 이웃하는 제1의 내부전극(11)과 제2의 내부전극(12)은 유전체층(10g)을 통해 대향하고 있다.
제1 및 제2의 내부전극(11,12)은 차광성을 가지고 있다. 구체적으로는, 제1 및 제2의 내부전극(11,12)은 차광성을 가지는 Ag, Au, Pt 등의 금속이나 합금에 의해 형성되어 있다. 제1 및 제2의 내부전극(11,12)의 두께는 특별히 한정되지 않지만, 예를 들면 0.5㎛~5.0㎛정도로 할 수 있다.
또한 제1 및 제2의 내부전극(11,12)의 차광성과, 유전체 블록(10)의 광투과성은 상대적인 정의이다. 즉, 제1 및 제2의 내부전극(11,12)이 차광성을 가지고, 유전체 블록(10)이 광투과성을 가진다는 것은, 제1 및 제2의 내부전극(11,12)은 유전체 블록(10)보다도 광투과율이 낮고, 유전체 블록(10)의 한쪽으로부터 광을 조사했을 때에, 유전체 블록(10)의 다른 쪽 측으로부터, 제1 및 제2의 내부전극(11,12)이 어두운 부분으로서 시인(視認) 가능한 것을 말한다. 따라서, 제1 및 제2의 내부전극(11,12)의 광투과율은 제로%가 아니어도 되고, 유전체 블록(10)의 광투과율은 100%가 아니어도 된다.
또한 유전체 블록(10)은 광을 실질적으로 투과하지 않는 세라믹 재료에 의해 형성되어 있어도 된다. 그 경우에도 유전체 입자간의 틈을 통해 광이 투과한다.
제1의 내부전극(11)에는 제1의 외부전극(13)이 접속되어 있다. 제1의 외부전극(13)은 제1의 주면(10a)의 제1의 단면(10e)측의 부분 위에 형성되어 있는 제1의 부분(13a)과, 제2의 주면(10b)의 제1의 단면(10e)측의 부분 위에 형성되어 있는 제2의 부분(13b)과, 제1의 단면(10e) 위에 형성되어 있고, 제1 및 제2의 부분(13a,13b)에 접속되어 있는 제3의 부분(13c)을 포함하고 있다. 제1 및 제2의 부분(13a,13b)은 유전체 블록(10)의 폭방향(W)의 전역에 형성되어 있다.
한편, 제2의 내부전극(12)에는 제2의 외부전극(14)이 접속되어 있다. 제2의 외부전극(14)은 제1의 주면(10a)의 제2의 단면(10f)측의 부분 위에 형성되어 있는 제1의 부분(14a)과, 제2의 주면(10b)의 제2의 단면(10f)측의 부분 위에 형성되어 있는 제2의 부분(14b)과, 제2의 단면(10f) 위에 형성되어 있고, 제1 및 제2의 부분(14a,14b)에 접속되어 있는 제3의 부분(14c)을 포함하고 있다. 제1 및 제2의 부분(14a,14b)은 유전체 블록(10)의 폭방향(W)의 전역에 형성되어 있다.
제1의 외부전극(13) 및 제2의 외부전극(14)은 차광성을 가지고 있어도 되고, 광투과성을 가지고 있어도 된다. 제1의 외부전극(13) 및 제2의 외부전극(14)의 형성 재료는 특별히 한정되지 않는다. 제1의 외부전극(13) 및 제2의 외부전극(14)은 예를 들면 Ag, Au, Pt 등의 금속이나 합금에 의해 형성할 수 있다.
제1 및 제2의 외부전극(13,14)의 두께는 특별히 한정되지 않고, 예를 들면 5㎛~20㎛정도로 할 수 있다. 제1 및 제2의 부분(13a,13b,14a,14b)의 두께와, 제3의 부분(13c,14c)의 두께는 같아도 되고 달라도 된다.
다음으로, 도 3~도 10을 주로 참조하면서, 본 실시형태에서의 전자부품의 제조장치(20) 및 제조방법에 대하여 상세하게 설명한다.
도 3에 나타내는 바와 같이, 제조장치(20)는 광투과성 테이블(21)을 포함하고 있다. 광투과성 테이블(21)은 예를 들면 유리 기판, 플라스틱 기판, 세라믹 기판 등에 의해 구성할 수 있다.
광투과성 테이블(21)의 배면측에는 광투과성 테이블(21)측에 광(22)을 출사(出射)하는 광원(23)이 배치되어 있다. 광원(23)의 종류는 특별히 한정되지 않는다. 광원(23)은 예를 들면 형광등이나 LED(Light Emitting Diode) 소자 등의 발광 소자를 가지는 것이어도 된다. 광원(23)으로부터 출사되는 광의 파장도 특별히 한정되지 않고, 후술하는 카메라(24)로 검출 가능한 파장이면 된다.
광투과성 테이블(21)의 윗쪽에는 검출기로서의 카메라(24)가 배치되어 있다. 본 실시형태에서는 카메라(24)가 복수 마련되어 있다. 보다 구체적으로는, 본 실시형태에서는 4개의 카메라(24)가 광투과성 테이블(21)의 네 구석에 배치되어 있다. 카메라(24)는 광원(23)으로부터 출사된 광을 검출할 수 있도록, 광투과성 테이블(21)을 통해 광원(23)과 대향하여 배치되어 있다. 또한 본 발명에 있어서 검출기는 카메라에 한정되지 않고, 예를 들면 수광(受光) 소자 등이어도 된다. 또한 검출기를 하나만 배치해도 된다.
또한 광투과성 테이블(21) 위에는, 도전막을 형성하기 위한 형성 기구로서, 본 실시형태에서는 스크린 인쇄를 행하기 위한 스크린 인쇄 기구(25)가 배치되어 있다. 스크린 인쇄 기구(25)는 스크린판(25a)과 스퀴지(squeegee)(25b)를 포함하고 있다.
다음으로, 주로 도 10을 참조하면서, 본 실시형태에서의 전자부품(1)의 제조방법에 대하여 상세하게 설명한다.
우선, 스텝 S1에 있어서, 도 4 및 도 5에 나타내는 미소성의 마더 기판(30)을 준비한다. 그리고, 준비한 마더 기판(30)을 마더 기판(30)의 제2의 주면(30c)이 광투과성 테이블(21)측이 되도록, 광투과성 테이블(21) 위에 흡인 등에 의해 고정한다.
마더 기판(30)은 복수의 전자부품(1)을 제작하기 위한 것이다. 즉, 마더 기판(30)은, 도 5에 나타내는 바와 같이, 유전체 블록(31)과, 유전체 블록(31) 내에 매트릭스상으로 형성되어 있는 복수 조의 제1 및 제2의 내부전극(11,12)을 포함하고 있다. 후술하는 공정에 있어서, 제1 및 제2의 외부전극(13,14)의 제1 및 제2의 부분(13a,14a,13b,14b)을 형성한 후에, 마더 기판(30)을 절단선(30a)을 따라 분할함으로써, 전자부품(1)의 구성 요소가 되는 칩이 복수 형성된다.
또한 본 실시형태에서는, 절단선(30a)의 위치는 유전체층(10g)상에 내부전극(11 또는 12)을 형성하는 공정에 있어서 형성된 컷트 마크를 표시로서 결정하고, 상세하게는 마더 기판의 단부를 일부 절단하여 노출시킨 컷트 마크를 표시로서 결정한다. 또한 주면상에 형성되는 제1의 부분(13a,14a) 및 제2의 부분(13b,14b)의 한쪽을, 미리 도전층을 형성해 둔 유전체층(10g)을 최하층 또는 최상층에 배치함으로써 형성해도 된다.
다음으로, 도 10에 나타내는 바와 같이, 스텝 S2에 있어서, 제1 및 제2의 내부전극(11,12)의 위치 검출을 행한다(제1의 위치 검출 공정). 구체적으로는 도 3에 나타내는 광원(23)을 온(on)하고, 광원(23)으로부터의 광을 마더 기판(30)의 제2의 주면(30c)에 조사한다. 여기서, 광원(23)으로부터 사출되는 광은 제1 및 제2의 내부전극(11,12)이 비쳐 보일 정도의 광량을 가지는 것이 바람직하고, 예를 들면 10000럭스 이상의 광인 것이 바람직하다. 그리고, 마더 기판(30)의 제1의 주면(30b)측에 배치되어 있는 카메라(24)에 의해 마더 기판(30)을 투과한 광을 검출한다. 이것에 의해 제1 및 제2의 내부전극(11,12)의 위치를 검출한다.
또한 본 실시형태에서는 마더 기판(30)의 네 구석에 위치하는 제1 및 제2의 내부전극(11,12)의 위치만을 검출하는 예에 대하여 설명한다. 단, 본 발명은 이에 한정되지 않는다. 예를 들면, 한 점에 있어서만 제1 및 제2의 내부전극(11,12)의 위치를 검출해도 되고, 모든 제1 및 제2의 내부전극(11,12)의 위치를 검출하도록 해도 된다. 단, 본 실시형태와 같이, 2점 이상에 있어서 제1 및 제2의 내부전극(11,12)의 위치를 검출하는 것이 바람직하다. 그렇게 함으로써 마더 기판(30)의 기울기도 정확하게 검출할 수 있다.
다음으로, 스텝 S3에 있어서 제1의 도전막(33)의 인쇄를 행한다(제1의 형성 공정). 이 제1의 도전막(33)은 제1 및 제2의 외부전극(13,14)의 제1의 부분(13a,14a)이 되는 부분이다. 구체적으로는, 제1의 위치 검출 공정인 스텝 S2에 있어서 검출된 제1 및 제2의 내부전극(11,12)의 위치에 근거하여, 마더 기판(30)의 제1의 주면(30b) 중 제1의 도전막(33)을 형성할 부분을 결정한다. 그리고, 그 결정된 부분에 스크린 인쇄 기구(25)를 사용하여, 스크린 인쇄법에 의해 제1의 도전막(33)을 형성한다.
여기서, 본 실시형태에서는, 제1 및 제2의 외부전극(13,14)의 제1의 부분(13a,14a)은 유전체 블록(10)의 폭방향(W)의 전역에 걸쳐 형성된다. 이 때문에, 도 6에 나타내는 바와 같이, 복수의 제1의 도전막(33)을 마더 기판(30)의 폭방향(W)을 따라 스트라이프상으로 형성하면 된다. 따라서, 제1의 도전막(33)을 형성하는 부분의 위치 결정은 길이방향(L)에 대해서만 행하면 되고, 폭방향(W)에 대해서는 반드시 행하지 않아도 된다. 따라서, 위치 결정에 요하는 시간이 적고 전자부품(1)의 제조가 용이해진다.
다음으로, 도 10에 나타내는 바와 같이, 스텝 S4에 있어서, 제1의 도전막(33)을 형성한 마더 기판(30)을 광투과성 테이블(21)로부터 떼어내고, 뒤집은 후에 다시 광투과성 테이블(21)에 고정한다. 이것에 의해, 마더 기판(30)의 제2의 주면(30c)이 노출되고, 제1의 주면(30b)측이 광투과성 테이블(21)에 고정된 상태가 된다.
다음으로, 스텝 S5에 있어서 제1 및 제2의 내부전극(11,12)의 위치 검출을 행한다(제2의 위치 검출 공정). 이 공정은 상술한 스텝 S2와 실질적으로 동일한 순서로 행해진다. 즉, 도 3에 나타내는 광원(23)을 온하고, 광원(23)으로부터의 광을 마더 기판(30)의 제1의 주면(30b)에 조사한다. 그리고, 마더 기판(30)의 제2의 주면(30c)측에 배치되어 있는 카메라(24)에 의해 마더 기판(30)을 투과한 광을 검출한다. 이것에 의해 제1 및 제2의 내부전극(11,12)의 위치를 검출한다.
다음으로, 도 10에 나타내는 스텝 S6에 있어서, 상술한 스텝 S3과 실질적으로 동일한 순서에 의해, 도 7에 나타내는 제2의 도전막(34)의 인쇄를 행한다(제2의 형성 공정). 이 제2의 도전막(34)은 제1 및 제2의 외부전극(13,14)의 제2의 부분(13b,14b)이 되는 부분이다. 구체적으로는, 제2의 위치 검출 공정인 스텝 S5에 있어서 검출된 제1 및 제2의 내부전극(11,12)의 위치에 근거하여, 마더 기판(30)의 제2의 주면(30c) 중 제2의 도전막(34)을 형성할 부분을 결정한다. 그리고, 그 결정된 부분에, 스크린 인쇄 기구(25)를 사용하여 스크린 인쇄법에 의해 제2의 도전막(34)을 형성한다.
여기서, 본 실시형태에서는, 제1 및 제2의 외부전극(13,14)의 제2의 부분(13b,14b)은 유전체 블록(10)의 폭방향(W)의 전역에 걸쳐 형성된다. 이 때문에, 도 7에 나타내는 바와 같이, 복수의 제2의 도전막(34)을 마더 기판(30)의 폭방향(W)을 따라 스트라이프상으로 형성하면 된다. 따라서, 제2의 도전막(34)을 형성하는 부분의 위치 결정은 길이방향(L)에 대해서만 행하면 되고, 폭방향(W)에 대해서는 반드시 행하지 않아도 된다. 따라서, 위치 결정에 요하는 시간이 적고 전자부품(1)의 제조가 용이해진다.
도 8에 제1 및 제2의 도전막(33,34)이 형성된 마더 기판(30)의 약도적 단면도를 나타낸다. 도 8에 나타내는 바와 같이, 스텝 S6이 종료된 시점에서는, 제1 및 제2의 도전막(33,34)은 제1, 2의 주면(30b,30c)으로부터 돌출되어 있다. 이 때문에, 다음으로, 도 10에 나타내는 스텝 S7에 있어서 마더 기판(30)을 높이방향(H)으로 프레스한다(프레스 공정). 이것에 의해, 제1 및 제2의 도전막(33,34)을 마더 기판(30)에 매설시키고, 제1 및 제2의 외부전극(13,14)의 제1 및 제2의 부분(13a,14a,13b,14b)을 형성한다.
다음으로, 도 10에 나타내는 바와 같이, 스텝 S8에 있어서, 도 8 등에 나타내는 절단선(30a)을 따라 마더 기판(30)을 절단함으로써 도 9에 나타내는 복수의 칩(40)을 형성한다(절단 공정).
계속해서, 스텝 S9에 있어서, 칩(40)에 제1 및 제2의 외부전극(13,14)의 제3의 부분(13c,14c)을 형성한다(제3의 부분 형성 공정). 제3의 부분(13c,14c)의 형성방법은 특별히 한정되지 않고 공지의 방법으로 형성할 수 있다. 제3의 부분(13c,14c)은, 예를 들면 제1 및 제2의 단면(10e,10f)에 도전성 페이스트를 도포함으로써 형성할 수 있다.
마지막으로, 도 10에 나타내는 스텝 S10에 있어서, 제3의 부분(13c,14c)을 형성한 칩(40)을 소성함으로써, 도 1에 나타내는 전자부품(1)을 완성시킨다.
이상 설명한 바와 같이, 본 실시형태에서는, 제1 및 제2의 내부전극(11,12)의 위치를 광학적으로 검출하고, 그 검출 결과에 근거하여, 제1 및 제2의 외부전극(13,14)의 각각의 제1의 부분(13a,14a)을 형성한다. 이 때문에 제1 및 제2의 외부전극(13,14)의 각각의 제1의 부분(13a,14a)을 정확한 위치에 형성할 수 있다. 또한 침지 방식에 비해 인쇄 방식으로 외부전극을 형성할 경우, 외부전극의 두께를 얇게 하는 것이 가능해져, 보다 소형의 전자부품을 완성시킬 수 있다.
또한 예를 들면 본 실시형태와는 달리, 스텝 S2 및 스텝 S5의 위치 검출을 행하지 않을 경우, 제1 및 제2의 도전막의 형성 위치가 어긋날 경우가 있다. 이 상태로 마더 기판을 프레스하면, 큰 압력이 가해지는 부분과, 충분한 크기의 압력이 가해지지 않는 부분이 생긴다. 예를 들면, 도 11에 나타내는 바와 같은 경우에서는, 도전막이 높이방향(즉, 프레스 방향)으로 겹쳐져 있는 부분 A와, 도전막이 높이방향으로 겹쳐져 있지 않은 부분 B가 생긴다. 이 경우, 부분 A에 압력이 집중된다. 따라서, 부분 A에는 과잉한 압력이 가해진다. 한편, 부분 B에는 과소한 압력밖에 가해지지 않는다. 따라서, 부분 A 및 부분 B의 양쪽에 있어서 구조 결함이 생길 경우가 있다. 그 결과, 전자부품의 양품율(良品率)이 저하할 경우가 있다.
그것에 대하여 본 실시형태에서는, 상술한 바와 같이, 제1 및 제2의 도전막(33,34)은 제1 및 제2의 내부전극(11,12)에 대하여 정확한 위치에 형성된다. 이 때문에, 도전막이 높이방향(H)으로 겹쳐져 있는 부분과, 도전막이 높이방향으로 겹쳐져 있지 않은 부분이 생기는 것을 효과적으로 억제할 수 있다. 따라서, 과잉한 압력이 가해지는 부분이나, 과소한 압력밖에 가해지지 않는 부분이 생기는 것을 억제할 수 있다. 따라서, 구조 결함의 발생을 억제할 수 있다. 그 결과, 높은 양품율로 전자부품을 제조할 수 있다.
(변형예)
이하, 상기 실시형태의 변형예에 대하여 설명한다. 하기의 설명에 있어서, 상기 실시형태와 실질적으로 공통의 기능을 가지는 부재를 공통의 부호로 참조하여 설명을 생략한다.
상기 실시형태에서는, 제조장치(20)에 스크린 인쇄 기구(25)를 마련하고, 스크린 인쇄법에 의해 제1 및 제2의 도전막(33,34)을 형성하는 경우에 대하여 설명하였다. 단, 제1 및 제2의 도전막(33,34)의 형성방법은 스크린 인쇄법에 한정되지 않는다.
예를 들면, 제1 및 제2의 도전막(33,34)을 잉크젯 인쇄법에 의해 형성해도 된다. 잉크젯 인쇄법이라면 마스크를 요하지 않고 고정밀도로 도전막을 인쇄할 수 있다. 또한 마더 기판(30)의 표면에 요철이 있는 경우에도 고정밀도로 인쇄할 수 있다. 잉크젯 인쇄법을 이용하는 경우는, 도 12에 나타내는 바와 같이, 제조장치(20)에 잉크젯 노즐(50a)을 가지는 잉크젯 인쇄 기구(50)를 마련해도 된다.
또한 제1 및 제2의 도전막(33,34)을 그라비어 인쇄법, 볼록판 인쇄법, 오목판 인쇄법 등에 의해 형성해도 된다. 이 경우, 큰 마더 기판(30)에 고정밀도로 인쇄하는 것이 가능해진다. 볼록판 인쇄법 또는 오목판 인쇄법을 이용할 경우는, 도 13 및 도 14에 나타내는 바와 같이, 제조장치(20)에 볼록판 인쇄법 또는 오목판 인쇄법을 행하기 위한 인쇄 기구(51 또는 52)를 마련해도 된다. 인쇄 기구(51)는 오목판 또는 볼록판 롤로 직접 인쇄하는 이른바 직접 방식의 인쇄를 행하는 기구이다. 인쇄 기구(52)는 블랭킷을 통해 간접적으로 인쇄하는 이른바 감설(嵌設) 방식(fitting method)의 인쇄를 행하는 기구이다.
또한 제1 및 제2의 도전막(33,34)을 전자 사진법에 의해 형성해도 된다. 그 경우는, 도 15에 나타내는 바와 같이, 제조장치(20)에 전자 사진법을 실시하기 위한 전자 사진 인쇄 기구(53)를 마련하는 것이 바람직하다.
또한 제1 및 제2의 도전막(33,34)을 포토리소그래피법에 의해 형성해도 된다. 그 경우는, 도 16에 나타내는 바와 같이, 제조장치(20)에 포토리소그래피법을 실시하기 위한 포토리소그래피 기구(54)를 마련하는 것이 바람직하다.
1: 전자부품
10: 세라믹 유전체 블록
10a: 세라믹 유전체 블록의 제1의 주면
10b: 세라믹 유전체 블록의 제2의 주면
10c: 세라믹 유전체 블록의 제1의 측면
10d: 세라믹 유전체 블록의 제2의 측면
10e: 세라믹 유전체 블록의 제1의 단면
10f: 세라믹 유전체 블록의 제2의 단면
10g: 유전체층
11: 제1의 내부전극
12: 제2의 내부전극
13: 제1의 외부전극
13a: 제1의 외부전극의 제1의 부분
13b: 제1의 외부전극의 제2의 부분
13c: 제1의 외부전극의 제3의 부분
14: 제2의 외부전극
14a: 제2의 외부전극의 제1의 부분
14b: 제2의 외부전극의 제2의 부분
14c: 제2의 외부전극의 제3의 부분
20: 제조장치
21: 광투과성 테이블
22: 광
23: 광원
24: 카메라
25: 스크린 인쇄 기구
25a: 스크린판
25b: 스퀴지
30: 마더 기판
30a: 절단선
30b: 마더 기판의 제1의 주면
30c: 마더 기판의 제2의 주면
31: 유전체 블록
33: 제1의 도전막
34: 제2의 도전막
40: 칩
50: 잉크젯 인쇄 기구
50a: 잉크젯 노즐
51, 52: 인쇄 기구
53: 전자 사진 인쇄 기구
54: 포토리소그래피 기구

Claims (6)

  1. 높이방향으로 배열된 제1 및 제2의 주면(主面)과, 폭방향으로 배열된 제1 및 제2의 측면과, 제1 및 제2의 단면을 가지는 직방체상의 유전체 블록과, 상기 제1의 단면으로부터 상기 유전체 블록의 내부로 연장되어 있는 제1의 내부전극과, 상기 제2의 단면으로부터 상기 유전체 블록의 내부로 연장되어 있으며, 상기 제1의 내부전극과 대향하고 있는 제2의 내부전극과, 상기 제1의 내부전극에 접속되어 있는 제1의 외부전극과, 상기 제2의 내부전극에 접속되어 있는 제2의 외부전극을 포함하고, 상기 제1의 외부전극은 상기 제1의 주면상에 형성되어 있는 제1의 부분과, 상기 제2의 주면상에 형성되어 있는 제2의 부분과, 상기 제1의 단면 위에 형성되어 있는 제3의 부분을 가지며, 상기 제2의 외부전극은 상기 제1의 주면상에 형성되어 있는 제1의 부분과, 상기 제2의 주면상에 형성되어 있는 제2의 부분과, 상기 제2의 단면 위에 형성되어 있는 제3의 부분을 가지는 전자부품의 제조방법으로서,
    상기 제1 및 제2의 내부전극을 포함하는 유전체 블록을 준비하는 준비 공정과,
    상기 유전체 블록에 상기 제1 및 제2의 외부전극을 형성하는 형성 공정을 포함하며,
    상기 형성 공정에 있어서, 상기 유전체 블록에 대하여, 상기 제2의 주면측으로부터 조사한 광을, 상기 제1의 주면측에 배치한 검출기에 의해 검출함으로써, 상기 유전체 블록 내의 상기 제1 및 제2의 내부전극의 위치를 검출하고, 그 검출 결과에 근거하여 결정된 상기 제1의 주면상의 부분에 도전막을 형성함으로써, 상기 제1 및 제2의 외부전극의 각각의 제1의 부분을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  2. 제1항에 있어서,
    상기 형성 공정에 있어서, 상기 유전체 블록에 대하여, 상기 제1의 주면측으로부터 조사한 광을, 상기 제2의 주면측에 배치한 검출기에 의해 검출함으로써, 상기 유전체 블록 내의 상기 제1 및 제2의 내부전극의 위치를 검출하고, 그 검출 결과에 근거하여 결정된 상기 제2의 주면상의 부분에 도전막을 형성함으로써, 상기 제1 및 제2의 외부전극의 각각의 제2의 부분을 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 준비 공정에 있어서 준비하는 상기 유전체 블록은, 복수 조(組)의 상기 제1 및 제2의 내부전극이 매트릭스상으로 형성되어 있는 마더 기판이며,
    상기 형성 공정은, 상기 도전막을 형성한 후에, 상기 마더 기판을 복수의 칩으로 절단하고, 상기 도전막으로부터 상기 제1 및 제2의 외부전극의 각각의 제1의 부분을 형성하는 절단 공정과, 상기 복수의 칩의 각각에 대하여, 상기 제1 및 제2의 외부전극의 각각의 상기 제3의 부분을 형성하는 공정을 포함하는 것을 특징으로 하는 전자부품의 제조방법.
  4. 제3항에 있어서,
    상기 제1 및 제2의 외부전극의 각각의 상기 제1의 부분은 상기 유전체 블록의 폭방향 전역에 형성되어 있고,
    상기 도전막을 상기 유전체 블록의 폭방향을 따라 띠상으로 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 도전막을 스크린 인쇄법, 잉크젯 인쇄법, 그라비어 인쇄법 또는 포토리소그래피법에 의해 형성하는 것을 특징으로 하는 전자부품의 제조방법.
  6. 제1항 또는 제2항에 기재된 전자부품의 제조방법에 의해 전자부품을 제조하기 위한 제조장치로서,
    상기 유전체 블록에 광을 조사하는 광원과,
    상기 검출기와,
    상기 도전막을 형성하기 위한 형성 기구를 포함하는 것을 특징으로 하는 전자부품의 제조장치.
KR1020117028154A 2009-06-05 2010-06-01 전자부품의 제조방법 및 제조장치 Active KR101193803B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-135713 2009-06-05
JP2009135713A JP4582245B1 (ja) 2009-06-05 2009-06-05 電子部品の製造方法及び製造装置
PCT/JP2010/059233 WO2010140576A1 (ja) 2009-06-05 2010-06-01 電子部品の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
KR20120014177A KR20120014177A (ko) 2012-02-16
KR101193803B1 true KR101193803B1 (ko) 2012-10-23

Family

ID=43297710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117028154A Active KR101193803B1 (ko) 2009-06-05 2010-06-01 전자부품의 제조방법 및 제조장치

Country Status (6)

Country Link
US (2) US8950060B2 (ko)
JP (1) JP4582245B1 (ko)
KR (1) KR101193803B1 (ko)
CN (1) CN102439672B (ko)
TW (1) TWI419184B (ko)
WO (1) WO2010140576A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323029B2 (ja) * 2014-01-24 2018-05-16 富士通株式会社 コンデンサの製造方法
US20150310991A1 (en) * 2014-04-29 2015-10-29 Apple Inc. Multi-layered ceramic capacitors
JP6380162B2 (ja) 2014-05-09 2018-08-29 株式会社村田製作所 積層セラミック電子部品
JP2015228482A (ja) 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品の実装構造体
JP6379067B2 (ja) * 2014-10-31 2018-08-22 太陽誘電株式会社 積層セラミック電子部品の製造方法
CN107284065B (zh) * 2017-07-03 2019-04-05 京东方科技集团股份有限公司 一种采用印刷网版的印刷方法及印刷装置
JP7145666B2 (ja) * 2018-07-11 2022-10-03 日本碍子株式会社 積層セラミック部品の製造方法
KR102052834B1 (ko) * 2018-07-27 2019-12-09 삼성전기주식회사 코일 부품
CN109702450B (zh) * 2019-02-27 2024-03-15 东莞市春之田自动化科技有限公司 一种推送检测机构及防盗线圈的全自动组装机
CN114762138B (zh) 2019-12-11 2025-11-14 京瓷株式会社 压电致动器
JP7061708B2 (ja) * 2021-03-03 2022-04-28 太陽誘電株式会社 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021680A (ja) 1998-07-06 2000-01-21 Tdk Corp 積層チップ部品の製造方法及びその装置
JP2007273728A (ja) 2006-03-31 2007-10-18 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236391A (ja) 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd チップ部品の端子電極形成方法
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6815828B1 (en) * 2000-07-18 2004-11-09 Northrop Grumman Corporation Large multi-function integrated circuit device
JP3540281B2 (ja) * 2001-02-02 2004-07-07 シャープ株式会社 撮像装置
JP4793168B2 (ja) 2006-03-31 2011-10-12 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造
DE102006019118B4 (de) * 2006-04-25 2011-08-18 Epcos Ag, 81669 Bauelement mit optischer Markierung und Verfahren zur Herstellung
JP4525733B2 (ja) * 2007-10-31 2010-08-18 Ｔｄｋ株式会社 積層型電子部品の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021680A (ja) 1998-07-06 2000-01-21 Tdk Corp 積層チップ部品の製造方法及びその装置
JP2007273728A (ja) 2006-03-31 2007-10-18 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法

Also Published As

Publication number Publication date
JP4582245B1 (ja) 2010-11-17
US20150107071A1 (en) 2015-04-23
TW201106396A (en) 2011-02-16
US20120073100A1 (en) 2012-03-29
JP2010283180A (ja) 2010-12-16
US9271434B2 (en) 2016-02-23
TWI419184B (zh) 2013-12-11
US8950060B2 (en) 2015-02-10
WO2010140576A1 (ja) 2010-12-09
KR20120014177A (ko) 2012-02-16
CN102439672B (zh) 2014-05-07
CN102439672A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
KR101193803B1 (ko) 전자부품의 제조방법 및 제조장치
JP5860845B2 (ja) タッチセンサ及びタッチセンサの製造方法
KR101089936B1 (ko) 다층 세라믹 회로 기판 및 제조방법
CN108735765A (zh) 取像模组及其制造方法
JP6384647B1 (ja) 電子部品、電子機器および電子部品の実装方法
JP4522226B2 (ja) 電子部品素子の実装方法及び電子装置の製造方法
KR20180105915A (ko) 잉크젯 인쇄를 이용한 미세 전극 제작 방법
CN106663536A (zh) 层叠型电子元器件的制造方法
JP6318838B2 (ja) 積層セラミック電子部品の製造方法
CA2680247C (en) Integrated circuit package, notably for image sensor, and method of positioning
JP5589314B2 (ja) 電子部品モジュールの製造方法
JPH09312235A (ja) 電子部品の製造方法
JP2977698B2 (ja) 積層基板
KR101613736B1 (ko) 스크린 인쇄 방법
JP4586762B2 (ja) セラミックシート積層体の切断方法、切断装置および該切断方法を用いたセラミック電子部品の製造方法
CN211152323U (zh) 电路基板
TWI425885B (zh) Image sensor substrate
JP4289279B2 (ja) シート状回路デバイスと電子回路装置およびそれらを用いた携帯端末機器
JP6017919B2 (ja) 積層セラミックコンデンサの製造方法
JP2006032428A (ja) 積層型電子部品の製造方法
JPH07335479A (ja) 積層セラミック電子部品の製造方法
JP2010074179A (ja) プリント配線基板の製造方法
JP2007165358A (ja) チップ型コンデンサ
JP2011044547A (ja) 電子部品実装用基板
JP2020009962A (ja) 積層セラミック部品の製造方法、アライメントマークの検出方法、および積層シート

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20111125

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20121011

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121016

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151012

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151012

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161007

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181005

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181005

Start annual number: 7

End annual number: 7