[go: up one dir, main page]

KR101096203B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR101096203B1
KR101096203B1 KR1020100032396A KR20100032396A KR101096203B1 KR 101096203 B1 KR101096203 B1 KR 101096203B1 KR 1020100032396 A KR1020100032396 A KR 1020100032396A KR 20100032396 A KR20100032396 A KR 20100032396A KR 101096203 B1 KR101096203 B1 KR 101096203B1
Authority
KR
South Korea
Prior art keywords
film
oxide
variable resistance
reactive metal
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100032396A
Other languages
English (en)
Other versions
KR20110113064A (ko
Inventor
김숙주
성민규
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100032396A priority Critical patent/KR101096203B1/ko
Priority to US12/954,127 priority patent/US8362457B2/en
Priority to CN201010567688.3A priority patent/CN102214673B/zh
Publication of KR20110113064A publication Critical patent/KR20110113064A/ko
Application granted granted Critical
Publication of KR101096203B1 publication Critical patent/KR101096203B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 저항 변화를 이용한 반도체 장치가 요구하는 동작특성을 확보함과 동시에 소비전력을 감소시킬 수 있는 저항 변화를 이용한 반도체 장치 및 그 제조방법 제공하기 위한 것으로, 하부전극; 상기 하부전극 상에서 다수의 산화물저항막 사이에 상기 산화물저항막으로부터 산소를 포획하는 반응성금속막이 삽입된 가변저항층; 및 상기 가변저항층 상의 상부전극을 포함하는 저항 변화를 이용한 반도체 장치를 제공하며, 상술한 본 발명에 따르면, 다수의 산화물저항막 사이에 반응성금속막이 삽입된 구조의 가변저항층을 구비함으로써, 저항 변화를 이용한 반도체 장치의 동작특성을 향상시킴과 동시에 소비전력을 감소시킬 수 있는 효과가 있다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 비휘발성의 ReRAM(Resistive Random Access Memory) 메모리 장치와 같이 저항 변화를 이용하는 반도체 장치 및 그 제조방법에 관한 것이다.
최근 디램(DRAM)과 플래쉬메모리(Flash memory)를 대체할 수 있는 차세대 메모리 장치에 대한 연구가 활발히 수행되고 있다. 이러한 차세대 메모리 장치 중 하나로 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(switching)할 수 있는 저항 변화를 이용한 반도체 장치(Resistance Change Device)를 이용한 저항성 메모리 장치(Resistive Memary Devices 또는, ReRAM)에 대한 연구가 활발히 수행되고 있다.
도 1은 종래기술에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도이고, 도 2a 및 도 2b는 종래기술에 따른 저항 변화를 이용한 반도체 장치의 스위칭특성을 나타낸 전류-전압(I-V) 그래프이다.
도 1을 참조하여 종래기술에 따른 저항 변화를 이용한 반도체 장치를 살펴보면, 하부전극(11)과 상부전극(12) 사이에 가변저항층(13)이 개재된 구조를 갖는다. 가변저항층(13)은 통상적으로 전이금속산화물(TMO)로 이루어지며, 전이금속산화물로 이루어진 가변저항층(13)은 내부에 다수의 공공(vacancy) 예컨대, 산소공공(oxygen vacancy)을 갖는다.
상술한 구조를 갖는 반도체 장치의 스위칭 매커니즘(mechanism)을 간략히 설명하면 다음과 같다.
상하부전극(11, 12)에 바이어스가 인가되면, 인가되는 바이어스에 따라서 가변저항층(13) 내 공공의 재배열을 통해 도전성 필라멘트(conductivity filamentary)가 생성되거나, 공공이 제거되어 기생성된 도전성 필라멘트가 소멸된다. 이러한 가변저항층(13) 내 도전성 필라멘트의 생성 또는 소멸에 의하여 가변저항층(13)은 서로 구별될 수 있는 두 저항 상태를 나타낸다. 즉, 도전성 필라멘트가 생성된 경우 저항이 낮은 상태를 나타내고 도전성 필라멘트가 소멸된 경우 저항이 높은 상태를 나타내는 것이다. 여기서, 가변저항층(13) 내에 도전성 필라멘트가 생성되어 저항이 낮은 상태가 되는 것을 셋(set) 동작이라 하고, 반대로 기 생성된 도전성 필라멘트가 소멸되어 저항이 높은 상태가 되는 것을 리셋(reset) 동작이라 한다.
종래기술에 따른 반도체 장치에서 변저항층(13)은 물리기상증착법(PVD) 또는 원자층증착법(ALD)을 사용하여 형성된다. 이때, 가변저항층(13)의 두께가 균일할수록 안정적인 스위칭특성을 확보할 수 있기 때문에 물리기상증착법보다 원자층증착법을 사용하여 가변저항층(13)을 형성하려는 연구가 수행되고 있다.
하지만, 원자층증착법으로 형성된 가변저항층(13)은 화학량론(stoichiometric)적으로 막내 불순물이 거의 없는 안정적 구조를 갖기 때문에 물리기상증착법으로 형성된 가변저항층(13)에 비하여 가변저항층(13) 내 산소공공의 갯수가 작게 형성된다. 이때, 가변저항층(13) 내 산소공공의 갯수가 작으면 저항 변화를 이용한 반도체 장치의 동작특성 예컨대, 스위칭특성, 유지(endurance)특성 및 셋/리셋동작특성(예컨대, 셋/리셋전류 및 셋/리셋시간)이 열화되는 문제점이 발생한다. 특히, 저항 변화를 이용한 반도체 장치의 스위칭특성이 열화되는 것을 확인할 수 있다(도 2a 참조).
따라서, 원자층증착법으로 형성된 가변저항층(13)의 스위칭특성을 확보하기 위해서는 물리기상증착법으로 형성된 가변저항층(13)보다 그 두께를 매우 얇게 형성해야만 한다. 그러나, 가변저항층(13)의 두께를 얇게 형성하면 가변저항층(13) 내 누설전류경로(leakage current path)가 쉽게 형성되기 때문에 저항 변화를 이용한 반도체 장치의 소비전력이 증가하는 문제점이 있다(도 2b 참조).
최근, 상술한 문제점들을 해결하기 위해 원자층증착법으로 형성된 가변저항층(13) 상부에 반응성금속막(reactive metal)을 형성하여 원자층증착법으로 형성된 가변저항층(13) 내 산소공공의 갯수를 증가시키는 방법이 보고된 바 있다(관련논문 : Low power and high speed bipolar switching with a thin reactive Ti buffer layer in robust HfO2 based RRAM, IEEE International, 15. Dec. 2008).
도 3은 개선된 종래기술에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도이다.
도 3을 참조하여 개선된 종래기술에 따른 반도체 장치를 살펴보면, 하부전극(11)과 상부전극(12) 사이에 가변저항층(13)이 개재되어 있고, 가변저항층(13)과 상부전극(12) 사이에 반응성금속막(14)이 개재되어 있다.
하지만, 개선된 종래기술에 따른 반도체 장치는 가변저항층(13) 상부에 반응성금속막(14)이 위치하기 때문에 반응성금속막(14)에 의해 가변저항층(13) 내부에 생성되는 산소공공이 가변저항층(13)과 반응성금속막(14)이 접하는 계면에서만 생성되는 문제점이 있다. 이로 인해, 가변저항층(13)의 두께가 얇아야지만 저항 변화를 이용한 반도체 장치가 요구하는 스위칭특성을 구현할 수 없는 문제점이 있다. 즉, 반응성금속막(14)을 구비하더라도 누설전류에 의하여 소비전력이 증가하는 문제점이 여전히 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 저항 변화를 이용한 반도체 장치가 요구하는 동작특성을 확보함과 동시에 소비전력을 감소시킬 수 있는 반도체 장치 및 그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명은 하부전극; 상기 하부전극 상에서 다수의 산화물저항막 사이에 상기 산화물저항막으로부터 산소를 포획하는 반응성금속막이 삽입된 가변저항층; 및 상기 가변저항층 상의 상부전극을 포함하는 반도체 장치를 제공한다.
상기 반응성금속막은 상기 산화물저항막보다 산소에 대한 반응성이 큰 금속을 포함할 수 있다. 그리고, 상기 반응성금속막은 상기 산화물저항막으로부터 산소를 포획하여 산화된 금속산화물일 수 있다.
상기 다수의 산화물저항막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함할 수 있다. 이때, 상기 산화물저항막은 전이금속산화물을 포함할 수 있다.
상기 반응성금속막은 다수의 금속막이 적층된 적층막을 포함할 수 있다. 이때, 상기 다수의 금속막은 서로 동일한 금속을 포함하거나, 또는 서로 다른 금속을 포함할 수 있다.
상기 가변저항층과 상기 상부전극 사이 또는 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재될 수 있다.
상기 가변저항층과 상기 상부전극 사이 및 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재될 수 있다.
상기 가변저항층은 막내 다수의 산소공공을 포함하고, 상기 산소공공은 상기 가변저항층 내에서 균일한 분포를 갖거나, 또는 상기 가변저항층 내에서 선형적인 분포를 가질 수 있다.
상기 반응성금속막은 상기 산화물저항막의 두께보다 작은 두께를 가질 수 있다. 구체적으로, 상기 반응성금속막은 상기 산화물저항막의 두께 대비 1% 내지 10% 범위의 두께를 가질 수 있다.
상기 반응성금속막 및 상기 산화물저항막은 원자층증착법으로 형성된 것일 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명은 하부전극; 상기 하부전극 상의 산화물저항막과 상기 산화물저항막으로부터 산소를 포획하는 반응성금속막이 복수회 교번 적층된 가변저항층; 및 상기 가변저항층 상의 상부전극을 포함하는 반도체 장치를 제공한다.
상기 반응성금속막은 상기 산화물저항막보다 산소에 대한 반응성이 큰 금속을 포함할 수 있다. 그리고, 상기 반응성금속막은 상기 산화물저항막으로부터 산소를 포획하여 산화된 금속산화물일 수 있다.
상기 산화물저항막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함할 수 있다. 이때, 상기 산화물저항막은 전이금속산화물을 포함할 수 있다.
상기 반응성금속막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함할 수 있다.
상기 가변저항층과 상기 상부전극 사이 또는 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재될 수 있다.
상기 가변저항층과 상기 상부전극 사이 및 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재될 수 있다.
상기 반응성금속막은 다수의 금속막이 적층된 적층막을 포함할 수 있다. 이때, 상기 다수의 금속막은 서로 동일한 금속을 포함하거나, 또는 서로 다른 금속을 포함할 수 있다.
상기 가변저항층은 막내 다수의 산소공공을 포함하고, 상기 산소공공은 상기 가변저항층 내에서 균일한 분포를 갖거나, 또는 상기 가변저항층 내에서 선형적인 분포를 가질 수 있다.
상기 반응성금속막은 상기 산화물저항막의 두께보다 작은 두께를 가질 수 있다. 구체적으로, 상기 반응성금속막은 상기 산화물저항막의 두께 대비 1% 내지 10% 범위의 두께를 가질 수 있다.
상기 반응성금속막 및 상기 산화물저항막은 원자층증착법으로 형성된 것일 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 다수의 산화물저항막 사이에 반응성금속막이 개재된 구조의 가변저항층을 구비함으로써, 각각의 산화물저항막 내부에 충분한 산소공공을 생성함과 동시에 누설전류에 기인한 소비전력 증가를 방지할 수 있는 효과가 있다.
또한, 본 발명은 산화물저항막과 반응성금속막이 복수회 교번 적층된 구조의 가변저항층을 구비함으로써, 각각의 산화물저항막 내부에 충분한 산소공공을 생성함과 동시에 누설전류에 기인한 소비전력 증가를 보다 효과적으로 방지할 수 있는 효과가 있다.
또한, 본 발명은 가변저항층 내 산소공공의 분포를 조절함에 따라 저항 변화를 이용한 반도체 장치의 스위칭특성, 유지특성 및 셋/리셋동작특성을 향상시킬 수 있는 효과가 있다. 특히, 가변저항층 내 산소공공의 분포가 균일한 경우에는 보다 우수한 스위칭특성 및 유지특성을 확보할 수 있는 효과가 있고, 가변저항층 내 산소공공이 선형적인 분포를 갖는 경우에는 보다 우수한 셋/리셋동작특성을 확보함과 동시에 더욱더 효과적으로 누설전류특성을 개선할 수 있는 효과가 있다.
결과적으로, 본 발명은 저항 변화를 이용한 반도체 장치가 요구하는 동작특성을 향상시킴과 동시에 소비전력을 감소시킬 수 있는 효과가 있다.
도 1은 종래기술에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도.
도 2a 및 도 2b는 종래기술에 따른 저항 변화를 이용한 반도체 장치의 스위칭특성을 나타낸 전류-전압(I-V) 그래프.
도 3은 개선된 종래기술에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도.
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도.
도 6a 내지 도 6d는 본 발명의 일실시예에 따른 저항 변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 저항 변화를 이용한 반도체 장치가 요구하는 동작특성 예컨대, 스위칭특성, 유지특성 및 셋/리셋동작특성을 확보함과 동시에 소비전력을 감소시킬 수 있는 반도체 장치 및 그 제조방법을 제공한다.
본 발명의 실시예들에 따른 특징을 설명하기에 앞서 도 4a 내지 도 4d에 도시된 본 발명의 제1실시예에 따른 저항 변화를 이용한 반도체 장치와 도 5a 내지 도 5d에 도시된 본 발명의 제2실시예에 따른 저항 변화를 이용한 반도체 장치는 다음과 같은 사항을 공통적으로 포함한다.
본 발명의 저항 변화를 이용한 반도체 장치는 하부전극(21)과 상부전극(22) 사이에 개재되고, 다수의 산화물저항막(23) 사이에 산화물저항막(23)으로부터 산소(oxygen)를 포획(gatter)하는 반응성금속막(Reactive metal layer, 24)이 삽입된 가변저항층(25)을 구비하는 것을 특징으로 한다.
상부전극(21) 및 하부전극(22)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN)로 이루어진 그룹으로부터 선택된 어느 하나의 단일막 또는 둘 이상이 적층된 적층막일 수 있다.
산화물저항막(23)은 가변저항층(25)의 저항값을 변화시키는 주된 요인으로 작용하며, 막내 다수의 공공 예컨대, 산소공공을 포함한다. 여기서, 산화물저항막(23)은 하부전극(21) 및 상부전극(22)을 통해 인가된 바이어스에 의한 산소공공의 재배열을 통해 도전성 필라멘트(conductivity filamentary)가 생성 또는 소멸되며, 이를 통해 가변저항층(25)의 저항값을 변화시킬 수 있다.
산화물저항막(23)은 전이금속산화물을 포함할 수 있다. 일례로, 산화물저항막(23)은 티타늄산화막(TiOx), 하프늄산화막(HfOx), 니오브산화막(NbOx), 니켈산화막(NiOx), 란탄산화막(LaOx), 텅스텐산화막(WOx) 및 지르코늄산화막(ZrOx)으로 이루어진 그룹으로부터 선택된 어느 하나일 수 있다.
반응성금속막(24)은 산화물저항막(23) 내 산소공공의 갯수를 증가시켜 저항 변화를 이용한 반도체 장치의 동작특성 특히, 스위칭특성을 향상시키는 역할을 수행한다. 이를 위해, 반응성금속막(24)은 산화물저항막(23)보다 산소에 대한 반응성이 큰 금속을 포함하며, 결과적으로는 산화물저항막(23)으로부터 산소를 포획하여 산화된 금속산화물일 수 있다. 반응성금속막(24)으로는 알루미늄(Al), 가톨리늄(Gd), 지르코늄(Zr), 티타늄(Ti), 구리(Cu), 탄탈륨(Ta), 텅스텐(W) 등을 사용할 수 있다(산소에 대한 반응성; Al>Gd>Zr>Ti>Cu>Ta>W)
일례로, 산화물저항막(23)을 티타늄산화막(TiOx)으로 형성한 경우에 반응성금속막(24)은 티타늄산화막보다 산소에 대한 반응성이 큰 알루미늄(Al), 지르코늄(Zr), 티타늄(Ti), 가톨리늄(Gd) 등을 포함할 수 있고, 결과적으로 반응성금속막(24)은 티타늄산화막으로부터 산소를 포획하여 산화된 알루미늄산화물, 지르코늄산화물, 티타늄산화물 또는 가톨리늄산화물일 수 있다.
반응성금속막(24)은 산화물저항막(23)보다 산소에 대한 반응성이 큰 금속이 산화물저항막(23)으로부터 산소를 포획하여 산화되는 과정에서 생성된 다수의 산소공공을 포함한다. 즉, 산화물저항막(23)으로부터 산소를 포획하여 산화된 금속산화물로 이루어진 반응성금속막(24)은 막내 산소공공을 포함하는 화학양론적으로 불안정한 상태를 갖는 것이 바람직하다. 이로 인해, 반응성금속막(24)도 산화물저항막(23)과 더불어서 가변저항층(25)의 저항값을 변화시키는 역할을 수행한다. 즉, 반응성금속막(24)도 하부전극(21) 및 상부전극(22)을 통해 인가된 바이어스에 의한 산소공공의 재배열을 통해 도전성 필라멘트가 생성 또는 소멸되며, 이를 통해 가변저항층(25)의 저항값을 변화시킬 수 있다.
산화물저항막(23) 및 반응성금속막(24)은 원자층증착법(ALD), 화학기상증착법(CVD) 또는 물리기상증착법(PVD)를 사용하여 형성된 것일 수 있다. 이때, 저항 변화를 이용한 반도체 장치의 동작특성 특히, 스위칭특성을 향상시키기 위해 산화물저항막(23) 및 반응성금속막(24)은 화학기상증착법 및 물리기상증착법보다 균일한 박막을 형성할 수 있는 원자층증착법으로 형성된 것이 바람직하다. 또한, 산화물저항막(23) 및 반응성금속막(24)은 인시츄로 형성된 것이 바람직하다. 한편, 원자층증착법으로 산화물저항막(23)을 형성하더라도 반응성금속막(24)으로 인해 산화물저항막(23) 내 저항 변화를 이용한 반도체 장치가 요구하는 수준의 산소공공을 생성할 수 있기 때문에 원자층증착법의 특성에 따른 저항 변화를 이용한 반도체 장치의 동작특성 열화는 발생하지 않는다.
반응성금속막(24)에 의해 산화물저항막(23) 내 다량의 산소공공을 생성함과 동시에 생성된 산소공공이 산화물저항막(23) 내에서 균일한 분포를 갖도록 산화물저항막(23)의 두께(T1)는 반응성금속막(24)의 두께(T2)보다 큰 것이 바람직하다. 만약, 산화물저항막(23)의 두께(T1)가 반응성금속막(24)의 두께(T2)보다 작을 경우에 반응성금속막(24)에 의해 산화물저항막(23) 내 산소공공의 갯수가 필요이상으로 급격히 증가할 우려가 있다. 이때, 산화물저항막(23) 내 산소공공이 필요이상으로 급격히 증가하면 하부전극(21) 및 상부전극(22)에 바이어스를 인가하지 않아도 산화물저항막(23) 내 도전성 필라멘트가 형성되어 누설전류경로를 제공할 우려가 있다. 즉, 저항 변화를 이용한 반도체 장치의 소비전력이 증가할 우려가 있다.
구체적으로, 반응성금속막(24)에 의해 산화물저항막(23) 내 다량의 산소공공을 생성함과 동시에 생성된 산소공공이 산화물저항막(23) 내에서 균일한 분포를 갖기 위해 반응성금속막(24)이 산화물저항막(23)의 두께(T1) 대비 1% 내지 10% 범위의 두께(T2)를 갖는 것이 바람직하다. 예컨대, 산화물저항막(23)은 10nm 내지 100nm 범위의 두께를 가질 수 있으며, 반응성금속막(24)은 1nm 내지 10nm 범위의 두께를 가질 수 있다.
여기서, 반응성금속막(24)의 두께(T2)가 산화물저항막(23)의 두께(T1) 대비 10%를 초과할 경우에는 산화물저항막(23) 내 필요이상의 산소공공이 생성되거나, 또는 반응성금속막(24) 내 충분한 양의 산소공공이 생성되지 않을 우려가 있다. 참고로, 반응성금속막(24)은 산화물저항막(23)으로부터 산소를 포획하여 산화된 금속산화물로 산화물저항막(23)과 마찬가지로 가변저항층(25)의 저항값을 변화시키는 역할을 수행하기 때문에 반응성금속막(24) 내 충분한 양의 산소공공이 생성되지 않으면 가변저항층(25)의 동작특성 예컨대, 스위칭특성, 유지특성 및 셋/리셋동작특성이 열화될 우려가 있다. 그리고, 반응성금속막(24)의 두께(T2)가 산화물저항막(23)의 두께(T1) 대비 1% 미만일 경우에는 산화물저항막(23) 내 충분한 양의 산소공공을 생성할 수 없으며, 산화물저항막(23) 내 생성된 산소공공이 산화물저항막(23)과 반응성금속막(24)이 접하는 계면에만 분포하여 산화물저항막(23) 내 불균일한 산소공공의 분포를 야기할 수 있다. 이 경우, 저항 변화를 이용한 반도체 장치의 동작특성을 확보하기 위해 가변저항층(25)의 두께를 감소시켜야 하기 때문에 저항 변화를 이용한 반도체 장치의 소비전력이 증가하는 문제점이 발생한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 저항 변화를 이용한 반도체 장치는 다수의 산화물저항막(23) 사이에 산화물저항막(23)으로부터 산소를 포획하는 반응성금속막(24)이 삽입된 구조의 가변저항층(25)을 구비함으로써, 저항 변화를 이용한 반도체 장치의 동작특성을 향상시킴과 동시에 누설전류에 기인한 소비전력의 증가를 방지할 수 있다.
이하, 상술한 내용을 바탕으로 본 발명의 실시예들을 통해 구조적 변화에 따른 본 발명의 기술사상에 대하여 보다 구체적으로 설명한다.
도 4a 내지 도 4d는 본 발명의 제1실시예에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도이다.
도 4a 내지 도 4d에 도시된 바와 같이, 본 발명의 제1실시예에 따른 저항 변화를 이용한 반도체 장치는 하부전극(21)과 상부전극(22) 사이에 개재되어, 다수의 산화물저항막(23) 사이에 산화물저항막(23)으로부터 산소를 포획하는 반응성금속막(24)이 개재된 가변저항층(25)을 포함한다.
여기서, 가변저항층(25)은 두 개의 산화물저항막(23) 사이에 반응성금속막(24)이 개재된 구조(산화물저항막/반응성금속막/산화막저항막)를 가질 수 있다(도 4a 참조). 또한, 가변저항층(25)은 하부전극(21)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 4b 참조). 또한, 가변저항층(25)은 상부전극(22)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 4c 참조). 또한, 가변저항층(25)은 하부전극(21)과 가변저항층(25) 사이 및 상부전극(22)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 4d 참조).
반응성금속막(24)은 산화물저항막(23) 내 충분한 산소공공을 생성하는 역할을 수행한다. 이때, 다수의 산화물저항막(23) 사이에 반응성금속막(24)이 개재됨으로써, 각각의 산화물저항막(23) 내 충분한 산소공공을 생성함과 동시에 각각의 산화물저항막(23) 내 산소공공이 균일한 분포를 가질 수 있다. 아울러, 다수의 산화물저항막(23) 사이에 반응성금속막(24)이 개재됨으로써, 막내 누설전류경로가 생성되는 것을 방지할 수 있는 두께를 갖는 가변저항층(25)을 제공할 수 있다.
다수의 산화물저항막(23)은 전이금속산화물을 포함하며, 서로 동일한 전이금속산화물로 구성되거나, 또는 서로 다른 전이금속산화물로 구성될 수 있다. 예컨대, 도 4a를 참조하여 반응성금속막(24) 하부 및 상부에 위치하는 산화물저항막(23)은 모두 티타늄산화막(TiOx)으로 구성할 수 있다. 또한, 반응성금속막(24) 상부의 산화물저항막(23)은 티타늄산화막으로 구성하고, 반응성금속막(24) 하부의 산화물저항막(23)은 니켈산화막(NiOx)을 구성할 수도 있다.
다수의 산화물저항막(23) 사이에 개재된 반응성금속막(24)은 어느 하나의 금속을 포함하는 단일막이거나, 또는 서로 다른 금속을 포함하는 적층막일 수 있다. 물론, 반응성금속막(24)을 단일막 또는 적층막으로 구성할 때, 반응성금속막(24)은 반응성금속막(24)과 접하는 산화물저항막(23)보다는 산소에 대한 반응성이 큰 금속을 포함해야 한다. 예컨대, 도 4a를 참조하여 반응성금속막(24)의 상부 및 하부에 위치하는 산화물저항막(23)이 모두 티타늄산화막일 경우에 반응성금속막(24)은 티타늄산화막보다 산소에 대한 반응성이 큰 알루미늄(Al), 가톨리늄(Gd), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 그룹으로부터 선택된 어느 하나의 금속을 포함하는 단일막이거나, 또는 둘 이상이 적층된 적층막일 수 있다. 그리고, 반응성금속막(24) 상부의 산화물저항막(23)은 티타늄산화막으로 구성하고, 반응성금속막(24) 하부의 산화물저항막(23)은 니켈산화막(NiOx)을 구성한 경우한 경우에 반응성금속막은 티타늄산화막 및 니켈산화막보다 산소에 대한 반응성이 큰 금속(예컨대, 가톨리늄)을 포함하는 단일막으로 형성하거나, 또는 니켈산화막보다 산소에 대한 반응성이 큰 금속(예컨대, 티타늄)과 티타늄산화막보다 산소에 대한 반응성이 큰 금속(예컨대, 가톨리늄)이 적층된 적층막으로 형성할 수도 있다.
이처럼, 가변저항층(25)에서 산화물저항막(23)의 물질구성 및 반응성금속막(24)의 물질구성을 상기와 같이 조절하는 것은 가변저항층(25) 내 산소공공의 분포를 조절하여 저항 변화를 이용한 반도체 장치의 특성을 개선하기 위함이다.
구체적으로, 가변저항층(25) 막내 다수의 산소공공을 포함하며, 수직방향으로 가변저항층(25) 내 산소공공이 균일한 분포를 갖거나, 또는 수직방향으로 가변저항층(25) 내 산소공공이 선형적인(linearly) 분포를 가질 수 있다. 여기서, 수직방향은 가변저항층(25)과 하부전극(21)이 접하는 계면으로부터 가변저항층(25)과 상부전극(22)이 접하는 계면으로의 방향을 의미한다. 이때, 수직방향으로 가변저항층(25) 내 산소공공이 선형적인 분포를 갖는 것은 가변저항층(25)과 하부전극(21)이 접하는 계면으로부터 가변저항층(25)과 상부전극(22)이 접하는 계면으로 갈수록 가변저항층(25) 내 산소공공의 갯수가 감소하거나, 또는 증가하는 것을 의미한다.
여기서, 가변저항층(25) 내 산소공공의 분포가 균일한 경우에는 저항 변화를 이용한 반도체 장치의 동작특성 특히, 안정적인 스위칭특성 및 유지특성 측면에서 보다 우수한 효과를 구현할 수 있다는 장점이 있다.
반면에, 가변저항층(25) 내 산소공공이 선형적인 분포를 갖는 경우에는 저항 변화를 이용한 반도체 장치의 누설전류특성 및 셋/리셋동작특성(예컨대, 셋/리셋전류 및 셋/리셋시간) 측면에서 보다 우수한 효과를 구현할 수 있다는 장점이 있다. 이를 보다 구체적으로 설명하면 다음과 같다. 이하의 설명에서는 가변저항층(25) 내 산소공공의 분포가 가변저항층(25)과 상부전극(22)이 접하는 계면으로부터 가변저항층(25)과 하부전극(21)이 접하는 계면으로 갈수록 증가하는 분포를 갖는 경우를 예시하여 설명한다.
먼저, 하부전극(21)에 접지전압(VSS)를 인가하고, 상부전극(22)에 접지전압보다 낮은 음의 전압(예컨대, VBB)를 인가한다고 가정하면, 상하부전극(21, 22)에 인가된 전압에 의해 가변저항층(25) 내 산소공공이 재배열되면서 도전성 필라멘트가 생성된다. 이때, 도전성 필라멘트는 하부전극(21)으로부터 생성되기 때문에 가변저항층(25) 내 산소공공의 분포가 가변저항층(25)과 상부전극(22)이 접하는 계면으로부터 가변저항층(25)과 하부전극(21)이 접하는 계면으로 갈수록 증가하는 분포를 가짐에 따라 도전성 필라멘트의 생성을 용이하게 셋동작특성을 향상시킬 수 있다.
다음으로, 하부전극(21)에 접지전압(VSS)를 인가하고, 상부전극(22)에 접지전압보다 높은 양의 전압(예컨대, VDD)를 인가한다고 가정하면, 상하부전극(21, 22)에 인가된 전압에 의해 가변저항층(25)내 산소공공이 재배열되면서 도전성 필라멘트가 소멸된다. 이때, 도전성 필라멘트의 소멸은 가변저항층(25)과 상부전극(22)이 접하는 계면의 산소가 가변저항층(25) 내 산소공공을 채우거나, 또는 상하부전극(21, 22)에 인가된 전압에 의하여 산소공공이 하부전극(21) 방향으로 이동함에 따라 상하부전극(21, 22) 사이를 연결하는 도전성 필라멘트가 끊어짐으로써 발생한다. 따라서, 가변저항층(25)과 하부전극(21)이 접하는 계면으로부터 가변저항층(25)과 상부전극(22)이 접하는 계면으로 갈수록 가변저항층(25) 내 산소공공의 갯수가 감소하는 구조에서는 가변저항층(25) 내 형성된 도전성 필라멘트의 소멸이 보다 용이하다. 이를 통해, 리셋동작 특성을 향상시킬 수 있다.
그리고, 가변저항층(25) 내 산소공공은 산소가 결합되어 있어야할 위치에 산소가 빠져나감으로써 발생된 격자결함(lattice defect)으로 양의 전하를 갖는 입자 예컨대, 정공(Hole)과 같은 거동을 보이기 때문에 가변저항층(25)과 상부전극(22)이 접하는 계면에서의 산소공공 갯수를 가변저항층(25)과 하부전극(21)이 접하는 계면에서의 산소공공의 갯수보다 상대적으로 작게 형성함에 따라 가변저항층(25)과 상부전극(22) 사이의 전위장벽 크기를 증가시킬 수 있으며, 이를 통해, 가변저항층(25)의 누설전류발생을 효과적으로 억제할 수 있다.
상술한 본 발명의 제1실시예에 따른 저항 변화를 이용한 반도체 장치는 다수의 산화물저항막(23) 사이에 반응성금속막(24)이 개재된 가변저항층(25)을 구비함으로써, 산화물저항막(25) 내부에 충분한 산소공공을 생성함과 동시에 누설전류에 기인한 소비전력 증가를 방지할 수 있다.
또한, 가변저항층(25) 내 충분한 산소공공을 생성함과 동시에 누설전류에 기인한 소비전력 증가를 방지한 상태에서 가변저항층(25) 내 산소공공의 분포를 조절함에 따라 저항 변화를 이용한 반도체 장치의 스위칭특성, 유지특성 및 셋/리셋동작특성을 향상시킬 수 있다. 이때, 가변저항층(25) 내 산소공공의 분포가 균일한 경우에는 보다 우수한 스위칭특성 및 유지특성을 확보할 수 있다. 그리고, 가변저항층(25) 내 산소공공이 선형적인 분포를 갖는 경우에는 보다 우수한 셋/리셋동작특성을 확보함과 동시에 보다 효과적으로 누설전류특성을 개선할 수 있다.
도 5a 내지 도 5d는 본 발명의 제2실시예에 따른 저항 변화를 이용한 반도체 장치를 도시한 단면도이다. 이하에서는 설명의 편의를 위해 본 발명의 제1실시예와 동일한 구성요소에 대해서는 동일한 도면부호를 사용하고, 자세한 설명은 생략하기로 한다.
도 5a 내지 도 5d에 도시된 바와 같이, 본 발명의 제2실시예에 따른 저항 변화를 이용한 반도체 장치는 하부전극(21)과 상부전극(22) 사이에 개재되어, 산화물저항막(23)과 산화물저항막(23)으로부터 산소를 포획하는 반응성금속막(24)이 복수회 교번 적층된 구조의 가변저항층(25)을 포함한다.
여기서, 가변저항층(25)은 다수의 산화물저항막(23) 사이마다 각각 반응성금속막(24)이 개재된 구조(산화물저항막/반응성금속막/산화물저항막···산화물저항막/반응성금속막/산화막저항막)를 가질 수 있다(도 5a 참조). 또한, 가변저항층(25)은 하부전극(21)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 5b 참조). 또한, 가변저항층(25)은 상부전극(22)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 5c 참조). 또한, 가변저항층(25)은 하부전극(21)과 가변저항층(25) 사이 및 상부전극(22)과 가변저항층(25) 사이에도 반응성금속막(24)이 개재된 구조를 가질 수도 있다(도 5d 참조).
반응성금속막(24)은 산화물저항막(23) 내 충분한 산소공공을 생성하는 역할을 수행한다. 이때, 산화물저항막(23)과 반응성금속막(24)이 복수회 교번 적층된 구조를 가짐으로써, 각각의 산화물저항막(23) 내 충분한 산소공공을 생성함과 동시에 각각의 산화물저항막(23) 내 산소공공이 균일한 분포를 가질 수 있다. 아울러, 산화물저항막(23)과 반응성금속막(24)이 복수회 교번 적층된 구조를 가짐으로써, 본 발명의 제1실시예보다 효과적으로 막내 누설전류경로가 생성되는 것을 방지할 수 있는 두께를 갖는 가변저항층(25)을 제공할 수 있다.
산화물저항막(23)은 전이금속산화물을 포함하며, 서로 동일한 전이금속산화물로 구성되거나, 또는 서로 다른 전이금속산화물로 구성될 수 있다. 그리고, 다수의 산화물저항막(23) 사이에 개재된 반응성금속막(24)은 어느 하나의 금속을 포함하는 단일막이거나, 또는 서로 다른 금속을 포함하는 적층막일 수 있다. 물론, 반응성금속막(24)을 단일막 또는 적층막으로 구성할 때, 반응성금속막(24)은 반응성금속막(24)과 접하는 산화물저항막(23)보다는 산소에 대한 반응성이 큰 금속을 포함해야 한다.
이처럼, 가변저항층(25)에서 산화물저항막(23)의 물질구성 및 반응성금속막(24)의 물질구성을 상기와 같이 조절하는 것은 가변저항층(25) 내 산소공공의 분포를 조절하여 저항 변화를 이용한 반도체 장치의 특성을 개선하기 위함이다. 이때, 가변저항층(25) 내 산소공공의 분포가 균일한 경우에는 저항 변화를 이용한 반도체 장치의 동작특성 특히, 안정적인 스위칭특성 및 유지특성을 구현할 수 있다는 장점이 있다. 반면에, 가변저항층(25) 내 산소공공이 선형적인 분포를 갖는 경우에는 저항 변화를 이용한 반도체 장치의 누설전류특성 개선함과 동시에 셋/리셋동작특성(예컨대, 셋/리셋전류 및 셋/리셋시간)을 향상시킬 수 있다는 장점이 있다.
상술한 본 발명의 제2실시예에 따른 저항 변화를 이용한 반도체 장치는 다수의 산화물저항막(23)과 반응성금속막(24)이 복수회 교번 적층된 가변저항층(25)을 구비함으로써, 산화물저항막(25) 내부에 충분한 산소공공을 생성함과 동시에 누설전류에 기인한 소비전력 증가를 방지할 수 있다.
또한, 산화물저항막(23)과 반응성금속막(24)이 복수회 교번 적층된 가변저항층(25)을 구비함으로써, 본 발명의 제1실시예보다 누설전류에 기인한 소비전력 증가를 보다 효과적으로 방지할 수 있다.
또한, 가변저항층(25) 내 산소공공의 분포를 조절함에 따라 저항 변화를 이용한 반도체 장치의 스위칭특성, 유지특성 및 셋/리셋동작특성을 향상시킬 수 있다. 이때, 가변저항층(25) 내 산소공공의 분포가 균일한 경우에는 보다 우수한 스위칭특성 및 유지특성을 확보할 수 있다. 그리고, 가변저항층(25) 내 산소공공이 선형적인 분포를 갖는 경우에는 보다 우수한 셋/리셋동작특성을 확보함과 동시에 더욱더 효과적으로 누설전류특성을 개선할 수 있다.
도 6a 내지 도 6d는 본 발명의 일실시예에 따른 저항 변화를 이용한 반도체 장치의 제조방법을 도시한 공정단면도이다. 여기서는, 도 4a에 도시된 구조를 갖는 저항 변화를 이용한 반도체 장치의 제조방법을 예시하여 설명한다.
도 6a에 도시된 바와 같이, 하부전극(31)을 형성한다. 하부전극(31)은 화학기상증착법(CVD), 물리기상증착법(PVD), 원자층증착법(ALD) 등의 증착방법을 사용하여 금속성막으로 형성할 수 있다.
다음으로, 하부전극(31) 상에 제1산화물저항막(32)을 형성한다. 이때, 제1산화물저항막(32)은 전이금속산화물로 형성할 수 있으며, 10nm 내지 100nm 범위의 두께(T1)를 갖도록 형성할 수 있다.
제1산화물저항막(32)은 화학기상증착법, 물리기상증착법 또는 원자층증착법 중에서 어느 한 방법을 사용하여 형성할 수 있다. 이때, 저항 변화를 이용한 반도체 장치의 스위칭특성을 향상시키기 위해 화학기상증착법 및 물리기상증착법에 비하여 균일한 두께를 갖는 박막을 용이하게 형성할 수 있는 원자층증착법을 사용하여 제1산화물저항막(32)을 형성하는 것이 바람직하다.
한편, 원자층증착법을 사용하여 제1산화물저항막(32)을 형성하는 과정에서 제1산화물저항막(32) 내 산소공공이 형성되나, 원자층증착법으로 형성된 제1산화물저항막(32)은 화학량론적으로 막내 불순물이 거의 없는 안정적 구조를 갖기 때문에 저항 변화를 이용한 반도체 장치가 요구하는 스위칭특성을 제공할만큼의 충분한 양의 산소공공이 막내 생성되지 않는다.
따라서, 제1산화물저항막(32) 내 충분한 산소공공을 생성하기 위해 도 6b에 도시된 바와 같이, 제1산화물저항막(32) 상에 반응성금속막(33)을 형성한다. 이때, 반응성금속막(33)은 제1산화물저항막(32) 및 후속 공정을 통해 형성된 제2산화물저항막 내 산소공공의 개수를 증가시키는 역할을 수행하는 것으로 화학기상증착법, 물리기상증착법 및 원자층증착법을 사용하여 형성할 수 있다. 여기서, 반응성금속막(33)도 가변저항층의 일부로 작용하는 바, 반응성금속막(33)을 균일한 두께로 형성할 수 있는 원자층증착법을 사용하여 형성하는 것이 바람직하다.
반응성금속막(33)은 제1산화물저항막(32) 및 후속 공정을 통해 형성될 제2산화물저항막보다 산소에 대한 반응성이 큰 물질막으로 형성하는 것이 바람직하다. 이는 제1산화물저항막(32) 및 제2산화물저항막 내 산소공공을 용이하게 형성하기 위함이다. 일례로, 제1산화물저항막(32)을 티타늄산화막으로 형성한 경우에 반응성금속막(33)은 티타늄산화막보다 산소에 대한 반응성이 큰 가톨리늄으로 형성할 수 있다.
반응성금속막(33)은 제1산화물저항막(32)의 두께(T1)보다 작은 두께(T2)를 갖도록 형성하는 것이 바람직하다. 구체적으로, 반응성금속막(33)의 두께(T2)는 제1산화물저항막(32)의 두께(T1) 대비 1% 내지 10% 범위의 두께를 갖도록 형성할 수 있다. 일례로, 반응성금속막(33)은 1nm 내지 10nm 범위의 두께(T2)를 갖도록 형성할 수 있다.
여기서, 제1산화물저항막(32) 상에 형성된 반응성금속막(33)은 증착공정 및 후속 공정으로 진행될 어닐공정을 통해 제1산화물저항막(32)으로부터 산소를 포획하여 산화된 금속산화물로 변환되며, 금속산화물로 산화되면서 막내 다수의 산소공공을 포함한다.
도 6c에 도시된 바와 같이, 반응성금속막(33) 상에 제2산화물저항막(34)을 형성한다. 이때, 제2산화물저항막(34)은 전이금속산화물로 형성할 수 있으며, 제1산화물저항막(32)과 동일한 전이금속산화물로 형성할 수 있다.
제2산화물저항막(34)은 반응성금속막(33)보다 큰 두께(T3)를 갖도록 형성하는 것이 바람직하며, 제2산화물저항막(34)의 두께(T3)는 제1산화물저항막(32)의 두께(T1)와 동일하게 형성하는 것이 바람직하다.
상술한 공정과정을 통해 제1산화물저항막(32), 반응성금속막(33) 및 제2산화물저항막(34)이 순차적으로 적층된 구조의 가변저항층(35)을 형성할 수 있다.
다음으로, 가변저항층(35) 상에 상부전극(36)을 형성한다.
도 6d에 도시된 바와 같이, 가변저항층(35) 내 충분한 양의 산소공공을 생성함과 동시에 제1 및 제2산화물저항막(32, 34) 내 산소공공이 균일한 분포를 갖도록 어닐공정을 실시한다. 이때, 어닐공정은 상부전극(36)을 형성하기 이전에 실시하여도 무방하다.
여기서, 어닐공정은 제1 및 제2산화물저항막(32, 34) 내 충분한 양의 산소공공을 생성함과 동시에 미반응 상태로 잔류하는 반응성금속막(33)을 제거하는 역할을 수행한다. 예컨대, 반응성금속막(33)이 산화되지 않고 금속막 상태로 잔류하게 되면 저항 변화를 이용한 반도체 장치의 전기적인 특성이 열화될 우려가 있다. 참고로, 어닐공정 이후 반응성금속막(33)은 막내 다수의 산소공공을 포함하며, 화학양론적으로 불안정한 상태이다. 즉, 어닐공정으로 인해 반응성금속막(33)이 화학양론적으로 안정적인 상태의 금속산화물이 되지는 않는다.
상술한 공정과정을 통해 도 4a에 도시된 저항 변화를 이용한 반도체 장치를 완성할 수 있다. 여기서는 도 4a에 도시된 저항 변화를 이용한 반도체 장치의 제조방법에 대해서만 설명하였만, 본 발명 기술분야의 통상의 전문가라면 상술한 공정과정을 통해 도 4b 내지 도 4d 및 도 5a 내지 도 5d에 도시된 저항 변화를 이용한 반도체 장치에 대한 제조방법에 대해서도 충분히 이해할 수 있을 것이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
21, 31 : 하부전극 22, 36 : 상부전극
23 : 산화물저항막 32 : 제1산화물저항막
34 : 제2산화물저항막 24, 33 : 반응성금속막
25, 35 : 가변저항층

Claims (27)

  1. 하부전극;
    상기 하부전극 상에서 다수의 산화물저항막 사이에 상기 산화물저항막으로부터 산소를 포획하는 반응성금속막이 삽입된 가변저항층; 및
    상기 가변저항층 상의 상부전극을 포함하고,
    상기 반응성금속막은 상기 산화물저항막으로부터 포획한 산소에 의하여 산화된 금속산화막을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반응성금속막은 상기 산화물저항막보다 산소에 대한 반응성이 큰 금속을 포함하는 반도체 장치.
  3. 제1항에 있어서,
    상기 산화물저항막 및 상기 금속산화막은 막내 산소공공을 포함하는 반도체 장치.
  4. 제1항에 있어서,
    상기 다수의 산화물저항막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함하는 반도체 장치.
  5. 제1항 또는 제4항에 있어서,
    상기 산화물저항막은 전이금속산화물을 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 반응성금속막은 다수의 금속막이 적층된 적층막을 포함하는 반도체 장치.
  7. 제6항에 있어서,
    상기 다수의 금속막은 서로 동일한 금속을 포함하거나, 또는 서로 다른 금속을 포함하는 반도체 장치.
  8. 제1항에 있어서,
    상기 가변저항층과 상기 상부전극 사이 또는 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재된 반도체 장치.
  9. 제1항에 있어서,
    상기 가변저항층과 상기 상부전극 사이 및 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재된 반도체 장치.
  10. 제1항에 있어서,
    상기 가변저항층은 막내 다수의 산소공공을 포함하고, 상기 산소공공은 상기 가변저항층 내에서 균일한 분포를 갖거나, 또는 상기 가변저항층 내에서 선형적인 분포를 갖는 반도체 장치.
  11. 제1항에 있어서,
    상기 반응성금속막은 상기 산화물저항막의 두께보다 작은 두께를 갖는 반도체 장치.
  12. 제1항에 있어서,
    상기 반응성금속막은 상기 산화물저항막의 두께 대비 1% 내지 10% 범위의 두께를 갖는 반도체 장치.
  13. 제1항에 있어서,
    상기 반응성금속막 및 상기 산화물저항막은 원자층증착법으로 형성된 것인 반도체 장치.
  14. 하부전극;
    상기 하부전극 상에서 산화물저항막과 상기 산화물저항막으로부터 산소를 포획하는 반응성금속막이 복수회 교번 적층된 가변저항층; 및
    상기 가변저항층 상의 상부전극을 포함하고,
    상기 반응성금속막은 상기 산화물저항막으로부터 포획한 산소에 의하여 산화된 금속산화막을 포함하는 반도체 장치.
  15. 제14항에 있어서,
    상기 반응성금속막은 상기 산화물저항막보다 산소에 대한 반응성이 큰 금속을 포함하는 반도체 장치.
  16. 제14항에 있어서,
    상기 산화물저항막 및 상기 금속산화막은 막내 산소공공을 포함하는 반도체 장치.
  17. 제14항에 있어서,
    상기 산화물저항막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함하는 반도체 장치.
  18. 제14항 또는 제17항에 있어서,
    상기 산화물저항막은 전이금속산화물을 포함하는 반도체 장치.
  19. 제14항에 있어서,
    상기 반응성금속막은 서로 동일한 물질을 포함하거나, 또는 서로 다른 물질을 포함하는 반도체 장치.
  20. 제14항에 있어서,
    상기 가변저항층과 상기 상부전극 사이 또는 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재된 반도체 장치.
  21. 제14항에 있어서,
    상기 가변저항층과 상기 상부전극 사이 및 상기 가변저항층과 상기 하부전극 사이에도 상기 반응성금속막이 개재된 반도체 장치.
  22. 제14항에 있어서,
    상기 반응성금속막은 다수의 금속막이 적층된 적층막을 포함하는 반도체 장치.
  23. 제22항에 있어서,
    상기 다수의 금속막은 서로 동일한 금속을 포함하거나, 또는 서로 다른 금속을 포함하는 반도체 장치.
  24. 제14항에 있어서,
    상기 가변저항층은 막내 다수의 산소공공을 포함하고, 상기 산소공공은 상기 가변저항층 내에서 균일한 분포를 갖거나, 또는 상기 가변저항층 내에서 선형적인 분포를 갖는 반도체 장치.
  25. 제14항에 있어서,
    상기 반응성금속막은 상기 산화물저항막의 두께보다 작은 두께를 갖는 반도체 장치.
  26. 제14항에 있어서,
    상기 반응성금속막은 상기 산화물저항막의 두께 대비 1% 내지 10% 범위의 두께를 갖는 반도체 장치.
  27. 제14항에 있어서,
    상기 반응성금속막 및 상기 산화물저항막은 원자층증착법으로 형성된 것인 반도체 장치.
KR1020100032396A 2010-04-08 2010-04-08 반도체 장치 및 그 제조방법 Active KR101096203B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100032396A KR101096203B1 (ko) 2010-04-08 2010-04-08 반도체 장치 및 그 제조방법
US12/954,127 US8362457B2 (en) 2010-04-08 2010-11-24 Semiconductor device and method for fabricating the same
CN201010567688.3A CN102214673B (zh) 2010-04-08 2010-12-01 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100032396A KR101096203B1 (ko) 2010-04-08 2010-04-08 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110113064A KR20110113064A (ko) 2011-10-14
KR101096203B1 true KR101096203B1 (ko) 2011-12-22

Family

ID=44745904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100032396A Active KR101096203B1 (ko) 2010-04-08 2010-04-08 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US8362457B2 (ko)
KR (1) KR101096203B1 (ko)
CN (1) CN102214673B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520424B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8847196B2 (en) * 2011-05-17 2014-09-30 Micron Technology, Inc. Resistive memory cell
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
KR20130126325A (ko) * 2012-05-11 2013-11-20 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9680091B2 (en) * 2012-06-15 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a complimentary resistive switching random access memory for high density application
US9231204B2 (en) * 2012-09-28 2016-01-05 Intel Corporation Low voltage embedded memory having conductive oxide and electrode stacks
KR101925449B1 (ko) * 2012-11-29 2018-12-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
TWI493549B (zh) * 2013-03-05 2015-07-21 Nat Univ Tsing Hua 電阻式隨機存取記憶體
KR101802293B1 (ko) * 2014-02-27 2017-11-28 서울대학교산학협력단 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법
US9876167B2 (en) 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9577191B2 (en) 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US9985206B1 (en) * 2017-02-01 2018-05-29 International Business Machines Corporation Resistive switching memory stack for three-dimensional structure
JP2018157068A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 記憶装置
US10593729B2 (en) * 2018-06-08 2020-03-17 International Business Machines Corporation Vertical array of resistive switching devices having restricted filament regions and tunable top electrode volume
US11283014B2 (en) * 2019-08-28 2022-03-22 Tetramem Inc. RRAM crossbar array circuits with specialized interface layers for low current operation
US11616196B2 (en) * 2020-07-07 2023-03-28 Tetramem Inc. Low current RRAM-based crossbar array circuit implemented with switching oxide engineering technologies
CN112002801B (zh) * 2020-07-20 2021-09-07 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
CN112018237B (zh) * 2020-07-31 2021-11-23 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245322A (ja) 2005-03-03 2006-09-14 Sony Corp 記憶素子及びメモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
KR100913395B1 (ko) 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
KR101219774B1 (ko) * 2007-07-20 2013-01-18 삼성전자주식회사 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
KR100969807B1 (ko) 2008-04-11 2010-07-13 광주과학기술원 반응성 금속막을 구비하는 저항 변화 메모리 소자 및 이의동작방법
KR100989180B1 (ko) 2008-07-21 2010-10-20 재단법인서울대학교산학협력재단 저항변화기록소자 및 그 제조방법
CN101577308A (zh) * 2009-06-09 2009-11-11 中国科学院微电子研究所 一种掺杂ZrO2阻变存储器及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245322A (ja) 2005-03-03 2006-09-14 Sony Corp 記憶素子及びメモリ

Also Published As

Publication number Publication date
US20110248236A1 (en) 2011-10-13
CN102214673B (zh) 2015-08-05
US8362457B2 (en) 2013-01-29
KR20110113064A (ko) 2011-10-14
CN102214673A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
KR101096203B1 (ko) 반도체 장치 및 그 제조방법
US8212232B2 (en) Resistance changing device and method for fabricating the same
CN101097988B (zh) 包括n+界面层的可变电阻随机存取存储器
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
CN102017146B (zh) 非易失性阻变存储器
US9178147B2 (en) Resistive-switching memory elements having improved switching characteristics
US8659001B2 (en) Defect gradient to boost nonvolatile memory performance
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
KR20080050989A (ko) 메모리 소자 및 그 제조방법
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR101133707B1 (ko) 저항성 메모리 장치 및 그 제조방법
US20140264225A1 (en) Resistance-variable memory device
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
KR101382835B1 (ko) 저항 변화 메모리 소자 및 이의 제조방법
TW201310659A (zh) 電阻變化元件及其製造方法
JP2017055082A (ja) 不揮発性記憶装置の製造方法
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20100020844A (ko) 저항성 메모리 소자 및 그 제조 방법
US20130134373A1 (en) Nonvolatile resistive memory element with a novel switching layer

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100408

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110728

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111213

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111214

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141126

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151120

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161125

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171124

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181126

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20191125

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20201124

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221124

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 14

End annual number: 14