[go: up one dir, main page]

KR101069727B1 - 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치 - Google Patents

동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치 Download PDF

Info

Publication number
KR101069727B1
KR101069727B1 KR1020100033136A KR20100033136A KR101069727B1 KR 101069727 B1 KR101069727 B1 KR 101069727B1 KR 1020100033136 A KR1020100033136 A KR 1020100033136A KR 20100033136 A KR20100033136 A KR 20100033136A KR 101069727 B1 KR101069727 B1 KR 101069727B1
Authority
KR
South Korea
Prior art keywords
signal
command
clock signal
clock
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100033136A
Other languages
English (en)
Inventor
오상묵
김기호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100033136A priority Critical patent/KR101069727B1/ko
Application granted granted Critical
Publication of KR101069727B1 publication Critical patent/KR101069727B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명의 동기 커맨드 신호 생성 장치는 동기 어드레스 신호와 연산되는 동기 커맨드 신호를 생성하는 동기 커맨드 생성장치로서, 모드 신호에 따라 클럭 신호를 가변 지연하여 커맨드 클럭 신호로서 출력하는 커맨드 클럭 생성부; 및 커맨드 신호를 상기 커맨드 클럭 신호에 동기화된 연산을 통해 동기 커맨드 신호로서 출력하는 커맨드 동기화부를 포함한다.

Description

동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치{Synchronizing Command Signal Generating Apparatus and Address Signal Generating Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로, 더 자세하게는 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치에서, 어드레스 신호 생성 장치는 입력되는 외부 어드레스 신호 및 외부 커맨드 신호를 입력받아 외부 어드레스 신호 및 외부 커맨드 신호의 타이밍을 조절하여 연산하고, 연산된 결과에 따라 컬럼 어드레스 신호 또는 로우 어드레스 신호와 같은 내부 어드레스 신호를 생성하는데 사용된다.
동기 커맨드 신호 생성 장치는 어드레스 신호 생성 장치의 내부신호인 동기 커맨드 신호를 생성하는 장치이다. 동기 커맨드 신호는 외부 커맨드 신호의 정보를 가진 신호로서, 반도체 메모리 장치의 어드레스 신호 생성 장치는 동기 커맨드 신호 생성 장치로부터 생성되는 동기 커맨드 신호와 외부 어드레스 신호의 정보를 가진 동기 어드레스 신호를 연산하고 연산된 결과에 따라 내부 어드레스를 생성한다. 일반적으로 동기 커맨드 신호 생성 장치는 외부 커맨드 신호에 따라 생성된 커맨드 신호를 클럭 신호에 동기화한 연산을 함으로써 동기 커맨드 신호의 활성화 타이밍을 동기 어드레스신호와 연산이 가능하도록 조절한다.
도 1은 종래 기술에 따른 동기 커맨드 신호 생성 장치의 블록도이다.
동기 커맨드 신호 생성 장치는 커맨드 클럭 생성부(10) 및 커맨드 동기화부(20)를 포함한다.
커맨드 클럭 생성부(10)는 클럭 신호(CLK)를 입력받아 소정 시간 지연하여 커맨드 클럭 신호(CLKC)를 생성한다.
커맨드 동기화부(20)는 커맨드 신호(CMD1) 및 커맨드 클럭 신호(CLKC)를 입력받아 동기 커맨드 신호(CMD2)를 생성한다. 커맨드 동기화부(200)는 커맨드 신호(CMD1)를 커맨드 클럭 신호(CLKC)에 동기화하여 연산하여 동기 커맨드 신호(CMD2)로서 출력한다. 동기 커맨드 신호 생성 장치에서 출력되는 동기 커맨드 신호(CMD2)는 입력 받은 커맨드 신호가 동기 어드레스 신호와 연산될 수 있도록 타이밍, 진폭, 활성화 구간, 전압 레벨 등이 조절된 신호이다.
동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치는 동기 커맨드 신호(CMD2)와 동기 어드레스 신호를 연산하고, 연산된 결과에 따라 컬럼 어드레스 신호 또는 로우 어드레스 신호를 생성한다.
위에서 설명한 것처럼 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치는 동기 커맨드 신호(CMD2)와 동기 어드레스 신호를 연산함으로써, 컬럼 어드레스 또는 로우 어드레스 신호를 생성하기 때문에 동기 커맨드 신호(CMD2)는 컬럼 어드레스 또는 로우 어드레스 신호를 생성하는데 중요한 역할을 한다. 특히 동기 커맨드 신호(CMD2)의 활성화 타이밍은 중요한 요소인데 동기 커맨드 신호(CMD2)의 활성화 타이밍이 동기 어드레스 신호의 활성화 타이밍에 맞지 않게 설정된다면 바람직한 컬럼 어드레스 신호 또는 로우 어드레스 신호의 생성에 실패하게 된다.
번 인 테스트(Burn in test)란 반도체 메모리 장치의 셀에 스트레스를 주어서 불량 셀을 검출하는 테스트로서, 반도체 메모리 장치의 셀이 스트레스가 가해진 상황에서 정상적으로 데이터를 저장하고 출력할 수 있는지를 확인하여 반도체 메모리 장치의 신뢰성을 평가하는 테스트이다. 번 인 테스트는 일반적으로 웨이퍼 단계에서 진행하는 웨이퍼 번 인 테스트 및 패키지 상에서 진행하는 패키지 번 인 테스트로 나뉜다. 번 인 테스트에서는 입력되는 신호들의 주기 및 펄스 폭을 노멀 동작 대비 길게 설정하여 저속 동작으로 테스트를 진행 한다. 이는 반도체 메모리 장치의 셀을 스트레스에 대한 안전성에 관하여 집중적으로 평가하기 위함이다. 만일 번 인 테스트를 노멀 동작에서 사용되는 고속 클럭 및 고속 신호들을 사용하여 수행하였는데 동작 실패가 발생했다고 가정했을 때 동작 실패의 이유가 스트레스로 인한 셀의 데이터 기록 및 출력 능력 열화 때문인지, 스트레스로 인한 신호들의 타이밍 열화 때문인지 확인하기 난해하기 때문이다. 예를 들어 노멀 동작에서 사용되는 클럭 신호 주기가 1.5ns ~ 2ns 정도인 것에 비해 번 인 테스트에서 사용되는 클럭 신호의 주기는 300ns 가량이다.
반도체 메모리 장치는 점점 고속 동작화 되어가고 있다. 이에 따라 기존 번 인 테스트 장비에서 현재 반도체 메모리 장치가 테스트가 불가한 상황이 발생되고 있다. 기존 번인 테스트 장비는 과거에 개발된 반도체 메모리 장치에 맞춰 테스트를 하도록 구성되어 있는데 과거에 개발된 반도체 메모리 장치에 비해 반도체 메모리 장치가 점차 고속 동작화 됨에 따라 번 인 테스트에서 동기 커맨드 신호(CMD2) 및 동기 어드레스 신호의 타이밍이 미스매치 되고 있어 어드레스 신호 생성 장치에서 정상적인 내부 어드레스 신호를 생성할 수 없기 때문이다. 더욱이 구형 번 인 테스트 장비는 입력하는 신호들의 슬루 레이트(Slew rate)가 신형 번 인 테스트 장비보다 작아서 어드레스 신호 생성 장치에서 사용되는 내부 신호들의 타이밍 매칭이 신형 번 인 테스트 장비보다 불리하다. 이 때문에 번 인 테스트 장비가 구형일수록 최근에 개발되는 고속 동작 반도체 메모리 장치를 테스트하기가 난해하다.
본 발명은 노멀 동작 및 저속 동작 각각에서 바람직한 동기 커맨드 신호를 생성할 수 있는 동기 커맨드 신호 생성 장치를 제공하는 데 그 기술적 과제가 있다.
또한 본 발명은 노멀 동작 및 저속 동작 각각에서 바람직한 어드레스 신호를 생성할 수 있는 어드레스 신호 생성 장치를 제공하는 데 그 기술적 과제가 있다.
본 발명의 일 실시예에 따른 동기 커맨드 신호 생성장치는 동기 어드레스 신호와 연산되는 동기 커맨드 신호를 생성하는 동기 커맨드 생성장치로서, 모드 신호에 따라 클럭 신호를 가변 지연하여 커맨드 클럭 신호로서 출력하는 커맨드 클럭 생성부 및 커맨드 신호를 상기 커맨드 클럭 신호에 동기화된 연산을 통해 동기 커맨드 신호로서 출력하는 커맨드 동기화부를 포함한다.
또한 본 발명의 다른 실시예에 따른 어드레스 신호 생성 장치는 클럭 신호 및 커맨드 신호를 입력 받고, 모드 신호에 따라 활성화 타이밍을 달리하는 동기 커맨드 신호를 생성하는 동기 커맨드 신호 생성부 및 상기 동기 커맨드 신호, 어드레스 클럭 신호 및 동기 어드레스 신호를 입력받아 어드레스 신호를 생성하는 어드레스 신호 생성부를 포함한다.
본 발명은 반도체 장치가 노멀 동작 및 저속 동작에 따라 서로 다른 위상 값을 가지는 바람직한 동기 커맨드 신호를 생성하고, 생성된 동기 커맨드 신호에 따라 바람직한 어드레스 신호를 생성함으로써, 점점 고속 동작화 되어가는 반도체 메모리 장치가 저속 동작에서 이뤄지는 테스트를 용이하게 할 수 있도록 하는 효과를 창출한다.
도 1은 종래 기술에 따른 동기 커맨드 신호 생성 장치의 블록도,
도 2는 본 발명의 일 실시예에 따른 어드레스 신호 생성 장치의 블록도,
도 3은 도 2에 도시된 상기 커맨드 클럭 생성부의 더 상세한 블록도,
도 4는 도 3에 도시된 상기 클럭 선택부의 일 실시예에 따른 회로도,
도 5는 도 2 내지 도 4에서 도시된 상기 어드레스 신호 생성 장치가 노멀 동작을 할 경우의 신호 파형도,
도 6은 도 2 내지 도 4에서 도시된 상기 어드레스 신호 생성 장치가 번 인 테스트를 위한 저속 동작을 할 경우의 신호 파형도이다.
도 1에 도시된 종래 기술에 따른 동기 커맨드 신호 생성 장치는 커맨드 신호(CMD1)를 동기화 하기 위한 커맨드 클럭 신호(CLKC)를 반도체 메모리 장치가 정상적으로 동작하는 "노멀 동작"하는 경우 및 번 인 테스트를 위해 "저속 동작"하는 경우를 구분하지 않고 동일한 클럭 신호를 사용한다. 즉, 종래 기술에 따른 커맨드 클럭 생성부(100)에서 생성되는 커맨드 클럭 신호(CLKC)는 입력 되는 클럭 신호(CLK)에 대해 소정의 지연 시간을 가진 신호이다. 본 발명의 일 실시예에 따른 동기 커맨드 신호 생성 장치는 상기 커맨드 클럭 신호(CLK1)를 상기 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치가 노멀 동작하는 경우 및 저속 동작하는 경우에 따라 서로 위상 값을 다르게 생성하여 사용한다. 즉, 본 발명의 일 실시예에 따른 동기 커맨드 신호 생성 장치의 상기 커맨드 클럭 신호(CLK1)는 입력되는 상기 클럭 신호(CLK)에 대해 상기 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치가 노멀 동작하는 경우 및 저속 동작하는 경우에 따라 각각 서로 다른 지연 시간을 가진 신호이다.
도 2는 본 발명의 일 실시예에 따른 어드레스 신호 생성 장치의 블록도이다.
상기 어드레스 신호 생성 장치는 컬럼 어드레스 및 로우 어드레스에 모두 적용될 수 있다. 설명의 용이성을 위해 컬럼 어드레스 신호(CAD)를 생성하는 어드레스 신호 생성 장치로 예를 들겠다.
상기 어드레스 신호 생성 장치는 동기 커맨드 신호 생성부(1000) 및 어드레스 신호 생성부(2000)를 포함한다.
상기 동기 커맨드 신호 생성부(1000)는 클럭 신호(CLK), 모드 신호(TDBI) 및 커맨드 신호(CMD1)를 입력받아 동기 커맨드 신호(CMD2)를 생성한다. 상기 어드레스 신호 생성부(2000)는 상기 동기 커맨드 신호(CMD2), 어드레스 클럭 신호(CLK3) 및 동기 어드레스 신호(ADD2)를 입력받아 컬럼 어드레스 신호(CAD)를 생성한다.
상기 동기 커맨드 신호 생성부(1000)는 상기 모드 신호(TDBI)에 따라 서로 다른 활성화 타이밍을 갖는 상기 동기 커맨드 신호(CMD2)를 생성한다.
상기 동기 커맨드 신호(CMD2)는 상기 동기 어드레스 신호(ADD2)와 연산될 수 있도록 활성화 타이밍이 설정된 신호이므로 상기 어드레스 신호 생성부(2000)는 상기 동기 어드레스 신호(ADD2)를 상기 동기 커맨드 신호(CMD2)에 동기화된 연산을 하여 어드레스의 활성화 여부를 확인하고 상기 어드레스 클럭 신호(CLK3)에 동기화된 연산을 하여 상기 컬럼 어드레스 신호(CAD)로서 출력한다.
상기 동기 커맨드 신호 생성부(1000)는 상기 모드 신호(TDBI)에 따라 상기 어드레스 신호 생성 장치가 반도체 메모리 장치의 노멀 동작을 하는 경우를 위한 타이밍을 갖는 상기 동기 커맨드 신호(CMD2) 및 반도체 번 인 테스트를 위한 저속 동작을 하는 경우를 위한 타이밍을 갖는 상기 동기 커맨드 신호(CMD2), 즉 서로 다른 타이밍 값을 갖는 상기 동기 커맨드 신호(CMD2)를 생성한다. 본 발명의 일 실시예에 따른 상기 어드레스 신호 생성 장치를 포함하는 반도체 메모리 장치는 노멀 동작 및 저속 동작에 따라 각각 서로 다른 타이밍 값을 갖는 상기 동기 커맨드 신호(CMD2)를 사용하여 상기 컬럼 어드레스(CAD)를 생성하기 때문에 보다 낮은 슬루 레이트(Slew Rate)를 가지는 구형 번 인 테스트 장비에서도 테스트가 용이하다.
상기 모드 신호(TDBI)는 테스트 모드 신호를 사용하여 구성될 수 있다. 상기 어드레스 신호 생성 장치를 포함하는 반도체 메모리 장치는 상기 모드 신호를 활성화 또는 비활성화하여, 번 인 테스트 시 상기 모드 신호(TDBI)를 비활성화 하여 번 인 테스트를 위해 타이밍 값이 설정된 상기 동기 커맨드 신호(CMD2)를 생성하고 번 인 테스트 이후의 공정에서 퓨즈 커팅 등으로 상기 모드 신호(TDBI)를 활성화 상태로 고정하여 상기 동기 커맨드 신호 생성 장치가 노멀 동작을 위해 타이밍 값이 설정된 상기 동기 커맨드 신호(CMD2)를 생성할 수 있도록 설정할 수 있다.
도 2에 도시된 것처럼, 상기 동기 커맨드 신호 생성부(1000)는 커맨드 클럭 생성부(100) 및 커맨드 동기화부(200)를 포함하여 구성될 수 있다.
상기 커맨드 클럭 생성부(100)는 상기 클럭 신호(CLK)를 상기 모드 신호(TDBI)에 따라 지연하여 상기 커맨드 클럭 신호(CLK1)로서 출력한다. 상기 커맨드 클럭 신호(CLK1)는 상기 클럭 신호(CLK)를 지연한 신호로서, 상기 모드 신호(TDBI)에 따라 상기 클럭 신호(CLK)에 대해 지연된 시간을 달리하여 출력한다. 즉, 상기 커맨드 클럭 신호(CLK1)는 상기 모드 신호(TDBI)에 따라 위상 값을 달리하는 클럭 신호이다.
상기 커맨드 동기화부(200)는 상기 커맨드 신호(CMD1)를 상기 커맨드 클럭 신호(CLK1)에 동기화된 연산을 하여 동기 커맨드 신호(CMD2)로서 출력한다. 위에서 설명한 것처럼, 상기 커맨드 클럭 생성부(100)에서 출력된 상기 커맨드 클럭 신호(CLK1)는 상기 모드 신호(TDBI)에 따라 위상 값을 달리하는 클럭 신호이고 상기 커맨드 동기화부(200)는 상기 커맨드 신호(CMD1)를 상기 커맨드 클럭 신호(CLK1)에 동기화된 연산을 하여 상기 동기 커맨드 신호(CMD2)로서 출력하기 때문에, 상기 동기 커맨드 신호 생성부(1000)는 상기 모드 신호(TDBI)에 따라 활성화 타이밍을 달리하는 동기 커맨드 신호를 생성할 수 있다.
상기 어드레스 신호 생성부(2000)는 상기 동기 어드레스 신호(ADD2)를 상기 동기 커맨드 신호(CMD2)에 동기화된 연산을 하여 컬럼 어드레스의 활성화 여부를 확인하고, 확인된 결과에 따라, 상기 컬럼 어드레스 신호(CAD)를 활성화하여 출력한다. 상기 컬럼 어드레스 신호(CAD)는 내부 어드레스 신호이므로 상기 어드레스 신호 생성부(2000)는 상기 컬럼 어드레스 신호(CAD)가 이후 사용되는 목적 및 타이밍에 따라 활성화 타이밍을 조절한다.
도 2 에 도시된 것처럼, 상기 어드레스 신호 생성부(2000)는 어드레스 확인부(300), 동기 커맨드 타이밍 조절부(400) 및 어드레스 출력부(500)를 포함하여 구성될 수 있다.
상기 어드레스 확인부(300)는 상기 동기 어드레스 신호(ADD2)를 상기 동기 커맨드 신호(CMD2)에 동기화한 연산을 통해 컬럼 어드레스의 활성화 여부를 확인하여 컬럼 어드레스 정보 신호(CAD_p)로서 출력한다.
상기 동기 커맨드 타이밍 조절부(400)는 상기 동기 커맨드 신호(CMD2)의 타이밍을 조절하여 타이밍 커맨드 신호(CMD3)를 생성한다. 상기 타이밍 커맨드 신호(CMD3)는 이후 상기 어드레스 출력부(500)가 출력할 컬럼 어드레스 신호(CAD)의 활성화 타이밍을 결정하는 신호이다.
상기 어드레스 출력부(500)는 상기 컬럼 어드레스 정보 신호(CAD_p)를 상기 타이밍 커맨드 신호(CMD3)에 동기화된 연산을 하여 컬럼 어드레스 신호(CAD)로서 출력한다.
종래 기술에 따른 동기 커맨드 신호 생성 장치는 반도체 메모리 장치 생산완료 이후의 노멀 동작에 맞게 상기 동기 커맨드 신호(CMD2)를 생성하도록 구성되어있어 종래 기술에 따른 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치는 저속 동작을 하는 번 인 테스트 장비에서 테스트가 어렵다는 문제점이 있다. 신형 번 인 테스트 장비에 비해 입력 하는 신호들이 낮은 슬루 레이트(Slew Rate)를 가지는 구형 번 인 테스트 장비의 경우 최신의 반도체 장치를 테스트하는 것이 더욱 어렵다. 본 발명의 일 실시예에 따른 동기 커맨드 신호 생성 장치는 번 인 테스트 시의 상기 동기 커맨드 신호(CMD2)와 노멀 동작 시의 상기 동기 커맨드 신호(CMD2)의 타이밍 값을 서로 다르게 하여 생성하기 때문에 상기 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치는 번 인 테스트 시, 번 인 테스트에 최적화된 상기 동기 커맨드 신호(CMD2)를 생성하고 사용함으로써, 낮은 슬루 레이트를 가지는 구형 번 인 테스트 장비에서도 테스트가 용이하도록 하는 효과를 가진다. 번 인 테스트는 반도체 메모리 장치의 신뢰성을 확보하는 데 필수 적인 테스트이므로, 점차 고속 동작화로 발전되는 반도체 메모리 장치를 구형 번 인 테스트 장비로 테스트를 할 수 있다는 점은 반도체 메모리 장치의 가격을 낮추는 데 장점으로 적용된다.
도 3은 도 2에 도시된 상기 커맨드 클럭 생성부(100)의 더 상세한 블록도이다.
상기 커맨드 클럭 생성부(100)는 제 1 클럭 생성부(110), 제 2 클럭 생성부(120) 및 클럭 선택부(130)를 포함하여 구성될 수 있다. 상기 커맨드클럭 생성부(100)는 상기 클럭 신호(CLK)를 지연하여 제 1 지연 클럭 신호(CLK1_1) 및 제 2 지연 클럭 신호(CLK1_2)를 생성하고, 상기 모드 신호가 활성화되면 상기 제 1 지연 클럭 신호(CLK1_1)를 상기 커맨드 클럭 신호(CLK1)로서 출력하고 상기 모드 신호가 비활성화되면 상기 제 2 지연 클럭 신호(CLK1_2)를 상기 커맨드 클럭 신호(CLK1)로서 출력한다.
상기 제 1 클럭 생성부(110)는 상기 클럭 신호(CLK)를 입력받아 일정 시간 지연하여 제 1 지연 클럭 신호(CLK1_1)로서 출력한다. 상기 제 1 클럭 생성부(110)는 일반적인 딜레이 회로를 포함하여 구성될 수 있다.
상기 제 2 클럭 생성부(120)는 상기 제 1 지연 클럭 신호(CLK1_1)를 입력받아 일정 시간 지연하여 제 2 지연 클럭 신호(CLK1_2)로서 출력한다. 상기 제 2 클럭 생성부(120)는 일반적인 딜레이 회로를 포함하여 구성될 수 있다.
상기 클럭 선택부(130)는 상기 모드 신호(TDBI)에 따라 상기 제 1 지연 클럭 신호(CLK1_1) 및 상기 제 2 지연 클럭 신호(CLK1_2) 중 하나를 선택하여 상기 커맨드 클럭 신호(CLK1)로서 출력한다. 상기 제 2 지연 클럭 신호(CLK1_2)가 상기 제 1 지연 클럭 신호(CLK1_1)를 지연한 신호이므로 상기 제 1 지연 클럭 신호(CLK1_1) 및 상기 제 2 지연 클럭 신호(CKL1_2)의 활성화 타이밍은 서로 다르다. 즉, 상기 커맨드 클럭 생성부(100)는 상기 모드 신호(TDBI)에 따라 서로 다른 위상 값을 갖는 상기 커맨드 클럭 신호(CLK1)를 생성한다.
상기 동기 커맨드 신호 생성 장치를 포함하는 반도체 메모리 장치가 노멀 동작 또는 저속 동작을 하게 되고, 어떤 동작을 하는 지에 따라 달라지는 상기 모드 신호(TDBI)의 값을 통해 선택되는 상기 제 1 지연 클럭 신호(CLK1_1) 또는 상기 제 2 지연 클럭 신호(CLK1_2)는 모두 상기 클럭 신호(CLK)에 대해 다른 위상 값을 가지는 클럭 신호이다. 상기 제 1 지연 클럭 신호(CLK1_1) 및 상기 제 2 지연 클럭 신호(CLK1_2)의 위상 값은 상기 반도체 메모리 장치의 노멀 동작 및 저속 동작을 고려하여 설정되어야 한다. 예를 들어 상기 반도체 메모리 장치가 노멀 동작을 할 때 상기 제 1 지연 클럭 신호(CLK1_1)가 선택되어 상기 커맨드 클럭 신호(CLK1)로서 출력된다면, 상기 제 1 지연 클럭 신호(CLK1_1)는 상기 동기 커맨드 신호(CMD2)가 상기 노멀 동작에서의 상기 동기 어드레스 신호(ADD2)와 연산이 가능하도록 위상 값이 설정되어야 한다. 또한 상기 반도체 메모리 장치가 저속 동작을 할 때 상기 제 2 지연 클럭 신호(CLK1_2)가 선택되어 상기 커맨드 클럭 신호(CLK1)로서 출력된다면, 상기 제 2 지연 클럭 신호(CLK1_2)는 상기 동기 커맨드 신호(CMD2)가 상기 저속 동작에서의 상기 동기 어드레스 신호(ADD2)와 연산이 가능하도록 위상 값이 설정되어야 한다. 일반적인 딜레이 회로를 포함하여 구성될 수 있는 상기 제 1 클럭 생성부(110) 및 상기 제 2 클럭 생성부(120)의 지연 시간을 조절함으로써 이러한 설정을 할 수 있다.
도 4는 도 3에 도시된 상기 클럭 선택부(130)의 일 실시예에 따른 회로도이다.
상기 커맨드 클럭 생성부(130)는 제 1 인버터(IV1), 제 1 앤드 게이트(AND1), 제 2 앤드 게이트(AND2) 및 제 1 오어 게이트(OR1)를 포함한다.
상기 제 1 인버터(IV1)는 상기 모드 신호(TDBI)를 입력 받아 반전하여 출력한다.
상기 제 1 앤드 게이트(AND1)는 상기 제 1 인버터(IV1)로부터 출력된 신호와 및 상기 제 1 지연 클럭 신호(CLK1_1)를 앤드 연산하여 출력한다.
상기 제 2 앤드 게이트(AND2)는 상기 모드 신호(TDBI) 및 상기 제 2 지연 클럭 신호(CLK1_2)를 앤드 연산하여 출력한다.
상기 제 1 오어 게이트(OR1)는 상기 제 1 앤드 게이트(AND1)로부터 출력된 신호 및 상기 제 2 앤드 게이트(AND2)로부터 출력된 신호를 오어(OR) 연산하여 상기 커맨드 클럭 신호(CLK1)로서 출력한다.
상기 클럭 선택부(130)는 상기 모드 신호(TDBI)가 하이 레벨이면 상기 제 2 지연 클럭 신호(CLK1_2)를 상기 커맨드 클럭 신호(CLK1)로서 출력하고, 반대로 상기 모드 신호(TDBI)가 로우 레벨이면 상기 제 1 지연 클럭 신호(CLK1_1)를 상기 커맨드 클럭 신호(CLK1)로서 출력한다.
도 5는 도 2 내지 도 4에서 도시된 상기 어드레스 신호 생성 장치가 노멀 동작을 할 경우의 신호 파형도이다.
상기 커맨드 클럭 신호(CLK1)는 상기 모드 신호(TDBI)에 따라 상기 커맨드 클럭 생성부(100)에서 출력된 신호로서, 노멀 동작을 하도록 설정되어 출력된 신호이다.
상기 커맨드 신호(CMD1)는 상기 컬럼 어드레스 신호(CAD)를 활성화하기 위해 상기 어드레스 신호 생성 장치의 외부로부터 입력된 신호이다.
상기 동기 커맨드 신호(CMD2)는 상기 커맨드 동기화부(200)가 상기 커맨드 신호(CMD1)를 상기 커맨드 클럭 신호(CLK1)에 동기화된 연산을 통해 출력한 신호로서, 상기 어드레스 확인부(300)는 상기 동기 어드레스 신호(ADD2)를 상기 동기 커맨드 신호(CMD2)와 동기화된 연산함으로써 어드레스 신호의 활성화 여부를 확인할 수 있다.
상기 동기 어드레스 신호(ADD2)는 상기 컬럼 어드레스 신호(CAD)를 활성화 하기 위해 상기 어드레스 신호 생성 장치 외부로부터 입력된 신호이다.
상기 어드레스 클럭 신호(CLK3)는 소정의 위상 값을 갖는 클럭 신호로서, 상기 동기 커맨드 타이밍 조절부(400)는 상기 동기 커맨드 신호(CMD2)를 상기 어드레스 클럭 신호(CLK3)에 동기화하여 연산함으로써 상기 타이밍 커맨드 신호(CMD3)를 생성한다. 또한 상기 타이밍 커맨드 신호(CMD3)는 상기 어드레스 출력부(500)가 상기 컬럼 어드레스 신호(CAD)를 생성하기 위해 상기 컬럼 어드레스 정보 신호(CAD_p)를 동기화하기 위한 신호로서 사용되기 때문에, 상기 어드레스 클럭 신호(CLK3)는 상기 컬럼 어드레스 신호(CAD)의 활성화 타이밍을 결정하는 신호가 된다. 도 5의 타이밍도를 참조하면, 상기 어드레스 클럭 신호(CLK3), 상기 타이밍 커맨드 신호(CMD3) 및 상기 컬럼 어드레스 신호(CAD)의 타이밍이 동기화 되어있음이 도시되어있다.
상기 타이밍 커맨드 신호(CMD3)는 위에서 설명한 것처럼, 상기 동기 커맨드 타이밍 조절부(400)가 상기 동기 커맨드 신호(CMD2)를 상기 어드레스 클럭 신호(CLK3)에 동기화된 연산을 하여 생성된 신호이다.
상기 컬럼 어드레스 정보 신호(CAD_p)는 상기 어드레스 확인부(300)가 상기 동기 어드레스 신호(ADD2)를 상기 동기 커맨드 신호(CMD2)에 동기화된 연산을 하여 생성된 신호로서, 해당되는 어드레스가 활성화되었는지를 확인할 수 있는 신호이다. 도 5의 타이밍도를 참조하면, 상기 컬럼 어드레스 정보 신호(CAD_p) 및 상기 동기 커맨드 신호(CMD2)의 타이밍이 동기화 되어있음이 도시되어 있다.
상기 컬럼 어드레스 신호(CAD)는 상기 어드레스 출력부(500)가 상기 컬럼 어드레스 정보 신호(CAD_p)를 상기 타이밍 커맨드 신호(CMD3)에 동기화된 연산을 하여 생성된 신호이다.
도 5에 도시된 것처럼, 상기 동기 커맨드 신호(CMD2)의 활성화 타이밍을 결정하는 상기 커맨드 클럭 신호(CLK1)의 위상 값은 상기 동기 커맨드 신호(CMD2)가 상기 동기 어드레스 신호(ADD2)와 연산될 수 있도록 설정되어있다.
도 6은 도 2 내지 도 4에서 도시된 상기 어드레스 신호 생성 장치가 번 인 테스트를 위한 저속 동작을 할 경우의 신호 파형도이다. 도 5에서 도시된 노멀 동작에서의 파형도보다 낮은 슬루 레이트를 가진 신호들을 볼 수 있다.
상기 커맨드 클럭 신호(CLK1)는 상기 모드 신호(TDBI)에 따라 상기 커맨드 클럭 생성부(100)에서 출력된 신호로서, 번 인 테스트를 위한 저속 동작을 하도록 위상 값이 설정되어 출력된 신호이다. 도 6의 파형도에서 실선 및 굵은 실선으로 표시된 파형은 상기 어드레스 신호 생성 장치가 번 인 테스트를 위한 저속 동작을 할 경우의 파형이고, 점선으로 표시된 파형은 상기 어드레스 신호 생성 장치가 번 인 테스트를 위한 저속 동작을 하되, 상기 커맨드 클럭 신호(CLK1)를 노멀 동작을 하도록 생성하였을 경우의 파형이다. 종래 기술에 따른 어드레스 신호 생성 장치는 번 인 테스트를 위한 저속 동작 및 노멀 동작 모두 동일한 커맨드 클럭 신호(CLKC)를 사용하므로, 점선으로 표시된 파형과 실선 및 굵은 실선으로 표시된 파형을 비교해보면 본 발명의 일 실시예에 따른 상기 어드레스 신호 생성 장치가 종래 기술에 대비해 어떻게 개선점을 가지고 있는지를 볼 수 있다. 상기 커맨드 클럭 신호(CLK1)는 상기 어드레스 신호 생성 장치가 노멀 동작을 하는지, 저속 동작을 하는지에 따라 위상 값을 달리 하는 신호이므로 점선 및 굵은 실선으로 표현되어있다.
상기 커맨드 신호(CMD1)는 상기 어드레스 신호 생성 장치의 외부에서 입력된 신호이므로 노멀 동작 및 저속 동작 사이에 위상 값이 달라지지 않는다.
상기 동기 커맨드신호(CMD2)는 위에서 설명한 것처럼, 상기 커맨드 신호(CMD1)를 상기 커맨드 클럭 신호(CLK1)에 동기화된 연산을 하여 생성된 신호이고, 상기 커맨드 클럭 신호(CLK1)는 노멀 동작 및 저속 동작에 서로 다른 위상 값을 가지는 신호이므로 상기 동기 커맨드 신호(CMD2) 또한 노멀 동작 및 저속 동작에 서로 다른 위상 값을 가진다.
상기 어드레스 클럭 신호(CLK3)는 상기 커맨드 신호(CMD1)처럼 상기 어드레스 신호 생성 장치의 외부에서 입력된 신호이므로 노멀 동작 및 저속 동작 사이에 위상 값이 달라지지 않는다.
상기 타이밍 커맨드 신호(CMD3)는 상기 동기 커맨드 신호(CMD2)를 소스로 하여 생성되는 신호이지만 상기 어드레스 신호 생성 장치의 외부에서 입력되는 상기 어드레스 클럭 신호(CLK3)에 동기화된 연산을 통해 생성되는 신호이므로 노멀 동작 및 저속 동작 사이에 위상 값이 달라지지 않는다.
상기 동기 어드레스 신호(ADD2)는 상기 커맨드 신호(CMD1) 및 상기 어드레스 클럭 신호(CLK3)처럼 상기 어드레스 신호 생성 장치의 외부에서 입력된 신호이므로 노멀 동작 및 저속 동작 사이에 위상 값이 달라지지 않는다.
상기 컬럼 어드레스 정보 신호(CAD_p)는 노멀 동작 및 저속 동작 사이에 서로 다른 파형을 보여주고 있다. 저속 동작의 점선 파형을 보면, 낮은 슬루 레이트로 인해 상기 동기 커맨드 신호(CMD2) 및 상기 동기 어드레스 신호(ADD2)의 타이밍이 미스매치되기 때문에 상기 컬럼 어드레스 정보 신호(CAD_p)는 상기 동기 커맨드 신호(CMD2)의 첫 번째 펄스만큼의 정보를 유실하여 생성되었다. 굵은 실선의 파형을 보면, 번 인 테스트를 위한 저속동작을 하도록 설정되어 출력된 커맨드 클럭 신호(CLK1)에 따라 생성되고, 굵은 실선으로 표현된 상기 동기 커맨드 신호(CMD2)는 상기 동기 어드레스 신호(ADD2)와 연산 가능하도록 매치되어 생성된다. 이에 따라 굵은 실선으로 표현된 상기 컬럼 어드레스 정보 신호(CAD_p)는 정보의 유실 없이 생성되었다.
상기 컬럼 어드레스 신호(CAD)는 상기 컬럼 어드레스 정보 신호(CAD_p)처럼 노멀 동작 및 저속 동작 사이에 서로 다른 파형을 보여주고 있다. 저속 동작의 점선 파형을 보면, 상기 컬럼 어드레스 정보 신호(CAD_p)의 점선 파형이 정보를 유실하게 생성되었기 때문에 상기 컬럼 어드레스 신호(CAD) 또한 정보를 유실하여 생성되었다. 굵은 실선의 파형을 보면, 상기 컬럼 어드레스 정보 신호(CAD_p)의 굵은 실선 파형이 정보의 유실 없이 생성되었기 때문에 상기 컬럼 어드레스 신호(CAD) 또한 정보의 유실 없이 생성되었다.
도 6에서 굵은 실선으로 표현되고, 저속 동작을 위해 설정된 상기 커맨드 클럭 신호(CLK1)는 점선으로 표현되고, 노멀 동작을 위해 설정된 상기 커맨드 클럭 신호(CLK1) 보다 위상이 더 늦게 표현되어있다. 이러한 설정은 상기 어드레스 신호 생성부(2000)의 일 실시예에 따른 동작을 고려하여 설정된 것으로, 상기 어드레스 신호 생성부(2000)의 설정에 따라 저속 동작을 위해 설정된 상기 커맨드 클럭 신호(CLK1)를 노멀 동작을 위해 설정된 상기 커맨드 클럭 신호(CLK1) 보다 위상을 더 빠르게 설정할 수 도 있다. 본 발명의 일 실시예에 따라 생성되는 상기 커맨드 클럭 신호(CLK1)는 노멀 동작 및 저속 동작에 따라 서로 다른 위상 값을 가지는 클럭 신호인 것으로 이해되어야 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10/100: 커맨드 클럭 생성부 20/200: 커맨드 동기화부
110: 제 1 클럭 생성부 120: 제 2 클럭 생성부
130: 클럭 선택부 300: 어드레스 확인부
400: 동기 커맨드 타이밍 조절부 500: 어드레스 출력부
1000: 동기 커맨드 신호 생성부 2000: 어드레스 신호 생성부

Claims (17)

  1. 동기 어드레스 신호와 연산되는 동기 커맨드 신호를 생성하는 동기 커맨드 생성장치로서,
    모드 신호에 따라 클럭 신호를 가변 지연하여 커맨드 클럭 신호로서 출력하는 커맨드 클럭 생성부; 및
    커맨드 신호를 상기 커맨드 클럭 신호에 동기화된 연산을 통해 동기 커맨드 신호로서 출력하는 커맨드 동기화부를 포함하고,
    상기 모드 신호는 상기 동기 커맨드 신호 생성 장치가 노멀 동작을 할 때 활성화되고, 저속 동작을 할 때 비활성화되는 동기 커맨드 신호 생성 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 커맨드 클럭 생성부는 상기 클럭 신호를 지연시켜 제 1 지연 클럭 신호 및 제 2 지연 클럭 신호를 생성하고, 상기 모드 신호가 활성화되면 상기 제 1 지연 클럭 신호를 상기 커맨드 클럭 신호로서 출력하고 상기 모드 신호가 비활성화되면 상기 제 2 지연 클럭 신호를 상기 커맨드 신호로서 출력하는 것을 특징으로 하는 동기 커맨드 신호 생성 장치.
  3. 삭제
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 제 1 지연 클럭 신호를 생성하기 위한 지연 시간은 상기 모드 신호가 활성화 되었을 때 생성되는 상기 동기 커맨드 신호가 동기 어드레스 신호와 연산이 가능한 타이밍에 생성될 수 있도록 설정된 것을 특징으로 하는 동기 커맨드 신호 생성 장치.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 제 2 지연 클럭 신호를 생성하기 위한 지연 시간은 상기 모드 신호가 비활성화 되었을 때 생성되는 상기 동기 커맨드 신호가 동기 어드레스 신호와 연산이 가능한 타이밍에 생성될 수 있도록 설정된 것을 특징으로 하는 동기 커맨드 신호 생성 장치.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 커맨드 클럭 생성부는 상기 클럭 신호를 입력받아 지연하여 상기 제 1 지연 클럭 신호로서 출력하는 제 1 클럭 생성부;
    상기 제 1 커맨드 클럭 신호를 입력받아 지연하여 상기 제 2 지연 클럭 신호로서 출력하는 제 2 클럭 생성부; 및
    상기 모드 신호에 따라 상기 제 1 지연 클럭 신호 및 상기 제 2 지연 클럭 신호 중 하나를 선택하여 상기 커맨드 클럭 신호로서 출력하는 클럭 선택부를 포함하는 것을 특징으로 하는 동기 커맨드 신호 생성 장치.
  7. 클럭 신호 및 커맨드 신호를 입력 받고, 모드 신호에 따라 활성화 타이밍을 달리하는 동기 커맨드 신호를 생성하는 동기 커맨드 신호 생성부; 및
    상기 동기 커맨드 신호, 어드레스 클럭 신호 및 동기 어드레스 신호를 입력받아 어드레스 신호를 생성하는 어드레스 신호 생성부를 포함하고,
    상기 어드레스 신호 생성부는 상기 동기 어드레스 신호를 상기 동기 커맨드 신호에 동기화된 연산을 하고 활성화 타이밍을 조절하여 상기 어드레스 신호로서 출력하는 어드레스 신호 생성 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 동기 커맨드 신호 생성부는 상기 모드 신호에 따라 상기 클럭 신호를 가변 지연하여 커맨드 클럭 신호로서 출력하는 커맨드 클럭 생성부; 및
    커맨드 신호를 상기 커맨드 클럭 신호에 동기화된 연산을 하여 동기 커맨드 신호로서 출력하는 커맨드 동기화부를 포함하는 것을 특징으로 하는 어드레스 신호 생성 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 8 항에 있어서,
    상기 커맨드 클럭 생성부는 상기 클럭 신호를 지연 시켜 제 1 지연 클럭 신호 및 제 2 지연 클럭 신호를 생성하고, 상기 모드 신호가 활성화되면 상기 제 1 지연 클럭 신호를 상기 커맨드 클럭 신호로서 출력하고 상기 모드 신호가 비활성화되면 상기 제 2 지연 클럭 신호를 상기 커맨드 신호로서 출력하는 것을 특징으로 하는 어드레스 신호 생성 장치.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 모드 신호는 상기 동기 커맨드 신호 생성 장치가 노멀 동작을 할 때 활성화되고, 저속 동작을 할 때 비활성화되는 것을 특징으로 하는 어드레스 신호 생성 장치
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 제 1 지연 클럭 신호를 생성하기 위한 지연 시간은 상기 모드 신호가 활성화 되었을 때 생성되는 상기 동기 커맨드 신호가 동기 어드레스 신호와 연산이 가능한 타이밍에 생성될 수 있도록 설정된 것을 특징으로 하는 어드레스 신호 생성 장치.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 10 항에 있어서,
    상기 제 2 지연 클럭 신호를 생성하기 위한 지연 시간은 상기 모드 신호가 비활성화 되었을 때 생성되는 상기 동기 커맨드 신호가 동기 어드레스 신호와 연산이 가능한 타이밍에 생성될 수 있도록 설정된 것을 특징으로 하는 어드레스 신호 생성 장치
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 9 항에 있어서,
    상기 커맨드 클럭 생성부는 상기 클럭 신호를 입력받아 지연하여 제 1 커맨드 클럭 신호로서 출력하는 제 1 클럭 생성부;
    상기 제 1 커맨드 클럭 신호를 입력받아 지연하여 제 2 커맨드 클럭 신호로서 출력하는 제 2 클럭 생성부; 및
    상기 모드 신호에 따라 상기 제 1 커맨드 클럭 신호 및 상기 제 2 커맨드 클럭 신호 중 하나를 선택하여 상기 커맨드 클럭 신호로서 출력하는 클럭 선택부를 포함하는 것을 특징으로 하는 어드레스 신호 생성 장치
  14. 삭제
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    상기 어드레스 신호 생성부는
    상기 동기 어드레스 신호를 상기 동기 커맨드 신호에 동기화된 연산을 하여 컬럼 어드레스 정보 신호를 생성하는 어드레스 확인부;
    상기 동기 커맨드 신호를 상기 어드레스 클럭 신호에 동기화된 연산을 하여 타이밍 커맨드 신호를 생성하는 동기 커맨드 타이밍 조절부; 및
    상기 컬럼 어드레스 정보 신호를 상기 타이밍 커맨드 신호에 동기화된 연산을 하여 상기 어드레스 신호를 생성하는 어드레스 출력부를 포함하는 것을 특징으로 하는 어드레스 신호 생성 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    노멀 동작 시, 상기 동기 커맨드 신호 생성부는 노멀 동작에서의 상기 동기 어드레스 신호와 연산이 가능하도록 상기 동기 커맨드 신호의 활성화 타이밍을 설정하여 출력하는 것을 특징으로 하는 어드레스 신호 생성 장치.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 7 항에 있어서,
    저속 동작 시, 상기 동기 커맨드 신호 생성부는 저속 동작에서의 상기 동기 어드레스 신호와 연산이 가능하도록 상기 동기 커맨드 신호의 활성화 타이밍을 설정하여 출력하는 것을 특징으로 하는 어드레스 신호 생성 장치.
KR1020100033136A 2010-04-12 2010-04-12 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치 Expired - Fee Related KR101069727B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100033136A KR101069727B1 (ko) 2010-04-12 2010-04-12 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100033136A KR101069727B1 (ko) 2010-04-12 2010-04-12 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치

Publications (1)

Publication Number Publication Date
KR101069727B1 true KR101069727B1 (ko) 2011-10-04

Family

ID=45032232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100033136A Expired - Fee Related KR101069727B1 (ko) 2010-04-12 2010-04-12 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치

Country Status (1)

Country Link
KR (1) KR101069727B1 (ko)

Similar Documents

Publication Publication Date Title
US7710102B2 (en) Clock test apparatus and method for semiconductor integrated circuit
US7512872B2 (en) Test apparatus and test method
US9025410B2 (en) Semiconductor memory devices and semiconductor system having parameters, and methods of testing the same
KR101180405B1 (ko) 반도체 메모리 장치 및 이의 테스트 방법
WO2010026765A1 (ja) 試験装置、及び試験方法
US8143927B2 (en) Pulse control device
US7050352B2 (en) Data input apparatus of DDR SDRAM and method thereof
JP2013007710A (ja) 試験装置および試験方法
TWI453445B (zh) 被測試元件的測試裝置以及測試方法
KR101062856B1 (ko) 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
KR101069727B1 (ko) 동기 커맨드 신호 생성 장치 및 어드레스 신호 생성 장치
US9094183B2 (en) Circuits for receiving data
KR101375759B1 (ko) 시험 장치 및 시험 방법
KR102010963B1 (ko) 반도체 장치
JP5540740B2 (ja) クロック生成回路、半導体集積回路およびその試験システム
JP4263810B2 (ja) 半導体メモリ試験装置及び試験方法
JP2012058997A (ja) 半導体集積回路
JP2002064476A (ja) 同期回路
JP4985177B2 (ja) 高速製品の試験方法及び装置
CN102422173A (zh) 接收装置、测试装置、接收方法及测试方法
JP2002156414A (ja) タイミング校正機能を具備した半導体デバイス試験装置
KR20140139395A (ko) 반도체 장치와 이를 이용한 반도체 시스템
JP2009188853A (ja) タイミング発生回路、半導体試験装置および半導体試験方法ならびに半導体デバイス
JP2002350502A (ja) 半導体試験装置
KR20080043579A (ko) 반도체 메모리 장치의 프리앰블 제어 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140928

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140928

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000