[go: up one dir, main page]

KR100937879B1 - 역전 발광 소자 제조 방법 및 역전 발광 다이오드 - Google Patents

역전 발광 소자 제조 방법 및 역전 발광 다이오드 Download PDF

Info

Publication number
KR100937879B1
KR100937879B1 KR1020017010647A KR20017010647A KR100937879B1 KR 100937879 B1 KR100937879 B1 KR 100937879B1 KR 1020017010647 A KR1020017010647 A KR 1020017010647A KR 20017010647 A KR20017010647 A KR 20017010647A KR 100937879 B1 KR100937879 B1 KR 100937879B1
Authority
KR
South Korea
Prior art keywords
electrode
submount
light emitting
group iii
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020017010647A
Other languages
English (en)
Other versions
KR20020002472A (ko
Inventor
위러조나단제이2세
크레임스마이클알
스테이거월드다니엘에이
키쉬프레드에이2세
라즈코마프라딥
Original Assignee
필립스 루미리즈 라이팅 캄파니 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 필립스 루미리즈 라이팅 캄파니 엘엘씨 filed Critical 필립스 루미리즈 라이팅 캄파니 엘엘씨
Publication of KR20020002472A publication Critical patent/KR20020002472A/ko
Application granted granted Critical
Publication of KR100937879B1 publication Critical patent/KR100937879B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8585—Means for heat extraction or cooling being an interconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 전체 광 발생 능력을 향상시킨 역전된 Ⅲ족 질화물 발광 소자(LED)에 관한 것이다. 대 면적 소자는 p-전극 금속화물에 삽입되여 낮은 직렬 저항을 제공하는 n-전극을 갖는다. p-전극 금속화물은 불투명하고, 반사율이 높으며, 우수한 전류 전파를 제공한다. LED 활성 영역의 피크 방출 파장에서 p-전극은 경로당 25%보다 작은 입사광을 흡수한다. 서브마운트는 LED 다이와 패키지 사이에 전기적 및 열적 접속을 제공하기 위하여 이용될 수 있다. 서브마운트 재료는 전압-순응 제한 동작 같은 전자적 기능성을 제공하는 Si로 될 수 있다. LED 서브마운트 인터페이스를 포함한 전체 소자는 고 전류 밀도 동작을 허용하기 위해 낮은 열 저항으로 설계된다. 결국, 이 소자는 고 굴절률(n>1.8)의 수퍼스트레이트를 포함할 수 있다.

Description

역전 발광 소자 제조 방법 및 역전 발광 다이오드{METHOD OF MAKING A III-NITRIDE LIGHT-EMITTING DEVICE WITH INCREASED LIGHT GENERATING CAPABILITY}
본 발명은 반도체 발광 소자에 관한 것으로서, 특히 발광 능력을 향상시킨 Ⅲ족 질화물 기반 발광 소자에 관한 것이다.
"Ⅲ족 질화물" 재료계는 전자 또는 광전자 소자의 제조 시 이용되는 반도체를 형성하는, 질소를 주된 V족 원소로 하는 Ⅲ족 및 V족 원소의 소정의 조합체이다. 이 재료계는 GaN, AlGaN, AlN, GaInN, AlGaInN, InN, GaInAsN 및 GaInPN을 포함하지만 여기에 한정되지는 않는다. Ⅲ족 질화물 재료계는 자외선 내지 적색 스펙트럼 파장 계통의 광자 에너지를 갖는 광을 발생시키는 발광 소자(LEDs)의 제조 시에 적합하다. 이러한 LED는 발광 다이오드 및 레이저 다이오드를 포함한다.
Ⅲ족 질화물 LED는 전형적으로 적절한 성장 기판 상에 증착된 에피텍셜 층을 포함하여, 예를 들면, 유기금속 기상 에피텍시(organometallic vapor-phase epitaxy)라는 성장 기술을 통해서 p-n 접합부를 형성한다. Ⅲ족 질화물 반도체 소자를 제조하는 데에는 몇 가지 고유한 문제점이 있다. Ⅲ족 질화물 기판은 상업적으로 입수가능하지 않기 때문에, 에피텍셜 성장은, 예를 들면, 사파이어 또는 SiC 같은 비격자 매칭된(non-lattice-matched) 기판 상에서 이루어져야 한다. 통상의 Ⅲ족 질화물 LED 다이의 에피텍시-업 지향(epitaxy-up orientation)은 광이 상부 표면 밖으로, 즉 p-형 Ⅲ족 질화물 층을 통하여 추출될 것을 요구한다. 그러나, 예를 들면, GaN 같은 높은 비저항을 갖는 p-형 Ⅲ족 질화물 층은 충분한 전류 전파를 제공하기 위하여 금속화물(metallization)을 p-형 재표 표면 상에 증착시킬 것을 요구한다. 이러한 금속들은 광을 흡수하기 때문에, 광이 상부 표면을 거쳐서 빠져 나오도록 하기 위해 매우 얇은 p-전극 금속화물(예컨대, Ni/Au)이 전형적으로 이용된다. 그러나, 이러한 얇은 반투명 층 조차도 상당한 양의 광을 흡수하게 된다. Au를 100Å의 통상적인 두께로 가정하고, Ni(투명 NiOx를 형성하기 위하여 산화될 수 있음)를 무시하면, 이 반투명 p-전극에 흡수되는 광량은 λ=500nm에서 경로 당 ~25%이다. 고 전류 밀도에서, 금속화물의 두께는 활성 영역에 균일한 전류 주입을 유지하며, 와이어본드 패드(wirebond pad) 근방에서 대부분의 광이 발생하는 것을 피하기 위하여 증가될 필요가 있다. 금속 두께를 증가시키면 광 흡수는 증가하나, 소자의 추출 효율(extraction efficiency)은 감소하게 된다. 명확하게, 이러한 트레이드오프는 고 전류 밀도(40 A/cm2를 넘는 밀도, 즉 ~50mA의 전류가 ~0.35×0.35mm2의 접합 영역으로 유입되는 밀도)에서의 동작을 위하여 Ⅲ족 질화물 LED의 설계 시 회피되어야만 한다.
도 1에는, 나카무라(Nakamura) 등에 의한 미국 특허 제 5,563,422 호에서의 사파이어 기판을 채용하는 통상적인 종래의 Ⅲ족 질화물 LED가 개시되어 있다. 비도핑 및 도핑된 Ⅲ족 질화물 층은 활성 영역을 둘러싼다. 비평탄 소자의 기하학적 구조는 기판이 전기적으로 절연성이기 때문에, p와 n 영역 모두와의 컨택트가 LED의 동일한 측(상부) 상에서 이루어져야 할 필요가 있다. 또한, 2 개의 와이어본드 패드가 소자의 상부 상에 필요하게 된다. n측 와이어본드 패드는 또한 Ⅲ족 질화물 에피(epi) 층과의 전기적 접속을 위한 옴(Ohmic) 전극이다. 높은 비저항을 갖는 p-형 Ⅲ족 질화물 층은 이 p-형 Ⅲ족 질화물 층과 전기적으로 접속된 얇은 반투명(부분적으로 흡광함) NiAu 옴 전극에 의해서 제공될 전류 전파를 필요로 한다. 광 추출 효율은 이 옴 전극 및 본딩 패드에 의해 피복된 표면적량에 의해 제한된다. 옴 및 본드패드 금속층과 연관된 광학적 손실은 사파이어 기판(n~1.8) 상의 Ⅲ족 질화물 재료(n~2.4)의 광-도파 속성(light-guiding nature)에 의해서 두드러지게 된다.
이노우에(Inoue) 등에 의한 유럽 특허 0 921 577 A1호에는 수퍼스트레이트(superstrate), 즉 사파이어 성장 기판을 통해 광이 상방향으로 우세하게 빠져나오는 에피텍시-사이드 다운 또는 역전된 구조를 갖는 종래의 Ⅲ족 질화물 LED가 개시되어 있다. 소자 설계는 활성 접합 영역을 보존하며, 최소의 가능한 다이 크기를 제공한다. p 전극은 가시 광선에 상당히 잘 흡수하는 Ni 및 Au로 이루어진다. 이 소자에는 고 반사율의 p-전극 금속화물이 없기 때문에, 광 추출 효율면에서 제한이 있어서, 통상의(에피텍시-사이드 업) 소자에 비해 큰 향상을 주지 못한다. 또한, 이 소자는 작아서(400×400㎛2미만), 패키지와의 작은 솔더 접속 영역을 이용하기 때문에, 자체의 광 발생 능력에 있어서 제한을 받는다. 결국, 이 소자는 저-굴절률의 사파이어 수퍼스트레이트로 인해, Ⅲ족 질화물 에피 층 내에 트패핑된 도파 광을 가지므로 효율면에서의 어려움을 겪게 된다.
콘도(Kondoh) 등에 의한 유럽 특허 제 0 926 744 A2호에는 사파이어 수퍼스트레이트를 이용한 종래의 역전된 Ⅲ족 질화물 LED가 개시되어 있다. p-형 전극은 가시광에서 매우 반사적인 은으로서, 이 소자는 이노우에 등에 의해서 개시된 소자에 비해서 높은 광 추출 효율을 갖게 된다. 그러나, Ⅲ족 질화물 재료와의 Ag 접착은 열악하다. 어닐링 시, Ag는 응집되어 반사율 및 시트(sheet) 옴 접촉 작용의 무결성을 파괴할 수 있다. 이 소자는 상대적으로 작고(400×400㎛2미만), 패키지와의 작은 솔더 접속 영역을 이용하기 때문에, 광 발생 능력면에서 제한된다. 결국, 이 소자는 저 굴절률의 사파이어 수퍼스트레이트로 인해 Ⅲ족 질화물 에피 층 내에 트래핑된 도파 광을 가지므로 효율면에서 어려움을 겪게 된다.
멘즈(Mensz) 등에 의한 「Electronics Letter 33(24) pp. 2066-2068」에는 사파이어 기판을 이용하는 종래의 역전된 Ⅲ족 질화물 LED가 개시되어 있다. 이 소자는 Ni/Au에 비해서 향상된 반사율을 제공하는 이층 금속 p-전극, Ni/Al 및 Ni/Ag을 채용한다. 그러나, 이 소자는 350×350㎛2 소자 내, 20mA에서 4.9 내지 5.1V의 높은 순방향 전압을 나타낸다. 이것은 양호한 옴 전극을 갖는 소자보다 3배 이상 높은 ~100Ω의 직렬 저항을 야기한다. 고 직렬 저항은 전력 변환 효율을 심하게 제한한다. 이러한 소자는 작아서(400×400㎛2미만), 낮은 열 저항에 대해서는 장착되지 않기 때문에, 그 광 발생 능력면에서 제한을 받는다. 결국, 이 소자들은 저 굴절률의 사파이어 수퍼스트레이트로 인해, Ⅲ족 질화물 에피 층 내에 트래핑된 도파 광을 가지므로 효율면에서 어려움을 겪게 된다.
에드몬드(Edmond) 등에 의한 WIPO WO96/09653 호에는 도 2에 도시된 도전성 SiC 기판 상의 수직 주입형 Ⅲ족 질화물 LED가 개시되어 있다. 도전성 버퍼층은 Ⅲ족 질화물 층으로부터 SiC 기판으로의 옴 도전을 위해 필요하다. 도전성 버퍼층에 필요한 성장 조건은 후속 층에 이용될 있는 성장 조건을 제한하기 때문에, Ⅲ족 질화물 활성 영역 층의 품질을 제한하게 된다. 또한, 도전성 버퍼층은 광 추출 효율을 제한하는 광학적 손실 메카니즘을 도입할 수도 있다. 또한, SiC 기판은 저 직렬 저항에 대해 고 전기 도전율(p<0.2Ω·cm)을 제공하도록 도핑되어야 한다. SiC 기판 도펀트로 인한 광 흡수는 소자의 광 추출 효율을 제한한다. 이러한 조건은 직렬 저항과 광 추출 효율 간의 트레이드 오프를 초래하며, 도 2에서의 LED의 전기 대 광학적 전력 변환 효율을 제한하는 역할을 한다.
Matsushita Co의 JP 11 191 641 A는 높은 발광 효과를 얻기 위해 발광층으로부터 p측 전극으로 진행하는 광이 높은 반사 효율성으로 광 반사 표면의 측에 대해 반사하도록 구성되는 플립칩 반도체 발광 소자의 구조물을 기술하고 있다. p 전극이 옴 층 및 반사층으로 구성되는 적층형 물질내에 형성된다.
Nichia Chem Ind의 JP 11 150 297은 반투명 기판상에 형성된 p형 GaN 반도체층이 제공되고, 하나 또는 둘 이상의 GaN 반도체층이 그 사이에 발광층을 포함하는, 질화물 방사-도체 발광 소자를 기술하고 있다.
Shakuda의 US 5 557 115는 반도체 칩 및 반도체 칩과 어셈블리된 서브마운트를 포함하는 발광 반도체 디바이스를 기술하고 있다. 반도체 칩은 기판의 후미 표면으로부터 방사될 광을 생성하기 위한 광 침투성 절연 기판을 포함한다.
발명의 개요
본 발명은 전체 광 발생 능력을 향상시킨 역전된 Ⅲ족 질화물 발광 소자(LED)에 관한 것이다. 넓은 면적(400×400㎛2초과) 소자는 p-전극 금속화물에 삽입되어 낮은 직렬 저항을 제공하는 적어도 하나의 n-전극을 갖는다. p-전극 금속화물은 불투명하고, 고 반사율이며, 옴(10-2Ωcm2보다 낮은 특정 접촉 저항임)이므로, 우수한 전류 전파를 제공한다. LED 활성 영역의 피크 방출 파장에서 p-전극에서의 흡광률은 경로 당 25%보다 작다. 중간 재료 또는 서브마운트는 LED 다이와 패키지 사이에 전기적 및 열적 접속을 제공하기 위하여 이용될 수 있다. 서브마운트 재료는 전압-순응 제한 동작, 정전기 방전(ESD)으로부터의 보호, 직렬-스트링 LED 어레이, 피드백 제어된 광 출력과 같은 전자적 기능성을 제공하는 Si로 될 수 있다. LED 서브마운트 인터페이스를 포함한 전체 소자는 고 전류 밀도 동작을 허용하기 위해 낮은 열 저항으로 설계된다. 결국, 이 소자는 고 굴절률(n>1.8)의 수퍼스트레이트를 포함하여, 더욱 향상된 광 추출 효율을 얻을 수 있다.
도 1은 사파이어 기판을 갖는 종래의 Ⅲ족 질화물 발광 소자의 도면,
도 2는 SiC 기판을 갖는 다른 종래의 Ⅲ족 질화물 발광 소자의 도면,
도 3은 접합부 대 주위 열 저항의 함수인 최대 순방향 전류의 도면,
도 4는 p-전극 흡광률의 함수인 LED 추출 효율의 도면,
도 5는 종래의 발광 소자에 트래핑된 광의 도면,
도 6a-b는 각각 본 발명의 일 실시예의 평면도 및 단면도,
도 7은 본 발명의 일 실시예의 도면,
도 8은 본 발명의 일 실시예를 예시한 도면,
도 9는 본 발명의 일 실시예를 예시한 도면,
도 10a-b는 각각 본 발명의 일 실시예의 평면 및 단면도,
도 11a-b는 도 10a-b에 도시된 실시예의 단면도,
도 12a-b는 각각 본 발명의 일 실시예의 평면도,
도 13a-c는 본 발명의 다른 실시예를 예시한 도면,
도 14는 GaN/SiC 역전 LED의 추출 효율을 SiC 흡광률의 함수로서 도시한 도면,
도 15는 수퍼스트레이트용의 역전된 피라미드 설계를 갖는 일 실시예를 예시한 도면,
도 16은 서브마운트의 다른 실시예를 예시한 도면,
도 17a-b는 본 발명에 따른 다중 직렬 상호접속된 발광 구조로서 도 17a는 그 구조의 평면도이고, 도 17b는 이에 대응하는 개략도,
도 18은 서브마운트에 접속된 다중 직렬 상호접속된 발광 구조를 예시한 도면,
도 19는 Ⅲ족 질화물 LED를 제조하기 위한 흐름도,
도 20은 Ⅲ족 질화물 LED를 서브마운트에 부착하기 위한 흐름도,
LED 동작의 한 가지 기본적인 제한 조건은 최대 접합 온도이다. 이 최대 접합 온도 Tjmax'는 LED의 일부 또는 그 하우징에서 브레이크다운 또는 파손이 일어나는 p-n 접합 영역의 온도이다. 밀봉 에폭시(encapsulating epoxy) 또는 렌즈의 유리 천이 온도(glass transition temperature)에 접근함에 따라 브레이크 다운이 발생해서, 이들 재료의 투과성 및 결과적인 용해의 손실을 일으킨다. 이러한 제한이 설정되면, 주위로부터 Tjmax'까지의 온도 상승 △Tj는 다음과 같이 수식화될 수 있으며(파워 변환 효율<<100% 로 가정하고, 이는 현재 Ⅲ족 질화물 소자에 대해서 당연하다),
Figure 112001020955916-pct00001
여기서, Ta는 주위 온도이고, Imax는 최대 동작 전류이며, Vf는 이 전류에서의 순방향 전압이고,
Figure 112001020955916-pct00002
는 p-n 접합부에서 주위로의 열 저항이다. Vf에 대하여 간략화한 식을 삽입하여 재작성하면 다음과 같다.
Figure 112001020955916-pct00003
여기서, Vo는 턴온 전압(대략 Ⅲ족 반도체 밴드갭 전압임)이고, Rs는 소자의 직렬 전기 저항이다. Imax에 대해 풀면 다음과 같다.
Figure 112001020955916-pct00004
수학식 3을 Vo=2.5V(파장 λ~500nm의 에너지 밴드갭에 대응함) 및 Tjmax'=130℃이며 Rs 및
Figure 112007032655282-pct00005
의 값을 변화시킨 경우에 대해 도 3에 도시한다. 이들 파라미터 값의 범위는 열 제거를 위해 적절히 설계된 시스템 및 ~1mm2의 다이 크기에 일치한다. Rs와
Figure 112007032655282-pct00006
간의 중요한 계수는 도 3에서의 어떤 그래프 부분이 애플리케이션을 지배하는가에 따라서 결정된다. 그러나, 도 3에서 대부분의 경우, 열 저항의 -5℃/W의 감소가 직렬 저항의 ~0.5Ω~ 강하보다 더 효과적으로 Imax(및 이에 따른 광 출력)를 증가시킨다. 직렬 저항은 한정된 접촉 저항 및 실질적인 도핑 레벨로부터 유도되기 때문에, 이것을 임의로 저 레벨로 감소시키는 것은 곤란하다. 따라서, 열 저항은 Imax를 증가시키기 위해 중요한 레버 암이므로 광 발생 능력을 최대화시키도록 최소화되어야 함은 명백하다.
접합 온도의 제한을 통해 Imax를 고정시킨 경우의 최대 광 발생 능력을 수학식 4로 나타낸다.
Figure 112001020955916-pct00007
여기서, Lmax는 Watts 단위의 최대 광 출력이고, η는 W/A 단위의 LED의 슬로프 효율이다. 이 슬로프 효율은 다음과 같이 외부 양자 효율에 비례한다.
Figure 112001020955916-pct00008
여기서, ηint는 내부 양자 효율이며, Cext는 LED의 광 추출 효율이다. 따라서, 활성 영역 효율(ηint)이 고정된 경우 최대 광 발생 능력은 추출 효율을 최대화함으로써 구해진다.
LED 다이의 직렬 저항 및 열 저항은 모두 접합 면적과 반비례하기 때문에, 다이 사이즈를 증가시켜서 Imax를 증가시키는 것이 바람직하다. 다이 기하학 구조의 비율을 확대하여 조명 시스템 내에서의 LED 패키지의 전력 소모 용량과 주 및 부 광학계 사이즈의 실질적 제한을 임의로 조성할 수 있다. 대신에, 다이 사이즈는 LED 패키지에 의해서 제공된 허용가능한 전력 소모를 효과적으로 이용하도록 선택되어야 한다. 전형적인 시스템에서, 접합부 대 주위 열 저항은 호플러(Hofler) 등에 의해서 「Electronics Letter 34, 1(1998)」에 개시된 바와 같이 대략 ~60℃/W이다. LED 패키지의 전력 소실의 상한을 신속하게 계산할 수 있다. 주위 온도를 40℃로, Tjmax'를 130℃로 가정하면, 최대 입력 전력은 (130-40)/60=1.5W이다. 이 최대 입력 전력은 다음과 같이 구할 수 있다.
Figure 112001020955916-pct00009
여기서, Jmax는 A/cm2 단위의 최대 순방향 전류 밀도이고, ρs는 Ω-cm 2 단위의 다이 직렬 비저항이고, Adie는 다이 면적(cm2 단위)이다. 효과적이며 효율적인 비용의 동작을 위해서는, 상당히 높은 순방향 전류 밀도가 필요하다. 적절한 순방향 전류 밀도는 50A/cm2 이다. 350×350cm2 소자에서 전형적인 직렬 저항은 ~30Ω이며, 이것은 ρs ~ 4×10-2Ωcm2 정도의 소자 비저항에 대응한다. 수학식 6에서 이와 동일한 비저항과 Jmax = 50A/cm2 및 Vo = 2.5V(파장 λ~ 500nm의 에너지 밴드갭에 대응함)를 갖는다고 가정하면, 패키지에 허용되는 최대 입력 전력을 획득하기 위해 필요한 다이 면적은 6.7×10-3cm2, 또는 800×800㎛2 이다. 이와 동일한 전력 레벨이지만 소자가 더 작다면 순방향 전압을 증가시켜야 하며, 이에 따라 동일한 전류에 대해서 효율이 낮게 된다. 마찬가지로, 소자가 작을수록 다이 열 저항이 증가하기 때문에 더 높은 온도에서 동작하게 된다.
p-형 Ⅲ족 질화물 층의 높은 비저항 때문에, LED 설계는 p-형 층을 따라 금속화물을 채용하여 p-측으로 전류를 전파시키게 된다. 따라서, 절연 기판으로 인해, n-측으로의 전류 전파는 n-형 Ⅲ족 질화물 층을 통해서 일어나야만 한다. 이들 층들은 일반적으로 ~10-3Ωcm의 비저항을 갖는 ~2㎛의 두께이다. 통상적인 소자 비저항의 무시할 수 있는 부분을 밝히기 위하여, n-형 층에 의한 전류 전파에 필요한 거리는 ~200㎛보다 작게 유지해야 한다. 따라서, 400×400㎛2보다 큰 소자가 소자 직렬 저항을 낮게 유지하기 위해서는 p-전극에 삽입되는 다수의 n-전극 핑거를 필요로 한다. 이상에서 보여진 바와 같이, 높은 광 발생 능력을 위한 소자는, 예를 들면, 400×400㎛2를 넘는 정도로 커야만 한다. 따라서, 이들 소자들은 간섭 n-전극 설계(an interposing n-electrode design)를 이용해야 한다. 이 설계는 n 및 p 전극이 서브마운트와의 접속 시 전기적인 격리를 유지하도록 되어야 하기 때문에, 역전된 구조에서는 중요한 의미를 갖는다.
역전된 설계에서는, 추출 효율을 향상시키기 위해서는 고 반사 전극 금속화물을 이용하는 것이 중요하다. 도 4는 역전된 다이 설계에 대한 LED 추출 효율 대 p-전극 흡광률을 통상의(에피텍시-사이드 업) 소자와 비교하여 도시한다. 도 4에 도시된 추출 효율은 LED 다이 구조(1×1mm2)의 광선 트레이스(ray-trace) 모델링에 의해서 결정되며, 모든 LED 재료의 측정된 광학적 속성을 포함한다. 모델링된 모든 역전된 소자는 사파이어 수퍼스트레이트를 채용하지만, 통상의 소자(비역전됨)는 사파이어 기판을 이용한다. p-전극 흡광률(x-축)은 관심 파장에서 p-전극에 인접한 Ⅲ족 질화물 에피 층 내의 광의 등방성 포인트 소스로부터의 조사를 가정한 경로 당 흡광 퍼센트로서 정의된다. p 전극은 p-n 접합부로 균일한 전류 주입을 제공하기 위하여 활성 영역 양단까지 거의 완전하게 뻗어있기 때문에 광 추출을 위한 지배적인 요인이 된다. 또한, 사파이어(n~1.8)와 Ⅲ족 질화물 에피텍셜 층(n~2.4) 간의 굴절률 차는 활성 영역으로부터 발생된 광의 대부분이 사파이어/Ⅲ족 질화물 인터페이스에서 전체적으로 내부에 반사되도록 한다. 이 도파로에서 트래핑된 광량은 활성 영역으로부터의 등방성 방출을 위해 전체 발생된 광의 ~cos((1.8/2.4)-1)=66% 이다. 이 광은 트래핑되어 도 5에 예시된 바와 같이 다이의 측면을 향하여 소자를 따라서 횡적으로 도파된다. 도 5는 종래의(에피텍시-업) 구조를 나타내는데, 도파 효과는 다이가 에피텍시-업 또는 역전되었는 가의 여부로 나타난다. 그러나, p-전극에 의한 흡수 때문에, 도파된 광의 대부분은 소자를 빠져나오기 전에 손실된다. 이러한 이유 때문에, 추출 효율은 도 4에 도시된 데이터에서 보여지는 바와 같이 p-전극 흡광률에 매우 민감하다. 이것은 특히 큰 면적, 예를 들면, 400×400㎛2를 넘는 다이에서 중요한데, 그 이유는 빠져나오기 전의 p-전극에서의 경로의 수가 매우 많기 때문이다. n 전극은 또한 광 손실 메카니즘이지만, 이것이 보다 작은 소자 영역에 걸쳐 있기 때문에 덜 중요하다.
도 4에 도시된 광선-트레이스 모델링은 Ni 및/또는 Au 전극을 갖는 역전된 다이 설계가 38 내지 47%(λ= 505nm)의 추출 효율을 제공함을 나타낸다. 반투명 NiAu 전극을 갖는 종래의 에피텍시-사이드-업 소자는 43%의 추출 효율을 갖는다. 그러므로, 역전 소자에서의 Ni 및/또는 Au p-전극은 종래의 설계에 비해서 크게 향상된 추출 효율을 제공하지 못한다.
그러나, Ag p-전극에서 역전된 다이는 종래의 소자에 비해 추출 효율에서 ~1.7배의 이득을 나타내었다. 도 4에서 명확히 나타낸 바와 같이, 종래의 소자 이상의 증가된 광 추출을 제공하기 위하여, 역전 소자에서의 p 전극 흡광률은 35%보다 작아야만 한다. 바람직하게, p 전극 흡광률은 25%보다 작다. 도 4가 505nm의 경우에 대하여 도시하였지만, 추출 효율 대 p-전극 흡광률의 경향은 사실상 파장과 무관하다. 반사율도 중요한 고려 대상이지만, 접촉 저항도 마찬가지로 중요하다는 점에도 유의해야 한다. p 전극에서의 열악한 접촉 저항은 도 3에서 설명한 바와 같이 지나치게 높은 직렬 저항을 가지며, 이에 따라 감소된 광 발생 능력을 갖는 소자를 초래할 수 있다. 350×350㎛2 소자에서, 통상의 직렬 저항은 ~30Ω이며, 이것은 4×10-2Ωcm2 정도의 소자 저항률에 대응한다. p 컨택트 저항률은 직렬 저항에 대한 영향력을 최소화하기 위하여 이보다 훨씬 작아야만 한다. 본 발명에서, p 특정 접촉 저항률은 4×10-2Ωcm2보다 작은 것이 바람직하다.
제조 공정에서 낮은 흡광률과 낮은 접촉 비저항의 조합을 Ⅲ족 질화물 소자에 대해서 구현하는 것은 어렵다. 예를 들면, Ag는 양호한 p-형 옴 접촉을 하여 상당히 반사성이 있지만, Ⅲ족 질화물 층과 열악한 접착을 하는 어려움이 있으며, 결정적인 소자 파손을 유발할 수 있는 습한 환경에서 일렉트로-마이그레이션(electro-migration)에 민감하게 되는 어려움을 겪게 된다. Al은 적당한 반사율을 갖지만, p-형 Ⅲ족 질화물 재료와의 양호한 옴 접촉을 하지 못하지만 다른 원소의 금속은 양호하게 흡광한다(가시 파장 계통에서 경로당 25%를 넘는 흡광률). 가능한 해결책으로는 전류 전파층으로서 역할하는 두꺼운 반사층과 함께 매우 얇은 반투명 옴 접촉부를 포함하는 다층 컨택트를 이용하는 것이 있다. 선택적 장벽층이 옴층과 반사층 사이에 포함된다. p-형 다층 컨택트의 일례로 Au/NiOx/Al이 있다. 이 금속화물 구조를 위한 통상적인 두께는 30/100/1500A이다. 마찬가지로, 적절한 n-형 GaN 다층 컨택트는 30/1500Å의 통상적인 두께를 갖는 Ti/Al이다.
p-전극 반사율은 추출 효율에서 지배적인 요인이기 때문에, 제조를 위한 설계 시에 절충되면 안된다. 역전된 Ⅲ족 질화물 LED의 온-웨이퍼(on-wafer) 테스팅이 불투명한 시트 금속화물로 인해 어려움이 있더라도, 이러한 테스팅 방법은 p 전극의 반사 특성을 반드시 열화시키지는 않는다. 예를 들면, 온-웨이퍼 테스팅 중에 광이 상측으로 빠져나가도록 p 전극에 삽입된 개구부 또는 반투명 영역은 사실상 p 전극 반사율을 감소시킴으로써 완성된 소자의 효율을 낮추는 작용을 할 뿐이다. p-컨택트 반사율을 절충시키지 않는 다른 방법이 이용되어야 한다.
본 발명은 광 추출을 증가시키면서 p-n 접합부에서 램프 패키지로의 열 저항을 감소시킴으로써, 최대 광 발생 능력을 갖는, 예를 들면, 400×400㎛2을 넘는 큰 면적의 고전력 LED를 제공한다. 이를 구현하기 위하여, 본 발명은 낮은 비저항, 불투명, 고 반사율의 p-전극을 채용하는 역전된 구조를 이용한다. 제 1 실시예는 도 6a-b에 도시된다.
도 6b에 도시된 단면도에서, 소자는 Ⅲ족 질화물 에피텍셜 헤테로 구조로서 각각 활성 영역(13)과 접촉하는 n-형의 비도핑된 층(11) 및 p-형 층(12)을 포함한다. Ⅲ족 질화물 층(11)은 투명 기판(10)에 선택적으로 부착된다. 수퍼스트레이트(10)는 Ⅲ족 질화물 층의 증착을 위한 성장 기판일 수 있다. 도 6a에 도시된 LED 다이의 저부 평면도에서, 대 면적의 소자(400×400㎛2를 넘음)는 소자 전체에 균일하게 전류를 전파시키기 위해 p-전극 금속화물(20) 사이에 삽입되는 n-전극(22) "핑거"를 필요로 한다. 수학식 3에 설명된 바와 같이, (낮은 도전율의 Ⅲ족 질화물 층을 극복하기 위해) 낮은 직렬 저항을 제공하며, 그에 따라 높은 최대 구동 전류를 제공하기 위하여 대 면적 장치에서 이러한 전극 구성이 필요하다. 따라서, 전체 광 발생 능력을 최대화하기 위하여 대 면적 소자에서 삽입된 n-전극 구조가 필요하다. 이 소자는 역전되어, 측벽뿐만 아니라 투명 수퍼스트레이트(10)를 통하여 광이 빠져 나오며, 고 반사율의 두꺼운 p-전극 금속화물(20)을 이용함으로써 양호한 추출 효과를 제공할 수 있게 된다. p-전극의 반사율은 LED 방출 파장의 흡광률이 상술한 바와 같이 경로당 25%보다 작도록 하면 된다. 전극 금속화물은 상호접속부(60)를 통하여 서브마운트 기판(50) 상의 서브마운트 전극(52)과 접속된다. 이 상호접속부는 LED와 서브마운트 사이에 전기적 접촉을 시키면서, 동작 중에는 LED로부터 열 제거를 위한 열 통로를 제공하게 된다. 예시된 실시예에서는 솔더를 가리키지만, 상호접속부는 기초 금속, 금속 합금, 반도체 금속 합금, 솔더, 열적으로 그리고 전기적으로 도전성인 페이스트 또는 화합물(예를 들면, 에폭시), LED 다이와 서브마운트 사이에서의 상이한 금속들 간의 공융(eutectic) 결합물(예를 들면, Pd-In-Pd), Au 스터드-범프 또는 솔더 범프로 이루어질 수 있다.
상호접속부는 도전성 인터페이스(41, 54)를 통하여 LED와 서브마운트에 접착된다. 솔더가 상호접속부로서 이용되면, 도전성 인터페이스는 가용성(wettable) 금속이다. 애플리케이션 공정에서는 초기에 상호접속부 두께 및 면적을 결정한다. 일 적용 기술로서 페이스트가 서브마운트 웨이퍼 또는 LED 상의 영역을 선택하도록 도포되는 스크린 프린팅 공정이 있다. 다른 기술로서는 전자 플레이팅, 리프트 오프(lift-off) 및 리플로우가 있다. 솔더를 상호접속부로서 이용하는 일 실시예에서, 최종적인 상호접속 두께 및 면적은 LED 다이 및 서브마운트 상의 가용성 금속(41)과 솔더량에 의해 결정된다. LED 상의 솔더링가능 영역은 웨팅(wetting) 금속의 패터닝, 또는 LED 다이 상에 제공된 패턴닝된 유전 페시베이션 층(42) 내의 비아(vias)를 통하여 규정된다. 유전 페시베이션 층(42)은 p와 n 전극 사이의 전기적 절연층 역할을하며, 솔더 층(41)이 p와 n 전극 양단 간에 뻗어있기 때문에 필요하게 된다. 서브마운트 상의 솔더링가능 영역은 마찬가지로 솔더링가능 금속(54)을 패터닝함으로써 규정된다. 다른 실시예에서, 금속화물(54)의 가용성 영역은 패터닝된 유전층에 의해서 규정된다. 솔더링가능 금속층(55)의 제 2 세트는 패키지와의 접착을 위해 서브마운트의 뒤에 증착될 수 있다. 선택적으로 적절한 솔더가 서브마운트의 뒤에 직접 증착될 수 있다. LED와 서브마운트 사이의 소정의 언더필 재료(underfill material)의 열 전도율은, 예를 들면, 2.0W/mK 미만 정도로 매우 낮기 때문에, 접합부 대 패키지 열 저항은 다이/서브마운트 솔더 조인트, 서브마운트 재료 및 기하학 구조에 크게 영향을 받는다. p-전극 금속화물에서의 히트 발생 및 1차원적 흐름을 가정하고, 얇은 층 및 서브마운트 패키지 솔더 조인트의 열 저항을 무시하면, 접합부 대 패키지 열 저항은 다음과 같이 구해진다.
Figure 112001020955916-pct00010
(유전체는 무시함)
여기서, ts 및 tsm은 두께이고, ρs 및 ρsm은 솔더 및 서브마운트 각각의 열 전도율이고, As는 솔더의 전체 단면적이다. 수학식 6에 나타낸 바와 같이, 솔더 면적 As'는 열 저항을 제어한다. 그러므로, LED 다이의 전체 표면을 솔더로 도포하는 것이 바람직하다. 이것은 LED의 p와 n 전극 영역 사이에 전기적 격리가 필요하므로 불가능하다. 또한, n과 p 솔더링가능한 금속 사이의 갭의 폭은 서브마운트에 다이를 접착할 때의 허용오차를 고려해야 한다. 그렇지만, 도 6a에서의 실시예는 ~85%의 솔더 범위(p 전극 영역(20)에 대한 솔더링가능 금속 영역(41)의 비율로서 규정됨)를 제공한다.
도 6a-b에 보인 다른 실시예는 p 전극(20)의 일부를 포함하며, n 전극(22)의 하부로 뻗어있는 시트 반사기(a sheet reflector)를 포함한다. 금속간 유전체는 시트 반사기와 n-전극 영역 사이에 형성된다. 금속간 유전체는 상기 영역에서의 n과 p 전극 사이에 전기적 격리부를 제공한다. n 전극의 다른 부분은 유전체로 도포되지 않아서 서브마운트와 전기적으로 접속시킬 수 있다. 본 실시예에는 광을 상측으로 반사시키는 도 6a-b에 도시된 실시예와 달리 LED 금속화물 내의 갭을 통해서 하측으로 광이 누설하는 것을 감소시킨다.
LED와 서브마운트 간의 상호접속부는 솔더가 솔더 합금의 고체 온도보다 높은 온도에서 리플로우 오븐에 배치될 때 이루어진다. 리플로우 중, 캐필러리(capillary)력 및 표면 장력은 솔더링가능 금속 영역을 솔더 시트에 정렬시키는 경향을 갖는다. 이로서 LED 다이를 서브마운트 웨이퍼에 자기-재정렬시킬 수 있다. 이 자기 재정렬은 고속 다이 접착 기기를 이용하여 이루어져서, 속도에 대하여 초기 다이 접착 정밀도를 트레이드 오프하도록 한다. 또한, 각 p 및 n 솔더 시트를 다수의 시트에 분배하면, 자기 재정렬을 향상시킬 수 있다. 도 7에서, 실시예는 p 및 n 솔더 패드(41)를 쌍으로 보여준다. 솔더 시트들 간의 갭은 다이 접착 기기의 정밀도에 의해 결정된다. 도 6a의 실시예는 y 방향에서 보다 나은 자기 재정렬 특성을 갖지만, 도 7의 실시예는 x 및 y 방향에서 우수한 자기 재정렬 특성을 갖는다.
도 8에서, 다른 실시예는 솔더링가능 금속(41)을 동일한 면적의 솔더 "바(bars)"로서 나타낸다. 이 설계는 리플로우 중 솔더링가능 금속의 균일한 웨팅과 함께 양호한 자기 재정렬을 시키는 이점을 갖는다. 균일한 웨팅은 다이와 서브마운트 사이에 가해진 힘이 솔더 웨팅 면적에 비례하기 때문에 발생한다. 균일한 웨팅은 동일한 면적의 영역으로 구성된 가용성 금속 패턴을 이용함으로써 구현된다. 균일한 웨팅은 리플로우 및 후속하는 냉각 중 LED가 기울어지는 것을 방지한다. 평면 LED 접착 공정을 유지하는 것은 LED 다이가, 예를 들면, LED 다이 일부가 서브마운트 상의 금속화된 영역에 아주 근접해 있는 경우 발생하는 p-n 접합의 단축 같은 메카니즘을 보다 적게 겪도록 함을 의미한다. 또한, 기울어지지 않은 LED 다이 지향성은 LED 램프 또는 시스템에서의 다른 광 요소와의 향상된 광 커플링을 제공한다.
도 9에서, 또 다른 실시예는 솔더 "범프"용 패드로 변화된 n 영역 솔더링가능 금속을 보여준다. 웨이퍼 제조 공정은 n과 p 전극 사이의 격리부가 n 솔더 패 드 근방에서 더 이상 필요없으며, 따라서 유전 패시베이션 층(42)에 대한 필요성이 없어지기 때문에 간소화된다. 솔더 범프 제조는 산업 표준 실시를 통해 이루어져서 n 전극에서의 솔더 접속부가 양호하게 제조 기술을 통해 제공될 것이다.
다른 실시예와 도 10a 및 10b에 각각 도시된 평면도 및 단면도에서, 전체 솔더 접착 인터페이스는 범프용 솔더 패드에 의해 제공된다. 열 저항을 최소화하기 위하여, 범프의 수는 최종 단면 솔더 조인트 면적을 증가시키고, 최종 솔더 두께는 최소화시키도록 최대화된다. 범프의 수는 주어진 범프 직경에 대하여 솔더 범프 피치를 제한하는 솔더 범프 형성 기술 수준에 의해서 정해진다. 통상적인 피치는 100㎛ 직경의 범프에서는 200㎛이다. 1mm2의 다이에 대하여 5 행의 100㎛ 직경의 범프가 가능하다. 도 10a에서, 한 행에 n 패드마다 2개의 범프가 있다. n-전극 핑거는 p-전극 금속화물을 따르는 범프 행의 수를 4개로 제한한다. 이러한 설계에서, 솔더 영역 단면은 p-전극 면적의 적어도 15%로 유지된다. 솔더 영역 범위는 각 범프에 필요한 작은 비아 이상으로 가용성 금속 표면 영역을 확장시킴으로써 증가될 수 있다. 예를 들면, LED 다이 상의 가용성 금속 패턴은 도 8에 도시된 바들로 구성될 수 있지만, 서브마운트 상의 솔더 범프는 아직까지 p-전극에 대해서는 4×4 어레이, n-전극에 대해서는 2개의 형태로 남아 있는다. 도 11a 및 11b는 본 실시예의 단면도를 나타낸다. 도 11a는 LED 다이 상의 솔더 패드(41)용의 패터닝된 유전체(42) 내에 비아를 포함한 일 실시예를 보여준다. 마찬가지로, 패터닝된 유전체(53)에는 서브마운트 상의 솔더 패드(54)용의 비아가 제공된다. 도 11b에 도시된 실시예에서, LED 다이 상의 솔더링가능 금속(41)은 솔더가 퍼져서 이들의 각 직경보다 훨씬 큰 영역을 웨팅하도록 하기 위하여 솔더 범프보다 크게 만들어진다. 이것은 도 11a에서의 각 범프의 합을 넘는 솔더 영역 범위를 초래한다. 또한, 솔더 두께는 효과적으로 감소된다. 이러한 효과들 모두는 솔더 접합부의 열 저항을 감소시키고, LED 다이가 광 출력을 증가시키기 위하여 높은 전류 밀도로 구동되도록 할 수 있다.
또한, 도 12a-b에 도시된 서브마운트와의 우수한 열 컨택트를 소자에 제공하기 위하여, LED 상의 가용성 금속 패턴과 매칭되는 범프와는 다른 임의의 형태로 솔더를 형성할 수도 있다. 도 12a는 LED 하부의 평면도를 보여준다. 솔더링가능 금속(41)은 p-전극(20) 및 n-전극(22) 금속화물 상에 패터닝되어 리플로우 중 솔더의 웨팅 영역을 규정한다. 이와는 달리, 웨팅 영역은 도 6-8에 도시된 바와 같이 유전체 페시베이션 층(42)에 의해 규정될 수도 있다. 도 12b는 서브마운트의 평면도를 나타낸다. 측면 서브마운트 기하학 구조는 임의적이지만, 6각형의 설계가 도시된다. 서브마운트는, 예를 들면, Si의 기판(50)을 포함한다. 예를 들면, SiO2인 선택적 유전층(51)은 LED 다이와 서브마운트 기판 사이의 전기적 격리부를 위해 포함될 수 있다. 이와 달리, 서브마운트 기판은 이 서브마운트 기판 내에 제조된 전자 회로와의 집적을 위해 LED 다이와 전기적으로 접속될 수 있다. 예를 들면, Ag 또는 Al 같은 금속화물(52)은 LED 다이로부터 하측으로의 발광뿐만 아니라 와이어본딩을 위한 반사기로서 제공된다. 금속화물(52)에서의 브레이크는 부착 후에 LED 다이의 p와 n 영역을 전기적으로 격리시킨다. 솔더링가능 금속(54)은 와이어본드 금속화물(52)의 상부에 패터닝되어 리플로우 중 솔더용의 웨팅 영역을 규정한다. 이들 패턴은 LED 다이 상의 솔더링가능 금속화물(41)의 패턴과 매치한다. LED 다이에 관해서는, 서브마운트 상의 웨팅 영역이 도 10b에 도시된 바와 같이 유전체 페시베이션 층(53)에 의해서 규정될 수 있다. 솔더 재료(60)는 서브마운트 솔더링가능 금속화물(54) 상에 증착된다. 이와 달리, 솔더 재료(60)는 LED 다이 상에 증착될 수도 있다. 솔더의 에지는 솔더링가능 금속 패턴(54)의 에지로부터 약간 리세스될 수 있다. 웨팅 영역(41, 54)과 솔더 패턴(60)에 의해 규정된 솔더 레이아웃에 관한 제어는 솔더 애플리케이션 공정에 좌우된다. 가능한한 많은 p-전극(20)이 리플로우 후에 솔더로 피복되는 것이 바람직하다. 도 12a-b에서의 웨팅 영역은 솔더로 p-전극(20)의 66% 범위를 덮는다. 도 12a-b의 솔더 레이아웃이 바로 구성되어 있지만, 물론 임의의 패턴이 가능하며, p-전극의 솔더 영역 범위의 추가적인 증가도 가능하다.
LED와 서브마운트 사이의 적절한 상호접속부로 LED의 최대 동작 온도를 통상적으로 최대 비율인 130℃를 넘도록 증가시킬 수 있다. 이로서 상호접속부가 130℃보다 높은 온도에서 열적으로 안정하게 된다. 따라서, 솔더의 경우, 이 인터페이스를 위하여 예를 들면, 95/5 Pb/Sn, AuSn, AuSi 및 AlSi 같은 고온 솔더를 이용하는 것이 바람직하다. 고온 상호접속부는 LED의 최대 접합 온도를 상승시켜서, 최대 구동 전류 및 이에 따른 광 발생 능력을 크게 증가시키게 된다.
솔더 리플로우 중 p 전극의 무결성을 유지하는 것이 중요하다. 즉, 이 층의 반사율 및 컨택트 저항은 솔더링가능 금속층 또는 솔더 자체의 존재에 의해서 열화되어서는 안된다. 이러한 열화는 p 전극과 솔더링가능 금속층 간의 금속 상호혼합에 의해서 또는 층박리(delamination) 같은 응력 유도 효과(strain-induced effect)에 의해서 유발될 수 있다. 이러한 이유 때문에, p 전극과 솔더링가능 금속 사이에 장벽층을 제공할 필요가 있다. 적절한 장벽층은 Ni, Cr, Cu 및 Ti를 포함할 수 있지만 이들에 한정되지 않는다.
큰 치수의 LED 다이에서, LED 다이, 서브마운트 및 케이스 사이의 열 팽창 계수(CTE)의 차는 열 순환 스트레스 조건 하에서 LED/서브마운트 부착 인터페이스에서의 약화 및 결과적인 불량을 일으키게 된다. 이러한 CTE 문제는 대부분 작은 시트(또는 바아 또는 범프)보다 큰 시트 솔더 부착 설계 중에 발생하게 된다. 따라서, 작은 솔더 형태가 큰 LED 다이 부착을 위한 바람직한 방법일 것이다. 또한, 두꺼운 솔더 시트 또는 큰 솔더 범프는 LED와 서브마운트 사이에 더 많은 순응성을 제공하여 약화의 위험을 감소할 수 있다. 여기서, 열 저항 최소화와 CTE 문제의 발생간의 트레이드오프는 주어진 LED 다이 사이즈에 대한 최적의 솔더 부착 설계를 초래한다. 1mm2 다이 및 15% 솔더 영역 범위에서, 솔더 두께는 온도 순환 스트레스 조건 중에서 약화를 일으키지 않으면서 20㎛ 정도로 매우 작을 수 있다.
LED의 광 추출은 Ⅲ족 질화물 헤테로 구조의 인터페이스들 중 하나에 텍스처된(textured) 표면을 제공함으로써 증가될 수 있다. 이 텍스처링은 랜덤하게 또는 순서적으로 이루어질 수 있다. 이것은 도 13a-c에 예시된다. 도 13a는 사파이어 수퍼스트레이트를 채용한 역전된 소자를 도시한다. 사파이어 수퍼스트레이트와 Ⅲ족 질화물 에피텍셜 층 간의 큰 굴절률 불일치(n~0.6)는 활성 영역으로부터 발생된 광의 대부분이 사파이어/Ⅲ족 질화물 인터페이스에서 전체적으로 내부 반사되도록 한다. 이러한 광은 다이의 측면을 향하여 소자를 횡적으로 따라서 트래핑되어 도파된다. 그러나, Ⅲ족 질화물 에피 층과 전극에 존재하는 많은 손실 메카니즘 때문에, 도파된 광의 대부분이 소자를 빠져나오기 전에 손실된다. 도 13b에서, Ⅲ족 질화물 헤테로 구조와 사파이어 수퍼스트레이트 사이의 인터페이스는 Ⅲ족 질화물 층 밖으로 광이 분산시키기 위하여 텍스처된다. 이로서 헤테로 구조 내에서의 평균 광자 경로 길이를 줄이며, 내부 흡수 효과를 줄일 수 있어서, 광 추출을 향상시킨다. Ⅲ족 질화물 헤테로 구조의 하부 표면, 또는 헤테로 구조 내의 인터페이스들중 하나를 텍스처링함으로써 유사한 효과가 구현될 수 있다. 다중 인터페이스들이 광 추출의 추가적인 증가를 위하여 조합하여 텍스처될 수 있다.
다른 실시예에서, 광 추출은 사파이어(n~1.8)보다 Ⅲ족 질화물 층(n~2.4)에 더 가까운 인덱스 매칭을 하는 고 굴절률(HRI)(n>1.8) 수퍼스트레이트를 포함하는 역전된 다이 구성을 제공함으로써 향상된다. 광 발생 영역을 조성하는 Ⅲ족 질화물 층과의 더 가까운 인덱스 매칭으로 더 많은 광이 두꺼운 수퍼스트레이트와 커플링될 수 있고, Ⅲ족 질화물 에피텍셜 층 내와 주위에 존재하는 많은 손실 메카니즘들 중 하나에서 흡광되기 전에 광이 주위로 빠져나가도록 할 수 있다. 도 13c는 이러한 일 실시예를 예시하는데, 여기서는 SiC 수퍼스트레이트가 이용된다. SiC의 굴절률은 ~2.6이고, 사파이어보다는 GaN에 훨씬 더 가까이 매칭된다. 따라서, 전체 내부 반사 확률은 거의 없으며, 그 결과 Ⅲ족 질화물 층 내에 도파로가 형성되지 않는다. 사실상 활성 영역으로부터 발생된 모든 광은 수퍼스트레이트에 커플링되어, 5개의 노출된 수퍼스트레이트 표면들 중 하나를 통하여 빠져나갈 확률이 높다. HRI 수퍼스트레이트로도 Ⅲ족 질화물 헤테로 구조의 하나 이상의 인터페이스를 텍스처링함으로써 더 향상된 광 추출을 얻을 수 있다.
HRI 수퍼스트레이트의 완전한 이점을 끌어내기 위하여, 수퍼스트레이트는 거의 흡수를 하지 않는 실질적으로 투명한 것이어야 한다. 따라서, SiC의 경우 수퍼스트레이트는 얇게 도핑되거나 또는 전혀 도핑되지 않아야 하며, 이 성장 방법은 상대적으로 불순물이 없는 수퍼스트레이트를 제공하여 LED 소자에 매우 낮은 손실의 광학적 윈도우를 제공해야 한다. 6H SiC는 비저항이 0.5Ωcm보다 큰 경우에 일반적이다. SiC에서의 흡수 손실의 영향은 도 14에서 정량화되며, 여기서 추출 효율(사파이어 수퍼스트레이트를 이용한 소자로 표준화함)은 SiC 수퍼스트레이트 내에 분포된 손실(cm-1 단위의 흡광률)의 함수로서 도시된다. 이러한 결과는 LED 소자 구조의 광선 트레이스 모델링에 의해서 얻어진다. 3가지 다른 두께의 SiC가 도시된다. ~100㎛ 두께의 SiC 수퍼스트레이트에서, 흡광률은 3cm-1보다 낮아야 한다. 보다 두꺼운 기판에서, 흡광률은 더 낮아야 한다. 무손실 SiC 수퍼스트레이트의 경우, 추출 효율 이득은 본 발명의 이전의 실시예들보다 1.2배 크다.
Ⅲ족 질화물 LED의 광 추출 효율을 향상시키는 데 적합한 많은 HRI 수퍼스트레이트가 있다. SiC와 더불어 많은 다른 폴리타입(2H, 4H, 6H, c- 및 a-축의 양 축, 3C 등)으로 ZnS, ZnSe, YAG 또는 ZnO 같은 다른 재료가 이용될 수 있다. HRI 수퍼스트레이트는 Ⅲ족 질화물 에피 층용의 성장 기판으로 역할하거나, 또는 본딩 또는 제 2 성장 단계에 의해 Ⅲ족 질화물 에피 층에 부착될 수 있다.
추출 효율의 큰 이점은 Ⅲ족 질화물 헤테로 구조 상이나 구조 내의 HRI 수퍼스트레이트의 하나 이상의 면들에 광-랜더마이징 표면(a light-randomizing surfaces)을 제공함으로써 얻을 수 있다. 이러한 표면은 본래 소잉(sawing)에 의해서 소자 측벽 상에 제공되거나, 또는 예를 들면, 에칭 같은 다른 수단에 의해서 구현될 수 있다. 또한, 수퍼스트레이트는 크람스(Krames) 등에 의한 「Appl. Phvs. Lett. 75, pp. 2365-2367」에 개시된 바와 같이 향상된 추출 효율을 제공하기 위한 형태로 될 수도 있다. 이러한 일 형태는 역전된 피라미드 설계로서, 수퍼스트레이트의 상부 표면은 그 하부 표면보다 큰 표면 영역을 갖을 수 있다. 이 실시예는 도 15에 예시된다.
서브마운트는 기능성을 제공하고, 성능에 영향을 미칠 수 있다. 서브마운트 재료는 LED로부터 열 제거를 위한 열 경로 내에 있기 때문에 높은 열 전도율을 가져야 한다. 적절한 재료로는 Si, A1N 또는 BeO가 있다. 서브마운트는 열 저항을 감소시키기 위하여 상대적으로 얇아야 한다. 예를 들면, Si 서브마운트는 250㎛보다 작아야 한다. Si는 ~100W/mK의 양호한 열 전도률 및 전자 집적을 위한 능력을 갖기 때문에 서브마운트 재료로서 좋다. 서브마운트는 LED와 패키지 사이에 전기적 격리부를 제공한다. 이 경우, 패키지 리드로의 애노드와 캐소드용의 2개의 접속부가 서브마운트의 상부 표면 상에 필요하다. 또한, 패키지의 전기적 절연이 필요없으며, 서브마운트가 도전성이 있다면, 하나의 전극이 서브마운트를 거쳐 패키지와 접촉될 수 있다. 이 때에는 서브마운트의 상부로부터 대향하는 리드까지 하나의 접속부만이 필요하게 된다. 서브마운트의 상부 표면 금속화물은 와이어본드 가능하거나 또는 반사성이 있어서, 하측으로 이동하는 광을 상측으로 고 효율로 바꿀 수 있다. 그러므로, Ag 및 Al은 서브마운트 상부 표면 금속화물용으로의 적합한 선택이다.
서브마운트 최상부의 반사 금속화물의 반사도(specularity)와 함께 서브마운트의 형상은 LED의 외견상의 소스 크기에 영향을 미쳐서 LED 조명 시스템에서의 광학계에 영향을 줄 수 있다. 대부분의 LED는 다이로부터 주로 횡방향으로 방출되는 광을 하측으로 그리고 유용한 방사 패턴 내로 바꾸기 위한 반사컵을 필요로 한다. 이 반사컵이 커질수록, 주렌즈와 소정의 부렌즈도 커져야 한다. 광학계 비용은 필요한 재료의 양에 비례하기 때문에, 반사컵 반경을 최소화하는 것이 바람직하다. 서브마운트를 구비하면 LED 다이의 사이즈를 효과적으로 증가시킬 수 있는데, 이는 와이어본드 접속을 위해 별도의 공간을 필요로 하기 때문이다. 통상적인 와이어본드 허용 오차는 신뢰할 수 있는 와이어본딩을 위해 ~400㎛의 재료가 LED 다이를 넘어 연장할 것을 요구 한다. 또한, 서브마운트 웨이퍼를 인접 LED 다이 간에 100㎛의 공간으로 다이싱할 필요가 있다. 이들 허용요차로 LED 다이 사이즈의 상당히 효과적인 증가를 할 수 있다. 예를 들면, 1×1mm2 LED 다이는 서브마운트를 위해 직사각형 기하학 구조를 이용하는 1.8×1.1mm2 면적을 필요로 한다. 이 서브마운트 의 최대 범위는 반사컵의 직경에 대한 하한인 (1.82+1.12)1/2 = 2.11mm와 같은 대각선이다. 대신에, 서브마운트가 디스크로서 성형되면, 서브마운트의 최대 범위는 1.8mm에 불과하다. 따라서, 디스크 형상의 서브마운트는 반사컵 직경의 큰 감소를 허용한다. 원형의 절단은 제조상 어려움이 있기 때문에, 원형 디스크에 가까운 다른 기하학적 형상이 바람직하다. 예를 들면, 6각형 서브마운트가 다중-경로 소잉(2개 대신에 3개 경로)에 의해서 제조될 수 있으며, 정방형 또는 직사각형의 서브마운트에 비해 바람직하다. 이들 개념은 도 16에 예시된다. 서브마운트 상부의 반사 금속화물은 LED 다이보다 큰 서브마운트 면에 가상 소스를 만들지 않도록 가능한 한 반사체이어야 한다. LED 다이보다 큰 가상 소스 사이즈는 LED의 방사 패턴 상에 악영향을 미칠 수 있어서, 이를 수정하기 위해 더 큰 광학계를 필요로 한다.
도 6b, 9b 및 12b에 도시된 서브마운트는 LED 내에 전자적 기능성을 허용한다. Ⅲ족 질화물 소자는 정전기 방전(ESD) 피해를 받을 수 있어서, 엔틀(Antle) 등에 의한 미국 특허 제 5,941,501 호에 개시된 바와 같이 LED와 전기적으로 접속된 전력 분류 소자(a power shunting element)에 의해 보호받을 수 있다. 본 발명에서, Si 서브마운트에는 집적된 ESD 보호를 위한 회로가 내장될 수 있다. 예를 들면, 제너 다이오드 같은 보호 회로는 LED 다이와 병렬로 접속된다. 이와 달리, 백-투-백 제너 다이오드(back-to-back Zener diodes)는 LED 다이와 병렬로 제조되어, LED가 교류 전류워에 의해 구동되도록 한다. 예를 들면, 광 출력을 모니터링 하기 위한 광검출기, 또는 전류 및/또는 전압을 모니터링하기 위한 저항 같은 다른 전자 소자가 서브마운트 내에 포함될 수 있다. 이러한 소자들은 집적된 시스템이 일정한 광 출력 동작을 유지하기 위한 폐루프 피드백 제어를 제공하도록 한다.
서브마운트는 도 17a에 도시된 바와 같이 모놀리딕(monolithic) 구조로 다수의 직렬 상호접속된 발광 다이오드에 기초하여 LED에 제공된다. 이 조립체는 Ⅲ족 질화물 재료를 제거하여 이들간에 트랜치(80)를 형성하도록 에칭을 통해 전기적으로 격리된 4개의 직렬 접속된 LED를 갖는다. 이 에칭은 적어도 비도핑된 Ⅲ족 질화물 층으로 계속된다. 전기적 상호접속부는 서브마운트(도시되지 않음) 상에 레이아웃된 금속 트레이스(81)에 의해서 제공된다. 솔더 금속화물은 다이오드가 솔더를 통해서 서브마운트 금속 트레이스와 전기적으로 접속되도록 설계된다. 그 결과의 소자는 도 17b에 도시된 전기적 회로에 의해 표시될 수 있다. 따라서, 이 소자는 동일한 활성 접합 영역의 종래의 LED보다 4배 전압 및 4배 작은 전류에서 동작한다. 예를 들면, 1mm2의 종래의 Ⅲ족 질화물 LED가 3.0V 및 350mA에서 동작할 수 있다. 도 17a에 도시된 바와 같이 4개의 직렬 상호접속된 LED로 분배된 이 동일한 활성 접합 영역은 12.0V 및 87.5mA에서 동작하는 소자를 제공한다. 이와 같은 고 전압, 저 전류 동작으로 LED용의 전자 구동 회로에 대한 요구를 낮출 수 있다. 사실상, 전자 구동 회로는 고 전압에서 보다 고 효율로 동작할 수 있어서, LED 조명 시스템의 전체 효율을 향상시킬 수 있다. 본 실시예의 모놀리딕 소자는 개개의 LED 다이를 직렬로 부착하는 종래의 방법보다 바람직하다. 종래의 방법에 서는, LED 다이가 점유하는 전체 면적이 다이 부착 기기에 필요한 허용오차 때문에 증가된다. 이 때문에 전체 LED의 광학적 소스 사이즈를 바람직하지 않게 증가시키게 되고, 이어서 LED 시스템에서의 광 사이즈의 증가를 필요로 하게 된다. 바람직한 실시예에서, 다이오드는 전기적 절연을 위한 트렌치 에칭에 의해서 허용됨에 따라 더 밀접하게 이격될 수 있다. 트렌치 폭은 수 마이크론 정도로 작을 수 있어서, 본 실시예에서의 다이오드 패킹 밀도가 매우 높게 된다. 도 18에 도시된 바와 같이, 4개의 1mm2 LED 다이가 모놀리딕적으로 제조되어 단일 수퍼스트레이트 및 서브마운트를 공유하게 된다. 서브마운트 상의 금속 트레이스(81)는 4개의 LED와 직렬로 전기적 접속된다. 각 1mm2의 LED가 3V에서 정상 동작하므로, 도 18에서의 4개의 직렬 접속된 LED 모듈은 12V에서 동작한다. 서브마운트 설계는 모듈의 효율적인 광 소스 사이즈를 줄이기 위해 6각형으로 한다.
트레이스 금속화물(81)은 외부 접속을 위한 와이어본딩에 이용되며, 예를 들면, Ag 또는 Al의 반사 금속화물으로 구성된다.
광 추출 효율은 고 반사율의 p-전극 근방에 활성 영역층을 배치함으로써 더 향상될 수 있다. 활성 영역의 중심이 반사적인 p-전극으로부터 재료 내의 대략 홀수 배의 1/4-광파장(~λn/4) 이내로 오게 되면, 하방향 및 상방향으로 전달되는 광의 구조적인 간섭이 우선적으로 상방향으로 전력을 방출하는 방사 패턴을 초래한다. 이러한 향상은 Ⅲ족 질화물/기판에 수직으로 가까운 방향에서 나타나며, Ⅲ족 질화물 에피 층으로 되돌아가는 전체 내부 반사를 받지 않는다. 이와는 달리, p-전극 반사기에 약간 가까운(또는, 반사기로부터 먼) 활성 영역으로 이동시킴으로써 공명 상태(resonance condition)의 약간의 조율(slight detuning)로 모든 방향에서 전체 플럭스에 대한 광 추출 향상을 최적화시키는 것이 바람직할 수 있다. 대부분의 애플리케이션에서의 최대 효율을 위해서, 활성 영역과 p-전극 간의 거리는 하나의 1/4 파장으로 근접시켜야 한다.
도 19는 LED 다이를 제조하기 위한 공정 흐름도를 예시한다. 단계(91)에서, Ⅲ족 질화물 헤테로 구조는 성장 기판 상에 증착된다. 단계(92)에서, 컨택트는 필요하다면 에칭을 통해 Ⅲ족 질화물 헤테로 구조에 도포된다. p-컨택트는 불투명체로서, p-형 층과 전기적으로 접속되며, n-컨택트는 n-형 층과 전기적으로 접속된다. 선택적으로 단계(93 및 94)에서는, 금속간 유전체가 n-컨택트가 p-컨택트에 삽입되는 영역 내의 적어도 n-접촉부 상에 도포되고, 시트 반사기가 각각 피복된다. 단계(95)에서, 선택적인 장벽층이 솔더로부터 컨택트 및 반사기를 보호하기 위하여 도포된다. 단계(96)에서, 솔더링가능 금속이 도포된다. 선택적인 단계(97)에서, 솔더링가능 금속이 패터닝된다. 단계(98)에서, 유전체는 솔더링가능 영역을 규정하기 위하여 도포된다. 단계(99)에서, 유전체가 패터닝된다. LED 다이는 단계(97) 또는 단계(99) 후에 서브마운트에 부착될 수 있다.
도 20은 LED를 서브마운트에 부착하기 위한 공정 흐름도를 예시한다. 단계( 100)에서, 솔더는 서브마운트 웨이퍼에 도포된다. 단계(101)에서, 조인트는 LED 다이와 서브마운트 사이에 형성된다. 선택적인 단계(102)에서, 언더필은 LED 다이와 서브마운트 사이에 분배된다. 단계(103)에서, 서브마운트 웨이퍼는 분리된다. 단계(104)에서, 다이와 서브마운트는 패키지에 부착된다.
이와 달리, 단계(105)는 단계(100, 101 및 102)를 대신할 수도 있다. 단계(105)에서, 솔더는 LED에 도포된다. 단계(106)에서, 조인트는 LED 다이와 서브마운트 웨이퍼 사이에 형성된다. 선택적인 단계(107)에서, 언더필은 LED 다이와 서브마운트 사이에 분배된다.

Claims (26)

  1. 역전 발광 소자(an inverted light emitting device)를 제조하는 방법에 있어서,
    성장 구조물(a growth structure)(10) 상에 Ⅲ족 질화물 헤테로 구조물(a Ⅲ-nitride heterostructure)(11, 12, 13)을 증착하는 단계와,
    반사층과 함께 반투명 옴 접촉층(a semi-transparent ohmic contact layer)을 포함하는 다층의 컨택트인 p 전극(20) 및 n 전극(22)을 상기 Ⅲ족 질화물 헤테로 구조물의 동일한 측에 전기적으로 접속하는 단계와,
    상기 p 전극(20) 및 상기 n 전극(22)에 서브마운트(submount)를 부착하는 단계를 순서대로 포함하되,
    상기 방법은,
    상기 n 전극(22)이 상기 p 전극(20) 사이에 삽입되는 핑거(fingers)를 포함하는 것을 특징으로 하는
    역전 발광 소자 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 부착하는 단계는,
    솔더를 상기 Ⅲ족 질화물 헤테로 구조물에 도포하는 단계와,
    서브마운트 웨이퍼를 다이싱하는 단계와,
    상기 서브마운트를 패키지에 부착하는 단계와,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 조인트(joint)를 형성하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 언더필(underfill)(107)을 디스펜싱(dispensing)하는 단계를 더 포함하는
    역전 발광 소자 제조 방법.
  8. 제 6 항에 있어서,
    상기 조인트를 형성하는 단계는,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 공융 접합부(eutectic bond)를 형성하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  9. 제 6 항에 있어서,
    상기 조인트를 형성하는 단계는,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 솔더 조인트(solder joint)를 형성하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  10. 제 1 항에 있어서,
    상기 n 전극상에 금속간 유전체(intermatal dielectric)를 도포하여, 상기 p 전극으로부터 상기 n 전극을 격리시키는 단계와,
    상기 유전체상에 시트 반사기(sheet reflector)를 적용하는 단계를 더 포함하는
    역전 발광 소자 제조 방법.
  11. 제 1 항에 있어서,
    상기 부착하는 단계는,
    솔더링가능 금속(solderable metals)을 상기 Ⅲ족 질화물 헤테로 구조물에 도포하는 단계와,
    상기 솔더링가능 금속을 패터닝하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  12. 제 1 항에 있어서,
    상기 다층의 p 전극 컨택트(20)는 4×10-2Ωcm2보다 작은 고유(specific) 접촉 저항을 갖는
    역전 발광 소자 제조 방법.
  13. 제 1 항에 있어서,
    상기 부착하는 단계는,
    솔더링가능 금속을 상기 Ⅲ족 질화물 헤테로 구조물에 도포하는 단계와,
    솔더링가능 영역을 규정하기 위해 유전체를 도포하는 단계와,
    상기 유전체를 패터닝하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  14. 제 1 항에 있어서,
    상기 다층의 p 전극 컨택트(20)의 광 흡수가 경로 당 35%보다 작은
    역전 발광 소자 제조 방법.
  15. 제 1 항 또는 제 14 항에 있어서,
    상기 서브마운트를 부착하는 단계는,
    상호접속부(60)를 서브마운트 웨이퍼에 적용하는 단계와,
    상기 p 및 n 전극(20, 22)과 상기 상호접속부(60) 사이에 조인트를 형성하는 단계와,
    서브마운트를 형성하기 위해 상기 서브마운트 웨이퍼를 다이싱(dicing)하는 단계와,
    상기 서브마운트를 패키지에 부착하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  16. 제 15 항에 있어서,
    상기 p 전극(20) 및 상기 n 전극(22)에 서브마운트를 부착하는 단계는,
    상기 서브마운트 웨이퍼를 다이싱하는 단계 전에 상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 웨이퍼 사이에 언더필(102)을 디스펜싱(dispensing)하는 단계를 더 포함하는
    역전 발광 소자 제조 방법.
  17. 제 15 항에 있어서,
    상기 조인트를 형성하는 단계는,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 공융 접합부를 형성하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  18. 제 15 항에 있어서,
    상기 조인트를 형성하는 단계는,
    상기 Ⅲ족 질화물 헤테로 구조물과 상기 서브마운트 사이에 솔더 조인트를 형성하는 단계를 포함하는
    역전 발광 소자 제조 방법.
  19. 제 1 항에 있어서,
    상기 p 전극은 상기 옴 접촉층과 상기 반사층 사이에 장벽층을 더 포함하는
    역전 발광 소자 제조 방법.
  20. 제 1 항에 있어서,
    상기 성장 구조물(10)은 1.8보다 큰 굴절률을 갖는
    역전 발광 소자 제조 방법.
  21. 역전 발광 다이오드에 있어서,
    투명 수퍼스트레이트(superstrate)(10) 상에 배열된 Ⅲ족 질화물 에피텍셜 헤테로 구조물(11, 12, 13)과,
    반사층과 함께 반투명 옴 접촉층을 포함하는 다층의 컨택트인 p 전극(20)과,
    n 전극(22)- 상기 p 전극(20)과 상기 n 전극(22)은 상기 Ⅲ족 질화물 에피텍셜 헤테로 구조물의 동일한 측에 접속됨 -과,
    상기 p 전극(20) 및 상기 n 전극(22)에 접속된 서브마운트를 포함하되,
    상기 발광 다이오드는,
    상기 n 전극(22)이 상기 p 전극(20) 사이에 삽입되는 핑거를 포함하는 것을 특징으로 하는
    역전 발광 다이오드.
  22. 제 21 항에 있어서,
    상기 수퍼스트레이트(10)는 1.8보다 큰 굴절률을 갖는
    역전 발광 다이오드.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 역전 발광 다이오드의 면적은 400×400㎛2보다 큰
    역전 발광 다이오드.
  24. 제 21 항 또는 제 22 항에 있어서,
    상기 다층의 p 전극 컨택트(20)는 경로 당 35%보다 작은 광 흡수를 갖는
    역전 발광 다이오드.
  25. 제 21 항 또는 제 22 항에 있어서,
    상기 다층의 p 전극 컨택트(20)는 4×10-2Ωcm2보다 작은 고유 접촉 저항을 갖는
    역전 발광 다이오드.
  26. 제 21 항 또는 제 22 항에 있어서,
    상기 p 전극(20)은 상기 옴 접촉층과 상기 반사층 사이에 장벽층을 더 포함하는
    역전 발광 다이오드.
KR1020017010647A 1999-12-22 2000-12-21 역전 발광 소자 제조 방법 및 역전 발광 다이오드 Expired - Lifetime KR100937879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/470,450 US6514782B1 (en) 1999-12-22 1999-12-22 Method of making a III-nitride light-emitting device with increased light generating capability
US09/470,450 1999-12-22

Publications (2)

Publication Number Publication Date
KR20020002472A KR20020002472A (ko) 2002-01-09
KR100937879B1 true KR100937879B1 (ko) 2010-01-21

Family

ID=23867680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010647A Expired - Lifetime KR100937879B1 (ko) 1999-12-22 2000-12-21 역전 발광 소자 제조 방법 및 역전 발광 다이오드

Country Status (7)

Country Link
US (1) US6514782B1 (ko)
EP (1) EP1161772B1 (ko)
JP (2) JP5535414B2 (ko)
KR (1) KR100937879B1 (ko)
AU (1) AU2738901A (ko)
DE (1) DE60040526D1 (ko)
WO (1) WO2001047039A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071305A (ko) * 2015-12-15 2017-06-23 엘지이노텍 주식회사 발광 소자

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
EP1278249B8 (en) * 2000-03-31 2013-11-27 Toyoda Gosei Co., Ltd. Group-iii nitride compound semiconductor device
JP2003533030A (ja) 2000-04-26 2003-11-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ＧａＮをベースとする発光ダイオードチップおよび発光ダイオード構造素子の製造法
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
DE10033502A1 (de) * 2000-07-10 2002-01-31 Osram Opto Semiconductors Gmbh Optoelektronisches Modul, Verfahren zu dessen Herstellung und dessen Verwendung
AT413062B (de) * 2000-07-12 2005-10-15 Tridonic Optoelectronics Gmbh Verfahren zur herstellung einer led-lichtquelle
US6794684B2 (en) 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US20040012958A1 (en) * 2001-04-23 2004-01-22 Takuma Hashimoto Light emitting device comprising led chip
EP1263058B1 (en) * 2001-05-29 2012-04-18 Toyoda Gosei Co., Ltd. Light-emitting element
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6777870B2 (en) * 2001-06-29 2004-08-17 Intel Corporation Array of thermally conductive elements in an oled display
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US7211833B2 (en) 2001-07-23 2007-05-01 Cree, Inc. Light emitting diodes including barrier layers/sublayers
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US6617795B2 (en) * 2001-07-26 2003-09-09 Koninklijke Philips Electronics N.V. Multichip LED package with in-package quantitative and spectral sensing capability and digital signal output
JP4045767B2 (ja) * 2001-09-28 2008-02-13 日亜化学工業株式会社 半導体発光装置
JP3950700B2 (ja) * 2002-02-12 2007-08-01 日本オプネクスト株式会社 光伝送モジュールの製造方法
JP4585014B2 (ja) * 2002-04-12 2010-11-24 ソウル セミコンダクター カンパニー リミテッド 発光装置
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP3993475B2 (ja) 2002-06-20 2007-10-17 ローム株式会社 Ｌｅｄチップの実装構造、およびこれを備えた画像読み取り装置
CN100347866C (zh) * 2002-07-22 2007-11-07 克里公司 包括阻挡层/子层的发光二极管及其制造方法
KR20040013394A (ko) * 2002-08-06 2004-02-14 주식회사 옵토웨이퍼테크 발광 다이오드 및 그 제조방법
EP2149905A3 (en) 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
DE10244200A1 (de) * 2002-09-23 2004-04-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
US6977396B2 (en) * 2003-02-19 2005-12-20 Lumileds Lighting U.S., Llc High-powered light emitting device with improved thermal properties
TWI243488B (en) 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
DE10350707B4 (de) * 2003-02-26 2014-02-13 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE102004036295A1 (de) 2003-07-29 2005-03-03 GELcore, LLC (n.d.Ges.d. Staates Delaware), Valley View Flip-Chip-Leuchtdioden-Bauelemente mit Substraten, deren Dicke verringert wurde oder die entfernt wurden
US6876008B2 (en) * 2003-07-31 2005-04-05 Lumileds Lighting U.S., Llc Mount for semiconductor light emitting device
WO2005018008A1 (ja) * 2003-08-19 2005-02-24 Nichia Corporation 半導体素子
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
WO2005029573A1 (en) 2003-09-19 2005-03-31 Tinggi Technologies Private Limited Fabrication of semiconductor devices
DE10347737A1 (de) * 2003-09-30 2005-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einem metallisierten Träger
DE10351397A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip
DE10351349A1 (de) * 2003-10-31 2005-06-16 Osram Opto Semiconductors Gmbh Verfahren zum Hestellen eines Lumineszenzdiodenchips
WO2005067064A1 (fr) * 2003-11-25 2005-07-21 Shichao Ge Del et lampe a del
CN100375300C (zh) * 2003-11-25 2008-03-12 葛世潮 大功率发光二极管
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
US7704763B2 (en) 2003-12-09 2010-04-27 The Regents Of The University Of California Highly efficient group-III nitride based light emitting diodes via fabrication of structures on an N-face surface
WO2005062905A2 (en) 2003-12-24 2005-07-14 Gelcore Llc Laser lift-off of sapphire from a nitride flip-chip
KR20050071238A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 고휘도 발광 소자 및 그 제조 방법
US7179670B2 (en) 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
KR100593536B1 (ko) * 2004-03-08 2006-06-28 엘지전자 주식회사 발광 다이오드의 제조 방법
ATE533187T1 (de) 2004-03-15 2011-11-15 Tinggi Technologies Private Ltd Fabrikation von halbleiterbauelementen
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
US8309377B2 (en) 2004-04-07 2012-11-13 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting devices
JP4063249B2 (ja) 2004-05-19 2008-03-19 ソニー株式会社 照明装置及び液晶表示装置
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7557380B2 (en) 2004-07-27 2009-07-07 Cree, Inc. Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads
US7417220B2 (en) 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
US7737459B2 (en) * 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US8174037B2 (en) 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
CN100547812C (zh) * 2004-09-23 2009-10-07 璨圆光电股份有限公司 发光半导体接着结构及其方法
US7081667B2 (en) * 2004-09-24 2006-07-25 Gelcore, Llc Power LED package
KR100773538B1 (ko) * 2004-10-07 2007-11-07 삼성전자주식회사 반사 전극 및 이를 구비하는 화합물 반도체 발광소자
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) * 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
WO2006098545A2 (en) 2004-12-14 2006-09-21 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US7335920B2 (en) * 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8076680B2 (en) 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
KR20080030020A (ko) * 2005-06-17 2008-04-03 더 리전츠 오브 더 유니버시티 오브 캘리포니아 광전자 어플리캐이션을 위한 (Ａｌ,Ｇａ,Ｉｎ)Ｎ 및 ＺｎＯ직접 웨이퍼-접착 구조 및 그 제조방법
JP4759357B2 (ja) * 2005-09-28 2011-08-31 日立アプライアンス株式会社 Ｌｅｄ光源モジュール
SG130975A1 (en) 2005-09-29 2007-04-26 Tinggi Tech Private Ltd Fabrication of semiconductor devices for light emission
SG131803A1 (en) 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
EP1974389A4 (en) * 2006-01-05 2010-12-29 Illumitex Inc SEPARATE OPTICAL DEVICE FOR LIGHT ORIENTATION OF ONE LED
WO2007085977A1 (en) * 2006-01-24 2007-08-02 Philips Intellectual Property & Standards Gmbh Light-emitting device
US20070176182A1 (en) * 2006-01-27 2007-08-02 Way-Jze Wen Structure for integrating LED circuit onto heat-dissipation substrate
CN100461474C (zh) * 2006-03-03 2009-02-11 广镓光电股份有限公司 倒装芯片式发光二极管封装结构及其封装方法
JP5056082B2 (ja) * 2006-04-17 2012-10-24 日亜化学工業株式会社 半導体発光素子
WO2008016619A1 (en) 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
US7408204B2 (en) * 2006-08-08 2008-08-05 Huga Optotech Inc. Flip-chip packaging structure for light emitting diode and method thereof
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
US7445959B2 (en) * 2006-08-25 2008-11-04 Infineon Technologies Ag Sensor module and method of manufacturing same
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
TWI318013B (en) 2006-09-05 2009-12-01 Epistar Corp A light emitting device and the manufacture method thereof
US9111950B2 (en) * 2006-09-28 2015-08-18 Philips Lumileds Lighting Company, Llc Process for preparing a semiconductor structure for mounting
US20090275266A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device polishing
CN101553928B (zh) * 2006-10-02 2011-06-01 伊鲁米特克有限公司 Led系统和方法
WO2008073400A1 (en) 2006-12-11 2008-06-19 The Regents Of The University Of California Transparent light emitting diodes
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
US7867793B2 (en) * 2007-07-09 2011-01-11 Koninklijke Philips Electronics N.V. Substrate removal during LED formation
TWI442595B (zh) * 2007-07-25 2014-06-21 億光電子工業股份有限公司 發光二極體裝置
CN101364626B (zh) * 2007-08-07 2010-09-29 亿光电子工业股份有限公司 发光二极管装置
USD578536S1 (en) * 2007-08-27 2008-10-14 Podium Photonics (Guangzhou) Ltd. Chip
JP5329787B2 (ja) * 2007-09-28 2013-10-30 パナソニック株式会社 実装基板およびｌｅｄモジュール
US20090173956A1 (en) * 2007-12-14 2009-07-09 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
CN101939849A (zh) * 2008-02-08 2011-01-05 伊鲁米特克有限公司 用于发射器层成形的系统和方法
JP5992662B2 (ja) 2008-02-29 2016-09-14 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ モノリシックなオプトエレクトロニクス半導体ボディおよびその製造方法
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8124999B2 (en) * 2008-07-18 2012-02-28 Toyoda Gosei Co., Ltd. Light emitting element and method of making the same
TW201034256A (en) * 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
US20100327300A1 (en) * 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
TW201103170A (en) * 2009-07-08 2011-01-16 Paragon Sc Lighting Tech Co LED package structure with concave area for positioning heat-conducting substance and method for manufacturing the same
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
US20110027973A1 (en) * 2009-07-31 2011-02-03 Applied Materials, Inc. Method of forming led structures
US8148241B2 (en) * 2009-07-31 2012-04-03 Applied Materials, Inc. Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US8449128B2 (en) * 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
KR101203139B1 (ko) 2010-01-06 2012-11-20 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자
CN101807650B (zh) * 2010-03-19 2017-07-25 厦门市三安光电科技有限公司 具有分布布拉格反射层的氮化镓基高亮度发光二极管及其制作工艺
US8476663B2 (en) 2010-09-01 2013-07-02 Phostek, Inc. Semiconductor light emitting component and method for manufacturing the same
US20120061698A1 (en) 2010-09-10 2012-03-15 Toscano Lenora M Method for Treating Metal Surfaces
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9093630B2 (en) * 2010-10-12 2015-07-28 Koninklijke Philips Electronics N.V. Light emitting device with reduced EPI stress
JP2012134253A (ja) 2010-12-20 2012-07-12 Toyoda Gosei Co Ltd 照明用ｌｅｄモジュール
US9153545B2 (en) 2010-12-20 2015-10-06 Rohm Co., Ltd. Light-emitting element unit and light-emitting element package
WO2013013154A2 (en) 2011-07-21 2013-01-24 Cree, Inc. Light emitter device packages, components, and methods for improved chemical resistance and related methods
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
KR101364721B1 (ko) * 2012-03-09 2014-02-20 서울바이오시스 주식회사 전극 패드를 갖는 발광 다이오드 칩
US9590155B2 (en) * 2012-06-06 2017-03-07 Cree, Inc. Light emitting devices and substrates with improved plating
KR101978968B1 (ko) 2012-08-14 2019-05-16 삼성전자주식회사 반도체 발광소자 및 발광장치
US9093446B2 (en) 2013-01-21 2015-07-28 International Business Machines Corporation Chip stack with electrically insulating walls
DE102013101367A1 (de) * 2013-02-12 2014-08-14 Osram Opto Semiconductors Gmbh Halbleiterchip
US9577172B2 (en) * 2013-02-19 2017-02-21 Koninklijke Philips N.V. Light emitting die component formed by multilayer structures
JP6133664B2 (ja) * 2013-04-03 2017-05-24 三菱電機株式会社 電子機器の製造方法
US9117733B2 (en) * 2013-10-18 2015-08-25 Posco Led Company Ltd. Light emitting module and lighting apparatus having the same
TWI550909B (zh) 2014-03-21 2016-09-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
WO2016060676A1 (en) * 2014-10-17 2016-04-21 Intel Corporation Microled display & assembly
CN106716611B (zh) 2014-10-17 2019-08-20 英特尔公司 微拾取和键合组装
JP2017034218A (ja) * 2015-08-03 2017-02-09 株式会社東芝 半導体発光装置
JP6674754B2 (ja) * 2015-08-31 2020-04-01 アルパッド株式会社 発光装置
US20170069791A1 (en) * 2015-09-08 2017-03-09 Epistar Corporation Light-emitting device and method of manufacturing thereof
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
JP6328284B2 (ja) * 2017-03-13 2018-05-23 三菱電機株式会社 電子機器
JP6942589B2 (ja) 2017-09-27 2021-09-29 旭化成株式会社 半導体発光装置および紫外線発光モジュール
WO2019146816A1 (ko) * 2018-01-26 2019-08-01 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
CN115863526A (zh) * 2019-05-09 2023-03-28 群创光电股份有限公司 电子装置
JP7548831B2 (ja) * 2021-01-25 2024-09-10 旭化成エレクトロニクス株式会社 半導体発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150297A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化物半導体発光素子
JPH11191641A (ja) * 1997-10-14 1999-07-13 Matsushita Electron Corp 半導体発光素子とこれを用いた半導体発光装置及びその製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310840B2 (ko) 1972-05-04 1978-04-17
FR2415332A1 (fr) 1978-01-20 1979-08-17 Thomson Csf Dispositif d'alimentation de source lumineuse a semi-conducteur
JPS5517180A (en) 1978-07-24 1980-02-06 Handotai Kenkyu Shinkokai Light emitting diode display
US4423478A (en) 1981-07-20 1983-12-27 Xerox Corporation Phase controlled regulated power supply
JPS6226874A (ja) * 1985-07-29 1987-02-04 Oki Electric Ind Co Ltd 発光ダイオ−ドアレイのダイスボンデイング方法
US4983884A (en) 1989-08-29 1991-01-08 Amp Incorporated Constant intensity light source for fiber optic testing
JPH0658953B2 (ja) * 1990-03-16 1994-08-03 グローリー工業株式会社 半導体装置
US5226053A (en) 1991-12-27 1993-07-06 At&T Bell Laboratories Light emitting diode
JP2778349B2 (ja) 1992-04-10 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極
EP1313153A3 (en) 1992-07-23 2005-05-04 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP3373561B2 (ja) 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
US5362977A (en) 1992-12-28 1994-11-08 At&T Bell Laboratories Single mirror light-emitting diodes with enhanced intensity
EP0622858B2 (en) 1993-04-28 2004-09-29 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device and method of producing the same
US5461425A (en) 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
JPH07235624A (ja) 1994-02-23 1995-09-05 Toyoda Gosei Co Ltd Ｌｅｄランプ
JP3717196B2 (ja) 1994-07-19 2005-11-16 豊田合成株式会社 発光素子
US5557115A (en) * 1994-08-11 1996-09-17 Rohm Co. Ltd. Light emitting semiconductor device with sub-mount
US5811839A (en) 1994-09-01 1998-09-22 Mitsubishi Chemical Corporation Semiconductor light-emitting devices
JPH08186288A (ja) * 1994-12-27 1996-07-16 Victor Co Of Japan Ltd 半導体発光素子
TW319916B (ko) 1995-06-05 1997-11-11 Hewlett Packard Co
JP3960636B2 (ja) * 1995-09-29 2007-08-15 三洋電機株式会社 発光素子
EP1653524A1 (en) 1995-11-06 2006-05-03 Nichia Corporation Nitride semiconductor device
JP3635757B2 (ja) 1995-12-28 2005-04-06 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
US6121127A (en) 1996-06-14 2000-09-19 Toyoda Gosei Co., Ltd. Methods and devices related to electrodes for p-type group III nitride compound semiconductors
JP3244010B2 (ja) * 1996-11-26 2002-01-07 日亜化学工業株式会社 周縁に電極を有する発光ダイオード
JP3643665B2 (ja) 1996-12-20 2005-04-27 シャープ株式会社 半導体発光素子
EP1959506A2 (en) 1997-01-31 2008-08-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a semiconductor light-emitting device
US6016038A (en) 1997-08-26 2000-01-18 Color Kinetics, Inc. Multicolored LED lighting method and apparatus
US5886401A (en) 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
JP3356034B2 (ja) * 1997-11-14 2002-12-09 日亜化学工業株式会社 窒化物半導体発光素子
EP0926744B8 (en) 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
US5998232A (en) 1998-01-16 1999-12-07 Implant Sciences Corporation Planar technology for producing light-emitting devices
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
DE19921987B4 (de) 1998-05-13 2007-05-16 Toyoda Gosei Kk Licht-Abstrahlende Halbleitervorrichtung mit Gruppe-III-Element-Nitrid-Verbindungen
JP3531475B2 (ja) * 1998-05-22 2004-05-31 日亜化学工業株式会社 フリップチップ型光半導体素子
US5914501A (en) 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
US6169294B1 (en) 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
US6307218B1 (en) 1998-11-20 2001-10-23 Lumileds Lighting, U.S., Llc Electrode structures for light emitting devices
JP2000208822A (ja) 1999-01-11 2000-07-28 Matsushita Electronics Industry Corp 半導体発光装置
JP4296644B2 (ja) 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
US6133589A (en) 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191641A (ja) * 1997-10-14 1999-07-13 Matsushita Electron Corp 半導体発光素子とこれを用いた半導体発光装置及びその製造方法
JPH11150297A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化物半導体発光素子

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Vol.74, No.9, pp.1275-1277. (1999.03.01) *
Applied Physics Letters, Vol.74, No.9, pp.1275-1277. (1999.03.01)*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170071305A (ko) * 2015-12-15 2017-06-23 엘지이노텍 주식회사 발광 소자
KR102474301B1 (ko) 2015-12-15 2022-12-05 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자

Also Published As

Publication number Publication date
WO2001047039A8 (en) 2001-10-25
EP1161772B1 (en) 2008-10-15
US6514782B1 (en) 2003-02-04
DE60040526D1 (de) 2008-11-27
JP2012060182A (ja) 2012-03-22
JP5535414B2 (ja) 2014-07-02
AU2738901A (en) 2001-07-03
KR20020002472A (ko) 2002-01-09
EP1161772A1 (en) 2001-12-12
JP2001237458A (ja) 2001-08-31
WO2001047039A1 (en) 2001-06-28
JP5702711B2 (ja) 2015-04-15

Similar Documents

Publication Publication Date Title
KR100937879B1 (ko) 역전 발광 소자 제조 방법 및 역전 발광 다이오드
KR100843787B1 (ko) 발광 소자
US6573537B1 (en) Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6903376B2 (en) Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US6885035B2 (en) Multi-chip semiconductor LED assembly
US7429750B2 (en) Solid-state element and solid-state element device
US7417220B2 (en) Solid state device and light-emitting element
US6784463B2 (en) III-Phospide and III-Arsenide flip chip light-emitting devices
EP2565944B1 (en) Semiconductor light emitting device
CN114824026A (zh) 发光二极管芯片及发光装置
JP5141608B2 (ja) 固体素子デバイスの製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20010821

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051221

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061030

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071025

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090415

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20091013

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20100113

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20100113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20130115

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20140110

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20150106

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20160106

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20160106

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20170110

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20200103

Start annual number: 11

End annual number: 11

PC1801 Expiration of term

Termination date: 20210621

Termination category: Expiration of duration