KR100917812B1 - 듀얼 다마신을 갖는 반도체 장치의 제조 방법 - Google Patents

Abstract

본 발명은 듀얼 다마신을 갖는 반도체 장치의 제조 방법에 관한 것이다. 상기 방법은, 기판 상에 식각 속도를 서로 달리하는 제1절연막 및 제2절연막을 순차적으로 형성하는 단계와, 상기 제2절연막을 패터닝하여 상기 제1절연막의 일부 영역을 노출시키는 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 갖는 제1절연막 상에 상기 제2절연막 패턴과 식각 속도를 달리하는 제3절연막을 형성하는 단계와, 상기 제3절연막을 패터닝하여 상기 제2절연막 패턴을 노출시키는 제3절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 식각 마스크로 사용하여 상기 제1절연막을 식각하여 제1절연막 패턴을 형성하는 단계와, 상기 제1절연막 패턴, 제2절연막 패턴 및 제3절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시키는 단계를 포함한다.

Description

듀얼 다마신을 갖는 반도체 장치의 제조 방법{method for manufacturing a semiconductor device having a dual damascene}

도 1a 내지 도 1d는 종래의 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

도 4a 내지 도 4c는 본 발명의 제3실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 듀얼 다마신을 갖는 반도체 장치의 제조 방법에 관한 것이다.

반도체 장치의 다층 배선을 형성하는 방법은 다마신(damascene) 기술을 포함한다. 상기 다마신 기술 중 하부 배선 또는 반도체 기판과 접촉하는 비아홀(via hole)과 배선이 형성된 배선홈을 절연층에 형성한 후, 비아홀과 배선홈에 도전막을 동시에 충전하여 배선과 비아를 형성하는 듀얼 다마신 기술(dual damascene technology)이 있다. 상기 듀얼 다마신 기술은 공정을 간략화하고, 공정 시간을 단축하여 반도체 소자의 제조비용을 절감시키는 장점을 가지고 있다.

도 1a 내지 도 1d는 종래의 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

도 1a를 참조하면, 기판(도시되지 않음) 상에 제1절연막(10), 제2절연막(11), 제3절연막(12) 및 제4절연막(13)을 형성한다. 이때, 상기 제1절연막(10), 제2절연막(11), 제3절연막(12) 및 제4절연막(13) 각각은 그것들의 식각 속도를 달리한다.

그리고, 상기 제4절연막(13) 상에 식각 마스크로 사용하기 위한 마스크층인 제1포토레지스트 패턴(14)을 형성한다.

이에 따라, 상기 포토레지스트 패턴(14)을 식각 마스크로 사용한 식각을 실시하여 상기 제4절연막(13) 및 제3절연막(12)을 식각한다. 이에 따라, 상기 제4절연막(13) 및 제3절연막(12) 각각은 제4절연막 패턴(13a) 및 제3절연막 패턴(12a)으로 형성된다. 이때, 상기 제2절연막(11)이 식각 저지막으로 작용한다.

도 1b를 참조하면, 상기 제4절연막 패턴(13a) 상에 식각 마스크로서 사용하기 위한 제2포토레지스트 패턴(15)을 다시 형성한다. 이때, 상기 제2포토레지스트 패턴(15)의 선폭은 상기 제1포토레지스트 패턴(14)의 선폭보다 크게 형성된다.

도 1c를 참조하면, 상기 제2포토레지스트 패턴(15)을 식각 마스크로 사용하 여 상기 제4절연막 패턴(13a)과 제3절연막 패턴(12a) 그리고, 제2절연막(11)과 제1절연막(10)을 식각한다.

이에 따라, 상기 제4절연막 패턴(13a)과 제3절연막 패턴(12a)은 더 큰 선폭을 갖도록 형성되고, 상기 제2절연막(11)과 제1절연막(10) 각각은 제2절연막 패턴(11a) 및 제1절연막 패턴(10a)으로 형성된다.

도 1d를 참조하면, 상기 제1절연막 패턴(10a), 제2절연막 패턴(11a), 제3절연막 패턴(12a) 및 제4절연막 패턴(13a)에 의해 형성된 콘택에 도전성 물질을 매립시킨다.

이에 따라, 상기 콘택에 콘택 플러그(16)를 형성함으로서 듀얼 다마신을 갖는 구조물이 형성된다.

그러나, 종래의 듀얼 다마신을 갖는 구조물을 형성하는 방법은 상기 방법 이외에는 개발되어 있지 않다. 따라서, 종래에는 다양한 방법을 적용한 듀얼 다마신을 갖는 반도체 장치의 제조가 용이하지 않다. 특히, 종래의 방법은 식각 공정을 계속적으로 실시하기 때문에 기판에 가해지는 손상이 가중되는 문제를 갖는다.

본 발명의 목적은, 다양한 기법을 통하여 듀얼 다마신을 갖는 반도체 장치를 제조하기 위한 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제조 방법은, 기판 상에 식각 속도를 서로 달리하는 제1절연막 및 제2절연막을 순차적으로 형성하는 단 계와, 상기 제2절연막을 패터닝하여 상기 제1절연막의 일부 영역을 노출시키는 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 갖는 제1절연막 상에 상기 제2절연막 패턴과 식각 속도를 달리하는 제3절연막을 형성하는 단계와, 상기 제3절연막을 패터닝하여 상기 제2절연막 패턴을 노출시키는 제3절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 식각 마스크로 사용하여 상기 제1절연막을 식각하여 제1절연막 패턴을 형성하는 단계와, 상기 제1절연막 패턴, 제2절연막 패턴 및 제3절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시키는 단계를 포함한다.

상기 제1절연막의 식각 속도는 상기 제2절연막의 식각 속도보다 빠른 것이 바람직하고, 상기 제2절연막 패턴의 식각 속도는 상기 제3절연막의 식각 속도보다 느린 것이 바람직하다. 따라서, 상기 식각 속도의 차이에 따라 하부 박막을 식각하기 위한 공정을 실시할 때 식각 마스크로의 사용이 가능한다.

본 발명의 반도체 장치의 제조 방법은 기판 상에 식각 속도를 서로 달리하는 제1절연막 및 제2절연막을 순차적으로 형성하는 단계와, 상기 제2절연막을 패터닝하여 상기 제1절연막의 일부 영역을 노출시키는 제2절연막 패턴을 형성하는 단계와, 상기 제2절연막 패턴을 갖는 제1절연막 상에 상기 제2절연막 패턴과 식각 속도를 달리하는 제3절연막 및 제4절연막을 순차적으로 형성하는 단계와, 상기 제4절연막 및 제3절연막을 순차적으로 식각하여 제4절연막 패턴 및 제3절연막 패턴을 형성함으로서 상기 제2절연막 패턴의 일부 영역과 상기 제2절연막 패턴에 의해 노출되는 제1절연막을 노출시키는 단계와, 상기 제2절연막 패턴을 식각 마스크로 사용한 식각을 실시하여 상기 제1절연막을 식각하여 제1절연막 패턴을 형성하는 단계와, 상기 제1절연막 패턴, 제2절연막 패턴, 제3절연막 패턴 및 제4절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시키는 단계를 포함한다.

여기서, 상기 제4절연막 및 제3절연막을 순차적으로 식각하여 제4절연막 패턴 및 제3절연막 패턴을 형성함으로서 상기 제2절연막 패턴의 일부 영역과 상기 제2절연막 패턴에 의해 노출되는 제1절연막을 노출시키는 단계를 수행한 후, 상기 제4절연막 패턴을 제거하는 단계와, 상기 제1절연막 패턴, 제2절연막 패턴 및 제3절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시키는 단계를 포함하는 방법의 적용이 가능하다.

그리고, 상기 제1절연막 패턴, 제2절연막 패턴, 제3절연막 패턴 및 제4절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시킨 후, 상기 제3절연막 패턴이 노출될 때까지 상기 제4절연막 패턴 및 상기 콘택 내에 매립된 도전성 물질을 연마하는 단계를 더 포함하는 것이 바람직하다.

본 발명에 의하면, 듀얼 다마신을 갖는 반도체 장치를 다양한 기법을 통하여 제조할 수 있다. 이에 따라, 적절한 공정의 수행이 가능함으로서 상황에 적합하게 제조할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.

제1실시예

도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타낸다.

본 발명의 제1실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법은, 도 2a를 참조하면, 먼저 기판(도시되지 않음) 상에 제1절연막(20) 및 제2절연막(21)을 순차적으로 적층한다. 이때, 상기 제2절연막(21)의 식각 속도는 상기 제1절연막(20)의 식각 속도보다 느리게 조정된다. 따라서, 상기 제1절연막(20)의 예로서는 산화막을 들 수 있고, 상기 제2절연막(21)의 예로서는 질화막을 들 수 있다.

그리고, 상기 제2절연막(21) 상에 식각 마스크로 사용하기 위한 제1포토레지스트 패턴(23)을 형성한다. 이에 따라, 상기 포토레지스트 패턴(23)을 식각 마스크로 사용한 식각을 실시하여 상기 제2절연막(21)을 제2절연막 패턴(21a)으로 형성한다. 여기서, 상기 제2절연막 패턴(21a)을 형성하기 위한 식각는 건식 식각이다. 그리고, 상기 제1포토레지스트 패턴(23)을 제거한다.

도 2b를 참조하면, 상기 제2절연막 패턴(21a)과 상기 제2절연막 패턴(21a)에 의해 노출되는 제1절연막(20) 상에 제3절연막(22)을 형성한다. 여기서, 상기 제3절연막(22)의 식각 속도는 상기 제2절연막 패턴(21a)의 식각 속도에 비해 빠르게 조정된다. 따라서, 상기 제3절연막(22)의 예로서는 상기 제1절연막(20)과 마찬가지로 산화막을 들 수 있다.

그리고, 상기 제3절연막(22) 상에 식각 마스크로서의 제2포토레지스트 패턴(25)을 형성한다. 이때, 상기 제2포토레지스트 패턴(25)은 그것의 선폭이 상기 제1포토레지스트 패턴(23)의 선폭보다 넓게 조정된다.

도 2c를 참조하면, 상기 제2포토레지스트 패턴(25)을 식각 마스크로 사용한 식각을 실시한다. 이에 따라, 상기 제3절연막(22)을 식각하여 제3절연막 패턴(22a)을 형성함으로서 하부의 제2절연막 패턴(21a)의 일부가 노출된다. 이는, 상기 제2포토레지스트 패턴(25)의 선폭이 상기 제1포토레지스트 패턴(23)의 선폭보다 크게 형성되기 때문이다. 즉, 상기 제2절연막 패턴(21a)의 선폭이 상기 제1포토레지스트 패턴(23)의 선폭과 거의 같은 크기를 갖기 때문이다.

이어서, 제3절연막 패턴(22a)의 형성에 의해 노출된 제2절연막 패턴(21a)을 식각 마스크로 사용하여 상기 제1절연막(20)의 식각을 실시한다. 이때, 상기 제3절연막(22)과 제1절연막(20)이 동일 물질로 구성될 경우에는 인시튜로 식각이 이루어진다.

따라서, 상기 제1절연막(20)은 제1절연막 패턴(20a)으로 형성된다. 이에 따라, 상기 기판 상에는 동일 선폭을 갖는 제1절연막 패턴(20a) 및 제2절연막 패턴(21a)이 형성되고, 상기 제1절연막 패턴(20a) 및 제2절연막 패턴(21a)의 선폭보다 큰 선폭을 갖는 제3절연막 패턴(22a)이 형성된다. 즉, 듀얼 다마신 구조의 콘택을 갖는 패턴이 형성되는 것이다.

그리고, 상기 듀얼 다마신 구조의 콘택에 도전성 물질을 매립시킴으로서 콘택 플러그(26)가 형성된다. 상기 콘택 플러그(26)는 먼저, 상기 콘택 내에 매립되는 형태로 도전성 물질을 형성한 후, 화학 기계적 연마를 통하여 상기 제3절연막 패턴(22a)이 노출되는 시점까지 연마함으로서 형성된다.

제2실시예

도 3a 내지 도 3e는 본 발명의 제2실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타낸다.

본 발명의 제2실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법은, 도 3a를 참조하면, 기판(도시되지 않음) 상에 제1절연막(30)과 제2절연막(31)을 순차적으로 형성한 후, 제2절연막(31) 상에 제1포토레지스트 패턴(33)을 형성한다. 이때, 상기 제2절연막(31)의 식각 속도는 상기 제1절연막(30)의 식각 속도보다 느리게 조정된다. 따라서, 상기 제1절연막(30)의 예로서는 산화막을 들 수 있고, 상기 제2절연막(31)의 예로서는 질화막을 들 수 있다.

이에 따라, 상기 제2절연막(31)을 식각하여 제2절연막 패턴(31a)으로 형성한다.

도 3b를 참조하면, 상기 제2절연막 패턴(31a)과 상기 제2절연막 패턴(31a)에 의해 노출된 제1절연막(30) 상에 제3절연막(34) 및 제4절연막(35)을 순차적으로 형성한 후, 상기 제4절연막(35) 상에 제2포토레지스트 패턴(36)을 형성한다. 이때, 상기 제4절연막(35)의 식각 속도는 상기 제3절연막(34)의 식각 속도보다 느리게 조정된다. 특히, 상기 제4절연막(35)과 제2절연막(31)의 식각 속도가 유사하게 조정되고, 상기 제3절연막(34)과 제1절연막(30)의 식각 속도가 유사하게 조정되는 것이 바람직하다. 그리고, 상기 제2포토레지스트 패턴(36)의 선폭은 상기 제1포토레지스트 패턴(33)의 선폭보다 크게 형성된다.

도 3c를 참조하면, 상기 제2포토레지스트 패턴(36)을 식각 마스크로 사용한 식각을 실시한다. 상기 식각에 의해 제4절연막(35)이 제4절연막 패턴(35a)으로 먼저 형성된다. 그리고, 상기 제3절연막(34)을 식각하여 제3절연막 패턴(34a)을 형성 한다. 여기서, 상기 제3절연막 패턴(34a)을 형성함으로서 상기 제2절연막 패턴(31a)의 일부가 노출된다. 이때, 상기 제2절연막 패턴(31a)이 식각 마스크의 역할을 갖는다.

따라서, 상기 제2절연막 패턴(31a)을 식각 마스크로 사용한 식각을 계속해서 실시한다. 이에 따라, 상기 제1절연막(30)이 식각됨으로서 제1절연막 패턴(30a)으로 형성된다. 이때, 상기 제2절연막 패턴(31a)이 다소 식각됨으로서 그것의 두께가 낮추어진다.

그리고, 상기 제4절연막 패턴(35a)과, 제3절연막 패턴(34a)은 상기 제2포토레지스트 패턴(36)의 선폭에 의해 그것들의 선폭이 결정되기 때문에 상기 제1포토레지스트 패턴(33)의 선폭에 의해 결정되는 제2절연막 패턴(31a)과 제1절연막 패턴(30a)의 선폭보다 크게 형성된다.

이어서, 상기 제2포토레지스트 패턴(36)을 제거함으로서 상기 제1절연막 패턴(30a), 제2절연막 패턴(31a), 제3절연막 패턴(34a) 및 제4절연막 패턴(35a)에 의해 듀얼 다마신의 구조를 갖는 콘택이 형성된다.

도 3d 및 도 3e를 참조하면, 상기 듀얼 다마신 구조의 콘택에 도전성 물질을 매립시킴으로서 콘택 플러그(38)가 형성된다. 상기 콘택 플러그(38)는 먼저, 상기 콘택 내에 매립되는 형태로 도전성 물질을 형성한 후, 화학 기계적 연마를 통하여 상기 제4절연막 패턴(35a)이 노출되는 시점까지 연마함으로서 형성된다.

그리고, 상기 연마에 의해 상기 제4절연막 패턴(35a)이 다소 연마가 이루어지기 때문에, 도 3e에 도시된 바와 같이, 상기 제4절연막 패턴(35a)의 두께가 다소 낮추어진다.

이와 같이, 일련의 공정을 수행함으로서 상기 듀얼 다마신을 갖는 반도체 장치의 제조가 가능하다.

제3실시예

도 4a 내지 도 4c는 본 발명의 제3실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법을 나타내는 단면도들이다.

본 발명의 제3실시예에 따른 듀얼 다마신을 갖는 반도체 장치의 제조 방법은, 도 4a를 참조하면, 제1절연막 패턴(30a), 제2절연막 패턴(31a), 제3절연막 패턴(34a) 및 제4절연막 패턴(35a)을 형성한다. 이것들의 형성은 제2실시예의 도 3a 내지 도 3c에서의 방법과 동일한 방법을 통하여 형성한다.

도 4b를 참조하면, 상기 제4절연막 패턴(35a)을 제거한다. 이때, 일부 영역이 노출되어 있는 상기 제2절연막 패턴(31a)도 제거된다. 따라서, 상기 제2절연막 패턴(31b)의 선폭은 제3절연막 패턴(34a)의 선폭과 동일하게 된다.

이에 따라, 상기 제1절연막 패턴(30a), 넓은 선폭의 제2절연막 패턴(31b) 및 제3절연막 패턴(34a)에 의해 듀얼 다마신의 구조를 갖는 콘택이 형성된다.

도 4c를 참조하면, 상기 듀얼 다마신 구조의 콘택에 도전성 물질을 매립시킴으로서 콘택 플러그(40)가 형성된다. 상기 콘택 플러그(40)는 먼저, 상기 콘택 내에 매립되는 형태로 도전성 물질을 형성한 후, 화학 기계적 연마를 통하여 상기 제3절연막 패턴(34a)이 노출되는 시점까지 연마함으로서 형성된다.

이와 같이, 본 발명에 의하면, 다양한 방법을 적용한 듀얼 다마신을 갖는 반도체 장치의 제조를 용이하게 실시할 수 있다. 특히, 본 발명의 방법은 식각 공정을 계속적으로 실시하지 않고, 공정 중간 마다에서 실시하기 때문에 기판에 가해지는 손상을 어느 정도 줄일 수 있다.

따라서, 본 발명의 방법은 반도체 장치의 제조에 따른 생산성 및 신뢰도를 향상시키는 효과를 기대할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 기판 상에 식각 속도를 서로 달리하는 제1절연막 및 제2절연막을 순차적으로 형성하는 단계;

   상기 제2절연막을 패터닝하여 상기 제1절연막의 일부 영역을 노출시키는 제2절연막 패턴을 형성하는 단계;

   상기 제2절연막 패턴을 갖는 제1절연막 상에 상기 제2절연막 패턴과 식각 속도를 달리하는 제3절연막 및 제4절연막을 순차적으로 형성하는 단계;

   상기 제4절연막 및 제3절연막을 순차적으로 식각하여 제4절연막 패턴 및 제3절연막 패턴을 형성함으로서 상기 제2절연막 패턴의 일부 영역과 상기 제2절연막 패턴에 의해 노출되는 제1절연막을 노출시키는 단계;

   상기 제2절연막 패턴을 식각 마스크로 사용한 식각을 실시하여 상기 제1절연막을 식각하여 제1절연막 패턴을 형성함과 동시에 상기 노출된 제2절연막 패턴의 일부 영역의 두께가 낮아지도록 상기 제2절연막 패턴을 식각하는 단계;

   상기 제4절연막 패턴을 제거하는 단계; 및

   상기 제1절연막 패턴, 제2절연막 패턴 및 제3절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시키는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신을 갖는 반도체 장치의 제조 방법.
8. 제7항에 있어서, 상기 제1절연막 패턴, 제2절연막 패턴 및 제3절연막 패턴에 의해 형성된 콘택 내에 도전성 물질을 매립시킨 후, 상기 제3절연막 패턴이 노출될 때까지 상기 콘택 내에 매립된 도전성 물질을 연마하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신을 갖는 반도체 장치의 제조 방법.

Images