[go: up one dir, main page]

KR100832164B1 - 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체 - Google Patents

기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체 Download PDF

Info

Publication number
KR100832164B1
KR100832164B1 KR1020060017330A KR20060017330A KR100832164B1 KR 100832164 B1 KR100832164 B1 KR 100832164B1 KR 1020060017330 A KR1020060017330 A KR 1020060017330A KR 20060017330 A KR20060017330 A KR 20060017330A KR 100832164 B1 KR100832164 B1 KR 100832164B1
Authority
KR
South Korea
Prior art keywords
substrate
cleaning
layer
module
mixed gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060017330A
Other languages
English (en)
Other versions
KR20060024832A (ko
Inventor
에이이치 니시무라
다케히코 오리이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060024832A publication Critical patent/KR20060024832A/ko
Application granted granted Critical
Publication of KR100832164B1 publication Critical patent/KR100832164B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10P70/234—
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/32—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for games, toys, sports, or amusements
    • G07F17/3202—Hardware aspects of a gaming system, e.g. components, construction, architecture thereof
    • G07F17/3204—Player-machine interfaces
    • G07F17/3211—Display means
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F13/00—Video games, i.e. games using an electronically generated display having two or more dimensions
    • A63F13/90—Constructional details or arrangements of video game devices not provided for in groups A63F13/20 or A63F13/25, e.g. housing, wiring, connections or cabinets
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/32—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for games, toys, sports, or amusements
    • G07F17/34—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for games, toys, sports, or amusements depending on the stopping of moving members in a mechanical slot machine, e.g. "fruit" machines
    • H10P70/18—
    • H10P72/0462—
    • H10P72/0464—
    • H10P72/0466—
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F9/00—Games not otherwise provided for
    • A63F9/24—Electric games; Games using electronic circuits not otherwise provided for
    • A63F2009/2448—Output devices
    • A63F2009/245—Output devices visual
    • A63F2009/2457—Display screens, e.g. monitors, video displays
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63F—CARD, BOARD, OR ROULETTE GAMES; INDOOR GAMES USING SMALL MOVING PLAYING BODIES; VIDEO GAMES; GAMES NOT OTHERWISE PROVIDED FOR
    • A63F2250/00—Miscellaneous game characteristics
    • A63F2250/14—Coin operated
    • A63F2250/142—Coin operated with pay-out or rewarding with a prize
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판의 부착물을 제거하고 청정한 기판을 수득할 수 있는 기판의 표면 처리 방법을 제공한다.
웨이퍼(W)의 표면에 형성된 절연막(301)에 레지스트층(302)을 이용하여 소스 드레인 콘택트용 콘택트 홀(303)이 형성된 웨이퍼(W)에, SPM 세정을 수행하여 금속 컨태미네이션(305)을 제거하고, DHF 세정을 수행하여 웨이퍼(W)상에 발생된 자연 산화막을 제거하고, 스핀 건조를 수행한다. 다음으로, 웨이퍼(W)를 암모니아 및 불화 수소 가스의 혼합 기체에 소정 압력 하에서 폭로하고, 워터마크(307)를 형성하는 SiO2로부터 변질된 착게 구조를 갖는 생성물을 소정 온도로 가열한다.

Description

기판 표면 처리 방법, 기판 세정 방법 및 프로그램을 기록한 기록 매체{SUBSTRATE SURFACE PROCESSING METHOD, SUBSTRATE CLEANING METHOD AND MEDIUM FOR RECORDING PROGRAM}
도 1은 본 발명의 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 개략 구성을 도시하는 평면도,
도 2a 및 도 2b는 도 1에 있어서의 제 2 프로세스 유닛의 단면도로서, 도 2a는 도 1에 있어서의 Ⅱ-Ⅱ선에 따른 단면도이고, 도 2b는 도 2a에 있어서의 A부의 확대도,
도 3은 도 1에 있어서의 제 2 프로세스 쉽의 개략 구성을 도시하는 사시도,
도 4는 도 3에 있어서의 제 2 로드·로크 유닛의 유닛 구동용 드라이 에어 공급계의 개략 구성을 도시한 도면,
도 5는 도 1의 기판 처리 장치에 있어서의 시스템 컨트롤러의 개략 구성을 도시한 도면,
도 6a 내지 도 6i는 본 발명의 실시 형태에 따른 기판의 표면 처리 방법을 도시하는 공정도,
도 7은 웨이퍼 소수성 표면에 형성된 워터마크를 도시한 확대도,
도 8은 본 발명의 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 변형예로서의 기판 세정 시스템의 개략 구성을 도시한 도면,
도 9는 본 발명의 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 제 3 변형예의 개략 구성을 도시하는 평면도,
도 10은 본 발명의 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 제 3 변형예의 개략 구성을 도시하는 평면도.
도면의 주요 부분에 대한 부호의 설명
10 : 기판 처리 장치 11 : 제 1 프로세스 쉽
12 : 제 2 프로세스 쉽 13 : 로더 유닛
14 : 후프 15 : 후프 탑재대
16 : 오리엔터 17 : 제 1 IMS
18 : 제 2 IMS 19 : 반송 아암 기구
20 : 로드 포트
본 발명은 기판의 표면 처리 방법, 기판의 세정 방법 및 프로그램을 기록한 기록 매체에 관한 것으로, 특히 표면에 형성된 실리콘 산화막(SiO2)을 제거하는 기판의 표면 처리 방법에 관한 것이다.
실리콘 웨이퍼(이하, 단지 「웨이퍼」라고 함)상의 파티클, 금속, 유기물, 흡착 분자 등의 표면 피막 등의 컨태미네이션(contamination)이나 자연 산화막(Silicon Native Oxide)을 제거하기 위해서, 또는 웨이퍼상에 형성된 웨트밍 등을 제거하기 위해서 습식 세정 방법이 널리 이용되고 있다. 종래의 습식 세정 방법의 기판으로 이루어진 1960년대에 개발된 RCA 세정 방법으로서, 이 기술을 응용한 세정 방법이 현재 다수 제안되어 있다.
웨이퍼 표면의 세정 방법, 예컨대 웨이퍼상에 게이트 절연막을 형성하기 전에 실행되는 세정 방법이나 콘택트 홀 형성에 의해 노출된 웨이퍼 표면의 세정 방법 중, 가장 일방적인 세정 방법에 대하여 이하에 설명한다.
우선, 웨이퍼상의 파티클을 제거하기 위한 APM(Ammonium Hydroxide, Hydrogen Peroxide Mix), 소위 SC1을 이용한 세정(이하, SC1 세정이라 함)을 실행한다. SC1 세정은 일반적으로 NH4OH (29중량% 수용액) 및 H2O2 (30중량% 수용액)로부터 NH4OH : H2O2 : H2O = 1 : 1 : 5 ∼ 1 : 2 : 7의 비율이 되도록 생성된 용액을 세정액으로서 이용하여 실행하고, 용액 온도 65∼85℃에서 웨이퍼를 5∼20분 침청함으로써 세정을 실행한다. SC1 세정으로 세정된 웨이퍼 표면에는 자연 산화막이나 유사 SiO2층이 형성되므로, SC1 세정 후에 있어서 웨이퍼 표면은 친수성으로 된다.
다음으로, 순수 세정을 실행한 후에, SC1 세정 후에 웨이퍼에 형성된 자연 산화막이나 유사 SiO2층을 제거하기 위해서, DHF(Dilute Hydrofluoric Acid) 세정을 실행한다. DHF 세정은 일반적으로 불화 수소(HF)(49중량% 수용액)로부터, HF : H2O = 1 : 30의 비율이 되도록 생성된 용액을 세정액으로서 이용하여 실행하고, 웨이퍼를 40∼60초 침청함으로써 세정을 실행한다. DHF 세정은 컨태미네이션을 제거할 수도 있다. 다음으로, 순수 세정을 실행한 후에, 최후에 린서 드라이어(rinser-drier)에 의한 스핀 건조를 실행한다.
또한, SC1 세정, 순수 세정 후에 HPM(hydrochloric Acid/Hydrogen Peroxide/Water Mixture), 소위 SC2를 이용한 세정(이하, SC2 세정이라 함)을 실행하고, 순수 제정을 실행한 후에 DHF 세정을 실행하는 세정 방법도 실행되고 있다. HCl 및 H2O2로부터 생성된 용액을 세정액으로서 이용하여 실행한다. SC2 세정에 있어서도, SC1 세정과 마찬가지로, 웨이퍼 표면에 자연 산화막이나 유사 SiO2층이 형성됨으로써, 웨이퍼 표면은 친수성으로 된다.
그러나, 상술한 종래의 세정 방법에 있어서는, 웨이퍼 표면이 DHF 세정액에 접촉함으로써 자연 산화막이나 유사 SiO2층이 제거되어 하지 실리콘이 노출한다. 이로써, DHF 세정 후에 웨이퍼 표면은 소수성이 되기 때문에, 웨이퍼를 DHF 세정액으로부터 끌어올린 경우에 표면에 액적이 잔류한다. 이러한 액적은 스핀 건조 후에 워터마크(watermark)가 된다. 워터마크는 웨이퍼의 반송 또는 건조 중에 액적을 거쳐서 국소적으로 형성된 실리콘 산화막(SiO2)으로, 혹은 형성된 실리콘 산화막이 액적 중에 용출하여 건조 후 잔류된 얼룩(H2SiF6)으로 고려되고 있다.
이와 같은 워터마크는, 세정 처리 후에 실행된 에칭 처리에 있어서 마스킹으로 이루어지고, 성막 처리에서 저해 요소로 되기 때문에, 전자 디바이스의 특성을 노화시키는 경우가 있다. 따라서, 세정 처리에 있어서 워터마크의 발생을 억제하는 것이 세정 건조 기술의 과제로 되어 있다.
한편, 상술한 스핀 건조 공정에 있어서, 웨이퍼는 고속 회전됨으로써 대전하고, 파티클의 정전 흡착이나, 회전 장치로부터 폐진(廢塵)이나 오염 미스트의 부착이 일어난다. 이로써, 웨이퍼 표면이 오염되기 쉬워지는 문제가 있다. 또한, 대기에 노출된 웨이퍼 표면상에는, 막 두께 0.5nm 이상의 자연 산화막이 형성되고, 이 자연 산화막은 막 두께 65nm 이하의 게이트 절연막을 형성하기 때문에 큰 문제가 되는 것으로 알려져 있다.
그런데, 워터마크나 자연 산화막의 발생을 억제하기 위해서, 이소프로필아르곤(IPA)을 건조 공정에 이용하는 방법이 알려져 있다. IPA를 이용하는 건조(이하, IPA 건조라 함) 방법은, 순수 세정 후의 웨이퍼 세정을 IPA의 증기에 노출하여, 웨이퍼 표면의 물을 IPA 응축액에 치환한 후, 클린 에어의 분위기로 응축 부착한 IPA를 증발시킴으로써 웨이퍼 표면을 신속하게 건조시키는 것이다.
IPA 건조를 이용하는 세정 방법에 있어서는, 구체적으로는, 약액(APM, DHF) 처리, 순수 세정 및 IPA 건조를 각각 실행하는 복수의 처리조를 개폐가능하게 구성된 분할 커튼을 거쳐서 연속 설치하고, 웨이퍼를 이 처리조내에서 순차 이동시킴으로써 세정 처리를 실행한다. 이와 같이, IPA 건조 방법에 있어서는, 물에 대한 IPA의 용해성이 크고, 또한 소수성의 실리콘 표면에 대한 IPA의 누출성이 크기 때 문에(표면 장력이 작음), 웨이퍼 표면에 액적은 형성하지 않고 건조 처리를 실행할 수 있으므로, 워터마크가 발생하지 않는다. 또한, 처리실내를 N2 치환하는 것이 용이하고, 웨이퍼의 자연 산화막 발생을 방지할 수 있다(예컨대, 일본 특허 공개 제 2002-166237 호 공보 참조).
그러나, IPA 건조 후의 웨이퍼 표면에는 IPA 분자(탄소 등의 유기물)가 잔류하는 경우가 있다. 이 IPA 분자가 게이트 산화막 특성에 악영향을 부여하는 것이 우려된다[K. MOTAI, T. Itoga, and T. Tric, Extended Abstract of 1997, International Conference on Solid State Devices and Materials, Hamamatsu, 페이지 24-25 (1997) 참조]. 따라서, IPA 건조를 이용하여 워터마크의 발생을 억제하여도, 건조 후에 청정한 웨이퍼 표면을 수득하기는 곤란하였다.
본 발명의 목적은 기판의 부착물을 제거하고, 청정한 기판을 수득할 수 있는 기판의 표면 처리 방법, 기판의 세정 방법 및 프로그램을 기록한 기록 매체를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제 1 실시예에 따르면, 청구항 1.
이 기판의 표면 처리 방법에 따르면, 약액에 의해 세정된 기판의 부착물이 소정의 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로되고, 상기 혼합 기체의 분위기에 폭로된 부착물이 소정 온도로 가열된다. 부착물이 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로 되면, 부착물 및 혼합 기체에 근거한 착체(錨體)인 생성물이 생성된다. 이 생성된 생성물이 소정 온도로 가열되면, 생성물이 기화한다. 이 생성물의 기화에 의해, 산화막 등의 가판의 부착물이 제거된다. 따라서, 산화막 등의 기판의 부착물을 제거할 수 있고, 청정한 기판을 수득할 수 있다.
바람직하게는 청구항 2.
이 방법에 따르면, 기판에 플라즈마 에칭 처리가 실시되므로, 기판으로부터 제조되는 전자 디바이스에 있어서, 게이트 전극에 전하가 축적되지 않기 때문에, 게이트 산화막의 열화나 파괴를 방지할 수 있고, 에너지 입자가 전자 디바이스(소자)에 조사되지 않기 때문에, 반도체에 있어서 조사 충격 데미지(결정 결함)의 발생을 방지할 수 있고, 또한 플라즈마에 기인하는 예기치 않은 화학 반응이 일어나지 않기 때문에, 불순물의 발생을 방지할 수 있고, 이로써 기판에 처리를 실시하는 처리실이 오염되는 것을 방지할 수 있다.
또한, 바람직하게는 청구항 3.
이 방법에 따르면, 기판에 건조 세정 처리를 실시하므로, 물분자가 액정 상태로 기판에 부착하지 않고, 기판의 표면에 실리콘 산화막이 부착물로서 형성되지 않는다. 따라서, 보다 청정한 기판을 수득할 수 있다. 더불어, 기판 표면의 물성의 변화를 억제할 수 있으므로, 배선 신뢰성의 저하를 확실하게 방지할 수 있다.
또한, 바람직하게는 청구항 4.
이 방법에 따르면, 기판 부착물이 6.7×10-2 ∼ 4.0Pa 범위의 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로되므로, 물분자가 액체 상태로 기판에 부착하지 않고, 기판의 표면에 실리콘 산화막이 부착물로서 형성되지 않는다. 더불어, 혼합 기체의 분위기에 폭로되고, 착체에 변화된 부착물이 100 ∼ 200℃로 가열되므로, 물분자가 액체 상태로 기판에 부착하지 않고, 기판의 표면에 실리콘 산화막이 형성되지 않는다. 따라서, 더욱 청정한 기판을 수득할 수 있다.
바람직하게는 청구항 5.
이 방법에 따르면, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하고, 소정 온도로 가열되는 기판의 부착물은 실리콘 산화물이므로, 기판에 형성된 워터마크 등의 산화물을 제거할 수 있다.
바람직하게는 청구항 6.
이 방법에 따르면, 기판의 부착물의 형성이 측정되고, 상기 측정된 형상에 따라 혼합 기체에 있어서 암모니아와 불화 수소의 체적 유량비 및 상기 소정 압력 중 적어도 하나가 결정되므로, 부착물의 제거량의 억제를 정확하게 실행할 수 있으므로, 기판의 표면 처리의 효율을 향상시킬 수 있다.
바람직하게는 청구항 7.
이 방법에 따르면, 기판을 약액에 의해 세정한 후에 린스액으로 세정하므로, 약액에 의해 제거된 컨태미네이션이나 자연 산화막을 약액과 함께 제거할 수 있다.
바람직하게는 청구항 8.
이 방법에 따르면, 기판을 린스액으로 세정한 후에 회전 건조하므로, 기판에 탄소 등의 유기물이 잔류하는 것을 방지할 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 2 실시예에 따르면, 청구항 9.
이 기판의 세정 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, 기판 표면에 친수성층을 형성하는 약액에 의한 세정을 실행하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실행하고, 다음으로 소정 온도로 가열을 실행하므로, 약액에 의해 소정의 컨태미네이션을 제거할 수 있다. 또한, 약액에 의한 세정에 있어서, 기판 표면에 친수성층(자연 산화막이나 유사 SiO2층)이 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 친수성층인 자연 산화막 등의 기판의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다. 또한, 이 방법이 불명확한 세정 방법에 의해 이미 세정되어 있는 기판에서도, 본 세정 방법은 적용할 수 있다.
바람직하게는 청구항 10.
이 방법에 따르면, 약액이 SC1 및 SC2 중 한쪽이므로, 기판으로부터 파티클 및 금속 컨태미네이션을 각각 제거할 수 있다.
또한, 바람직하게는 청구항 11.
이 방법에 따르면, 친수성층은 실리콘 자연 산화막이므로, 제 2 실시예의 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 3 실시예에 따르면, 청구항 12.
이 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, 기판 표면에 친수성층을 형성하는 약액에 의한 세정을 실행하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실행하고, 다음으로 소정 온도로 가열을 실행하므로, 약액에 의해 소정의 컨태미네이션을 제거할 수 있다. 또한, 약액에 의한 세정에 있어서, 기판 표면에 소수성 표면이 발생하기 때문에 부착물로서 워터마크가 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 기판의 소수성 표면의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다. 또한, 이 방법이 불명확한 세정 방법에 의해 이미 세정되어 있는 기판에서도, 본 세정 방법은 적용할 수 있다.
바람직하게는 청구항 13.
이 방법에 따르면, 약액은 HF 수용액이므로, 기판이 자연 산화막을 제거할 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 4 실시예에 따르면, 청구항 14.
이 기판의 세정 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, SC1에 의한 세정을 실시하고, SC2에 의한 세정을 실시하고, 불화 수소 수용액에 의한 세정을 실 시하고, 건조를 실시하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실시하고, 다음으로 소정 온도에서 가열을 실시하므로, 컨태미네이션 및 자연 산화막 등을 제거할 수 있다. 또한, 건조에 의해 워터마크가 부착물로서 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 기판의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다. 특히, 금속 컨태미네이션을 제거할 수 있는 SC2 세정을 실시하므로, 부착물로서 금속 컨태미네이션이 부착된 기판의 세정에 대해 효과적이다.
상기 목적을 달성하기 위해서, 본 발명의 제 5 실시예에 따르면, 청구항 15.
이 기판의 세정 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, SC1에 의한 세정을 실시하고, 불화 수소 수용액에 의한 세정을 실시하고, 건조를 실시하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실시하고, 다음으로 소정 온도에서 가열을 실시하므로, 컨태미네이션 및 자연 산화막 등을 제거할 수 있다. 또한, 건조에 의해 워터마크가 부착물로서 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 기판의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 6 실시예에 따르면, 청구항 16.
이 기판의 세정 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접 속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, SC1에 의한 세정을 실시하고, SC2에 의한 세정을 실시하고, 건조를 실시하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실시하고, 다음으로 소정 온도에서 가열을 실시하므로, 컨태미네이션 및 자연 산화막 등을 제거할 수 있다. 또한, 건조에 의해 워터마크가 부착물로서 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 기판의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 7 실시예에 따르면, 청구항 17.
이 기판의 세정 방법에 따르면, 기판상에 형성된 제 1 층상에 형성된 소정의 패턴의 포토레지스트층을 이용하여 에칭 처리에 의해 제 1 층에서 가공 성형된 접속 구멍을 구비한 기판에 대해, 포토레지스트층의 제거를 실시하고, SC1에 의한 세정을 실시하고, 불화 수소 수용액에 의한 세정을 실시하고, SC2에 의한 세정을 실시하고, 건조를 실시하고, 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기로의 폭로를 실시하고, 다음으로 소정 온도에서 가열을 실시하므로, 컨태미네이션 및 자연 산화막 등을 제거할 수 있다. 또한, 건조에 의해 워터마크가 부착물로서 발생하지만, 제 1 실시예와 유사한 효과를 거둘 수 있고, 기판의 부착물을 제거할 수 있다. 따라서, 청정한 기판을 수득할 수 있다. 특히, 금속 컨태미네이션을 제거할 수 있는 SC2 세정을 실시하므로, 부착물로서 금속 컨태미네이션이 부착된 기판의 세정에 대해 효과적이다.
상기 목적을 달성하기 위해서 본 발명의 제 8 실시예에 따르면, 청구항 18.
이 프로그램을 기록한 기록 매체에 따르면, 상기 제 1 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 9 실시예에 따르면, 청구항 19.
이 프로그램을 기록한 기록 매체에 따르면, 상기 제 2 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 10 실시예에 따르면, 청구항 20.
상기 프로그램을 기록한 기록 매체에 따르면, 상기 제 3 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 11 실시예에 따르면, 청구항 21.
이 프로그램을 기록한 기록 매체에 따르면, 상기 제 4 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 12 실시예에 따르면, 청구항 22.
이 프로그램을 기록한 기록 매체에 따르면, 상기 제 5 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 13 실시예에 따르면, 청구항 23.
상기 프로그램을 기록한 기록 매체에 따르면, 상기 제 6 실시예와 유사한 효과를 거둘 수 있다.
상기 목적을 달성하기 위해서 본 발명의 제 14 실시예에 따르면, 청구항 24.
이 프로그램을 기록한 기록 매체에 따르면, 상기 제 7 실시예와 유사한 효과를 거둘 수 있다.
본 발명의 상기 및 다른 목적, 특징 및 이점은 첨부된 도면과 함께 제공된 하기의 상세한 설명으로부터 보다 명백해질 것이다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
우선, 본 발명의 실시 형태에 따른 기판의 표면 처리 방법에 대하여 설명한다.
도 1은 본 실시 형태에 따른 기판의 처리 방법이 적용된 기판 처리 장치의 개략 구성을 도시한 평면도이다.
기판 처리 장치는, 후술하는 바와 같이, 콘택트 홀 등이 형성된 전자 디바이스용의 웨이퍼의 표면에 부착된 컨태미네이션이나 표면에 형성된 자연 산화막을 제거하기 위한 세정 처리에 있어서, 후처리 공정으로서의 COR 세정 처리를 실행한다.
도 1에 있어서, 기판 처리 장치(10)는 전자 디바이스용 웨이퍼(이하, 단지 「웨이퍼」라고 함)(기판)(W)에 반응성 이온 에칭(이하, 「RIE」라고 함) 처리를 실시하는 제 1 프로세스 쉽(11)과, 상기 제 1 프로세스 쉽(11)과 평행하게 배치되고, 웨이퍼(W)에 후술하는 COR(Chemical Oxide Removal) 처리 및 PHT(Post Heat Treatment) 처리를 실시하는 제 2 프로세스 쉽(12)과, 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)이 각각 접속된 구형 형상의 공통 반송실로서의 로더 유닛(13)을 구비한다.
로더 유닛(13)에는, 상술한 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12) 이외에, 25장의 웨이퍼(W)를 수용하는 용기로서의 후프(hoop)(Front Opening Unified Pod)(14)가 각각 탑재되는 3개의 후프 탑재대(15)와, 후프(14)로부터 반출된 웨이퍼(W)의 위치를 사전 정렬하는 오리엔터(16)와, 웨이퍼(W)의 표면 상태를 계측하는 제 1 및 제 2 IMS(Integrated Metro1ogy System, Therma-Wave, Inc.)(17, 18)가 접속되어 있다.
제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)은 로더 유닛(13)의 길이방향에 있어서의 측벽에 접속되는 동시에 로더 유닛(13)을 끼어서 3개의 후프 탑재대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 유닛(13)의 길이방향에 관한 일 단부에 배치되고, 제 1 IMS(17)은 로더 유닛(13)의 길이방향에 관한 다른 단부에 배치되고, 제 2 IMS(18)은 3개의 후프 탑재대(15)와 병렬로 배치된다.
로더 유닛(13)은 내부에 배치된, 웨이퍼(W)를 반송하는 스칼라형 듀얼 아암 타입의 반송 아암 기구(19)와, 각 후프 탑재대(15)에 대응하도록 측벽에 배치된 웨이퍼(W)의 투입구로서의 3개의 로드 포트(20)를 갖는다. 반송 아암 기구(19)는 후프 탑재대(15) 탑재된 후프(14)로부터 웨이퍼(W)를 로드 포트(20)를 경유하여 취출하고, 상기 취출된 웨이퍼(W)를 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 오리엔터(16), 제 1 IMS(17)이나 제 2 IMS(18)로 반출입한다.
제 1 IMS(17)은 광학계의 모니터이고, 반입된 웨이퍼(W)를 탑재하는 탑재대(21)와, 상기 탑재대(21)에 탑재된 웨이퍼(W)를 지향하는 광학 센서(22)를 갖고, 웨이퍼(W)의 표면 형상, 예컨대 표면층의 막 두께 및 배선 홈이나 게이트 전극 등의 CD(임계 치수)값을 측정한다. 제 2 IMS(18)도 광학계의 모니터이고, 제 1 IMS(17)와 마찬가지로, 탑재대(23)와 광학 센서(24)를 갖고, 웨이퍼(W)의 표면에 있어서의 파티클수를 계측한다.
제 1 프로세스 쉽(11)은 웨이퍼(W)에 RIE 처리를 실시하는 제 1 진공 처리실로서의 제 1 프로세스 유닛(25)과, 상기 제 1 프로세스 유닛(25)에 웨이퍼(W)를 주고받는 링크형 싱글 픽 타입(single pick type)의 제 1 반송 아암(26)을 내장하는 제 1 로드·로크 유닛(27)을 갖는다.
제 1 프로세스 유닛(25)은 원통형 처리실 용기(챔버)와, 상기 챔버내에 배치된 상부 전극 및 하부 전극을 갖고, 상기 상부 전극 및 하부 전극 사이의 거리는 웨이퍼(W)에 RIE 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱력 등에 의해 척킹하는 ESC(28)을 그 상부에 갖는다.
제 1 프로세스 유닛(25)에서는, 챔버 내부에 처리 가스를 도입하고, 상부 전극 및 하부 전극 사이에 전계를 발생시킴으로써 도입된 처리 가스를 플라즈마화하여 이온 및 래디컬을 발생시키고, 상기 이온 및 래디컬에 의해 웨이퍼(W)에 RIE 처리를 실시한다.
제 1 프로세스 쉽(11)에서는, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 1 프로세스 유닛(25)의 내부 압력은 진공으로 유지된다. 이로써, 제 1 로드·로크 유닛(27)은 제 1 프로세스 유닛(25)과의 연결부에 진공 게이트 밸브(29)를 구비하는 동시에, 로더 유닛(13)과의 연결부에 대기 게이트 밸브(30)를 구비함으로써, 그 내부 압력을 조정가능한 진공 예비 반송실로서 구성된다.
제 1 로드·로크 유닛(27)의 내부에는, 대략 중앙부에 제 1 반송 아암(26)이 설치되고, 상기 제 1 반송 아암(26)보다 제 1 프로세스 유닛(25)측에 제 1 버퍼(31)가 설치되고, 제 1 반송 아암(26)보다 로더 유닛(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는 제 1 반송 아암(26)의 선단부에 배치된 웨이퍼(W)를 지지하는 지지부(픽)(33)가 이동하는 궤도상에 배치되고, RIE 처리가 실시된 웨이퍼(W)를 일시적으로 지지부(33)의 궤도의 상방으로 대피시킴으로써, RIE 미처리된 웨이퍼(W)와 RIE 처리 완료된 웨이퍼(W)의 제 1 프로세스 유닛(25)에 있어서의 원활한 교체를 가능하게 한다.
제 2 프로세스 쉽(12)은 웨이퍼(W)에 COR 처리를 실시하는 제 2 진공 처리실로서의 제 2 프로세스 유닛(34)과, 상기 제 2 프로세스 유닛(34)에 진공 게이트 밸브(35)를 거쳐서 접속된, 웨이퍼(W)에 PHT 처리를 실시하는 제 3 진공 처리실로서의 제 3 프로세스 유닛(36)과, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)에 웨이퍼(W)를 주고받는 링크형 싱글 픽 타입의 제 2 반송 아암(37)을 내장하는 제 2 로드·로크 유닛(49)을 갖는다.
도 2a 및 도 2b는 도 1에 있어서의 제 2 프로세스 유닛(34)의 단면도로서, 도 2a는 도 1에 있어서의 Ⅱ-Ⅱ선에 따른 단면도이고, 도 2b는 도 2a에 있어서의 A부의 확대도이다.
도 2a에 있어서, 제 2 프로세스 유닛(34)은 원통형 처리실 용기(챔버)(38)와, 상기 챔버(38)내에 배치된 웨이퍼(W)의 탑재대로서의 ESC(39)과, 챔버(38)의 상방에 배치된 샤워 헤드(40)와, 챔버(38)내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(41)과, 챔버(38) 및 TMP(41) 사이에 배치되고, 챔버(38)내의 압력 을 제어하는 가변식 버터플라이 밸브로서의 APC(Automatic Pressure Control) 밸브(42)를 갖는다.
ESC(39)는 내부에 직류 전압이 전압을 인가되는 전극판(도시하지 않음)을 갖고, 직류 전압에 의해 발생하는 쿨롱력 또는 존슨-라벡(Johnsen-Rahbek)력에 의해 웨이퍼(W)를 흡착하여 유지한다. 또한, ESC(39)는 온도 조절 기구로서 냉매실(도시하지 않음)을 갖는다. 이 냉매실에는 소정 온도의 냉매, 예컨대 냉각수나 갈덴액이 순환 공급되어, 상기 냉매의 온도에 의해 ESC(39)의 상면에 흡착 유지된 웨이퍼(W)의 처리 온도가 제어된다. 또한, ESC(39)는, ESC(39)의 상면과 웨이퍼의 이면 사이에 전열 가스(리움 가스)를 빈틈 없이 공급하는 전열 가스 공급 계통(도시하지 않음)을 갖는다. 전열 가스는 COR 처리의 사이, 냉매에 의해 원하는 지정 온도에 유지된 ESC(39)과 웨이퍼의 열교환을 실행하고, 웨이퍼(W)를 효율적으로 또한 균일하게 냉각한다.
또한, ESC(39)은 그 상면으로부터 돌출가능한 리프트 핀으로서의 복수의 푸셔 핀(56)을 갖고, 이들 푸셔 핀(56)은 웨이퍼(W)가 ESC(39)에 흡착 유지될 때에는 ESC(39)에 수용되고, COR 처리가 실시된 웨이퍼(W)를 챔버(38)로부터 반출할 때에는, ESC(39)의 상면으로부터 돌출하여 웨이퍼(W)를 상방으로 들어 올린다.
샤워 헤드(40)는 2층 구조를 갖고, 하층부(43) 및 상층부(44) 각각에 제 1 버퍼실(45) 및 제 2 버퍼실(46)을 갖는다. 제 1 버퍼실(45) 및 제 2 버퍼실(46)은 각각 가스 통기구(47, 48)를 거쳐 챔버(38)내에 연통한다. 즉, 샤워 헤드(40)는 제 1 버퍼실(45) 및 제 2 버퍼실(46)에 각각 공급되는 챔버(38)내로의 내부 통로를 갖는, 계층 형상으로 중첩된 2개의 판상체[하층부(43), 상층부(44)]로 이루어진다.
웨이퍼(W)에 COR 처리를 실시할 때, 제 1 버퍼실(45)에는 NH3(암모니아) 가스가 후술하는 암모니아 가스 공급관(57)으로부터 공급되고, 상기 공급된 암모니아 가스는 가스 통기구(47)를 거쳐서 챔버(38)내에 공급되는 동시에, 제 2 버퍼실(46)에는 HF(불화 수소) 가스가 후술하는 불화 수소 가스 공급관(58)으로부터 공급되고, 상기 공급된 불화 수소 가스는 가스 통기구(48)를 거쳐서 챔버(38)내에 공급된다.
또한, 샤워 헤드(40)는 히터(도시하지 않음), 예컨대 가열 소자를 내장한다. 이 가열 소자는 바람직하게는 상층부(44)상에 배치되어서 제 2 버퍼실(46)내의 불화 수소 가스의 온도를 제어한다.
또한, 도 2b에 도시하는 바와 같이, 가스 통기구(47, 48)에 있어서의 챔버(38)내로의 개구부는 점차 확대 형상으로 형성된다. 이로써, 암모니아 가스나 불화 수소를 챔버(38)내에 효율적으로 확산할 수 있다. 더욱이, 가스 통기구(47, 48)는 단면이 잘록한 형상을 보이므로, 챔버(38)에서 발생한 퇴적물이 가스 통기구(47, 48), 혹은 제 1 버퍼실(45)이나 제 2 버퍼실(46)로 역류하는 것을 방지할 수 있다. 또한, 가스 통기구(47, 48)는 나선 형상의 통기구이여도 좋다.
이 제 2 프로세스 유닛(34)은 챔버(38)내의 압력과, 암모니아 가스 및 불화 수소 가스의 체적 유량비를 조정함으로써 웨이퍼(W)에 COR 처리를 실시한다. 또한, 이 제 2 프로세스 유닛(34)은 챔버(38)내에 있어서 처음으로 암모니아 가스 및 불화 수소 가스가 혼합하도록 설계(포스트믹스 설계)되어 있기 때문에, 챔버(38)내에 상기 2종류의 가스가 도입 될 때까지, 상기 2종류의 혼합 가스가 혼합하는 것을 방지하고, 불화 수소 가스와 암모니아 가스가 챔버(38)내로의 도입 전에 반응하는 것을 방지한다.
또한, 제 2 프로세스 유닛(34)에서는, 챔버(38)의 측벽이 히터(도시하지 않음), 예컨대 가열 소자를 내장하고, 챔버(38)내의 분위기 온도가 저하하는 것을 방지한다. 이에 의해, COR 처리의 재현성을 향상할 수 있다. 또한, 측벽내의 가열 소자는 측벽의 온도를 제어함으로써 챔버(38)내에 발생한 부생성물이 측벽의 내측에 부착되는 것을 방지한다.
도 1에 되돌아와, 제 3 프로세스 유닛(36)은 원통형 처리실 용기(챔버)(50)과, 상기 챔버(50)내에 배치된 웨이퍼(W)의 탑재대로서의 스테이지 히터(51)와, 상기 스테이지 히터(51) 주위에 배치되고, 스테이지 히터(51)에 탑재된 웨이퍼(W)를 상방으로 들어 올리는 버퍼 아암(52)과, 챔버내 및 외부 분위기를 차단하는 개폐가능한 덮개로서의 PHT 챔버 리드(도시하지 않음)를 갖는다.
스테이지 히터(51)는 표면에 산화 피막이 형성된 알루미늄으로 이루어지고, 내장된 전열선 등에 의해 탑재된 웨이퍼(W)를 소정 온도까지 가열한다. 구체적으로는, 스테이지 히터(51)는 탑재된 웨이퍼(W)를 적어도 1분간에 걸쳐서 100∼200℃, 바람직하게는 약 135℃까지 직접 가열한다.
PHT 챔버 리드에는 실리콘 고무제의 시트 히터가 배치된다. 또한, 챔버(50)의 측벽에는 카트리지 히터(도시하지 않음)가 내장되고, 상기 카트리지 히터는 챔 버(50)의 측벽의 벽면 온도를 25∼80℃로 제어한다. 이로써, 챔버(50)의 측벽에 부생성물이 부착되는 것을 방지하고, 부착된 부생성물에 기인하는 파티클의 발생을 방지하여 챔버(50)의 클리닝 주기를 연신한다. 또한, 챔버(50)의 외주는 열 실드에 의해 덮어져 있다.
웨이퍼(W)를 상방으로부터 가열하는 히터로서, 상술한 시트 히터 대신에, 자외선 방사(UV radiation) 히터를 배치해도 좋다. 자외선 방사 히터로서는, 파장190∼400nm의 자외선을 방사하는 자외선 램프 등이 해당한다.
버퍼 아암(52)은 COR 처리가 실시된 웨이퍼(W)를 일시적으로 제 2 반송 아암(37)에 있어서의 지지부(53)의 궤도의 상방에 대피시킴으로써, 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)에 있어서의 웨이퍼(W)의 원활한 교체를 가능하게 한다.
이 제 3 프로세스 유닛(36)은 웨이퍼(W)의 온도를 조정함으로써 웨이퍼(W)에 PHT 처리를 실시한다.
제 2 로드·로크 유닛(49)은 제 2 반송 아암(37)을 내장하는 원통 형상의 반송실(챔버)(70)을 갖는다. 또한, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 2 로드·로크 유닛(49)은 제 3 프로세스 유닛(36)과의 연결부에 진공 게이트 밸브(54)를 구비하는 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(55)를 구비함으로써, 그 내부 압력을 조정가능한 진공 예비 반송실로서 구성된다.
도 3은 도 1에 있어서의 제 2 프로세스 쉽의 개략 구성을 도시하는 사시도이다.
도 3에 있어서, 제 2 프로세스 유닛(34)은 제 1 버퍼실(45)로 암모니아 가스를 공급하는 암모니아 가스 공급관(57)과, 제 2 버퍼실(46)로 불화 수소 가스를 공급하는 불화 수소 가스 공급관(58)과, 챔버(38)내의 압력을 측정하는 압력 게이지(59)와, ESC(39)내에 배치된 냉각 계통에 냉매를 공급하는 칠러 유닛(chiller unit)(60)을 구비한다.
암모니아 가스 공급관(57)에는 MFC(Mass Flow Controller)(도시하지 않음)이 설치되고, 상기 MFC은 제 1 버퍼실(45)로 공급하는 암모니아 가스의 유량을 조정하는 동시에, 불화 수소 가스 공급관(58)에도 MFC(도시하지 않음)이 설치되고, 상기MFC은 제 2 버퍼실(46)에 공급하는 불화 수소 가스의 유량을 조정한다. 암모니아 가스 공급관(57)의 MFC과 불화 수소 가스 공급관(58)의 MFC은 협동하여, 챔버(38)에 공급되는 암모니아 가스와 불화 수소 가스의 체적 유량비를 조정한다.
또한, 제 2 프로세스 유닛(34)의 하측에는, DP(Dry Pump)(도시하지 않음)에 접속된 제 2 프로세스 유닛 배기계(61)가 배치된다. 제 2 프로세스 유닛 배기계(61)는 챔버(38)와 APC 밸브(42) 사이에 배치된 배기 덕트(62)와 연통하는 배기관(63)과, TMP(41)의 하방(배기측)에 접속된 배기관(64)을 갖고, 챔버(38)내의 가스 등을 배기한다. 또한, 배기관(64)은 DP의 가까운 쪽에 있어서 배기관(63)에 접속된다.
제 3 프로세스 유닛(36)은 챔버(50)에 질소(N2) 가스를 공급하는 질소 가스 공급관(65)과, 챔버(50)내의 압력을 측정하는 압력 게이지(66)와, 챔버(50)내의 질소 가스 등을 배기하는 제 3 프로세스 유닛 배기계(67)를 구비한다.
질소 가스 공급관(65)에는 MFC(도시하지 않음)이 설치되고, 상기 MFC은 챔버(50)에 공급되는 질소 가스의 유량을 조정한다. 제 3 프로세스 유닛 배기계(67)는 챔버(50)에 연통하는 동시에 DP에 접속된 주 배기관(68)과, 상기 주 배기관(68)의 도중에 배치된 APC 밸브(69)와, 주 배기관(68)으로부터 APC 밸브(69)를 회피하도록 분기하고, 또한 DP에 가까운 쪽에 있어서 주 배기관(68)에 접속되는 부배기관(68a)을 갖는다. APC 밸브(69)는 챔버(50)내의 압력을 제어한다.
제 2 로드·로크 유닛(49)은 챔버(70)에 질소 가스를 공급하는 질소 가스 공급관(71)과, 챔버(70)내의 압력을 측정하는 압력 게이지(72)와, 챔버(70)내의 질소 가스 등을 배기하는 제 2 로드·로크 유닛 배기계(73)와, 챔버(70)내를 대기 개방하는 대기 연통관(74)을 구비한다.
질소 가스 공급관(71)에는 MFC(도시하지 않음)이 설치되고, 상기 MFC은 챔버(70)에 공급되는 질소 가스의 유량을 조정한다. 제 2 로드·로크 유닛 배기계(73)는 1개의 배기관으로 이루어지고, 상기 배기관은 챔버(70)에 연통하는 동시에, DP에 가까운 쪽에 있어서 제 3 프로세스 유닛 배기계(67)에 있어서의 주 배기관(68)에 접속된다. 또한, 제 2 로드·로크 유닛 배기계(73) 및 대기 연통관(74)은 각각 개폐가능한 배기 밸브(75) 및 릴리프 밸브(76)를 갖고, 상기 배기 밸브(75) 및 릴 리프 밸브(76)는 협동하여 챔버(70)내의 압력을 대기압으로부터 원하는 진공도 중 어느 정도로 조정한다.
도 4는 도 3에 있어서의 제 2 로드·로크 유닛의 유닛 구동용 드라이 에어 공급계의 개략 구성을 도시한 도면이다.
도 4에 있어서, 제 2 로드·로크 유닛(49)의 유닛 구동용 드라이 에어 공급계(77)의 드라이 에어 공급처로서는, 대기 도어 밸브(55)가 갖는 슬라이드 도어 구동용 도어 밸브 실린더, N2 퍼지 유닛으로서의 질소 가스 공급관(71)이 갖는 MFC, 대기 개방용 릴리프 유닛으로서의 대기 연통관(74)이 갖는 릴리프 밸브(76), 진공 배기 유닛으로서의 제 2 로드·로크 유닛 배기계(73)가 갖는 배기 밸브(75) 및 진공 게이트 밸브(54)가 갖는 슬라이드 구동용 게이트 구동용 게이트 밸브 실린더가 해당한다.
유닛 구동용 드라이 에어 공급계(77)는 제 2 프로세스 쉽(12)이 구비하는 주 드라이 에어 공급관(78)으로부터 분기된 부 드라이 에어 공급관(79)과, 상기 부 드라이 에어 공급관(79)에 접속된 제 1 솔레노이드 밸브(80) 및 제 2 솔레노이드 밸브(81)를 구비한다.
제 1 솔레노이드 밸브(80)는 드라이 에어 공급관(82, 83, 84, 85) 각각을 거쳐서 도어 밸브 실린더, MFC, 릴리프 밸브(76) 및 게이트 밸브 실린더에 접속되고, 이들로의 드라이 에어의 공급량을 제어함으로써 각부의 동작을 제어한다. 또한, 제 2 솔레노이드 밸브(81)는 드라이 에어 공급관(86)을 거쳐서 배기 밸브(75)에 접속되고, 배기 밸브(75)로의 드라이 에어의 공급량을 제어함으로써 배기 밸브(75)의 동작을 제어한다.
또한, 질소 가스 공급관(71)에 있어서의 MFC은 질소(N2) 가스 공급계(87)에도 접속되어 있다.
또한, 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)도, 상술한 제 2 로드·로크 유닛(49)의 유닛 구동용 드라이 에어 공급계(77)와 유사한 구성을 갖는 유닛 구동용 드라이 에어 공급계를 구비한다.
도 1에 되돌아와, 기판 처리 장치(10)는 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 시스템 컨트롤러와, 로더 유닛(13)의 길이방향에 관한 일 단부에 배치된 오퍼레이션 컨트롤러(88)를 구비한다.
오퍼레이션 컨트롤러(88)는, 예컨대 LCD(Liquid Crystal Display)로 이루어지는 표시부를 갖고, 상기 표시부는 기판 처리 장치(10)의 각 구성요소의 동작 상황을 표시한다.
또한, 도 5에 도시하는 바와 같이, 시스템 컨트롤러는 EC(Equipment Controller)(89)와, 3개의 MC(Module Controller)(90, 91, 92)와, EC(89) 및 각 MC을 접속하는 스위칭 허브(93)를 구비한다. 상기 시스템 컨트롤러는 EC(89)로부터 LAN(Local Area Network)(170)를 거쳐서, 기판 처리 장치(10)가 설치되어 있는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)로서의 PC(171)에 접속되어 있다. MES는 시스템 컨트롤러와 연계하여 공장에 있어서의 공정에 관한 실시간 정보를 기간 업무 시스템(도시하지 않음)에 피드백하는 동시에, 공장 전체의 부하 등을 고려하여 공정에 관한 판단을 실행한다.
EC(89)는 각 MC을 통괄하여 기판 처리 장치(10) 전체의 동작을 제어하는 주제어부(마스터 제어부)이다. 또한, EC(89)는 CPU, RAM, HDD 등을 갖고, 오퍼레이션 컨트롤러(88)에 있어서 사용자 등에 의해 지정된 웨이퍼(W)의 처리 방법, 즉 레시피에 대응하는 프로그램에 따라 CPU가 각 MC에 제어 신호를 송신함으로써, 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어한다.
스위칭 허브(93)는 EC(89)로부터의 제어 신호에 따라 EC(89)의 접속처로서의 MC을 바꾼다.
MC(90, 91, 92)는 각각 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 부제어부(슬레이브 제어부)이다. 각 MC은 DIST 보드(Distribution board)(96)에 의해 GHOST 네트워크(95)를 거쳐서 각 I/O(입출력) 모듈(97, 98, 99)에 각각 접속된다. GHOST 네트워크(95)는 MC가 갖는 MC 보드에 탑재된 GHOST(General High-Speed Optimum Scalable Transceiver)으로 칭하는 LSI에 의해 실현되는 네트워크이다. GHOST 네트워크(95)에는, 최대로 31개의 I/O 모듈을 접속가능하고, GHOST 네트워크(95)에서는, MC가 마스크에 해당하고, I/O 모듈이 슬레이브에 해당한다.
I/O 모듈(98)은 제 2 프로세스 쉽(12)에 있어서의 각 구성요소(이하, 「엔드 디바이스」라고 함)에 접속된 복수의 I/0 부(100)로 이루어지고, 각 엔드 디바이스로의 제어 신호 및 각 엔드 디바이스로부터의 출력 신호의 전달을 실행한다. I/O 모듈(98)에 있어서 I/O 부(100)에 접속되는 엔드 디바이스에는, 예컨대 제 2 프로 세스 유닛(34)에 있어서의 암모니아 가스 공급관(57)의 MFC, 불화 수소 가스 공급관(58)의 MFC, 압력 게이지(59) 및 APC 밸브(42), 제 3 프로세스 유닛(36)에 있어서의 질소 가스 공급관(65)의 MFC, 압력 게이지(66), APC 밸브(69), 버퍼 아암(52) 및 스테이지 히터(51), 제 2 로드·로크 유닛(49)에 있어서의 질소 가스 공급관(71)의 MFC, 압력 게이지(72) 및 제 2 반송 아암(37) 및 유닛 구동용 드라이 에어 공급계(77)에 있어서의 제 1 솔레노이드 밸브(80) 및 제 솔레노이드 밸브(81) 등이 해당한다.
또, I/O 모듈(97, 99)은 I/O 모듈(98)과 유사한 구성을 갖고, 제 1 프로세스 쉽(11)에 대응하는 MC(90) 및 I/O 모듈(97)의 접속 관계 및 로더 유닛(13)에 대응하는 MC(92) 및 I/O 모듈(99)의 접속 관계도, 상술한 MC(91) 및 I/O 모듈(98)의 접속 관계와 유사한 구성이므로, 이들의 설명을 생략한다.
또한, 각 GHOST 네트워크(95)에는, I/O 부(100)에 있어서의 디지털 신호, 아날로그 신호 및 시리얼 신호의 입출력을 제어하는 I/0 보드(도시하지 않음)도 접속된다.
기판 처리 장치(10)에 있어서, 웨이퍼(W)에 COR 처리를 실시할 때는, COR 처리의 레시피에 대응하는 프로그램에 따라 EC(89)의 CPU가, 스위칭 허브(93), MC(91), GHOST 네트워크(95) 및 I/O 모듈(98)에 있어서의 I/O 부(100)를 거쳐서, 원하는 엔드 디바이스에 제어 신호를 송신함으로써 제 2 프로세스 유닛(34)에 있어서 COR 처리를 실행한다.
구체적으로는, CPU가, 암모니아 가스 공급관(57)의 MFC 및 불화 수소 가스 공급관(58)의 MFC에 제어 신호를 송신함으로써 챔버(38)에 있어서의 암모니아 가스 및 불화 수소 가스의 체적 유량비를 원하는 값으로 조정하고, TMP(41) 및 APC 밸브(42)에 제어 신호를 송신함으로써 챔버(38)내의 압력을 원하는 값으로 조정한다. 또한, 이 때, 압력 게이지(59)가 챔버(38)내의 압력값을 출력 신호로서 EC(89)의 CPU에 송신하고, 상기 CPU는 송신된 챔버(38)내의 압력값에 근거하여, 암모니아 가스 공급관(57)의 MFC, 불화 수소 가스 공급관(58)의 MFC, APC 밸브(42)나 TMP(41)의 제어 파라미터를 결정한다.
또한, 웨이퍼(W)에 PHT 처리를 실시할 때에는, PHT 처리의 레시피에 대응하는 프로그램에 따라 EC(89)의 CPU가, 원하는 엔드 디바이스에 제어 신호를 송신함으로써 제 3 프로세스 유닛(36)에 있어서 PHT 처리를 실행한다.
구체적으로는, CPU가, 질소 가스 공급관(65)의 MFC 및 APC 밸브(69)에 제어 신호(15)를 송신함으로써 챔버(50)내의 압력을 원하는 값으로 조정하고, 스테이지 히터(51)에 제어 신호를 송신함으로써 웨이퍼(W)의 온도를 원하는 온도로 조정한다. 또한, 이 때, 압력 게이지(66)가 챔버(50)내의 압력값을 출력 신호로서 EC(89)의 CPU에 송신하고, 상기 CPU는 송신된 챔버(50)내의 압력값에 근거하여, APC 밸브(69)나 질소 가스 공급관(65)의 MFC의 제어 파라미터를 결정한다.
도 5의 시스템 컨트롤러에서는, 복수의 엔드 디바이스가 EC(89)에 직접 접속되지 않고, 상기 복수의 엔드 디바이스에 접속된 I/0 부(100)가 모듈화되어 I/O 모듈을 구성하고, 상기 I/O 모듈이 MC 및 스위칭 허브(93)를 거쳐서 EC(89)에 접속되기 때문에, 통신 계통을 간소화할 수 있다.
또한, EC(89)의 CPU가 송신하는 제어 신호에는, 원하는 엔드 디바이스에 접속된 I/0 부(100)의 어드레스 및 상기 I/0 부(100)를 포함하는 I/0 모듈의 어드레스가 포함되어 있기 때문에, 스위칭 허브(93)는 제어 신호에 있어서의 I/O 모듈의 어드레스를 참조하고, MC의 GHOST가 제어 신호에 있어서의 I/O 부(100)의 어드레스를 참조함으로써, 스위칭 허브(93)나 MC가 CPU에 제어 신호의 송신처를 조회할 필요를 없앨 수 있고, 이로써 제어 신호의 원활한 전달을 실현할 수 있다.
따라서, 웨이퍼(W)상에 형성된 절연막에, 소스 드레인 콘택트 홀 등을 형성한 후, 이 웨이퍼(W)에 대해 후공정의 처리를 실시하기 위해서는, 웨이퍼(W)를 세정할 필요가 있다. 상술한 바와 같이, 종래의 세정 방법에 있어서는, 스핀 건조에 의해 웨이퍼(W)의 표면에 워터마크가 발생하고, IPA 건조에 의해 웨이퍼(W)의 표면에 탄소의 유기물이 잔류한다. 이와 같은 웨이퍼(W) 표면의 워터마크는, 웨이퍼(W)로부터 제조되는 전자 디바이스에 있어서 각종 불량을 일으키는 요인이 되기 때문에 제거할 필요가 있다.
본 실시 형태에 따른 기판의 표면 처리 방법은, 이에 대응하여, 세정 공정에 있어서 후처리 공정으로서, 웨이퍼(W)에 COR 처리와 PHT 처리를 실시한다.
COR 처리는 피처리체의 산화막과 가스 분자를 화학 반응시켜서 생성물을 생성하는 처리이고, PHT 처리는 COR 처리가 실시된 피처리체를 가열하여, COR 처리의 화학 반응에 의해 피처리체에 생성한 생성물을 기화·열산화(Thermal Oxidation)시켜서 피처리체로부터 제거하는 처리이다. 이상과 같이, COR 처리 및 PHT 처리, 특히 COR 처리는 플라즈마를 이용하지 않고 또 물성분을 이용하지 않고 피처리체의 산화막을 제거하는 처리이기 때문에, 플라즈마리스 에칭 처리 및 드라이 클리닝 처리(건조 세정 처리)에 해당한다.
본 실시 형태에 따른 기판의 표면 처리 방법에서는, 가스로서 암모니아 가스 및 불화 수소 가스를 이용한다. 여기에서, 불화 수소 가스는 유사 SiO2층의 부식을 촉진하고, 암모니아 가스는 산화막과 불화 수소 가스의 반응을 필요에 따라서 제한하고, 최종적으로는 정지시키기 위한 반응 부생성물(By-product)을 합성한다. 구체적으로는, COR 처리 및 PHT 처리에 있어서 이하의 화학 반응을 이용함으로써, 웨이퍼(W)의 소수성 표면에 형성된 실리콘 산화막(SiO2)으로 이루어진 워터마크를 제거하여 웨이퍼(W)의 세정을 실시한다.
(COR 처리)
SiO2 + 4HF → SiF4 + 2H2O↑
SiF4 + 2NH3 + 2HF → (NH4)2SiF6
(PHT처리)
(NH4)2SiF6 → SiF4↑ + 2NH3↑ + 2HF↑
상술한 화학 반응을 이용한 COR 처리 및 PHT 처리는 이하의 특성을 갖는 것이 본 발명자에 의해 확인되어 있다. 또한, PHT 처리에 있어서는, N2 및 H2도 약간량 발생한다.
1) 열산화막의 선택비(제거 속도)가 높다.
구체적으로는, COR 처리 및 PHT 처리는 열산화막의 선택비가 높은 한편, 실리콘의 선택비가 낮다. 따라서, 열산화막인 SiO2막으로 이루어진 절연막의 표층이나 SiO2막이나 유사한 특성을 갖는 유사 SiO2층 또는 실리콘 표층의 자연 산화막 및 워터마크를 효율 좋게 제거할 수 있다. 또한, 이 유사 SiO2층은 「변질층」이나 「희생층」으로도 칭한다.
2) 표층이나 유사 SiO2층이 제거된 절연막의 표면에 있어서 자연 산화막의 성장 속도가 지연된다.
구체적으로는, 습식 에칭에 의해 표면이 노출된 웨이퍼(W)의 표면에 있어서는, 두께 3Å의 자연 산화막의 성장 시간이 10분인 것에 대해, COR 처리 및 PHT 처리에 의해 표면이 노출된 웨이퍼(W)의 표면에 있어서는 두께 3Å의 자연 산화막의 성장 시간은 2시간 이상이다. 따라서, 전자 디바이스의 제조 공정에 있어서 워터마크가 발생하지 않고, 전자 디바이스의 신뢰성을 향상시킬 수 있다.
3) 드라이 환경에 있어서 반응이 진행한다.
구체적으로는, COR 처리에 있어서 물을 반응에 이용하지 않고, 또한 COR 처리에 의해 상술한 바와 같이 물분자가 발생하지만, 후술하는 바와 같이 COR 처리는 대략 진공 상태에서 웨이퍼(W)에 부착되지 않고, 웨이퍼(W)의 표면에 워터마크 등이 발생하지 않는다. 또한, PHT 처리는 후술하는 바와 같이 고온 하에서 실시되기 때문에, 웨이퍼(W)의 표면에 워터마크 등이 발생하지 않는다. 더불어, 표면이 노출된 웨이퍼(W)의 표면에 OH기가 배치되지 않는다. 따라서, 웨이퍼(W)의 표면이 친수성으로 되지 않으므로, 상기 표면은 흡습하지 않기 때문에, 전자 디바이스의 배선 신뢰성의 저하를 방지할 수 있다.
4) 생성물(착체)의 생성량은 소정 시간이 경과하면 포화한다.
구체적으로는, 소정 시간이 경과하면, 그 이후, 워터마크를 암모니아 가스 및 불화 수소 가스의 혼합 기체에 계속하여 폭로해도, 생성물의 생성량은 증가하지 않는다. 또한, 생성물의 생성량은 혼합 기체의 압력, 체적 유량비 등의 혼합 기체의 파라미터에 의해 결정된다. 따라서, 워터마크의 제거량의 제어를 용이하게 실시할 수 있다. COR 처리에 있어서, 불화 수소 가스는 반응 가스이고, 암모니아 가스는 부식 가스이다. 이로써, COR 처리에 있어서, 암모니아(NH3)는 불화 수소(HF)를 중화하여 불화 수소 가스와 실리콘 산화막(SiO2)의 반응 진행을 제어한다. 따라서, 예컨대 암모니아 가스와 불화 가스의 체적 유량비를 조정함으로써 워터마크의 제거량을 용이하게 제어할 수 있다.
5) 파티클의 발생이 매우 적다.
구체적으로는, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)에 있어서, 2000장의 웨이퍼(W)에 있어서의 유사 SiO2층의 제거를 실행해도, 챔버(38)나 챔버(50)의 내벽 등에 파티클의 부착이 거의 관측되지 않는다. 따라서, 전자 디바이스에 있어서 파티클을 거친 배선의 단락 등이 발생하지 않고, 전자 디바이스의 신뢰성을 향상시킬 수 있다.
도 6a 내지 도 6i는 본 실시 형태에 따른 기판의 표면 처리 방법을 도시한 공정도이다.
본 실시 형태에 있어서는, 웨이퍼(W)의 표면에 형성된 절연막(310)에 레지스트층(302)을 이용하여 소스 드레인 콘택트용 콘택트 홀(303) 등을 형성한 후에(도 6a 참조), 웨이퍼(W)를 세정하는 것으로 한다.
도 6a 내지 도 6i는 본 발명의 실시 형태에 따른 기판의 표면 처리 방법의 세정 공정에 있어서의 전처리 공정을 실시하는 도시하지 않은 전세정 장치에 있어서, 우선, 습식 세정, 예컨대 H2SO4(황산) 및 H2O2(과산화수소수)로 이루어진 혼합액을 이용하는 세정(SPM 세정)을 실시하여 웨이퍼(W)상에 형성된 레지스트막(302)을 제거한다(도 6b). 이 습식 세정에 의해, 웨이퍼(W)에는 파티클(304) 및 금속 컨태미네이션(305) 등의 컨태미네이션이 부착한다. 또한, 레지스트막의 제거는, 상술한 습식 세정으로 바꿔서 플라즈마 에칭에 의해 실시되어도 좋다. 이 경우, 웨이퍼(W)에는, 에싱 찌꺼기가 컨태미네이션으로서 부착하게 된다.
다음으로, SC1 세정을 실시하여, 파티클(304)을 제거한다(도 6c 참조). SC1 세정은, 예컨대 5분 이하 사이에 실시한다. 상술한 바와 같이, SC1는 NH4OH(암모니아) 수용액과 H2O2(과산화수소수)의 혼합액이므로, SC1 세정 후에 웨이퍼(W)의 콘택트 홀(303)내의 실리콘 표면에는 친수성층인 자연 산화막(306)이 형성된다. 따라서, SC1 세정 후에 웨이퍼(W)의 표면에는 자연 산화막(306)이 형성됨으로써, 웨이퍼(W)의 표면은 친수성으로 된다. 자연 산화막(306)은 실리콘 자연 산화막(silicon native oxide)이고, 실리콘 자연 산화막과는 약액 중에서 성장하는 실리 콘 종단 최표면(Oxygentermination on silicon surface)의 산화 상태의 것이다.
다음으로, 순수 세정(린스 세정)에 의해 제거된 파티클(304)을 포함하는 SC1를 세정한 후에, SC2 세정을 실시하고, 금속 컨태미네이션(305)을 제거한다(도 6d 참조). SC2 세정은 예컨대 5분 이하 사이에 실시한다. 상술한 바와 같이, SC2는 HCI(염산)과 H2O2(과산화수소수)의 혼합액이므로, SC2 세정 후에 웨이퍼(W)의 콘택트 홀(303)내의 실리콘 표면에는 친수성층인 자연 산화막(306)이 형성된다. 따라서, SC1 세정 후와 마찬가지로, SC2 세정 후에 웨이퍼(W)의 표면에는 자연 산화막(306)이 형성됨으로써, 웨이퍼(W)의 표면은 친수성이 된다.
다음으로, 순수 세정에 의해 제거된 금속 컨태미네이션(305)을 포함하는 SC2를 세정한 후에, DHF 세정을 실시하여, 웨이퍼(W) 표면상에 발생된 자연 산화막(306)을 제거한다(도 6e 참조). DHF 세정 후, 웨이퍼(W)에 순수 세정을 실시하여 제거된 자연 산화막(306)을 포함하는 DHF를 세정하고, 스핀 드라이 건조를 실시한다. 상술한 바와 같이, DHF 세정에 의해 웨이퍼(W)의 표면은 소수성으로 되기 때문에, 웨이퍼(W)를 세정조로부터 끌어올릴 때, 액적이 웨이퍼(W)의 표면에 잔류한다. 더욱이, 웨이퍼(W)를 세정조로부터 끌어올릴 때에, Si 웨이퍼 표면에 잔류하고 있는 액적 중의 용존 산소와 웨이퍼 표면이 반응하여 SiO2가 형성되므로, 잔류 HF와 SiO2가 반응하여 H2SiF6이 형성되어버린다. 이 상태에서 스핀 드라이 건조를 실행하면, H2SiF6이 건조 후에 소수성 표면에 있어서 도 7에 도시하는 것 같은 실 리콘 산화물(SiO2)인 워터마크(307)로서, 즉 부착물로서 잔류해버린다. 또한, 스핀 드라이 건조를 실행하므로, IPA 건조를 실행할 경우와 같이 웨이퍼(W)의 표면에 IPA 분자(탄소 등의 유기물)가 잔류하지 않는다.
다음으로, 기판 처리 장치(10)에 의한 후처리 공정으로 이동한다. 상술한 바와 같이 워터마크(307)가 형성된 웨이퍼(W)를, 콘택트 홀(303)이 형성되어 있는 면을 상면으로서 기판 처리 장치(10)의 임의의 후프 탑재대(15)의 임의의 후프(14)에 격납한다. 이와 같이 후프(14)에 웨이퍼(W)를 격납한 상태에 있어서, 기판 처리 장치(10)를 시동시킴으로써, COR 세정 처리가 실행된다.
COR 세정 처리에 있어서, 기판 처리 장치(10)는 우선 반송 아암 기구(19), 제 2 로드·로크 유닛(49) 및 제 3 프로세스 유닛(36)을 거쳐서 웨이퍼(W)를 제 2 프로세스 유닛(34)의 챔버(38)에 수용한다. 다음으로, 상기 챔버(38)내의 압력을 소정 압력으로 조정하고, 챔버(38)내에 암모니아 가스, 불화 수소 가스 및 희석 가스로서 아르곤(Ar) 가스를 도입하여, 챔버(38)내를 이들로 이루어진 혼합 기체의 분위기로 하고, 워터마크(307)를 소정 압력 하에서 혼합 기체의 분위기에 폭로한다(부착물 폭로 단계)(도 6g 참조). 이로써, 워터마크(307)를 형성하는 SiO2, 암모니아 가스 및 불화 수소 가스로부터 착체 구조를 갖는 생성물을 생성하여 워터마크(307)를 생성물로 이루어진 착체 구조를 갖는 생성물층(308)에 변질시킨다(도 6h 참조).
다음으로, 생성물층(308)이 형성된 웨이퍼(W)를 제 3 프로세스 유닛(36)의 챔버(50)내의 스테이지 히터(51)상에 탑재하고, 상기 챔버(50)내의 압력을 소정 압력으로 조정하고, 챔버(50)내에 질소 가스를 도입하여 점성류를 생기게 하고, 스테이지 히터(51)에 의해 웨이퍼(W)를 소정 온도로 가열한다(부착물 가열 단계). 이때, 열에 의해 생성물층(308)의 생성물의 착체 구조가 분해하고, 생성물은 4불화규소(SiF4), 암모니아, 불화 수소로 분리하여 기화한다. 기화한 이들 분자는 점성류에 말려들어서 제 3 프로세스 유닛 배기계(67)에 의해 챔버(50)로부터 배출된다. 이로써, 스핀 건조에 의해 웨이퍼(W) 표면에 형성된 워터마크가 제거되고(도 6i 참조), COR 세정이 종료한다. COR 세정이 실행된 웨이퍼(W)는 제 2 로드·로크 유닛(49), 반송 아암 기구(19)를 거쳐서 소정의 후프(14)에 격납된다.
제 2 프로세스 유닛(34)에 있어서, 불화 수소 가스는 수분과 반응하기 쉽기 때문에, 챔버(38)에 있어서의 암모니아 가스의 체적을 불화 수소 가스의 체적보다 크게 설정하는 것이 바람직하고, 또한 챔버(38)에 있어서의 물분자는 될 수 있는 한 제거하는 것이 바람직하다. 구체적으로는, 챔버(38)내의 혼합 기체에 있어서의 암모니아 가스에 대한 불화 수소 가스의 체적 유량(SCCM)비는 1∼1/2인 것이 바람직하고, 또한 챔버(38)내의 소정의 압력은 6.7×10-2 ∼ 4.0Pa(0.5 ∼ 30mTorr)인 것이 바람직하다. 이로써, 챔버(38)내의 혼합 기체의 유량비 등이 안정하기 때문에, 생성물의 생성을 조장할 수 있다.
또한, 챔버(38)내의 소정 압력이 6.7×10-2 ∼ 4.0Pa(0.5∼30mTorr)으로 하면, 생성물의 생성량을 소정 시간 경과 후에 확실하게 포화시킬 수 있고, 이로써 에칭 깊이를 확실하게 억제할 수 있다(셀프 리미티드). 예를 들면, 챔버(38)내의 소정 압력이 1.3Pa(l0mTorr)인 경우, 에칭의 진행은 COR 처리 개시로부터 약 3분 경과 후에 정지한다. 이 때의 에칭 깊이는 대략 l5nm이다. 또한, 챔버(38)내의 소정 압력이 2.7Pa(20mTorr)인 경우, 에칭의 진행은 COR 처리 개시로부터 약 3분 경과 후에 정지한다. 이 때의 에칭 깊이는 대략 24nm이다.
또한, 반응물은 상온 근방에서 반응이 촉진되기 때문에, 웨이퍼(W)를 탑재하는 ESC(39)는 내장하는 온도 조절 기구(도시하지 않음)에 의해 그 온도가 25℃로 설정되는 것이 바람직하다. 또한, 온도가 높으면 챔버(38)내에 발생된 부생성물이 부착하기 어렵기 때문에, 챔버(38)내의 내벽 온도는 측벽에 매설된 히터(도시하지 않음)에 의해 50℃로 설정되는 것이 바람직하다.
제 3 프로세스 유닛(36)에 있어서, 반응물은 배위 결합을 포함하는 착화합물(Complex compound)이며, 착화합물은 결합력이 약하고, 비교적 저온에 있어서도 열분해가 촉진되므로, 웨이퍼(W)의 소정 온도는 80∼200℃인 것이 바람직하고, 100∼200℃인 것이 보다 바람직하다. 이것은, 웨이퍼(W)의 온도는 소정 압력까지 감압된 상태에 있어서, (NH4)2SiF6의 승화 온도 범위인 80∼200℃인 것이 바람직하고, 125∼150℃인 것이 보다 바람직하다. 또한, 웨이퍼(W)에 PHT 처리를 실시하는 시간은 60∼180초인 것이 바람직하다. 또한, 챔버(50)에 점성류를 생기지 않게 하기 위해서는, 챔버(50)내의 진공도를 높이는 것은 바람직하지 못하고, 또한 일정한 유량의 가스류가 필요하다. 따라서, 상기 챔버(50)에 있어서의 소정 압력은 6.7×10 ∼ 1.3×102Pa(500mTorr ∼ 1Torr)인 것이 바람직하고, 질소 가스의 유량은 500∼3000SCCM인 것이 바람직하다. 이로써, 챔버(50)내에 있어서 점성류를 확실하게 생기게 할 수 있기 때문에, 생성물의 열분해에 의해 생긴 기체 분자를 확실하게 제거할 수 있다.
또한, 웨이퍼(W)에 COR 처리를 실시하기 전에, 워터마크(307)의 형상, 예컨대 막 두께를 측정하고, 측정된 형상에 따라서, EC(89)의 CPU가 워터마크(307)의 막 두께와 제거량에 관련한 처리 조건 파라미터와의 소정 관계에 근거하여, COR 처리 또는 PHT 처리에 있어서의 처리 조건 파라미터의 값을 결정하는 것이 바람직하다. 이로써, 워터마크(307)의 제거량의 제어를 정확하게 실행할 수 있으므로, 확실하게 웨이퍼(W) 표면에 형성된 워터마크(307)를 제거할 수 있는 동시에, COR 세정 처리의 효율을 향상시킬 수 있다.
상기 소정 관계는 복수의 웨이퍼(W)를 처리하는 로트의 초기에 있어서, 제 1 IMS(17)에 의해 측정된 COR 처리 및 PHT 처리를 실시하기 전 및 실시한 후에 있어서의 워터마크(307)의 막 두께의 차, 즉 COR 처리 및 PHT 처리에 의한 워터마크(307)의 제거량과, 이 때의 COR 처리 및 PHT 처리에 있어서의 처리 조건 파라미터에 근거하여 설정된다. 처리 조건 파라미터로서는, 예컨대 암모니아 가스에 대한 불화 수소 가스의 체적 유량비나 챔버(38)내의 소정 압력, 스테이지 히터(51)에 탑재된 웨이퍼(W)의 가열 온도 등이 해당한다. 이와 같이 하여 설정된 소정 관계는 EC(89)의 HDD 등에 저장하여, 로트의 초기 이후에 있어서의 웨이퍼(W)의 처리에 있 어서 상술한 바와 같이 하여 참조된다.
또한, 어떤 웨이퍼(W)의 COR 처리 및 PHT 처리를 실시하기 전 및 실시한 후에 있어서의 워터마크(307)의 막 두께의 차에 근거하여, 상기 웨이퍼(W)에 두 번째 COR 처리 및 PHT 처리를 실시할지의 여부를 결정해도 좋고, 또한 두 번째 COR 처리 및 PHT 처리를 실시할 경우에는, EC(89)의 CPU가, 상기 웨이퍼(W)의 COR 처리 및 PHT 처리를 실시한 후에 있어서의 워터마크(307)의 막 두께에 따라, 상기 소정의 관계에 근거하여 COR 처리 및 PHT 처리의 조건 파라미터를 결정해도 좋다.
상술한 바와 같이, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, 웨이퍼(W)의 세정 처리에 있어서, 스핀 건조에 의해 표면에 형성된 워터마크(307)가 형성된 웨이퍼(W)를, 소정 압력 하에서 암모니아 가스, 불화 수소 가스 및 아르곤 가스로 이루어지는 혼합 기체의 분위기에 폭로하는 COR 처리 및 상기 혼합 기체의 분위기에 폭로된 웨이퍼(W)를 소정 온도로 가열하는 PHT 처리를 포함하는 COR 세정 처리를 실시한다. 이로써, 워터마크(307)를 형성하는 SiO2층, 암모니아 가스 및 불화 수소 가스로부터 착체 구조를 갖는 생성물[생성물층(308)]이 생성되고, 상기 생성된 생성물의 착체 구조가 열에 의해 분해하고, 생성물은 4불화규소, 암모니아, 불화 수소로 분리되어 기화한다. 이 생성물의 기화에 의해, 웨이퍼(W)의 표면으로부터 워터마크(307)를 제거할 수 있다. 또한, COR 세정 처리는, 드라이 환원에 있어서 실시하므로, COR 처리에 있어서의 물을 반응에 이용하지 않고, 또한 COR 처리에 의해 물분자가 발생되지만, 물분자는 기체 상태에서 발생하므로, 물분자가 약액 상태에서 웨이퍼(W)에 부착하지 않고, 워터마크가 제거된 웨이퍼(W)의 표면에 두 번째 워터마크가 형성되지는 않는다. 또한, PHT 처리는 고온 하에서 실시되므로, 워터마크가 제거된 웨이퍼(W)의 표면에 두 번째 워터마크가 형성되지는 않는다. 따라서, 워터마크 등을 제거할 수 있어서, 청정한 웨이퍼(W)를 얻을 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, SC2 세정, 순수 세정, DHF 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 세정을 실행하므로, SC1 세정에 의해 SPM 세정 또는 플라즈마 애싱에 의해 발생하는 파티클이나 애싱 찌꺼기를 제거할 수 있고, SC2 세정에 의해, SPM 세정 또는 플라즈마 애싱 및 SC1 세정에 의해 발생하는 금속 컨태미네이션을 제거할 수 있고, DHF 세정, SPM 세정 또는 플라즈마 애싱에 의해, SC1 세정 및 SC2 세정에 의해 발생하는 자연 산화막을 제거할 수 있다. 여기에서, 스핀 드라이 건조에 의해 워터마크가 발생하는 자연 산화막을 제거할 수 있다. 여기에서, 스핀 드라이 건조에 의해 워터마크가 발생하지만, COR 세정에 의해 워터마크를 제거할 수 있으므로, 워터마크, 컨태미네이션 및 자연 산화막 등을 확실하게 제거할 수 있어서, 청정한 웨이퍼(W)를 얻을 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, 웨이퍼(W)에 플라즈마리스 에칭 처리가 실시되어 워터마크(307)가 제거되므로, 웨이퍼(W)로부터 제조되는 전자 디바이스에 있어서, 게이트 전극에 전하가 축적되기 때문에, 게이트 산화막의 열화나 파괴를 방지할 수 있고, 에너지 입자가 전자 디바이스에 조사되지 않기 때문에, 반도체에 있어서의 결정 결함의 발생을 방지할 수 있고, 또한 플라즈 마에 기인하는 예기하지 않는 화학 반응이 일어나지 않기 때문에, 불순물의 발생을 방지할 수 있고, 이로써 챔버(38)나 챔버(50)내가 오염되는 것을 방지할 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, 웨이퍼(W)에 드라이 클리닝 처리가 실시되어 워터마크가 제거되므로, 웨이퍼(W)의 표면의 물성의 변화를 억제할 수 있으므로, 웨이퍼(W)로부터 제조되는 전자 디바이스에 있어서의 배선 신뢰성의 저하를 확실하게 방지할 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, IPA 건조를 실행하지 않으므로, 유기물(탄소)의 발생을 방지할 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 따르면, 워터마크, 컨태미네이션 및 자연 산화막 등을 확실하게 제거할 수 있으므로, 전자 디바이스의 신뢰성의 저하를 억제할 수 있다.
또한, COR 세정 처리에 있어서, COR 처리에 의한 워터마크(307)로부터의 착체 구조를 갖는 생성물의 생성량은 암모니아 가스, 불화 수소 가스 및 아르곤 가스로 이루어진 혼합 기체의 파라미터에 의해 제어할 수 있으므로, 혼합 기체의 파라미터 제어에 의해 워터마크의 제거량의 제어를 용이하게 실행할 수 있다. 따라서, 웨이퍼(W)의 표면에 형성된 워터마크를 확실하게 제거할 수 있는 동시에, COR 세정 처리의 효율을 향상시킬 수 있다.
또한, 생성물의 생성량은 소정 시간이 경과하면 포화하고, 생성물의 생성량은 혼합 기체의 파라미터에 의해 결정된다. 따라서, 워터마크(307)의 제거량의 제어를 용이하게 실행할 수 있는 동시에, 세정된 웨이퍼(W)로부터 제조되는 전자 디 바이스의 신뢰성의 저하를 방지할 수 있다.
본 실시 형태에 따른 기판의 표면 처리 방법에 있어서, 각 공정은 SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, SC2 세정, 순수 세정, DHF 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순차로 실시되지만, 기판의 표면 처리(세정 방법)에 있어서의 각 공정은 이들에 한정되지는 않는다.
예컨대, 본 실시 형태에 따른 기판의 표면 처리 방법의 변형예로서, SC2 세정 공정을 생략하여, SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, DHF 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 각 공정을 실시해도 좋다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법의 변형예로서, DHF 세정 공정을 생략하여, SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, SC2 세정, 순수 세정, 스핀 드라이 건조 및 C0R 세정의 순서로 각 공정을 실시해도 좋다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법의 변형예로서, SC2 세정 공정과 DHF 세정 공정의 순서를 변경하여, SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, DHF 세정, 순수 세정, SC2 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 각 공정을 실시해도 좋다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법의 변형예로서, DHF 세정 대신에, NH4F(불화암모늄) 및 HF(불화 수소)를 물에 용해하여 조정된 혼합액을 세정액으로서 사용하는 BHF(Buffered Hydrofluoric Acid) 세정을 실시해도 좋다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법의 변형예로서, SC1 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 각 공정을 실시해도 좋고, SC2 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 각 공정을 실시해도 좋다. 또한, DHF 세정, 순수 세정, 스핀 드라이 건조 및 COR 세정의 순서로 각 공정을 실시해도 좋다. 사용자는 어떠한 세정액을 사용하여 세정 처리가 이루어진 웨이퍼(W)인지가 불분명한 경우에도, 상기 웨이퍼(W)에 대해 본 표면 처리 방법을 적용할 수 있어서, 청정한 웨이퍼(W)를 얻을 수 있다. 예컨대, 파티클이 부착된 웨이퍼(W)에 대해 SC1 세정을, 금속 컨태미네이션이 부착된 웨이퍼(W)에 대해 SC2 세정을, 자연 산화막이 형성된 웨이퍼(W)에 대해 DHF 세정을 실시함으로써, 컨태미네이션, 자연 산화막을 각각 제거할 수 있고, 또 발생하는 워터마크를 제거할 수 있다.
이들 변형예에 의해, 세정하는 웨이퍼(W)에 따라서 최적의 세정 공정을 실시할 수 있고, 처리 시간간의 단축을 가능하게 할 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법에 의한 세정 대상은, 상술한 바와 같이, 표면에 형성된 절연막(301)에 소스 드레인 콘택트용의 콘택트 홀(303) 등이 형성되고, 콘택트 홀내에 있어서 웨이퍼(W)의 표면이 노출되는 것에 한정되지 않고, 표면이 노출하고 있는 웨이퍼(W)이면 좋다. 또한, 본 실시 형태에 따른 기판의 세정 방법에 의한 세정 대상은, 표면이 노출되어 있는 웨이퍼(W)에 한정되지 않고, 웨이퍼(W)상에 형성된 금속막의 표면이 노출되어 있는 웨이퍼(W)여도 좋다. 이 경우, 노출하는 금속 표면에 형성된 워터마크를 제거할 수 있다.
또한, 본 실시 형태에 따른 기판의 표면 처리 방법의 COR 세정의 대상은, 상 술한 바와 같이, 워터마크에 한정되는 것은 아니고, COR 처리 및 PHT 처리에 의해 제거가능한 실리콘 산화물(SiO2)이면 좋다. 예컨대, 메탈 실리콘 콘택트 형성전 세정, 에피전 세정 및 실리사이드 세정에 적용할 수 있다.
메탈 실리콘 콘택트 형성전 세정에 있어서는, 배선 금속을 웨이퍼상에 성막 하기 전에, 웨이퍼에 대하여 COR 세정을 실행한다. 이로써, 실리콘상에 발생하고 있는 실리콘 산화막(SiO2)을 제거할 수 있고, 전자 디바이스에 있어서의 콘택트 저항을 저감할 수 있다.
에피전 세정에 있어서는, 실리콘 에피택셜 프로세스(silicon epitaxial process) 전에 웨이퍼 대하여 COR 세정을 실행한다. 이로써, 웨이퍼상의 실리콘 산화막(SiO2)을 제거할 수 있고, 실리콘 에피택셜 프로세스 전에 웨이퍼의 표면을 청정 표면으로 할 수 있다.
실리사이드전 세정에 있어서는, 실리사이드 메탈을 CVD 성막하기 전에 폴리실리콘 웨이퍼에 대하여 COR 세정을 실행한다. 이로써, 폴리실리콘 웨어(polisilicon wear)상의 실리콘 산화막(SiO2)을 제거할 수 있고, 실리사이드 메탈의 폴리실리콘 웨어상에서의 Si 확산을 용이하게 할 수 있다.
또한, 기판 처리 장치(10)는 오리엔터(16), 제 1 IMS(17) 및 제 2 IMS(18)를 구비하는 것으로 했지만, 기판 처리 장치(10)는 오리엔터(16), 제 1 IMS(17) 및 제 2 IMS(18)를 구비하지 않는 것이라도 좋고, 또한 이들의 적어도 하나를 구비하는 것이라도 좋다.
또한, 본 발명은 상술한 실시 형태에 한정되는 것은 아니고, 예컨대 상술한 기판의 표면 처리 방법을 구비하는 전자 디바이스의 제조 방법이나 디바이스의 세정 방법도 포함된다.
기판 처리 장치(10)는 제 2 프로세스 유닛(12)을 하나 구비하는 것으로 했지만, 서로 병렬로 배치된 복수의 제 2 프로세스 쉽(12)을 구비하는 것이라도 좋다.
이하에, 본 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 변형예에 대해서 설명한다. 이하의 설명에 있어서는, 상술한 기판 처리 장치(10)와 동일 구성 부재에는 동일 참조부호를 부여하여 중복한 설명을 생략하고, 다른 부분만을 설명한다.
도 8은 본 실시 형태에 따른 기판 방법이 적용되는 기판 처리 장치의 제 1 변형예로서의 기판 세정 시스템의 대략 구성을 도시한 도면이다.
도 8에 도시한 바와 같이, 제 1 변형예로서의 기판 세정 시스템(400)은 상술의 본 실시 형태에 따른 기판의 세정 방법의 세정 공정에 있어서의 전처리 공정을 실행하는 도시하지 않는 전세정 장치와 유사하게 기능하는 전세정 장치(410)와, 도 1의 기판 처리 장치(10)와, 전세정 장치(410)와 기판 처리 장치(10)를 접속하는 버퍼 장치(420)를 구비한다.
전세정 장치(410)는 SPM 세정 또는 플라즈마 애싱, SC1 세정, 순수 세정, SC2 세정, 순수 세정, DHF 세정, 순수 세정 및 스핀 드라이 건조의 순서에서 각 행정을 실행가능하게 구성되어 있다. 또한, 전세정 장치(4l0)는 각 공정에 있어서 복수의 웨이퍼(W)에 대한 배치 처리가 가능하게 구성되어 있다.
버퍼 장치(420)는 도시하지 않은 반송 아암 및 스핀 건조가 실행된 웨이퍼(W)를 소정 개수 보관할 수 있는 도시하지 않은 버퍼실을 구비한다. 반송 아암은 전세정 장치(410)에 있어서 스핀 건조가 실행된 웨이퍼(W)를 버퍼실에 반송하여 격납가능하게 구성되어 있는 동시에, 버퍼실에 격납된 웨이퍼(W)를 기판 처리 장치(10)에 반송하여 소정 후프(14)에 격납가능하게 구성되어 있다.
또한, 기판 처리 장치(10)의 시스템 컨트롤러(도 5 참조)는 전세정 장치(410) 및 버퍼 장치(420) 각각에 대응하는 MC, GHOST 네트워크, DIST 보드 및 I/O모듈을 구비하고, 전세정 장치(410) 및 버퍼 장치(420)를 제어한다.
시스템 컨트롤러는 버퍼실(420)을 거쳐서 전세정 장치(410)로부터 기판 처리 장치(10)에 반송되는 웨이퍼(W)의 처리 레시피 등의 로그를 관리하는 동시에, 반송 아암을 제어하여 전세정 장치(410)로부터 기판 처리 장치(10)로의 웨이퍼(W)의 반송 타이밍을 관리한다.
상술한 구성에 의해, 기판 세정 시스템(400)에 있어서는, 전세정 장치(410)에 있어서 배치 처리가 이루어진 웨이퍼(W)를 버퍼 장치(420)를 거쳐서 낱장 처리를 실행하는 기판 처리 장치(10)에 원활하게 반송할 수 있다.
상술한 바와 같이, 본 변형예로서의 기판 세정 시스템에 따르면, 전세정 장치(410)에 있어서 배치 처리가 이루어진 웨이퍼(W)를 버퍼 장치(420)를 거쳐서 낱장 처리를 실행하는 기판 처리 장치(10)에 원활하게 반송할 수 있으므로, 기판의 세정을 효율적으로 실행할 수 있다.
상술한 본 실시 형태에 따른 기판의 표면 처리 방법이 적용된 기판 처리 장 치는, 도 1에 도시한 바와 같은 서로 평행하게 배치된 프로세스 쉽을 2개 구비한 평행 타입의 기판 처리 장치에게 한정되지 않고, 도 9이나 도 10에 도시하는 바와 같이, 웨이퍼(W)에 소정의 처리를 실시하는 진공 처리실로서의 복수의 프로세스 유닛이 방사상으로 배치된 기판 처리 장치도 해당한다.
도 9는 본 실시 형태에 따른 기판의 표면 처리 방법이 적용되는 기판 처리 장치의 제 2 변형예의 개략 구성을 도시하는 평면도이다. 또한, 도 9에 있어서는, 도 1의 기판 처리 장치(10)에 있어서의 구성요소와 유사한 구성요소에는 동일 참조부호를 부여하고, 그 설명을 생략한다.
도 9에 있어서, 기판 처리 장치(137)는 평면에서 보아 6각형의 전송 유닛(138)과, 상기 전송 유닛(138) 주위에 있어서 방사상으로 배치된 4개의 프로세스 유닛(139∼142)과, 로더 유닛(13)과, 전송 유닛(138) 및 로더 유닛(13) 사이에 배치되고, 전송 유닛(138) 및 로더 유닛(13)을 연결하는 2개의 로드·로크 유닛(143, 144)을 구비한다.
전송 유닛(138) 및 각 프로세스 유닛(139∼142)은 내부의 압력이 진공으로 유지되고, 전송 유닛(138)과 각 프로세스 유닛(139∼142)은 각각 게이트 밸브(145∼148)를 거쳐서 접속된다.
기판 처리 장치(137)에서는, 로더 유닛(13)의 내부 압력이 대기압으로 유지되는 한편, 전송 유닛(138)의 내부 압력은 진공으로 유지된다. 그 때문에, 각 로드·로크 유닛(143, 144)은 각각 전송 유닛(138)과의 연결부에 진공 게이트 밸브(149, 150)를 구비하는 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(151, 152)를 구비함으로써, 그 내부 압력을 조정가능한 진공 예비 반송실(1O)로서 구성된다. 또한, 각 로드·로크 유닛(143, 144)은 로더 유닛(13) 및 전송 유닛(138) 사이에서 주고받는 웨이퍼(W)를 일시적으로 탑재하기 위한 웨이퍼 탑재대(153, 154)를 갖는다.
전송 유닛(138)은 그 내부에 배치된 굴신 및 선회가능하게 이루어진 프로그 레그 타입(frog leg type)의 반송 아암(155)을 가지며, 상기 반송 아암(155)은 각 프로세스 유닛(139∼142)이나 각 로드·로크 유닛(143, 144) 사이에서 웨이퍼(W)를 반송한다.
각 프로세스 유닛(139∼142)은 각각 처리가 실시되는 웨이퍼(W)를 탑재하는 탑재대(156∼159)를 갖는다. 여기에서, 프로세스 유닛(140)은 기판 처리 장치(10)에 있어서의 제 1 프로세스 유닛(25)과 유사한 구성을 갖고, 프로세스 유닛(141)은 제 2 프로세스 유닛(34)과 유사한 구성을 갖고, 프로세스 유닛(142)은 제 3 프로세스 유닛(36)과 유사한 구성을 갖는다. 따라서, 프로세스 유닛(140)은 웨이퍼(W)에 RIE 처리를 실시하고, 프로세스 유닛(141)은 웨이퍼(W)에 COR 처리를 실시하고, 프로세스 유닛(142)은 웨이퍼(W)에 PHT 처리를 실시할 수 있다.
기판 처리 장치(137)에서는, 워터마크가 형성된 웨이퍼(W)를 프로세스 유닛(141)에 반입하여 COR 처리를 실시하고, 또 프로세스 유닛(142)에 반입하여 PHT 처리를 실시함으로써, 상술한 본 실시 형태에 따른 기판의 표면 처리 방법을 실행한다.
또한, 기판 처리 장치(137)에 있어서의 각 구성요소의 동작은 기판 처리 장 치(10)에 있어서의 시스템 컨트롤러와 같은 구성을 갖는 시스템 컨트롤러에 의해 제어된다.
도 10은 본 실시 형태에 따른 기판의 처리 방법이 적용되는 기판 처리 장치의 제 3의 변형예의 개략 구성을 도시한 평면도이다. 또한, 도 10에 있어서는, 도 1의 기판 처리 장치(10) 및 도 9의 기판 처리 장치(137)에 있어서의 구성요소와 유사한 구성요소에는 동일 참조부호를 부여하고, 그 설명을 생략한다.
도 10에 있어서, 기판 처리 장치(160)는 도 9의 기판 처리 장치(137)에 대하여, 2개의 프로세스 유닛(161, 162)이 추가되고, 이에 대응하여, 전송 유닛(163)의 형상도 기판 처리 장치(137)에 있어서의 전송 유닛(138)의 형상과 상이하다. 추가된 2개의 프로세스 유닛(161, 162)은 각각 진공 게이트 밸브(164, 165)를 거쳐서 전송 유닛(163)과 접속되는 동시에, 웨이퍼(W)의 탑재대(166, 167)를 갖는다.
또한, 전송 유닛(163)은 2개의 스칼라 아암 타입(scalar arm type)의 반송 아암으로 이루어진 반송 아암 유닛(168)을 구비한다. 상기 반송 아암 유닛(168)은 전송 유닛(163)내에 배치된 가이드 레일(169)을 따라 이동하고, 각 프로세스 유닛(139∼142, 161, 162)이나 각 로드·로크 유닛(143, 144) 사이에서 웨이퍼(W)를 반송한다.
기판 처리 장치(160)에서는, 기판 처리 장치(137)와 같이, 워터마크가 형성된 웨이퍼(W) 프로세스 유닛(141)에 반입되어 COR 처리를 실시하고, 또 프로세스 유닛(142)에 반입되어 PHT 처리를 실시함으로써, 상술된 본 실시 형태에 따른 기판의 표면 처리 방법을 실행한다.
또한, 기판 처리 장치(160)에 있어서의 각 구성요소의 동작도, 기판 처리 장치(10)에 있어서의 시스템 컨트롤러와 유사한 같은 시스템 컨트롤러에 의해 제어된다.
또한, 상술한 전자 디바이스에는, 소위 반도체 디바이스 이외에, 강유전체, 고유전체 등의 절연성 금속 산화물, 특히 페로부스카이트형 결정 구조를 갖는 물질로 이루어진 박막을 갖는 비휘발성 또는 대용량의 메모리 소자도 포함한다. 페로부스카이트형 결정 구조를 갖는 물질로서는, 티탄산지르콘산연(PZT), 티탄산바륨 스트론튬(BST) 및 탄탈산니오브스토론튬비스마스(SBNT) 등이 해당한다.
또한, 본 발명의 목적은 상술한 본 실시 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, EC(89)에 공급하고, EC(89)의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 격납된 프로그램 코드를 판독하여 실행함으로써도 달성된다.
이 경우, 기록 매체로부터 판독된 프로그램 코드 자체가 상술한 본 실시 형태의 기능을 실현하는 것으로 이루어지고, 그 프로그램 코드 및 상기 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대 플로피(등록상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 비휘발성 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 거쳐서 다운로드해도 좋다.
또한, 컴퓨터가 판독한 프로그램 코드를 실행함으로써, 상기 본 실시 형태의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터상에서 기동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 수행하고, 그 처리에 의해 상술한 본 실시 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비된 메모리에 기입된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비된 CPU 등이 실제의 처리의 일부 또는 전부를 수행하고, 그 처리에 의해 전술한 본 실시 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드(object code), 인터프리터(interpreter)에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 이루어져도 좋다.
본 발명에 따르면, 약액이나 플라즈마를 이용하지 않고 포토레지스트막의 표면에 있어서의 워터마크 등을 선택적으로 애싱할 수 있다. 또한, 생성물의 생성량은 혼합 기체의 파라미터에 의해 제어할 수 있다. 따라서, 포토레지스트막의 표면에 있어서의 워터마크의 제거량의 제어를 용이하게 실행할 수 있는 동시에, 전자 디바이스에 있어서의 배선 신뢰성의 저하를 방지할 수 있다.

Claims (24)

  1. 기판의 부착물을 제거하는 기판의 표면 처리 방법에 있어서,
    기판상에 제 1 층을 형성하는 단계와,
    상기 제 1 층상에 소정 패턴의 포토레지스트층을 형성하는 단계와,
    상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에 접속 구멍을 가공 성형하는 단계와,
    상기 기판을 약액에 의해 세정하는 약액 세정 단계와,
    상기 부착물을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 부착물을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 표면 처리 방법.
  2. 제 1 항에 있어서,
    상기 부착물 폭로 단계는, 상기 기판에 플라즈마리스 에칭 처리를 실시하는
    기판 표면 처리 방법.
  3. 제 1 항에 있어서,
    상기 부착물 폭로 단계는, 상기 기판에 건조 세정 처리를 실시하는
    기판 표면 처리 방법.
  4. 제 1 항에 있어서,
    상기 부착물 폭로 단계에 있어서 상기 소정 압력은 6.7×10-2 ∼ 4.0Pa이고, 상기 부착물 가열 단계에 있어서 상기 소정 온도는 100∼200℃인
    기판 표면 처리 방법.
  5. 제 1 항에 있어서,
    상기 부착물은 상기 기판에 형성된 실리콘 산화물인
    기판 표면 처리 방법.
  6. 제 1 항에 있어서,
    상기 부착물의 형상을 측정하고, 상기 측정된 형상에 따라서 상기 혼합 기체에 있어서의 상기 암모니아에 대한 상기 불화 수소의 체적 유량비 및 상기 소정 압력 중 적어도 하나를 결정하는 생성물 생성 조건 결정 단계를 더 포함하는
    기판 표면 처리 방법.
  7. 제 1 항에 있어서,
    상기 약액 세정 단계 후에 상기 기판을 린스액으로 세정하는 린스액 세정 단계를 더 갖는
    기판 표면 처리 방법.
  8. 제 7 항에 있어서,
    상기 린스액 세정 단계 후에 상기 기판을 회전 건조하는 스핀 드라이 건조 단계를 더 갖는
    기판 표면 처리 방법.
  9. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    상기 기판 표면에 친수성층을 형성하는 약액에 의해 상기 기판을 세정하는 친수 처리 세정 단계와,
    상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  10. 제 9 항에 있어서,
    상기 약액은 SC1 및 SC2 중 어느 한쪽인
    기판 세정 방법.
  11. 제 9 항에 있어서,
    상기 친수성층은 실리콘 자연 산화막인
    기판 세정 방법.
  12. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    상기 기판 표면에 소수성 표면을 형성하는 약액에 의해 상기 기판을 세정하는 소수 처리 세정 단계와,
    상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  13. 제 12 항에 있어서,
    상기 약액은 HF 수용액인
    기판 세정 방법.
  14. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 단계와,
    SC2에 의해 상기 제 1 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 2 습식 세정 단계와,
    불화 수소 수용액에 의해 상기 제 2 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 3 습식 세정 단계와,
    상기 제 3 습식 세정 단계에서 세정된 상기 기판을 건조시키는 건조 단계와,
    상기 건조 단계에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  15. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 단계와,
    불화 수소 수용액에 의해 상기 제 1 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 2 습식 세정 단계와,
    상기 제 2 습식 세정 단계에서 세정된 상기 기판을 건조시키는 건조 단계와,
    상기 건조 단계에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  16. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 단계와,
    SC2에 의해 상기 제 1 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 2 습식 세정 단계와,
    상기 제 2 습식 세정 단계에서 세정된 상기 기판을 건조시키는 건조 단계와,
    상기 건조 단계에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  17. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 단계와,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 단계와,
    불화 수소 수용액에 의해 상기 제 1 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 2 습식 세정 단계와,
    SC2에 의해 상기 제 2 습식 세정 단계에서 세정된 상기 기판을 세정하는 제 3 습식 세정 단계와,
    상기 제 3 습식 세정 단계에서 세정된 상기 기판을 건조시키는 건조 단계와,
    상기 건조 단계에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 단계와,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 단계를 포함하는
    기판 세정 방법.
  18. 기판의 부착물을 제거하는 기판의 표면 처리 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    기판상에 제 1 층을 형성하는 모듈과,
    상기 제 1 층상에 소정 패턴의 포토레지스트층을 형성하는 모듈과,
    상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에 접속 구멍을 가공 성형하는 모듈과,
    상기 기판을 약액에 의해 세정하는 약액 세정 모듈과,
    상기 부착물을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 부착물을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  19. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    상기 기판 표면에 친수성층을 형성하는 약액에 의해 상기 기판을 세정하는 친수 처리 세정 모듈과,
    상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  20. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    상기 기판 표면에 소수성 표면을 형성하는 약액에 의해 상기 기판을 세정하는 소수 처리 세정 모듈과,
    상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  21. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 모듈과,
    SC2에 의해 상기 제 1 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 2 습식 세정 모듈과,
    불화 수소 수용액에 의해 상기 제 2 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 3 습식 세정 모듈과,
    상기 제 3 습식 세정 모듈에서 세정된 상기 기판을 건조시키는 건조 모듈과,
    상기 건조 모듈에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  22. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 모듈과,
    불화 수소 수용액에 의해 상기 제 1 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 2 습식 세정 모듈과,
    상기 제 2 습식 세정 모듈에서 세정된 상기 기판을 건조시키는 건조 모듈과,
    상기 건조 모듈에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  23. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 모듈과,
    SC2에 의해 상기 제 1 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 2 습식 세정 모듈과,
    상기 제 2 습식 세정 모듈에서 세정된 상기 기판을 건조시키는 건조 모듈과,
    상기 건조 모듈에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
  24. 기판상에 형성된 제 1 층과, 상기 제 1 층상에 형성된 소정의 패턴의 포토레지스트층과, 상기 포토레지스트층을 이용하여 에칭 처리에 의해 상기 제 1 층에서 가공 성형된 접속 구멍을 구비하는 기판의 세정 방법을 컴퓨터로 실행시키는 프로그램을 기록한 기록 매체에 있어서,
    상기 포토레지스트층을 제거하는 포토레지스트 제거 모듈과,
    SC1에 의해 상기 기판을 세정하는 제 1 습식 세정 모듈과,
    불화 수소 수용액에 의해 상기 제 1 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 2 습식 세정 모듈과,
    SC2에 의해 상기 제 2 습식 세정 모듈에서 세정된 상기 기판을 세정하는 제 3 습식 세정 모듈과,
    상기 제 3 습식 세정 모듈에서 세정된 상기 기판을 건조시키는 건조 모듈과,
    상기 건조 모듈에서 건조된 상기 기판을 소정 압력 하에서 암모니아와 불화 수소를 포함하는 혼합 기체의 분위기에 폭로하는 부착물 폭로 모듈과,
    상기 혼합 기체의 분위기에 폭로된 상기 기판을 소정 온도로 가열하는 부착물 가열 모듈을 포함하는
    프로그램을 기록한 기록 매체.
KR1020060017330A 2005-02-23 2006-02-22 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체 Expired - Fee Related KR100832164B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00047361 2005-02-23
JP2005047361 2005-02-23
JPJP-P-2005-00278844 2005-09-26
JP2005278844A JP4895256B2 (ja) 2005-02-23 2005-09-26 基板の表面処理方法

Publications (2)

Publication Number Publication Date
KR20060024832A KR20060024832A (ko) 2006-03-17
KR100832164B1 true KR100832164B1 (ko) 2008-05-23

Family

ID=36636246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017330A Expired - Fee Related KR100832164B1 (ko) 2005-02-23 2006-02-22 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체

Country Status (4)

Country Link
EP (1) EP1696476B1 (ko)
JP (1) JP4895256B2 (ko)
KR (1) KR100832164B1 (ko)
TW (1) TWI398920B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854455B1 (ko) * 2006-06-30 2008-08-27 주식회사 하이닉스반도체 반도체 소자의 워터마크 제거방법
JP5143808B2 (ja) 2009-10-08 2013-02-13 本田技研工業株式会社 撮像装置、撮像システム及び演算方法
JP5424848B2 (ja) 2009-12-15 2014-02-26 株式会社東芝 半導体基板の表面処理装置及び方法
KR101271248B1 (ko) * 2011-08-02 2013-06-07 주식회사 유진테크 에피택셜 공정을 위한 반도체 제조설비
US9461144B2 (en) * 2014-06-13 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
JP6934376B2 (ja) * 2017-09-20 2021-09-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
WO2019138694A1 (ja) * 2018-01-09 2019-07-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
CN108447774B (zh) * 2018-03-29 2023-05-26 长鑫存储技术有限公司 同时去除热氧化膜和去除沉积氧化膜的方法及设备
KR102796895B1 (ko) * 2022-03-30 2025-04-17 야마하 로보틱스 홀딩스 가부시키가이샤 전자 부품 세정 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274079A (ja) 1998-03-26 1999-10-08 Angstrom Technology Partnership 半導体装置およびその製造方法
KR20020066448A (ko) * 2001-02-10 2002-08-17 삼성전자 주식회사 매엽식 웨이퍼 세정 장치 및 이를 이용한 웨이퍼 세정 방법
KR20040008212A (ko) * 2001-06-08 2004-01-28 동경 엘렉트론 주식회사 박막형성장치의 세정방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6345822A (ja) * 1986-08-13 1988-02-26 Hitachi Ltd クリ−ニング方法および装置
US5171393A (en) * 1991-07-29 1992-12-15 Moffat William A Wafer processing apparatus
US5282925A (en) * 1992-11-09 1994-02-01 International Business Machines Corporation Device and method for accurate etching and removal of thin film
JPH06163508A (ja) * 1992-11-27 1994-06-10 Fuji Electric Co Ltd 基板の乾燥方法および装置
JPH06314679A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JPH06337193A (ja) * 1993-05-27 1994-12-06 Tokyo Hightech Kk 真空乾燥装置
JPH0969509A (ja) * 1995-09-01 1997-03-11 Matsushita Electron Corp 半導体ウェーハの洗浄・エッチング・乾燥装置及びその使用方法
US5932022A (en) * 1998-04-21 1999-08-03 Harris Corporation SC-2 based pre-thermal treatment wafer cleaning process
US6486072B1 (en) * 2000-10-23 2002-11-26 Advanced Micro Devices, Inc. System and method to facilitate removal of defects from a substrate
JP2003077839A (ja) * 2001-08-30 2003-03-14 Toshiba Corp 半導体製造装置のパージ方法及び半導体装置の製造方法
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
JP4187540B2 (ja) * 2003-01-31 2008-11-26 大日本スクリーン製造株式会社 基板処理方法
JP4039385B2 (ja) * 2003-04-22 2008-01-30 東京エレクトロン株式会社 ケミカル酸化膜の除去方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11274079A (ja) 1998-03-26 1999-10-08 Angstrom Technology Partnership 半導体装置およびその製造方法
KR20020066448A (ko) * 2001-02-10 2002-08-17 삼성전자 주식회사 매엽식 웨이퍼 세정 장치 및 이를 이용한 웨이퍼 세정 방법
KR20040008212A (ko) * 2001-06-08 2004-01-28 동경 엘렉트론 주식회사 박막형성장치의 세정방법

Also Published As

Publication number Publication date
JP2006270032A (ja) 2006-10-05
TWI398920B (zh) 2013-06-11
EP1696476A2 (en) 2006-08-30
JP4895256B2 (ja) 2012-03-14
EP1696476A3 (en) 2009-12-09
EP1696476B1 (en) 2015-02-18
TW200723391A (en) 2007-06-16
KR20060024832A (ko) 2006-03-17

Similar Documents

Publication Publication Date Title
KR100830736B1 (ko) 기판 처리 방법, 전자 디바이스 제조 방법 및 프로그램을기록한 기록 매체
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US12283476B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US6890853B2 (en) Method of depositing metal film and metal deposition cluster tool including supercritical drying/cleaning module
US8991333B2 (en) Substrate processing method and system
TWI389194B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
US9627608B2 (en) Dielectric repair for emerging memory devices
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US20200111674A1 (en) Etching method
TWI879802B (zh) 蝕刻方法、損傷層之去除方法及記憶媒體
TWI415177B (zh) A substrate processing method and a substrate processing apparatus
KR100360399B1 (ko) 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR100832164B1 (ko) 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체
US10734243B2 (en) Etching method and substrate processing system
CN100395872C (zh) 基板表面的处理方法、基板的清洗方法及程序
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
JP2007266099A (ja) 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体
KR100852520B1 (ko) 전자 디바이스의 제조 방법 및 프로그램을 기록한 기록매체

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20210520

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210520

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000