KR100825837B1

KR100825837B1 - 시모스 이미지 센서, 및 시모스 이미지 센서의 로우디코더와 그의 제어 방법

Info

Publication number: KR100825837B1
Application number: KR1020060076081A
Authority: KR
Inventors: 손장섭
Original assignee: 엠텍비젼 주식회사
Priority date: 2006-08-11
Filing date: 2006-08-11
Publication date: 2008-04-28
Anticipated expiration: 2026-08-11
Also published as: KR20080014409A

Abstract

시모스 이미지 센서의 로우디코더에서 소비되는 막대한 량의 전류를 줄이기 위한 시모스 이미지 센서의 로우디코더가 개시되어 있다. 로우디코더의 디코딩부는 마스터 클록을 소정 비율로 분주한 디코더 클록 신호를 클럭 신호로 입력받아 로우 어드레스를 디코딩한다. 또는 로우디코더의 디코딩부는 마스터 클럭을 입력받아 게이트 신호로 소정 시간 동안 상기 마스터 클럭을 마스킹하여 생성한 디코더 클록 신호를 클럭 신호로 입력받아 로우 어드레스를 디코딩한다. 종래 마스터 클럭을 클럭 신호로 입력받아 디코딩 동작을 수행하는 로우 디코더의 디코딩부에서 상기 마스터 클럭에 의해 불필요하게 지속적으로 소모되는 전류를 줄여 전체 로우 디코더의 소비 전력을 줄일 수 있다.

시모스 이미지 센서, 로우디코더, 디코딩부, 신호 전달부, 디코더 클럭 생성부

Description

시모스 이미지 센서, 및 시모스 이미지 센서의 로우 디코더와 그의 제어 방법{CMOS IMAGE SENSOR, ROW DECODER OF CMOS IMAGE SENSOR, AND METHOD OF CONTROLLING ROW DECODER OF CMOS IMAGE SENSOR}

도 1은 종래 기술에 따른 시모스 이미지 센서의 로우 디코더의 구성을 도시한 도면이다.

도 2는 본 발명의 일 실시예에 따른 시모스 이미지 센서의 구성을 도시한 도면이다.

도 3는 본 발명의 제1 실시예에 따른 시모스 이미지 센서의 로우 디코더의 구성을 도시한 블록도이다.

도 4는 본 발명의 제2 실시예에 따른 시모스 이미지 센서의 로우 디코더의 구성을 도시한 블록도이다.

도 5는 본 발명의 일실시예에 따른 시모스 이미지 센서의 로우 디코더의 신호 타이밍도이다.

<도면의 주요 부분에 대한 부호의 설명>

110 : 픽셀 어레이 120 : 로우 디코더

130 : 컬럼 디코더 140 : 신호 독출 회로

150 : A/D 컨버터 160 : 타이밍 제어 회로

121a, 121b : 디코더 클록 생성부 122 : 신호 전달부

123 : 디코딩부

본 발명은 시모스 이미지 센서, 및 시모스 이미지 센서의 로우 디코더와 그의 제어 방법 에 관한 것으로, 더욱 상세하게는 회로의 소모전류를 최소화시키기 위한 시모스 이미지 센서, 및 시모스 이미지 센서의 로우 디코더와 그의 제어 방법 에 관한 것이다.

시모스(CMOS; Complementary MOS) 이미지 센서(CIS; CMOS Image Sensor)는 빛에 의해 발생한 전자를 각 화소 내에서 전압으로 변환한 후에 여러 CMOS 스위치를 통해 출력한다. 이러한 시모스 이미지 센서는 포토 다이오드(photo diode)를 광 감지용으로 사용하고, 화소 수만큼 MOS 트랜지스터를 만들어 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다.

시모스 이미지 센서는 1개 이상의 단위 픽셀을 포함하는 픽셀 어레이를 포함하는데, 이 단위 픽셀은 3개의 기본 트랜지스터와 1개의 포토 다이오드로 구성된 3-T(S-Transistor) 구조의 픽셀과, 4개의 기본 트랜지스터와 1개의 포토 다이오드로 구성된 4-T 구조의 픽셀이 대표적으로 사용되고 있다.

픽셀 어레이는 로우 디코더(row decoder)에 연결되어 순차적으로 또는 미리 지정된 순서에 따라 어느 하나의 수평 방향의 로우가 선택된다. 이렇게 선택된 하 나의 로우에 대하여 복수의 단위 픽셀들이 존재하며, 각 단위 픽셀들은 컬럼 디코더(column decoder)에 의해 순차적으로 또는 미리 지정된 순서에 따라 컬럼이 선택된다.

시모스 이미지 센서의 타이밍 제어 회로는 로우 디코더(row decoder) 및 컬럼 디코더(column decoder)에 의한 단위 픽셀들을 선택하기 위한 제어 신호를 생성한다. 타이밍 제어 회로에서 생성된 로우제어 신호는 광 신호를 초기화하는 RST(reset), 일정 시간 집적된 광 신호를 일차 증폭기로 전달하는 PTG(transfer gate control), 일차 증폭기의 출력을 공통의 컬럼 라인에 연결하는 RSEL(row select)이 있다.

시모스 이미지 센서는 2 M(mega) 크기의 픽셀(포토 다이오드)를 기준으로 볼 때, 로우는 1300개 정도, 컬럼은 1600개 정도가 있으며, 선택된 로우의 각 컬럼이 순차적으로 출력되기 때문에 로우 라인이 액세스되는 주파수는 컬럼 라인이 액세스되는 주파수의 1/1600의 주파수로 동작하게 된다.

도 1은 종래 기술에 따른 시모스 이미지 센서의 로우디코더의 구성을 도시한 도면이다.

도 1에 도시된 바와 같이, 종래 기술에 띠른 시모스 이미지 센서의 로우디코더는 크게 로우디코더에 의해 선택된 특정 어드레스를 디코딩하는 디코딩부(10), 및 RST, PTG, RSEL의 로우제어신호를 전달하는 1300개의 신호 전달부(20)를 포함한다.

종래 기술에 따른 시모스 이미지 센서의 로우 디코더는 타이밍 제어 회로의 타이밍 제어 동작이 용이하도록 컬럼 디코더와 동일한 주 액세스 주파수(main access frequency)에서 동작하도록 설계되어 있고, 이를 통해 자유로운 RST, PTG, RSEL의 타이밍 상의 위치를 조절할 수 있다.

이러한 로우디코더에서 전류 소모 구성을 살펴보면, 신호 전달부(20)는 로우디코더에 의해 선택된 1개의 신호 전달부(20)만이 동작되지만, 디코딩부(10)는 1300개의 신호 전달부(20) 모두를 순차적으로 구동시키기 위하여 로우 디코딩 동작 시간의 대부분의 시간 동안 동작하게 된다.

즉, 신호 전달부(20)는 디코딩부(10)에 의해 인에이블(enable)된 1300개 중에서 하나의 신호 전달부(20)만이 동작되기 때문에 메인 액세스 주파수(main access frequency)와 동일한 크기의 풀 프리퀀시(full frequency)로 동작되더라도 전류 소모는 미약하지만, 디코딩부(10)는 1300개에 해당하는 신호 전달부(20)를 구동하기 때문에 로우 디코더의 전체 전류의 대부분을 소모하게 된다.

결과적으로, 로우 디코더에서 신호 전달부(20)는 타이밍 정밀도(timing resolution) 확보를 위해 풀 프리퀀시로 동작되는 것이 필요하지만, 디코딩부(10)는 메인 액세스 주파수(main access frequency)와 동일한 크기의 풀 프리퀀시로 동작될 필요가 없기 때문에 전체 소모되는 전류의 대부분을 소모하는 디코딩부(10)가 컬럼 디코더의 메인 액세스 주파수(main access frequency)와 동일한 크기의 주파수에 상응하는 전류를 소모를 야기하는 문제점이 있다.

따라서, 본 발명의 일 목적은 시모스 이미지 센서의 로우디코더의 디코딩부 에서 소모되는 막대한 량의 전류 소모를 줄이기 위한 시모스 이미지 센서의 로우 디코더를 제공하는 것이다.

본 발명의 다른 목적은 시모스 이미지 센서의 로우디코더의 디코딩부의 소비 전류를 줄이기 위한 시모스 이미지 센서의 로우 디코더의 제어 방법을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 상기 로우 디코더를 갖는 시모스 이미지 센서를 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위한 본 발명의 일측면에 따른 시모스 이미지 센서의 로우디코더는 마스터 클록을 소정 비율로 분주하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부; 상기 디코더 클록 신호에 동기되어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부; 및 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함한다.

상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가질 수 있다.

또한, 본 발명의 일 목적을 달성하기 위한 본 발명의 다른 측면에 따른 시모스 이미지 센서의 로우디코더는 마스터 클럭을 입력받아 게이트 신호로 소정 시간 동안 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 디코더 클럭 생 성부; 상기 디코더 클록 신호에 동기되어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부; 및 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함한다.

상기 디코더 클록 신호는 소정 주기를 가지고 상기 마스터 클록 펄스의 소정 개수의 펄스 구간 동안에만 활성화될 수 있다. 상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가질 수 있다.

본 발명의 다른 목적을 달성하기 위한 본 발명의 일측면에 따른 시모스 이미지 센서의 로우 디코더 제어 방법은 a) 마스터 클록을 소정 비율로 분주하여 디코더 클록 신호를 생성하는 단계; b) 상기 디코더 클록 신호에 동기되어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 단계; 및 c) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 단계를 포함한다.

또한, 본 발명의 다른 목적을 달성하기 위한 본 발명의 다른 측면에 따른 시모스 이미지 센서의 로우 디코더 제어 방법은 a) 마스터 클럭을 입력받아 게이트 신호로 소정 시간 동안 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 단계; b) 상기 디코더 클록 신호에 동기되어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 단계; 및 c) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 단계를 포함한다.

본 발명의 또 다른 목적을 달성하기 위한 본 발명의 일측면에 따른 시모스 이미지 센서는 복수의 단위 픽셀들로 구성되는 픽셀 어레이; 1)마스터 클록을 소정 비율로 분주하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부, 2) 상기 디코더 클록 신호에 동기되어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부, 3) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 상기 픽셀 어레이의 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 로우 디코더; 소정의 순서에 따라 상기 로우 디코더에 의해 선택된 로우 라인에 연결된 단위 픽셀들을 선택하는 컬럼 디코더; 상기 로우 디코더 및 컬럼 디코더에 의해 선택된 단위 픽셀들에서 전기 신호를 독출하는 신호 독출 회로; 및 상기 로우 디코더를 제어하기 위한 상기 로우 제어 신호, 상기 컬럼 디코더를 제어하기 위한 컬럼 제어 신호, 및 상기 마스터 클록을 생성하는 타이밍 제어 회로를 포함한다.

또한, 본 발명의 또 다른 목적을 달성하기 위한 본 발명의 다른 측면에 따른 시모스 이미지 센서는 복수의 단위 픽셀들로 구성되는 픽셀 어레이; 1) 마스터 클럭을 입력받아 게이트 신호로 소정 시간 동안 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부, 2) 상기 디코더 클록 신호에 동기되 어 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부, 3) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 상기 픽셀 어레이의 로우 라인을 선택하기 위한 로우 제어 신호를 상기 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 로우 디코더; 소정의 순서에 따라 상기 로우 디코더에 의해 선택된 로우 라인에 연결된 단위 픽셀들을 선택하는 컬럼 디코더; 상기 로우 디코더 및 컬럼 디코더에 의해 선택된 단위 픽셀들에서 전기 신호를 독출하는 신호 독출 회로; 및 상기 로우 디코더를 제어하기 위한 상기 로우 제어 신호, 상기 컬럼 디코더를 제어하기 위한 컬럼 제어 신호, 상기 마스터 클록 및 상기 게이트 신호를 생성하는 타이밍 제어 회로를 포함한다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 2는 본 발명의 일실시예에 따른 시모스 이미지 센서의 구성을 도시한 것이다.

도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 시모스 이미지 센서는, 픽셀 어레이(110), 로우 디코더(120), 컬럼 디코더(130), 신호 독출 회로(140), A/D 컨버터(150), 및 타이밍 제어 회로(160)를 포함한다.

픽셀 어레이(110)는 복수의 단위 픽셀들로 구성되어 있고, 로우 디코더(120)는 픽셀 어레이와 연결되어 순차적 또는 미리 지정된 순서에 따라 어느 하나의 수평 방향의 로우(row)를 선택한다.

컬럼 디코더(130)는 상기 로우 디코더(120)에 의해 선택된 로우에 연결된 복수의 단위 픽셀들의 각 단위 픽셀들을 순차적 또는 미리 지정된 순서에 따라 선택한다.

신호 독출 회로(140)는 상기 로우 디코더(120) 및 컬럼 디코더(130)에 의해 선택된 단위 픽셀들에서 광신호를 전기적으로 변환한 영상 신호를 독출한다.

A/D 컨버터(150)는 상기 신호 독출 회로(140)에 의해 독출된 영상신호를 아날로그/디지털 변환하여 디지털화된 영상신호를 출력한다.

타이밍 제어 회로(160)는 로우 디코더(120) 및 컬럼 디코더(130)를 제어하여 로우 디코더(120) 및 컬럼 디코더(130)가 단위 픽셀들을 선택할 수 있도록 로우 제어 신호, 컬럼 제어 신호와 마스터 클록(master clock, 131, 도 3 참조)을 생성한다.

또한, 타이밍 제어 회로(160)는 로우 디코더(120)에서 디코더 클록 신호(132b, 도 4 참조)를 생성할 수 있도록 마스터 클록을 마스킹하기 위한 게이트 신호(133, 도 4 참조)를 생성하여 로우 디코더(120)에 출력한다. 따라서, 로우 디코더(120)는 마스터 클록을 입력받아 상기 게이트 신호로 마스터 클록 펄스를 마스킹하여 제2 디코더 클록 신호(132b, 도 4 참조)를 생성하고, 상기 제2 디코더 클록 신호(132b)에 기초하여 로우 디코딩 동작을 수행한다. 또는 로우 디코더(120)는 마스터 클록을 입력받아 마스터 클록을 분주하여 제1 디코더 클록 신호(132a, 도 3 참조)를 생성하고, 상기 제1 디코더 클록 신호(132a)에 기초하여 로우 디코딩 동작을 수행할 수도 있다.

상기 로우 디코더(120)의 디코딩 동작에 대해 도 3 내지 도 5를 참조하여 더욱 상세히 살펴본다.

도 3는 본 발명의 제1 실시예에 따른 시모스 이미지 센서의 로우 디코더의 구성을 도시한 블록도이고, 도 4는 본 발명의 제2 실시예에 따른 시모스 이미지 센서의 로우 디코더의 구성을 도시한 블록도이며, 도 5는 본 발명의 일실시예에 따른 시모스 이미지 센서의 로우 디코더의 신호 타이밍도이다.

먼저, 도 3을 참고하면, 본 발명의 제1 실시예에 따른 시모스 이미지 센서의 로우 디코더는, 디코더 클럭 생성부(121a), 신호 전달부(122), 및 디코딩부(123)를 포함한다.

디코더 클럭 생성부(121a)는 마스터 클록 펄스의 주파수를 소정 비율로 분주하여 분주된 주파수를 가진 제1 디코더 클럭신호(132a)로 생성한다.

N개의 신호 전달부(122)는 마스터 클록(131)에 동기되어 소정의 로우 어드레스(143)에 상응하여 활성화되는 복수의 선택 신호(enable 신호, 137)에 응답하여 소정의 로우 어드레스(143)에 상응하는 복수의 단위 픽셀들을 선택하기 위한 로우 제어 신호(139)를 타이밍 제어 회로(160)으로부터 전달받아 상기 소정의 로우 어드레스에 상응하는 복수의 단위 픽셀들로 로우 제어 신호(141)를 전달한다.

여기서, N은 시모스 이미지 센서의 픽셀 어레이가 2Mega 크기를 가질 경우 1300개가 될 수 있다. N개의 신호 전달부(122) 각각은 전송 게이트(transmission gate)로 구성될 수 있다.

로우 제어 신호는 광 신호를 초기화하는 리셋(reset) 신호(rst), 일정 시간 집적된 광 신호를 일차 증폭기로 전달하는 PTG(transfer gate control) 신호, 일차 증폭기의 출력을 공통의 컬럼 라인에 연결하는 RSEL(row select) 신호를 포함한다.

디코딩부(123)는 상기 디코더 클럭 생성부(121a)에 의해 생성된 제1 디코더 클록 신호(132a)를 클럭 신호로 입력받아 제1 디코더 클록 신호(132a)에 동기되어 소정의 로우 어드레스(143)를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호(137)를 활성화시켜 N개의 신호 전달부(122) 중 하나를 선택적으로 구동함으로써 픽셀 어레이(110) 중 상기 디코딩된 로우 어드레스에 상응하는 행(row)를 선택한다.

디코딩부(123)가 제1 디코더 클록 신호(132a)를 입력받은 경우에, 제1 디코더 클록 신호(132a)가 마스터 클록(131)의 주파수를 소정 비율로 분주한 주파수를 가지므로, 디코딩부(123)는 기존의 마스터 클럭에 비해 낮은 주파수의 클럭 신호에 동기되어 로우 어드레스를 디코딩하여 복수의 선택신호(137)를 생성할 수 있다. 그 결과, 디코딩부(123)가 마스터 클럭에 동기되어 디코딩 동작을 수행하는 경우보다 전류 소모가 감소된다.

다음, 도 4를 참고하면 본 발명의 제2 실시예에 따른 시모스 이미지 센서의 로우 디코더는, 디코더 클럭 생성부(121b), 신호 전달부(122), 및 디코딩부(123)를 포함한다.

본 발명의 제2 실시예에서는 상기한 제1 실시예와 달리 디코더 클록 생성부(121b)가 마스터 클럭(131)을 게이트 신호(133)로 소정 시간 동안 마스킹한 클록을 제2 디코더 클록 신호(132b)로 생성한다.

이와 같이 구성되는 본 발명의 제1 및 제2 실시예에 따른 시모스 이미지 센서의 로우 디코더의 동작을 도 5를 참조하여 설명하면 다음과 같다.

도 5에 도시된 바와 같이, 본 발명의 제1 실시예에 따르면, rst 신호 및 제1 디코더 클록 신호(132a)는 마스터 클럭(131)을 분주하여 생성할 수 있다. rst 신호는 마스터 클럭(131)을 1/1600 이상의 분주비(예를 들어 1/1800 내지 1/1900)로 분주하여 생성할 수 있다.

디코딩부(123)가 정상적으로 로우 디코딩 동작을 수행하기 위해서는 반드시 마스터 클럭의 주파수를 가진 클럭 신호에 동기되어 동작해야 하는 것은 아니며, 도 5에 도시된 바와 같이 rst 신호와 동일한 주파수를 가진 제1 디코더 클록 신호(132a)에 동기되어 동작할 수 있다. 즉, 제1 디코더 클록 신호(132a)의 최소 주파수는 rst 신호의 주파수와 동일하다. 또한, 제1 디코더 클록 신호(132a)는 rst 신호의 주파수의 2배, 4배, …, n배의 주파수를 가질 수 있다.

이렇게 하면, 마스터 클록(131)의 주파수를 분주한 제1 디코더 클록 신호(131a)가 디코딩부(123)에 전달되므로, 디코딩부(123)는 1300개의 신호 전달 부(110)의 대부분을 구동하더라도 마스터 클럭의 주파수(메인 액세스 주파수)보다 낮은 동작 주파수에서 디코딩 동작을 수행할 수 있어 로우 디코더의 소비 전류를 줄일 수 있다.

본 발명의 제2 실시예에 따르면, 디코딩부(123)가 마스터 클록 펄스의 T0~T1(T0 < T1 < T_cycle1) 시간 동안에만 활성화되고 나머지 주기(T1~T_cycle1)에는 비활성화된 제2 디코더 클록 신호(132b)를 입력받아 동작할 수 있다. 여기서, 제2 디코더 클록 신호(132b)는 마스터 클럭(131)을 게이트 신호(133)로 소정 시간 동안 마스킹한 클록 신호이다.

도 5에 도시된 바와 같이 제2 디코더 클록 신호(132b)의 첫번째 펄스열 및 두번째 펄스열간의 주기는 rst 신호의 주기와 동일할 수 있다.

이렇게 하면, 디코딩부(123)는 마스터 클록 펄스의 전체 주기의 초기 부분에서만 동작하여 래치되므로 디코딩부(123)에서 소모되는 막대한 량의 전류 소모를 거의 없앨 수 있다.

기존의 로우 디코더는 타이밍 제어의 용이성을 고려하여 컬럼 디코더와 동일한 메인 액세스 주파수(main access frequency)를 가진 마스터 클럭에 동기되어 동작되었지만, 본 발명의 일실시예에 따른 디코딩부(123)는 종래의 마스터 클럭의 주파수보다 낮은 동작 주파수를 가진 제1 디코더 클록 신호에 동기되어 동작되므로 불필요한 과다 전류 소모를 최소화할 수 있다.

이와 같이, 본 발명의 실시예에서는 신호 전달부(110)가 마스터 클럭 주파 수(메인 액세스 주파수)로 동작되더라도 1300개 중에서 1개만이 동작되기 때문에 전류 소모가 미약하고, 디코딩부(123)는 상기 마스터 클럭에 의해 불필요하게 지속적으로 소모되는 전류를 줄일 수 있으므로 로우 디코더(120)의 전체적인 소비 전력을 줄일 수 있다.

본 발명에서 사용되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이와 같은 시모스 이미지 센서의 로우디코더에 따르면, 종래 마스터 클럭에 의해 동작되는 로우 디코더의 디코딩부에서 상기 마스터 클럭에 의해 불필요하게 지속적으로 소모되는 전류를 줄여 전체 로우 디코더의 소비 전력을 줄일 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

마스터 클록을 1/k-여기서 k는 2이상의 양의 정수임- 분주비로 분주하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부;

상기 디코더 클록 신호에 동기되어 입력된 소정의 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부; 및

상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 소정의 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 시모스 이미지 센서의 로우 디코더.
제1항에 있어서, 상기 디코더 클럭 생성부는 상기 마스터 클록을 상기 1/k 분주비로 분주하는 분주기를 포함하는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더.
제1항에 있어서,

상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가지는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더.
마스터 클럭을 입력받아 게이트 신호로 T 시간 동안 -여기서 T는 상기 마스터 클럭 주기의 m배이고, m은 2이상의 양의 정수임- 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부;

상기 디코더 클록 신호에 동기되어 입력된 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부; 및

상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 시모스 이미지 센서의 로우 디코더.
제4항에 있어서, 상기 디코더 클록 신호는 주기적으로 상기 마스터 클록 펄스의 m개 펄스 구간 동안에만 활성화되는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더.
제4항에 있어서,

상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가지는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더.
a) 마스터 클록을 1/k -여기서 k는 2이상의 양의 정수임- 분주비로 분주하여 디코더 클록 신호를 생성하는 단계;

b) 상기 디코더 클록 신호에 동기되어 입력된 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 단계; 및

c) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 로우 어드레스에 상응하는 로우 라인으로 전달하는 단계를 포함하는 시모스 이미지 센서의 로우 디코더 제어 방법.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.

제7항에 있어서, 상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가지는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더 제어 방법.
a) 마스터 클럭을 입력받아 게이트 신호로 T 시간 동안 -여기서 T는 상기 마스터 클럭 주기의 m배이고, m은 2이상의 양의 정수임- 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 단계;

b) 상기 디코더 클록 신호에 동기되어 입력된 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 단계; 및

c) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 로우 어드레스에 상응하는 로우 라인으로 전달하는 단계를 포함하는 시모스 이미지 센서의 로우 디코더 제어 방법.
청구항 10은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서, 상기 디코더 클록 신호는 주기적으로 상기 마스터 클록 펄스의 m개 펄스 구간 동안에만 활성화되는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더 제어 방법.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

제9항에 있어서

상기 디코더 클록 신호는 상기 로우 제어 신호 중 리셋 신호의 주기와 실질적으로 동일한 주기를 가지는 것을 특징으로 하는 시모스 이미지 센서의 로우 디코더.
복수의 단위 픽셀들로 구성되는 픽셀 어레이;

1)마스터 클록을 1/k -여기서 k는 2이상의 양의 정수임- 분주비로 분주하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부, 2) 상기 디코더 클록 신호에 동기되어 입력된 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부, 3) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 상기 픽셀 어레이의 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 로우 디코더;

미리 정해진 순서에 따라 상기 로우 디코더에 의해 선택된 로우 라인에 연결된 단위 픽셀들을 선택하는 컬럼 디코더;

상기 로우 디코더 및 컬럼 디코더에 의해 선택된 단위 픽셀들에서 전기 신호를 독출하는 신호 독출 회로; 및

상기 로우 디코더를 제어하기 위한 상기 로우 제어 신호, 상기 컬럼 디코더를 제어하기 위한 컬럼 제어 신호, 및 상기 마스터 클록을 생성하는 타이밍 제어 회로를 포함하는 시모스 이미지 센서.
청구항 13은(는) 설정등록료 납부시 포기되었습니다.

제12항에 있어서, 상기 디코더 클록 신호는 주기적으로 상기 마스터 클록 펄스의 m개 펄스 구간 동안에만 활성화되는 것을 특징으로 하는 시모스 이미지 센서.
복수의 단위 픽셀들로 구성되는 픽셀 어레이;

1) 마스터 클럭을 입력받아 게이트 신호로 T 시간 동안 -여기서 T는 상기 마스터 클럭 주기의 m배이고, m은 2이상의 양의 정수임- 상기 마스터 클럭을 마스킹하여 디코더 클록 신호를 생성하는 디코더 클럭 생성부, 2) 상기 디코더 클록 신호에 동기되어 입력된 로우 어드레스를 디코딩하여 상기 디코딩된 로우 어드레스에 상응하는 선택 신호를 활성화시키는 디코딩부, 3) 상기 마스터 클록에 동기되어 상기 활성화된 선택 신호에 응답하여 상기 픽셀 어레이의 로우 라인을 선택하기 위한 로우 제어 신호를 상기 입력된 로우 어드레스에 상응하는 로우 라인으로 전달하는 복수의 신호 전달부를 포함하는 로우 디코더;

미리 정해진 순서에 따라 상기 로우 디코더에 의해 선택된 로우 라인에 연결된 단위 픽셀들을 선택하는 컬럼 디코더;

상기 로우 디코더 및 컬럼 디코더에 의해 선택된 단위 픽셀들에서 전기 신호를 독출하는 신호 독출 회로; 및

상기 로우 디코더를 제어하기 위한 상기 로우 제어 신호, 상기 컬럼 디코더를 제어하기 위한 컬럼 제어 신호, 상기 마스터 클록 및 상기 게이트 신호를 생성하는 타이밍 제어 회로를 포함하는 시모스 이미지 센서.
청구항 15은(는) 설정등록료 납부시 포기되었습니다.

제14항에 있어서, 상기 디코더 클록 신호는 주기적으로 상기 마스터 클록 펄스의 m개 펄스 구간 동안에만 활성화되는 것을 특징으로 하는 시모스 이미지 센서.