[go: up one dir, main page]

KR100816759B1 - 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법 - Google Patents

가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법 Download PDF

Info

Publication number
KR100816759B1
KR100816759B1 KR1020060110718A KR20060110718A KR100816759B1 KR 100816759 B1 KR100816759 B1 KR 100816759B1 KR 1020060110718 A KR1020060110718 A KR 1020060110718A KR 20060110718 A KR20060110718 A KR 20060110718A KR 100816759 B1 KR100816759 B1 KR 100816759B1
Authority
KR
South Korea
Prior art keywords
voltage
switching
variable resistor
threshold voltage
rises
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060110718A
Other languages
English (en)
Inventor
이장은
오세충
남경태
정준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060110718A priority Critical patent/KR100816759B1/ko
Priority to JP2007291089A priority patent/JP2008124471A/ja
Priority to US11/983,664 priority patent/US7701748B2/en
Priority to TW096142568A priority patent/TW200834578A/zh
Application granted granted Critical
Publication of KR100816759B1 publication Critical patent/KR100816759B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작 방법을 제공한다. 이 장치는 제 1 전극 및 제 2 전극을 포함하고, 상기 제 1 전극 및 상기 제 2 전극 사이에 가변 저항체가 개재된다. 상기 가변 저항체는 임계전압을 가지되, 상기 임계전압 이상의 전압에서 저항-전압 곡선이 스위칭되어, 스위칭 이후의 전압에 대한 저항값이 스위칭 이전보다 큰 것을 특징이다. 초기 임계전압보다 높은 복수개의 기입 전압을 설정하고, 각 기입 전압에서 스위칭된 상태에 데이터값을 부유하는 것을 포함한다. 상기 초기 임계전압보다 낮은 전압의 읽기 전압을 설정하고, 상기 읽기 전압에서 상기 가변 저항체를 통하여 흐르는 전류를 측정하여 상기 데이터값을 식별한다.
가변저항, 비휘발성, 스위칭전압

Description

가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작 방법{NONVOLATILE MEMORY DEVICE HAVING A STORAGE OF VARIABLE RESISTOR AND METHOD OF OPERATING THE SAME}
도 1
본 발명은 반도체 장치 및 동작 방법에 관한 것으로서, 더 구체적으로는 가변저항을 스토리지로 사용하는 비휘발성 기억 장치 및 그 동작방법에 관한 것이다.
최근 다양한 적용분야에 적합한 반도체 장치에 대한 요구가 증대되고 있으며, 대용량, 소형화, 고속 저전력 동작 및 우수한 집적도 등의 요구에 충족되는 기억 장치들에 대한 연구가 활발하게 진행되고 있다.
일례로, FeRAM (강유전체 RAM), MRAM (자기 RAM), 및 OUM (Ovonic Unified RAM) 과 같은 구조들이 차세대 비휘발성 기억 장치로 제안되고 있다. FeRAM은 강유전체의 자발분극현상을 이용하여, 낮은 소비전력, 고속동작의 이점이 있지만, 고가의 비용과 데이터 리텐션 측면의 문제점을 안고 있으며, MRAM은 거대자기저항효과(GMR;Giant Mageneto Resistive Effect)를 이용하는 강자성 터널 링 소자로서 자화반전을 위한 소비 전력이 높고 고집적화에 한계가 있다. OUM과 같은 PRAM은 스위칭 전류를 위한 소비전력이 높은 단점이 있다.
이들에 비해 향상된 기술로서, 전기펄스유도저항효과(EPIR;Electric Pulse Induced Resistive Effect)를 이용하는 RRAM이 소개되었다. RRAM은 낮은 소비전력과 고집적화 및 광범위한 저항변화에 따른 멀티 비트 실현 등의 장점을 가진다.
EPIR 소자는, 그 중심에서 3d천이금속원소를 가지는 산소 8면체의 네트워크를 기본으로 하는 페로브스카이트 구조를 갖는 Pr1-xCaxMnO3 (PCMO), La1-xCaxMnO3, La1-xSrxMnO3, Gd0.7 Ca0.3BaCo2O5+5 등과 같은 것이 가변저항체로 이용되며, x 가 0.3 근처인 조성을 가지는 PCMO 가 저항값에서의 가장 넓은 범위의 변화를 갖는 것으로 알려져 있다. 그러나 균일한 페로브스카이트 구조의 PCMO막을 형성하는데 어려움이 있고, 제조공정에서 가변저항체의 변질 등의 문제로 후속공정으로 400℃이상의 고온 공정이 올 수 없다. 또한 저항이 스위칭되는데 있어서, 저항감소시 1㎲ ~ 100㎲의 펄스와 0.5볼트 ~ 10 볼트의 전압이 필요하고, 저항증가에는 10㎱ ~ 1000㎱의 펄스와 저항감소의 1.5 내지 2.5배의 전압이 필요한 것으로 알려져 있다.
본 발명이 이루고자 하는 기술적 과제는 제조공정시 열적 안정성을 확보할 수 있고, 빠른 동작속도 및 낮은 전력소모를 실현할 수 있는 비휘발성 기억 장치 및 그 동작 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 멀티비트 저장 및 고집적이 용 이하며, 빠른 동작 속도 및 낮은 전력소모를 실현할 수 있는 비휘발성 기억 장치 및 그 동작 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 가변저항체를 스토리지로 사용하는 비휘발성 기억 장치를 제공한다. 이 장치는 제 1 전극 및 제 2 전극을 포함하고, 상기 제 1 전극 및 상기 제 2 전극 사이에 가변 저항체가 개재된다. 상기 가변 저항체는 임계전압을 가지되, 상기 임계전압 이상의 전압에서 저항-전압 곡선이 스위칭되어, 스위칭 이후의 전압에 대한 저항값이 스위칭 이전보다 큰 것을 특징이다.
본 발명의 일 실시예에서, 상기 가변 저항체에 인가되는 전압이 상기 임계전압보다 낮은 제 1 전압까지 상승후 하강할 때, 저항-전압 곡선에서 전압이 하강하는 구간의 저항값은 전압이 상승하는 구간을 따라 회귀하고, 상기 임계전압 이상의 스위칭 전압까지 상승 후 하강할 때, 저항-전압 곡선에서 상기 전압이 상승하는 구간의 저항값보다 전압이 하강하는 구간의 저항값이 크다. 또한, 상기 임계전압 이상의 전압이 인가될 때 임계전압이 상승한다.
상기 기술적 과제를 달성하기 위하여 본 발명은 가변저항체를 스토리지로 사용하는 비휘발성 기억 장치의 동작 방법을 제공한다. 이 방법은 상기 초기 임계전압보다 높은 복수개의 기입 전압을 설정하고, 각 기입 전압에서 스위칭된 상태에 데이터값을 부유하는 것을 포함한다. 상기 초기 임계전압보다 낮은 전압의 읽기 전압을 설정하고, 상기 읽기 전압에서 상기 가변 저항체를 통하여 흐르는 전류를 측 정하여 상기 데이터값을 식별한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
본 발명의 비휘발성 기억 장치는 제 1 전극과 제 2 전극 사이에 가변저항체가 개재된 구조의 정보저장부를 포함한다. 상기 정보저장부는 MIM 커패시터 구조와 유사한 적층구조를 가질 수 있다. 상기 가변저항체는 마그네슘 산화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 실리콘산화막 등의 산화막으로 형성할 수 있다. 본 발명은 얇은 두께, 예컨대 10Å 이하의 절연막에서 일어나는 직접터널링과 NDR(Negative Differential Resistance) 거동을 이용한다.
도 1a는 본 발명에 따른 비휘발성 기억 장치의 저항-전압 특성을 설명하기 위한 그래프이고, 도 1b는 전류-전압 특성을 설명하기 위한 그래프이다.
도 1a를 참조하면, 실험결과 마그네슘 산화막 또는 티타늄 산화막 등의 산화막은 5Å 내지 10Å의 두께에서 직접터널링에 의한 누설이 발생하며, 인가전압이 상승할 때 절연막의 파괴가 일어나지 않는 시점에서 NDR거동에 의해 전압에 따라 저항이 변하는 것을 확인하였다. 본 발명의 가변 저항체에 전압이 인가될 때, 전압 이 상승하는 구간(①)에서 임계전압(Vt)까지는 저항이 초기저항(R0)보다 감소한다. 인가전압이 상승함에 따라 임계전압(Vt) 이후 저항이 증가하여 스위칭 전압(Vs)에서는 초기저항 보다 높은 값(Rs)을 보인다.
상기 스위칭 전압(Vs)까지 인가전압이 상승한 후 하강하는 구간(②)에서 저항-전압 곡선이 스위칭되어, 상기 저항값은 전압이 상승하는 구간(①)과는 다른 경로를 따라 회귀한다. 이 때, 전압 하강 구간(②)의 저항은 전압 상승 구간(①)보다 큰값을 가지고, 0 전압 부근에 도달할 때 저항값은 초기저항(R0)보다 증가한 스위치된 저항(R1)을 나타낸다.
도 1a의 결과로 볼 때, 임계전압(Vt)까지는 전류의 흐름을 방해하는 트랩 전하가 가변저항체로부터 방출(detrap)되어 저항이 감소하는 것으로 추정되며, 임계전압(Vt) 이후에는 전류 원인 전하의 트랩으로 인해 가변저항체의 포텐셜 장벽이 높아지거나, 쿨롱가려짐효과(coulomb blockade effect)에 의해 전하의 흐름이 방해되는 NDR거동이 일어나는 것으로 판단할 수 있다. 그러나, NDR 거동에 대한 해석과 관계없이 5Å 내지 10Å 두께의 절연막에서 항복전압 이하의 직접터널링 구간에서 발생하는 상기 결과를 이용하여 가변저항체를 스토리지로 사용할 수 있다. 이 때, 제 1 전극과 제 1 전극의 면적이 작은 경우 상기 가변저항체를 통해 터널링되는 전류량이 제한되어 절연막의 항복 전압이 높아진다. 따라서, 소정의 전압 구간에서 NDR 거동을 충분히 이용하기 위해서는 상기 가변저항체의 면적이 작은 것이 바람직 하다. 예컨대, 가변저항체의 폭은 약 20㎚ 내지 60㎚인 것이 적절하다.
도 1b를 참조하면, 가변저항체의 전류-전압 곡선에서 전압 상승 구간(ⓐ)에서 임계전압(Vt)까지는 전류가 임계전류(It)까지 증가하고, 임계전압(Vt) 이후의 구간(ⓑ)에서는 저항이 증가하여 전류가 급격히 감소한다. 상기 임계전압(Vt)이후 임의의 스위칭 전압(Vs)까지 전압이 상승후 하강할 때, 전류는 스위칭 전류값(Is)에서 점진적으로 감소한다. 전압 하강 구간(ⓒ)에서 전류값은 전압 상승 구간(ⓐ)과 다른 경로로 회귀한다. 도 1에서 보여진 바와 같이, 저항이 스위칭됨에 따라 전압 하강 구간(ⓒ)에서 전류값은 전압 상승 구간(ⓐ)의 값보다 낮아진다.
최초 가변저항체에서, 상기 임계전압(Vt)보다 낮은 전압까지 상승한 후 하강할 때는 저항값 및 전류값은 전압 상승 구간의 저항-전압 곡선(①) 및 전류-전압 곡선(ⓐ)을 따라 회귀한다. 이에 비해, 상기 스위칭 전압(Vs)에서 가변저항체가 스위칭된 이후에는 임계전압이 상승하여 초기 임계전압(Vt)를 초과하더라도 상기 스위칭 전압(Vs)보다 작은값까지 상승 후 하강할 때는 초기 전압 하강 구간의 저항-전압 곡선(②) 및 전류-전압 곡선(ⓑ)을 따라 저항값 및 전류값이 회귀한다.
상기 초기 임계전압(Vt)보다 낮은 읽기 전압(Vr)에서 상기 가변저항체를 통한 전류값을 읽을 때, 스위칭 전의 가변저항체에서 제 1 전류값(I0)이 검출되고, 스위칭 후의 가변저항체에서 제 2 전류값(I1)이 검출된다. 상기 제 1 전류값(I0)이 검 출될 때 데이터 '0'으로 판단하고, 상기 제 2 전류값(I1)이 검출될 때 데이터 '1'로 판단하여 1비트를 저장하는 것이 가능하다.
임계전압 이상으로 인가전압이 상승한 후에는 인가전압에 따라 회귀하는 경로 또한 달라진다. 구체적으로 스위칭 전압이 높을 수록 저항은 더 높은 값을 따라 회귀하고, 전류는 더 낮은 값을 따라 회귀하며, 임계전압은 스위칭 전압에 비례하여 증가한다.
도 2a 및 도 2b는 복수의 스위칭 전압들을 설정하여, 인가전압에 따른 저항 및 전류 곡선을 나타낸 도면이다.
도 2a를 참조하면, 초기 임계전압(Vt) 이상의 복수의 스위칭 전압(V1~V3)을 설정하여, 각각의 스위칭 전압까지 인가전압을 상승한 후 하강할 때, 전압 하강 구간에서 저항-전압 곡선은 전압 상승 구간의 저항-전압 곡선과 다른 경로를 보여준다.
예컨대, 제 1 내지 제 3 스위칭 전압(V1~V3)을 설정한다. 초기 저항(R0)에서 출발하여 제 1 경로(①)를 따라 제 1 스위칭 전압(V1)까지 상승후 하강한 경우, 상기 가변저항체의 저항 값은 제 2 경로(②)를 따라 회귀된 제 1 스위치된 저항(R1)이고, 제 2 스위칭 전압(V2)까지 상승후 하강한 경우는 제 3 경로(③)를 따라 회귀된 제 2 스위치된 저항(R2)이고, 제 3 스위칭 전압(V3)까지 상승후 하강한 경우 저항값 은 제 4 경로(④)를 따라 회귀된 제 3 스위치된 저항(R3)이 된다.
초기 가변저항체에서 상기 임계전압(Vt)보다 낮은 전압까지 인가전압이 상승한 후 하강할 때에는 전압 상승 구간과 동일한 경로로 저항값이 회귀한다. 제 n 스위치 전압(Vn)까지 인가 전압이 상승한 후에는 임계전압이 상승하여, 변경된 임계전압보다 낮은 전압까지 상승한 후 하강하더라도 제 n+1 경로를 따라 회귀한다.
도 2b를 참조하면, 상기 저항-전압 특성에 의해 스위칭 전압에 따른 전류-전압 곡선을 보여준다. 초기 임계전압(Vt)이상의 복수개의 스위칭 전압(Vn)을 설정하면, 각 스위칭 전압(Vn)까지 인가전압이 상승한 후 하강할 때 전류값은 서로 다른 경로를 따라 회귀하고 임게전압도 상승한다.
예컨대, 초기 전압 상승 구간에서 제 1 경로(ⓐ)를 따라 증가한 전류는 1 내지 제 3 스위칭 전압(V1~V3)까지 인가전압이 상승한 후 하강할 때, 전류-전압 곡선이 스위칭되어 각각 제 2 경로(ⓑ), 제 3 경로(ⓒ) 및 제 4 경로(ⓓ)를 따라 회귀한다. 각각의 스위칭 전압에 따라 임계전압이 상승하여 전류-전압 곡선이 스위칭된 이후에는 변환된 임계전압보다 낮은 전압이 인가될 때는 전압 상승 구간을 따라 전류값이 회귀한다. 이를 이용함으로써, 가변저항체를 멀티 비트를 저장할 수 있는 스토리지 사용할 수 있다.
즉, 초기 임계전압(Vt)보다 낮은 읽기 전압(Vr)을 설정하고, 상기 가변저항체를 통해 흐르는 전류값을 측정함으로써, 초기 가변저항체의 전류값(I0), 제 1 스 위치된 전류값(I1), 제 2 스위치된 전류값(I2) 및 제 3 스위치된 전류값(I3)에 각각 데이터 값을 부여하여 2비트를 저장할 수 있다.
결과적으로, 가변저항체의 항복전압 이하에서 스위치 전압을 분화함으로써 멀티 비트를 저장할 수 있다. 데이터를 기입하기 위한 인가전압과 반대 극성의 전압을 상기 가변저항체에 공급하여, 상기 가변저항체를 초기상태로 리셋시킬 수 있다. 즉, 상기 가변저항체에 기입과 반대 극성의 리셋 전압을 인가하면, 도 2a의 ⑥구간과 같이 저항이 급격이 감소하여 도 2b의 ⓔ경로를 따라 전류의 절대값이 급격히 증가하면서 초기화될 수 있다.
도 3a 내지 도 3d는 2비트 저장을 예로 들어 본 발명의 비휘발성 기억 장치의 동작 방법을 설명하기 위한 도면들이다.
도 3a는 '00'에서 '01', 도 3b는 '01'에서 '10', 도 3c는 '10'에서 '11'의 기입을, 그리고 도 3d는 리셋과정을 보여준다.
도 3a를 참조하면, 초기 상태(데이터 '00')에서 가변저항체에 제 1 임계전압(Vt)보다 낮은 임의의 레벨까지 인가전압이 상승한 후 하강할 때에는 제 1 경로(I)를 따라 전류값이 상승한 후 하강한다. 제 1 임계전압(Vt) 이상의 제 1 스위칭 전압(V1)까지 인가전압이 상승한 후 하강할 때에는 전압 상승 구간에서는 제 1 경로(I)를 따르고, 전압 하강 구간에서는 제 2 경로(II)를 따른다. 제 1 스위칭 전압(V1)에서 스위치된 이후에는 상기 가변저항체에 전압이 인가될 때, 상기 제 2 경로(II)를 따라 전류값이 변한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 1 경로(I) 상의 제 1 전류값(I0)이 검출될 때에 데이터 '00'으로 판단하고, 제 2 경로(II) 상의 제 2 전류값(I1)이 검출될 때 데이터 '01'로 판단한다.
도 3b를 참조하면, 제 1 스위칭 전압(V1)에서 스위칭된 후, 가변저항체의 임계전압은 제 2 임계전압(Vt')으로 상승한다. 상기 제 2 임계전압(Vt')는 상기 제 1 스위칭 전압(V1)과 같거나 그 이상이 될 수 있다. 전류-전압 곡선이 상기 제 2 경로(II)를 따르다가 제 2 임계전압(Vt') 이상에서는 전류값이 급격히 감소하고, 상기 제 2 임계전압(Vt') 이상의 제 2 스위칭 전압(V2)까지 전압이 상승한 후 하강할 때에는 전류-전압 곡선은 제 3 경로(III)를 따라 회귀한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 2 경로(II) 상의 제 2 전류값(I1)이 검출될 때에 데이터 '01'으로 판단하고, 제 3 경로(III) 상의 제 3 전류값(I2)이 검출될 때 데이터 '10'로 판단한다.
도 3c를 참조하면, 제 2 스위칭 전압(V2)에서 스위칭된 후, 가변저항체의 임계전압은 제 3 임계전압(Vt")으로 상승한다. 상기 제 3 임계전압(Vt")은 상기 제 2 스위칭 전압(V2)과 같거나 그 이상이 될 수 있다. 전류-전압 곡선이 상기 제 3 경로(III)를 따르다가 제 3 임계전압(Vt") 이상에서는 전류값이 급격히 감소하고, 상기 제32 임계전압(Vt") 이상의 제 3 스위칭 전압(V3)까지 전압이 상승한 후 하강할 때에는 전류-전압 곡선은 제 4 경로(IV)를 따라 회귀한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 3 경로(III) 상의 제 3 전류값(I2)이 검출될 때에 데이터 '10'으로 판단하고, 제 4 경로(IV) 상의 제 4 전류값(I3)이 검출될 때 데이터 '11'로 판단한다.
본 발명의 일 실시예에서, 상기 도 3a 내지 도 3c의 과정을 거쳐, 가변저항체에 데이터 '00', '01', '10' 및 '11'을 기록할 수 있다. 가변저항체에 기록된 데이터값을 '00'으로 초기화하기 위해서는 상기 가변저항체에 기입 전압과 반대극성의 리셋 전압을 인가한다.
도 3d를 참조하면, 상기 가변저항체에 기입 전압과 반대 극성의 리셋 전압을 인가하여 NDR 거동에 관여된 트랩 전하 및/또는 포텐셜 장벽을 초기 상태로 리셋시킨다. 상기 리셋 전압은 상기 가변저항체의 항복전압 이상일 수도 있다.
상기 실시예에서, 데이터 '00', '01', '10' 및 '11'은 순차적으로 바이너리 디짓을 증가하면서 기입하였다. 그러나, 스위칭 전압에 따라서, 전류-전압 곡선의 회귀경로가 다른 것을 이용한다면, 랜덤 기입도 가능하다. 이 때, 최대 스위칭 전압은 가변저항체로 사용되는 절연막의 항복전압보다 낮은 값으로 설정하는 것이 바람직하다.
도 4b, 4c 및 도 5는 본 발명의 다른 실시예에 따른 랜덤 기입을 설명하기 위한 도면들이다.
도 4a를 참조하여 '00'에서 '10' 기입을 설명한다. 초기 상태(데이터 '00') 에서 제 1 임계전압(Vt) 이상의 제 2 스위칭 전압(V2)까지 인가전압이 상승한 후 하강할 때에는 전압 상승 구간에서는 제 1 경로(I')를 따르고, 전압 하강 구간에서는 제 3 경로(III)를 따른다. 제 2 스위칭 전압(V2)에서 스위치된 이후에는 상기 가변저항체에 전압이 인가될 때, 상기 제 3 경로(III)를 따라 전류값이 변한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 1 경로(I') 상의 제 1 전류값(I0)이 검출될 때에 데이터 '00'으로 판단하고, 제 3 경로(III) 상의 제 3 전류값(I2)이 검출될 때 데이터 '10'로 판단한다.
도 4b를 참조하여 '00'에서 '11' 기입을 설명한다. 초기 상태(데이터 '00')에서 제 1 임계전압(Vt) 이상의 제 3 스위칭 전압(V3)까지 인가전압이 상승한 후 하강할 때에는 전압 상승 구간에서는 제 1 경로(I")를 따르고, 전압 하강 구간에서는 제 4 경로(IV)를 따른다. 제 3 스위칭 전압(V3)에서 스위치된 이후에는 상기 가변저항체에 전압이 인가될 때, 상기 제 4 경로(IV)를 따라 전류값이 변한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 1 경로(I") 상의 제 1 전류값(I0)이 검출될 때에 데이터 '00'으로 판단하고, 제 4 경로(IV) 상의 제 4 전류값(I3)이 검출될 때 데이터 '11'로 판단한다.
도 5를 참조하여 '01'에서 '11' 기입을 설명한다. 제 1 스위칭 전압(V1)에서 스위칭된 후, 가변저항체의 임계전압은 제 2 임계전압(Vt')으로 상승한다. 상기 제 2 임계전압(Vt')는 상기 제 1 스위칭 전압(V1)과 같거나 그 이상이 될 수 있다. 전 류-전압 곡선이 상기 제 2 경로(II')를 따라 제 2 임계전압(Vt') 이상에서는 전류값이 급격히 감소하고, 상기 제 2 임계전압(Vt') 이상의 제 3 스위칭 전압(V3)까지 전압이 상승한 후 하강할 때에는 전류-전압 곡선은 제 4 경로(IV)를 따라 회귀한다.
상기 제 1 임계전압(Vt)보다 낮은 읽기 전압에서 상기 가변 저항체를 통해 흐르는 전류를 측정하였을 때, 제 2 경로(II') 상의 제 2 전류값(I1)이 검출될 때에 데이터 '01'으로 판단하고, 제 4 경로(IV) 상의 제 4 전류값(I3)이 검출될 때 데이터 '11'로 판단한다.
도 6 및 도 7은 각각 스위칭 전압까지 전압을 상승한 후 하강한 경우의 실험 결과와, 전압 펄스를 가한 경우의 실험 결과를 나타낸 그래프이다.
그래프에서 보여지는 바와 같이, 전압을 증가하거나 펄스 형태로 인가하는 경우 모두 스위칭 특성을 가짐을 알 수 있으며, 스위칭이 일어난 후 저항-전압 곡선 및 전류-저항 곡선이 변경된 것을 알 수 있다.
샘플은 가로×세로, 50㎚×100㎚ 크기의 스토리지 셀에서 측정되었으며, MRAM 스토리지 구조에서 가변저항체로서 두께 7Å의 마그네슘 산화막(MgO)을 사용하였다. 여기서는 MRAM 스토리지 구조를 사용하였으나, 가변 저항체 양측의 제 1 전극 및 제 2 전극으로써 노블 금속을 사용한 경우, 가변저항체 계면특성이 향상될 수 있다. 또한, 산화막의 결정 배향을 향상시킴으로써 데이터간의 식별성이 향상될 수 있다.
상기 결과는 스위칭 시간을 1000㎱에서 10㎱까지 변화시키면서 측정한 경우 에서 균일하게 나타났으며, 스위칭 시간에 따른 경향에서 판단할 때 10㎱보다 짧은 스위칭 시간에도 본 발명의 스위칭 특성을 보여줄 것으로 기대되었다.
상술한 것과 같이, 본 발명에서 스토리지는 10Å 이하의 가변저항체 두께와, 100㎚ 이하의 크기에서, 가변 저항체의 두께 및/또는 스토리지 셀의 크기가 작을 수록 유리한 효과를 나타낸다. 따라서, 기억 장치가 고집적화될 수록 적용 허용도가 높아진다. 또한, 10㎱ 이하의 스위칭 속도를 가지며 멀티비트 저장이 가능한 기억 장치를 제공할 수 있다.
나아가서, 종전의 PCMO와 같은 페로브스카이트 구조와 달리 금속절연막을 사용하기 때문에 후속에서 600℃이상의 고온공정을 사용하는 것도 가능하여, 열적 안정성 또한 우수한 기억 장치를 제공할 수 있다.

Claims (30)

  1. 제 1 전극 및 제 2 전극; 및
    상기 제 1 전극 및 상기 제 2 전극 사이에 개재된 가변 저항체를 포함하되,
    상기 가변 저항체는 임계전압을 가지되, 상기 임계전압 이상의 전압에서 저항-전압 곡선이 스위칭되어, 스위칭 이후의 전압에 대한 저항값이 스위칭 이전보다 큰 것을 특징으로 하는 비휘발성 기억 장치.
  2. 청구항 1에 있어서,
    상기 가변 저항체의 두께는 5Å 내지 10Å인 것을 특징으로 하는 비휘발성 기억 장치.
  3. 청구항 1에 있어서,
    상기 가변 저항체의 크기는 20㎚ 내지 60㎚인 것을 특징으로 하는 비휘발성 기억 장치.
  4. 청구항 1에 있어서,
    상기 가변 저항체는 마그네슘 산화막, 하프늄산화막, 지르코늄산화막, 티타늄산화막 및 실리콘산화막으로 구성된 그룹 중 선택된 하나 또는 둘 이상이 적층된 것임을 특징으로 하는 비휘발성 기억 장치.
  5. 청구항 1에 있어서,
    상기 가변 저항체의 임계전압은 스위칭된 후 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  6. 청구항 1에 있어서,
    상기 가변 저항체에 인가되는 전압이 임계전압보다 낮은 제 1 전압까지 상승 후 하강할 때,
    상기 제 1 전압에서 하강하는 구간의 저항값은 상기 제 1 전압으로 상승하는 구간의 전압-저항 곡선을 따라 회귀하는 것을 특징으로 하는 비휘발성 기억 장치.
  7. 청구항 6에 있어서,
    상기 가변 저항체에 인가되는 전압이 임계전압 이상의 스위칭 전압까지 상승 후 하강할 때 스위칭되고,
    상기 스위칭 전압에서 하강하는 구간의 저항값은 상기 스위칭 전압으로 상승하는 구간의 전압-저항 곡선과 다른 경로를 따라 회귀하는 것을 특징으로 하는 비휘발성 기억 장치.
  8. 청구항 7에 있어서,
    전압-저항 곡선에서, 전압이 하강하는 구간의 저항값은 상기 스위칭 전압으 로 상승하는 구간의 저항값보다 큰 것을 특징으로 하는 비휘발성 기억 장치.
  9. 청구항 7에 있어서,
    제 1 임계전압 이상의 스위칭 전압을 인가할 때, 상기 가변 저항체의 임계전압은 제 2 임계전압으로 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  10. 청구항 9에 있어서,
    임계전압이 상기 제 2 임계전압으로 상승한 후,
    인가전압이 상기 제 2 임계전압 이하의 제 2 전압까지 상승한 후 하강할 때, 상기 제 2 전압에서 하강하는 구간의 저항값은 상기 제 2 전압으로 상승하는 구간의 전압-저항 곡선을 따라 회귀하는 것을 특징으로 하는 비휘발성 기억 장치.
  11. 청구항 9에 있어서,
    상기 가변 저항체에 인가되는 전압이 상기 제 2 임계전압 이상의 제 2 스위칭 전압까지 상승한 후 하강할 때 2차 스위칭되고,
    상기 제 2 스위칭 전압에서 하강하는 구간의 저항값은 상기 제 2 스위칭 전압으로 상승하는 구간의 전압-저항 곡선과 다른 경로를 따라 회귀하는 것을 특징으로 하는 비휘발성 기억 장치.
  12. 청구항 11에 있어서,
    전압-저항 곡선에서, 상기 인가 전압이 하강하는 구간의 저항값은 상기 스위칭 전압으로 상승하는 구간의 저항값보다 큰 것을 특징으로 하는 비휘발성 기억 장치.
  13. 청구항 11에 있어서,
    상기 제 2 스위칭 전압이 인가될 때, 상기 가변 저항체의 임계전압은 제 3 임계전압으로 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  14. 청구항 13에 있어서,
    상기 제 3 임계전압은 상기 제 2 스위칭 전압인 것을 특징으로 하는 비휘발성 기억 장치.
  15. 청구항 1에 있어서,
    상기 가변 저항체는 전류-전압 곡선을 나타내되,
    상기 가변 저항체에 인가되는 전압이 상기 임계전압보다 낮은 제 1 전압까지 상승후 하강할 때,
    상기 제 1 전압으로부터 하강하는 구간의 전류값은 상기 제 1 전압으로 상승하는 구간의 제 1 전류-전압 곡선을 따라 회귀하고,
    상기 임계전압 이상의 스위칭 전압까지 상승 후 하강할 때,
    상기 스위칭 전압으로부터 하강하는 구간의 전류값은 상기 제 1 전류-전압 곡선과 다른 제 2 전류-전압 곡선을 따라 따라 회귀하는 것을 특징으로 하는 비휘발성 기억 장치.
  16. 청구항 15에 있어서,
    상기 임계전압보다 낮은 읽기 전압에서 전류값을 측정하여 데이터를 식별하는 것을 특징으로 하는 비휘발성 기억 장치.
  17. 청구항 16에 있어서,
    상기 제 1 전류-전압 곡선에서 상기 읽기 전압에 대한 제 1 전류값과, 상기 제 2 전류-전압 곡선에서 상기 읽기 전압에 대한 제 2 전류값에 각각 데이터값을 부여하는 것을 특징으로 하는 비휘발성 기억 장치.
  18. 청구항 15에 있어서,
    상기 스위칭 전압 펄스가 인가될 때, 상기 임계전압까지 상승하는 구간에서 전류값이 증가하고, 상기 임계전압부터 상기 스위칭 전압까지 상승하는 구간에서 전류값이 감소하는 것을 특징으로 하는 비휘발성 기억 장치.
  19. 청구항 1에 있어서,
    상기 가변 저항체가 스위칭된 후, 임계전압보다 큰 반대 극성의 전압을 인가할 때 상기 저항-전압 곡선은 초기화되는 것을 특징으로 하는 비휘발성 기억 장치.
  20. 스토리지 노드로서 가변 저항체를 포함하되,
    상기 가변 저항체는 저항-전압 곡선이 스위칭되는 임계전압을 가지고,
    상기 가변 저항체에 인가되는 전압이 상기 임계전압보다 낮은 제 1 전압까지 상승후 하강할 때, 저항-전압 곡선에서 전압이 하강하는 구간의 저항값은 전압이 상승하는 구간을 따라 회귀하고,
    상기 임계전압 이상의 스위칭 전압까지 상승 후 하강할 때, 저항-전압 곡선에서 상기 전압이 상승하는 구간의 저항값보다 전압이 하강하는 구간의 저항값이 크고,
    상기 임계전압 이상의 전압이 인가될 때 임계전압이 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  21. 청구항 20에서,
    상기 스위칭 전압이 인가될 때 상기 임계전압은 스위칭 전압으로 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  22. 청구항 20에 있어서,
    상기 스위칭 전압이 인가된 후 변화된 임계전압은 상기 스위칭 전압의 크기에 비례하여 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  23. 청구항 22에 있어서,
    상기 가변 저항체의 임계전압이 변환된 후,
    변환된 임계전압보다 낮은 제 2 전압까지 인가전압이 상승한 후 하강할 때, 저항-전압 곡선에서 전압이 하강하는 구간의 저항값은 전압이 상승하는 구간을 따라 회귀하고,
    변환된 임계전압 이상의 제 2 스위칭 전압까지 인가전압이 상승한 후 하강할 때, 저항-전압 곡선에서 전압이 상승하는 구간의 저항값보다 전압이 하강하는 구간의 저항값이 크고,
    상기 변환된 임계전압보다 높은 전압이 인가될 때 임계전압이 상승하는 것을 특징으로 하는 비휘발성 기억 장치.
  24. 청구항 20에 있어서,
    상기 임계전압 이상의 스위칭 전압까지 인가전압이 상승후 하강할 때,
    전압이 상승하는 구간과 전압이 하강하는 구간의 저항값의 차이는 상기 스위칭 전압의 크기에 비례하여 증가하는 것을 특징으로 하는 비휘발성 기억 장치.
  25. 스토리지 노드로서 가변 저항체를 포함하되; 상기 가변 저항체는 저항-전압 곡선이 스위칭되는 임계전압을 가지고, 임계전압보다 높은 스위칭 전압까지 인가전압이 상승할 때 인가전압에 비례하여 임계전압이 상승하고; 임계전압보다 낮은 전압까지 인가전압이 상승한 후 하강할 때, 전압이 하강하는 구간의 저항값은 전압이 상승하는 구간을 따라 회귀하고; 상기 임계전압 이상의 스위칭 전압까지 인가전압이 상승한 후 하강할 때, 전압이 하강하는 구간의 저항값은 전압이 상승하는 구간의 저항값보다 큰 경로를 따라 회귀하는 비휘발성 기억 장치에 있어서,
    상기 임계전압보다 높은 복수개의 기입 전압을 설정하는 단계;
    각 기입 전압에서 스위칭된 상태에 데이터값을 부유하는 단계;
    상기 임계전압보다 낮은 전압의 읽기 전압을 설정하는 단계;
    상기 읽기 전압에서 상기 가변 저항체를 통하여 흐르는 전류를 측정하여 상기 데이터값을 식별하는 단계를 포함하는 비휘발성 기억 장치의 동작 방법.
  26. 청구항 25에 있어서,
    상기 가변 저항체에 반대 극성의 소거 전압을 인가하여 상기 가변 저항체의 저항값 및 임계전압을 초기화하는 단계를 포함하는 비휘발성 기억 장치의 동작 방법.
  27. 청구항 25에 있어서,
    전압 펄스로 기입전압을 인가하는 것을 특징으로 하는 비휘발성 기억 장치의 동작 방법.
  28. 청구항 25에 있어서,
    상기 스위칭 전압까지 점진적으로 상승하는 기입 전압을 인가하는 것을 특징 으로 하는 비휘발성 기억 장치의 동작 방법.
  29. 청구항 25에서,
    기입 전압의 오름차순으로 기입된 스토리지에 바이너리 디짓을 부여하고,
    바이너리 디짓 순서대로 기입 하는 것을 특징으로 하는 비휘발성 기억 장치의 동작 방법.
  30. 청구항 25에서,
    기입 전압의 오름차순으로 기입된 스토리지에 바이너리 디짓을 부여하고,
    바이너리 디짓에 관계없이 랜덤 기입 하는 것을 특징으로 하는 비휘발성 기억 장치의 동작 방법.
KR1020060110718A 2006-11-09 2006-11-09 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법 Active KR100816759B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060110718A KR100816759B1 (ko) 2006-11-09 2006-11-09 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
JP2007291089A JP2008124471A (ja) 2006-11-09 2007-11-08 不揮発性記憶装置及びその動作方法
US11/983,664 US7701748B2 (en) 2006-11-09 2007-11-09 Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same
TW096142568A TW200834578A (en) 2006-11-09 2007-11-09 Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060110718A KR100816759B1 (ko) 2006-11-09 2006-11-09 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법

Publications (1)

Publication Number Publication Date
KR100816759B1 true KR100816759B1 (ko) 2008-03-25

Family

ID=39411671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060110718A Active KR100816759B1 (ko) 2006-11-09 2006-11-09 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법

Country Status (4)

Country Link
US (1) US7701748B2 (ko)
JP (1) JP2008124471A (ko)
KR (1) KR100816759B1 (ko)
TW (1) TW200834578A (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102099863B (zh) 2009-06-08 2014-04-02 松下电器产业株式会社 电阻变化型非易失性存储元件的写入方法及电阻变化型非易失性存储装置
JP4705202B2 (ja) 2009-06-08 2011-06-22 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
US8289749B2 (en) * 2009-10-08 2012-10-16 Sandisk 3D Llc Soft forming reversible resistivity-switching element for bipolar switching
US8848430B2 (en) * 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9373500B2 (en) * 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
CN103430246B (zh) 2011-02-01 2017-05-17 慧与发展有限责任合伙企业 负微分电阻装置
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8611133B2 (en) 2012-01-09 2013-12-17 Hewlett-Packard Development Company, L.P. Stateful negative differential resistance devices
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9558869B2 (en) 2013-07-30 2017-01-31 Hewlett Packard Enterprise Development Lp Negative differential resistance device
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) * 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
KR20240160679A (ko) 2019-05-01 2024-11-11 램 리써치 코포레이션 변조된 원자 층 증착
CN114245832B (zh) 2019-06-07 2025-10-28 朗姆研究公司 原子层沉积期间的膜特性的原位控制
US20240421065A1 (en) * 2023-06-15 2024-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure and methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060086996A (ko) * 2005-01-27 2006-08-02 삼성전자주식회사 저항 디램 소자 및 그 동작 방법
KR20060105360A (ko) * 2005-04-04 2006-10-11 삼성전자주식회사 인가 전압에 따라 저항이 변하는 저항체를 메모리 노드사용하는 불휘발성 메모리 소자와 그 제조 및 동작 방법
KR20060108960A (ko) * 2005-04-13 2006-10-19 삼성전자주식회사 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237069A (ja) * 1989-03-09 1990-09-19 Olympus Optical Co Ltd 電荷移動錯体電気素子
JP2004079632A (ja) 2002-08-12 2004-03-11 Toshiba Corp 半導体集積回路装置
US6801451B2 (en) * 2002-09-03 2004-10-05 Hewlett-Packard Development Company, L.P. Magnetic memory devices having multiple bits per memory cell
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
KR20050118601A (ko) 2004-06-14 2005-12-19 서동학 적층 구조형 비휘발성 메모리 소자
US7978047B2 (en) * 2005-08-29 2011-07-12 Sharp Kabushiki Kaisha Variable resistor element and its manufacturing method
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060086996A (ko) * 2005-01-27 2006-08-02 삼성전자주식회사 저항 디램 소자 및 그 동작 방법
KR20060105360A (ko) * 2005-04-04 2006-10-11 삼성전자주식회사 인가 전압에 따라 저항이 변하는 저항체를 메모리 노드사용하는 불휘발성 메모리 소자와 그 제조 및 동작 방법
KR20060108960A (ko) * 2005-04-13 2006-10-19 삼성전자주식회사 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자

Also Published As

Publication number Publication date
JP2008124471A (ja) 2008-05-29
US7701748B2 (en) 2010-04-20
US20080123394A1 (en) 2008-05-29
TW200834578A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
KR100816759B1 (ko) 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
CN100593242C (zh) 包括一个电阻器和一个二极管的非挥发性存储器
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
CN1894751B (zh) 电阻可变材料的初始化方法、包括电阻可变材料的存储器件及包含可变电阻器的非易失性存储电路的初始化方法
CN100502010C (zh) 利用具有分级电阻变化的多层的存储器件
US8324065B2 (en) Resistive memory and methods of processing resistive memory
CN107393582B (zh) 多位铁电性存储器装置及其形成方法
JP4838399B2 (ja) 不揮発性記憶装置及び不揮発性記憶装置への書き込み方法
US8331127B2 (en) Nonvolatile memory device having a transistor connected in parallel with a resistance switching device
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
IL143649A (en) Microelectronic device for storing information and method thereof
JP5730869B2 (ja) 活性イオン界面領域を備えた不揮発性メモリ
KR101067582B1 (ko) 메모리 소자의 다중 상태 구동 방법
CN111081870B (zh) 基于铁电隧道结的阻变存储器及其数据写入方法
KR101123736B1 (ko) 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법
US8149610B2 (en) Nonvolatile memory device
Yu Introduction to rram technology
CN102314940A (zh) 具有晶体管与电阻值切换装置并联的非挥发性存储器装置
Khan et al. Multi-bit read and write methodologies for diode-STTRAM crossbar array
Yan Simulation and Design Optimization of Metal-Ferroelectric-Metal FETs
TW201142846A (en) Nonvolatile memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061109

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20061114

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061109

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080319

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080320

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150302

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180228

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190228

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20200228

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210225

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220223

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20230222

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240227

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 18

End annual number: 18