[go: up one dir, main page]

KR100801476B1 - 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100801476B1
KR100801476B1 KR1020060082034A KR20060082034A KR100801476B1 KR 100801476 B1 KR100801476 B1 KR 100801476B1 KR 1020060082034 A KR1020060082034 A KR 1020060082034A KR 20060082034 A KR20060082034 A KR 20060082034A KR 100801476 B1 KR100801476 B1 KR 100801476B1
Authority
KR
South Korea
Prior art keywords
subfield
period
sustain electrode
bias voltage
voltage applied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060082034A
Other languages
English (en)
Inventor
최정필
조규춘
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060082034A priority Critical patent/KR100801476B1/ko
Application granted granted Critical
Publication of KR100801476B1 publication Critical patent/KR100801476B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H01J17/492—Display panels, e.g. with crossed electrodes, e.g. making use of direct current with crossed electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 리셋기간, 어드레스 기간, 유지기간을 구비하는 서브필드의 조합으로 이루어진 하나의 프레임을 통하여 화상을 구현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 하나의 프레임 내에서 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드의 리셋기간 및 어드레스 기간 중의 적어도 일부 구간 동안에 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하는 것을 특징으로 한다.
이와 같은 본 발명을 제공하게 되면, 화상을 구현하는 하나의 프레임내의 각 서브필드에서 이전 서브필드의 구동상황 및 벽전하 상태가 다르므로, 각 서브필드에서의 요구되는 셋업전압 및 안정된 어드레싱을 위한 유지전극에 인가되는 바이어스 전압을 이전 서브필드의 구동상황 및 벽전하 상태를 고려하여 인가함으로써, 불필요한 오방전을 줄이고, 블랙휘도의 증가로 인한 콘트라스트 율의 저하를 방지할 수 있게 된다.
플라즈마 디스플레이 패널(PDP), 구동방법, 주사 전극, 어드레스 전극, 유지 전극, 오방전, 콘트라스트, 바이어스 전압

Description

플라즈마 디스플레이 패널의 구동방법 및 이를 이용한 플라즈마 디스플레이 패널{DRIVING METHOD FOR PLASMA DISPLAY PANEL AND PLASMA DISPLAY PANEL OF USING THIS METHOD}
도 1은 3전극 교류형 플라즈마 디스플레이 패널의 구조를 예시한 도면,
도 2는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도,
도 3은 3전극 교류 면방전형 PDP의 화상의 계조를 구현하기 위한 서브필드의 조합으로 이루어진 프레임을 나타낸 도면,
도 4a는 3전극 면방전 AC PDP에서 구동을 위한 구동파형을 도시한 도면,
도 4b는 도 4a에 예시된 구동파형에 대응되는 리셋구간에서의 벽전하의 분포 변화를 도식화한 도면,
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 적용한 구동파형의 일례를 나타낸 도면,
도 6은 오실로 스코프에 나타낸 도 5에 예시된 구동파형을 나타낸 사진,
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법으로서, 구동파형의 또 다른 실시예를 예시한 도면,
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법으로, 구동파형의 또 다른 실시예를 나타낸 도면이다.
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로, 보다 상세하게는, 화상을 구현하는 하나의 프레임 내의 각 서브필드에서 이전 서브필드의 구동상황 및 벽전하 상태가 달라 발생하는 오방전 및 콘트라스트의 저하를 방지하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 함)은 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스의 방전시 발생하는 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(30Y) 및 유지전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사전극(30Y)과 유지전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리 영역에 형 성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 'ITO'라 함)로 상부기판(10) 상에 형성된다.
금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(30Y)과 유지전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다.
상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다.
어드레스 전극(20X)은 주사전극(30Y) 및 유지전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 Ne+Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 2는 종래 기술에 의한 플라즈마 디스플레이 패널의 구동 파형도이다. 도 2에 나타낸 바와 같이, 리셋 기간은 소거 구간, 상승 구간 및 하강 구간으로 이루어진다.
소거 구간에서는 유지전극(Z)에 0V에서 Ve 전압을 향하여 완만하게 상승하는 소거 램프 파형이 인가된다. 그러면 유지전극(Z)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.
다음, 상승 구간에서는 어드레스 전극(X) 및 유지전극(Z)을 0V로 유지하고, 주사 전극(Y)에는 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 파형이 인가된다. 이 램프 파형이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(X) 및 유지 전극(Z)으로 각각 1회째의 미약한 리셋 방전이 일어난다.
그 결과, 주사 전극(Y)에 (-)벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(Z)에는 (+) 벽 전하가 축적된다. 이어서, 램프 하강 기간에서는 유지 전극(Z)을 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압에서 0V를 향해 완만하게 하강하는 램프 파형을 인가한다.
이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(Z)의 (+) 벽 전하가 감소한다.
그리고 이 램프형 리셋 펄스는 주사전극에 의해 형성되는데, 이러한 리셋 기간의 중요한 기능은 패널 전체의 주사전극과 유지전극의 벽전하의 극성을 같게 하고, 패널 전체로 볼 때 상대적으로 어드레스 전극에는 양극의 벽전하를 형성하기 위해서이다.
도 3은 3전극 교류 면방전형 PDP의 화상의 계조를 구현하기 위한 서브필드의 조합으로 이루어진 프레임을 나타낸 도면이다.
도 3에 나타낸 바와 같이 이러한 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다.
각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인(유지) 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어지게 된다.
아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 유지 기간은 각 서브필드에서 2n (n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
그러나 한 프레임 내에서 서스테인 수는 서브필드 차수의 증가와 함께 늘어나게 되어 서스테인 강 방전이 제일 많은 제1 서브필드 직후는 다른 서브필드에 비해 벽전하가 충분하게 안정되고 있다고 볼 수 있기 때문에 이 벽전하를 어드레싱 조건으로 맞추기 위해서는 높은 전압의 셋업 방전이 요구된다.
그러므로 이러한 각 서브필드에서의 셋업 방전 전압이 요구되는 세기가 다름에도 불구하고 한 프레임내의 각 서브필드의 셋업전압과 리셋기간 및 어드레스 기간 동안에 유지전극에 인가되는 바이어스 전압을 동일한 조건으로 인가하므로 오 방전이 발생할 확률이 높을 뿐만 아니라, 블랙 휘도를 높여 콘트라스트 성능이 낮아진다는 단점이 있다.
상술한 문제를 해결하기 위한 본 발명이 이루고자 하는 기술적 과제는 화상을 구현하는 한 프레임내의 각 서브필드에서 이전 서브필드의 구동상황 및 벽전하 상태가 다르므로 각 서브필드에서의 요구되는 셋업전압 및 안정된 어드레싱을 위한 유지전극에 인가되는 바이어스 전압을 이용하여, 불필요한 오방전을 줄이고, 블랙휘도의 증가로 인한 콘트라스트 율의 저하를 방지하는 교류형 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한 플라즈마 디스플레이 패널을 제공하고자 하는 것이다.
상술한 문제를 해결하기 위한 본 발명에 따른 제1 특징은 리셋기간, 어드레스 기간, 유지기간을 구비하는 서브필드의 조합으로 이루어진 하나의 프레임을 통하여 화상을 구현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 하나의 프레임 내에서 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드의 리셋기간 및 어드레스 기간 중의 적어도 일부 구간 동안에 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하고, 상기 프레임의 첫 번째 서브필드의 셋다운 기간 및 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압이 상기 첫 번째 서브필드 이후의 서브필드의 셋다운 기간 및 상기 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압보다 큰 것이다.
여기서, 상기 2 이상의 서브필드의 리셋기간중 적어도 일부 구간 동안에 상기 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하는 것이 역시 바람직하다.
또한, 바람직하게는 상기 2 이상의 서브필드의 어드레스 기간 중 적어도 일부 구간 동안에 상기 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하는 것일 수 있고, 상기 프레임 내에서 적어도 어느 하나의 서브필드의 리셋기간 동안과 어드레스 기간 동안에 유지전극에 인가되는 바이어스 전압을 다르게 하는 것일 수 있다.
본 발명에 따른 제2 특징은 리셋기간, 어드레스 기간, 유지기간을 구비하는 서브필드의 조합으로 이루어진 하나의 프레임을 통하여 화상을 구현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 하나의 프레임 내에서 적어도 어느 한 시점을 기준으로 이전 서브필드의 셋업전압이 이후 서브필드의 셋업 전압보다 높고, 상기 서브 필드의 리셋 기간 및 어드레스 기간 중 적어도 일부 구간 동안에 유지 전극에 인가되는 바이어스 전압을 상기 서브필드 마다 다르게 하고, 상기 이전 서브필드의 셋다운 기간 및 상기 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압이 상기 이후 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안 유지전극에 인가되는 바이어스 전압 보다 높은 것이다.
여기서, 상기 이전 서브필드는 제1 서브필드이고, 상기 이후 서브필드는 제2 서브필드인 것이 역시 바람직하다.
더하여, 상기 제1 서브필드의 셋다운 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vz 전압이고, 상기 어드레스 기간에 상기 유지전극에 인가되는 전압이 상기 Vz 보다 높은 Vs 전압이며, 상기 제2 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 상기 Vz 전압인 것이 바람직하다.
또한, 상기 제1 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vs 전압이며, 상기 제2 서브필드의 셋다운 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 상기 Vs 전압 보다 낮은 Vz 전압이고, 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vs 전압인 것이 역시 바람직하다.
그리고 본 발명의 또 다른 특징은 상술한 방법으로 구동하는 플라즈마 디스플레이 패널을 특징으로 한다.
이하에서는 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법 적용한 구동파형의 일례를 나타낸 도면이다.
도 5에 나타낸 바와 같이 하나의 프레임 내에서 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드의 리셋기간(1) 및 어드레스 기간(2) 동안의 유지전극(Z)에 인가되는 바이어스 전압을 각각의 서브필드 마다 다르게 인가한다. 도 5에서는 본 발명에 따른 일례로서 화상을 구현하는 한 프레임 직후 새로운 프레임의 제1 서브필드와 제2 서브필드의 구동파형을 예시한다.
도 5에서 이전프레임의 마지막 서브필드에서의 유지기간이 길어, 서스테인 수가 증가하게 되고, 이에 따라 유지 방전이 많이 일어나게 되어, 새로운 프레임의 제1 서브필드 직전에는 벽전하가 많이 쌓이게 된다. 이런 이유로 제2 서브필드와는 그 벽전하 상태 및 구동상황이 달라질 수밖에 없다.
그런데도 종래에는 셋업전압을 동일하게 적용하고, 더하여 리셋기간과 어드레스 기간에 유지전극에 인가되는 바이어스 전압도 동일하게 적용하여, 불필요한 오방전이 일어나고, 블랙휘도의 증가로 인한 콘트라스트 저하라는 문제점이 있었다.
이러한 문제점을 해결하기 위해 본 발명에서는 도 5에 나타낸 바와 같이 한 프레임내의 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드에서 리셋기간 및 어드레스 기간 동안에 유지전극에 인가되는 바이어스 전압을 다르게 인가함으로써, 벽전하 상태에 따른 어드레싱에 필요한 정적한 상태를 조정할 수 있도록 하여, 오 방전을 줄이고, 콘트라스트 율을 높일 수 있게 된다.
더하여, 도 5에서와 같이 초기화에 요구되는 셋업전압이 가장 높은 제1 서브필드 이후의 서브필드의 셋업전압을 제1 서브필드의 셋업전압 보다 낮게 설정하여, 이전 필드의 벽전하 상태를 고려할 수 있도록 하는 것이 바람직하다.
이하에서 한 프레임을 구성하는 서브필드에서의 구동방법과 이에 따른 벽전하 분포를 통하여 본 발명의 구성에 따른 작용, 효과를 설명하기로 한다.
도 3에서 설명한 바와 같이, 3전극 교류 면방전형 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다.
도 3은 최대 발광 시간이 한 프레임당 8개의 어드레스 기간인 경우의 256계조 표시를 위한 8 서브필드의 구성과 각 서브필드 내에서의 어드레싱과 유지 기간 동안의 각 전극의 구동 파형을 나타낸 것이다. 이 경우 어드레싱과 서스테인(유지)이 시간적으로 완전히 분리되어 이루어지기 때문에 ADS(Address-Display Separation) 방법으로 불려진다.
ADS 방식에서는 각 라인을 순차적으로 스캔하는 동안 어드레싱이 이루어지고, 이것이 전화면에 걸쳐 모두 일어나 1 또는 0의 데이터들이 기입되면, 그 데이터의 비트(bit)의 중요도에 따른 빛의 양을 낼 수 있도록 하는 유지방전 전압이 전 화면에 걸리고, 이때 1의 데이터들이 기입된 셀들만 계속해서 방전을 유지한다.
각 서브필드에서의 각 구간의 역할을 살펴보면, 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋 기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인(유지) 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간은 도 2와 같이 8개의 서브필드들(SF1 내지SF8)로 나누어줄 수 있다.
아울러, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 및 어드레스 기간과 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋 및 어드레스 기간은 각 서브필드마다 동일한 반면에 유지 기간은 각 서브필드에서 2n (n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게되므로 화상의 계조를 구현할 수 있게 된다.
한 프레임 내에서 서스테인 수는 서브필드 차수의 증가와 함께 늘어나게 되어 이 프레임의 마지막 서브필드에서 서스테인 방전이 제일 많이 일어나게 된다. 그러므로 바로 다음 프레임의 제1 서브필드는 다른 서브필드에 비해 벽전하가 충분히 누적되어 있다고 볼 수 있기 때문에 이 벽전하를 어드레싱 조건으로 맞추기 위해서는 높은 전압의 셋업 방전이 요구된다.
이처럼 각 서브필드에서 어드레싱을 하기 전까지의 벽전하 및 구동상황을 살펴보면 다음과 같다.
도 4a 및 도 4b는 일반적인 프레임내의 서브필드의 구동파형과, 이에 따른 벽전하 분포의 모식도를 예시한 도면이다. 도 4a는 3전극 면방전 AC PDP에서 구동을 위한 구동파형을 도시한 도면이다. 도 4b는 이 구동파형에 대응되는 리셋구간에서의 벽전하의 분포 변화를 도식화한 도면이다.(이하 '제1경우'라 한다)
첫째 소거구간(1)에 대한 벽전하와 인가펄스의 작용을 설명하면, 유지방전 의 마지막 펄스 인가후 유지전극(X)에는 (+)전하가, 스캔 전극(Y)에는 (-)전하가 쌓이게 되고 어드레스전극(A)에는 많은 양의 (+)전하가 쌓이게 된다. 유지방전후 형성된 벽전하를 소거하기 위하여 유지방전이 끝난 직후 유지전극(Z)에 램프 형태의 소거펄스가 인가되고 이 펄스에 의하여 벽전하는 점차로 소거된다.(도 4b (1))
둘째로, 램프 상승구간(2)에서의 벽전하와 인가펄스의 작용을 살펴보면, 스캔전극(Y)에 유지전극(Z)과 스캔전극(Y)의 방전개시 전압 이상의 전압을 완만한 램프 형태로 인가 해줌으로써 모든 방전 셀에서 스캔 전극(Y)으로부터 유지전극(Z) 및 어드레스전극(X)에 미약한 리셋방전이 일어나게 되고, 이 결과로 스캔전극(Y)에는 (-)전하가 유지전극(Z)과 어드레스전극(X)에는 (+)전하가 쌓이게 된다.(도 4b (2))
셋째로, 램프 하강구간(3)에서의 벽전하와 인가펄스의 작용을 살펴보면, 스캔전극(Y)에는 램프상승 구간과 반대 기울기의 완만한 램프 펄스가 인가되고 유지전극(Z)에 정전압을 인가함으로써 모든 방전 셀에서 미약한 리셋 방전이 일어나게 된다. 그 결과 램프 상승구간에서 형성된 벽전하 즉, 스캔 전극의 (-)벽전하와 유지 전극의 (+)벽전하가 감소되고 어드레스전극(X)의 벽전하는 다음 어드레스 구간에서 어드레스 동작에 적당한 값으로 조정된다.(도 4b (3))
그러나 이러한 각 서브필드에서의 셋업 방전 전압이 요구되는 세기가 다르고, 어드레싱에 필요한 적당한 벽전하 상태가 다름에도 불구하고 종래의 AC PDP의 구동방법은 한 프레임내의 각 서브필드의 셋업전압이 동일하게 적용되어 불필요하게 셋업전압이 높고, 벽전하 상태가 각각 달라 오 방전이 발생할 확률이 높을 뿐만 아니라, 블랙 휘도를 높여 콘트라스트 성능이 낮아진다는 단점이 있다.
이와 같은 문제점을 해결하기 위해 본 발명은 하나의 프레임이 시작되기 직전에 이전 프레임의 마지막 서브필드의 많은 서스테인 펄스 수로 인하여 다음 프레임의 제1 서브필드에서 초기화하기 위한 셋업 전압이 높게 인가되고, 이후의 서브필드에서는 셋업전압을 제1 서브필드의 셋업전압 보다 낮게 인가시킨다.
그리고, 초기화를 위해 제1 서브필드의 셋업전압이 가장 높게 인가되는 것을 요구하는 경우가 일반적이고, 차후의 서브필드의 초기화를 위해 요구되는 셋업 전압은 큰 차이를 보이지 않기 때문에 동일하게 인가하는 것도 바람직하다.
또한, 서스테인 펄스 수가 20개 이내에서의 저계조에서는 서스테인 방전이 안정되게 발생하지 않는 과도기라고 알려져 있으므로, 저계조 표현을 하기 위해서는 웨이트(weight)가 낮은 서브필드의 서스테인 방전이 안정되어야 하고, 이를 위해 당연히 어드레싱 방전이 안정되어야 한다. 그러므로 이 어드레싱 방전에 크게 영향을 줄 수 있는 것이 유지전극에 인가되는 바이어스 전압이어서, 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드의 리셋기간 및 어드레스 기간 동안의 유지전극에 인가되는 바이어스 전압을 서로 다르게 인가하는 것이다.
즉, 도 5에 나타낸 바와 같이, 본 발명에 따른 AC PDP의 구동파형은 제1 서브필드(SF1)의 리셋기간의 하강구간(셋다운 기간) 및 어드레스 기간 동안에 유지전극(Z)에 인가되는 바이어스 전압이 제2 서브필드(SF2) 및 그 이후의 서브필드의 리셋기간의 하강구간(셋다운 기간) 및 어드레스 기간 동안에 유지전극(Z)에 인가되는 바이어스 전압 보다 높게 인가한다.
이것은, 앞서 설명한 바와 같이 각 서브필드의 유지기간에 인가되는 서스테인 펄스 수가 달라져, 이후의 벽전하 상태가 달라지게 된다. 그래서 초기화에 필요한 셋업 전압만으로는 안정된 방전 및 어드레싱 동작을 조절하기에는 한계가 있을 수 있으므로, 적어도 2 이상의 서브필드의 리셋기간의 하강구간(셋다운 기간) 및 어드레스 기간 중 적어도 일부 구간동안에 유지전극에 인가되는 바이어스 전압을 이 벽전하 상태를 고려하여 다르게 인가함으로써, 보다 안정된 방전 및 구동을 제어하여 불필요한 오방전을 줄이고, 블랙휘도의 증가로 인한 콘트라스트율의 저하를 방지할 수 있게 된다.
도 5에는 제1 서브필드(SF1) 및 제2 서브필드(SF2)의 셋업전압에 비례하여 각 서브필드의 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2) 동안의 유지전극(Z)에 인가되는 바이어스 전압을 설정된 것으로, 제2 서브필드의 유지전극(Z)에 인가되는 바이어스 전압이 보다 낮게 설정되어 있다.
도 6은 오실로 스코프에 나타낸 도 5에 예시된 구동파형을 나타낸 사진이다. 도 6에 나타낸 바와 같이 실제 적용되는 셋업 전압 및 유지전극에 인가되는 바이어스 전압이 제1 서브필드와 제2 서브필드에서 각각 다름을 알 수 있다. 여기서 제2 서브필드 이후의 셋업 전압 및 유지전극에 인가되는 바이어스 전압을 동일하게 예시하고 있지만, 이전 서브필드의 벽전하 및 구동상황에 따라 다르게 적용하는 것도 역시 바람직하다.
도 7은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법으로, 구동파형의 또 다른 실시예를 예시한 도면이다. 도 5에 나타낸 바와 같이 제2 서브필드의 셋업 전압(Setup2)은 제1 서브필드의 셋업전압(Setup2) 보다 낮게 인가되고, 이에 따라 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2) 동안에 유지전극(Z)에 인가되는 바이어스 전압이 제2 서브필드에서 전체적으로 보다 낮게 인가된다.
그리고, 제1 서브필드의 리셋기간(1)의 하강구간 동안 유지전극(Z)에 Vz 전압이 인가되고, 어드레스 기간(2) 동안에는 Vz 전압보나 조금 높은 Vs 전압이 인가된다. 그리고 제2 서브필드의 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2)에 Vz 전압을 인가한다.
도 7에 예시된 본 발명에 따른 실시예는 적어도 하나의 서브필드에서 하강구간(셋다운 기간)과 어드레스 기간(2) 동안에 유지전극(Z)에 인가되는 바이어스 전압을 다르게 함으로써 구동효과를 높일 수 있게 한 것이다. 일반적으로 제1 서브필드의 리셋기간(1)의 하강구간(셋다운 기간) 동안에 인가되는 램프 하강파형 전압은 쉽게 조정이 가능하도록 되어 있으므로, 이에 맞게 유지전극(Z)에 인가되는 바이어스 전압도 조정되어져야 하며 이때 전압은 어드레스 기간(2) 동안에 유지전극(Z)에 인가되는 바이어스 전압인 Vs 전압보다 낮게 설정된다.
물론 도 7에 도시된 바와 다르게 제1 서브필드의 하강구간(셋다운 기간)에 유지전극(Z)에 인가되는 바이어스 전압이 어드레스 기간(2)에 인가되는 바이어스 전압보다 높게 설정될 수 있음은 물론이다. 즉, 램프 하강구간(셋다운 기간)에서는 벽전하 상태를 균일하게 하기위해 일반적으로 상승램프의 기울기와 반대극성의 기울기로 램프 파형을 인가하는데, 이 기간 동안의 벽전하 상태와 어드레스 기간 동 안의 벽전하 상태가 다르므로 유지전극에 인가되는 바이어스 전압을 다르게 하여 보다 적절하게 구동을 제어하는 것이 본 발명의 또 다른 실시예이다.
여기서, Vs 전압과 Vz 전압은 어느 하나의 전압에 특정된 것이 아니라 각 서브필드의 이전 서브필드 벽전하 상태 및 구동상황에 따라 전압을 선택적으로 적용할 수 있음은 물론이다.
이렇게 각 서브필드에서 셋업 전압과 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2) 중 적어도 일부 구간동안에 유지전극(Z)에 인가되는 바이어스 전압을 이전 서브필드의 구동상황 및 벽전하 상태를 고려하여 적용함으로써, 불필요하게 높게 셋업 전압을 인가하여 발생하는 오방전을 줄이고, 블랙휘도의 증가로 인한 콘트라스트의 저하를 방지할 수 있게 된다.
도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법으로, 구동파형의 또 다른 실시예를 나타낸 도면이다. 도 6에 나타낸 바와 같이, 제2 서브필드의 셋업전압(Setup2)이 제1 서브필드의 셋업전압(Setup1) 보다 낮게 인가된다. 그리고 제1 서브필드의 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2) 동안에 유지전극(Z)에 인가되는 바이어스 전압이 Vs 이며, 제2 서브필드의 리셋기간(1)의 하강구간(셋다운 기간) 동안에 유지전극(Z)에 Vz 바이어스 전압이 인가되고, 어드레스 기간(2) 동안에는 Vs 바이어스 전압이 인가된다.
즉, 제1 서브필드에서는 유지전극(Z)에 Vs 전압을 인가하고, 제2 서브필드에서는 하강구간(셋다운 기간) 동안에는 Vz 전압을 인가하고 어드레스 기간(2) 동안에는 Vz 전압보다 높은 Vs 전압을 인가하여 하나의 서브필드에서 유지전극(Z)에 인 가되는 바이어스 전압을 리셋기간(1)의 하강구간(셋다운 기간) 및 어드레스 기간(2) 동안 각각 다르게 인가함으로써, 보다 적절한 구동제어를 할 수 있게 된다.
이와 같이, 이전 서브필드의 구동상황 및 벽전하 상태를 고려하여 리셋기간(1)의 하강구간(셋다운 기간) 동안 유지전극(Z)에 인가되는 바이어스 전압 또한 각 서브필드 마다 다르게 적용할 수 있고, 또한, Vs 전압과 Vz 전압은 어느 하나의 전압에 특정된 것이 아니라 각 서브필드의 이전 서브필드의 구동상황에 따라 전압을 선택적으로 적용할 수 있다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
이와 같이 본 발명에 따른 AC PDP의 구동방법을 제공하게 되면, 화상을 구현하는 하나의 프레임내의 각 서브필드에서 이전 서브필드의 구동상황 및 벽전하 상 태가 다르므로, 각 서브필드에서의 요구되는 셋업전압 및 안정된 어드레싱을 위한 유지전극에 인가되는 바이어스 전압을 이전 서브필드의 구동상황 및 벽전하 상태를 고려하여 인가함으로써, 불필요한 오방전을 줄이고, 블랙휘도의 증가로 인한 콘트라스트 율의 저하를 방지할 수 있게 된다.

Claims (11)

  1. 리셋기간, 어드레스 기간, 유지기간을 구비하는 서브필드의 조합으로 이루어진 하나의 프레임을 통하여 화상을 구현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    하나의 프레임 내에서 이전 서브필드의 벽전하 상태가 다른 적어도 2 이상의 서브필드의 리셋기간 및 어드레스 기간 중의 적어도 일부 구간 동안에 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하고,
    상기 프레임의 첫 번째 서브필드의 셋다운 기간 및 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압이 상기 첫 번째 서브필드 이후의 서브필드의 셋다운 기간 및 상기 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압보다 큰 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 2 이상의 서브필드의 리셋기간중 적어도 일부 구간 동안에 상기 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하는 것을 특 징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제1항에 있어서,
    상기 2 이상의 서브필드의 어드레스 기간 중 적어도 일부 구간 동안에 상기 유지전극에 인가되는 바이어스 전압을 상기 2 이상의 서브필드 마다 다르게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제1항에 있어서,
    상기 프레임 내에서 적어도 어느 하나의 서브필드의 리셋기간 동안과 어드레스 기간 동안에 유지전극에 인가되는 바이어스 전압을 다르게 하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 리셋기간, 어드레스 기간, 유지기간을 구비하는 서브필드의 조합으로 이루어진 하나의 프레임을 통하여 화상을 구현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 하나의 프레임 내에서 적어도 어느 한 시점을 기준으로 이전 서브필드의 셋업전압이 이후 서브필드의 셋업 전압보다 높고, 상기 서브 필드의 리셋 기간 및 어드레스 기간 중 적어도 일부 구간 동안에 유지 전극에 인가되는 바이어스 전압을 상기 서브필드 마다 다르게 하고,
    상기 이전 서브필드의 셋다운 기간 및 상기 어드레스 기간에 상기 유지전극에 인가되는 바이어스 전압이 상기 이후 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안 유지전극에 인가되는 바이어스 전압 보다 높은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 이전 서브필드는 제1 서브필드이고, 상기 이후 서브필드는 제2 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제8항에 있어서,
    상기 제1 서브필드의 셋다운 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vz 전압이고, 상기 어드레스 기간에 상기 유지전극에 인가되는 전압이 상기 Vz 보다 높은 Vs 전압이며,
    상기 제2 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 상기 Vz 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  10. 제8항에 있어서,
    상기 제1 서브필드의 셋다운 기간 및 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vs 전압이며,
    상기 제2 서브필드의 셋다운 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 상기 Vs 전압 보다 낮은 Vz 전압이고, 상기 어드레스 기간 동안에 상기 유지전극에 인가되는 바이어스 전압이 Vs 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제1항 또는 제6항의 방법으로 구동하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
KR1020060082034A 2006-08-29 2006-08-29 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널 Expired - Fee Related KR100801476B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082034A KR100801476B1 (ko) 2006-08-29 2006-08-29 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082034A KR100801476B1 (ko) 2006-08-29 2006-08-29 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널

Publications (1)

Publication Number Publication Date
KR100801476B1 true KR100801476B1 (ko) 2008-02-12

Family

ID=39342522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082034A Expired - Fee Related KR100801476B1 (ko) 2006-08-29 2006-08-29 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100801476B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034676A (ko) * 1998-11-30 2000-06-26 김영남 플라즈마 표시패널 구동방법
JP2004029185A (ja) 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR20040094493A (ko) * 2003-05-02 2004-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050071201A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060011774A (ko) * 2004-07-06 2006-02-03 가부시키가이샤 히타치세이사쿠쇼 Ｐｄｐ의 구동 방법
KR20060041592A (ko) * 2004-11-09 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034676A (ko) * 1998-11-30 2000-06-26 김영남 플라즈마 표시패널 구동방법
JP2004029185A (ja) 2002-06-24 2004-01-29 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR20040094493A (ko) * 2003-05-02 2004-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050012467A (ko) * 2003-07-25 2005-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050071201A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20060011774A (ko) * 2004-07-06 2006-02-03 가부시키가이샤 히타치세이사쿠쇼 Ｐｄｐ의 구동 방법
KR20060041592A (ko) * 2004-11-09 2006-05-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동방법

Similar Documents

Publication Publication Date Title
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4639070B2 (ja) プラズマディスプレイパネルの駆動方法
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP4719463B2 (ja) プラズマディスプレイパネルの駆動方法
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040065710A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100801476B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 이를 이용한플라즈마 디스플레이 패널
KR100482344B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100606418B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100475158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508237B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480169B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100492184B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100553931B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100625537B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100511794B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100675323B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100785753B1 (ko) 새로운 램프형 리셋 구동방법에 의한 플라즈마 디스플레이패널의 구동방법
KR20040083162A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040033836A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040016011A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

St.27 status event code: A-5-5-P10-P19-oth-PG1701

Patent document republication publication date: 20080410

Republication note text: Request for Correction Notice (Document Request)

Gazette number: 1008014760000

Gazette reference publication date: 20080212

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20101223

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120131

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120131

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301