[go: up one dir, main page]

KR100564566B1 - 외부 클럭 신호가 직접 입력되는 지연 동기 루프 - Google Patents

외부 클럭 신호가 직접 입력되는 지연 동기 루프 Download PDF

Info

Publication number
KR100564566B1
KR100564566B1 KR1020030023352A KR20030023352A KR100564566B1 KR 100564566 B1 KR100564566 B1 KR 100564566B1 KR 1020030023352 A KR1020030023352 A KR 1020030023352A KR 20030023352 A KR20030023352 A KR 20030023352A KR 100564566 B1 KR100564566 B1 KR 100564566B1
Authority
KR
South Korea
Prior art keywords
clock signal
external clock
level
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030023352A
Other languages
English (en)
Other versions
KR20040088912A (ko
Inventor
조근희
김규현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030023352A priority Critical patent/KR100564566B1/ko
Priority to US10/774,933 priority patent/US7057433B2/en
Priority to JP2004092124A priority patent/JP5026661B2/ja
Priority to TW093109785A priority patent/TWI282666B/zh
Publication of KR20040088912A publication Critical patent/KR20040088912A/ko
Application granted granted Critical
Publication of KR100564566B1 publication Critical patent/KR100564566B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

외부 클럭 신호가 직접 입력되는 지연 동기 루프가 개시된다. 본 발명의 실시예에 따른 지연 동기 루프는 레벨 선택부, 제어 신호 발생부 및 내부 클럭 신호 발생부를 구비하는 것을 특징으로 한다. 레벨 선택부는 외부 클럭 신호를 수신하고 제어 신호에 응답하여 상기 외부 클럭 신호를 그대로 출력하거나 또는 상기 외부 클럭 신호의 레벨을 변화시켜 변환 외부 클럭 신호로서 출력한다. 제어 신호 발생부는 제어 신호를 발생한다. 내부 클럭 신호 발생부는 상기 레벨 선택부의 출력 및 상기 외부 클럭 신호를 수신하여 상기 레벨 선택부의 출력의 위상에 동기된 내부 클럭 신호를 발생한다. 레벨 선택부는 선택 제어부 및 클럭 버퍼부를 구비한다. 상기 클럭 버퍼부는 상기 레벨 제어 신호의 레벨을 CMOS 레벨로 증폭시킨다. 상기 외부 클럭 신호는 TTL 레벨을 가지는 것을 특징으로 한다. 상기 레벨 선택부는 소정의 리피터(repeater) 회로를 통하여 상기 외부 클럭 신호를 수신하는 것을 특징으로 한다. 상술한 바와 같이 본 발명에 따른 지연 동기 루프는 외부 클럭 신호를 직접 수신하여 동작되는 경우 클럭 동기 속도를 빠르게 할 수 있으며 전류 소비도 줄일 수 있는 장점이 있다. 또한 외부 클럭 신호를 직접 수신하거나 증폭시켜 수신하는 동작을 선택적으로 할 수 있으므로 지연 동기 루프가 다양한 어플리케이션에 적용될 수 있는 장점이 있다.

Description

외부 클럭 신호가 직접 입력되는 지연 동기 루프{Delay locked loop capable of receiving external clock signal directly}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 지연 동기 루프를 설명하는 블록도이다.
도 2는 도 1의 지연 동기 루프의 구체적인 회로도이다.
도 3은 도 2의 지연 체인의 지연 셀을 설명하는 회로도이다.
도 4는 도 2의 제어 신호 발생부의 다른 구조를 나타내는 도면이다.
도 5(A)는 도 2의 제어 신호 발생부의 또 다른 구조를 나타내는 도면이다.
도 5(B)는 파워 업 신호의 파형을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
도 8은 본 발명의 또 다른 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
본 발명은 지연 동기 루프에 관한 것으로서 특히, 외부 클럭 신호가 직접 입력되는 지연 동기 루프에 관한 것이다.
메모리 소자와 메모리 컨트롤러 사이의 데이터 전송과 같이 클럭 주파수에 동기 되어 데이터를 전송하는 I/O 인터페이스 방식에서는 버스(bus)의 부하가 커지고 클럭 주파수가 빨라짐에 따라 클럭과 데이터간의 정확한 동기를 이루는 것이 매우 중요하다.
즉, 데이터를 전송하는 각 콤포넌트에서 버스로 데이터가 실리는 데 걸리는 시간을 고려하여 데이터를 클럭의 에지(edge)혹은 센터(center)에 정확히 위치시켜야 한다. 이러한 목적으로 사용될 수 있는 회로에는 위상 동기 루프(Phase Locked Loop(PLL)) 와 지연 동기 루프(Delay Locked Loop(DLL))가 있다.
위상 동기 루프와 지연 동기 루프의 구조적인 차이점은 위상 동기 루프는 동기 회로로서 전압 제어 발진기(VCO :Voltage Controlled Oscillator)를 사용하고 지연 동기 루프는 전압 제어 지연 라인(VCDL :Voltage Controlled Delay Line)을 사용한다는 점이다.
따라서 일반적으로 전압 제어 발진기(VCO)를 내장한 위상 동기 루프는 주파수 체배(clock multiplication)가 가능한 반면 전압 제어 발진기에 지터(jitter)가 유입될 경우 지터(jitter)가 누적(accumulation)되는 단점이 있다.
이에 반해 단순한 지연 라인(delay line)을 사용하는 지연 동기 루프는 주파수 체배가 불가능하지만 위상 동기 루프와 같은 지터 누적(jitter accumulation) 의 문제는 발생되지 않는다.
따라서 일반적으로 DRAM과 같은 반도체 메모리는 입력 주파수와 출력 주파수가 동일하므로 빠른 동기(clocking)와 낮은 지터(low jitter)특성을 가지는 지연 동기 루프를 사용한다.
그런데 지연 동기 루프는 외부 클럭 신호를 수신하는 경우 증폭 버퍼를 이용하여 외부 클럭 신호의 레벨을 증폭한 후 수신한다. 일반적으로 외부 클럭 신호는 TTL(Transistor-Transistor Logic) 레벨이며 증폭 버퍼는 TTL 레벨의 외부 클럭 신호를 CMOS 레벨로 증폭시킨다.
그러나 외부 클럭 신호를 수신하는 지연 동기 루프의 지연 라인의 지연 셀들이 차동 증폭기 타입의 아날로그 셀이라면 TTL 레벨의 외부 클럭 신호를 직접 수신할 수 있으며 증폭 버퍼를 이용할 필요가 없다. 오히려 증폭 버퍼를 이용함으로써 버퍼링에 시간을 소비하고 또한 증폭 버퍼로 인한 전류 소비가 증가되는 문제가 있다.
본 발명이 이루고자하는 기술적 과제는 외부 클럭 신호를 증폭하지 아니하고 직접 수신하거나 또는 외부 클럭 신호를 증폭시켜 수신하는 동작을 선택적으로 할 수 있는 지연 동기 루프를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 따른 지연 동기 루프는 레벨 선택부, 제어 신호 발생부 및 내부 클럭 신호 발생부를 구비하는 것을 특징으로 한다.
레벨 선택부는 외부 클럭 신호를 수신하고 제어 신호에 응답하여 상기 외부 클럭 신호를 그대로 출력하거나 또는 상기 외부 클럭 신호의 레벨을 변화시켜 변환 외부 클럭 신호로서 출력한다. 제어 신호 발생부는 제어 신호를 발생한다.
내부 클럭 신호 발생부는 상기 레벨 선택부의 출력 및 상기 외부 클럭 신호를 수신하여 상기 레벨 선택부의 출력의 위상에 동기된 내부 클럭 신호를 발생한다.
레벨 선택부는 선택 제어부 및 클럭 버퍼부를 구비한다. 선택 제어부는 상기 제어 신호에 응답하여 상기 외부 클럭 신호를 직접 상기 내부 클럭 신호 발생부로 인가하거나 또는 상기 외부 클럭 신호를 레벨 제어 신호로서 출력한다. 클럭 버퍼부는 상기 레벨 제어 신호에 응답하여 상기 변환 외부 클럭 신호를 발생한다.
상기 선택 제어부는 상기 제어 신호의 제 1 레벨에 응답하여 상기 외부 클럭 신호를 상기 내부 클럭 신호 발생부로 직접 인가하는 제 1 전송 게이트, 상기 제어 신호의 제 2 레벨에 응답하여 상기 외부 클럭 신호를 상기 레벨 제어 신호로서 출력하는 제 2 전송 게이트 및 상기 제어 신호의 논리 레벨을 반전하여 상기 제 1 및 제 2 전송 게이트로 인가하는 인버터를 구비한다.
상기 클럭 버퍼부는 상기 레벨 제어 신호의 레벨을 CMOS 레벨로 증폭시킨다. 상기 제어 신호 발생부는 명령 신호(command signal)들에 응답하여 상기 제어 신호를 발생하는 것을 특징으로 한다.
상기 제어 신호는 MRS(Mode Register Set) 신호인 것을 특징으로 한다.
상기 제어 신호 발생부는 제 1 전압에 연결되는 제 1 본딩 패드, 제 2 전압에 연결되는 제 2 본딩 패드 및 상기 제 1 본딩 패드 또는 상기 제 2 본딩 패드에 본딩 와이어를 이용하여 연결되며 상기 제어 신호를 발생하는 제 3 본딩 패드를 구비할 수 있다.
상기 제어 신호 발생부는 제 1 전압에 제 1단이 연결되고 게이트에 파워 업 신호가 인가되며 제 2단이 제 1 노드에 연결되는 제 1 트랜지스터, 제 1단이 퓨즈를 통하여 상기 제 1 노드에 연결되고 게이트에 상기 파워 업 신호가 인가되며 제 2단이 제 2 전압에 연결되는 제 2 트랜지스터, 상기 제 1 전압에 제 1단이 연결되고 상기 제 1 노드에 제 2단이 연결되며 게이트가 제 2 노드에 연결되는 제 3 트랜지스터, 상기 제 1 노드에 입력이 연결되며 상기 제 2 노드에 출력이 연결되는 제 1 인버터 및 상기 제 2 노드의 출력을 반전하여 상기 제어 신호로서 출력하는 제 2 인버터를 구비하는 것을 특징으로 한다.
상기 외부 클럭 신호는 TTL 레벨을 가지는 것을 특징으로 한다. 상기 내부 클럭 신호 발생부는 소정의 제 1 및 제 2 위상 제어 신호에 응답하여 상기 레벨 선택부의 출력을 상기 내부 클럭 신호로서 출력하는 위상 제어부, 상기 내부 클럭 신호의 위상을 상기 외부 클럭 신호의 위상과 비교하여 업다운 신호 및 모드 신호를 발생하는 궤환부 및 상기 모드 신호 및 상기 업다운 신호에 응답하여 상기 레벨 선택부의 출력의 위상을 제어하기 위한 상기 제 1 및 제 2 위상 제어 신호를 발생하는 위상 제어 신호 발생부를 구비하고, 상기 위상 제어부는 상기 레벨 선택부의 출력을 수신하는 지연 체인을 구비하는 것을 특징으로 한다. 상기 지연 체인은 작은 스윙(swing) 폭을 가지는 차동 증폭기 형태의 아날로그 지연 셀들을 구비하는 것을 특징으로 한다.
상기 레벨 선택부는 소정의 리피터(repeater) 회로를 통하여 상기 외부 클럭 신호를 수신하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 2 실시예에 따른 지연 동기 루프는 레벨 선택부 및 내부 클럭 신호 발생부를 구비하는 것을 특징으로 한다. 레벨 선택부는 외부 클럭 신호를 수신하고 상기 외부 클럭 신호를 그대로 출력하거나 또는 상기 외부 클럭 신호의 레벨을 변화시켜 변환 외부 클럭 신호로서 출력한다.
내부 클럭 신호 발생부는 상기 레벨 선택부의 출력 및 상기 외부 클럭 신호를 수신하여 상기 레벨 선택부의 출력의 위상에 동기된 내부 클럭 신호를 발생한다.
상기 레벨 선택부는 상기 외부 클럭 신호를 수신하여 상기 변환 외부 클럭 신호를 출력하는 클럭 버퍼부, 상기 외부 클럭 신호를 상기 내부 클럭 신호 발생부로 직접 인가하는 제 1 메탈 라인 및 상기 외부 클럭 신호를 상기 클럭 버퍼부로 인가하는 제 2 메탈 라인을 구비하고, 공정 초기단계에서 상기 제 1 메탈 라인 및 상기 제 2 메탈 라인 중 하나만 연결되고 나머지 하나는 끊어지는 것을 특징으로 한다.
상기 레벨 선택부는 상기 외부 클럭 신호를 수신하여 상기 변환 외부 클럭 신호를 출력하는 클럭 버퍼부, 상기 외부 클럭 신호를 수신하는 제 1 패드 ;
상기 외부 클럭 신호를 수신하는 제 2 패드, 상기 제 1 패드에 대응되며 상 기 내부 클럭 신호 발생부에 연결되는 제 3 패드 및 상기 제 2 패드에 대응되며 상기 클럭 버퍼부에 연결되는 제 4 패드를 구비하고, 공정 초기 단계에서 상기 제 1 패드와 상기 제 3 패드 및 상기 제 2 패드와 상기 제 4 패드 중 한 쌍이 본딩 와이어에 의해서 연결되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 제 3 실시예에 따른 지연 동기 루프는 위상 제어부, 궤환부 및 위상 제어 신호 발생부를 구비한다.
위상 제어부는 소정의 제 1 및 제 2 위상 제어 신호에 응답하여 외부 클럭 신호의 위상을 제어하여 내부 클럭 신호로서 출력한다. 궤환부는 상기 내부 클럭 신호의 위상을 상기 외부 클럭 신호의 위상과 비교하여 업다운 신호 및 모드 신호를 발생한다.
위상 제어 신호 발생부는 상기 모드 신호 및 상기 업다운 신호에 응답하여 상기 외부 클럭 신호의 위상을 제어하기 위한 상기 제 1 및 제 2 위상 제어 신호를 발생한다.
상기 위상 제어부는 상기 레벨 선택부의 출력을 수신하는 지연 체인을 구비하며, 상기 외부 클럭 신호는 외부로부터 상기 위상 제어부로 직접 인가되는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 지연 동기 루프를 설명하는 블록도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 지연 동기 루프(100)는 레벨 선택부(110), 제어 신호 발생부(120) 및 내부 클럭 신호 발생부(130)를 구비한다.
레벨 선택부(110)는 외부 클럭 신호(EXCLK)를 수신하고 제어 신호(CTRL)에 응답하여 외부 클럭 신호(EXCLK)를 그대로 출력하거나 또는 외부 클럭 신호(EXCLK)의 레벨을 변화시켜 변환 외부 클럭 신호(CHEXCLK)로서 출력한다.
제어 신호 발생부(120)는 제어 신호(CTRL)를 발생한다. 제어 신호(CTRL)를 이용하여 외부 클럭 신호(EXCLK)를 내부 클럭 신호 발생부(130)로 직접 입력하거나 또는 외부 클럭 신호(EXCLK)의 레벨을 변화시켜 내부 클럭 신호 발생부(130)로 인가할 수 있다.
제어 신호(CTRL)를 발생시키는 방법은 다양하며 후술된다.
내부 클럭 신호 발생부(130)는 레벨 선택부의 출력(LVLOUT) 및 외부 클럭 신호(EXCLK)를 수신하여 레벨 선택부의 출력(LVLOUT)의 위상에 동기 된 내부 클럭 신호(INTCLK)를 발생한다. 레벨 선택부(110), 제어 신호 발생부(120) 및 내부 클럭 신호 발생부(130)의 동작은 도 2를 이용하여 상세하게 설명된다.
도 2는 도 1의 지연 동기 루프의 구체적인 회로도이다.
먼저 내부 클럭 신호 발생부(130)의 동작이 설명된다. 내부 클럭 신호 발생 부(130)는 위상 제어부(240), 궤환부(250) 및 위상 제어 신호 발생부(260)를 구비한다.
위상 제어부(240)는 소정의 제 1 및 제 2 위상 제어 신호(PHS1, PHS2)에 응답하여 레벨 선택부의 출력(LVLOUT)을 내부 클럭 신호(INTCLK)로서 출력한다. 위상 제어부(240)는 제 1 위상 제어 신호(PHS1)에 의하여 수신되는 레벨 선택부의 출력(LVLOUT)의 위상을 지연시키는 지연 체인(241)과 탭/레지스터(243)와 제 2 위상 제어 신호(PHS2)에 의하여 상기 레벨 선택부의 출력(LVLOUT)의 위상을 제어하는 보간기(245)와 레지스터(247)를 구비한다.
궤환부(250)는 위상 제어부(240)에서 출력되는 내부 클럭 신호(INTCLK)의 위상을 외부 클럭 신호(EXCLK)의 위상과 비교하여 업다운 신호(UDS) 및 모드 신호(MODES)를 발생한다. 내부 클럭 신호(INTCLK)는 지연 동기 루프(200)에 연결되는 다른 회로로 인가되는 신호이며 내부 클럭 신호(INTCLK)의 위상을 외부 클럭 신호(EXCLK)의 위상과 동기 시키는 것이 지연 동기 루프(200)의 목적이다. 궤환부(250)는 위상 검출기(251)와 지연 복사회로(replica delay)(253)를 구비한다.
위상 제어 신호 발생부(260)는 모드 신호(MODES) 및 업다운 신호(UDS)에 응답하여 레벨 선택부의 출력(LVLOUT)의 위상을 제어하기 위한 제 1 및 제 2 위상 제어 신호(PHS1, PHS2)를 발생한다. 위상 제어 신호 발생부(260)는 모드 선택부(261) 및 멀티플렉서(263)를 구비한다.
내부 클럭 신호(INTCLK)가 지연 복사 회로(253)를 통하여 위상 검출기(251) 로 인가된다. 위상 검출기(251)는 외부 클럭 신호(EXCLK)와 내부 클럭 신호(INTCLK)의 위상을 비교하여 업다운 신호(UDS) 및 모드 신호(MODES)를 발생한다.
모드 선택부(261)는 레벨 선택부의 출력(LVLOUT)의 위상을 큰 위상 간격으로 제어할 것인지 미세한 위상 간격으로 제어할 것인지를 정한다. 레벨 선택부의 출력(LVLOUT)의 위상을 큰 위상 간격으로 제어할 경우 지연 체인(241)이 이용되고 미세한 위상 간격으로 제어할 경우 보간기(245)가 이용된다.
멀티플렉서(263)는 모드 선택부(261)의 출력에 응답하여 지연 체인(241)을 제어할 제 1 위상 제어 신호(PHS1)를 발생한다. 업다운 신호(UDS)와 제 2 위상 제어 신호(PHS2)는 동일한 신호이다. 따라서 위상 검출기(251)의 비교 결과에 응답하여 업다운 신호(UDS)는 보간기(245)를 제어한다.
레벨 선택부의 출력(LVLOUT)을 지연 체인(241)을 이용하여 큰 위상 간격으로 제어하고 보간기(245)를 이용하여 작은 위상간격으로 제어하여 레벨 선택부의 출력(LVLOUT)과 동일한 위상을 가지는 내부 클럭 신호(INTCLK)를 발생한다.
외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(130)로 인가하거나 또는 외부 클럭 신호(EXCLK)의 레벨을 변환시킨 변환 외부 클럭 신호(CHEXCLK)를 내부 클럭 신호 발생부(130)로 인가하기 위하여 레벨 선택부(110)는 선택 제어부(210) 및 클럭 버퍼부(220)를 구비한다.
선택 제어부(210)는 제어 신호(CTRL)에 응답하여 외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(130)로 인가하거나 또는 외부 클럭 신호(EXCLK)를 레 벨 제어 신호(LVLCTRL)로서 출력한다.
좀 더 설명하면, 선택 제어부(210)는 제어 신호(CTRL)가 제 1 레벨로 인가되면 외부 클럭 신호(EXCLK)를 내부 클럭 신호 발생부(130)로 직접 인가하는 제 1 전송 게이트(TG1)와 제어 신호(CTRL)가 제 2 레벨로 인가되면 외부 클럭 신호(EXCLK)를 레벨 제어 신호(LVLCTRL)로서 출력하는 제 2 전송 게이트(TG2) 및 제어 신호(CTRL)의 논리 레벨을 반전하여 제 1 및 제 2 전송 게이트(TG1, TG2)로 인가하는 인버터(230)를 구비한다.
제어 신호(CTRL)가 제 1 레벨로 발생되면 제 1 전송 게이트(TG1)가 턴 온 되어 외부 클럭 신호(EXCLK)가 내부 클럭 신호 발생부(130)의 지연 체인(241)으로 직접 인가된다. 지연 체인(241)은 작은 스윙(swing) 폭을 가지는 차동 증폭기 형태의 아날로그 지연 셀들을 구비한다. 따라서 TTL 레벨을 가지는 외부 클럭 신호(EXCLK)가 직접 입력되어도 동작에 문제가 없다.
제어 신호(CTRL)가 제 2 레벨로 발생되면 제 2 전송 게이트(TG2)가 턴 온 되어 외부 클럭 신호(EXCLK)가 레벨 제어 신호(LVLCTRL)로서 클럭 버퍼부(220)로 출력된다.
클럭 버퍼부(220)는 레벨 제어 신호(LVLCTRL)에 응답하여 변환 외부 클럭 신호(CHEXCLK)를 발생한다. 클럭 버퍼부(220)는 레벨 제어 신호(LVLCTRL)의 레벨을 CMOS 레벨로 증폭시킨다. 즉, 클럭 버퍼부(220)는 증폭기의 기능을 한다.
제어 신호(CTRL)의 레벨에 따라서 TTL 레벨의 외부 클럭 신호(EXCLK)가 직접 지연 체인(241)으로 인가되거나 또는 TTL 레벨의 외부 클럭 신호(EXCLK)가 CMOS 레 벨로 증폭되어 지연 체인(241)으로 인가된다.
제어 신호(CTRL)는 제어 신호 발생부(120)에 의하여 그 레벨이 제어된다. 제어 신호 발생부(120)는 명령 신호(command signal)들에 응답하여 제어 신호(CTRL)를 발생한다. 즉 제어 신호(CTRL)는 명령 신호들의 조합에 의하여 발생되는 MRS(Mode Register Set) 신호일 수 있다.
제어 신호(CTRL)는 명령 신호들의 조합에 의하여 발생되는 것 이외에도 제어 신호 발생부(120)의 구조에 따라 다양하게 발생될 수 있다. 제어 신호 발생부(120)의 다른 구조에 대해서는 후술된다.
제어 신호(CTRL)를 제 1 레벨로 발생시켜 외부 클럭 신호(EXCLK)를 직접 지연 체인(241)으로 인가하는 경우 클럭 버퍼부(220)를 거치지 아니하므로 클럭 버퍼부(220)에 의하여 소모되는 지연 시간을 줄일 수 있는 장점이 있다.
특히, 지연 동기 루프(200)가 파워 다운 모드에서 다시 동작 모드로 턴 온 되는 경우의 턴 온 속도를 빠르게 할 수 있다. 또한 클럭 버퍼부(220)는 턴 오프 되므로 클럭 버퍼부(220)에 의하여 소비되는 전류도 줄일 수 있다.
TTL 레벨의 외부 클럭 신호(EXCLK)를 직접 지연 체인(241)으로 입력하는 경우, 외부 클럭 신호(EXCLK)가 입력 핀을 통하여 입력된 후 지연 체인(241)까지 전송되는 버스 라인이 길게되면 입력 핀의 입력 커패시턴스가 커지는 문제가 발생된다.
입력 임피던스가 커지면 작은 스윙 폭을 가지는(small swing) TTL 레벨의 외부 클럭 신호(EXCLK)의 기울기가 작아지고 스큐(skew)가 커지게 되는 문제가 발생 된다.
이러한 문제를 해결하기 위하여 레벨 선택부(110)는 소정의 리피터(repeater) 회로(270, 280)를 통하여 외부 클럭 신호(EXCLK)를 수신한다. 리피터 회로(270, 280)에 의하여 외부 클럭 신호(EXCLK)의 기울기를 크게 유지할 수 있다.
도 2에는 리피터 회로(270, 280)가 두 개만 도시되어 있으나 이는 일 예에 불과하며 여러 개의 리피터 회로를 이용할 수 있다. 리피터 회로(270, 280)의 구조는 당업자라면 알 수 있으므로 상세한 설명은 생략한다.
TTL 레벨을 가지는 외부 클럭 신호(EXCLK)가 직접 지연 체인(241)으로 인가되어도 동작에 문제가 없는 이유는 지연 체인(241)의 지연 셀들이 작은 스윙폭을 가지는 차동 증폭기 형태의 아날로그 셀이기 때문이다. 지연 체인(241)의 지연 셀에 대하여 설명한다.
도 3은 도 2의 지연 체인의 지연 셀을 설명하는 회로도이다.
레벨 선택부의 출력(LVLOUT)과 그 반전 신호가 지연 셀(300)의 IN과 /IN으로 입력된다. IN으로 하이 레벨의 레벨 선택부 출력(LVLOUT)이 인가되고 /IN으로 로우 레벨의 레벨 선택부 출력(LVLOUT)이 인가된다고 가정한다.
그러면 제 1 노드(N1)는 로우 레벨이 되고 제 2 노드(N2)는 하이 레벨이 된다. 제 1 노드(N1)의 로우 레벨은 제 3 트랜지스터(TR3)를 턴 오프 시키고 제 2 노드(N2)의 하이 레벨은 제 4 트랜지스터(TR4)를 턴 온 시킨다. 그러면 제 3 노드(N3)는 하이 레벨이 되고 제 4 노드(N4)는 로우 레벨이 된다. 제 3 노드(N3)와 제 4 노드(N4)의 논리 레벨이 다음 지연 셀(미도시)로 출력된다.
제 1 선택 신호(SEL_F)가 하이 레벨이고 제 2 선택 신호(SEL_S)가 로우 레벨이라고 가정한다. 제 1 및 제 2 선택 신호(SEL_F, SEL_S)는 보간기(245)를 제어하는 신호들(ODD, EVEN)을 제어하는 신호이다.
제 1 선택 신호(SEL_F)가 하이 레벨이면 제 5 트랜지스터(TR5) 및 제 6 트랜지스터(TR6)가 턴 온 되고 제 1 노드(N1)의 로우 레벨에 응답하여 제 7 트랜지스터(TR7)는 턴 오프 되고 제 2 노드(N2)의 하이 레벨에 응답하여 제 11 트랜지스터(TR11)는 턴 온 된다.
따라서 제 1 셀 출력 신호(OUT-F)는 하이 레벨로 출력되고 제 1 반전 셀 출력 신호(/OUT-F)는 로우 레벨로 출력된다. 제 2 선택 신호(SEL_S)가 로우 레벨이면 제 8 트랜지스터(TR8) 및 제 9 트랜지스터(TR9)가 턴 오프 된다. 제 1 셀 출력 신호(OUT-F) 및 제 1 반전 셀 출력 신호(/OUT-F)는 보간기(245)를 제어하는 신호들(ODD, EVEN)로서 발생된다.
도 4는 도 2의 제어 신호 발생부의 다른 구조를 나타내는 도면이다.
도 2의 제어 신호 발생부(120)는 명령 신호들을 수신하여 제어 신호를 발생한다. 도 4의 제어 신호 발생부(400)는 본딩 와이어(WB)를 이용하여 제어 신호(CTRL)를 발생하는 구조이다.
도 4의 제어 신호 발생부(400)는 제 1 전압(VCC)에 연결되는 제 1 본딩 패드(BPAD1), 제 2 전압(GND)에 연결되는 제 2 본딩 패드(BPAD2) 및 제 1 본딩 패드(BPAD1) 또는 제 2 본딩 패드(BPAD2)에 본딩 와이어(WB)를 이용하여 연결되며 제 어 신호(CTRL)를 발생하는 제 3 본딩 패드(BPAD3)를 구비한다. 인버터(410)는 제 3 본딩 패드(BPAD3)의 출력을 반전시켜 제어 신호(CTRL)로서 발생한다. 인버터(410)는 제 3 본딩 패드(BPAD3)의 출력의 드라이빙 능력을 증가시키기 위한 것이다.
여기서 제 1 전압(VCC)은 전원 전압이며 제 2 전압(GND)은 그라운드를 의미한다. 만일 본딩 와이어(WB)가 제 1 본딩 패드(BPAD1)와 제 3 본딩 패드(BPAD3)를 연결하면 제어 신호(CTRL)는 로우 레벨로 발생되어 제 2 전송 게이트(TG2)를 턴 온 시킨다. 따라서 외부 클럭 신호(EXCLK)는 클럭 버퍼부(220)에 의하여 CMOS 레벨로 증폭되어 지연 체인(241)으로 인가된다.
반대로 본딩 와이어(WB)가 제 2 본딩 패드(BPAD2)와 제 3 본딩 패드(BPAD3)를 연결하면 제어 신호(CTRL)는 하이 레벨로 발생되어 제 1 전송 게이트(TG1)를 턴 온 시킨다. 따라서 외부 클럭 신호(EXCLK)는 TTL 레벨 인 채로 지연 체인(241)으로 인가된다.
본딩 와이어(WB)를 어떻게 연결할 것인가는 지연 동기 루프(200)의 제작 공정 중에 사용자가 결정한다. 따라서 일단 결정되어 본딩 패드들이 연결되면 다시 변경할 수 없다.
도 5(A)는 도 2의 제어 신호 발생부의 또 다른 구조를 나타내는 도면이다.
도 5(B)는 파워 업 신호의 파형을 나타내는 도면이다.
도 5(A)의 제어 신호 발생부(500)는 퓨즈를 이용하여 제어 신호(CTRL)를 발생하는 구조이다. 제어 신호 발생부(500)는 제 1 전압(VCC)에 제 1단이 연결되고 게이트에 파워 업 신호(VCCH)가 인가되며 제 2단이 제 1 노드(N1)에 연결되는 제 1 트랜지스터(CTR1), 제 1단이 퓨즈(LF)를 통하여 제 1 노드(N1)에 연결되고 게이트에 파워 업 신호(VCCH)가 인가되며 제 2단이 제 2 전압(GND)에 연결되는 제 2 트랜지스터(CTR2), 제 1 전압(VCC)에 제 1단이 연결되고 제 1 노드(N1)에 제 2단이 연결되며 게이트가 제 2 노드(N2)에 연결되는 제 3 트랜지스터(CTR3), 제 1 노드(N1)에 입력 단이 연결되며 제 2 노드(N2)에 출력 단이 연결되는 제 1 인버터(INV1) 및 제 2 노드(N2)의 출력을 반전하여 제어 신호(CTRL)로서 출력하는 제 2 인버터(INV2)를 구비한다.
도 5(B)를 참조하면, 파워 업 신호(VCCH)는 처음 일정 시간동안(T1~ T2)은 제 2 레벨로 발생되다가 일정 시간 후에는 제 1 레벨로 발생되는 신호이다. 즉, 처음 전원이 턴 온 되면 파워 업 신호(VCCH)는 로우 레벨로 발생되다가 T2 시간 후에 하이 레벨로 발생된다.
파워 업 신호(VCCH)가 처음 로우 레벨로 발생되면 제 1 트랜지스터(CTR1)는 턴 온 되고 제 2 트랜지스터(CTR2)는 턴 오프 된다. 그러면 제 1 노드(N1)는 하이 레벨이 되고 제 2 노드(N2)는 로우 레벨이 된다.
제어 신호(CTRL)는 하이 레벨로 발생되고 제 3 트랜지스터(CTR3)가 턴 온 되어 제 1 노드(N1)를 계속하여 하이 레벨로 유지시킨다. T2 시간 후에 파워 업 신호(VCCH)가 하이 레벨로 발생되면 제 1 트랜지스터(CTR1)는 턴 오프 되고 제 2 트랜지스터(CTR2)는 턴 온 된다.
그러면 제 1 노드(N1)는 로우 레벨이 되고 제 2 노드(N2)는 하이 레벨이 된다. 따라서 제어 신호(CTRL)는 로우 레벨로 발생된다. 처음에 파워 업 신호(VCCH) 가 로우 레벨로 발생된 후 퓨즈(LF)를 끊으면 파워 업 신호(VCCH)가 하이 레벨로 전환되어도 제어 신호(CTRL)는 계속하여 하이 레벨로 유지된다.
즉, 퓨즈(LF)를 연결한 상태에서는 제어 신호(CTRL)는 초기의 짧은 시간동안(T1~ T2)만 하이 레벨로 발생되다가 T2 시간 후에는 로우 레벨로 계속 발생되지만 퓨즈(LF)를 끊은 상태에서는 제어 신호(CTRL)는 계속 하이 레벨로 유지된다.
외부 클럭 신호(EXCLK)를 지연 체인(241)으로 직접 인가하기 위해서는 퓨즈(LF)를 끊어야 하며 외부 클럭 신호(EXCLK)를 CMOS 레벨로 증폭하여 지연 체인(241)으로 인가하기 위해서는 퓨즈(LF)를 계속 연결해 놓아야 한다. 퓨즈(LF)는 레이저(laser) 퓨즈일 수 있다.
도 2의 제어 신호 발생부(120)는 명령 신호들을 수신하여 MRS 신호를 제어 신호(CTRL)로서 발생할 수도 있고, 도 4와 같이 본딩 와이어(WB)를 이용하여 제어 신호(CTRL)를 발생할 수 도 있으며 도 5와 같이 퓨즈(LF)를 이용하여 제어 신호(CTRL)를 발생할 수도 있다.
도 6은 본 발명의 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
도 6을 참조하면, 본 발명의 실시예에 따른 지연 동기 루프(600)는 레벨 선택부(610) 및 내부 클럭 신호 발생부(620)를 구비한다. 레벨 선택부(610)는 외부 클럭 신호(EXCLK)를 수신하고 외부 클럭 신호(EXCLK)를 그대로 출력하거나 또는 외부 클럭 신호(EXCLK)의 레벨을 변화시켜 변환 외부 클럭 신호(CHEXCLK)로서 출력한다.
좀 더 설명하면, 레벨 선택부(610)는 외부 클럭 신호(EXCLK)를 수신하여 변환 외부 클럭 신호(CHEXCLK)를 출력하는 클럭 버퍼부(630), 외부 클럭 신호(EXCLK)를 내부 클럭 신호 발생부(620)로 직접 인가하는 제 1 메탈 라인(MTL1) 및 외부 클럭 신호(EXCLK)를 클럭 버퍼부(630)로 인가하는 제 2 메탈 라인(MTL2)을 구비하고, 공정 초기단계에서 제 1 메탈 라인(MTL1) 및 제 2 메탈 라인(MTL2) 중 하나만 연결되고 나머지 하나는 끊어진다.
도 2의 레벨 선택부(610)의 지연 동기 루프(200)는 제어 신호(CTRL)에 응답하여 외부 클럭 신호(EXCLK)를 지연 체인(241)으로 전송한다. 그러나 도 6의 레벨 선택부(610)는 제어 신호(CTRL)를 수신하지 않는다.
지연 동기 루프(600)의 제작시에 외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(620)의 지연 체인(미도시)으로 인가할 것인지 외부 클럭 신호(EXCLK)를 CMOS 레벨로 증폭하여 지연 체인(미도시)으로 인가할 것인지가 결정된다.
외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(620)로 인가하려면 공정 초기단계에서 제 2 메탈 라인(MTL2)을 끊고 제 1 메탈 라인(MTL1)을 연결한다. 반대로 외부 클럭 신호(EXCLK)를 CMOS 레벨로 증폭하여 지연 체인(미도시)으로 인가하려면 제 1 메탈 라인(MTL1)을 끊고 제 2 메탈 라인(MTL2)을 연결한다.
도 6에는 이해를 돕기 위하여 스위치가 표시되어 있지만 실제로는 공정 초기단계에서 하나의 메탈 라인은 끊어지고 다른 하나의 메탈 라인은 연결된 상태이다.
내부 클럭 신호 발생부(620)는 도 2의 내부 클럭 신호 발생부(130)의 구조와 동일하므로 상세한 설명은 생략한다. 또한 리피터 회로들(640, 650)의 기능도 도 2 의 리피터 회로들(270, 280)과 동일하므로 상세한 설명은 생략한다.
도 7은 본 발명의 다른 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
도 7을 참조하면, 레벨 선택부(710)는 외부 클럭 신호(EXCLK)를 수신하여 변환 외부 클럭 신호(CHEXCLK)를 출력하는 클럭 버퍼부(730), 외부 클럭 신호(EXCLK)를 수신하는 제 1 패드(BP1), 외부 클럭 신호(EXCLK)를 수신하는 제 2 패드(BP2), 제 1 패드(BP1)에 대응되며 내부 클럭 신호 발생부(720)에 연결되는 제 3 패드(BP3) 및 제 2 패드(BP2)에 대응되며 클럭 버퍼부(730)에 연결되는 제 4 패드(BP4)를 구비하고, 공정 초기 단계에서 제 1 패드(BP1)와 제 3 패드(BP3) 및 제 2 패드(BP2)와 제 4 패드(BP4) 중 한 쌍이 본딩 와이어에 의해서 연결된다.
도 7의 레벨 선택부(710)는 도 6의 레벨 선택부(610)와 마찬가지로 제어 신호(CTRL)를 수신하지 않는다. 지연 동기 루프(700)의 제작시에 외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(720)의 지연 체인(미도시)으로 인가할 것인지 외부 클럭 신호(EXCLK)를 CMOS 레벨로 증폭하여 지연 체인(미도시)으로 인가할 것인지가 결정된다.
외부 클럭 신호(EXCLK)를 직접 내부 클럭 신호 발생부(720)로 인가하려면 공정 초기단계에서 본딩 와이어(WB)를 이용하여 제 1 패드(BP1)와 제 3 패드(BP3)를 연결하고 제 2 패드(BP2)와 제 4 패드(BP4)를 끊는다. 반대로 외부 클럭 신호(EXCLK)를 CMOS 레벨로 증폭하여 지연 체인(미도시)으로 인가하려면 제 1 패드(BP1)와 제 3 패드(BP3)를 끊고 제 2 패드(BP2)와 제 4 패드(BP4)를 연결한다.
내부 클럭 신호 발생부(720)는 도 2의 내부 클럭 신호 발생부(130)의 구조와 동일하므로 상세한 설명은 생략한다. 또한 리피터 회로들(740, 750)의 기능도 도 2의 리피터 회로들(270, 280)과 동일하므로 상세한 설명은 생략한다.
또한 도면에 의하여 도시되지는 아니하였으나, 본딩 와이어(WB) 대신 제 1 패드와 제 3 패드(BP3)사이나 제 2 패드(BP2)와 제 4 패드(BP4) 사이를 퓨즈에 의하여 연결할 수 도 있다. 공정 초기 단계에서 제 1 패드(BP1)와 제 3 패드(BP3) 및 제 2 패드(BP2)와 제 4 패드(BP4) 중 하나의 퓨즈의 연결을 끊으면 도 7의 본딩 와이어(WB)를 이용한 것과 동일한 효과를 발생할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 지연 동기 루프를 나타내는 블록도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 지연 동기 루프(800)는 위상 제어부(미도시), 궤환부(미도시) 및 위상 제어 신호 발생부(미도시)를 구비한다. 위상 제어부(미도시), 궤환부(미도시) 및 위상 제어 신호 발생부(미도시)는 내부 클럭 신호 발생부(810)의 구성요소들이다.
위상 제어부(미도시), 궤환부(미도시) 및 위상 제어 신호 발생부(미도시)는 도 2의 그것들과 동일한 구조를 가지므로 상세한 설명은 생략한다.
앞의 실시예들에 따른 지연 동기 루프는 외부 클럭 신호(EXCLK)를 직접 수신하거나 또는 외부 클럭 신호(EXCLK)가 CMOS 레벨로 증폭된 신호를 수신하는 동작을 선택적으로 할 수 있다. 그러나 도 8의 내부 클럭 신호 발생부(810)의 위상 제어부(미도시)는 외부 클럭 신호(EXCLK)를 외부로부터 직접 수신한다.
즉, TTL 레벨의 외부 클럭 신호(EXCLK)가 직접 지연 체인(미도시)으로 인가되는 것이다. 리피터 회로들(820, 830)의 기능은 앞의 실시예에서 설명된 것과 동일하므로 여기서는 상세한 설명을 생략한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 지연 동기 루프는 외부 클럭 신호를 직접 수신하여 동작되는 경우 클럭 동기 속도를 빠르게 할 수 있으며 전류 소비도 줄일 수 있는 장점이 있다. 또한 외부 클럭 신호를 직접 수신하거나 증폭시켜 수신하는 동작을 선택적으로 할 수 있으므로 지연 동기 루프가 다양한 어플리케이션에 적용될 수 있는 장점이 있다.

Claims (28)

  1. 외부 클럭 신호를 수신하고 제어 신호에 응답하여 상기 외부 클럭 신호를 그대로 출력하거나 또는 상기 외부 클럭 신호의 레벨을 변화시켜 변환 외부 클럭 신 호로서 출력하는 레벨 선택부 ;
    상기 제어 신호를 발생하는 제어 신호 발생부 ; 및
    상기 레벨 선택부의 출력 및 상기 외부 클럭 신호를 수신하여 상기 레벨 선택부의 출력의 위상에 동기된 내부 클럭 신호를 발생하는 내부 클럭 신호 발생부를 구비하는 것을 특징으로 하는 지연 동기 루프(DLL :Delay Locked Loop).
  2. 제 1항에 있어서, 상기 레벨 선택부는,
    상기 제어 신호에 응답하여 상기 외부 클럭 신호를 직접 상기 내부 클럭 신호 발생부로 인가하거나 또는 상기 외부 클럭 신호를 레벨 제어 신호로서 출력하는 선택 제어부 ; 및
    상기 레벨 제어 신호에 응답하여 상기 변환 외부 클럭 신호를 발생하는 클럭 버퍼부를 구비하는 것을 특징으로 하는 지연 동기 루프.
  3. 제 2항에 있어서, 상기 선택 제어부는,
    상기 제어 신호의 제 1 레벨에 응답하여 상기 외부 클럭 신호를 상기 내부 클럭 신호 발생부로 직접 인가하는 제 1 전송 게이트 ;
    상기 제어 신호의 제 2 레벨에 응답하여 상기 외부 클럭 신호를 상기 레벨 제어 신호로서 출력하는 제 2 전송 게이트 ; 및
    상기 제어 신호의 논리 레벨을 반전하여 상기 제 1 및 제 2 전송 게이트로 인가하는 인버터를 구비하는 것을 특징으로 하는 지연 동기 루프.
  4. 제 2항에 있어서, 상기 클럭 버퍼부는,
    상기 레벨 제어 신호의 레벨을 CMOS 레벨로 증폭시키는 것을 특징으로 하는 지연 동기 루프.
  5. 제 1항에 있어서, 상기 제어 신호 발생부는,
    명령 신호(command signal)들에 응답하여 상기 제어 신호를 발생하는 것을 특징으로 하는 지연 동기 루프.
  6. 제 1항에 있어서, 상기 제어 신호는,
    MRS(Mode Register Set) 신호인 것을 특징으로 하는 지연 동기 루프.
  7. 제 1항에 있어서, 상기 제어 신호 발생부는,
    제 1 전압에 연결되는 제 1 본딩 패드 ;
    제 2 전압에 연결되는 제 2 본딩 패드 ; 및
    상기 제 1 본딩 패드 또는 상기 제 2 본딩 패드에 본딩 와이어를 이용하여 연결되며 상기 제어 신호를 발생하는 제 3 본딩 패드를 구비하는 것을 특징으로 하는 지연 동기 루프.
  8. 제 1항에 있어서, 상기 제어 신호 발생부는,
    제 1 전압에 제 1단이 연결되고 게이트에 파워 업 신호가 인가되며 제 2단이 제 1 노드에 연결되는 제 1 트랜지스터 ;
    제 1단이 퓨즈를 통하여 상기 제 1 노드에 연결되고 게이트에 상기 파워 업 신호가 인가되며 제 2단이 제 2 전압에 연결되는 제 2 트랜지스터 ;
    상기 제 1 전압에 제 1단이 연결되고 상기 제 1 노드에 제 2단이 연결되며 게이트가 제 2 노드에 연결되는 제 3 트랜지스터 ;
    상기 제 1 노드에 입력 단이 연결되며 상기 제 2 노드에 출력 단이 연결되는 제 1 인버터 ; 및
    상기 제 2 노드의 출력을 반전하여 상기 제어 신호로서 출력하는 제 2 인버터를 구비하는 것을 특징으로 하는 지연 동기 루프.
  9. 제 8항에 있어서, 상기 퓨즈는,
    레이저(laser) 퓨즈인 것을 특징으로 하는 지연 동기 루프.
  10. 제 8항에 있어서, 상기 파워 업 신호는,
    처음 일정 시간동안은 제 2 레벨로 발생되다가 일정 시간 후에는 제 1 레벨로 발생되는 신호인 것을 특징으로 하는 지연 동기 루프.
  11. 제 1항에 있어서, 상기 외부 클럭 신호는,
    TTL(Transistor-Transistor Logic) 레벨을 가지는 것을 특징으로 하는 지연 동기 루프.
  12. 제 1항에 있어서, 상기 내부 클럭 신호 발생부는,
    소정의 제 1 및 제 2 위상 제어 신호에 응답하여 상기 레벨 선택부의 출력을 상기 내부 클럭 신호로서 출력하는 위상 제어부 ;
    상기 내부 클럭 신호의 위상을 상기 외부 클럭 신호의 위상과 비교하여 업다운 신호 및 모드 신호를 발생하는 궤환부 ; 및
    상기 모드 신호 및 상기 업다운 신호에 응답하여 상기 레벨 선택부의 출력의 위상을 제어하기 위한 상기 제 1 및 제 2 위상 제어 신호를 발생하는 위상 제어 신호 발생부를 구비하고,
    상기 위상 제어부는 상기 레벨 선택부의 출력을 수신하는 지연 체인을 구비하는 것을 특징으로 하는 지연 동기 루프.
  13. 제 12항에 있어서, 상기 지연 체인은,
    작은 스윙(swing) 폭을 가지는 차동 증폭기 형태의 아날로그 지연 셀들을 구비하는 것을 특징으로 하는 지연 동기 루프.
  14. 제 1항에 있어서, 상기 레벨 선택부는,
    소정의 리피터(repeater) 회로를 통하여 상기 외부 클럭 신호를 수신하는 것을 특징으로 하는 지연 동기 루프.
  15. 외부 클럭 신호를 수신하고 상기 외부 클럭 신호를 그대로 출력하거나 또는 상기 외부 클럭 신호의 레벨을 변화시켜 변환 외부 클럭 신호로서 출력하는 레벨 선택부 ; 및
    상기 레벨 선택부의 출력 및 상기 외부 클럭 신호를 수신하여 상기 레벨 선택부의 출력의 위상에 동기된 내부 클럭 신호를 발생하는 내부 클럭 신호 발생부를 구비하는 것을 특징으로 하는 지연 동기 루프(DLL :Delay Locked Loop).
  16. 제 15항에 있어서, 상기 레벨 선택부는,
    상기 외부 클럭 신호를 수신하여 상기 변환 외부 클럭 신호를 출력하는 클럭 버퍼부 ;
    상기 외부 클럭 신호를 상기 내부 클럭 신호 발생부로 직접 인가하는 제 1 메탈 라인 ; 및
    상기 외부 클럭 신호를 상기 클럭 버퍼부로 인가하는 제 2 메탈 라인을 구비하고,
    공정 초기단계에서 상기 제 1 메탈 라인 및 상기 제 2 메탈 라인 중 하나만 연결되고 나머지 하나는 끊어지는 것을 특징으로 하는 지연 동기 루프.
  17. 제 15항에 있어서, 상기 레벨 선택부는,
    상기 외부 클럭 신호를 수신하여 상기 변환 외부 클럭 신호를 출력하는 클럭 버퍼부 ;
    상기 외부 클럭 신호를 수신하는 제 1 패드 ;
    상기 외부 클럭 신호를 수신하는 제 2 패드 ;
    상기 제 1 패드에 대응되며 상기 내부 클럭 신호 발생부에 연결되는 제 3 패드 ; 및
    상기 제 2 패드에 대응되며 상기 클럭 버퍼부에 연결되는 제 4 패드를 구비하고,
    공정 초기 단계에서 상기 제 1 패드와 상기 제 3 패드 및 상기 제 2 패드와 상기 제 4 패드 중 한 쌍이 본딩 와이어에 의해서 연결되는 것을 특징으로 하는 지연 동기 루프.
  18. 제 16항 또는 제 17항에 있어서, 상기 클럭 버퍼부는,
    입력되는 신호의 레벨을 CMOS 레벨로 증폭시키는 것을 특징으로 하는 지연 동기 루프.
  19. 제 17항에 있어서,
    상기 제 1 패드와 상기 제 3 패드, 상기 제 2 패드와 상기 제 4 패드는 퓨즈에 의하여 연결되고,
    공정 초기 단계에서 상기 제 1 패드와 상기 제 3 패드 및 상기 제 2 패드와 상기 제 4 패드 중 하나는 연결이 끊어지는 것을 특징으로 하는 지연 동기 루프.
  20. 제 19항에 있어서, 상기 퓨즈는,
    레이저(laser) 퓨즈인 것을 특징으로 하는 지연 동기 루프.
  21. 제 15항에 있어서, 상기 외부 클럭 신호는,
    TTL(Transistor-Transistor Logic) 레벨을 가지는 것을 특징으로 하는 지연 동기 루프.
  22. 제 15항에 있어서, 상기 내부 클럭 신호 발생부는,
    소정의 제 1 및 제 2 위상 제어 신호에 응답하여 상기 레벨 선택부의 출력을 상기 내부 클럭 신호로서 출력하는 위상 제어부 ;
    상기 내부 클럭 신호의 위상을 상기 외부 클럭 신호의 위상과 비교하여 업다운 신호 및 모드 신호를 발생하는 궤환부 ; 및
    상기 모드 신호 및 상기 업다운 신호에 응답하여 상기 레벨 선택부의 출력의 위상을 제어하기 위한 상기 제 1 및 제 2 위상 제어 신호를 발생하는 위상 제어 신호 발생부를 구비하고,
    상기 위상 제어부는 상기 레벨 선택부의 출력을 수신하는 지연 체인을 구비하는 것을 특징으로 하는 지연 동기 루프.
  23. 제 22항에 있어서, 상기 지연 체인은,
    작은 스윙(swing) 폭을 가지는 차동 증폭기 형태의 아날로그 지연 셀들을 구비하는 것을 특징으로 하는 지연 동기 루프.
  24. 제 15항에 있어서, 상기 레벨 선택부는,
    소정의 리피터(repeater) 회로를 통하여 상기 외부 클럭 신호를 수신하는 것을 특징으로 하는 지연 동기 루프.
  25. 소정의 제 1 및 제 2 위상 제어 신호에 응답하여 외부 클럭 신호의 위상을 제어하여 내부 클럭 신호로서 출력하는 위상 제어부 ;
    상기 내부 클럭 신호의 위상을 상기 외부 클럭 신호의 위상과 비교하여 업다운 신호 및 모드 신호를 발생하는 궤환부 ; 및
    상기 모드 신호 및 상기 업다운 신호에 응답하여 상기 외부 클럭 신호의 위상을 제어하기 위한 상기 제 1 및 제 2 위상 제어 신호를 발생하는 위상 제어 신호 발생부를 구비하고,
    상기 위상 제어부는 상기 외부 클럭 신호를 수신하는 지연 체인을 구비하며,
    상기 외부 클럭 신호는,
    외부로부터 상기 위상 제어부로 직접 인가되는 것을 특징으로 하는 지연 동기 루프.
  26. 제 25항에 있어서, 상기 지연 체인은,
    작은 스윙(swing) 폭을 가지는 차동 증폭기 형태의 아날로그 지연 셀들을 구비하는 것을 특징으로 하는 지연 동기 루프.
  27. 제 25항에 있어서, 상기 위상 제어부는,
    소정의 리피터(repeater) 회로를 통하여 상기 외부 클럭 신호를 수신하는 것을 특징으로 하는 지연 동기 루프.
  28. 제 25항에 있어서, 상기 외부 클럭 신호는,
    TTL(Transistor-Transistor Logic) 레벨을 가지는 것을 특징으로 하는 지연 동기 루프.
KR1020030023352A 2003-04-14 2003-04-14 외부 클럭 신호가 직접 입력되는 지연 동기 루프 Expired - Fee Related KR100564566B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030023352A KR100564566B1 (ko) 2003-04-14 2003-04-14 외부 클럭 신호가 직접 입력되는 지연 동기 루프
US10/774,933 US7057433B2 (en) 2003-04-14 2004-02-09 Delay-Locked Loop (DLL) capable of directly receiving external clock signals
JP2004092124A JP5026661B2 (ja) 2003-04-14 2004-03-26 遅延同期ループ
TW093109785A TWI282666B (en) 2003-04-14 2004-04-08 Delay-locked loop (DLL) capable of directly receiving external clock signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030023352A KR100564566B1 (ko) 2003-04-14 2003-04-14 외부 클럭 신호가 직접 입력되는 지연 동기 루프

Publications (2)

Publication Number Publication Date
KR20040088912A KR20040088912A (ko) 2004-10-20
KR100564566B1 true KR100564566B1 (ko) 2006-03-29

Family

ID=33411590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023352A Expired - Fee Related KR100564566B1 (ko) 2003-04-14 2003-04-14 외부 클럭 신호가 직접 입력되는 지연 동기 루프

Country Status (4)

Country Link
US (1) US7057433B2 (ko)
JP (1) JP5026661B2 (ko)
KR (1) KR100564566B1 (ko)
TW (1) TWI282666B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
US7352219B2 (en) * 2005-08-30 2008-04-01 Infineon Technologies Ag Duty cycle corrector
US7809085B2 (en) * 2006-01-19 2010-10-05 Redmere Technology Ltd. Data recovery system for source synchronous data channels
US8520776B2 (en) * 2006-01-19 2013-08-27 Judith Ann Rea Data recovery system for source synchronous data channels
JP2007243735A (ja) * 2006-03-09 2007-09-20 Elpida Memory Inc Ｄｌｌ回路及びそれを備えた半導体装置
KR100784907B1 (ko) * 2006-06-30 2007-12-11 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US7505330B2 (en) * 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7612621B2 (en) * 2007-05-16 2009-11-03 International Business Machines Corporation System for providing open-loop quadrature clock generation
US10522542B1 (en) * 2018-06-28 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Double rule integrated circuit layouts for a dual transmission gate
CN110868209B (zh) * 2019-10-30 2023-04-28 西安邮电大学 一种用于多相位延时锁相环的高相位精度压控延迟线结构及其实现方法
CN111541446B (zh) * 2020-05-18 2024-03-22 上海兆芯集成电路股份有限公司 时钟同步电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690161A (ja) * 1992-09-09 1994-03-29 Hitachi Ltd 入力回路、及び半導体集積回路
JP2000049595A (ja) * 1998-07-28 2000-02-18 Fujitsu Ltd Ｄｌｌ回路
KR100295674B1 (ko) * 1999-01-12 2001-07-12 김영환 아날로그 혼용 디지탈 디엘엘
JP4443728B2 (ja) * 2000-06-09 2010-03-31 株式会社ルネサステクノロジ クロック発生回路
JP2002023902A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp 半導体装置
JP3404369B2 (ja) * 2000-09-26 2003-05-06 エヌイーシーマイクロシステム株式会社 Ｄｌｌ回路
DE10130123B4 (de) * 2001-06-22 2005-09-08 Infineon Technologies Ag Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
JP4871462B2 (ja) * 2001-09-19 2012-02-08 エルピーダメモリ株式会社 補間回路とｄｌｌ回路及び半導体集積回路
KR100437611B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 혼합형 지연 록 루프 회로
KR100424181B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법
KR100507875B1 (ko) * 2002-06-28 2005-08-18 주식회사 하이닉스반도체 지연고정루프에서의 클럭분주기 및 클럭분주방법

Also Published As

Publication number Publication date
KR20040088912A (ko) 2004-10-20
US20040222829A1 (en) 2004-11-11
TWI282666B (en) 2007-06-11
JP2004319069A (ja) 2004-11-11
JP5026661B2 (ja) 2012-09-12
TW200507460A (en) 2005-02-16
US7057433B2 (en) 2006-06-06

Similar Documents

Publication Publication Date Title
JP4443728B2 (ja) クロック発生回路
US7649390B2 (en) Delay locked loop for high speed semiconductor memory device
KR100346836B1 (ko) 듀티 사이클 보정 기능을 갖는 지연 동기 루프 회로 및지연 동기 방법
JP4693089B2 (ja) 半導体記憶素子におけるオンダイターミネーションモードの転換回路及びその方法
KR100527397B1 (ko) 반도체메모리 장치에서 작은 지터를 갖는 지연고정루프
KR100329243B1 (ko) 집적 회로 장치
KR100837822B1 (ko) Ｄｌｌ 회로 및 그 제어 방법
US6765976B1 (en) Delay-locked loop for differential clock signals
US20040240298A1 (en) ODT mode conversion circuit and method
KR100295056B1 (ko) 지연동기루프 및 방법
KR100564566B1 (ko) 외부 클럭 신호가 직접 입력되는 지연 동기 루프
JP2007243735A (ja) Ｄｌｌ回路及びそれを備えた半導体装置
JP2009295263A (ja) 半導体メモリ装置
JP2000348487A (ja) 遅延同期回路
KR100861297B1 (ko) 반도체 메모리 장치 및 그에 포함되는 지연 고정 루프
US6577554B2 (en) Semiconductor memory device for providing margin of data setup time and data hold time of data terminal
US6147527A (en) Internal clock generator
JP2924797B2 (ja) 半導体装置
US20100109727A1 (en) Semiconductor device
KR100522428B1 (ko) Ｄｌｌ 제어 장치
JP2006333472A (ja) 遅延ロックループ、および、遅延鎖の設定方法
US20250053189A1 (en) Buffer circuit, and semiconductor apparatus capable of adjusting a clock receiver and/or changing a clock path according to frequency information
US20030034816A1 (en) Delay-locked loop for differential clock signals
JPH10190448A (ja) 位相比較回路及び信号発生回路
JP3868126B2 (ja) 集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20140322

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20140322