[go: up one dir, main page]

JPS63144667A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JPS63144667A
JPS63144667A JP61291591A JP29159186A JPS63144667A JP S63144667 A JPS63144667 A JP S63144667A JP 61291591 A JP61291591 A JP 61291591A JP 29159186 A JP29159186 A JP 29159186A JP S63144667 A JPS63144667 A JP S63144667A
Authority
JP
Japan
Prior art keywords
region
photoelectric conversion
electrode
capacitor
conversion device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61291591A
Other languages
Japanese (ja)
Other versions
JP2515768B2 (en
Inventor
Yoshio Nakamura
中村 佳夫
Itsuo Ozu
大図 逸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61291591A priority Critical patent/JP2515768B2/en
Publication of JPS63144667A publication Critical patent/JPS63144667A/en
Priority to US07/758,399 priority patent/US5126814A/en
Application granted granted Critical
Publication of JP2515768B2 publication Critical patent/JP2515768B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体トランジスタの制御電極領域の電位が
キャパシタを介して制御される光電変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a photoelectric conversion device in which the potential of a control electrode region of a semiconductor transistor is controlled via a capacitor.

[従来技術] 第5図(A)は、従来の光電変換装置の概略的平面図、
第5図(B)は、その一つの光電変換セルの^−A′線
断面図である。
[Prior Art] FIG. 5(A) is a schematic plan view of a conventional photoelectric conversion device;
FIG. 5(B) is a sectional view taken along the line ^-A' of one of the photoelectric conversion cells.

両図において、nシリコン基板l上にn−エピタキシャ
ル層4が形成され、その中に素子分離領域6によって相
互に電気的に絶縁された光電変換セルが配列されている
In both figures, an n-epitaxial layer 4 is formed on an n-silicon substrate 1, and photoelectric conversion cells electrically insulated from each other by an element isolation region 6 are arranged therein.

まず、n=エピタキシャル層4上にバイポーラトランジ
スタのp−ベース領域9、その中にn+エミッタ領域1
5が形成されている。さらに、酸化IP212を挟んで
、p′″ベース領域9の電位を制御するためのキャパシ
タ電極14、n十エミッタ領域15に接続しているエミ
ッタ電極19が各々形成されている。
First, n=p- base region 9 of a bipolar transistor on epitaxial layer 4, n+ emitter region 1 therein.
5 is formed. Further, a capacitor electrode 14 for controlling the potential of the p'' base region 9 and an emitter electrode 19 connected to the n+ emitter region 15 are formed with the oxidized IP 212 interposed therebetween.

そして、キャパシタ電極14に接続した電極17、基板
lの裏面にオーミックコンタクト用のn+領域2、バイ
ポーラトランジスタのコレクタ電極21が各々形成され
、光電変換セルを構成している。
An electrode 17 connected to the capacitor electrode 14, an n+ region 2 for ohmic contact on the back surface of the substrate 1, and a collector electrode 21 of a bipolar transistor are formed, respectively, to constitute a photoelectric conversion cell.

光電変換セルの基本動作は、まず、負電位にバイアスさ
れたp−ベース領域9を浮遊状態とし、光励起により発
生した電子・ホール対のうちホールをp−ベース領域9
に蓄積する (蓄積動作)。
The basic operation of the photoelectric conversion cell is to first put the p-base region 9 biased to a negative potential into a floating state, and then transfer holes from the electron-hole pairs generated by photoexcitation to the p-base region 9.
(accumulation operation).

続いて、キャパシタ電極14に正電圧を印加してエミッ
タ・ベース間を順方向゛にバイアスし、蓄積されたホー
ルにより発生した蓄積電圧を浮遊状態のエミッタ側へ読
出す(読出し動作)。
Subsequently, a positive voltage is applied to the capacitor electrode 14 to bias the emitter-base in the forward direction, and the accumulated voltage generated by the accumulated holes is read out to the floating emitter side (read operation).

続いて、エミッタ側を接地してキャパシタ電極14に正
電圧のパルスを印加し、p−ベース領域9に蓄積された
ホールを消滅させる。これにより、リフレッシュ用の正
電圧パルスが立下がった持点でp−ベース領域9が初期
状態に復帰する(リフレッシュ動作)。
Subsequently, the emitter side is grounded and a positive voltage pulse is applied to the capacitor electrode 14 to eliminate the holes accumulated in the p- base region 9. As a result, the p-base region 9 returns to its initial state at the point where the refresh positive voltage pulse falls (refresh operation).

このような光電変換装置は、蓄積された電荷を各セルの
増幅機能により電荷増幅して読出すわけであり、高出力
、高感度、さらに低雑音を達成できる。また、構造的に
単純であるために、将来の高解像度化に対しても有利な
ものであるといえる。
Such a photoelectric conversion device uses the amplification function of each cell to amplify and read out the accumulated charges, and can achieve high output, high sensitivity, and low noise. Furthermore, since it is structurally simple, it can be said to be advantageous for future high resolution.

[発明が解決しようとする問題点] 、しかしながら、従来の光電変換装器におけるキャパシ
タは、キャパシタ電極14が低濃度のベース領域9に対
向した構成となっているために、不安定であり、読出し
信号のバラツキの原因になるという問題点を有していた
[Problems to be Solved by the Invention] However, since the capacitor in the conventional photoelectric conversion device is configured such that the capacitor electrode 14 faces the low concentration base region 9, it is unstable and the readout is difficult. This has the problem of causing signal variations.

すなわち、キャパシタ電極14に印加される電圧により
、酸化膜12とp−ベース領域9との界面は蓄積、空乏
1反転とその状態が変化する。この状態変化によって容
量値が変化すると共に、暗電流発生の要因ともなる。
That is, depending on the voltage applied to the capacitor electrode 14, the state of the interface between the oxide film 12 and the p- base region 9 changes between accumulation and depletion 1 inversion. This state change not only changes the capacitance value but also causes dark current to occur.

また光電変換セルを多数配列した場合、全てが均一に状
態変化するとは限らないために、読出し信号のバラツキ
により固定パターンノイズの原因ともなっていた。
Furthermore, when a large number of photoelectric conversion cells are arranged, not all of them change their states uniformly, which causes fixed pattern noise due to variations in readout signals.

[問題点を解決するための手段] 本発明による光電変換装器は。[Means for solving problems] A photoelectric conversion device according to the present invention is as follows.

半導体トランジスタの制御電極領域の電位がキャパシタ
を介して制御される光電変換装置において。
In a photoelectric conversion device in which the potential of a control electrode region of a semiconductor transistor is controlled via a capacitor.

前記キャパシタは電極が絶縁層を挟んで前記制御電極領
域に対向した構成を有し、かつ、該制御電極領域の少な
くとも前記電極に対向している部分が高い不純物濃度の
領域であることを特徴とする。
The capacitor has a structure in which an electrode faces the control electrode region with an insulating layer in between, and at least a portion of the control electrode region facing the electrode is a region with a high impurity concentration. do.

[作用] このようにキャパシタを構成する部分の制御電極領域が
高濃度で形成されているために、キャパシタを構成する
制御電極領域と絶縁層との界面が安定し、読出し信号の
バラツキが低減する。
[Function] Since the control electrode region of the capacitor is formed with a high concentration in this way, the interface between the control electrode region and the insulating layer that constitute the capacitor is stabilized, and variations in the readout signal are reduced. .

[実施例] 以下1本発明の実施例を図面を参照しながら詳細に説明
する。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図(A)は、本発明により光電変換装置の一実施例
の模式的断面図、第1図(B)は、その等価 □回路図
である。
FIG. 1(A) is a schematic cross-sectional view of one embodiment of a photoelectric conversion device according to the present invention, and FIG. 1(B) is an equivalent circuit diagram thereof.

同図において、n型シリコン基板101上にエピタキシ
ャル成長によってn−領域102が形成され、素子分離
領域103に囲まれて光電変換セルが形成されている。
In the figure, an n- region 102 is formed by epitaxial growth on an n-type silicon substrate 101, and surrounded by an element isolation region 103, a photoelectric conversion cell is formed.

光電変換セルのバイポーラトランジスタは、n−領域1
02をコレクタ領域とし、p−ベース領域104、n十
エミッタ領域105によって構成されている。
The bipolar transistor of the photoelectric conversion cell has an n-region 1
02 is a collector region, and is composed of a p-base region 104 and an n-emitter region 105.

センナ感度を向トさせるには、p−ベース領域104の
不純物濃度を下げてベース・エミッタ間容+1pCbe
を小さくすることが望ましい、しかし不純物濃度をあま
り小さくしすぎると、ベース領域が動作状態で完全に空
乏化してパンチングスルー状態となってしまう、ここで
は、p−ベース領域104の不純物濃度を〜10”cm
””とした。
To improve the Senna sensitivity, lower the impurity concentration of the p- base region 104 to increase the base-emitter capacitance +1 pCbe.
However, if the impurity concentration is too small, the base region will be completely depleted in the operating state, resulting in a punch-through state. Here, the impurity concentration of the p- base region 104 is set to ”cm
"".

更に、p−ベース領域104には高い不純物濃度〜10
18cm−3(7)P+領域106が形成され、P+領
域106が酸化膜107を挟んでポリシリコンのキャパ
シタ電極108と対向し、ベース電位を制御するための
キャパシタを構成している。
Furthermore, the p-base region 104 has a high impurity concentration ~10
A 18 cm -3 (7) P+ region 106 is formed, and the P+ region 106 faces a polysilicon capacitor electrode 108 with an oxide film 107 in between, forming a capacitor for controlling the base potential.

なお、キャパシタを構成する部分の酸化膜107は薄く
形成されているが、それ以外の部分ではベース領域10
4等に影響を及ぼさない程度に十分厚く形成されている
Note that although the oxide film 107 in the portion forming the capacitor is formed thinly, the base region 107 in other portions is thin.
It is formed sufficiently thick so as not to affect the 4th grade.

その他に、n十エミッタ領域105と接合したA1等の
エミッタ電極109が形成され、また基板101の裏面
にオーミックコンタクト層を介してコレクタ電極110
が形成されている。
In addition, an emitter electrode 109 such as A1 is formed in contact with the n0 emitter region 105, and a collector electrode 110 is formed on the back surface of the substrate 101 via an ohmic contact layer.
is formed.

本実施例の基本動作は従来例と同様であり、キャパシタ
電極108に印加される電圧によってp−ベース領域1
04の電位が制御され、読出し、リフレッシュモして蓄
積の各動作を行う、その際、高い不純物濃度のp十領域
106がキャパシタ電極10gと対向しているために、
p十領域106と酸化膜107との界面状態が安定化し
The basic operation of this embodiment is the same as that of the conventional example, and the voltage applied to the capacitor electrode 108 causes the p-base region 1 to
The potential of 04 is controlled and read, refresh, and storage operations are performed. At this time, since the p region 106 with a high impurity concentration faces the capacitor electrode 10g,
The state of the interface between the p-type region 106 and the oxide film 107 is stabilized.

光電変換セルを多数配列してもバラツキのない出力を得
ることができる。
Even if a large number of photoelectric conversion cells are arranged, uniform output can be obtained.

第2図は、上記光電変換セルを用いたラインセンサの回
路図である。
FIG. 2 is a circuit diagram of a line sensor using the photoelectric conversion cell described above.

同図において、光電変換セルS1〜Snのコレクタ電極
110には一定の正電圧Vccが印加されている。各キ
ャパシタ電極108は端子201に共通に接続され、端
子201には読出し動作およびリフレッシュ動作を行う
ためのパルスφ1が印加される。また、各エミッタ電極
109は垂直ラインL1〜Lnに各々接続され、@直う
インL1〜Lnは各々トランジスタQa1〜Q a n
を介して#、’ 積用コンデンサCI”Cnに接続され
ている。トランジスタQ al ”Q a nのゲート
電極は端子203に共通に接続され、端子203にはパ
ルスφ3が印加される。
In the figure, a constant positive voltage Vcc is applied to the collector electrodes 110 of the photoelectric conversion cells S1 to Sn. Each capacitor electrode 108 is commonly connected to a terminal 201, and a pulse φ1 for performing a read operation and a refresh operation is applied to the terminal 201. Further, each emitter electrode 109 is connected to the vertical lines L1 to Ln, respectively, and the vertical lines L1 to Ln are connected to the transistors Qa1 to Q a n, respectively.
#, ' are connected to the product capacitor CI''Cn through # and '. The gate electrodes of the transistors Q al ''Q a are commonly connected to a terminal 203, and a pulse φ3 is applied to the terminal 203.

また、コンデンサ01〜Cnは各々トランジスタQ1〜
Qnを介して出力ライン204に接続されている。トラ
ンジスタQ1〜Qnのゲート電極は走査回路205の並
列出力端子に各々接続され、並列出力端子からはパルス
φh1〜φhnが順次出力される。
Further, capacitors 01 to Cn are transistors Q1 to Q1, respectively.
It is connected to output line 204 via Qn. The gate electrodes of the transistors Q1 to Qn are respectively connected to parallel output terminals of the scanning circuit 205, and pulses φh1 to φhn are sequentially outputted from the parallel output terminals.

出力ライン204は、リフレッシュするためのトランジ
スタQrhを介して接地され、トランジスタQrhのゲ
ート電極にはパルスφr2が印加される。
The output line 204 is grounded via a refresh transistor Qrh, and a pulse φr2 is applied to the gate electrode of the transistor Qrh.

また、垂直ラインL1〜Lnは各々トランジスタQb1
〜Q b nを介して接地されている。また各トランジ
スタのゲート電極は端子202に共通に接続され、端子
202にはパルスφ2が印加される。
Further, each of the vertical lines L1 to Ln is a transistor Qb1.
~Q b n to ground. Further, the gate electrodes of each transistor are commonly connected to a terminal 202, and a pulse φ2 is applied to the terminal 202.

第3図は、上記ラインセンサの動作を説明するためのタ
イミングチャートである。
FIG. 3 is a timing chart for explaining the operation of the line sensor.

まず、各光電変換セルS1〜Snには入射光の照度に対
応したキャリアが蓄積されているものとする。この状態
で、パルスφ3によってトランジスタQa1〜Q a 
nをON状態にし、パルスφ2によってトランジスタQ
b1〜Q b nはOFF状態としてエミッタ電極10
9を浮遊状態とし、端子201に読出し用正電圧パルス
φrを印加する。これによって、すでに述べたように、
浮遊状態のエミッタ側に各セルの出力信号が読出され、
各信号がコンデンサ01〜Cnに蓄積される。読出しが
読了すると、パルスφ3によってトランジスタQa1〜
QanをOFF状態とする。
First, it is assumed that carriers corresponding to the illuminance of incident light are accumulated in each of the photoelectric conversion cells S1 to Sn. In this state, the pulse φ3 causes the transistors Qa1 to Q a
n is turned on, and the transistor Q is turned on by the pulse φ2.
b1~Qbn is the emitter electrode 10 in the OFF state.
9 is placed in a floating state, and a positive voltage pulse φr for reading is applied to the terminal 201. This allows, as already mentioned,
The output signal of each cell is read out to the floating emitter side,
Each signal is stored in capacitors 01-Cn. When the reading is completed, the pulse φ3 causes the transistors Qa1 to Qa1 to
Qan is turned off.

続いて、パルスφ2によってトランジスタQbz〜Qb
nをON状77Qとして各セルのエミッタ電極109を
接地し、端子201にリフレッシュパルスφrCを印加
する。これによって既に述べたリフレッシュ動作が行わ
れ、ベース領域104に蓄積されたホールが消滅する。
Subsequently, the transistors Qbz to Qb are activated by the pulse φ2.
The emitter electrode 109 of each cell is grounded by setting n to ON state 77Q, and a refresh pulse φrC is applied to the terminal 201. As a result, the refresh operation described above is performed, and the holes accumulated in the base region 104 disappear.

リフレッシュ動作が終了すると、各セルは蓄積動作を開
始する。
When the refresh operation is completed, each cell starts an accumulation operation.

また、リフレッシュ動作と並行して、走査回路205は
パルスφh1〜φhnを出力し、トランジスタQ1〜Q
nを順次ON状態にする。これによって、コンデンサ0
1〜Cnに蓄積されていた各信号が出力ライン204に
順次読出され、アンプ206を通して出力信号Vout
として外部へ出力される。
Further, in parallel with the refresh operation, the scanning circuit 205 outputs pulses φh1 to φhn, and transistors Q1 to Q
n are turned ON one after another. This makes the capacitor 0
Each signal accumulated in 1 to Cn is sequentially read out to the output line 204, and output signal Vout through the amplifier 206.
It is output to the outside as

その際、各信号が出力されるごとに、パルスφh1〜φ
hnに各々重なるタイミングでパルスφr2を印加する
。このタイミングでトランジスタQrhがONとなり、
出力ライン204の残留キャリアが除去されると共に、
コンデンサ01〜Cnの残留キャリアが各々トランジス
タQ1〜Qnを通して順次除去される。
At that time, each time each signal is output, pulses φh1 to φ
Pulse φr2 is applied at timings overlapping with hn. At this timing, transistor Qrh turns on,
Residual carriers in the output line 204 are removed, and
Residual carriers in capacitors 01-Cn are sequentially removed through transistors Q1-Qn, respectively.

こうして全セル31〜Snの読出し4g号を出力すると
、次の読出し動作が開始され、以下同様に上記動作が繰
返される。
After reading No. 4g of all cells 31 to Sn is output in this way, the next read operation is started, and the above operation is repeated in the same manner.

すでに述べたように1本実施例はキャパシタの界面状態
が安定しているために、バラツキのない読出し信号を得
ることができ、固定パターンノイズが抑制された出力信
号Voutが得られる。
As already mentioned, in this embodiment, since the interface state of the capacitor is stable, a read signal without variation can be obtained, and an output signal Vout with suppressed fixed pattern noise can be obtained.

第4図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図である。
FIG. 4 is a schematic configuration diagram of an example of an imaging device using the above photoelectric conversion device.

同図において、撮像素子301が第2図に示す光電変換
装置に相当する。撮像素子301の出力信号Voutは
信号処理回路302によってゲイン調整等の処理が行わ
れ、ビデオ信号として出力される。
In the figure, an image sensor 301 corresponds to the photoelectric conversion device shown in FIG. The output signal Vout of the image sensor 301 is subjected to processing such as gain adjustment by the signal processing circuit 302, and is output as a video signal.

また、撮像素子301を駆動するための上記各パルスは
ドライバ303によって供給され、ドライバ303は制
御部304の制御によって動作する。また、制御部30
4は撮像素子301の出力に基いて信号処理回路302
のゲイン等を調整するとともに、露出制御手段305を
制御して撮像素子301に入射する光量を調整する。
Further, each of the above pulses for driving the image sensor 301 is supplied by a driver 303, and the driver 303 operates under the control of a control unit 304. In addition, the control unit 30
4 is a signal processing circuit 302 based on the output of the image sensor 301.
At the same time, the exposure control means 305 is controlled to adjust the amount of light incident on the image sensor 301.

なお、第2図に示すラインセンサではなく、エリアセン
サを構成すれば、信号処理回路302からテレビジョン
信号を得ることもできる。
Note that if an area sensor is configured instead of the line sensor shown in FIG. 2, a television signal can also be obtained from the signal processing circuit 302.

[発明の効果] 以上詳細に説明したように本発明による光電変換装置は
、キャパシタを構成する部分の制御電極領域が高濃度で
形成されているために、キャパシタを構成する制御電極
領域と絶縁層との界面が安定し、読出し信号のバラツキ
が低減する。このために1例えば撮像素子を構成した場
合に固定パターンノイズの少ない良質の画像信号を得る
ことができる。 。
[Effects of the Invention] As described in detail above, in the photoelectric conversion device according to the present invention, since the control electrode region of the part constituting the capacitor is formed with a high concentration, the control electrode region and the insulating layer constituting the capacitor are This stabilizes the interface between the two and reduces the variation in readout signals. For this reason, for example, when an image sensor is constructed, a high-quality image signal with less fixed pattern noise can be obtained. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)は、本発明により光電変換装置の一実施例
の模式的断面図、第1図(B)は、その等価回路図。 第2図は、L配光電変換セルを用いたラインセンサの回
路図、 第3図は、上記ラインセンサの動作を説明するためのタ
イミングチャート、 第4図は、上記光電変換装置を使用した撮像装置の一例
の概略的構成図、 第5図(A)は、従来の光電変換装置の概略的平面図、
第5図(B)は、その一つの光電変換セルのA−A  
′線断面図である。 101@・・n型シリコン基板 102・・・n′″領域 103・・・素子分離領域 104・・”p−ベース領域 105・・・n十エミフタ領域 106・・”p+領領 域07φΦ−酸化膜 108φ−・キャパシタ電極 109・舎・ニミッタ電極 110争串・コレクタ電極 代理人 弁理士 山 下 積 平 第1図 (A) (B) 第2図 メ、2−−几m耳Hえ 第4図
FIG. 1(A) is a schematic sectional view of one embodiment of a photoelectric conversion device according to the present invention, and FIG. 1(B) is an equivalent circuit diagram thereof. Fig. 2 is a circuit diagram of a line sensor using the L light distribution electric conversion cell, Fig. 3 is a timing chart for explaining the operation of the above line sensor, and Fig. 4 is an image capturing using the above photoelectric conversion device. A schematic configuration diagram of an example of a device; FIG. 5(A) is a schematic plan view of a conventional photoelectric conversion device;
Figure 5 (B) shows A-A of one of the photoelectric conversion cells.
FIG. 101@...n-type silicon substrate 102...n'' region 103...element isolation region 104..."p- base region 105...n10 emifter region 106..."p+ region 07φΦ-oxide film 108φ-・Capacitor electrode 109・Nimitter electrode 110・Collector electrode Agent Patent attorney Seki Yamashita Figure 1 (A) (B) Figure 2, 2--Here Figure 4

Claims (1)

【特許請求の範囲】[Claims] (1)半導体トランジスタの制御電極領域の電位がキャ
パシタを介して制御される光電変換装置において、 前記キャパシタは電極が絶縁層を挟んで前記制御電極領
域に対向した構成を有し、かつ、該制御電極領域の少な
くとも前記電極に対向している部分が高い不純物濃度の
領域であることを特徴とする光電変換装置。
(1) In a photoelectric conversion device in which the potential of a control electrode region of a semiconductor transistor is controlled via a capacitor, the capacitor has an electrode facing the control electrode region with an insulating layer in between, and A photoelectric conversion device characterized in that at least a portion of the electrode region facing the electrode is a region with a high impurity concentration.
JP61291591A 1986-12-09 1986-12-09 Photoelectric conversion device Expired - Fee Related JP2515768B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61291591A JP2515768B2 (en) 1986-12-09 1986-12-09 Photoelectric conversion device
US07/758,399 US5126814A (en) 1986-12-09 1991-09-04 Photoelectric converter with doped capacitor region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61291591A JP2515768B2 (en) 1986-12-09 1986-12-09 Photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPS63144667A true JPS63144667A (en) 1988-06-16
JP2515768B2 JP2515768B2 (en) 1996-07-10

Family

ID=17770924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61291591A Expired - Fee Related JP2515768B2 (en) 1986-12-09 1986-12-09 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP2515768B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026556B1 (en) 2000-09-15 2006-04-11 Premark Feg L.L.C. Method and system for controlling messages printed by an in store label printer and related label structure
US7214891B1 (en) 1992-05-01 2007-05-08 Ishida Co., Ltd. Method and apparatus for printing merchandising information
US7488003B2 (en) 2006-03-30 2009-02-10 Premark Feg L.L.C. Label supply, label handling method and label printing apparatus
US7587335B2 (en) 2003-06-27 2009-09-08 Premark Feg L.L.C. Food product scale and related in-store random weight item transaction system with RFID capabilities
US8249928B2 (en) 2002-04-29 2012-08-21 Valassis In-Store Solutions, Inc. Food product scale and method for providing in-store incentives to customers
US8432567B2 (en) 2009-06-26 2013-04-30 Premark Feg L.L.C. Printer and scale for handling RFID labels
US8521583B2 (en) 2003-12-26 2013-08-27 Valassis In-Store Solutions, Inc. Computerized management system for multi-chain promotions, and related audit system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012760A (en) * 1983-07-02 1985-01-23 Tadahiro Omi Photoelectric conversion device and photoelectric conversion method
JPS6012761A (en) * 1983-07-02 1985-01-23 Tadahiro Omi Photoelectric conversion device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6012760A (en) * 1983-07-02 1985-01-23 Tadahiro Omi Photoelectric conversion device and photoelectric conversion method
JPS6012761A (en) * 1983-07-02 1985-01-23 Tadahiro Omi Photoelectric conversion device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214891B1 (en) 1992-05-01 2007-05-08 Ishida Co., Ltd. Method and apparatus for printing merchandising information
US7026556B1 (en) 2000-09-15 2006-04-11 Premark Feg L.L.C. Method and system for controlling messages printed by an in store label printer and related label structure
US7099038B2 (en) 2000-09-15 2006-08-29 Premark Feg L.L.C. Method and system for controlling messages printed by an in-store label printer and related label structure
US8249928B2 (en) 2002-04-29 2012-08-21 Valassis In-Store Solutions, Inc. Food product scale and method for providing in-store incentives to customers
US7587335B2 (en) 2003-06-27 2009-09-08 Premark Feg L.L.C. Food product scale and related in-store random weight item transaction system with RFID capabilities
US8600819B2 (en) 2003-06-27 2013-12-03 Premark FEG. L.L.C. Food product scale and related in-store random weight item transaction system with RFID
US8521583B2 (en) 2003-12-26 2013-08-27 Valassis In-Store Solutions, Inc. Computerized management system for multi-chain promotions, and related audit system
US7488003B2 (en) 2006-03-30 2009-02-10 Premark Feg L.L.C. Label supply, label handling method and label printing apparatus
US8066442B2 (en) 2006-03-30 2011-11-29 Premark Feg L.L.C. Label supply, label handling method and label printing apparatus
US8432567B2 (en) 2009-06-26 2013-04-30 Premark Feg L.L.C. Printer and scale for handling RFID labels

Also Published As

Publication number Publication date
JP2515768B2 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
US4835404A (en) Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors
US4847668A (en) Device and method of photoelectrically converting light into electrical signal
JPH0530427A (en) Photoelectric conversion device and information processing device equipped with the device
JPS62113468A (en) Photoelectric conversion device
JPH0414543B2 (en)
JPS63128664A (en) Photoelectric conversion device
JP2515768B2 (en) Photoelectric conversion device
US5126814A (en) Photoelectric converter with doped capacitor region
JPS63186466A (en) Photoelectric conversion device
JPH084130B2 (en) Photoelectric conversion device
JP2741703B2 (en) Photoelectric conversion device
JPH05244513A (en) Photoelectric conversion device and driving method thereof
JPS63278269A (en) Photoelectric transducer device
JP2512723B2 (en) Photoelectric conversion device
JP3363528B2 (en) Photoelectric conversion device and driving method thereof
JPH0815320B2 (en) Photoelectric conversion device
JP2589312B2 (en) Photoelectric conversion device
JP2501207B2 (en) Photoelectric conversion device
JPH0746839B2 (en) Photoelectric conversion device
JPH0724301B2 (en) Photoelectric conversion device
JPS6376477A (en) Photoelectric conversion device
JPS63144562A (en) Photoelectric conversion device
JPS63151074A (en) Photoelectric conversion device
JPS6376475A (en) Photoelectric conversion device
JP2898005B2 (en) Solid-state imaging device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees