JPH1197244A

JPH1197244A - 積層型インダクタ

Info

Publication number: JPH1197244A
Application number: JP9255685A
Authority: JP
Inventors: Hiromichi Tokuda; 博道徳田; Hirofumi Kobayashi; 弘文小林; Hiroyuki Takeuchi; 宏幸竹内; Hisashi Katsurada; 寿桂田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-09-19
Filing date: 1997-09-19
Publication date: 1999-04-09

Abstract

(57)【要約】【課題】電流容量が大きく、かつ、外部入力電極と外
部出力電極との間に発生する浮遊容量が小さい積層型イ
ンダクタを得る。【解決手段】第１コイル導体１１がそれぞれ形成され
ている複数枚のセラミックシート１２は、第１積層部３
１を構成している。各第１コイル導体１１は、相互に電
気的に並列に接続され、第１コイル導体群３３ａを構成
している。第２コイル導体１３がそれぞれ形成されてい
る複数枚のセラミックシート１４は、第２積層部３２を
構成している。各第２コイル導体１３は、相互に電気的
に並列に接続され、第２コイル導体群３３ｂを構成して
いる。第１コイル導体群３３ａと第２コイル導体群３３
ｂは、スペーサ用セラミックシート２１に設けたビアホ
ール１５を介して電気的に直列に接続され、螺旋状のコ
イル３３を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層型インダク
タ、特に、電源ライン用チョークコイル等として使用さ
れる積層型インダクタに関する。

【０００２】

【従来の技術】図７に示すように、従来の積層型インダ
クタ１においては、電流容量を大きくするため、例えば
コイル導体３を表面に設けたセラミックシート２と、コ
イル導体４を表面に設けたセラミックシート２とを、そ
れぞれ複数枚交互に積層して構成したものが知られてい
る。この場合、コイル導体３，４は、各々の一端をビア
ホール５を介して電気的に直列に接続して、複数の螺旋
状のコイル７を形成する。この複数のコイル７は、積層
型インダクタ１の外部入力電極と外部出力電極の間に電
気的に並列に接続される。

【０００３】

【発明が解決しようとする課題】ところで、例えば、外
部入力電極に接続されたコイル導体３と、外部出力電極
に接続されたコイル導体４との間には電位差が生じるた
め、積層方向に隣接したコイル導体３と４の間に浮遊容
量が発生する。しかしながら、従来の積層型インダクタ
１は、コイル導体３と４がセラミックシート２を介して
交互に配設されているので、浮遊容量の発生箇所が多
く、外部入力電極と外部出力電極との間に発生するトー
タルの浮遊容量は大きくなる。この結果、高周波帯域で
インダクタのインピーダンスが低下するという問題があ
った。

【０００４】そこで、本発明の目的は、電流容量が大き
く、かつ、外部入力電極と外部出力電極との間に発生す
る浮遊容量が小さい積層型インダクタを提供することに
ある。

【０００５】

【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、（ａ）複数の第１コイル導体と複数のセラミック層を積
層して構成し、かつ、前記第１コイル導体を電気的に並
列に接続してなる第１コイル導体群を内蔵した第１積層
部と、（ｂ）複数の第２コイル導体と複数のセラミック層を積
層して構成し、かつ、前記第２コイル導体を電気的に並
列に接続してなる第２コイル導体群を内蔵した第２積層
部とを備え、（ｃ）前記第１コイル導体群と前記第２コイル導体群の
間隔Ｄが、前記第１コイル導体相互間もしくは前記第２
コイル導体相互間の間隔ｄより大きい状態で、前記第１
積層部と前記第２積層部が積層され、かつ、前記第１コ
イル導体群と前記第２コイル導体群を電気的に直列に接
続してコイルを構成していること、を特徴とする。具体
的には、間隔Ｄは間隔ｄの２倍以上に設定される。

【０００６】

【作用】以上の構成により、浮遊容量が発生する箇所
は、主に第１コイル導体群と第２コイル導体群の境界部
分に限られる。しかも、第１コイル導体群と第２コイル
導体群の間隔Ｄが比較的広いため、第１コイル導体群と
第２コイル導体群の境界部分に発生する浮遊容量が小さ
く抑えられる。

【０００７】

【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施形態について添付図面を参照して説明する。

【０００８】［第１実施形態、図１〜図３］図１に示す
ように、積層型インダクタ１０は、パターン形状の同じ
第１コイル導体１１をそれぞれ設けた複数枚のセラミッ
クシート１２、パターン形状の同じ第２コイル導体１３
をそれぞれ設けた複数枚のセラミックシート１４、スペ
ーサ用セラミックシート２１、保護用セラミックシート
１６等にて構成されている。シート１２，１４，１６，
２１の材料としては、例えばＮｉ−Ｚｎ系やＮｉ−Ｃｕ
−Ｚｎ系の磁性体材料が用いられる。第１コイル導体１
１は、その引出し部１１ａがセラミックシート１１の左
辺に露出している。第２コイル導体１３は、その引出し
部１３ａがセラミックシート１４の右辺に露出してい
る。第１及び第２コイル導体１１，１３は、Ａｇ，Ａｇ
−Ｐｄ，Ｃｕ等の導電性ペーストを用いて、それぞれシ
ート１１，１４上に印刷法等の方法にて形成される。

【０００９】第１コイル導体１１がそれぞれ形成されて
いる複数枚のセラミックシート１２は、第１積層部３１
を構成している。各第１コイル導体１１の一端は、シー
ト１２に設けたビアホール１５を介して相互に電気的に
接続され、第１コイル導体群３３ａを構成している。同
様に、第２コイル導体１３がそれぞれ形成されている複
数枚のセラミックシート１４は、第２積層部３２を構成
している。各第２コイル導体１３の一端は、シート１４
に設けたビアホール１５を介して相互に電気的に接続さ
れ、第２コイル導体群３３ｂを構成している。さらに、
第１コイル導体群３３ａと第２コイル導体群３３ｂは、
スペーサ用セラミックシート２１に設けたビアホール１
５を介して電気的に直列に接続され、螺旋状のコイル３
３を形成する。

【００１０】各セラミックシート１２，１４，１６，２
１は、積み重ねられて一体的に焼成され、積層体とされ
る。次に、図２に示すように、この積層体２８の左右の
両端部にそれぞれ外部入力電極１８及び外部出力電極１
９が設けられる。外部入力電極１８は第１コイル導体１
１の引出し部１１ａに電気的に接続し、外部出力電極１
９は第２コイル導体１３の引出し部１３ａに電気的に接
続している。これらの電極１８，１９は、Ａｇ，Ａｇ−
Ｐｄ等の導電性ペーストを塗布、焼付けたり、乾式メッ
キしたりすることによって形成される。

【００１１】以上の構成からなる積層型インダクタ１０
は、図３に示すように、積層体２８の内部に、セラミッ
クシート１２，１４，１６，２１の積層方向に対して平
行な軸を有した螺旋状コイル３３を形成している。この
螺旋状コイル３３の軸の方向は、外部入出力電極１８，
１９面に対して平行である。

【００１２】複数の第１コイル導体１１は、その各一端
に形成されたビアホール１５及びその各引出し部１１ａ
が接続されている外部入力電極１８との間に電気的に並
列に接続されている。同様に、複数の第２コイル導体１
３は、その各一端に形成されたビアホール１５及びその
各引出し部１３ａが接続されている外部出力電極１９と
の間に電気的に並列に接続されている。これにより、積
層体２８内に形成されているコイル３３の断面積が実質
的に大きくなり、積層型インダクタ１０の電流容量を増
大させることができる。

【００１３】そして、浮遊容量が発生する箇所は、主に
第１コイル導体群３３ａと第２コイル導体群３３ｂの境
界部分、具体的には第１コイル導体１１を設けたセラミ
ックシート１２とスペーサ用セラミックシート２１の部
分に限られる。しかも、第１コイル導体群３３ａと第２
コイル導体群３３ｂの間には、スペーサ用セラミックシ
ート２１を配設して、第１コイル導体群３３ａと第２コ
イル導体群３３ｂの間隔Ｄが第１コイル導体１１相互間
もしくは第２コイル導体１３相互間の間隔ｄよりも大き
くなる（Ｄ＞ｄ）ように設定している。これにより、外
部入力電極１８と外部出力電極１９間の浮遊容量が減少
し、高い周波数領域でのインピーダンスの低下が抑えら
れ、高周波特性の良好な積層型インダクタ１０を得るこ
とができる。第１実施形態では、間隔Ｄを間隔ｄの２倍
以上（Ｄ＞２ｄ）に設定し、外部入力電極１８と外部出
力電極１９間の浮遊容量が確実かつ安定して小さくなる
ようにしている。

【００１４】［第２実施形態、図４〜図６］第２実施形
態では、内蔵しているコイルの軸方向が外部入出力電極
面に対して垂直な関係にある積層型インダクタについて
説明する。図４に示すように、積層型インダクタ４０
は、パターン形状の同じ第１コイル導体４１をそれぞれ
設けた複数枚のセラミックシート４２、パターン形状の
同じ第２コイル導体４３をそれぞれ設けた複数枚のセラ
ミックシート４４、ビアホール４５のみを設けたスペー
サ用セラミックシート４７、ビアホール４５のみを設け
た保護用セラミックシート４６等にて構成されている。

【００１５】第１コイル導体４１がそれぞれ形成されて
いる複数枚のセラミックシート４２は、第１積層部５１
を構成している。各第１コイル導体は、その両端がシー
ト４２に設けたビアホール４５を介して相互に接続され
ることにより、電気的に並列に接続されて第１コイル導
体群５３ａを構成している。同様に、第２コイル導体４
３がそれぞれ形成されている複数枚のセラミックシート
４４は、第２積層部５２を構成している。各第２コイル
導体４３は、その両端がシート４４に設けたビアホール
４５を介して相互に接続されることにより、電気的に並
列に接続されて第２コイル導体群５３ｂを構成してい
る。さらに、第１コイル導体群５３ａと第２コイル導体
群５３ｂは、スペーサ用セラミックシート４７に設けた
ビアホール４５を介して電気的に直列に接続され、螺旋
状のコイル５３を形成する。

【００１６】各セラミックシート４２，４４，４６，４
７は、積み重ねられて一体的に焼成され、積層体とされ
る。次に、図５に示すように、この積層体５８の右左の
両端部にそれぞれ外部入力電極６８及び外部出力電極６
９が設けられる。外部入力電極６８は、積層体５８の右
側の最外層に配設されているシート４６に設けたビアホ
ール４５を介して、第１コイル導体４１の端部に電気的
に接続している。外部出力電極６９は、積層体５８の左
側の最外層に配設されているシート４６に設けたビアホ
ール４５を介して、第２コイル導体４３の端部に電気的
に接続している。

【００１７】以上の構成からなる積層型インダクタ４０
は、図６に示すように、積層体５８の内部に、セラミッ
クシート４２，４４，４６，４７の積層方向に対して平
行な軸を有した螺旋状コイル５３を形成している。この
螺旋状コイル５３の軸の方向は、外部入出力電極６８，
６９面に対して垂直である。

【００１８】さらに、第１コイル導体群５３ａと第２コ
イル導体群５３ｂの間には、スペーサ用セラミックシー
ト４７を配設して、第１コイル導体群５３ａと第２コイ
ル導体群５３ｂの間隔Ｄが第１コイル導体４１相互間も
しくは第２コイル導体４３相互間の間隔ｄよりも大きく
なる（Ｄ＞ｄ）ように設定している。この第２実施形態
の積層型インダクタ４０は、前記第１実施形態の積層型
インダクタ１０と略同様の作用効果を奏する。

【００１９】［他の実施形態］なお、本発明に係る積層
型インダクタは前記実施形態に限定するものではなく、
その要旨の範囲内で種々に変更することができる。前記
実施形態では、セラミックシート１２，１４等は磁性体
材料からなるものを使用したが、これらセラミックシー
ト１２，１４等は通常の誘電体材料からなるものを使用
し、セラミック積層体内部にいわゆる空芯コイルを形成
した積層型インダクタにも適用することができる。

【００２０】また、前記実施形態は、それぞれパターン
が形成されたセラミックシートを積み重ねた後、一体的
に焼成するものであるが、必ずしもこれに限定されな
い。セラミックシートは予め焼成されたものを用いても
よい。また、以下に説明する製法によってインダクタを
作成してもよい。印刷等の手段によりペースト状のセラ
ミック材料にてセラミック層を形成した後、そのセラミ
ック層の表面にペースト状の導電性パターン材料を塗布
して任意のパターンを形成する。次に、ペースト状のセ
ラミック材料を前記パターンの上から塗布してパターン
が内蔵されたセラミック層とする。同様にして、順に、
重ね塗りすることにより積層構造を有するインダクタが
得られる。

【００２１】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、第１コイル導体を電気的に並列に接続してなる
第１コイル導体群と、第２コイル導体を電気的に並列に
接続してなる第２コイル導体群を電気的に直列に接続し
てコイルを構成しているので、実質的に断面積の大きな
コイルが得られ、電流容量の大きな積層型インダクタを
得ることができる。

【００２２】さらに、第１コイル導体群と第２コイル導
体群の間隔Ｄが、第１コイル導体相互間もしくは第２コ
イル導体相互間の間隔ｄより大きい状態で、第１積層部
と第２積層部を積層しているので、浮遊容量が発生する
箇所は主に第１コイル導体群と第２コイル導体群の境界
部分に限られる。しかも、第１コイル導体群と第２コイ
ル導体群の間隔Ｄが比較的広いため、第１コイル導体群
と第２コイル導体群の境界部分に発生する浮遊容量が小
さく抑えられる。

【００２３】この結果、外部入力電極と外部出力電極と
の間の浮遊容量が小さくなり、高周波領域で優れたイン
ピーダンス特性を有するものが得られる。さらに、間隔
Ｄを間隔ｄの２倍以上にすることにより、外部入出力電
極間の浮遊容量を確実かつ安定して小さくすることがで
きる。

【図面の簡単な説明】

【図１】本発明に係る積層型インダクタの第１実施形態
を示す分解斜視図。

【図２】図１に示した積層型インダクタの外観斜視図。

【図３】図２に示した積層型インダクタの構造を説明す
るための断面図。

【図４】本発明に係る積層型インダクタの第２実施形態
を示す分解斜視図。

【図５】図４に示した積層型インダクタの外観斜視図。

【図６】図５に示した積層型インダクタの構造を説明す
るための断面図。

【図７】従来の積層型インダクタを示す分解斜視図。

【符号の説明】

１０，４０…積層型インダクタ１１，４１…第１コイル導体１２，４２…セラミックシート１３，４３…第２コイル導体１４，４４…セラミックシート１５，４５…ビアホール１８…外部入力電極１９…外部出力電極２１，４７…スペーサ用セラミックシート３１，５１…第１積層部３２，５２…第２積層部３３ａ，５３ａ…第１コイル導体群３３ｂ，５３ｂ…第２コイル導体群３３，５３…螺旋状コイル

───────────────────────────────────────────────────── フロントページの続き (72)発明者桂田寿京都府長岡京市天神二丁目26番10号株式会社村田製作所内

Claims

【特許請求の範囲】

【請求項１】複数の第１コイル導体と複数のセラミッ
ク層を積層して構成し、かつ、前記第１コイル導体を電
気的に並列に接続してなる第１コイル導体群を内蔵した
第１積層部と、複数の第２コイル導体と複数のセラミック層を積層して
構成し、かつ、前記第２コイル導体を電気的に並列に接
続してなる第２コイル導体群を内蔵した第２積層部とを
備え、前記第１コイル導体群と前記第２コイル導体群の間隔Ｄ
が、前記第１コイル導体相互間もしくは前記第２コイル
導体相互間の間隔ｄより大きい状態で、前記第１積層部
と前記第２積層部が積層され、かつ、前記第１コイル導
体群と前記第２コイル導体群を電気的に直列に接続して
コイルを構成していること、を特徴とする積層型インダクタ。
【請求項２】前記間隔Ｄが前記間隔ｄの２倍以上であ
ることを特徴とする請求項１記載の積層型インダクタ。