[go: up one dir, main page]

JPH11511871A - スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法 - Google Patents

スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法

Info

Publication number
JPH11511871A
JPH11511871A JP7525914A JP52591495A JPH11511871A JP H11511871 A JPH11511871 A JP H11511871A JP 7525914 A JP7525914 A JP 7525914A JP 52591495 A JP52591495 A JP 52591495A JP H11511871 A JPH11511871 A JP H11511871A
Authority
JP
Japan
Prior art keywords
instruction
information
tag
register file
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7525914A
Other languages
English (en)
Other versions
JP3561915B2 (ja
Inventor
ケブン アール アイアドナト
トレバー エー デオサラン
サンジブ ガーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH11511871A publication Critical patent/JPH11511871A/ja
Application granted granted Critical
Publication of JP3561915B2 publication Critical patent/JP3561915B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856Reordering of instructions, e.g. using queues or age tags
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838Dependency mechanisms, e.g. register scoreboarding
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854Instruction completion, e.g. retiring, committing or graduating
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858Result writeback, i.e. updating the architectural state or memory
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 命令にタグを割り当てるためのタグ・モニタ・システム。機能ユニットで実行される命令はソースから供給される。レジスタ・ファイルは各命令実行に必要な情報を格納する。キューはタグを収める複数のスロットを有し、そのタグを用いて命令にタグが付けられる。タグは対応する命令のプログラムの順序で指定される順序でキューに収められる。制御ユニットは命令の実行が完了するのを監視し、命令の実行が完了するとキュー内のタグをアドバンスさせる。レジスタ・ファイルは命令に割り当てられたタグで特定されたレジスタ・ファイル内の場所に命令の情報を格納する。レジスタ・ファイルにはまた複数の読み出しアドレス可能ポート及び対応する読み出し出力ポートも含まれている。キューのスロットは各々読み出しアドレス可能ポートの1個に対応して接続されている。そのため、命令毎の情報をプログラムと同じ順序でレジスタ・ファイルから読み出すことができる。

Description

【発明の詳細な説明】 スーパースカラ型プロセサにおいて命令処理を制御するため タグを割り当てるシステム及び方法 発明の背景 1.産業上の利用分野 本発明は、一般的にスーパースカラ・コンピュータに関し、より具体的に は、スーパースカラ型縮小命令セット・コンピュータ(RISC)に於て命令実行を 制御するためタグを用いるシステム及び方法に関する。 2.関連技術 従来のコンピュータ・システムで用いられるプロセサは、一般的に、プロ グラム命令を一度に一つづつ順次実行する。一つの命令を実行するプロセスには いくつかのシーケンシャルなステップが含まれている。第1のステップは、普通 、メモリ素子から命令を取り出すことである。第2のステップは、普通、命令を デコードしオペランドをアセンブルすることである。 第3のステップは、普通、命令を実行しその結果を格納することである。 プロセサによっては、プロセサの一回のクロック・サイクルで各ステップを行う ように設計されているものがある。あるいは、ステップ当たりのプロセサのクロ ック・サイクル数が命令によって変わるようにプロセサを設計することも可能で ある。 性能向上のため現代のコンピュータはパイプライン方式として知られる手 法を用いる。パイプライン方式では、命令実行過程のシーケンシャルなステップ が重なり合うことになる。例えば、プロセサは、一つ の命令に対して実行ステップを行っている間に、同時に、第2の命令に対しては デコードのステップを行い、第3の命令に対しては取り出しを行うのである。こ のようにして、パイプライン方式は命令の一つのシーケンスにかかる実行時間を 短縮することが出来る。 先に説明したシーケンシャルな3つのステップのサブステップと重なり合 わせることによって性能を向上させる別の部類のプロセサは、スーパーパイプラ イン式プロセサと呼ばれる。 性能向上のためのまた別の手法では、複数の命令を同時に実行することに なる。この手法を用いるプロセサは普通、スーパースカラ型プロセサと呼ばれる 。2つ以上の命令を同時に実行するスーパースカラ型プロセサの能力は実行され る命令によって異なる。例えば、限られた同じプロセサ資源(浮動小数点ユニッ トなど)の使用を共に必要とする2つの命令を同時に実行することは出来ない。 この種の衝突は資源依存性として知られている。さらに、別の命令実行から得ら れた結果を使用する命令は、他の命令と同時に実行することは出来ない。別の命 令の結果に依存する命令は他の命令に対してデータ依存性があるという。同様に 、命令セットによって特定のタイプの命令は相対的な所定の順序で実行しなけれ ばならなことを指定することができる。こうした命令は手続き依存性があるとい う。 性能向上のための3番目の手法ではプログラムの順序に関係なく命令を実 行することになる。この手法を用いるプロセサは普通、out-of-orderプロセサと 呼ばれる。通常、out-of-orderプロセサはスーパースカラ型プロセサでもある。 データ依存性及び手続き依存性は、スーパースカラ方式の実行を限定するのと同 じようにout-of-order実行を限定する。 以降、本明細書において、複数の命令を同時に実行できるか、命令をプロ グラムの順序に関係なく実行できるか、またはその両方を実行できるプロセサを さして「スーパースカラ型プロセサ」という用語を用いる。 命令を同時にまたはプログラムの順序に関係なく(out of order) で実行するには、スーパースカラ型プロセサには実行ユニットと呼ばれるシステ ムが入っていなければならない。実行ユニットは命令を実行するための複数の機 能ユニット(例えば、浮動小数点マルチプレクサ、加算器など)を含む。複数の 機能ユニットに命令を送るにはスケデュールの制御が必要である。プログラムと 同じ順序(in order)で命令を発行する場合には、デコードされた命令が資源衝突 を起こすとか、まだ完了していない命令に対して真の依存性または出力依存性を もつといったことが起きれば、その時点でプロセサは命令のデコーディングを停 止する。その結果、一つまたは複数の後続命令が実行可能な場合でも、プロセサ は資源衝突や依存性を有する命令より先を見ることができなくなる。この制約を 克服するために、プロセサは実行ステージからデコーダを切り離す。そうするこ とによって、即実行可能であるか否かにかかわらずデコーダは命令のデコーディ ングを続ける。この切り離しは、命令ウインドウと呼ばれるデコードと実行ステ ージの間のバッファによって実現される。 ルックアヘッドを活用するために、プロセサは命令をデコードしウインド ウに余裕がある限りウインドウの中に収め、と同時にウインドウ内の命令に実行 可能な命令(つまり、資源衝突や依存性のない命令)があるかどうか調べる。命 令ウンドウは、ウインドウの大きさと命令ソースの機能によってのみ制約される ルックアヘッド機能をプロセサにもたらし、命令のプールとしての働きをする。 従って、out-of-order(アウト・オブ・オーダー)命令発行にはデコーダと機能 ユニットとの間に命令ウインドウと呼ばれるバッファが必要で、命令ウインドウ (インストラクション・ウインドウ)はコンピュータが実行するプログラムの一 部分のスナップショットを提供する。 命令の実行が終了した後、新たな命令と入れ替わるように、命令をウイン ドウから除去なければならない。現在の設計では先入れ先出しのキュー(FIFO)を 活用する命令ウインドウが用いられている。特定の設計においては、新規命令が ウインドウに入り、完了した命令が固定サイズのグループになってウインドウか ら出ていく。例えば、命令ウイン ドウに8つの命令(I0I7)が入っていると、4つの命令からなるグループに変え ることができる。この場合、命令I0、I1、I2、及びI3が実行後にウインドウから 除去されると同時に4つの新規命令がそのウインドウの中に入って来る。命令が 固定サイズのグループで出入りする命令ウインドウは「固定アドバンス命令ウイ ンドウ」と呼ばれる。 別のタイプの設計では、新規命令がウインドウに入り、完了した命令は様 々なサイズのグループでウインドウを出ていく。例えば、命令ウインドウに8つ の命令(I0I7)が入っているとすれば、1つの命令、2つの命令、または3つの命 令からなるグループに変えることができる。この場合、命令I0、I1、もしくはI2 のいずれかが実行された後、ウインドウから除去されて新規命令がそのウインド ウに入って来る。命令が様々なサイズで出入りする命令ウインドウは「可変アド バンス命令ウインドウ」と呼ばれる。 可変アドバンス命令ウインドウ(VAIW)を用いるプロセサは固定アドバン ス命令ウインドウ(FAIW)のプロセサより性能が高くなりがちである。しかしな がら、特定の命令がウインドウ内の決まった番号のロケーションにしか入れない ので、固定アドバンス命令ウインドウの方がプロセサにとっては管理しやすい。 例えば、8つの命令(I1I7)を収納し4つの命令からなるグループで命令を入れ たり取り出したりする命令ウインドウでは、命令はウインドウ内の2つのロケー ション(例えば、I0とI4)の一個所にしか入れない。可変アドバンス命令ウイン ドウでは、その命令はいろいろ異なる時点でウインドウ内のロケーションのどれ にでも入ることができるので、可変アドバンス命令ウインドウのプロセサは、固 定アドバンス命令ウインドウのプロセサに比べて、各命令の存在位置を捜し当て るのにより多くの資源がなければならない。 現在の設計は命令ウインドウを実現するのに大きなキューを用いている。 キューを用いることは、次のような理由から、不都合である。つまり、大きなチ ップ面積資源を複数のキュー専用に割かなければならないが、可変アドバンス命 令ウインドウを実現する場合には特にそうである。また、1個以上のキューを用 いるシステムの設計は柔軟性に限り がある。さらに、キューに入っているデータを振り分ける制御ロジックが複雑で 柔軟性に欠ける。 従って、必要なのは命令がウインドウを通過するのに伴ってその命令を「 追跡」または監視する手法である。柔軟性に富みチップの面積が小さくてすむシ ステムでなければならない。 発明の要約 本発明は、複数の命令にタグを割り当てまた複数の命令を収める命令ウイ ンドウを保持するシステムを用いて複数の命令が並列で且つプログラムの順序に 関係なく実行されるのを監視する手法に関する。このシステムは、スーパースカ ラ・ユニットの1個の構成要素で、命令ソースと、命令を実行する機能ユニット との間に接続される。スーパースカラ・ユニットの役割は、命令ウインドウの保 持、実行ユニットの様々な機能ユニットに命令を振り分け、さらに命令が実行さ れた後ソースから新規命令を受け取ることである。 本発明は、タグ・モニタ・システムを用いるが、このシステムはスーパー スカラ・ユニットの一部である。タグ・モニタ・システムは、レジスタ・ファイ ルと、先入れ先出しに基づいて動作するキューを備える(キューはマルチ・アド バンス、多重出力でFIFOをリサイクルする)。キューはレジスタ・ファイルに接 続される。レジスタ・ファイルは命令ソースに接続され、命令の情報(つまり、 各命令の資源要件)を格納するのに用いられる。命令が命令ソースからレジスタ ・ファイルに送られると、現在どの命令にも割り当てられていないタグがその命 令に割り当てられる。命令の情報はその後命令のタグで示されたレジスタ・ファ イル内のアドレス位置に格納される。一旦命令の情報がレジスタ・ファイルに格 納されれば、それを「命令ウインドウ内」に入っているという。命令ウインドウ 内の各命令のタグはキューに格納される。タグは、その対応する命令がプログラ ムで決められている順序と同じ順序でキューに入れられる。 命令が終了すると、キューがアドバンスし、命令のタグがキューの下部か ら事実上押し出される。次にそのタグは命令ウインドウに入る新規命令に再度割 り当てられる。このように、タグはキューの最上部に送り返される(言い換えれ ば、リサイクルされる)ことになる。複数の命令が同時に終了した場合、同時に 複数のタグをリサイクルすることも可能である。好適な実施例においては、命令 はプログラムの順序通りに終了することが必要である。命令が間違って他の命令 の結果を上書きすることがないようにするために、こうすることが必要なことが 多い。例えば、メモリの同じロケーションに書き込む2つの命令がプログラムに 入っているとしたら、プログラムで先行する命令が2番目の命令より前にメモリ に書き込まれなければならない。従って、プログラムの順序に関係なく実行され る命令の結果はどれか一時記憶領域に保持され、命令自体は全ての先行命令が実 行され終わるまで命令ウインドウにそのまま残っていなければならない。1個の グループの命令が完了すると、その結果は全て一時記憶領域から本当のデスティ ネーションに移される。その後命令はウインドウから除去され、それらのタグは リサイクルされる。 レジスタ・ファイルは新規命令の情報を命令ソースから受け取る書き込み ポートを有する。レジスタ・ファイルは、一回にウインドウに入れられる新規命 令の数と同じ数の書き込みポートを有する。レジスタ・ファイルはウインドウの 命令毎に1個のエントリを有する。レジスタ・ファイルはまたウインドウの全て の命令毎に1つの出力ポートを有する。出力ポート毎に対応するアドレス・ポー トがある。アドレス・ポートを用いて、どのレジスタ・ファイルのエントリの内 容をその対応する出力ポートで出力するか選択する。 キューはスロット(例えば、キュー内の特定のバッファの位置)毎に1個 の出力ポートを有し、そのスロットに格納されたタグの値を示す。これらの出力 はレジスタ・ファイルの読み出しアドレス・ポートに接続される。この接続によ って、タグ・バルブが読み出しアドレス・ポートへのキューで表されていると、 レジスタ・ファイルがエントリの内容をその対応出力ポートに表示するようにな る。レジスタ・ファイルの 出力はスーパースカラ・ユニット及び実行ユニットの様々なロケーションに送ら れ、そこでその命令情報は命令のスケデューリング、命令実行などのために使用 される。 命令ウインドウのロケーションによっては所定の時点に空になることがあ る。この空のウインドウ・ロケーションは「バブル」と呼ばれる。命令がウイン ドウから出ていき命令ソースが直ちに別の命令を送って置き換えることができな い場合、時々バブルが発生する。ウインドウにバブルがあると、レジスタ・ファ イルのエントリによっては古い命令情報や虚偽の命令情報を収納することになる 。レジスタ・ファイル内のデータは全て常時使用可能だから、レジスタ・ファイ ル内のデータを限定する何らかの方法が必要である。 本発明では、命令ウインドウのエントリ毎に「バリディティ・ビット」が 対応付けられており、レジスタ・ファイル内の対応する命令情報が有効かどうか を示す。これらのバリディティ・ビットはタグの入っているタグFIFOに保持する ことができる。FIFO内のタグには各々に1つのバリディティ・ビットがある。こ れらのビットはタグがリサイクルされる度に更新される。タグが更新された時に もし有効な命令が割り当てられていれば、そのビットはアサートされる。そうで なければ、デアサートされる。 バリディティ・ビットは、レジスタ・ファイルの出力と共にタグ・モニタ ・システムからの出力である。バリディティ・ビットはレジスタ・ファイルの出 力と同じロケーションに送られ、それによってスーパースカラ・ユニットや実行 ユニットがその命令情報を使用できるかどうかを知る。 本発明の特徴は、大きなキューに命令情報を格納しなくても命令ウインド ウを保持できることである。そのため設計が簡素化されオペレーション上の柔軟 性が高まる。例えば、n個の命令を収めるウインドウがあるとすれば、タグ・モ ニタ・システムにはn個のエントリの入ったキュー、及びn個のエントリとn個の 出力ポートを有するレジスタ・ファイルがある。キューの各出力がレジスタ・フ ァイルの対応する読み出し アドレス・ポートに接続されて(例えば、出力0は読み出しアドレス・ポート0に 、出力1は読み出しアドレス・ポート1にといったようにそれぞれ接続される)い れば、レジスタ・ファイルの出力はプログラムと同じ順序(例えば、出力ポート 0は命令0の情報を表示し、出力ポート1は命令1の情報を表示するといった具合) でウインドウ内の各命令に関する情報を「表示する」(つまり、出力ポートで使 用可能にする)。ウインドウがアドバンスすると、キューがアドバンスし読み出 しアドレス・ポートのアドレスが変わる。これによってレジスタ・ファイルの出 力が変わりウインドウ内の命令の新たな配列を反映したものになる。命令情報が プログラムの順序で(in order)スーパースカラ・ユニットの他のところに送ら れるように、レジスタ・ファイル出力にプログラムの順序で命令情報が表示され ることが必要である。スーパースカラ・ユニットが実行及びその完了をスケデュ ールできるように、スーパースカラ・ユニットはウインドウ内の命令の順序を知 る必要がある。 本発明の様々な実施例の構成とオペレーションの他、本発明の更なる特徴 及び優れた点については添付の図面との関連において以下に詳細に説明する。 図面の簡単な説明 第1図は本発明のスーパースカラ環境の代表的なブロック図を示す。 第2図は本発明のタグ・モニタ・システムの代表的なブロック図を示す。 第3図は第2図のタグ・モニタ・システムによるタグ・モニタに関する代表 的なオペレーション・フローチャートを示す。 第4図は2個のレジスタ・ファイルを有するタグ・モニタ・システムを示す 。 第5図は単純なFIFOの図を示す。 第6図は多重出力の単純なFIFOの図を示す。 第7図は複数の出力端子を有するFIFOを示す。 第8図はリサイクル型FIFOを示す。 第9図はマルチ・アドバンスのFIFOを示す。 第10図はリサイクル型マルチ・アドバンスのFIFOを示す。 発明の詳細な説明 1.0 システム環境 第1図はスーパースカラ環境101のブロック図である。スーパースカラ環境 101は、命令ソース102、スーパースカラ・ユニット104、機能ユニット106を備え る。スーパースカラ・ユニット104は機能ユニット106によって命令の実行を制御 する。機能ユニット106は、浮動小数点ユニット(未表示)、整数ユニット(未 表示)、ロード/ストア・ユニット(未表示)と、所望するアプリケーションに よってプロセサが通常用いるようなその他のハードウエアを備えていてもよい。 命令ソース102及び機能ユニット106の具体的な実現については当業者には明らか であろう。 命令ソース102はバス103を介してスーパースカラ・ユニット104に命令情 報を送る。スーパースカラ・ユニット104は次に機能ユニット106に対して命令を 発行する。普通、スーパースカラ・ユニット104は機能ユニット106の可用性を監 視し、命令相互間の依存性を調べる。一旦命令が完了すると、命令ソース102は スーパースカラ・ユニット104にさらに命令情報を送る。 第1図に示すバスはデータ信号及び制御信号を表している。バス及び命令 のサイズはアプリケーションにより異なっていてよい。以下に、スーパースカラ ・ユニット104に対する命令を追跡するタグ・モニタ・システムを中心に説明す る。 2.0 タグ・モニタ・システムの構成とオペレーション A.構成 第2図はスーパースカラ・ユニット104の一部に組み込まれたタグ・モニタ ・システム(第2図の内側の破線で表示した部分)のブロック図である。タグ・ モニタ・システム222には、レジスタ・ファイル202、タグFIFO204、制御ロジッ ク207が含まれる。 タグFIFO204はマルチ・アドバンス、多重出力のリサイクル型FIFOで、複 数のスロット206にタグを格納する。「マルチ・アドバンス」とは、FIFOを一度 にスロット幾つでもアドバンスさせることができることを意味する。例えば、マ ルチ・アドバンスのスロットは4個のFIFOを一度に0から3スロットまでアドバン スさせることができる。「多重出力」とはFIFOの各スロットの内容が使用可能で あることを意味する。タグは命令が命令ウインドウに入ると命令毎に割り当てら れる固有のラベルである。タグFIFO204はウインドウ内の命令毎に1つのスロッ トを有する。スロット206は各々が出力203を有し、それによって対応するスロッ ト206にあるタグの値を示す(つまり、出力する)。スロット206はまた各々が、 スロット206のタグを割り当てられた命令が有効であるかどうかを示すバリディ ティ・ビットを有する。好適な実施例において、タグFIFO204にはスロット206が 8個ある。これらのスロット206の各々には0から7までの固有の2進数(タグ)が 収めれている。例えば、タグが3ビット(例えば、000、001、010、といったよう に)で、バリディティ・ビットがあれば、各スロットに4ビットを保持させる。 従って、出力232は各々4ビット幅である。チップの電源投入時またはリセット時 にタグFIFO204のスロット206の各々の固有のタグがロードされる。 一旦タグが命令に割り当てられると、タグは命令がウインドウからなくな るまでずっとその命令についたままである。一旦命令がウイン ドウから除去されると、そのタグはタグFIFO204の最上部212に送り返される。最 上部212に送られたタグは新規命令がウインドウに入るとそれに再び割り当てら れる。このようにして、タグは「リサイクル」される、つまり、タグFIFO204の 中で再び一周する。普通、タグは最上部212から下部210に向かってタグFIFO204 の中をアドバンスする。そのため、タグFIFO204をリサイクル型キューを呼ぶ。 レジスタ・ファイル202はタグFIFO204と命令ソース102に接続されている 。レジスタ・ファイル202は命令ソース102から送られてくる命令情報を格納する 。命令ソース102からレジスタ・ファイル202に送ることができる情報のタイプは 次の通りである。デコードされた命令情報、命令機能ユニット要件、命令によっ て実行されるオペレーションのタイプ、命令結果が格納される記憶場所を指定す る情報、命令オペランドが格納されている記憶場所を指定する情報、コントロー ル・フロー命令のターゲット・アドレスを指定する情報、及び命令で指定したオ ペレーションで使用されるイミディエト・データを指定する情報である レジスタ・ファイル202は、書き込みデータポート214、書き込みアドレス ・ポート216、ライトイネーブル(書き込み可能)ポート218、読み出しアドレス ・ポート220、及び読み出しデータポート224を備える。 書き込みデータポート214はバス103を介して命令ソース102から命令情報 を受け取る。書き込みアドレス・ポート216は、書き込みデータポート214を経由 して受け取った命令情報がレジスタ・ファイル202のどのアドレス指定可能なロ ケーションに格納されるかを指定する。書き込みアドレス・ポート216はバス226 を介して制御ロジック207に接続されている。ライトイネーブル・ポート218は命 令ソース102からのデータがいつレジスタ・ファイル202に書き込まれるかを示す 。ライトイネーブル・ポートはバス228を介して制御ロジック207に接続されてい る。好適な実施例(第2図に表示)において、レジスタ・ファイル202はAからD のラベルのついた4つの書き込みデータポートを有する。書き込みデータポート2 14はAからDのラベルのついた対応する書き込 みアドレス・ポート216と、AからDのラベルのついた対応するライトイネーブ ル・ポート218とを有する。 読み出しアドレス・ポート220はバス230を介してタグFIFO204に接続され ている。バス230はタグFIFO204のスロット206の各々の出力232を伝送する。読み 出しアドレス・ポート220は読み出しデータポート224を経由してアクセスされる 命令情報を選択する。読み出しアドレス・ポート220は各々対応する読み出しデ ータポート224を有する。好適な実施例(第2図に表示)において、命令ウインド ウには8つのエントリ(つまり、タグFIFO204の深さ)があり、レジスタ・ファイ ル202はウインドウ内の各命令に対して読み出しアドレス・ポート220を1個、読 み出しデータポート224を1個有する。読み出しアドレス・ポート220には0から7 までのラベルが付けられ、それに対応する読み出しデータポート224にも0から7 までのラベルが付いている。 典型的には、レジスタ・ファイル202はスーパースカラ環境101内にある他 の要素(例えば、表示されてはいないが、イシュア)に接続されている。 制御ロジック207は論理回路を備える。制御ロジック207はバス234と230を 介してタグFIFO204から機能ユニット106を監視する。制御ロジック207はバス238 を介して命令ソース102に信号を送り、命令がウインドウから出ると新規命令情 報をレジスタ・ファイル202に送る。制御ロジック207は命令ソース102が新規命 令をいくつ送るべきかを知らせる。好適な実施例(第2図に表示)において、一 回に送れる命令数は最大で4個であるが、これはレジスタ・ファイル202の書き込 みデータポート214の総数に相当する。制御ロジック207は、命令がウインドウか ら出ていくとバス236を介してタグFIFO204と同期をとりアドバンスする。このよ うに、制御ロジック207のコマンドに基づいて、タグFIFO204は一回にウインドウ から出ていく命令数と同じステップだけアドバンスする。制御ロジック207はバ ス236を介してタグFIFO204に格納されたバリディティ・ビットの保持もする。制 御ロジック207の回路のインプリメンテーションについては当業者には明らかで あ ろう。例えば、現在よく知られ既に市販されている論理合成やレイアウトのシス テムを用いて動作記述(例えば、VerilogやV.H.D.L.)をシリコンやチップの設 計に変換することができる。 本明細書に記載の様々なバスのビット幅はパラレルまたはシリアルのアド レスやデータ転送をサポートする。インプリメンテーションに固有であるその選 択は当業者には明らかであろう。 タグ・モニタ・システムに1個以上のレジスタ・ファイルを備えることも 可能である。好適な実施例では、命令情報は複数のレジスタ・ファイル間に配ら れる。例えば、1個のレジスタ・ファイルには命令毎のデスティネーション・レ ジスタ・アドレスが入っている。別のレジスタ・ファイルには各命令の機能ユニ ット要件などが入っている。複数のレジスタ・ファイルを使用する利点の一つは 、設計者が小さめのレジスタ・ファイルを用い、それらを使用する内容に接近し た配置にすることができることである。そのためプロセサの物理的設計が容易に なる。レジスタ・ファイルの読み出し及び書き込みの各アドレスは一つに接続さ れ、出所は同じである。レジスタ・ファイルの書き込みアドレスも命令ソースか らくるが、全てのレジスタ・ファイルが各命令に関する全ての情報を保持しなけ ればならないというわけではない。各レジスタ・ファイルの出力は、レジスタ・ ファイルに保持されているデータを必要とするところだけに送られる。 第4図は2個のレジスタ・ファイルを有するタグ・モニタ・システム222を 示す。好適な実施例においては、各命令の情報の一部分だけがレジスタ・ファイ ル202aと202bの各々に格納される。従って、命令ソース102からバス103上を送ら れるデータは分割される。1個の部分103aはレジスタ・ファイル202aに送られ、 もう1個の部分103bはレジスタ・ファイル202bに送られる。202aと202bの両レジ スタ・ファイルはバス226と228に接続されており、バス226と228は制御ロジック 207からの制御信号とバス230への制御信号を届け、バス230はタグFIFO204からの 出力を届ける。レジスタ・ファイル202aと202bの出力はスーパースカラ・ユニッ ト104中の別々の場所にまた別のバス 240aと240bを通って供給される。 タグFIFO204について実施例との関連において説明する。 第5図はFIFO500を示す。FIFO500は4個のスロット504、508、512、516に4 つのデータを保持する。その4個のスロットはバス506、510、514を介して接続さ れている。FIFO500には入力502と出力518とがあり、そこを通ってデータがFIFO5 00に出入りする。 FIFO500はポジションが4個あるキューのように動作する。FIFO500がアド バンスすると、スロット516にあるデータは出力518を通ってFIFO500から出てい く。スロット512にあるデータはバス514を通ってスロット516に移動する。スロ ット508にあるデータはバス510を通ってスロット512に移動する。スロット514に あるデータはバス506を通ってスロット508に移動し、入力502にあるデータが移 動してスロット504に入る。これらのデータ転送は各々FIFO500がアドバンスする 度に起きる。 第6図は複数の出力を有するFIFO600を示す。FIFO600は第5図のFIFO500と ほとんど同じ構成である。データは入力602からFIFO600に入り、604、610、616 、618の4個のスロットと通って移動し出力626から出ていく。FIFO500とFIFO600 の相違点は、604、610、616、622の各スロットに格納されたデータは各スロット に入った時点からFIFO600が次にアドバンスするまで対応するバス606、612、618 、叉は624上で見ることができる(つまり、その4個のバスを読むことができる) ことである。出力606、612、618、叉は624によって所定の時点でFIFO600にどん なデータが格納されているかをユーザは知ることができる。 好適な実施例においては、スロット604、610、616、及び622に格納された データは各スロットの出力バス上(つまり、バス608、614、620、及び626)で常 時見ることができる。この場合、バス606、612、618、叉は624は不要である。こ の種の実施例を第7図に示す。バス706、710、及び714を用いてスロット1と4(70 4、708、712、及び716のそれぞれ)の間でデータを搬送し、スロット1、2、及び 3、 つまり704、708、712の内容も示す。出力バス718においては常にスロット716の 内容を読むことができる。 第8図はリサイクル型FIFO800を示す。リサイクル型FIFO800は第5図に示し たFIFO500とほとんど同じように機能する。リサイクル型FIFO800は4個のスロッ ト804、808、812、816を備える。主たる相違点は、FIFO800がアドバンスすると スロット816のデータがスロット804に移動する。FIFO800は新規のデータをスロ ット804に入力する手段を有していないから、電源を入れたりリセットしたりす る時には804、808、812、816の各スロットが何らかの値で初期化されるように設 計する必要がある。これらの初期値は、周知のように再初期化されるまでFIFO80 0中を巡回する。 一回で複数のステップでFIFOをアドバンスさせることが必要な場合がある 。FIFOは1ステップ分アドバンスする度にデータの一部分を入力するから、FIFO には少なくともFIFOがアドバンスできる上限のステップ数と同じだけの入力がな ければならない。FIFOは、各スロットからのデータや正しいデスティネーション への入力を搬送するバス以外にもいくつかバスを有していなければならない。 第9図はマルチ・アドバンスのFIFO900を示す。FIFO900は一回で1、2、3、 叉は4のステップ(つまり、スロット)でアドバンスさせることができる。FIFO9 00は、4個の入力902、904、906、908と、4個のスロット904、922、930、938を有 する。FIFO900が4ステップでアドバンスする時には、入力902にあるデータはス ロット938に行き、入力904がスロット930に、入力906がスロット922に、そして 入力908がスロット914にそれぞれ移動する。FIFO900が3ステップでアドバンスす る時には、スロット914のデータがスロット938に、入力902がスロット930に、入 力904がスロット922に、そして入力906がスロット914にそれぞれ移動する。この 場合、入力908にあるデータはFIFO900には入らない。FIFO900が2ステップでアド バンスする場合、スロット922のデータがスロット938に、スロット914のデータ がスロット930に、入力902がスロット922に、そして入力904がスロット914 にそれぞれ移動する。最後に、単純なFIFOの場合であるが、1ステップでFIFOが アドバンスする時にはスロット930のデータがスロット938に、スロット922のデ ータがスロット930に、スロット914のデータがスロット922に、そして入力902に あるデータがスロット914にそれぞれ移動する。 一回に複数のステップでアドバンスするには、各スロットと幾つかのスロ ットの出力がそれ以外の複数のスロットに通じるように切り換え可能な方法で接 続されていなければならない。従って、FIFO900には4個のマルチプレクサがある 。つまり、910、918、926、934にそれぞれ表示されたMUX1、MUX2、MUX3、MUX4で ある。これらのマルチプレクサを用いてFIFO900がアドバンスする時に各スロッ トに移動するデータを選択する。各マルチプレクサへの入力はそれに対応するス ロットに移動する必要があるかもしれないデータである。例えば、FIFO900がア ドバンスするステップ数いかんで、スロット914、スロット922、スロット930、 もしくはスロット930からデータがスロット938に移動することになる。従って、 934への入力は、スロット916、スロット924、スロット932、及び入力902からの 出力である。マルチプレクサ910、918、926、934を制御するのに必要な論理回路 の構成及びオペレーションについては当業者には明らかであろう。 内容をリサイクルするマルチ・アドバンスのFIFOを設計することも可能で ある。第8及び第9図に示すFIFOの組み合わせがこのFIFOである。リサイクル型マ ルチ・アドバンスのFIFO1000を第10図に示す。FIFO1000は一回に1ステップ、2ス テップ、または3ステップのいずれでもアドバンスすることができる。FIFO1000 には4ステージ(1006、1014、1022、1030のラベルのついたスロット1〜4)ある から、4ステップでのアドバンスは論理的には全くアドバンスしないのと同じこ とである。従って、4ステップでのアドバンスは全く必要ないから、リサイクル 型マルチ・アドバンスのFIFO1000に用いるマルチプレクサの構成はマルチ・アド バンスのFIFO900で示した構成とは異なる。FIFO1000は第7図に示したFIFO700の ような多重出力のFIFO でもある。さらに、第8図のリサイクル型のFIFO800のように、FIFO1000は初期化 のため何らかの手段を有してもいなければならない。 第5図、第6図、第7図、第8図、第9図、及び第10図は例として4ステージで 表示している。4個以外のスロット数にするために設計を変更することは勿論可 能である。そうした変更については当業者には明らかであろう。 B.オペレーション 第3図はタグ・モニタ・システム222のオペレーションを図解するフローチ ャートである。オペレーションのステップ310〜312について第1図と第2図のハー ドウエア要素との関連において説明する。 ステップ301でオペレーションを開始する。ステップ302で、制御ロジック 207は命令ソースに命令情報を送るよう要求するリクエスト・データ信号238を送 る。制御ロジック207は命令ウインドウ内の空きスペースの数と同じ数の命令の 情報を要求する。好適な実施例において、命令ウインドウに新規の命令をいくつ 入れるか決定した後に、キューの最上部の空のスロットを理めるため命令ソース 102に対して十分な命令情報を要求するのは、事実上、制御ロジックである。情 報を送れる命令数には上限があるが、それはウインドウ内のスペース数以下であ る。 ステップ304で、書き込み可能及び書き込みアドレスを起動させ、タグを 割り当て、バリディテイ・ビットを更新する。制御ロジック207は、イネーブル 信号をバス226で、アドレス信号をバス228で、ライトイネーブル・ポート218と 書き込みアドレス・ポート216にそれぞれ送る。各ポート216のアドレスによって 、対応するデータポート214の命令情報をステップ306でレジスタ・ファイル202 のどこに格納すべきか指定する。命令情報はバス103を介して命令ソース102から レジスタ・ファイル202に送られる。典型的には、バス226のイネーブル・ビット の総数は情報を一回に送れる命令の上限数に等しく、好適な実施例においては4 である。 レジスタ・ファイル202内で各命令の情報が格納されているアドレスをそ の命令のタグで指定する。書き込みデータポート214のデータは必ずしもレジス タ・ファイル202に格納する必要はないから、制御ロジック207はバス228のイネ ーブル信号を用いて書き込まれるべきデータだけを選択する。例えば、命令ウイ ンドウの最上部に1個だけ空きスペースがあるとすれば、制御ロジック207はバス 228のキューの最上部のスロット212に収められているタグを書き込みアドレス・ ポート216Aに送り、バス226を介してライトイネーブル・ポート218Aをアサート する。このオペレーションで書き込みデータポート214Aの命令情報がレジスタ・ ファイル202内のタグFIFO204の最上部のスロット212のタグで指定された場所に 格納される。命令ウインドウに2個の空きスペースがあれば、制御ロジック207は 2つのイネーブル信号をポート218Aと218Bに送り、ウインドウの最上部の2つのタ グを書き込みアドレス・ポート216Aと216B(216Bに移動する最上部のスロット21 2のタグ)に送り、そうすることによってポート214Aと214Bの命令情報がレジス タ・ファイル202に格納されるようになる。命令情報はタグで指定されたレジス タ・ファイル202内の場所に格納されると、その命令はそのタグが「割り当てら れた」という。制御ロジック207はステップ304でタグFIFO204のバリディティ・ ビットの更新もする。命令ソース102がステップ302でなされた全ての要求に対し て命令を供給できなければ、制御ロジック207はステップ304で有効命令に割り当 てられたタグのバリディティ・ビットだけしかアサートしない。割り当てられな かったタグについては、そのバリディティ・ビットは有効命令に割り当てられる までアサートされないままにしておかれる。 ステップ308で、レジスタ・ファイル202の内容は全て読み出しデータ・ポ ート224から読み出される。使用されるのはレジスタ・ファイル202の全内容以下 であるとの想定になっている。レジスタ・ファイル202から読み出されるべきデ ータは読み出しアドレス・ポート220を通ってレジスタ・ファイル202に入るアド レスで指定される。そしてデータはウインドウ内の一部か全ての命令の実行に使 用される。好適な実 施例においては、読み出しアドレス220は常時アサートされている。言い換えれ ば、各スロット206には常にタグが入っているということである。 判断のステップ310で、制御ロジック207はステップ308で実行された命令 でどれかリタイアするか判断する。リタイアする命令がなければ、判断のステッ プ310の「NO」のパス311で示すように、継続してデータがレジスタ・ファイル20 2から読み出され、ウインドウ内の命令が実行され続ける。命令がリタイアする 場合、制御ロジック207はステップ312に示すようにバス234を介してリタイアす る命令数を知らせる情報を受け取る。バス234を通して受け取る情報はリタイア メント・ユニット(未表示)から送られてくる。リタイアメント・ユニットの詳 細は本発明の実行に関係することではない。(但し、1992年5月15日出願の同時 係属中の米国出願番号07/877,451に命令リタイアメント・ユニットの一例を記載 している。)制御ロジック207はその後、バス236を介して、タグFIFO204が何段 アドバンスすべきかを知らせる。 第2図において、命令が1個リタイアするとすれば、タグFIFO204は1ステッ プだけアドバンス(進捗)する。タグ1が下部の210から最上部212に移動して現 在タグ0がある場所に入り、それに伴って他のタグ全てがアドバンスする。タグ1 が下部の210から最上部の212に移動すると、そのバリディティ・ビットはデアサ ートされる。タグ1は次に新しく命令ウインドウに入る命令に再び割り当てられ る。タグ2は、ステップ312終了後、タグFIFO204の下部210の位置にあるはずであ る。タグ・モニタ・システム222のオペレーションはブランチ314を介して先に説 明したオペレーションのステップ302に戻ることによって継続される。 本発明の様々な実施例について説明してきたが、あくまで例題として提示 したのであってそれにより限定されるものではないことが理解されるだろう。従 って、本発明の広さと範囲は上述の典型的な実施例のいずれによっても限定され るものではなく、特許出願の請求範囲及びそれに均等のものによってのみ限定さ れる。

Claims (1)

  1. 【特許請求の範囲】 1. 命令のソースから命令情報を受け取りレジスタ・ファイルに格納する可変 アドバンス命令ウインドウを実現する方法で、 レジスタ・ファイルに関連する命令情報を格納できる新規命令がいくつあ るか決定するステップと、 特定の命令のタグはその命令に関連する情報がレジスタ・ファイルに存在 している限り変わることがないように、新規命令毎にタグを割り当てるステップ と、 各命令に関する情報をレジスタ・ファイル内のその命令に割り当てられた タグで指定された場所に格納し、前記レジスタ・ファイルは複数のレジスタと、 複数の読み出しアドレス・ポート及び複数の読み出しデータポートとを備える、 情報格納のステップと、 キューのスロット毎にタグを1個づつ格納し、前記キューは所定の時点で レジスタ・ファイルに命令情報を入れられる上限の命令数に等しいスロット数を 有し、タグは各命令に対する命令情報がレジスタ・ファイルに格納されるのと同 じ順序でキューに入られ、前記キューはさらにスロット毎にスロット出力を有し 、各スロット出力によって対応するスロットのタグをアクセスできるようになる 、タグ格納のステップと、 前記スロットの1個を対応するスロット出力を介してアクセスするステッ プと、 そのスロットに格納されたタグをレジスタ・ファイルの前記複数の読み出 しアドレス・ポートのうちの特定の1個に引き渡してレジスタ・ファイルがその タグに対応する命令に関連する情報を前記読み出しアドレス・ポートに対応する 特定の読み出しデータポートから出力するようにするステップと、 を含むことを特徴とする方法。 2. さらにレジスタ・ファイルに入れられるべき新規命令の数と同じスロット 数だけ前記キューをアドバンスさせるステップを有することを 特徴とする請求項1に記載の方法。 3. 情報格納の前記ステップがデコードされた命令情報を格納してなることを 特徴とする請求項1に記載の方法。 4. 情報格納の前記ステップが命令のメモリ・アドレスを格納してなることを 特徴とする請求項1に記載の方法。 5. デコードされた命令情報を格納する前記ステップが機能ユニットの要件を 指定する情報を格納してなることを特徴とする請求項3に記載の方法。 6. デコードされた命令情報を格納する前記ステップが実行されるオペレーシ ョンのタイプを指定する情報を格納してなることを特徴とする請求項3に記載の 方法。 7. デコードされた命令情報を格納する前記ステップが命令結果を格納する記 憶場所を指定する情報を格納してなることを特徴とする請求項3に記載の方法。 8. デコードされた命令情報を格納する前記ステップが命令オペランドを格納 する記憶場所を指定する情報を格納してなることを特徴とする請求項3に記載の 方法。 9. デコードされた命令情報を格納する前記ステップが命令のターゲット・ア ドレスを指定する情報を格納してなることを特徴とする請求項3に記載の方法。 10. デコードされた命令情報を格納する前記ステップが命令によって指定した オペレーションで用いられるイミディエト・データを指定する 情報を格納してなることを特徴とする請求項3に記載の方法。 11. デコードされた命令情報を格納する前記ステップが第2のレジスタ・ファ イルの機能ユニット要件を指定する情報を格納してなることを特徴とする請求項 3に記載の方法。 12. デコードされた命令情報を格納する前記ステップが第2のレジスタ・ファ イルで実行されるオペレーションのタイプを指定する情報を格納してなることを 特徴とする請求項3に記載の方法。 13. デコードされた命令情報を格納する前記ステップ命令結果を格納する第2 のレジスタ・ファイルの記憶場所を指定する情報を格納してなることを特徴とす る請求項3に記載の方法。 14. デコードされた命令情報を格納する前記ステップが命令オペランドが格納 される第2のレジスタ・ファイルの記憶場所を指定する情報を格納してなること を特徴とする請求項3に記載の方法。 15. デコードされた命令情報を格納する前記ステップが第2のレジスタ・ファ イル内の制御フロー命令のターゲット・アドレスを指定する情報を格納してなる ことを特徴とする請求項3に記載の方法。 16. デコードされた命令情報を格納する前記ステップが命令によって指定した オペレーションで用いられる第2のレジスタ・ファイルのイミディエト・データ を指定する情報を格納してなることを特徴とする請求項3に記載の方法。 17. 前記キューの中にタグ毎の有効ビットを格納するステップをさらに有し、 有効ビットと対応しているタグに該当する命令が有効ならば有効ビットが設定さ れることを特徴とする請求項3に記載の方法。 18. 情報を格納する前記ステップが命令を格納してなることを特徴とする請求 項1に記載の方法。 19. 命令のソースから命令情報を受け取りレジスタ・ファイルに格納する可変 アドバンス命令ウインドウを実現するシステムで、 レジスタ・ファイルに関連命令情報を入れられる新規命令がいくつあるか 決定し、特定の命令に関する情報がレジスタ・ファイルにある限りその命令のタ グが変わることがないように新規命令毎にタグを割り当てる制御手段と、 前記制御手段に接続され、各命令に関する情報を前記レジスタ・ファイル 内の1つの場所に格納し、前記場所はその命令に割り当てられたタグで指定され 、前記レジスタ・ファイルは前記場所を形成する複数からなるレジスタと、複数 の読み出しデータポート及び複数の読み出しアドレス・ポートを有し、読み出し アドレス・ポートには読み出しデータポートが対応している、レジスタ・ファイ ルと、 前記制御手段及び前記レジスタ・ファイルに接続され、複数のスロットを 有し、前記スロットには各々に前記レジスタ・ファイル内の場所のアドレスに対 応する固有のタグが収めれ、さらにスロット毎にスロット出力を有し、各スロッ ト出力によって対応するスロットにあるタグをアクセスできるようになる、リサ イクル型キューを備え、 スロットに格納されたタグをレジスタ・ファイルの前記複数の読み出しア ドレス・ポートの特定の1個に引き渡してレジスタ・ファイルがそのタグに対応 するレジスタ・ファイルの場所に格納された命令情報を対応する読み出しデータ ポートから出力するようにすることを特徴とするシステム。 20. 前記制御手段がレジスタ・ファイルに新たに入れられた命令数と同じスロ ット数だけ前記タグを前記リサイクル型キューの中でアドバンスさせることを特 徴とする請求項9に記載のシステム。 21. 命令のソースから命令情報を受け取りメモリ素子に格納する可変アドバン ス命令ウインドウを実現する方法で、 前記メモリ素子に入れる関連情報をもつ新規命令毎にタグを割り当て、各 タグは前記メモリ素子の固有のアドレスに相当する値を有する、タグ割り当ての ステップと、 前記メモリ素子内のその対応するタグで識別されたアドレスに各命令に関 する情報を格納するステップと、 リサイクル型キューに入るタグの順序が前記メモリ素子に入る命令情報の 順序に一致し、リサイクル型キューのスロットのタグの順序が前記メモリ素子か ら読み出される命令情報の正しい順序を識別するように、リサイクル型キューの 最上部のスロットにタグを入れるステップと、 前記メモリ素子から出ていく実行済みの命令に対応したタグをリサイクル し、前記メモリ素子に入る新規命令に前記リサイクルされたタグを割り当てるス テップと、 を含むことを特徴とする方法。 22. 新規命令をいくつメモリ素子に入れられるか決定するステップをさらに含 むことを特徴とする請求項21に記載の方法。 23. さらにタグは、前記メモリ素子に入れる命令にタグが既に割り当てられて いるかどうか示すバリディティ・ビットを有することを特徴とする請求項22に記 載の方法。 24. 命令のソースから命令情報を受け取りメモリ素子に格納する可変アドバン ス命令ウインドウを実現するシステムで、 複数のスロットを有するリサイクル型キューと、 タグによって識別されるアドレスに命令に関する情報を格納し、複数の読 み出しアドレス・ポートと複数の読み出しデータポートを有するメモリ素子と、 前記メモリ素子に入れる関連情報をもつ新規命令毎にタグを割り 当て、タグは各々前記メモリ素子の固有なアドレスに該当する値を有する、タグ 割り当て手段と、 前記リサイクル型キューのスロットに入るタグの順序が命令情報が前記メ モリ素子に入る順序に一致するように前記リサイクル型キューにタグを入れる手 段と、 前記リサイクル型キューのタグの値を前記読み出しアドレス・ポートに送 り、前記メモリ素子の命令情報が前記読み出しデータから読み出される順序を決 定する手段と、 前記メモリ素子に入れる一つ新規命令情報にリサイクルされたタグを1個 割り当てる手段と、 を備えることを特徴とするシステム。 25. 新規命令をいくつメモリ素子に入れられるか決定する手段をさらに備える ことを特徴とする請求項24に記載のシステム。 26. タグは、前記メモリ素子に入る命令にタグが既に割り当てられているかど うか示すバリディティ・ビットをさらに有することを特徴とする請求項25に記載 のシステム。 27. 命令のソースから命令情報を受け取りメモリ素子に格納する可変アドバン ス命令ウインドウを実現する方法で、 レジスタ・ファイルに関連命令情報を格納できる新規命令がいくつあるか 決定するステップと、 特定の命令のタグはその命令に関する情報がレジスタ・ファイルに存在す る限り変わることがないように新規命令毎にタグを割り当てるステップと、 各命令に関連する情報をレジスタ・ファイル内のその命令に割り当てられ たタグで指定する場所に格納し、前記レジスタ・ファイルは複数のレジスタと、 複数の読み出しアドレス・ポート及び複数の読み出しデータポートを含む、情報 格納のステップと、 キューのスロット毎にタグを1個づつ格納し、前記キューは所定の時点で レジスタ・ファイルに命令情報を入れられる上限の命令数に等しいスロット数を 有し、タグは各命令に対する命令情報がレジスタ・ファイルに格納されるのと同 じ順序でキューの中に入れられ、前記キューはスロット毎にスロット出力を有し 、各スロット出力によって対応するスロットのタグをアクセスできるようになる 、タグ格納のステップと、 前記キューのスロットに格納されたタグをレジスタ・ファイルの複数から なる読み出しアドレス・ポートに引き渡してレジスタ・ファイルの複数の読み出 しデータポートから命令に関する情報がレジスタ・ファイルに格納されたと同じ 順序でレジスタ・ファイルが命令に関する情報を出力するようにするステップと 、 を含むことを特徴とする方法。 28. 命令のソースから命令情報を受け取りレジスタ・ファイルに格納する可変 アドバンス命令ウインドウを実現するシステムで、 レジスタ・ファイルに関連する命令情報を入れられる新規命令がいくつあ るか決定し、特定の命令に関する情報がレジスタ・ファイルにある限りその命令 のタグが変わることがないように新規命令毎にタグを割り当てる制御手段と、 前記制御手段に接続され、各命令に関する情報をレジスタ・ファイル内の 1個の場所に格納し、前記場所はその命令に割り当てられたタグで指定され、レ ジスタ・ファイルは前記場所を形成する複数からなるレジスタと、複数の読み出 しデータポート及び複数の読み出しアドレス・ポートを有し、読み出しアドレス ・ポートには読み出しデータポートが対応している、レジスタ・ファイルと、 前記制御手段及びレジスタ・ファイルに接続され、複数のスロットを有し 、前記スロットには各々にレジスタ・ファイル内の場所のアドレスに対応する固 有のタグが収めれ、さらにスロット毎のスロット出力を有し、各スロット出力に よって対応するスロットにあるタグをアクセスできるようになる、リサイクル型 キューを備え、 前記リサイクル型キューのスロットに格納されたタグはレジスタ・ファイ ルの前記複数の読み出しアドレス・ポートに引き渡され、レジスタ・ファイルは 前記複数の読み出しデータポートから命令情報がレジスタ・ファイルに格納され たと同じ順序でレジスタ・ファイルに格納されている命令情報を出力するように することを特徴とするシステム。
JP52591495A 1994-04-04 1995-04-04 スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法 Expired - Lifetime JP3561915B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/224,328 1994-04-04
US08/224,328 US5628021A (en) 1992-12-31 1994-04-04 System and method for assigning tags to control instruction processing in a superscalar processor
PCT/US1995/004132 WO1995027247A1 (en) 1994-04-04 1995-04-04 System and method for assigning tags to control instruction processing in a superscalar processor

Related Child Applications (7)

Application Number Title Priority Date Filing Date
JP2002246592A Division JP3587261B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246587A Division JP3587256B2 (ja) 1994-04-04 2002-08-27 コンピュータ装置
JP2002246590A Division JP3587259B2 (ja) 1994-04-04 2002-08-27 命令処理制御システム
JP2002246586A Division JP3587255B2 (ja) 1994-04-04 2002-08-27 スーパースカラプロセッサ
JP2002246588A Division JP3587257B2 (ja) 1994-04-04 2002-08-27 命令実行監視システム
JP2002246591A Division JP3587260B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246589A Division JP3587258B2 (ja) 1994-04-04 2002-08-27 命令実行監視方法

Publications (2)

Publication Number Publication Date
JPH11511871A true JPH11511871A (ja) 1999-10-12
JP3561915B2 JP3561915B2 (ja) 2004-09-08

Family

ID=22840187

Family Applications (8)

Application Number Title Priority Date Filing Date
JP52591495A Expired - Lifetime JP3561915B2 (ja) 1994-04-04 1995-04-04 スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法
JP2002246590A Expired - Lifetime JP3587259B2 (ja) 1994-04-04 2002-08-27 命令処理制御システム
JP2002246592A Expired - Lifetime JP3587261B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246587A Expired - Lifetime JP3587256B2 (ja) 1994-04-04 2002-08-27 コンピュータ装置
JP2002246589A Expired - Lifetime JP3587258B2 (ja) 1994-04-04 2002-08-27 命令実行監視方法
JP2002246591A Expired - Lifetime JP3587260B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246588A Expired - Lifetime JP3587257B2 (ja) 1994-04-04 2002-08-27 命令実行監視システム
JP2002246586A Expired - Lifetime JP3587255B2 (ja) 1994-04-04 2002-08-27 スーパースカラプロセッサ

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2002246590A Expired - Lifetime JP3587259B2 (ja) 1994-04-04 2002-08-27 命令処理制御システム
JP2002246592A Expired - Lifetime JP3587261B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246587A Expired - Lifetime JP3587256B2 (ja) 1994-04-04 2002-08-27 コンピュータ装置
JP2002246589A Expired - Lifetime JP3587258B2 (ja) 1994-04-04 2002-08-27 命令実行監視方法
JP2002246591A Expired - Lifetime JP3587260B2 (ja) 1994-04-04 2002-08-27 命令処理制御方法
JP2002246588A Expired - Lifetime JP3587257B2 (ja) 1994-04-04 2002-08-27 命令実行監視システム
JP2002246586A Expired - Lifetime JP3587255B2 (ja) 1994-04-04 2002-08-27 スーパースカラプロセッサ

Country Status (3)

Country Link
US (8) US5628021A (ja)
JP (8) JP3561915B2 (ja)
WO (1) WO1995027247A1 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493687A (en) 1991-07-08 1996-02-20 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
US5539911A (en) 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
WO1993020505A2 (en) 1992-03-31 1993-10-14 Seiko Epson Corporation Superscalar risc instruction scheduling
KR950701437A (ko) 1992-05-01 1995-03-23 요시오 야마자끼 슈퍼스칼라 마이크로프로세서에서의 명령어 회수를 위한 시스템 및 방법
US5628021A (en) 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
EP0682789B1 (en) 1992-12-31 1998-09-09 Seiko Epson Corporation System and method for register renaming
US5604912A (en) * 1992-12-31 1997-02-18 Seiko Epson Corporation System and method for assigning tags to instructions to control instruction execution
JP3494484B2 (ja) * 1994-10-12 2004-02-09 株式会社ルネサステクノロジ 命令処理装置
US5675758A (en) * 1994-11-15 1997-10-07 Advanced Micro Devices, Inc. Processor having primary integer execution unit and supplemental integer execution unit for performing out-of-order add and move operations
US5712997A (en) * 1996-01-31 1998-01-27 Sun Microsystems, Inc System and method for processing load instruction in accordance with "no-fault " processing facility including arrangement for preserving access fault indicia
US5859992A (en) * 1997-03-12 1999-01-12 Advanced Micro Devices, Inc. Instruction alignment using a dispatch list and a latch list
US5878242A (en) * 1997-04-21 1999-03-02 International Business Machines Corporation Method and system for forwarding instructions in a processor with increased forwarding probability
US5983341A (en) * 1997-04-25 1999-11-09 International Business Machines Corporation Data processing system and method for extending the time for execution of an instruction
US5860018A (en) * 1997-06-25 1999-01-12 Sun Microsystems, Inc. Method for tracking pipeline resources in a superscalar processor
US6035388A (en) 1997-06-27 2000-03-07 Sandcraft, Inc. Method and apparatus for dual issue of program instructions to symmetric multifunctional execution units
US6112293A (en) * 1997-11-17 2000-08-29 Advanced Micro Devices, Inc. Processor configured to generate lookahead results from operand collapse unit and for inhibiting receipt/execution of the first instruction based on the lookahead result
US6425069B1 (en) * 1999-03-05 2002-07-23 International Business Machines Corporation Optimization of instruction stream execution that includes a VLIW dispatch group
US6336182B1 (en) * 1999-03-05 2002-01-01 International Business Machines Corporation System and method for utilizing a conditional split for aligning internal operation (IOPs) for dispatch
US6304959B1 (en) 1999-03-05 2001-10-16 International Business Machines Corporation Simplified method to generate BTAGs in a decode unit of a processing system
JP2001092657A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 中央演算装置、コンパイル方法、及びコンパイルプログラムを記録した記録媒体
US6691240B1 (en) * 1999-12-30 2004-02-10 Texas Instruments Incorporated System and method of implementing variabe length delay instructions, which prevents overlapping lifetime information or values in efficient way
GB0002848D0 (en) * 2000-02-08 2000-03-29 Siroyan Limited Communicating instruction results in processors and compiling methods for processors
US6785802B1 (en) 2000-06-01 2004-08-31 Stmicroelectronics, Inc. Method and apparatus for priority tracking in an out-of-order instruction shelf of a high performance superscalar microprocessor
GB2363480B (en) * 2000-06-13 2002-05-08 Siroyan Ltd Predicated execution of instructions in processors
US6804815B1 (en) * 2000-09-18 2004-10-12 Cisco Technology, Inc. Sequence control mechanism for enabling out of order context processing
US6813704B1 (en) * 2001-12-20 2004-11-02 Lsi Logic Corporation Changing instruction order by reassigning only tags in order tag field in instruction queue
US20040181651A1 (en) * 2003-03-11 2004-09-16 Sugumar Rabin A. Issue bandwidth in a multi-issue out-of-order processor
CN1764832A (zh) * 2003-03-25 2006-04-26 爱科来株式会社 传感器储存容器
JP2005038016A (ja) 2003-07-15 2005-02-10 Canon Inc データ処理装置、データ処理方法、データ処理プログラム、及び画像形成装置
EP1548537A1 (en) * 2003-12-23 2005-06-29 STMicroelectronics Limited Secure processor arrangement
SE0401922L (sv) 2004-07-23 2005-05-31 Kvaser Consultant Ab Anordning för tidsstämpling av referenshändelser
KR20080078255A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 파일 관리 방법 및 장치와 그 파일을 저장한 정보저장매체
CN101680125B (zh) * 2007-03-23 2012-12-26 索维高级聚合物股份有限公司 改进的织物
ATE510945T1 (de) * 2007-03-23 2011-06-15 Solvay Advanced Polymers Llc Verwendung von kohleverbrennungs-rauchgasfilter
US7831784B2 (en) * 2007-07-16 2010-11-09 Apple Inc. Managing purgeable memory objects
US8380948B2 (en) * 2007-09-04 2013-02-19 Apple Inc. Managing purgeable memory objects using purge groups
US9058180B2 (en) * 2009-06-29 2015-06-16 Oracle America, Inc. Unified high-frequency out-of-order pick queue with support for triggering early issue of speculative instructions
US8429386B2 (en) * 2009-06-30 2013-04-23 Oracle America, Inc. Dynamic tag allocation in a multithreaded out-of-order processor
US9286075B2 (en) * 2009-09-30 2016-03-15 Oracle America, Inc. Optimal deallocation of instructions from a unified pick queue
US9588770B2 (en) * 2013-03-15 2017-03-07 Samsung Electronics Co., Ltd. Dynamic rename based register reconfiguration of a vector register file
US9792252B2 (en) 2013-05-31 2017-10-17 Microsoft Technology Licensing, Llc Incorporating a spatial array into one or more programmable processor cores
JP6520416B2 (ja) * 2015-06-02 2019-05-29 富士通株式会社 演算処理装置および演算処理装置の処理方法
US10175988B2 (en) 2015-06-26 2019-01-08 Microsoft Technology Licensing, Llc Explicit instruction scheduler state information for a processor
US10409599B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Decoding information about a group of instructions including a size of the group of instructions
US10409606B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Verifying branch targets
US9946548B2 (en) 2015-06-26 2018-04-17 Microsoft Technology Licensing, Llc Age-based management of instruction blocks in a processor instruction window
US10346168B2 (en) 2015-06-26 2019-07-09 Microsoft Technology Licensing, Llc Decoupled processor instruction window and operand buffer
US9952867B2 (en) 2015-06-26 2018-04-24 Microsoft Technology Licensing, Llc Mapping instruction blocks based on block size
US10169044B2 (en) 2015-06-26 2019-01-01 Microsoft Technology Licensing, Llc Processing an encoding format field to interpret header information regarding a group of instructions
US10191747B2 (en) 2015-06-26 2019-01-29 Microsoft Technology Licensing, Llc Locking operand values for groups of instructions executed atomically
US9720693B2 (en) 2015-06-26 2017-08-01 Microsoft Technology Licensing, Llc Bulk allocation of instruction blocks to a processor instruction window
US10235176B2 (en) * 2015-12-17 2019-03-19 The Charles Stark Draper Laboratory, Inc. Techniques for metadata processing
US10936713B2 (en) * 2015-12-17 2021-03-02 The Charles Stark Draper Laboratory, Inc. Techniques for metadata processing
WO2019152792A1 (en) 2018-02-02 2019-08-08 Dover Microsystems, Inc. Systems and methods for policy linking and/or loading for secure initialization
KR20200116970A (ko) 2018-02-02 2020-10-13 도버 마이크로시스템즈, 인크. 메타데이터 처리를 위한 명령어를 변환시키기 위한 시스템 및 방법
KR102453740B1 (ko) 2018-02-02 2022-10-12 더 차레스 스타크 드레이퍼 래보레이토리, 인코포레이티드 정책 실행 처리를 위한 시스템들 및 방법들
US11797398B2 (en) 2018-04-30 2023-10-24 Dover Microsystems, Inc. Systems and methods for checking safety properties
WO2020097177A1 (en) 2018-11-06 2020-05-14 Dover Microsystems, Inc. Systems and methods for stalling host processor
WO2020102064A1 (en) 2018-11-12 2020-05-22 Dover Microsystems, Inc. Systems and methods for metadata encoding
WO2020132012A1 (en) 2018-12-18 2020-06-25 Dover Microsystems, Inc. Systems and methods for data lifecycle protection
US12393677B2 (en) 2019-01-18 2025-08-19 Dover Microsystems, Inc. Systems and methods for metadata classification
WO2021076871A1 (en) 2019-10-18 2021-04-22 Dover Microsystems, Inc. Systems and methods for updating metadata
US12253944B2 (en) 2020-03-03 2025-03-18 Dover Microsystems, Inc. Systems and methods for caching metadata
US12124576B2 (en) 2020-12-23 2024-10-22 Dover Microsystems, Inc. Systems and methods for policy violation processing
US12040967B2 (en) 2022-01-25 2024-07-16 Bank Of America Corporation System and method for splitting data elements for data communication based on transformation types implemented on the data elements at different devices
CN117951049B (zh) * 2024-03-27 2024-06-07 沐曦集成电路(上海)有限公司 一种标签的处理方法

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3346851A (en) 1964-07-08 1967-10-10 Control Data Corp Simultaneous multiprocessing computer system
US3718912A (en) 1970-12-22 1973-02-27 Ibm Instruction execution unit
US3789365A (en) 1971-06-03 1974-01-29 Bunker Ramo Processor interrupt system
US3771138A (en) 1971-08-31 1973-11-06 Ibm Apparatus and method for serializing instructions from two independent instruction streams
US3913074A (en) 1973-12-18 1975-10-14 Honeywell Inf Systems Search processing apparatus
US4034349A (en) 1976-01-29 1977-07-05 Sperry Rand Corporation Apparatus for processing interrupts in microprocessing systems
US4128880A (en) 1976-06-30 1978-12-05 Cray Research, Inc. Computer vector register processing
US4212076A (en) 1976-09-24 1980-07-08 Giddings & Lewis, Inc. Digital computer structure providing arithmetic and boolean logic operations, the latter controlling the former
US4315314A (en) 1977-12-30 1982-02-09 Rca Corporation Priority vectored interrupt having means to supply branch address directly
US4200927A (en) 1978-01-03 1980-04-29 International Business Machines Corporation Multi-instruction stream branch processing mechanism
US4228495A (en) 1978-12-19 1980-10-14 Allen-Bradley Company Multiprocessor numerical control system
US4315308A (en) 1978-12-21 1982-02-09 Intel Corporation Interface between a microprocessor chip and peripheral subsystems
US4296470A (en) 1979-06-21 1981-10-20 International Business Machines Corp. Link register storage and restore system for use in an instruction pre-fetch micro-processor interrupt system
JPS5616248A (en) 1979-07-17 1981-02-17 Matsushita Electric Ind Co Ltd Processing system for interruption
JPS6028015B2 (ja) 1980-08-28 1985-07-02 日本電気株式会社 情報処理装置
US4434461A (en) 1980-09-15 1984-02-28 Motorola, Inc. Microprocessor with duplicate registers for processing interrupts
JPS5757345A (en) 1980-09-24 1982-04-06 Toshiba Corp Data controller
US4574349A (en) 1981-03-30 1986-03-04 International Business Machines Corp. Apparatus for addressing a larger number of instruction addressable central processor registers than can be identified by a program instruction
US4814979A (en) 1981-04-01 1989-03-21 Teradata Corporation Network to transmit prioritized subtask pockets to dedicated processors
JPS57204125A (en) 1981-06-10 1982-12-14 Hitachi Ltd Electron-ray drawing device
US4482950A (en) 1981-09-24 1984-11-13 Dshkhunian Valery Single-chip microcomputer
US4498134A (en) 1982-01-26 1985-02-05 Hughes Aircraft Company Segregator functional plane for use in a modular array processor
JPS58151655A (ja) * 1982-03-03 1983-09-08 Fujitsu Ltd 情報処理装置
JPS5932045A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 情報処理装置
US4500963A (en) 1982-11-29 1985-02-19 The United States Of America As Represented By The Secretary Of The Army Automatic layout program for hybrid microcircuits (HYPAR)
US4597054A (en) 1982-12-02 1986-06-24 Ncr Corporation Arbiter circuit and method
US4594655A (en) 1983-03-14 1986-06-10 International Business Machines Corporation (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions
US4807115A (en) * 1983-10-07 1989-02-21 Cornell Research Foundation, Inc. Instruction issuing mechanism for processors with multiple functional units
GB8329509D0 (en) 1983-11-04 1983-12-07 Inmos Ltd Computer
JPS60120439A (ja) 1983-12-05 1985-06-27 Nec Corp 演算処理装置
US4561051A (en) 1984-02-10 1985-12-24 Prime Computer, Inc. Memory access method and apparatus in multiple processor systems
JPS60225943A (ja) 1984-04-25 1985-11-11 Hitachi Ltd 例外割込み処理方式
US4648045A (en) 1984-05-23 1987-03-03 The Board Of Trustees Of The Leland Standford Jr. University High speed memory and processor system for raster display
JPS6140650A (ja) 1984-08-02 1986-02-26 Nec Corp マイクロコンピユ−タ
US4991081A (en) 1984-10-31 1991-02-05 Texas Instruments Incorporated Cache memory addressable by both physical and virtual addresses
US4775927A (en) 1984-10-31 1988-10-04 International Business Machines Corporation Processor including fetch operation for branch instruction with control tag
JPH0652784B2 (ja) 1984-12-07 1994-07-06 富士通株式会社 ゲートアレイ集積回路装置及びその製造方法
US4829467A (en) 1984-12-21 1989-05-09 Canon Kabushiki Kaisha Memory controller including a priority order determination circuit
US5255384A (en) * 1985-02-22 1993-10-19 Intergraph Corporation Memory address translation system having modifiable and non-modifiable translation mechanisms
US4714994A (en) 1985-04-30 1987-12-22 International Business Machines Corp. Instruction prefetch buffer control
JPH0762823B2 (ja) 1985-05-22 1995-07-05 株式会社日立製作所 デ−タ処理装置
US4613941A (en) 1985-07-02 1986-09-23 The United States Of America As Represented By The Secretary Of The Army Routing method in computer aided customization of a two level automated universal array
US4945479A (en) 1985-07-31 1990-07-31 Unisys Corporation Tightly coupled scientific processing system
US4777588A (en) 1985-08-30 1988-10-11 Advanced Micro Devices, Inc. General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance
US4722049A (en) * 1985-10-11 1988-01-26 Unisys Corporation Apparatus for out-of-order program execution
US4719569A (en) 1985-10-11 1988-01-12 Sun Microsystems, Inc. Arbitrator for allocating access to data processing resources
JPS62152043A (ja) 1985-12-26 1987-07-07 Nec Corp 命令コ−ドアクセス制御方式
DE3751503T2 (de) 1986-03-26 1996-05-09 Hitachi Ltd Datenprozessor in Pipelinestruktur mit der Fähigkeit mehrere Befehle parallel zu dekodieren und auszuführen.
JP2545789B2 (ja) 1986-04-14 1996-10-23 株式会社日立製作所 情報処理装置
US4903196A (en) * 1986-05-02 1990-02-20 International Business Machines Corporation Method and apparatus for guaranteeing the logical integrity of data in the general purpose registers of a complex multi-execution unit uniprocessor
US4811208A (en) 1986-05-16 1989-03-07 Intel Corporation Stack frame cache on a microprocessor chip
JP2684362B2 (ja) * 1986-06-18 1997-12-03 株式会社日立製作所 可変長データの記憶方式
US4814978A (en) 1986-07-15 1989-03-21 Dataflow Computer Corporation Dataflow processing element, multiprocessor, and processes
JPS6324428A (ja) 1986-07-17 1988-02-01 Mitsubishi Electric Corp キヤツシユメモリ
US4766566A (en) 1986-08-18 1988-08-23 International Business Machines Corp. Performance enhancement scheme for a RISC type VLSI processor using dual execution units for parallel instruction processing
JPS6393041A (ja) 1986-10-07 1988-04-23 Mitsubishi Electric Corp 計算機
US4841453A (en) 1986-11-10 1989-06-20 Ibm Corporation Multidirectional scan and print capability
JPH0793358B2 (ja) 1986-11-10 1995-10-09 日本電気株式会社 ブロック配置処理方式
JPS63131230A (ja) 1986-11-21 1988-06-03 Hitachi Ltd 情報処理装置
JPH0810430B2 (ja) 1986-11-28 1996-01-31 株式会社日立製作所 情報処理装置
US5283903A (en) 1986-12-25 1994-02-01 Nec Corporation Priority selector
US5226170A (en) 1987-02-24 1993-07-06 Digital Equipment Corporation Interface between processor and special instruction processor in digital data processing system
US5179689A (en) 1987-03-13 1993-01-12 Texas Instruments Incorporated Dataprocessing device with instruction cache
US4833599A (en) 1987-04-20 1989-05-23 Multiflow Computer, Inc. Hierarchical priority branch handling for parallel execution in a parallel processor
US4858116A (en) 1987-05-01 1989-08-15 Digital Equipment Corporation Method and apparatus for managing multiple lock indicators in a multiprocessor computer system
US4811296A (en) * 1987-05-15 1989-03-07 Analog Devices, Inc. Multi-port register file with flow-through of data
JPH07113903B2 (ja) 1987-06-26 1995-12-06 株式会社日立製作所 キャッシュ記憶制御方式
US4992938A (en) * 1987-07-01 1991-02-12 International Business Machines Corporation Instruction control mechanism for a computing system with register renaming, map table and queues indicating available registers
US5134561A (en) 1987-07-20 1992-07-28 International Business Machines Corporation Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries
US4901233A (en) 1987-07-20 1990-02-13 International Business Machines Corporation Computer system with logic for writing instruction identifying data into array control lists for precise post-branch recoveries
US5150309A (en) 1987-08-04 1992-09-22 Texas Instruments Incorporated Comprehensive logic circuit layout system
US4980817A (en) 1987-08-31 1990-12-25 Digital Equipment Vector register system for executing plural read/write commands concurrently and independently routing data to plural read/write ports
US4991078A (en) 1987-09-29 1991-02-05 Digital Equipment Corporation Apparatus and method for a pipelined central processing unit in a data processing system
EP0312764A3 (en) 1987-10-19 1991-04-10 International Business Machines Corporation A data processor having multiple execution units for processing plural classes of instructions in parallel
US5089951A (en) 1987-11-05 1992-02-18 Kabushiki Kaisha Toshiba Microcomputer incorporating memory
US5197136A (en) 1987-11-12 1993-03-23 Matsushita Electric Industrial Co., Ltd. Processing system for branch instruction
US4823201A (en) 1987-11-16 1989-04-18 Technology, Inc. 64 Processor for expanding a compressed video signal
US5185878A (en) 1988-01-20 1993-02-09 Advanced Micro Device, Inc. Programmable cache memory as well as system incorporating same and method of operating programmable cache memory
US4926323A (en) 1988-03-03 1990-05-15 Advanced Micro Devices, Inc. Streamlined instruction processor
JPH01228865A (ja) 1988-03-09 1989-09-12 Minolta Camera Co Ltd プリンタ制御装置
US5187796A (en) 1988-03-29 1993-02-16 Computer Motion, Inc. Three-dimensional vector co-processor having I, J, and K register files and I, J, and K execution units
US5301278A (en) 1988-04-29 1994-04-05 International Business Machines Corporation Flexible dynamic memory controller
US5003462A (en) 1988-05-31 1991-03-26 International Business Machines Corporation Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means
US4897810A (en) 1988-06-13 1990-01-30 Advanced Micro Devices, Inc. Asynchronous interrupt status bit circuit
US5261057A (en) 1988-06-30 1993-11-09 Wang Laboratories, Inc. I/O bus to system interface
US5097409A (en) 1988-06-30 1992-03-17 Wang Laboratories, Inc. Multi-processor system with cache memories
JP2761506B2 (ja) 1988-07-08 1998-06-04 株式会社日立製作所 主記憶制御装置
US5032985A (en) 1988-07-21 1991-07-16 International Business Machines Corporation Multiprocessor system with memory fetch buffer invoked during cross-interrogation
US5148536A (en) 1988-07-25 1992-09-15 Digital Equipment Corporation Pipeline having an integral cache which processes cache misses and loads data in parallel
US5291615A (en) 1988-08-11 1994-03-01 Kabushiki Kaisha Toshiba Instruction pipeline microprocessor
JPH0673105B2 (ja) 1988-08-11 1994-09-14 株式会社東芝 命令パイプライン方式のマイクロプロセッサ
US4974155A (en) 1988-08-15 1990-11-27 Evans & Sutherland Computer Corp. Variable delay branch system
US5101341A (en) 1988-08-25 1992-03-31 Edgcore Technology, Inc. Pipelined system for reducing instruction access time by accumulating predecoded instruction bits a FIFO
US5167035A (en) 1988-09-08 1992-11-24 Digital Equipment Corporation Transferring messages between nodes in a network
EP0365188B1 (en) 1988-10-18 1996-09-18 Hewlett-Packard Company Central processor condition code method and apparatus
JP2810068B2 (ja) 1988-11-11 1998-10-15 株式会社日立製作所 プロセッサシステム、コンピュータシステム及び命令処理方法
JPH0769811B2 (ja) 1988-12-21 1995-07-31 松下電器産業株式会社 データ処理装置
US5148533A (en) 1989-01-05 1992-09-15 Bull Hn Information Systems Inc. Apparatus and method for data group coherency in a tightly coupled data processing system with plural execution and data cache units
US5125092A (en) 1989-01-09 1992-06-23 International Business Machines Corporation Method and apparatus for providing multiple condition code fields to to allow pipelined instructions contention free access to separate condition codes
JP2736092B2 (ja) * 1989-01-10 1998-04-02 株式会社東芝 バッファ装置
US4985825A (en) 1989-02-03 1991-01-15 Digital Equipment Corporation System for delaying processing of memory access exceptions until the execution stage of an instruction pipeline of a virtual memory system based digital computer
US5142633A (en) * 1989-02-03 1992-08-25 Digital Equipment Corporation Preprocessing implied specifiers in a pipelined processor
US5222223A (en) 1989-02-03 1993-06-22 Digital Equipment Corporation Method and apparatus for ordering and queueing multiple memory requests
US5109495A (en) * 1989-02-03 1992-04-28 Digital Equipment Corp. Method and apparatus using a source operand list and a source operand pointer queue between the execution unit and the instruction decoding and operand processing units of a pipelined data processor
US5142634A (en) 1989-02-03 1992-08-25 Digital Equipment Corporation Branch prediction
US5125083A (en) 1989-02-03 1992-06-23 Digital Equipment Corporation Method and apparatus for resolving a variable number of potential memory access conflicts in a pipelined computer system
US5167026A (en) 1989-02-03 1992-11-24 Digital Equipment Corporation Simultaneously or sequentially decoding multiple specifiers of a variable length pipeline instruction based on detection of modified value of specifier registers
US5067069A (en) * 1989-02-03 1991-11-19 Digital Equipment Corporation Control of multiple functional units with parallel operation in a microcoded execution unit
US5133074A (en) 1989-02-08 1992-07-21 Acer Incorporated Deadlock resolution with cache snooping
US5293500A (en) 1989-02-10 1994-03-08 Mitsubishi Denki K.K. Parallel processing method and apparatus
US5226166A (en) 1989-02-10 1993-07-06 Mitsubishi Denki K.K. Parallel operation processor with second command unit
US5768575A (en) * 1989-02-24 1998-06-16 Advanced Micro Devices, Inc. Semi-Autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for sepculative and out-of-order execution of complex instructions
US5226126A (en) * 1989-02-24 1993-07-06 Nexgen Microsystems Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags
US5119485A (en) 1989-05-15 1992-06-02 Motorola, Inc. Method for data bus snooping in a data processing system by selective concurrent read and invalidate cache operation
US5155809A (en) 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5072364A (en) 1989-05-24 1991-12-10 Tandem Computers Incorporated Method and apparatus for recovering from an incorrect branch prediction in a processor that executes a family of instructions in parallel
CA2016068C (en) 1989-05-24 2000-04-04 Robert W. Horst Multiple instruction issue computer architecture
US5129067A (en) 1989-06-06 1992-07-07 Advanced Micro Devices, Inc. Multiple instruction decoder for minimizing register port requirements
US5136697A (en) 1989-06-06 1992-08-04 Advanced Micro Devices, Inc. System for reducing delay for execution subsequent to correctly predicted branch instruction using fetch information stored with each block of instructions in cache
JP2550213B2 (ja) 1989-07-07 1996-11-06 株式会社日立製作所 並列処理装置および並列処理方法
JPH07120284B2 (ja) 1989-09-04 1995-12-20 三菱電機株式会社 データ処理装置
US5303382A (en) 1989-09-21 1994-04-12 Digital Equipment Corporation Arbiter with programmable dynamic request prioritization
US5179530A (en) 1989-11-03 1993-01-12 Zoran Corporation Architecture for integrated concurrent vector signal processor
EP0429733B1 (en) 1989-11-17 1999-04-28 Texas Instruments Incorporated Multiprocessor with crossbar between processors and memories
US5226125A (en) 1989-11-17 1993-07-06 Keith Balmer Switch matrix having integrated crosspoint logic and method of operation
US5268021A (en) * 1989-11-20 1993-12-07 Dynotec Corporation Fluid fractionator
US5487156A (en) * 1989-12-15 1996-01-23 Popescu; Valeri Processor architecture having independently fetching issuing and updating operations of instructions which are sequentially assigned and stored in order fetched
JPH03186928A (ja) 1989-12-16 1991-08-14 Mitsubishi Electric Corp データ処理装置
US5179673A (en) 1989-12-18 1993-01-12 Digital Equipment Corporation Subroutine return prediction mechanism using ring buffer and comparing predicated address with actual address to validate or flush the pipeline
US5197130A (en) 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5251306A (en) * 1990-01-16 1993-10-05 Advanced Micro Devices, Inc. Apparatus for controlling execution of a program in a computing device
JPH061463B2 (ja) 1990-01-16 1994-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプロセッサ・システムおよびそのプライベート・キャッシュ制御方法
US5222240A (en) 1990-02-14 1993-06-22 Intel Corporation Method and apparatus for delaying writing back the results of instructions to a processor
US5241636A (en) 1990-02-14 1993-08-31 Intel Corporation Method for parallel instruction execution in a computer
US5230068A (en) * 1990-02-26 1993-07-20 Nexgen Microsystems Cache memory system for dynamically altering single cache memory line as either branch target entry or pre-fetch instruction queue based upon instruction sequence
US5185872A (en) 1990-02-28 1993-02-09 Intel Corporation System for executing different cycle instructions by selectively bypassing scoreboard register and canceling the execution of conditionally issued instruction if needed resources are busy
US5120083A (en) * 1990-03-19 1992-06-09 Henkels & Mccoy, Inc. Expansion joint for conduit for cables
JP2818249B2 (ja) 1990-03-30 1998-10-30 株式会社東芝 電子計算機
US5299137A (en) * 1990-04-05 1994-03-29 Vlsi Technology, Inc. Behavioral synthesis of circuits including high impedance buffers
US5867399A (en) * 1990-04-06 1999-02-02 Lsi Logic Corporation System and method for creating and validating structural description of electronic system from higher-level and behavior-oriented description
IT1247640B (it) 1990-04-26 1994-12-28 St Microelectronics Srl Operazioni booleane tra due qualsiasi bit di due qualsiasi registri
US5201056A (en) 1990-05-02 1993-04-06 Motorola, Inc. RISC microprocessor architecture with multi-bit tag extended instructions for selectively attaching tag from either instruction or input data to arithmetic operation output
US5214763A (en) * 1990-05-10 1993-05-25 International Business Machines Corporation Digital computer system capable of processing two or more instructions in parallel and having a coche and instruction compounding mechanism
EP0457403B1 (en) 1990-05-18 1998-01-21 Koninklijke Philips Electronics N.V. Multilevel instruction cache and method for using said cache
US5249286A (en) 1990-05-29 1993-09-28 National Semiconductor Corporation Selectively locking memory locations within a microprocessor's on-chip cache
CA2038264C (en) 1990-06-26 1995-06-27 Richard James Eickemeyer In-memory preprocessor for a scalable compound instruction set machine processor
US5197132A (en) 1990-06-29 1993-03-23 Digital Equipment Corporation Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery
US5155843A (en) 1990-06-29 1992-10-13 Digital Equipment Corporation Error transition mode for multi-processor system
EP0463965B1 (en) 1990-06-29 1998-09-09 Digital Equipment Corporation Branch prediction unit for high-performance processor
CA2045773A1 (en) 1990-06-29 1991-12-30 Compaq Computer Corporation Byte-compare operation for high-performance processor
DE69127936T2 (de) * 1990-06-29 1998-05-07 Digital Equipment Corp Busprotokoll für Prozessor mit write-back cache
JP3035324B2 (ja) 1990-09-03 2000-04-24 日本電信電話株式会社 衛星スピン軸変更方法
US5655096A (en) 1990-10-12 1997-08-05 Branigin; Michael H. Method and apparatus for dynamic scheduling of instructions to ensure sequentially coherent data in a processor employing out-of-order execution
JP2911278B2 (ja) 1990-11-30 1999-06-23 松下電器産業株式会社 プロセッサ
US5222244A (en) 1990-12-20 1993-06-22 Intel Corporation Method of modifying a microinstruction with operands specified by an instruction held in an alias register
USH1291H (en) 1990-12-20 1994-02-01 Hinton Glenn J Microprocessor in which multiple instructions are executed in one clock cycle by providing separate machine bus access to a register file for different types of instructions
US5604885A (en) * 1991-02-01 1997-02-18 Texas Instruments Incorporated Apparatus and method enabling a computer to transfer control between two program segments that call one another but operate in different modes
US5303362A (en) 1991-03-20 1994-04-12 Digital Equipment Corporation Coupled memory multiprocessor computer system including cache coherency management protocols
US5261071A (en) * 1991-03-21 1993-11-09 Control Data System, Inc. Dual pipe cache memory with out-of-order issue capability
US5287467A (en) 1991-04-18 1994-02-15 International Business Machines Corporation Pipeline for removing and concurrently executing two or more branch instructions in synchronization with other instructions executing in the execution unit
US5488729A (en) 1991-05-15 1996-01-30 Ross Technology, Inc. Central processing unit architecture with symmetric instruction scheduling to achieve multiple instruction launch and execution
US5355457A (en) * 1991-05-21 1994-10-11 Motorola, Inc. Data processor for performing simultaneous instruction retirement and backtracking
US5630157A (en) 1991-06-13 1997-05-13 International Business Machines Corporation Computer organization for multiple and out-of-order execution of condition code testing and setting instructions
US5278963A (en) 1991-06-21 1994-01-11 International Business Machines Corporation Pretranslation of virtual addresses prior to page crossing
JP3441071B2 (ja) 1991-07-08 2003-08-25 セイコーエプソン株式会社 マイクロプロセッサ及びデータ処理装置
JP3316851B2 (ja) 1991-07-08 2002-08-19 セイコーエプソン株式会社 シングル・チップ・ページ・プリンタ・コントローラ
US5539911A (en) 1991-07-08 1996-07-23 Seiko Epson Corporation High-performance, superscalar-based computer system with out-of-order instruction execution
US5493687A (en) 1991-07-08 1996-02-20 Seiko Epson Corporation RISC microprocessor architecture implementing multiple typed register sets
US5440752A (en) 1991-07-08 1995-08-08 Seiko Epson Corporation Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU
EP0547240B1 (en) 1991-07-08 2000-01-12 Seiko Epson Corporation Risc microprocessor architecture implementing fast trap and exception state
US5826055A (en) 1991-07-08 1998-10-20 Seiko Epson Corporation System and method for retiring instructions in a superscalar microprocessor
US5961629A (en) 1991-07-08 1999-10-05 Seiko Epson Corporation High performance, superscalar-based computer system with out-of-order instruction execution
US5345569A (en) * 1991-09-20 1994-09-06 Advanced Micro Devices, Inc. Apparatus and method for resolving dependencies among a plurality of instructions within a storage device
GB2260628A (en) 1991-10-11 1993-04-21 Intel Corp Line buffer for cache memory
JPH0621466Y2 (ja) * 1991-11-11 1994-06-08 キャピーインターナショナル株式会社 担 架
JPH0820949B2 (ja) 1991-11-26 1996-03-04 松下電器産業株式会社 情報処理装置
US5285527A (en) * 1991-12-11 1994-02-08 Northern Telecom Limited Predictive historical cache memory
US5617554A (en) 1992-02-10 1997-04-01 Intel Corporation Physical address size selection and page size selection in an address translator
US5398330A (en) * 1992-03-05 1995-03-14 Seiko Epson Corporation Register file backup queue
WO1993019424A1 (en) 1992-03-18 1993-09-30 Seiko Epson Corporation System and method for supporting a multiple width memory subsystem
US5438668A (en) * 1992-03-31 1995-08-01 Seiko Epson Corporation System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer
WO1993020505A2 (en) 1992-03-31 1993-10-14 Seiko Epson Corporation Superscalar risc instruction scheduling
US5371684A (en) 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
KR950701437A (ko) 1992-05-01 1995-03-23 요시오 야마자끼 슈퍼스칼라 마이크로프로세서에서의 명령어 회수를 위한 시스템 및 방법
US5491640A (en) * 1992-05-01 1996-02-13 Vlsi Technology, Inc. Method and apparatus for synthesizing datapaths for integrated circuit design and fabrication
US5442756A (en) * 1992-07-31 1995-08-15 Intel Corporation Branch prediction and resolution apparatus for a superscalar computer processor
US5619668A (en) * 1992-08-10 1997-04-08 Intel Corporation Apparatus for register bypassing in a microprocessor
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5524225A (en) * 1992-12-18 1996-06-04 Advanced Micro Devices Inc. Cache system and method for providing software controlled writeback
EP0682789B1 (en) * 1992-12-31 1998-09-09 Seiko Epson Corporation System and method for register renaming
US5604912A (en) * 1992-12-31 1997-02-18 Seiko Epson Corporation System and method for assigning tags to instructions to control instruction execution
US5628021A (en) * 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
US5627984A (en) 1993-03-31 1997-05-06 Intel Corporation Apparatus and method for entry allocation for a buffer resource utilizing an internal two cycle pipeline
US5577217A (en) 1993-05-14 1996-11-19 Intel Corporation Method and apparatus for a branch target buffer with shared branch pattern tables for associated branch predictions
JPH09500989A (ja) 1993-05-14 1997-01-28 インテル・コーポレーション 分岐ターゲット・バッファにおける推論履歴
JPH0728695A (ja) 1993-07-08 1995-01-31 Nec Corp メモリコントローラ
US5613132A (en) 1993-09-30 1997-03-18 Intel Corporation Integer and floating point register alias table within processor device
US5446912A (en) 1993-09-30 1995-08-29 Intel Corporation Partial width stalls within register alias table
US5630149A (en) 1993-10-18 1997-05-13 Cyrix Corporation Pipelined processor with register renaming hardware to accommodate multiple size registers
US5689672A (en) * 1993-10-29 1997-11-18 Advanced Micro Devices, Inc. Pre-decoded instruction cache and method therefor particularly suitable for variable byte-length instructions
EP0651321B1 (en) 1993-10-29 2001-11-14 Advanced Micro Devices, Inc. Superscalar microprocessors
US5572704A (en) * 1993-12-15 1996-11-05 Silicon Graphics, Inc. System and method for controlling split-level caches in a multi-processor system including data loss and deadlock prevention schemes
JP3218524B2 (ja) 1993-12-22 2001-10-15 村田機械株式会社 ワークホルダーのはみ出し検出装置
US5574935A (en) 1993-12-29 1996-11-12 Intel Corporation Superscalar processor with a multi-port reorder buffer
US5630075A (en) 1993-12-30 1997-05-13 Intel Corporation Write combining buffer for sequentially addressed partial line operations originating from a single instruction
US5452426A (en) 1994-01-04 1995-09-19 Intel Corporation Coordinating speculative and committed state register source data and immediate source data in a processor
US5627985A (en) 1994-01-04 1997-05-06 Intel Corporation Speculative and committed resource files in an out-of-order processor
US5619664A (en) 1994-01-04 1997-04-08 Intel Corporation Processor with architecture for improved pipelining of arithmetic instructions by forwarding redundant intermediate data forms
US5604877A (en) 1994-01-04 1997-02-18 Intel Corporation Method and apparatus for resolving return from subroutine instructions in a computer processor
US5577200A (en) 1994-02-28 1996-11-19 Intel Corporation Method and apparatus for loading and storing misaligned data on an out-of-order execution computer system
US5564056A (en) 1994-03-01 1996-10-08 Intel Corporation Method and apparatus for zero extension and bit shifting to preserve register parameters in a microprocessor utilizing register renaming
US5586278A (en) 1994-03-01 1996-12-17 Intel Corporation Method and apparatus for state recovery following branch misprediction in an out-of-order microprocessor
US5625788A (en) 1994-03-01 1997-04-29 Intel Corporation Microprocessor with novel instruction for signaling event occurrence and for providing event handling information in response thereto
US5608885A (en) 1994-03-01 1997-03-04 Intel Corporation Method for handling instructions from a branch prior to instruction decoding in a computer which executes variable-length instructions
US5630083A (en) 1994-03-01 1997-05-13 Intel Corporation Decoder for decoding multiple instructions in parallel
US5623628A (en) 1994-03-02 1997-04-22 Intel Corporation Computer system and method for maintaining memory consistency in a pipelined, non-blocking caching bus request queue
US5394351A (en) 1994-03-11 1995-02-28 Nexgen, Inc. Optimized binary adder and comparator having an implicit constant for an input
US5574927A (en) 1994-03-25 1996-11-12 International Meta Systems, Inc. RISC architecture computer configured for emulation of the instruction set of a target computer
US5490280A (en) 1994-03-31 1996-02-06 Intel Corporation Apparatus and method for entry allocation for a resource buffer
US5615126A (en) 1994-08-24 1997-03-25 Lsi Logic Corporation High-speed internal interconnection technique for integrated circuits that reduces the number of signal lines through multiplexing
CN1326033C (zh) 1994-12-02 2007-07-11 英特尔公司 可以对复合操作数进行压缩操作的微处理器
US5819101A (en) 1994-12-02 1998-10-06 Intel Corporation Method for packing a plurality of packed data elements in response to a pack instruction
US5666494A (en) 1995-03-31 1997-09-09 Samsung Electronics Co., Ltd. Queue management mechanism which allows entries to be processed in any order
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
US5745375A (en) 1995-09-29 1998-04-28 Intel Corporation Apparatus and method for controlling power usage
US5778210A (en) 1996-01-11 1998-07-07 Intel Corporation Method and apparatus for recovering the state of a speculatively scheduled operation in a processor which cannot be executed at the speculated time
US5832205A (en) 1996-08-20 1998-11-03 Transmeta Corporation Memory controller for a microprocessor for detecting a failure of speculation on the physical nature of a component being addressed
JP4096132B2 (ja) 1997-07-24 2008-06-04 富士ゼロックス株式会社 時系列情報の特定区間決定装置、情報蓄積装置および情報蓄積再生装置
US6418529B1 (en) 1998-03-31 2002-07-09 Intel Corporation Apparatus and method for performing intra-add operation
JP4054638B2 (ja) 2002-08-30 2008-02-27 スミダコーポレーション株式会社 光ピックアップ
US7897110B2 (en) 2005-12-20 2011-03-01 Asml Netherlands B.V. System and method for detecting at least one contamination species in a lithographic apparatus

Also Published As

Publication number Publication date
US7430651B2 (en) 2008-09-30
US5896542A (en) 1999-04-20
JP2003076541A (ja) 2003-03-14
JP2003122565A (ja) 2003-04-25
JP3587256B2 (ja) 2004-11-10
JP2003122563A (ja) 2003-04-25
US8074052B2 (en) 2011-12-06
US6757808B2 (en) 2004-06-29
JP2003076540A (ja) 2003-03-14
JP3561915B2 (ja) 2004-09-08
JP2003122562A (ja) 2003-04-25
US20090013158A1 (en) 2009-01-08
US5628021A (en) 1997-05-06
US20060123218A1 (en) 2006-06-08
US6360309B1 (en) 2002-03-19
US7043624B2 (en) 2006-05-09
JP3587255B2 (ja) 2004-11-10
JP3587261B2 (ja) 2004-11-10
US20020053014A1 (en) 2002-05-02
JP2003122564A (ja) 2003-04-25
JP3587257B2 (ja) 2004-11-10
US20040199746A1 (en) 2004-10-07
JP3587260B2 (ja) 2004-11-10
JP3587259B2 (ja) 2004-11-10
US6092176A (en) 2000-07-18
JP2003076542A (ja) 2003-03-14
JP3587258B2 (ja) 2004-11-10
WO1995027247A1 (en) 1995-10-12

Similar Documents

Publication Publication Date Title
JP3561915B2 (ja) スーパースカラ型プロセサにおいて命令処理を制御するためタグを割り当てるシステム及び方法
KR100292300B1 (ko) 레지스터재명명시스템및방법
KR0122529B1 (ko) 슈퍼스칼라 프로세서 시스템에서 복수의 명령어를 단일 사이클 동안 디스패치하기 위한 방법 및 장치
US5604912A (en) System and method for assigning tags to instructions to control instruction execution
US6009509A (en) Method and system for the temporary designation and utilization of a plurality of physical registers as a stack
US6003126A (en) Special instruction register including allocation field utilized for temporary designation of physical registers as general registers
US6338134B1 (en) Method and system in a superscalar data processing system for the efficient processing of an instruction by moving only pointers to data
US5765017A (en) Method and system in a data processing system for efficient management of an indication of a status of each of multiple registers
US7529913B2 (en) Late allocation of registers
US5961615A (en) Method and apparatus for queuing data
HK1025161B (en) System and method for register renaming
HK1014786B (en) System and method for register renaming

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term