JPH114020A - 半導体発光素子及びその製造方法、並びに半導体発光装置 - Google Patents
半導体発光素子及びその製造方法、並びに半導体発光装置Info
- Publication number
- JPH114020A JPH114020A JP4070798A JP4070798A JPH114020A JP H114020 A JPH114020 A JP H114020A JP 4070798 A JP4070798 A JP 4070798A JP 4070798 A JP4070798 A JP 4070798A JP H114020 A JPH114020 A JP H114020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- emitting device
- semiconductor light
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/832—Electrodes characterised by their material
- H10H20/833—Transparent materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
- H10H20/8162—Current-blocking structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/822—Materials of the light-emitting regions
- H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
-
- H10W72/536—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 光取り出し電極直下の電流を制限する電流ブ
ロック層の配置及び構造を改善して半導体発光素子の発
光効率を向上させる。 【解決手段】 透明電極９直下に設けられた電流ブロッ
ク層７は、Ａｌを含み発光波長以上のバンドギャップを
有する半導体層で形成されている。電流ブロック層７を
前記半導体層で形成することによりＩＴＯ膜などの酸素
を含む透明電極９を形成する過程で電流ブロック層７の
表面または表面近傍に酸化膜が形成され、電流ブロック
が有効に作用する。ボンディング用電極２０の径を電流
ブロック層７の直径より小さくして発光を有効に取り出
すことができる。更に、酸化された電流ブロック層は、
耐圧を高くしその為薄く形成することができ、透明電極
を該ブロック層上に形成する際段切れを起こし難くす
る。透明電極９とオーミック層６の間に薄いＺｎ層８を
介在させることにより密着性を良くする。
ロック層の配置及び構造を改善して半導体発光素子の発
光効率を向上させる。 【解決手段】 透明電極９直下に設けられた電流ブロッ
ク層７は、Ａｌを含み発光波長以上のバンドギャップを
有する半導体層で形成されている。電流ブロック層７を
前記半導体層で形成することによりＩＴＯ膜などの酸素
を含む透明電極９を形成する過程で電流ブロック層７の
表面または表面近傍に酸化膜が形成され、電流ブロック
が有効に作用する。ボンディング用電極２０の径を電流
ブロック層７の直径より小さくして発光を有効に取り出
すことができる。更に、酸化された電流ブロック層は、
耐圧を高くしその為薄く形成することができ、透明電極
を該ブロック層上に形成する際段切れを起こし難くす
る。透明電極９とオーミック層６の間に薄いＺｎ層８を
介在させることにより密着性を良くする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子及
びその製造方法並びに半導体発光装置に係わり、特に透
明電極を有するもの及びその製造方法に関する。
びその製造方法並びに半導体発光装置に係わり、特に透
明電極を有するもの及びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体発光素子の縦断面構造を図
２２に示す。ｎ−ＧａＡｓ基板２８の第１の主面に、Ａ
ｕＧｅからなるｎ型側電極（基板側電極、以下、ｎ電極
という）２９が形成されている。ｎ−ＧａＡｓ基板２８
の第２の主面上には半導体層が、例えば有機金属気相成
長（以下、ＭＯＣＶＤという）法等により順次積層され
ている。第２の主面の表面上に、ｎ−ＧａＡｓバッファ
層２７が成長されている。このバッファ層２７の表面上
に、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０
対からなる反射層２６が成長されている。反射層２６の
表面上には、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層（ｎ型
クラッド層）２５が形成されている。ｎ型クラッド層２
５の表面上に、Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐか
らなる活性層２４が形成されている。この活性層２４の
表面上には、ｐ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層（ｐ型
クラッド層）２３が形成されている。Ｐ型クラッド層２
３、活性層２４及びｎ型クラッド層２５で、ダブルヘテ
ロ構造による発光層３０を構成している。発光層３０の
発光面上に電流拡散層２２が形成されており、この電流
拡散層２２の上にｐ−ＧａＡｓからなるオーミックコン
タクト層２１が成長されている。このオーミックコンタ
クト層２１の上にＡｕからなるｐ型側電極（光取り出し
電極、以下、ｐ電極という）２０が形成されている。こ
れらの半導体層は、例えばＭＯＣＶＤ法により形成され
る。
２２に示す。ｎ−ＧａＡｓ基板２８の第１の主面に、Ａ
ｕＧｅからなるｎ型側電極（基板側電極、以下、ｎ電極
という）２９が形成されている。ｎ−ＧａＡｓ基板２８
の第２の主面上には半導体層が、例えば有機金属気相成
長（以下、ＭＯＣＶＤという）法等により順次積層され
ている。第２の主面の表面上に、ｎ−ＧａＡｓバッファ
層２７が成長されている。このバッファ層２７の表面上
に、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０
対からなる反射層２６が成長されている。反射層２６の
表面上には、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層（ｎ型
クラッド層）２５が形成されている。ｎ型クラッド層２
５の表面上に、Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐか
らなる活性層２４が形成されている。この活性層２４の
表面上には、ｐ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層（ｐ型
クラッド層）２３が形成されている。Ｐ型クラッド層２
３、活性層２４及びｎ型クラッド層２５で、ダブルヘテ
ロ構造による発光層３０を構成している。発光層３０の
発光面上に電流拡散層２２が形成されており、この電流
拡散層２２の上にｐ−ＧａＡｓからなるオーミックコン
タクト層２１が成長されている。このオーミックコンタ
クト層２１の上にＡｕからなるｐ型側電極（光取り出し
電極、以下、ｐ電極という）２０が形成されている。こ
れらの半導体層は、例えばＭＯＣＶＤ法により形成され
る。
【０００３】一般に、ｐ型半導体層は抵抗率が高い。よ
って、電流注入用のｐ電極２０と活性層２４とが近傍に
位置する場合、すなわち電流拡散層２２が無いような場
合には、電流が広がり難くくｐ電極２０直下及びこの電
極近傍が発光し易くなる。この結果、発光効率は極端に
低下する。
って、電流注入用のｐ電極２０と活性層２４とが近傍に
位置する場合、すなわち電流拡散層２２が無いような場
合には、電流が広がり難くくｐ電極２０直下及びこの電
極近傍が発光し易くなる。この結果、発光効率は極端に
低下する。
【０００４】また、電流が集中すると順方向電圧も高く
なる。そこで、電流の広がりをよくするため、抵抗が比
較的低くかつ発光波長に対して吸収の少ない電流拡散層
２２が設けられる場合が多い。さらに、ｐ電極２０直下
での発光を無くすために、ダブルヘテロ構造と電流拡散
層との間に、電流を遮断する電流ブロック層を設けた、
２回成長が必要な発光素子も提案されている。この電流
ブロック層の表面は、再成長する面となるので、酸化な
どの問題が無いように一般にＡｌを含まない層で形成さ
れる。
なる。そこで、電流の広がりをよくするため、抵抗が比
較的低くかつ発光波長に対して吸収の少ない電流拡散層
２２が設けられる場合が多い。さらに、ｐ電極２０直下
での発光を無くすために、ダブルヘテロ構造と電流拡散
層との間に、電流を遮断する電流ブロック層を設けた、
２回成長が必要な発光素子も提案されている。この電流
ブロック層の表面は、再成長する面となるので、酸化な
どの問題が無いように一般にＡｌを含まない層で形成さ
れる。
【０００５】Ａｌを含まない電流ブロック層としては、
ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ
等がある。例えぱ、ＩｎＧａＡｌＰ系半導体発光素子に
おいては、最表面に形成された多層膜としてＧａＡｓが
用いられる。ＧａＡｓは、ＩｎＧａＡｌＰ系半導体発光
素子においては発光波長に対して透明では無いので薄く
形成されるが、吸収が起こり、電流ブロック下部周辺近
傍で発光する光が有効に取り出せずに発光効率の低下を
招く。
ＧａＡｓ、ＧａＡｓＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ
等がある。例えぱ、ＩｎＧａＡｌＰ系半導体発光素子に
おいては、最表面に形成された多層膜としてＧａＡｓが
用いられる。ＧａＡｓは、ＩｎＧａＡｌＰ系半導体発光
素子においては発光波長に対して透明では無いので薄く
形成されるが、吸収が起こり、電流ブロック下部周辺近
傍で発光する光が有効に取り出せずに発光効率の低下を
招く。
【０００６】また、電流拡散層としては、ＧａＡｌＡｓ
層が使用されているがキャリア濃度として２Ｅ１８ｃｍ
-3程度であり、抵抗率も７Ｅ−２Ｑｃｍと高いのでｐ電
極より注入された電流の広がりが充分ではなく発光が全
面に広がらない。そのため、とくに緑色ＩｎＧａＡｌＰ
系半導体発光素子は、発光しない素子周辺部は発光した
光の吸収帯となり、横方向、すなわち活性層と平行な方
向の出射口に長波長にずれて発光が観測されるようにな
る。そのためこの半導体発光素子は、横からの発光がレ
ンズを通して出てこないようにフレームの反射板の無い
ものにマウントされていた。したがって、横方向の光が
有効に使用できず発光効率が低くなってしまう欠点があ
った。
層が使用されているがキャリア濃度として２Ｅ１８ｃｍ
-3程度であり、抵抗率も７Ｅ−２Ｑｃｍと高いのでｐ電
極より注入された電流の広がりが充分ではなく発光が全
面に広がらない。そのため、とくに緑色ＩｎＧａＡｌＰ
系半導体発光素子は、発光しない素子周辺部は発光した
光の吸収帯となり、横方向、すなわち活性層と平行な方
向の出射口に長波長にずれて発光が観測されるようにな
る。そのためこの半導体発光素子は、横からの発光がレ
ンズを通して出てこないようにフレームの反射板の無い
ものにマウントされていた。したがって、横方向の光が
有効に使用できず発光効率が低くなってしまう欠点があ
った。
【０００７】また、従来ＩｎＧａＡｌＰ系半導体を用い
た発光ダイオード（ＬＥＤ）の活性層には、故意に不純
物をドープせず、その結果、活性層は、キャリア密度が
１Ｅ１６ｃｍ-3程度のｎ型であった。従って、ＬＥＤの
構造は、ｎ−ｎ‐−ｐのダブルヘテロ構造であった（図
２２参照）。この場合、この図２２に示されているよう
に活性層に注入される少数キャリアは、電子３１ではな
くホール３２である。そしてＬＥＤの発光効率は少数キ
ャリア寿命（ライフタイム）に依存する。活性層内で非
発光再結合してしまう確率が少なく、つまり、ライフタ
イムが長い程、ＬＥＤの発光効率は向上するが、この場
合の少数キャリアはホールであり、ホールのライフタイ
ムは一般に短いため発光効率向上に限界があった。
た発光ダイオード（ＬＥＤ）の活性層には、故意に不純
物をドープせず、その結果、活性層は、キャリア密度が
１Ｅ１６ｃｍ-3程度のｎ型であった。従って、ＬＥＤの
構造は、ｎ−ｎ‐−ｐのダブルヘテロ構造であった（図
２２参照）。この場合、この図２２に示されているよう
に活性層に注入される少数キャリアは、電子３１ではな
くホール３２である。そしてＬＥＤの発光効率は少数キ
ャリア寿命（ライフタイム）に依存する。活性層内で非
発光再結合してしまう確率が少なく、つまり、ライフタ
イムが長い程、ＬＥＤの発光効率は向上するが、この場
合の少数キャリアはホールであり、ホールのライフタイ
ムは一般に短いため発光効率向上に限界があった。
【０００８】また、従来の半導体発光素子には、図２４
に示されるように透明電極と電流ブロック層とを有する
ものもあった。この発光素子では、ｎ−ＧａＡｓ基板２
０１の第１の主面にＡｕＧｅから成るｎ電極２０２が形
成され、第２の主面には有機金属気相成長法により複数
の半導体層が積層されている。
に示されるように透明電極と電流ブロック層とを有する
ものもあった。この発光素子では、ｎ−ＧａＡｓ基板２
０１の第１の主面にＡｕＧｅから成るｎ電極２０２が形
成され、第２の主面には有機金属気相成長法により複数
の半導体層が積層されている。
【０００９】基板２０１の第２の主面の表面上に、ｎ−
ＧａＡｓバッファ層２０３が形成され、さらに順に、ｎ
−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ反射層２０４、ｎ
−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層２０５、Ｉｎ0.5 （Ｇ
ａ0.55Ａｌ0.45）0.5 Ｐから成る活性層２０６、ｐ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐクラッド層２０７が形成されている。
ここで、ｎ−クラッド層２０５、活性層２０６及びｐ−
クラッド層２０７により、ダブルヘテロ層２００が構成
されている。
ＧａＡｓバッファ層２０３が形成され、さらに順に、ｎ
−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ反射層２０４、ｎ
−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層２０５、Ｉｎ0.5 （Ｇ
ａ0.55Ａｌ0.45）0.5 Ｐから成る活性層２０６、ｐ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐクラッド層２０７が形成されている。
ここで、ｎ−クラッド層２０５、活性層２０６及びｐ−
クラッド層２０７により、ダブルヘテロ層２００が構成
されている。
【００１０】このダブルヘテロ層２００の上面に、ｐ−
Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散層２０８、ｐ−ＧａＡｓ
オーミックコンタクト層２０９が順に形成されており、
コンタクト層２０９の表面上にはＡｕＺｎから成るｐ電
極２１０が形成されている。このように、従来の素子で
は電流拡散層２０８としてＧａＡｌＡｓ系半導体を用い
ている。しかし、この層２０８の抵抗率が高く、十分な
電流の広がりを得ることはできなかった。このため、ｐ
電極２１０への電流の集中が起こり、発熱が生じて内部
量子効率が低下したり、ｐ電極２１０が光を吸収して光
取り出し効率の低下を招くなどの問題があった。
Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散層２０８、ｐ−ＧａＡｓ
オーミックコンタクト層２０９が順に形成されており、
コンタクト層２０９の表面上にはＡｕＺｎから成るｐ電
極２１０が形成されている。このように、従来の素子で
は電流拡散層２０８としてＧａＡｌＡｓ系半導体を用い
ている。しかし、この層２０８の抵抗率が高く、十分な
電流の広がりを得ることはできなかった。このため、ｐ
電極２１０への電流の集中が起こり、発熱が生じて内部
量子効率が低下したり、ｐ電極２１０が光を吸収して光
取り出し効率の低下を招くなどの問題があった。
【００１１】
【発明が解決しようとする課題】上述のように、図２２
に示された従来の発光素子には発光効率が低いという問
題があった。また、図２４に示された従来の発光素子に
は、内部量子効率及び光取り出し効率が低いという問題
があった。
に示された従来の発光素子には発光効率が低いという問
題があった。また、図２４に示された従来の発光素子に
は、内部量子効率及び光取り出し効率が低いという問題
があった。
【００１２】本発明は上記事情に鑑みてなされたもの
で、発光効率、あるいは内部量子効率及び光取り出し効
率が高い半導体発光素子及びその製造方法、並びに半導
体発光装置を提供することを目的とする。
で、発光効率、あるいは内部量子効率及び光取り出し効
率が高い半導体発光素子及びその製造方法、並びに半導
体発光装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、発光面全面に
酸素を含む透明電極を設けた半導体発光素子において、
透明電極直下に設けられた電流ブロック層は、アルミニ
ウム（Ａｌ）を含み発光波長以上のバンドギャップを有
する半導体層で形成されていることを特徴としている。
酸素を含む透明電極を設けた半導体発光素子において、
透明電極直下に設けられた電流ブロック層は、アルミニ
ウム（Ａｌ）を含み発光波長以上のバンドギャップを有
する半導体層で形成されていることを特徴としている。
【００１４】電流ブロック層をＡｌを含む発光波長以上
のバンドギャップを有する半導体層で形成することによ
り酸素を含む透明電極を形成する過程で電流ブロック層
の表面または表面近傍に酸化層が形成され、電流ブロッ
クが有効に作用する。
のバンドギャップを有する半導体層で形成することによ
り酸素を含む透明電極を形成する過程で電流ブロック層
の表面または表面近傍に酸化層が形成され、電流ブロッ
クが有効に作用する。
【００１５】また本発明は、ボンディング用電極径を電
流ブロック層の直径より小さくしておくことを特徴とす
る。
流ブロック層の直径より小さくしておくことを特徴とす
る。
【００１６】電流ブロック層近傍の内側に回り込んだ電
流による発光は、この電極径を電流ブロック層より小さ
くしておくことにより、電流ブロック層は発光に対して
透明であるため、発光を有効に取り出すことができる。
更に、酸化された電流ブロック層は、同等の厚みの半導
体層よりも耐圧が高く、その為薄く形成することがで
き、透明電極を該ブロック層上に形成する際段切れを起
こし難くする。
流による発光は、この電極径を電流ブロック層より小さ
くしておくことにより、電流ブロック層は発光に対して
透明であるため、発光を有効に取り出すことができる。
更に、酸化された電流ブロック層は、同等の厚みの半導
体層よりも耐圧が高く、その為薄く形成することがで
き、透明電極を該ブロック層上に形成する際段切れを起
こし難くする。
【００１７】さらに本発明は、透明電極とオーミック層
の間に薄いＺｎ層もしくはＡｕを含むＺｎ層を介在させ
ることを特徴とする。
の間に薄いＺｎ層もしくはＡｕを含むＺｎ層を介在させ
ることを特徴とする。
【００１８】薄いＺｎ層もしくはＡｕを含むＺｎ層を介
在させることにより密着性を良くすることができる。ま
た、素子化プロセスでの加熱工程等で電流ブロック層に
Ｚｎが拡散され、電流ブロック層が有効に働かなくなる
場合があるが、酸化したＡｌを含む半導体層が設けられ
ていることによリＺｎが拡散され難くするので電流ブロ
ックが有効に作用する。さらに、透明電極を形成するこ
とにより反射板のあるフレームにマウントすることが可
能になり、発光の取り出し効率が高くなる。
在させることにより密着性を良くすることができる。ま
た、素子化プロセスでの加熱工程等で電流ブロック層に
Ｚｎが拡散され、電流ブロック層が有効に働かなくなる
場合があるが、酸化したＡｌを含む半導体層が設けられ
ていることによリＺｎが拡散され難くするので電流ブロ
ックが有効に作用する。さらに、透明電極を形成するこ
とにより反射板のあるフレームにマウントすることが可
能になり、発光の取り出し効率が高くなる。
【００１９】また、本発明のＡｌを含む電流ブロック層
を有し、透明電極とオーミックコンタクト層との間にＺ
ｎ層を有するＩｎＧａＡｌＰを活性層材料とする半導体
発光素子において、活性層に亜鉛（Ｚｎ）、カドミウム
（Ｃｄ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）
又は炭素（Ｃ）を添加し、活性層をキャリア濃度５Ｅ１
６ｃｍ-3から２Ｅ１７ｃｍ-3程度のｐ型半導体を用いる
ことを特徴とする。
を有し、透明電極とオーミックコンタクト層との間にＺ
ｎ層を有するＩｎＧａＡｌＰを活性層材料とする半導体
発光素子において、活性層に亜鉛（Ｚｎ）、カドミウム
（Ｃｄ）、ベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）
又は炭素（Ｃ）を添加し、活性層をキャリア濃度５Ｅ１
６ｃｍ-3から２Ｅ１７ｃｍ-3程度のｐ型半導体を用いる
ことを特徴とする。
【００２０】活性層にｐ型半導体を用いることにより発
光効率を著しく向上させた緑、黄緑、黄、橙、赤、各色
の発光ダイオードが得られる。
光効率を著しく向上させた緑、黄緑、黄、橙、赤、各色
の発光ダイオードが得られる。
【００２１】あるいは、本発明の半導体発光素子は、半
導体基板と、半導体基板上に形成され、クラッド層と活
性層とを含みｐｎ接合部が存在するダブルヘテロ構造の
発光層と、発光層上に形成された電流ブロック層と、電
流ブロック層上に形成された透明電極とを備え、活性層
と電流ブロック層との距離が０．３μｍから３．０μｍ
の範囲にあることを特徴としている。
導体基板と、半導体基板上に形成され、クラッド層と活
性層とを含みｐｎ接合部が存在するダブルヘテロ構造の
発光層と、発光層上に形成された電流ブロック層と、電
流ブロック層上に形成された透明電極とを備え、活性層
と電流ブロック層との距離が０．３μｍから３．０μｍ
の範囲にあることを特徴としている。
【００２２】このように、活性層と電流ブロック層との
距離が０．３μｍから３．０μｍの範囲にあることによ
り、電流ブロック層が電流の集中をより有効に抑制する
ことができる。
距離が０．３μｍから３．０μｍの範囲にあることによ
り、電流ブロック層が電流の集中をより有効に抑制する
ことができる。
【００２３】ここで、発光層と電流ブロック層との間に
は、発光層とは結晶構造が異なる電流拡散層が形成され
ていることが望ましい。
は、発光層とは結晶構造が異なる電流拡散層が形成され
ていることが望ましい。
【００２４】本発明の半導体発光素子は、半導体基板
と、半導体基板上に形成され、クラッド層と活性層とを
含みｐｎ接合部が存在するダブルヘテロ構造の発光層
と、発光層上の少なくとも一部に形成された電流ブロッ
ク層と、発光層及び電流ブロック層上に形成された電流
拡散層と、電流ブロック層上に形成された透明電極とを
備え、活性層と電流ブロック層との距離が０．３μｍか
ら３．０μｍの範囲にあることを特徴とする。このよう
に、電流ブロック層の上面に電流拡散層が設けられてい
てもよい。
と、半導体基板上に形成され、クラッド層と活性層とを
含みｐｎ接合部が存在するダブルヘテロ構造の発光層
と、発光層上の少なくとも一部に形成された電流ブロッ
ク層と、発光層及び電流ブロック層上に形成された電流
拡散層と、電流ブロック層上に形成された透明電極とを
備え、活性層と電流ブロック層との距離が０．３μｍか
ら３．０μｍの範囲にあることを特徴とする。このよう
に、電流ブロック層の上面に電流拡散層が設けられてい
てもよい。
【００２５】半導体発光素子の厚さが１５０μｍ以下で
ある場合には、ブレイキングによって容易にウェーハか
ら素子を分離することが可能である。
ある場合には、ブレイキングによって容易にウェーハか
ら素子を分離することが可能である。
【００２６】また、本発明によれば半導体発光素子のチ
ップサイズを２５０μｍ以下としても高い発光効率を得
ることができる。
ップサイズを２５０μｍ以下としても高い発光効率を得
ることができる。
【００２７】透明電極の端部が半導体発光素子のチップ
端部よりも内側に位置する場合には、発光層と透明電極
との距離が増加し、塵埃の付着等が原因となって発生す
る静電破壊から素子を保護することが可能である。
端部よりも内側に位置する場合には、発光層と透明電極
との距離が増加し、塵埃の付着等が原因となって発生す
る静電破壊から素子を保護することが可能である。
【００２８】ここで、透明電極の形状は円形又は多角形
であってもよい。
であってもよい。
【００２９】このような半導体発光素子は、半導体基板
の一方の主面上に、ｐｎ接合部が存在するようにクラッ
ド層と活性層とを含むダブルヘテロ構造の発光層を成長
させる工程と、活性層との距離が０．３μｍから３．０
μｍの範囲になるように、発光層上に電流ブロック層を
形成する工程と、電流ブロック層上に透明電極を形成す
る工程とを備えた製造方法により製造することができ
る。
の一方の主面上に、ｐｎ接合部が存在するようにクラッ
ド層と活性層とを含むダブルヘテロ構造の発光層を成長
させる工程と、活性層との距離が０．３μｍから３．０
μｍの範囲になるように、発光層上に電流ブロック層を
形成する工程と、電流ブロック層上に透明電極を形成す
る工程とを備えた製造方法により製造することができ
る。
【００３０】ここで、発光層と電流ブロック層との間
に、発光層とは結晶構造が異なる電流拡散層を形成する
工程をさらに備えてもよい。
に、発光層とは結晶構造が異なる電流拡散層を形成する
工程をさらに備えてもよい。
【００３１】
【発明の実施の形態】以下、本発明のー実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３２】先ず、第１〜第６の実施の形態は発光効率
を向上させることを目的としたものである。本発明の第
１の実施の形態による半導体発光素子は、図１及び図２
に示されるような構成を備えている。ここで、図１は半
導体発光素子の縦断面を示し、図２は半導体発光素子の
平面図に対応し、図１は図２におけるＡ−Ａ線に沿う縦
断面図に相当する。
を向上させることを目的としたものである。本発明の第
１の実施の形態による半導体発光素子は、図１及び図２
に示されるような構成を備えている。ここで、図１は半
導体発光素子の縦断面を示し、図２は半導体発光素子の
平面図に対応し、図１は図２におけるＡ−Ａ線に沿う縦
断面図に相当する。
【００３３】厚さ約２５０μｍのｎ−ＧａＡｓ基板１０
表面上に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層
１、厚さ合計０．７６μｍのｎ−ＧａＡｓ／ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層２、厚さ
０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層３、厚
さ１．０μｍのＺｎをドープしたＩｎ0.5 （Ｇａ0.55Ａ
ｌ0. 45）0.5 Ｐ活性層４、厚さ１．０μｍのｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層５、厚さ０．０１μｍのｐ−
ＧａＡｓオーミックコンタクト層６、厚さ０．０１μｍ
〜０．２μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐの電流ブロック
層７を順次ＭＯＣＶＤ法などにより成長させる。この
後、通電領域に相当する電流ブロック層７に対し、フォ
トレジスト工程を経て、熱燐酸又は熱硫酸によりｐ−Ｇ
ａＡｓオーミックコンタクト層６まで選択的に除去し、
直径約１１０μｍの電流ブロック層７を基板１０のほぼ
中央に位置するように成形する。続いて、フォトレジス
トを除去して、水洗後乾燥する。
表面上に、厚さ０．５μｍのｎ−ＧａＡｓバッファ層
１、厚さ合計０．７６μｍのｎ−ＧａＡｓ／ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層２、厚さ
０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層３、厚
さ１．０μｍのＺｎをドープしたＩｎ0.5 （Ｇａ0.55Ａ
ｌ0. 45）0.5 Ｐ活性層４、厚さ１．０μｍのｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層５、厚さ０．０１μｍのｐ−
ＧａＡｓオーミックコンタクト層６、厚さ０．０１μｍ
〜０．２μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐの電流ブロック
層７を順次ＭＯＣＶＤ法などにより成長させる。この
後、通電領域に相当する電流ブロック層７に対し、フォ
トレジスト工程を経て、熱燐酸又は熱硫酸によりｐ−Ｇ
ａＡｓオーミックコンタクト層６まで選択的に除去し、
直径約１１０μｍの電流ブロック層７を基板１０のほぼ
中央に位置するように成形する。続いて、フォトレジス
トを除去して、水洗後乾燥する。
【００３４】次に、電流ブロック層７を含むＧａＡｓオ
ーミックコンタクト層６の表面全体にＡｕＺｎ金属を用
いて厚さ１〜４ｎｍのＺｎ層８を蒸着し、続いて約１Ｅ
−３ｔｏｒｒの真空中でＡｒと酸素を圧力比１００：１
の混合ガスを導入し、１５０℃〜２００℃に加熱しなが
ら酸化インジュウム（Ｉｎ２Ｏ３）一酸化錫（Ｓｎ
Ｏ２）膜（以下、ＩＴＯ膜という）９をスパッタリング
装置で約１００ｎｍ堆積させる。さらに、ｎ−ＧａＡｓ
基板１０側にＡｕＧｅ電極２９を２００ｎｍ、ＩＴＯ膜
９上にＡｕ膜を約１．２μｍ形成した後、Ａｒ中約４３
０℃で１５分程度熱処理を行う。この後、電流ブロック
層７より１周り小さい径、直径約１００μｍにＡｕ膜を
バターニングしてボンディング用ｐ電極２０を形成す
る。続いて、ダイヤモンド針を用いたスクライブ装置に
より、裏面から１５０μｍ角にけがき、ブレイキングを
行い基板を半導体発光素子（ペレット）毎に切断分離す
る。
ーミックコンタクト層６の表面全体にＡｕＺｎ金属を用
いて厚さ１〜４ｎｍのＺｎ層８を蒸着し、続いて約１Ｅ
−３ｔｏｒｒの真空中でＡｒと酸素を圧力比１００：１
の混合ガスを導入し、１５０℃〜２００℃に加熱しなが
ら酸化インジュウム（Ｉｎ２Ｏ３）一酸化錫（Ｓｎ
Ｏ２）膜（以下、ＩＴＯ膜という）９をスパッタリング
装置で約１００ｎｍ堆積させる。さらに、ｎ−ＧａＡｓ
基板１０側にＡｕＧｅ電極２９を２００ｎｍ、ＩＴＯ膜
９上にＡｕ膜を約１．２μｍ形成した後、Ａｒ中約４３
０℃で１５分程度熱処理を行う。この後、電流ブロック
層７より１周り小さい径、直径約１００μｍにＡｕ膜を
バターニングしてボンディング用ｐ電極２０を形成す
る。続いて、ダイヤモンド針を用いたスクライブ装置に
より、裏面から１５０μｍ角にけがき、ブレイキングを
行い基板を半導体発光素子（ペレット）毎に切断分離す
る。
【００３５】ｐ電極２０には、電源に接続される外部端
子（図示せず）に繋がるボンディングワイヤ１１が接続
される。発光層３０は、ｎ型クラッド層３、活性層４及
びｐ型クラッド層５により構成される。ｐ電極２０は、
電流ブロック層７のほぼ中央に配置され、両者の直径差
ｄは、電流ブロック層７から活性層４までの距離ｘのほ
ぼ１０倍以上である（ｄ≧１０ｘ）。
子（図示せず）に繋がるボンディングワイヤ１１が接続
される。発光層３０は、ｎ型クラッド層３、活性層４及
びｐ型クラッド層５により構成される。ｐ電極２０は、
電流ブロック層７のほぼ中央に配置され、両者の直径差
ｄは、電流ブロック層７から活性層４までの距離ｘのほ
ぼ１０倍以上である（ｄ≧１０ｘ）。
【００３６】以上のような工程を経て製造される緑色半
導体発光素子は、Ａｌを含まない電流ブロック層を用い
た素子比較し、透明電極との密着性が向上する。Ａｌを
含まない電流ブロック層では、電極プロセス等での熱処
理によりブロック層としての作用が失われてしまうこと
があった。これに対し、Ａｌを含む電流ブロック層で
は、熱処理を行った後においても電流ブロック層の耐電
圧の低下は生じない。
導体発光素子は、Ａｌを含まない電流ブロック層を用い
た素子比較し、透明電極との密着性が向上する。Ａｌを
含まない電流ブロック層では、電極プロセス等での熱処
理によりブロック層としての作用が失われてしまうこと
があった。これに対し、Ａｌを含む電流ブロック層で
は、熱処理を行った後においても電流ブロック層の耐電
圧の低下は生じない。
【００３７】また、Ｚｎ層を介在させることによリＧａ
Ａｓコンタクト層とＩＴＯ膜との密着性及びＡ１を含む
電流ブロック層とＩＴＯ膜との密着性がさらに向上す
る。このため、表面からスクライブによるけがきを行う
場合のチッピング、ブレイキングする際の割れ、剥がれ
が大幅に改善され、スクライブで素子を形成することが
可能である。
Ａｓコンタクト層とＩＴＯ膜との密着性及びＡ１を含む
電流ブロック層とＩＴＯ膜との密着性がさらに向上す
る。このため、表面からスクライブによるけがきを行う
場合のチッピング、ブレイキングする際の割れ、剥がれ
が大幅に改善され、スクライブで素子を形成することが
可能である。
【００３８】なお、Ｚｎ層の厚みは厚いほうが密着性は
高くなる傾向があったが、光の吸収が指数関数的に大き
くなることから約５ｎｍが発光効率を落とさない厚さの
限度であり、これより厚いと発光効率が著しく低下す
る。また、透明電極を形成する構造としたため、電流拡
散層を無くすことが可能となり、成長層が大幅に薄くな
ったことからブレイキングの歩留まりが大幅に向上す
る。
高くなる傾向があったが、光の吸収が指数関数的に大き
くなることから約５ｎｍが発光効率を落とさない厚さの
限度であり、これより厚いと発光効率が著しく低下す
る。また、透明電極を形成する構造としたため、電流拡
散層を無くすことが可能となり、成長層が大幅に薄くな
ったことからブレイキングの歩留まりが大幅に向上す
る。
【００３９】さらに、ブロック層を発光に対して透明な
構造とし、ボンディング用ｐ電極の直径とブロック層の
直径差を表面から発光層迄の距離の３倍以上の差が出来
るよう電極径を小さく設定している。これにより、ブロ
ック周辺下部に廻り込んだ電流による発光を有効に取り
出すことが可能である。電流ブロック層の表面を二次イ
オン質量分析計により分析した結果、ＩＴＯなどの酸素
を含む透明電極を形成することにより、強固な酸化アル
ミニウム膜が形成され、ブロック層として有効に作用す
る。密着性を向上させるためのＺｎの拡散、及び発光効
率を向上させるために活性層にドープしたＺｎの拡散に
より、電流ブロック層の機能が低下することはない。活
性層にドープするＺｎの量は、６Ｅ１７以上でもブロッ
ク層の機能の低下はないが、半導体発光素子の発光効率
及び信頼性の点では好ましくない。また、５０ｍＡの高
電流密度信頼性試験を行ったところ、充分に電流ブロッ
ク層として機能することが分かった。
構造とし、ボンディング用ｐ電極の直径とブロック層の
直径差を表面から発光層迄の距離の３倍以上の差が出来
るよう電極径を小さく設定している。これにより、ブロ
ック周辺下部に廻り込んだ電流による発光を有効に取り
出すことが可能である。電流ブロック層の表面を二次イ
オン質量分析計により分析した結果、ＩＴＯなどの酸素
を含む透明電極を形成することにより、強固な酸化アル
ミニウム膜が形成され、ブロック層として有効に作用す
る。密着性を向上させるためのＺｎの拡散、及び発光効
率を向上させるために活性層にドープしたＺｎの拡散に
より、電流ブロック層の機能が低下することはない。活
性層にドープするＺｎの量は、６Ｅ１７以上でもブロッ
ク層の機能の低下はないが、半導体発光素子の発光効率
及び信頼性の点では好ましくない。また、５０ｍＡの高
電流密度信頼性試験を行ったところ、充分に電流ブロッ
ク層として機能することが分かった。
【００４０】本実施の形態では、Ｚｎ薄膜層の形成は抵
抗加熱による蒸着で行っている。しかし、透明電極形成
用スバッタリング装置で連続的に形成することで、素子
表面と透明電極との密着性を向上させることも可能であ
る。また、上記実施の形態では、ボンディング用電極の
形成において、Ａｕにエッチングを行っている。しか
し、リフトオフ等の方法で作成することにより、電流ブ
ロック層の直径とｐ電極の直径との関係を向上させるこ
ともできる。
抗加熱による蒸着で行っている。しかし、透明電極形成
用スバッタリング装置で連続的に形成することで、素子
表面と透明電極との密着性を向上させることも可能であ
る。また、上記実施の形態では、ボンディング用電極の
形成において、Ａｕにエッチングを行っている。しか
し、リフトオフ等の方法で作成することにより、電流ブ
ロック層の直径とｐ電極の直径との関係を向上させるこ
ともできる。
【００４１】本実施の形態により得られた素子の横方
向、すなわち活性層と平行方向の発光を観測した結果、
表面即ち活性層に垂直な方向に出射される発光波長と同
じであった。この素子を、反射板のあるフレームにマウ
ントボンディングしたところ、従来の発光出力の１３０
％のものが得られた。
向、すなわち活性層と平行方向の発光を観測した結果、
表面即ち活性層に垂直な方向に出射される発光波長と同
じであった。この素子を、反射板のあるフレームにマウ
ントボンディングしたところ、従来の発光出力の１３０
％のものが得られた。
【００４２】次に、図３乃至図５を参照して第２の実施
例を説明する。
例を説明する。
【００４３】図３に半導体発光素子の断面を示し、図４
に、この半導体発光素子の活性層のキャリア密度の発光
効率依存性を示す。ここで、図４における縦軸が発光効
率（％）、横軸が活性層のキャリア密度である。図５
は、図３の半導体発光素子発光層のバンドギャプを示
す。厚さ２５０μｍのｎ−ＧａＡｓ基板１上に、厚さ
０．５μｍのｎ−ＧａＡｓバッファ層１、厚さ０．６μ
ｍのｎ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層３、厚さ０．６
μｍのｐ−−Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層
１２、厚さ０．６μｍのｐ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッ
ド層５、厚さ０．０１μｍのｐ−ＧａＡｓオーミックコ
ンタクト層６、厚さ０．０１μｍ〜０．２μｍのｎ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐの電流ブロック層７を順次ＭＯＣＶＤ
法などにより成長させた後、電流ブロック層を直径約１
１１μｍの電流ブロック層７を基板１０のほぼ中央に位
置するように成形した。次に、電流ブロック層７を含む
ＧａＡｓオーミックコンタクト層６の表面全体にＡｕＺ
ｎ金属を用いて厚さ１−４ｎｍのＺｎ層８を蒸着し、続
いて約１Ｅ−３ｔｏｒｒの真空中でＡｒと酸素を圧力比
１００：１の混合ガスを導入し、１５０℃〜２００℃に
加熱しながらＩＴＯ膜９をスバッタリング装置で約１０
０ｎｍ堆積させた。
に、この半導体発光素子の活性層のキャリア密度の発光
効率依存性を示す。ここで、図４における縦軸が発光効
率（％）、横軸が活性層のキャリア密度である。図５
は、図３の半導体発光素子発光層のバンドギャプを示
す。厚さ２５０μｍのｎ−ＧａＡｓ基板１上に、厚さ
０．５μｍのｎ−ＧａＡｓバッファ層１、厚さ０．６μ
ｍのｎ−Ｉｎ0.5 Ａｌ0.5Ｐクラッド層３、厚さ０．６
μｍのｐ−−Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層
１２、厚さ０．６μｍのｐ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッ
ド層５、厚さ０．０１μｍのｐ−ＧａＡｓオーミックコ
ンタクト層６、厚さ０．０１μｍ〜０．２μｍのｎ−Ｉ
ｎ0.5 Ａｌ0.5 Ｐの電流ブロック層７を順次ＭＯＣＶＤ
法などにより成長させた後、電流ブロック層を直径約１
１１μｍの電流ブロック層７を基板１０のほぼ中央に位
置するように成形した。次に、電流ブロック層７を含む
ＧａＡｓオーミックコンタクト層６の表面全体にＡｕＺ
ｎ金属を用いて厚さ１−４ｎｍのＺｎ層８を蒸着し、続
いて約１Ｅ−３ｔｏｒｒの真空中でＡｒと酸素を圧力比
１００：１の混合ガスを導入し、１５０℃〜２００℃に
加熱しながらＩＴＯ膜９をスバッタリング装置で約１０
０ｎｍ堆積させた。
【００４４】次に、ｎ−ＧａＡｓ基板１０側にＡｕＧｅ
電極２９を２００ｎｍ、ＩＴＯ膜９上にＡｕ膜を約１．
２μｍ堆積させた後、Ａｒ中約４３０℃で１５分程度熱
処理を行った。次に、電流ブロック層７より１まわり小
さい径、直径約１００μｍにＡｕ膜をパターニングして
ボンディング用ｐ電極２０を形成した。続いて、ダイヤ
モンド針を用いたスクライブ装置により、裏面から１５
０μｍ角にけがき、ブレイキングを行い基板を半導体発
光素子（ペレット）毎に切断分離した。ｐ電極２０に
は、電源に接続される外部端子（図示せず）に繋がるボ
ンディングワイヤ（図示せず）が接続される。ｎ型クラ
ッド層３、活性層１２及びｐ型クラッド層５は、発光層
３０を構成する。ｐ電極２０は、電流ブロック層７のほ
ぼ中央に配置され、両者の直径差は、電流を有効に利用
するために電流ブロック層７から活性層４までの距離の
ほぼ３倍以上に相当する。
電極２９を２００ｎｍ、ＩＴＯ膜９上にＡｕ膜を約１．
２μｍ堆積させた後、Ａｒ中約４３０℃で１５分程度熱
処理を行った。次に、電流ブロック層７より１まわり小
さい径、直径約１００μｍにＡｕ膜をパターニングして
ボンディング用ｐ電極２０を形成した。続いて、ダイヤ
モンド針を用いたスクライブ装置により、裏面から１５
０μｍ角にけがき、ブレイキングを行い基板を半導体発
光素子（ペレット）毎に切断分離した。ｐ電極２０に
は、電源に接続される外部端子（図示せず）に繋がるボ
ンディングワイヤ（図示せず）が接続される。ｎ型クラ
ッド層３、活性層１２及びｐ型クラッド層５は、発光層
３０を構成する。ｐ電極２０は、電流ブロック層７のほ
ぼ中央に配置され、両者の直径差は、電流を有効に利用
するために電流ブロック層７から活性層４までの距離の
ほぼ３倍以上に相当する。
【００４５】以上のように、これらの半導体層は全てＭ
ＯＣＶＤ法により形成される。原料は、ＴＭＧ、ＴＭ
Ｉ、ＴＭＡなどの有機金属やＡｓＨ3 、ＰＨ3 などの水
素化物ガスを用いる。また、ｎ型半導体層には不純物と
してＳｉ（シリコン）、ｐ型の層にはＺｎ（亜鉛）をド
ープする。原料はそれぞれ、シラン及びＤＭＺを用い
る。結晶成長の温度は、約７００℃である。
ＯＣＶＤ法により形成される。原料は、ＴＭＧ、ＴＭ
Ｉ、ＴＭＡなどの有機金属やＡｓＨ3 、ＰＨ3 などの水
素化物ガスを用いる。また、ｎ型半導体層には不純物と
してＳｉ（シリコン）、ｐ型の層にはＺｎ（亜鉛）をド
ープする。原料はそれぞれ、シラン及びＤＭＺを用い
る。結晶成長の温度は、約７００℃である。
【００４６】図４に示す様に、Ｐ−活性層１２のキャリ
ア密度は、５Ｅ１６〜２Ｅ１７ｃｍ-3の範囲が適当であ
る。活性層にドープされるｐ型不純物としては、前述し
たＺｎ以外に、Ｃｄ、Ｍｇ、Ｃ、Ｂｅなどがある。ま
た、図５に示すように、この実施例の発光層は、ｎ−ｐ
−−ｐ型のヘテロ構造であり、活性層１２に電子３１が
注入される。したがって、活性層のライフタイムが長く
なり、発光効率も向上する。
ア密度は、５Ｅ１６〜２Ｅ１７ｃｍ-3の範囲が適当であ
る。活性層にドープされるｐ型不純物としては、前述し
たＺｎ以外に、Ｃｄ、Ｍｇ、Ｃ、Ｂｅなどがある。ま
た、図５に示すように、この実施例の発光層は、ｎ−ｐ
−−ｐ型のヘテロ構造であり、活性層１２に電子３１が
注入される。したがって、活性層のライフタイムが長く
なり、発光効率も向上する。
【００４７】次に、図６を参照して第３の実施の形態に
ついて説明する。
ついて説明する。
【００４８】図６は、本発明の半導体発光素子を組み込
んだ半導体発光装置の断面図を示している。皿状反射板
１３を有するリード１４にＡｇペーストなどの導電性接
着剤１５を用いて半導体発光素子（ペレット）１００の
半導体基板側をリード１４のベッド部１６にダイボンデ
ィングした後、Ａｕ線のボンディングワイヤ１１により
ｐ電極（光取り出し電極）２０とリード１７とを電気的
に接続する。その後、エボキシ樹脂の砲弾状の樹脂封止
体１８に皿状反射板１３、リード１４の一部、導電性接
着剤１５、半導体発光素子１００、ベッド部１６、ボン
ディングワイヤ１１、リード１７の一部を封止する。こ
の樹脂封止体１８は、レンズ作用及び半導体発光素子１
０を保護する作用を持っている。
んだ半導体発光装置の断面図を示している。皿状反射板
１３を有するリード１４にＡｇペーストなどの導電性接
着剤１５を用いて半導体発光素子（ペレット）１００の
半導体基板側をリード１４のベッド部１６にダイボンデ
ィングした後、Ａｕ線のボンディングワイヤ１１により
ｐ電極（光取り出し電極）２０とリード１７とを電気的
に接続する。その後、エボキシ樹脂の砲弾状の樹脂封止
体１８に皿状反射板１３、リード１４の一部、導電性接
着剤１５、半導体発光素子１００、ベッド部１６、ボン
ディングワイヤ１１、リード１７の一部を封止する。こ
の樹脂封止体１８は、レンズ作用及び半導体発光素子１
０を保護する作用を持っている。
【００４９】図１などに示される本発明の半導体発光素
子は、素子の横方向、すなわち活性層と平行方向の発光
波長は、活性層に垂直な方向に出射される発光波長と同
じであるので、この実施の形態のように素子に反射板を
取り付けて発光を有効に取り出させるようにしたところ
従来の発光出カの１３０％のものが得られた。
子は、素子の横方向、すなわち活性層と平行方向の発光
波長は、活性層に垂直な方向に出射される発光波長と同
じであるので、この実施の形態のように素子に反射板を
取り付けて発光を有効に取り出させるようにしたところ
従来の発光出カの１３０％のものが得られた。
【００５０】次に、図７を参照して第４の実施の形態に
ついて説明する。
ついて説明する。
【００５１】図７に示された半導体基板は、図１に示さ
れた半導体発光素子を形成するものである。スクライブ
装置として、前述のＡｕＧｅ電極（ｎ電極）２９が形成
されていない領域でＡｕ電極（ｐ電極）パターンとスク
ラブラインの位置合わせができるよう赤外透過機能を付
加したものを作製して用いた。このようなスクライブ装
置を用いて、スクライブ用ダイアモンド針に１４ｇの荷
重をかけて、ＡｕＧｅ電極２９上にスクライブ（スクラ
イブライン３４）を行う。その後半導体ウェーハのスク
ライブ面と反対側の発光面側に外力を加えてペレット分
割を行った結果、形状良好なペレットを得ることができ
た。ペレット分割を行う場合は、発光面側の主面と基板
側主面に粘着シート３６、３７を張り付け、押え板３８
を粘着シート３７の下において、押え板３８が置かれて
いない領域に対向するクラッド層上でスクライブライン
３４に対して劈開面上の位置３５に粘着シート３６を介
してカッターブレード３９を合わせ力を加えてスクライ
ブライン３４からウエーハを切断する。
れた半導体発光素子を形成するものである。スクライブ
装置として、前述のＡｕＧｅ電極（ｎ電極）２９が形成
されていない領域でＡｕ電極（ｐ電極）パターンとスク
ラブラインの位置合わせができるよう赤外透過機能を付
加したものを作製して用いた。このようなスクライブ装
置を用いて、スクライブ用ダイアモンド針に１４ｇの荷
重をかけて、ＡｕＧｅ電極２９上にスクライブ（スクラ
イブライン３４）を行う。その後半導体ウェーハのスク
ライブ面と反対側の発光面側に外力を加えてペレット分
割を行った結果、形状良好なペレットを得ることができ
た。ペレット分割を行う場合は、発光面側の主面と基板
側主面に粘着シート３６、３７を張り付け、押え板３８
を粘着シート３７の下において、押え板３８が置かれて
いない領域に対向するクラッド層上でスクライブライン
３４に対して劈開面上の位置３５に粘着シート３６を介
してカッターブレード３９を合わせ力を加えてスクライ
ブライン３４からウエーハを切断する。
【００５２】さらに、発光側（ｐ電極２０を形成した
面）の仕上がり寸法精度を向上させたい場合は、ｎ電極
２９上にスクライブを行った後、ｐ型クラッド層上で、
ｎ電極２９上のスクライブライン３４に対し劈開面上の
対向する位置に、ダイアモンド針荷重５ｇでスクライブ
（副スクライブ）を行い（スクライブライン３５）、そ
の後半導体ウェーハをスクライブライン３４に外力を加
えてペレット分割を行う（外力を加え分割する方法は上
述と同じく行う）。
面）の仕上がり寸法精度を向上させたい場合は、ｎ電極
２９上にスクライブを行った後、ｐ型クラッド層上で、
ｎ電極２９上のスクライブライン３４に対し劈開面上の
対向する位置に、ダイアモンド針荷重５ｇでスクライブ
（副スクライブ）を行い（スクライブライン３５）、そ
の後半導体ウェーハをスクライブライン３４に外力を加
えてペレット分割を行う（外力を加え分割する方法は上
述と同じく行う）。
【００５３】Ｚｎ層８を介在させることによりコンタク
ト層６と透明電極（ＩＴＯ膜）９との密着性及び電流ブ
ロック層７の密着性が向上する。このため、ウェーハ表
面からスクライブによるけがきを行う場合に、チッピン
グやブレイキングの際に割れや剥がれの発生を確実に防
止することができる。
ト層６と透明電極（ＩＴＯ膜）９との密着性及び電流ブ
ロック層７の密着性が向上する。このため、ウェーハ表
面からスクライブによるけがきを行う場合に、チッピン
グやブレイキングの際に割れや剥がれの発生を確実に防
止することができる。
【００５４】よって、ペレット分割を行った場合に、発
光面側の寸法精度も良好でさらに形状が良好なペレット
を得ることが可能である。
光面側の寸法精度も良好でさらに形状が良好なペレット
を得ることが可能である。
【００５５】次に、本発明の第５の実施の形態について
説明する。
説明する。
【００５６】図８に、本実施の形態による半導体発光素
子の光取り出し側電極（ｐ電極）部分の平面の構成及び
断面構造を示す。図１に示された第１の実施の形態によ
る素子では、ｐ電極２０は、透明電極（ＩＴＯ膜）が形
成された発光面の中央部に配置されている。これに対
し、本実施の形態では、発光面の左右いずれかの片側に
配置形成されている。このように、ボンディング用電極
であるｐ電極２０が発光面の隅に形成されているので、
発光が有効に利用される。
子の光取り出し側電極（ｐ電極）部分の平面の構成及び
断面構造を示す。図１に示された第１の実施の形態によ
る素子では、ｐ電極２０は、透明電極（ＩＴＯ膜）が形
成された発光面の中央部に配置されている。これに対
し、本実施の形態では、発光面の左右いずれかの片側に
配置形成されている。このように、ボンディング用電極
であるｐ電極２０が発光面の隅に形成されているので、
発光が有効に利用される。
【００５７】Ｚｎ層を有する半導体発光素子について説
明する。図９に、この素子の断面構造を示す。厚さ約２
５０μｍのｎ−ＧａＡｓ基板１０上に、厚さ０．５μｍ
のｎ−ＧａＡｓバッファ層１、厚さｎ−ＧａＡｓ／ｎ−
Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層２、厚
さ０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３、
厚さ１．０μｍのＺｎをドープしたＩｎ0.5 （Ｇａ0.55
Ａｌ0.45）0.5 Ｐ活性層４、厚さ１．０μｍのｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層５、厚さ０．０１μｍのｐ−
ＧａＡｓオーミックコンタクト層６を順次ＭＯＣＶＤ法
などにより成長させた。
明する。図９に、この素子の断面構造を示す。厚さ約２
５０μｍのｎ−ＧａＡｓ基板１０上に、厚さ０．５μｍ
のｎ−ＧａＡｓバッファ層１、厚さｎ−ＧａＡｓ／ｎ−
Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対からなる反射層２、厚
さ０．６μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層３、
厚さ１．０μｍのＺｎをドープしたＩｎ0.5 （Ｇａ0.55
Ａｌ0.45）0.5 Ｐ活性層４、厚さ１．０μｍのｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層５、厚さ０．０１μｍのｐ−
ＧａＡｓオーミックコンタクト層６を順次ＭＯＣＶＤ法
などにより成長させた。
【００５８】続いて、ＧａＡｓオーミックコンタクト層
６の表面全体にＡｕＺｎ金属を用いて厚さ１〜４ｎｍの
Ｚｎ層８を蒸着し、続いて約１Ｅ−３ｔｏｒｒの真空中
でＡｒと酸素を圧力比１００：１の混合ガスを導入し、
１５０℃〜２００℃に加熱しながらＩＴＯ腹９をスパッ
タリング装置で約１００ｎｍ堆積させた。次に、ｎ−Ｇ
ａＡｓ基板１０側にＡｕＧｅ電極２９を２００ｎｍ、Ｉ
ＴＯ膜９上にＡｕ膜を約１．２μｍ形成した後、Ａｒ中
約４３０℃で１５分程度熱処理を行った。次に直径約１
００μｍにＡｕ膜をパターニングしてボンディング用ｐ
電極２０を形成した。続いて、ダイヤモンド針を用いた
スクライブ装置により、裏面から１５０μｍ角にけが
き、ブレイキングを行い基板（ウェーハ）を半導体発光
素子（ペレット）毎に切断分離した。ｐ電極２０には、
電源に接続される外部端子（図示せず）に繋がるボンデ
ィングワイヤ（図示せず）が接続される。ｎ型クラッド
層３活性層４及びｐ型クラッド層５は、発光層３０を構
成する。
６の表面全体にＡｕＺｎ金属を用いて厚さ１〜４ｎｍの
Ｚｎ層８を蒸着し、続いて約１Ｅ−３ｔｏｒｒの真空中
でＡｒと酸素を圧力比１００：１の混合ガスを導入し、
１５０℃〜２００℃に加熱しながらＩＴＯ腹９をスパッ
タリング装置で約１００ｎｍ堆積させた。次に、ｎ−Ｇ
ａＡｓ基板１０側にＡｕＧｅ電極２９を２００ｎｍ、Ｉ
ＴＯ膜９上にＡｕ膜を約１．２μｍ形成した後、Ａｒ中
約４３０℃で１５分程度熱処理を行った。次に直径約１
００μｍにＡｕ膜をパターニングしてボンディング用ｐ
電極２０を形成した。続いて、ダイヤモンド針を用いた
スクライブ装置により、裏面から１５０μｍ角にけが
き、ブレイキングを行い基板（ウェーハ）を半導体発光
素子（ペレット）毎に切断分離した。ｐ電極２０には、
電源に接続される外部端子（図示せず）に繋がるボンデ
ィングワイヤ（図示せず）が接続される。ｎ型クラッド
層３活性層４及びｐ型クラッド層５は、発光層３０を構
成する。
【００５９】Ｚｎ層を介在させることによリ、オーミッ
クコンタクト層とＩＴＯ膜の密着性が向上した。このた
め、表面からスクライブによるけがきを行う場合のチッ
ピング、ブレイキングする際の割れ、剥がれの発生が大
幅に減少し、スクライブで素子を形成することが可能と
なる。なお、Ｚｎ層の厚みは厚いほうが密着性は高くな
る傾向があったが、光の吸収が指数関数的に大きくなる
ことから約５ｎｍが発光効率を落とさない厚さの限度で
ありこれより厚いと発光効率が著しく低下する。
クコンタクト層とＩＴＯ膜の密着性が向上した。このた
め、表面からスクライブによるけがきを行う場合のチッ
ピング、ブレイキングする際の割れ、剥がれの発生が大
幅に減少し、スクライブで素子を形成することが可能と
なる。なお、Ｚｎ層の厚みは厚いほうが密着性は高くな
る傾向があったが、光の吸収が指数関数的に大きくなる
ことから約５ｎｍが発光効率を落とさない厚さの限度で
ありこれより厚いと発光効率が著しく低下する。
【００６０】以下に述べる本発明の第６〜第９の実施の
形態は、いずれもｐ電極下への電流の集中を防止し、内
部量子効率及び光取り出し効率の向上を目的とするもの
である。図１１に、第６の実施の形態による半導体発光
素子の平面を示し、この図１１におけるＢ−Ｂ線に沿う
縦断面を図１０に示す。基板１０１の第２の主面の表面
上には、０．５μｍのｎ−ＧａＡｓバッファ層１０３、
厚さ０．７６μｍのｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐのペア１０対から成る反射層１０４、厚さ０．６
μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１０５、厚さ
１．０μｍのＩｎ0.5 （Ｇａ0.5 Ａｌ0.45）0.5 Ｐ活性
層１０６、厚さ１．０μｍのｐ−Ｉｎ0.5Ａｌ0.5 Ｐク
ラッド層１０７、厚さ１．０μｍのｐ−Ｇａ0.2 Ａｌ
0.8 Ａｓ電流拡散層１０８、厚さ０．０１μｍのｐ−Ｇ
ａＡｓコンタクト層１０９、厚さ０．２μｍのｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐ電流ブロック層１１０を、順にＭＯＣＶ
Ｄ法により成長させていく。
形態は、いずれもｐ電極下への電流の集中を防止し、内
部量子効率及び光取り出し効率の向上を目的とするもの
である。図１１に、第６の実施の形態による半導体発光
素子の平面を示し、この図１１におけるＢ−Ｂ線に沿う
縦断面を図１０に示す。基板１０１の第２の主面の表面
上には、０．５μｍのｎ−ＧａＡｓバッファ層１０３、
厚さ０．７６μｍのｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐのペア１０対から成る反射層１０４、厚さ０．６
μｍのｎ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１０５、厚さ
１．０μｍのＩｎ0.5 （Ｇａ0.5 Ａｌ0.45）0.5 Ｐ活性
層１０６、厚さ１．０μｍのｐ−Ｉｎ0.5Ａｌ0.5 Ｐク
ラッド層１０７、厚さ１．０μｍのｐ−Ｇａ0.2 Ａｌ
0.8 Ａｓ電流拡散層１０８、厚さ０．０１μｍのｐ−Ｇ
ａＡｓコンタクト層１０９、厚さ０．２μｍのｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐ電流ブロック層１１０を、順にＭＯＣＶ
Ｄ法により成長させていく。
【００６１】さらに、通電領域に相当する電流ブロック
層１１０を、写真蝕刻技術及びエッチング技術を用いて
パターニングする。これにより、直径が１２０μｍで基
板１０１のほぼ中央に位置する電流ブロック層１１０が
形成される。電流ブロック層１１０を含むコンタクト層
１０９の表面全体に、酸化インジウム（Ｉｎ2 Ｏ3 ）−
酸化錫（ＳｎＯ2 ）（以下、ＩＴＯという）膜１１２を
膜厚約１００ｎｍで堆積させる。この膜１１２は、約１
Ｅ−３ｔｏｒｒの真空中で、Ａｒと酸素とを圧力比１０
０：１の混合ガスを導入し、基板１０１を摂氏１５０〜
２００度で加熱してスパッタリングを行うことにより堆
積する。
層１１０を、写真蝕刻技術及びエッチング技術を用いて
パターニングする。これにより、直径が１２０μｍで基
板１０１のほぼ中央に位置する電流ブロック層１１０が
形成される。電流ブロック層１１０を含むコンタクト層
１０９の表面全体に、酸化インジウム（Ｉｎ2 Ｏ3 ）−
酸化錫（ＳｎＯ2 ）（以下、ＩＴＯという）膜１１２を
膜厚約１００ｎｍで堆積させる。この膜１１２は、約１
Ｅ−３ｔｏｒｒの真空中で、Ａｒと酸素とを圧力比１０
０：１の混合ガスを導入し、基板１０１を摂氏１５０〜
２００度で加熱してスパッタリングを行うことにより堆
積する。
【００６２】ＩＴＯ膜１１２の表面上に、Ａｕ膜を１．
０μｍの膜厚で蒸着する。ウェーハの研磨を行い、ウェ
ーハの厚さが約１００μｍとなるように加工する。ｎ−
ＧａＡｓ基板１０１の第１の主面の表面上に、ＡｕＧｅ
から成るｎ電極１０２を２００ｎｍの膜厚で蒸着した
後、Ａｒの雰囲気中で約摂氏４５０度で約１０分間熱処
理を行う。電流ブロック層１１０よりも一回り小さい直
径１００μｍの大きさにＡｕをパターンし、ｐ電極１１
３を形成する。ダイヤモンド針を用いたスクライブ装置
により、半導体ウェーハの裏面から１５０μｍ角に罫書
きを行い、ブレーキングを行ってウェーハを素子毎に分
離して終了する。
０μｍの膜厚で蒸着する。ウェーハの研磨を行い、ウェ
ーハの厚さが約１００μｍとなるように加工する。ｎ−
ＧａＡｓ基板１０１の第１の主面の表面上に、ＡｕＧｅ
から成るｎ電極１０２を２００ｎｍの膜厚で蒸着した
後、Ａｒの雰囲気中で約摂氏４５０度で約１０分間熱処
理を行う。電流ブロック層１１０よりも一回り小さい直
径１００μｍの大きさにＡｕをパターンし、ｐ電極１１
３を形成する。ダイヤモンド針を用いたスクライブ装置
により、半導体ウェーハの裏面から１５０μｍ角に罫書
きを行い、ブレーキングを行ってウェーハを素子毎に分
離して終了する。
【００６３】図２０に、活性層１０６と電流ブロック層
１１０との間の距離、即ちｐ−クラッド層７及び電流拡
散層１０８の膜厚の合計値と、発光効率との関係を示
す。ＩＴＯ膜１１２が存在することにより、素子に均一
な電界が印加されて、電流がｐ電極１１３直下に集中せ
ずに均一に流れるように改善される。ＩＴＯ膜１１２を
設けずに、５〜７μｍの膜厚の電流拡散層１０８を設け
た場合と比較し、光出力が向上する。
１１０との間の距離、即ちｐ−クラッド層７及び電流拡
散層１０８の膜厚の合計値と、発光効率との関係を示
す。ＩＴＯ膜１１２が存在することにより、素子に均一
な電界が印加されて、電流がｐ電極１１３直下に集中せ
ずに均一に流れるように改善される。ＩＴＯ膜１１２を
設けずに、５〜７μｍの膜厚の電流拡散層１０８を設け
た場合と比較し、光出力が向上する。
【００６４】しかし、ここで均一な電界が素子に印加さ
れるため、電流ブロック層１１０の下部へ電流が回り込
み易い状態にある。そこで、活性層１０６と電流ブロッ
ク層１１０との間の距離が重要な要素となる。この部分
の距離が３μｍ以上になると、電流ブロック層１１０に
よる電流集中を抑制する作用が殆ど期待できなくなる。
れるため、電流ブロック層１１０の下部へ電流が回り込
み易い状態にある。そこで、活性層１０６と電流ブロッ
ク層１１０との間の距離が重要な要素となる。この部分
の距離が３μｍ以上になると、電流ブロック層１１０に
よる電流集中を抑制する作用が殆ど期待できなくなる。
【００６５】逆に、活性層１０６と電流ブロック層１１
０との間の距離が０．３μｍ以下、即ちこの間に電流拡
散層１０８を設けずにクラッド層１０７のみが存在する
ようにすると、ｐ電極１１３にボンディングを行ったと
きのダメージの影響をより受けやすくなり、光出力が低
下する。
０との間の距離が０．３μｍ以下、即ちこの間に電流拡
散層１０８を設けずにクラッド層１０７のみが存在する
ようにすると、ｐ電極１１３にボンディングを行ったと
きのダメージの影響をより受けやすくなり、光出力が低
下する。
【００６６】また、Ｉｎ0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ
系の結晶と格子定数の異なるＧａＡｌＡｓ系拡散層１０
８を３μｍ以上形成すると、基板を研磨してウェーハの
厚さが約１５０μｍ以下となるように加工し、スクライ
ブ、ブレイキングを行って半導体チップを分離する場合
に、反りが大きくなる。このためスクライブのズレ、プ
ロセス時のウェーハの割れが発生し易くなり、歩留まり
が低下する。さらには、ＩＴＯ膜が形成されている素子
構造では、電流拡散層１０８は直接光出力に寄与しな
い。しかし、素子をＬＥＤランプに搭載する場合におけ
るボンディング工程や、ブレイキング時における活性層
１０６へのダメージを軽減するために、活性層１０６と
電流ブロック層１１０との間を１〜２μｍは空けておく
ことが望ましい。以上の事情を考慮し、上記第１の実施
の形態では活性層１０６と電流ブロック層１１０との間
を０．３μｍ〜３μｍの範囲内とする。
系の結晶と格子定数の異なるＧａＡｌＡｓ系拡散層１０
８を３μｍ以上形成すると、基板を研磨してウェーハの
厚さが約１５０μｍ以下となるように加工し、スクライ
ブ、ブレイキングを行って半導体チップを分離する場合
に、反りが大きくなる。このためスクライブのズレ、プ
ロセス時のウェーハの割れが発生し易くなり、歩留まり
が低下する。さらには、ＩＴＯ膜が形成されている素子
構造では、電流拡散層１０８は直接光出力に寄与しな
い。しかし、素子をＬＥＤランプに搭載する場合におけ
るボンディング工程や、ブレイキング時における活性層
１０６へのダメージを軽減するために、活性層１０６と
電流ブロック層１１０との間を１〜２μｍは空けておく
ことが望ましい。以上の事情を考慮し、上記第１の実施
の形態では活性層１０６と電流ブロック層１１０との間
を０．３μｍ〜３μｍの範囲内とする。
【００６７】図２４に示された従来の素子におけるチッ
プサイズと発光効率との関係を図２１の線Ｌ２に示し、
及び上記第１の実施の形態におけるチップサイズと発光
効率との関係を線Ｌ１に示す。従来の素子は、ＩＴＯ膜
は設けられているが電流ブロック層は設けられておら
ず、チップサイズの減少と共に発光効率が大幅に低下す
る。これに対し、本実施の形態では２５０μｍ以下にし
ても発光効率の低下を抑制することが可能である。
プサイズと発光効率との関係を図２１の線Ｌ２に示し、
及び上記第１の実施の形態におけるチップサイズと発光
効率との関係を線Ｌ１に示す。従来の素子は、ＩＴＯ膜
は設けられているが電流ブロック層は設けられておら
ず、チップサイズの減少と共に発光効率が大幅に低下す
る。これに対し、本実施の形態では２５０μｍ以下にし
ても発光効率の低下を抑制することが可能である。
【００６８】本発明の第８の実施の形態について、図面
を用いて説明する。図１２に示されたように、本実施の
形態は、基板１２１の第２の主面上に、ｎ−ＧａＡｓバ
ッファ層１２３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5
Ｐのペア１０対から成る反射層１２４、ｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐクラッド層１２５、Ｉｎ0.5 （Ｇａ0.5 Ａｌ
0.45）0.5 Ｐ活性層１２６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐク
ラッド層１２７、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ電流ブロック
層１３１、ｐ−Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散層１２
８、ｐ−ＧａＡｓコンタクト層１２９、ＩＴＯ膜１３２
及びｐ電極１３３が順に形成されており、基板１２１の
第１の主面上にはｎ電極１２２が形成されている。
を用いて説明する。図１２に示されたように、本実施の
形態は、基板１２１の第２の主面上に、ｎ−ＧａＡｓバ
ッファ層１２３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5
Ｐのペア１０対から成る反射層１２４、ｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐクラッド層１２５、Ｉｎ0.5 （Ｇａ0.5 Ａｌ
0.45）0.5 Ｐ活性層１２６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐク
ラッド層１２７、ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ電流ブロック
層１３１、ｐ−Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散層１２
８、ｐ−ＧａＡｓコンタクト層１２９、ＩＴＯ膜１３２
及びｐ電極１３３が順に形成されており、基板１２１の
第１の主面上にはｎ電極１２２が形成されている。
【００６９】第７の実施の形態と比較し、本実施の形態
は電流ブロック層１３１がクラッド層１２７と電流拡散
層１２８との間に設けられている点が相違する。本実施
の形態では、電流拡散層１２８が電流ブロック層１３１
と活性層１２６との間に存在しないので、電流ブロック
層１３１と活性層１２６との間の距離を第１の実施の形
態よりも容易に短く設定することができる。
は電流ブロック層１３１がクラッド層１２７と電流拡散
層１２８との間に設けられている点が相違する。本実施
の形態では、電流拡散層１２８が電流ブロック層１３１
と活性層１２６との間に存在しないので、電流ブロック
層１３１と活性層１２６との間の距離を第１の実施の形
態よりも容易に短く設定することができる。
【００７０】本発明の第９の実施の形態は、図１５に示
されるような平面構成及び図１４に示されるような縦断
面構成を備えている。本実施の形態による発光素子は、
基板１４１の第２の主面上に、ｎ−ＧａＡｓバッファ層
１４３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア
１０対から成る反射層１４４、ｎ−Ｉｎ0.5 Ａｌ0.5Ｐ
クラッド層１４５、Ｉｎ0.5 （Ｇａ0.5 Ａｌ0.45）0.5
Ｐ活性層１４６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１
４７、ｐ−ＧａＡｓコンタクト層１４８、ｎ−Ｉｎ0.5
Ａｌ0.5 Ｐ電流ブロック層１５１、ＩＴＯ膜１５２及び
ｐ電極１５３が順に形成されており、基板１４１の第１
の主面上にはｎ電極１４２が形成されている。
されるような平面構成及び図１４に示されるような縦断
面構成を備えている。本実施の形態による発光素子は、
基板１４１の第２の主面上に、ｎ−ＧａＡｓバッファ層
１４３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア
１０対から成る反射層１４４、ｎ−Ｉｎ0.5 Ａｌ0.5Ｐ
クラッド層１４５、Ｉｎ0.5 （Ｇａ0.5 Ａｌ0.45）0.5
Ｐ活性層１４６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐクラッド層１
４７、ｐ−ＧａＡｓコンタクト層１４８、ｎ−Ｉｎ0.5
Ａｌ0.5 Ｐ電流ブロック層１５１、ＩＴＯ膜１５２及び
ｐ電極１５３が順に形成されており、基板１４１の第１
の主面上にはｎ電極１４２が形成されている。
【００７１】本実施の形態は、電流拡散層が設けられて
いない点に特徴がある。しかし、本実施の形態も上記第
７あるいは第８の実施の形態と同様に、電流ブロック層
１５１と活性層１４６との間の距離は、０．３μｍから
３μｍの範囲内に設定される。本実施の形態によれば電
流拡散層を設けないことにより、製造コストの低減、あ
るいはウェーハの反りの低減による歩留まりの向上が達
成される。但し、素子をＬＥＤランプ等に組み込む工程
等において、活性層１４６にダメージが与えられないよ
うにする必要がある。
いない点に特徴がある。しかし、本実施の形態も上記第
７あるいは第８の実施の形態と同様に、電流ブロック層
１５１と活性層１４６との間の距離は、０．３μｍから
３μｍの範囲内に設定される。本実施の形態によれば電
流拡散層を設けないことにより、製造コストの低減、あ
るいはウェーハの反りの低減による歩留まりの向上が達
成される。但し、素子をＬＥＤランプ等に組み込む工程
等において、活性層１４６にダメージが与えられないよ
うにする必要がある。
【００７２】本発明の第１０の実施の形態について、そ
の平面構成を示す図１７及び図１７におけるＥ−Ｅ線に
沿う縦断面を示す図１６を用いて説明する。本実施の形
態は、基板１６１の第２の主面上に、ｎ−ＧａＡｓバッ
ファ層１６３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ
のペア１０対から成る反射層１６４、ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐクラッド層１６５、Ｉｎ0.5 （Ｇａ0.5 Ａ
ｌ0.45）0.5 Ｐ活性層１６６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ
クラッド層１６７、ｐ−Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散
層１６８、ｐ−ＧａＡｓコンタクト層１６９、ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐ電流ブロック層１７１、ＩＴＯ膜１７２
ａ及びｐ電極１７３が順に形成されており、基板１６１
の第１の主面上にはｎ電極１６２が形成されている。
の平面構成を示す図１７及び図１７におけるＥ−Ｅ線に
沿う縦断面を示す図１６を用いて説明する。本実施の形
態は、基板１６１の第２の主面上に、ｎ−ＧａＡｓバッ
ファ層１６３、ｎ−ＧａＡｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐ
のペア１０対から成る反射層１６４、ｎ−Ｉｎ0.5 Ａｌ
0.5 Ｐクラッド層１６５、Ｉｎ0.5 （Ｇａ0.5 Ａ
ｌ0.45）0.5 Ｐ活性層１６６、ｐ−Ｉｎ0.5 Ａｌ0.5 Ｐ
クラッド層１６７、ｐ−Ｇａ0.2 Ａｌ0.8 Ａｓ電流拡散
層１６８、ｐ−ＧａＡｓコンタクト層１６９、ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐ電流ブロック層１７１、ＩＴＯ膜１７２
ａ及びｐ電極１７３が順に形成されており、基板１６１
の第１の主面上にはｎ電極１６２が形成されている。
【００７３】本実施の形態は、ＩＴＯ膜１７２ａの端部
が、その下面に設けられたコンタクト層１６９や電流拡
散層１６８等の端部よりも内側に位置し、コンタクト層
１６９の周辺部の表面１７４ａが露出している点に特徴
がある。活性層１６６とクラッド層１６５、又は活性層
１６６とクラッド層１６７との間のｐｎ接合部と、ＩＴ
Ｏ膜１７２ａとの間に導電性の塵埃例えば、スクライブ
時のＧａＡｓクズ等が付着すると、静電破壊が生じる場
合がある。しかし、本実施の形態のように、ＩＴＯ膜１
７２ａの端部がコンタクト層１６９や電流拡散層１６８
等の端部よりも内側にあることで、チップ端部のｐｎ接
合部に塵埃が付着してチップ端部には電圧がほとんど印
加されていないため塵埃を通して電流が流れてしまうこ
とがなくＥＳＤ耐圧不良の発生を低減させることが出来
る。
が、その下面に設けられたコンタクト層１６９や電流拡
散層１６８等の端部よりも内側に位置し、コンタクト層
１６９の周辺部の表面１７４ａが露出している点に特徴
がある。活性層１６６とクラッド層１６５、又は活性層
１６６とクラッド層１６７との間のｐｎ接合部と、ＩＴ
Ｏ膜１７２ａとの間に導電性の塵埃例えば、スクライブ
時のＧａＡｓクズ等が付着すると、静電破壊が生じる場
合がある。しかし、本実施の形態のように、ＩＴＯ膜１
７２ａの端部がコンタクト層１６９や電流拡散層１６８
等の端部よりも内側にあることで、チップ端部のｐｎ接
合部に塵埃が付着してチップ端部には電圧がほとんど印
加されていないため塵埃を通して電流が流れてしまうこ
とがなくＥＳＤ耐圧不良の発生を低減させることが出来
る。
【００７４】本発明の第１１の実施の形態は、図１６に
示された上記第１０の実施の形態と同様な縦断面構成を
備えているが、平面構成が異なっている。第１０の実施
の形態では、図１７に示されたようにＩＴＯ膜１７２ａ
は四角形の断面形状を有している。これに対し、本実施
の形態では図１８に示されたように、ＩＴＯ膜１７２ｂ
が円形の断面形状を有し、ＩＴＯ膜１７２ｂをチップの
四隅から離す構造としている。通常、ＬＥＤランプ等の
半導体発光素子を用いた装置では、チップが直接モール
ド樹脂により封止されるので、通電中にチップが発生す
る熱によって樹脂の膨脹が起こる。このため、チップの
四隅には強い応力が発生し、四隅の部分から結晶欠陥が
生じ劣化が進行している場合が多い。本実施の形態で
は、ＩＴＯ膜１７２ｂの端部がチップの四隅から離れて
いるため、ＩＴＯ膜１７２ｂの端部に応力が作用し、結
晶欠陥が発生しても、四隅にははじめから電流が流れて
おらず発光していないため、光出力の低下が発生しな
い。
示された上記第１０の実施の形態と同様な縦断面構成を
備えているが、平面構成が異なっている。第１０の実施
の形態では、図１７に示されたようにＩＴＯ膜１７２ａ
は四角形の断面形状を有している。これに対し、本実施
の形態では図１８に示されたように、ＩＴＯ膜１７２ｂ
が円形の断面形状を有し、ＩＴＯ膜１７２ｂをチップの
四隅から離す構造としている。通常、ＬＥＤランプ等の
半導体発光素子を用いた装置では、チップが直接モール
ド樹脂により封止されるので、通電中にチップが発生す
る熱によって樹脂の膨脹が起こる。このため、チップの
四隅には強い応力が発生し、四隅の部分から結晶欠陥が
生じ劣化が進行している場合が多い。本実施の形態で
は、ＩＴＯ膜１７２ｂの端部がチップの四隅から離れて
いるため、ＩＴＯ膜１７２ｂの端部に応力が作用し、結
晶欠陥が発生しても、四隅にははじめから電流が流れて
おらず発光していないため、光出力の低下が発生しな
い。
【００７５】第１１の実施の形態では、図１８に示され
たようにＩＴＯ膜１７２ｂが円形形状を有している。し
かし、図１９に示されたようにＩＴＯ膜１７２ｃは多角
形形状を有していてもよい。この場合にも、ＩＴＯ膜１
７２ｃの端部をチップの四隅から離すことができるの
で、素子寿命特定の向上に寄与することが可能である。
また、上記第７〜第１１の実施の形態による半導体発光
素子は、いずれも図６に示されたように半導体発光装置
に組み込んで使用することができる。
たようにＩＴＯ膜１７２ｂが円形形状を有している。し
かし、図１９に示されたようにＩＴＯ膜１７２ｃは多角
形形状を有していてもよい。この場合にも、ＩＴＯ膜１
７２ｃの端部をチップの四隅から離すことができるの
で、素子寿命特定の向上に寄与することが可能である。
また、上記第７〜第１１の実施の形態による半導体発光
素子は、いずれも図６に示されたように半導体発光装置
に組み込んで使用することができる。
【００７６】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、上記実施の形態で
は透明電極と電流拡散層との間に電流を流れやすくする
ために、間にコンタクト層が設けられている。しかし、
必ずしもコンタクト層は設けなくともよい。
明を限定するものではない。例えば、上記実施の形態で
は透明電極と電流拡散層との間に電流を流れやすくする
ために、間にコンタクト層が設けられている。しかし、
必ずしもコンタクト層は設けなくともよい。
【００７７】上記実施の形態ではＩｎ0.5 （Ｇａ1-x Ａ
ｌx ）Ｐ0.5 系結晶を有する緑色ＬＥＤを対象としてい
る。しかし、活性層のＡｌの比率を変えることで、赤色
から緑色の発光色を有するＬＥＤとすることも可能であ
る。さらに、上記実施の形態ではダブルヘテロ層がＩｎ
0.5 （Ｇａ1-x Ａｌx ）Ｐ0.5 系結晶で構成されている
が、赤外から赤色までのＧａＡｌＡｓ系結晶で構成して
もよい。
ｌx ）Ｐ0.5 系結晶を有する緑色ＬＥＤを対象としてい
る。しかし、活性層のＡｌの比率を変えることで、赤色
から緑色の発光色を有するＬＥＤとすることも可能であ
る。さらに、上記実施の形態ではダブルヘテロ層がＩｎ
0.5 （Ｇａ1-x Ａｌx ）Ｐ0.5 系結晶で構成されている
が、赤外から赤色までのＧａＡｌＡｓ系結晶で構成して
もよい。
【００７８】あるいは、上記実施の形態では基板として
ｎ−ＧａＡｓ系結晶を有するものを用いている。しか
し、ｐ−ＧａＡｓ系結晶を有する基板を使用し、その表
面上に結晶させる結晶の極性を基板の極性に合わせたも
のとしてもよい。
ｎ−ＧａＡｓ系結晶を有するものを用いている。しか
し、ｐ−ＧａＡｓ系結晶を有する基板を使用し、その表
面上に結晶させる結晶の極性を基板の極性に合わせたも
のとしてもよい。
【００７９】また、ｎ−ＧａＡｓ系結晶を有する基板を
用いてＧａＡｓコンタクト層がｐ型である場合には、Ｉ
ＴＯ膜とＧａＡｓコンタクト層との密着性を高めるため
に、その間にＡｕ−Ｚｕ系合金、又はＡｕ−ＡｕＺｕ系
合金−Ａｕの極めて膜厚の薄い積層構造の金属層を形成
してもよい。
用いてＧａＡｓコンタクト層がｐ型である場合には、Ｉ
ＴＯ膜とＧａＡｓコンタクト層との密着性を高めるため
に、その間にＡｕ−Ｚｕ系合金、又はＡｕ−ＡｕＺｕ系
合金−Ａｕの極めて膜厚の薄い積層構造の金属層を形成
してもよい。
【００８０】透明電極として、上記実施の形態ではＩＴ
Ｏ膜を用いているが、これに限らずＺｎＯ膜、ＳｎＯ膜
等の他の材料から成るものを用いてもよい。
Ｏ膜を用いているが、これに限らずＺｎＯ膜、ＳｎＯ膜
等の他の材料から成るものを用いてもよい。
【００８１】ウェーハからチップを分離させるときに
は、スクライブ及びブレイキング法に限らず、ダイヤモ
ンドブレードを用いたダイシングにより行ってもよい。
は、スクライブ及びブレイキング法に限らず、ダイヤモ
ンドブレードを用いたダイシングにより行ってもよい。
【００８２】
【発明の効果】以上説明したように、本発明によれば上
記構成を備えたことにより透明電極との密着性が向上す
る。Ａｌを含む電流ブロック層は、熱処理により表面に
アルミニウムの酸化膜が形成されて電流ブロック層の耐
電圧が十分維持される。また、Ｚｎ層を介在させること
によりオーミックコンタクト層とＩＴＯ膜との密着性及
びＡｌを含む電流ブロック層とＩＴ０膜との密着性がさ
らに向上する。そのため、表面からスクライブによるけ
がきを行う場合のチッピング、ブレイキングする際の割
れ、剥がれが大幅に改善され、スクライブで素子を形成
することが可能になった。さらに、密着性を増す為に挿
入したＺｎの拡散及び発光効率を向上させるために活性
層にドープしたＺｎの拡散による電流ブロック層の機能
低下もみられなかった。
記構成を備えたことにより透明電極との密着性が向上す
る。Ａｌを含む電流ブロック層は、熱処理により表面に
アルミニウムの酸化膜が形成されて電流ブロック層の耐
電圧が十分維持される。また、Ｚｎ層を介在させること
によりオーミックコンタクト層とＩＴＯ膜との密着性及
びＡｌを含む電流ブロック層とＩＴ０膜との密着性がさ
らに向上する。そのため、表面からスクライブによるけ
がきを行う場合のチッピング、ブレイキングする際の割
れ、剥がれが大幅に改善され、スクライブで素子を形成
することが可能になった。さらに、密着性を増す為に挿
入したＺｎの拡散及び発光効率を向上させるために活性
層にドープしたＺｎの拡散による電流ブロック層の機能
低下もみられなかった。
【００８３】半導体発光素子の製造工程において、Ｚｎ
薄膜層の形成は透明電極形成用スパッタリング装置で連
続的に形成することでさらに素子表面と透明電極の密着
性が向上する。
薄膜層の形成は透明電極形成用スパッタリング装置で連
続的に形成することでさらに素子表面と透明電極の密着
性が向上する。
【００８４】また、本発明によれば活性層と電流ブロッ
ク層との距離が０．３μｍから３μｍの範囲内とするこ
とで、電極の下部への電流の集中を抑制し、チップサイ
ズを縮小した場合にも高い発光効率を得ることができ、
素子面積の縮小によるコスト低減に寄与することが可能
である。
ク層との距離が０．３μｍから３μｍの範囲内とするこ
とで、電極の下部への電流の集中を抑制し、チップサイ
ズを縮小した場合にも高い発光効率を得ることができ、
素子面積の縮小によるコスト低減に寄与することが可能
である。
【００８５】透明電極の端部をチップの端部よりも内側
にした場合には、塵埃等が原因で発生する静電破壊を防
止することが可能であり、ＥＳＤ耐圧が向上する。
にした場合には、塵埃等が原因で発生する静電破壊を防
止することが可能であり、ＥＳＤ耐圧が向上する。
【図１】本発明の第１の実施の形態による半導体発光素
子の構成を示す縦断面図。
子の構成を示す縦断面図。
【図２】同半導体発光素子の平面を示す平面図。
【図３】本発明の第２の実施の形態による半導体発光素
子の構成を示す断面図。
子の構成を示す断面図。
【図４】同半導体発光素子の発光効率の活性層中のキャ
リア密度依存性を示すグラフ。
リア密度依存性を示すグラフ。
【図５】同半導体発光素子のバンド構造を示す説明図。
【図６】本発明の第３の実施の形態による半導体発光素
子の構成を示す縦断面図。
子の構成を示す縦断面図。
【図７】本発明の第４の実施の形態による半導体発光素
子の切断方法を説明する半導体基板断面図。
子の切断方法を説明する半導体基板断面図。
【図８】本発明の第５の実施の形態による半導体発光素
子の構成を示す平面図及び縦断面図。
子の構成を示す平面図及び縦断面図。
【図９】本発明の第６の実施の形態による半導体発光素
子の構成を示す縦断面図。
子の構成を示す縦断面図。
【図１０】本発明の第７の実施の形態による半導体発光
素子の構成を示す縦断面図。
素子の構成を示す縦断面図。
【図１１】同半導体発光素子の平面を示す平面図。
【図１２】本発明の第８の実施の形態による半導体発光
素子の構成を示す縦断面図。
素子の構成を示す縦断面図。
【図１３】同半導体発光素子の平面を示す平面図。
【図１４】本発明の第９の実施の形態による半導体発光
素子の構成を示す縦断面図。
素子の構成を示す縦断面図。
【図１５】同半導体発光素子の平面を示す平面図。
【図１６】本発明の第１０の実施の形態による半導体発
光素子の構成を示す縦断面図。
光素子の構成を示す縦断面図。
【図１７】同半導体発光素子の平面を示す平面図。
【図１８】本発明の第１１の実施の形態による半導体発
光素子の平面を示す平面図。
光素子の平面を示す平面図。
【図１９】同半導体発光素子における円形形状を有する
ＩＴＯ膜を多角形に変えた場合の平面を示す平面図。
ＩＴＯ膜を多角形に変えた場合の平面を示す平面図。
【図２０】上記第７の実施の形態と従来の半導体発光素
子における活性層と電流ブロック層との間の距離と発光
効率との関係を示したグラフ。
子における活性層と電流ブロック層との間の距離と発光
効率との関係を示したグラフ。
【図２１】上記第７の実施の形態と従来の半導体発光素
子における半導体チップのサイズと発光効率との関係を
示したグラフ。
子における半導体チップのサイズと発光効率との関係を
示したグラフ。
【図２２】従来の半導体発光素子の構成を示す断面図。
【図２３】同半導体発光素子の発光効率の活性層中のキ
ャリア密度依存性を示す説明図。
ャリア密度依存性を示す説明図。
【図２４】従来の他の半導体発光素子の構成を示す断面
図。
図。
１、２７、１０３、１２３、１４３、１６３ ｎ−Ｇａ
Ａｓバッファ層 ２、２６、１０４、１２４、１４４、１６４ ｎ−Ｇａ
Ａｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対がらなる反
射層 ３、２５、１０５、１２５、１４５、１６５ ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層 ４、２４、１０６、１２６、１４６、１６６ ｎ−Ｉｎ
0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層 ５、２３、１０７、１２７、１４７、１６７ ｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層 ６、２１、１０９、１２９、１４８、１６８ ｐ−Ｇａ
Ａｓオーミックコンタクト層 ７、１１０、１３１、１５１、１７１ ｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐの電流ブロック層 ８ Ｚｎ層 ９、１１２、１３２、１５２、１７２ａ、１７２ｂ 透
明電極（ＩＴＯ膜） １０、１０１、１２１、１４１、１６１ ｎ−ＧａＡｓ
基板 １１ ボンディングワイヤ １２ ｐ−−Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐ活性
層 １３ 反射板 １４、１７ リード １５ 導電性接着剤 １ １６ ベッド部 １８ 樹脂封止体 ２０、１１３、１３３、１５３、１７３ Ａｕ電極（ｐ
電極） ２２ ｐ−Ａｌ0.7 Ｇａ0.3 Ａｓ電流拡散層 ２９、１０２、１２２、１４２、１６２ ＡｕＧｅ電極
（ｎ電極） ３０ 発光層 ３１ 電子 ３２ ホール ３３ フェルミレベル ３４、３５ スクライブライン ３６、３７ 粘着シート ３８ 押さえ板。 １０８ ｐ−ＧａＡｌＡｓ電流拡散層
Ａｓバッファ層 ２、２６、１０４、１２４、１４４、１６４ ｎ−Ｇａ
Ａｓ／ｎ−Ｉｎ0.5 Ａｌ0.5 Ｐのペア１０対がらなる反
射層 ３、２５、１０５、１２５、１４５、１６５ ｎ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層 ４、２４、１０６、１２６、１４６、１６６ ｎ−Ｉｎ
0.5 （Ｇａ1-x Ａｌx ）0.5 Ｐ活性層 ５、２３、１０７、１２７、１４７、１６７ ｐ−Ｉｎ
0.5 Ａｌ0.5 Ｐクラッド層 ６、２１、１０９、１２９、１４８、１６８ ｐ−Ｇａ
Ａｓオーミックコンタクト層 ７、１１０、１３１、１５１、１７１ ｎ−Ｉｎ0.5 Ａ
ｌ0.5 Ｐの電流ブロック層 ８ Ｚｎ層 ９、１１２、１３２、１５２、１７２ａ、１７２ｂ 透
明電極（ＩＴＯ膜） １０、１０１、１２１、１４１、１６１ ｎ−ＧａＡｓ
基板 １１ ボンディングワイヤ １２ ｐ−−Ｉｎ0.5 （Ｇａ0.55Ａｌ0.45）0.5 Ｐ活性
層 １３ 反射板 １４、１７ リード １５ 導電性接着剤 １ １６ ベッド部 １８ 樹脂封止体 ２０、１１３、１３３、１５３、１７３ Ａｕ電極（ｐ
電極） ２２ ｐ−Ａｌ0.7 Ｇａ0.3 Ａｓ電流拡散層 ２９、１０２、１２２、１４２、１６２ ＡｕＧｅ電極
（ｎ電極） ３０ 発光層 ３１ 電子 ３２ ホール ３３ フェルミレベル ３４、３５ スクライブライン ３６、３７ 粘着シート ３８ 押さえ板。 １０８ ｐ−ＧａＡｌＡｓ電流拡散層
Claims (25)
- 【請求項１】半導体基板と、 前記半導体基板上に成長されたｐｎ接合を有する活性層
を含む発光層と、 前記発光層の発光面全面を覆うように形成された光取り
出し側電極の酸素を含む透明電極と、 前記透明電極上に形成されたボンディング用電極と、 前記透明電極の下に形成され、前記ボンディング用電極
の直下に配置された電流ブロック層とを備え、 前記電流ブロック層は、発光波長以上のバンドギャッブ
を有するＡｌを含む半導体から構成されていることを特
徴とする半導体発光素子。 - 【請求項２】半導体基板と、 前記半導体基板上に成長されたｐｎ接合を有する活性層
を含む発光層と、 前記発光層の発光面全面を覆うように形成された光取り
出し側電極の酸素を含む透明電極と、 前記透明電極上に形成されたボンディング用電極と、 前記発光層の上に形成され、前記透明電極の下に形成さ
れたオーミックコンタクト層と、 前記透明電極と前記オーミックコンタクト層との間に形
成された亜鉛層もしくは金を含む亜鉛層と、 前記透明電極及びオーミックコンタクト層の下に形成さ
れ、前記ボンディング用電極の直下に配置された電流ブ
ロック層とを備え、 前記電流ブロック層は、発光波長以上のバンドギャップ
を有するアルミニウムを含む半導体から構成されている
ことを特徴とする半導体発光素子。 - 【請求項３】前記亜鉛層もしくは金を含む亜鉛層は、１
〜５ｎｍの厚さを有することを特徴とする請求項２記載
の半導体発光素子。 - 【請求項４】半導体基板と、 前記半導体基板上に成長されたｐｎ接合を有する活性層
を含む発光層と、 前記発光層の発光面全面を覆うように形成された光取り
出し側電極の酸素を含む透明電極と、 前記透明電極上に形成されたボンディング用電極と、 前記発光層の上に形成され、前記透明電極の下に形成さ
れたオーミックコンタクト層と、 前記透明電極と前記オーミックコンタクト層との間に形
成された亜鉛層もしくは金を含む亜鉛層とを備えている
ことを特徴とする半導体発光素子。 - 【請求項５】前記電流ブロック層の表面の少なくとも一
部は酸化されていることを特徴とする請求項１乃至請求
項３のいずれかに記載の半導体発光素子。 - 【請求項６】前記活性層にはｐ型不純物が５Ｅ１６〜２
Ｅ１７ｃｍ-3ドープされていることを特徴とする請求項
１乃至請求項５のいずれかに記載の半導体発光素子。 - 【請求項７】前記ブロック層は、その中心が前記ボンデ
ィング用電極の中心に一致するようにこのボンディング
用電極の直下に配置され、前記電流ブロック層の直径と
前記ボンディング用電極の直径との差がこの電流ブロッ
ク層から前記活性層までの距離の３倍以上であることを
特徴とする請求項１乃至請求項３、請求項５又は請求項
６のいずれかに記載の半導体発光素子。 - 【請求項８】前記電流ブロック層は、Ｉｎ0.5 （Ｇａ
1-x Ａｌx ）0.5 Ｐ（但し、１≧ｘ＞０．５）であるこ
とを特徴とする請求項１乃至請求項３、請求項５乃至請
求項７のいずれかに記載の半導体発光素子。 - 【請求項９】前記透明電極は、酸化インジウム及び酸化
スズの混合物から構成されていることを特徴とする請求
項１乃至請求項８のいずれかに記載の半導体発光素子。 - 【請求項１０】半導体基板と、 前記半導体基板上に成長されたｐｎ接合を有するＩｎＧ
ａＡｌＰ系活性層を含む発光層と、 前記発光層の上に形成された電流拡散層と、 前記電流拡敵層上に形成された光取り出し電極と、 前記電流拡散層と前記発光層との間に形成され、前記光
取り出し電極の直下に配置された電流ブロック層とを備
え、 前記電流ブロック層は、発光波長以上のバンドギャップ
を有するアルミニウムを含む半導体から構成され、前記
活性層には亜鉛からなるｐ型不純物が５Ｅ１６〜２Ｅ１
７ｃｍ-3ドープされていることを特徴とする半導体発光
素子。 - 【請求項１１】半導体基板と、 前記半導体基板上に成長されたｐｎ接合を有するＩｎＧ
ａＡｌＰ系活性層を含む発光層と、 前記発光層の発光面全面を覆うように形成された光取り
出し側電極の酸素を含む透明電極と、 前記透明電極上に形成されたボンディング用電極と、 前記発光層の上に形成され、前記透明電極下に形成され
たオーミックコンタクト層と、 前記透明電極及びオーミックコンタクト層の下に形成さ
れ、前記ボンディング用電極の直下に配置された電流ブ
ロック層とを備え、 前記電流ブロック層は、発光波長以上のバンドギャップ
を有するアルミニウムを有する半導体から構成され、前
記活性層には亜鉛からなるＰ型不純物が５Ｅ１６〜２Ｅ
１７ｃｍ-3ドープされていることを特徴とする半導体発
光素子。 - 【請求項１２】半導体基板上にｐｎ接合を有する活性層
を含む発光層を成長させる工程と、 前記発光層の上にオーミックコンタクト層を形成する工
程と、 前記オーミックコンタクト層上の一部に電流ブロック層
を形成する工程と、 前記オーミックコンタクト層及び前記電流ブロック層の
上に光取り出し側電極の酸素を含む透明電極を形成する
工程と、 前記透明電極上に、その直下に前記電流ブロック層が配
置されるようにボンディング用電極を形成する工程とを
備え、 前記電流ブロック層は発光波長以上のバンドギャップを
有するアルミニウムを含む半導体から構成されているこ
とを特徴とする半導体発光素子の製造方法。 - 【請求項１３】前記透明電極と前記オーミックコンタク
ト層及び電流ブロックとの間に亜鉛層もしくは金を含む
亜鉛層を形成する工程をさらに有し、この亜鉛層もしく
は金を含む亜鉛層と前記透明電極とは同一装置内で形成
されることを特徴とする請求項１２に記載の半導体発光
素子の製造方法。 - 【請求項１４】ボンディング用電極を形成する工程後に
前記半導体基板にスクライブラインを形成し、このスク
ライブラインに外力を加えて前記半導体基板を複数のペ
レットに分割する工程をさらに有することを特徴とする
請求項１２又は請求項１３に記載の半導体発光素子の製
造方法。 - 【請求項１５】請求項１乃至請求項３、請求項５乃至請
求項９、及び請求項１１のいずれかに記載された半導体
発光素子と、 前記半導体発光素子を支持固定するベッド部と、 前記ベット部の周辺に、前記半導体発光素子を囲むよう
に配置形成された皿状反射板と、 前記ベッド部に接続された第１のリードと、 第２のリードと、 前記半導体発光素子の前記光取り出し電極と前記第２の
リードとを電気的に接続するボンディングワイヤと、 前記半導体発光素子、前記第１及び第２のリードの一部
及び前記ボンディングワイヤとが封止されている樹脂封
止体とを備えていることを特徴とする半導体発光装置。 - 【請求項１６】半導体基板と、 前記半導体基板上に形成され、クラッド層と活性層とを
含みｐｎ接合部が存在するダブルヘテロ構造の発光層
と、 前記発光層上に形成された電流ブロック層と、 前記電流ブロック層上に形成された透明電極と、 を備え、 前記活性層と前記電流ブロック層との距離が０．３μｍ
から３．０μｍの範囲にあることを特徴とする半導体発
光素子。 - 【請求項１７】前記発光層と前記電流ブロック層との間
に、前記発光層とは結晶構造が異なる電流拡散層が形成
されていることを特徴とする請求項１６記載の半導体発
光素子。 - 【請求項１８】半導体基板と、 前記半導体基板上に形成され、クラッド層と活性層とを
含みｐｎ接合部が存在するダブルヘテロ構造の発光層
と、 前記発光層上の少なくとも一部に形成された電流ブロッ
ク層と、 前記発光層及び前記電流ブロック層上に形成された電流
拡散層と、 前記電流ブロック層上に形成された透明電極と、 を備え、 前記活性層と前記電流ブロック層との距離が０．３μｍ
から３．０μｍの範囲にあることを特徴とする半導体発
光素子。 - 【請求項１９】前記半導体発光素子の厚さが１５０μｍ
以下であることを特徴とする請求項１６乃至１８のいず
れかに記載の半導体発光素子。 - 【請求項２０】前記半導体発光素子のチップサイズが２
５０μｍ以下であることを特徴とする請求項１６乃至１
９のいずれかに記載の半導体発光素子。 - 【請求項２１】前記透明電極の端部は、前記半導体発光
素子のチップ端部よりも内側に位置することを特徴とす
る請求項１６乃至２０のいずれに記載の半導体発光素
子。 - 【請求項２２】前記透明電極は、円形又は多角形の形状
を有することを特徴とする請求項２１記載の半導体発光
素子。 - 【請求項２３】請求項１６乃至２２のいずれかに記載さ
れた半導体発光素子と、 前記半導体発光素子を支持固定するベッド部と、 前記ベット部の周辺に、前記半導体発光素子を囲むよう
に配置形成された皿状反射板と、 前記ベッド部に接続された第１のリードと、 第２のリードと、 前記半導体発光素子の前記光取り出し電極と前記第２の
リードとを電気的に接続するボンディングワイヤと、 前記半導体発光素子、前記第１及び第２のリードの一部
及び前記ボンディングワイヤとが封止されている樹脂封
止体とを備えていることを特徴とする半導体発光装置。 - 【請求項２４】半導体基板の一方の主面上に、ｐｎ接合
部が存在するようにクラッド層と活性層とを含むダブル
ヘテロ構造の発光層を成長させる工程と、 前記活性層との距離が０．３μｍから３．０μｍの範囲
になるように、前記発光層上に電流ブロック層を形成す
る工程と、 前記電流ブロック層上に透明電極を形成する工程と、 を備えたことを特徴とする半導体発光素子の製造方法。 - 【請求項２５】前記発光層と前記電流ブロック層との間
に、前記発光層とは結晶構造が異なる電流拡散層を形成
する工程をさらに備えることを特徴とする請求項２４記
載の半導体発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4070798A JPH114020A (ja) | 1997-04-15 | 1998-02-23 | 半導体発光素子及びその製造方法、並びに半導体発光装置 |
| US09/060,549 US6121635A (en) | 1997-04-15 | 1998-04-15 | Semiconductor light-emitting element having transparent electrode and current blocking layer, and semiconductor light-emitting including the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11181397 | 1997-04-15 | ||
| JP9-111813 | 1997-04-15 | ||
| JP4070798A JPH114020A (ja) | 1997-04-15 | 1998-02-23 | 半導体発光素子及びその製造方法、並びに半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH114020A true JPH114020A (ja) | 1999-01-06 |
Family
ID=26380218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4070798A Pending JPH114020A (ja) | 1997-04-15 | 1998-02-23 | 半導体発光素子及びその製造方法、並びに半導体発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6121635A (ja) |
| JP (1) | JPH114020A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
| JP2002222992A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | Ｌｅｄ発光素子、およびｌｅｄ発光装置 |
| KR100391373B1 (ko) * | 2000-10-13 | 2003-07-16 | 광주과학기술원 | 반사막이 삽입된 ｐ형 전극구조를 가지는 질화물계 발광다이오드 및 그 제조방법 |
| JP2004071896A (ja) * | 2002-08-07 | 2004-03-04 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| JP2004200303A (ja) * | 2002-12-17 | 2004-07-15 | Sharp Corp | 発光ダイオード |
| WO2004073075A1 (en) * | 2003-02-13 | 2004-08-26 | Alti-Electronics Co., Ltd. | Package of semiconductor device and fabrication method thereof |
| US7199401B2 (en) | 2004-02-25 | 2007-04-03 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device |
| JP2009510728A (ja) * | 2005-09-30 | 2009-03-12 | 晶能光▲電▼（江西）有限公司 | 半導体発光デバイス |
| WO2010024375A1 (ja) | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
| US7732830B2 (en) | 2004-03-15 | 2010-06-08 | Showa Denko K.K. | Compound semiconductor light-emitting diode |
| JP2012138465A (ja) * | 2010-12-27 | 2012-07-19 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置 |
| JP2012231000A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 半導体発光装置 |
| US8829488B2 (en) | 1999-06-09 | 2014-09-09 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2015029101A (ja) * | 2013-07-30 | 2015-02-12 | 隆達電子股▲ふん▼有限公司 | 発光ダイオード構造 |
| JP2015220404A (ja) * | 2014-05-20 | 2015-12-07 | 豊田合成株式会社 | 発光素子 |
| WO2018056115A1 (ja) * | 2016-09-23 | 2018-03-29 | 株式会社オートネットワーク技術研究所 | タイヤ空気圧監視システム及び監視装置 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3763667B2 (ja) * | 1998-04-23 | 2006-04-05 | 株式会社東芝 | 半導体発光素子 |
| TW437104B (en) * | 1999-05-25 | 2001-05-28 | Wang Tien Yang | Semiconductor light-emitting device and method for manufacturing the same |
| US6388274B1 (en) * | 1999-06-18 | 2002-05-14 | Showa Denko Kabushiki Kaisha | Epitaxial wafer for infrared light-emitting device and light-emitting device using the same |
| JP3533995B2 (ja) * | 1999-07-01 | 2004-06-07 | 住友電気工業株式会社 | 発光ダイオードおよびその製造方法 |
| US6455343B1 (en) * | 2000-03-28 | 2002-09-24 | United Epitaxy Company, Ltd. | Method of manufacturing light emitting diode with current blocking structure |
| US7089595B1 (en) * | 2000-03-31 | 2006-08-08 | Intel Corporation | Device and method for disabling an override hardware pin assertion |
| JP2002111052A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| DE10112542B9 (de) * | 2001-03-15 | 2013-01-03 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes optisches Bauelement |
| TW493287B (en) * | 2001-05-30 | 2002-07-01 | Epistar Corp | Light emitting diode structure with non-conductive substrate |
| JP4143732B2 (ja) | 2002-10-16 | 2008-09-03 | スタンレー電気株式会社 | 車載用波長変換素子 |
| US6995401B2 (en) * | 2002-10-23 | 2006-02-07 | Shin-Etsu Handotai Co., Ltd. | Light emitting device and method of fabricating the same |
| JP2005159299A (ja) * | 2003-10-30 | 2005-06-16 | Sharp Corp | 半導体発光素子 |
| EP1548852B1 (en) * | 2003-12-22 | 2013-07-10 | Samsung Electronics Co., Ltd. | Top-emitting nitride-based light emitting device and method of manufacturing the same |
| KR100773538B1 (ko) * | 2004-10-07 | 2007-11-07 | 삼성전자주식회사 | 반사 전극 및 이를 구비하는 화합물 반도체 발광소자 |
| DE102005008056A1 (de) * | 2004-12-30 | 2006-07-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips |
| CN100438110C (zh) * | 2006-12-29 | 2008-11-26 | 北京太时芯光科技有限公司 | 一种具有电流输运增透窗口层结构的发光二极管 |
| CN101009353B (zh) * | 2007-01-26 | 2010-07-21 | 北京太时芯光科技有限公司 | 具有电流输运增透窗口层和高反射图形转移衬底结构的发光二极管 |
| CN102779918B (zh) * | 2007-02-01 | 2015-09-02 | 日亚化学工业株式会社 | 半导体发光元件 |
| JP2010067903A (ja) | 2008-09-12 | 2010-03-25 | Toshiba Corp | 発光素子 |
| CN101388431A (zh) * | 2008-11-07 | 2009-03-18 | 沈光地 | 电流阻挡层的分布与上电极对应的发光二极管及其制备方法 |
| TWI527260B (zh) * | 2008-11-19 | 2016-03-21 | 廣鎵光電股份有限公司 | 發光元件結構及其半導體晶圓結構 |
| US7883910B2 (en) * | 2009-02-03 | 2011-02-08 | Industrial Technology Research Institute | Light emitting diode structure, LED packaging structure using the same and method of forming the same |
| JP2011044482A (ja) * | 2009-08-19 | 2011-03-03 | Toshiba Corp | 発光素子 |
| KR20110077707A (ko) * | 2009-12-30 | 2011-07-07 | 엘지디스플레이 주식회사 | 수직형 발광 다이오드 및 그 제조방법 |
| JP5864089B2 (ja) * | 2010-08-25 | 2016-02-17 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| KR101179606B1 (ko) * | 2011-03-03 | 2012-09-05 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR101209163B1 (ko) | 2011-04-19 | 2012-12-06 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US20130026480A1 (en) | 2011-07-25 | 2013-01-31 | Bridgelux, Inc. | Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US9012939B2 (en) | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US20130032810A1 (en) | 2011-08-03 | 2013-02-07 | Bridgelux, Inc. | Led on silicon substrate using zinc-sulfide as buffer layer |
| US8564010B2 (en) | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8664679B2 (en) | 2011-09-29 | 2014-03-04 | Toshiba Techno Center Inc. | Light emitting devices having light coupling layers with recessed electrodes |
| US8853668B2 (en) | 2011-09-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Light emitting regions for use with light emitting devices |
| US9178114B2 (en) | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
| US20130082274A1 (en) | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
| US9012921B2 (en) | 2011-09-29 | 2015-04-21 | Kabushiki Kaisha Toshiba | Light emitting devices having light coupling layers |
| US8698163B2 (en) | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| KR102087933B1 (ko) * | 2012-11-05 | 2020-04-14 | 엘지이노텍 주식회사 | 발광 소자 및 이를 포함하는 발광 소자 어레이 |
| JP2015060886A (ja) * | 2013-09-17 | 2015-03-30 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| KR102060471B1 (ko) * | 2017-02-01 | 2019-12-30 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법 |
| DE102017104719A1 (de) * | 2017-03-07 | 2018-09-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterkörper und Halbleiterchip |
| CN112786750B (zh) * | 2021-02-22 | 2022-05-20 | 江苏大学 | 一种薄膜型AlGaInP发光二极管结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226053A (en) * | 1991-12-27 | 1993-07-06 | At&T Bell Laboratories | Light emitting diode |
| US5481122A (en) * | 1994-07-25 | 1996-01-02 | Industrial Technology Research Institute | Surface light emitting diode with electrically conductive window layer |
| US5814839A (en) * | 1995-02-16 | 1998-09-29 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same |
| JPH0936431A (ja) * | 1995-07-13 | 1997-02-07 | Toshiba Corp | 半導体発光素子 |
| JPH0983071A (ja) * | 1995-09-08 | 1997-03-28 | Rohm Co Ltd | 半導体レーザ |
-
1998
- 1998-02-23 JP JP4070798A patent/JPH114020A/ja active Pending
- 1998-04-15 US US09/060,549 patent/US6121635A/en not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8829488B2 (en) | 1999-06-09 | 2014-09-09 | Kabushiki Kaisha Toshiba | Process for preparing a bonding type semiconductor substrate |
| JP2001015798A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体発光素子 |
| KR100391373B1 (ko) * | 2000-10-13 | 2003-07-16 | 광주과학기술원 | 반사막이 삽입된 ｐ형 전극구조를 가지는 질화물계 발광다이오드 및 그 제조방법 |
| JP2002222992A (ja) * | 2001-01-25 | 2002-08-09 | Rohm Co Ltd | Ｌｅｄ発光素子、およびｌｅｄ発光装置 |
| JP2004071896A (ja) * | 2002-08-07 | 2004-03-04 | Shin Etsu Handotai Co Ltd | 発光素子の製造方法及び発光素子 |
| US7553685B2 (en) | 2002-08-07 | 2009-06-30 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating light-emitting device and light-emitting device |
| JP2004200303A (ja) * | 2002-12-17 | 2004-07-15 | Sharp Corp | 発光ダイオード |
| US6864514B2 (en) | 2002-12-17 | 2005-03-08 | Sharp Kabushiki Kaisha | Light emitting diode |
| WO2004073075A1 (en) * | 2003-02-13 | 2004-08-26 | Alti-Electronics Co., Ltd. | Package of semiconductor device and fabrication method thereof |
| US7199401B2 (en) | 2004-02-25 | 2007-04-03 | Sanken Electric Co., Ltd. | Light-emitting semiconductor device |
| US7732830B2 (en) | 2004-03-15 | 2010-06-08 | Showa Denko K.K. | Compound semiconductor light-emitting diode |
| JP2009510728A (ja) * | 2005-09-30 | 2009-03-12 | 晶能光▲電▼（江西）有限公司 | 半導体発光デバイス |
| US8461617B2 (en) | 2008-08-29 | 2013-06-11 | Nichia Corporation | Semiconductor light emitting element and semiconductor light emitting device |
| WO2010024375A1 (ja) | 2008-08-29 | 2010-03-04 | 日亜化学工業株式会社 | 半導体発光素子及び半導体発光装置 |
| JP2012138465A (ja) * | 2010-12-27 | 2012-07-19 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置 |
| JP2012231000A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 半導体発光装置 |
| JP2015029101A (ja) * | 2013-07-30 | 2015-02-12 | 隆達電子股▲ふん▼有限公司 | 発光ダイオード構造 |
| JP2015220404A (ja) * | 2014-05-20 | 2015-12-07 | 豊田合成株式会社 | 発光素子 |
| WO2018056115A1 (ja) * | 2016-09-23 | 2018-03-29 | 株式会社オートネットワーク技術研究所 | タイヤ空気圧監視システム及び監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6121635A (en) | 2000-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121635A (en) | Semiconductor light-emitting element having transparent electrode and current blocking layer, and semiconductor light-emitting including the same | |
| CN101673794B (zh) | 发光元件 | |
| US8368102B2 (en) | Light emitting device | |
| US6838704B2 (en) | Light emitting diode and method of making the same | |
| US6998642B2 (en) | Series connection of two light emitting diodes through semiconductor manufacture process | |
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| US5369289A (en) | Gallium nitride-based compound semiconductor light-emitting device and method for making the same | |
| KR101677770B1 (ko) | 반도체 발광 장치를 위한 콘택트 | |
| US6818531B1 (en) | Method for manufacturing vertical GaN light emitting diodes | |
| JP4091261B2 (ja) | 半導体発光素子及びその製造方法 | |
| US6319778B1 (en) | Method of making light emitting diode | |
| JP5016808B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
| JP5276959B2 (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| CN100474643C (zh) | 半导体发光器件和制造半导体发光器件的方法 | |
| CN103430332B (zh) | 发光二极管及其制造方法 | |
| JP3207773B2 (ja) | 化合物半導体発光素子及びその製造方法 | |
| JP2010080817A (ja) | 発光素子 | |
| JP2010098068A (ja) | 発光ダイオード及びその製造方法、並びにランプ | |
| WO2002041362A2 (en) | Laser separated die with tapered sidewalls for improved light extraction | |
| US20100065869A1 (en) | Light emitting device and method for fabricating the same | |
| US20050116309A1 (en) | Semiconductor light-emitting element, manufacturing method therefor and semiconductor device | |
| JP5075786B2 (ja) | 発光装置及びその製造方法 | |
| JP3752339B2 (ja) | 半導体発光素子 | |
| CN102569332A (zh) | 发光元件 | |
| JP2010165983A (ja) | 発光チップ集積デバイスおよびその製造方法 |