JPH11354800A - 薄膜トランジスタ及びその形成方法並びに液晶表示装置 - Google Patents
薄膜トランジスタ及びその形成方法並びに液晶表示装置Info
- Publication number
- JPH11354800A JPH11354800A JP10155586A JP15558698A JPH11354800A JP H11354800 A JPH11354800 A JP H11354800A JP 10155586 A JP10155586 A JP 10155586A JP 15558698 A JP15558698 A JP 15558698A JP H11354800 A JPH11354800 A JP H11354800A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- thin film
- film transistor
- drain
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】低抵抗なＬＤＤ領域を有し、高いオン電流によ
る高信頼性の薄膜トランジスタを提供する。 【解決手段】ゲート５，ゲート絶縁層６，チャネル３，
ソース１，ドレイン２，ＬＤＤ領域４からなる薄膜トラ
ンジスタであって、チャネルは、チャネル長の１／１０
以下の平均粒径を有する多結晶Ｓｉ膜で形成され、ＬＤ
Ｄ領域は、結晶粒界がチャネルからの電流経路を横切ら
ず、且つ電流方向に概ね単結晶とみなせるＳｉ膜からな
る。
る高信頼性の薄膜トランジスタを提供する。 【解決手段】ゲート５，ゲート絶縁層６，チャネル３，
ソース１，ドレイン２，ＬＤＤ領域４からなる薄膜トラ
ンジスタであって、チャネルは、チャネル長の１／１０
以下の平均粒径を有する多結晶Ｓｉ膜で形成され、ＬＤ
Ｄ領域は、結晶粒界がチャネルからの電流経路を横切ら
ず、且つ電流方向に概ね単結晶とみなせるＳｉ膜からな
る。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置、特に
駆動回路を内臓した液晶表示装置に用いられる薄膜トラ
ンジスタに関する。
駆動回路を内臓した液晶表示装置に用いられる薄膜トラ
ンジスタに関する。
【０００２】
【従来の技術】液晶表示装置は高画質化，低価格化が求
められている。薄膜トランジスタにより駆動回路を形成
すれば基板と外部との接続点数を増加させることなく配
線数を増加でき、高精細化が可能となる。また、駆動回
路の部品数を削減でき、低コスト化が図れる。駆動回路
に必要な高いオン電流が得られる薄膜トランジスタを形
成するには、高い結晶性を持ったＳｉ膜を用いる必要が
ある。しかし、液晶表示装置に用いる耐熱性の低いガラ
ス基板上には単結晶のＳｉ膜を均一に形成することは困
難であるため、レーザによりアモルファスＳｉ膜をアニ
ールして結晶化した結晶性の劣る多結晶Ｓｉ膜を用いた
薄膜トランジスタが主に用いられている。レーザを用い
たアニールではレーザ光の強度により得られる多結晶Ｓ
ｉ膜の粒径を制御できることが知られている。また、よ
りＳｉ膜の結晶性を改善するにはレーザ光の強度に分布
を持たせ、低強度領域から高強度領域に向かってほぼ単
結晶とみなせるＳｉ膜の領域を成長させる方法が知られ
ている。
められている。薄膜トランジスタにより駆動回路を形成
すれば基板と外部との接続点数を増加させることなく配
線数を増加でき、高精細化が可能となる。また、駆動回
路の部品数を削減でき、低コスト化が図れる。駆動回路
に必要な高いオン電流が得られる薄膜トランジスタを形
成するには、高い結晶性を持ったＳｉ膜を用いる必要が
ある。しかし、液晶表示装置に用いる耐熱性の低いガラ
ス基板上には単結晶のＳｉ膜を均一に形成することは困
難であるため、レーザによりアモルファスＳｉ膜をアニ
ールして結晶化した結晶性の劣る多結晶Ｓｉ膜を用いた
薄膜トランジスタが主に用いられている。レーザを用い
たアニールではレーザ光の強度により得られる多結晶Ｓ
ｉ膜の粒径を制御できることが知られている。また、よ
りＳｉ膜の結晶性を改善するにはレーザ光の強度に分布
を持たせ、低強度領域から高強度領域に向かってほぼ単
結晶とみなせるＳｉ膜の領域を成長させる方法が知られ
ている。
【０００３】また、ソース及びドレインとチャネルの境
界に、ソース及びドレインより低濃度にドープされたＬ
ＤＤ領域を設け、チャネルとドレインの境界の電界をＬ
ＤＤ領域に分担して駆動回路に必要な耐圧を得ることが
行われている。従来例の薄膜トランジスタの上面図を図
３に、断面図を図４に示す。チャネル３をゲート絶縁膜
６及びゲート５によりマスクして低ドーズ量でイオンシ
ャワーによりドープし、さらにＬＤＤ領域４をホトリソ
により形成したレジストをマスクとしてソース１及びド
レイン２に高ドーズ量でイオンシャワーでドープし、レ
ジストを除去してアニールによりドープしたドーパント
を活性化してソース１とドレイン２及びＬＤＤ領域４を
形成する。ＣＶＤによりＳｉＯ2 からなる層間絶縁膜７
を基板の耐熱温度５００℃以下で堆積し、層間絶縁膜７
にホトリソを用いスルーホール１２を開口した後金属膜
を堆積し、ホトリソによりソース電極８とドレイン電極
９に加工して、図３及び図４の構造の薄膜トランジスタ
を形成する方法がある。
界に、ソース及びドレインより低濃度にドープされたＬ
ＤＤ領域を設け、チャネルとドレインの境界の電界をＬ
ＤＤ領域に分担して駆動回路に必要な耐圧を得ることが
行われている。従来例の薄膜トランジスタの上面図を図
３に、断面図を図４に示す。チャネル３をゲート絶縁膜
６及びゲート５によりマスクして低ドーズ量でイオンシ
ャワーによりドープし、さらにＬＤＤ領域４をホトリソ
により形成したレジストをマスクとしてソース１及びド
レイン２に高ドーズ量でイオンシャワーでドープし、レ
ジストを除去してアニールによりドープしたドーパント
を活性化してソース１とドレイン２及びＬＤＤ領域４を
形成する。ＣＶＤによりＳｉＯ2 からなる層間絶縁膜７
を基板の耐熱温度５００℃以下で堆積し、層間絶縁膜７
にホトリソを用いスルーホール１２を開口した後金属膜
を堆積し、ホトリソによりソース電極８とドレイン電極
９に加工して、図３及び図４の構造の薄膜トランジスタ
を形成する方法がある。
【０００４】
【発明が解決しようとする課題】従来の薄膜トランジス
タではＬＤＤ領域は多結晶Ｓｉ膜により形成されてお
り、抵抗が高くチャネルとソース及びドレインの間の抵
抗が大きいため、オン電流が少ない問題がある。アニー
ル時のレーザ光の強度を上げて多結晶Ｓｉ膜の粒径を増
大させるとＬＤＤ領域の抵抗は低減されるが、チャネル
内の結晶粒の数が減少し、薄膜トランジスタの特性のば
らつきが大きくなる問題がある。また、レーザ強度分布
により形成された概ね単結晶領域を用いる方法では、薄
膜トランジスタを形成するのに必要な大きな領域を得る
のが困難であるという問題がある。
タではＬＤＤ領域は多結晶Ｓｉ膜により形成されてお
り、抵抗が高くチャネルとソース及びドレインの間の抵
抗が大きいため、オン電流が少ない問題がある。アニー
ル時のレーザ光の強度を上げて多結晶Ｓｉ膜の粒径を増
大させるとＬＤＤ領域の抵抗は低減されるが、チャネル
内の結晶粒の数が減少し、薄膜トランジスタの特性のば
らつきが大きくなる問題がある。また、レーザ強度分布
により形成された概ね単結晶領域を用いる方法では、薄
膜トランジスタを形成するのに必要な大きな領域を得る
のが困難であるという問題がある。
【０００５】本発明の目的は、耐圧，均一性を劣化させ
ることなく、低抵抗なＬＤＤ領域を有し高いオン電流が
得られる薄膜トランジスタを提供することにある。
ることなく、低抵抗なＬＤＤ領域を有し高いオン電流が
得られる薄膜トランジスタを提供することにある。
【０００６】また図４の従来の薄膜トランジスタでは、
ＬＤＤ領域４はＣＶＤで５００℃以下の低温で堆積され
たＳｉＯ2 からなる層間絶縁膜７により覆われている。
しかし、低温形成されたＳｉＯ2 膜には欠陥が多く、Ｌ
ＤＤ領域から注入されるホットキャリアが欠陥に捕獲さ
れ、層間絶縁膜に蓄積された電荷がＬＤＤ領域４を空乏
化して高抵抗化し、オン電流を低下させる問題があっ
た。
ＬＤＤ領域４はＣＶＤで５００℃以下の低温で堆積され
たＳｉＯ2 からなる層間絶縁膜７により覆われている。
しかし、低温形成されたＳｉＯ2 膜には欠陥が多く、Ｌ
ＤＤ領域から注入されるホットキャリアが欠陥に捕獲さ
れ、層間絶縁膜に蓄積された電荷がＬＤＤ領域４を空乏
化して高抵抗化し、オン電流を低下させる問題があっ
た。
【０００７】本発明の第２の目的は、ＬＤＤ領域を覆う
絶縁膜の膜質が良好な薄膜トランジスタを形成し、ＬＤ
Ｄ領域の抵抗増加を抑制してオン電流の減少しない高信
頼性の薄膜トランジスタを提供することにある。
絶縁膜の膜質が良好な薄膜トランジスタを形成し、ＬＤ
Ｄ領域の抵抗増加を抑制してオン電流の減少しない高信
頼性の薄膜トランジスタを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、上記目的の１
つを少なくとも解決するものであり、その特徴は、ゲー
トと、そのゲート下方にゲート絶縁層を介して形成さ
れ、且つ絶縁性の基板上に形成される半導体膜からなる
チャネルと、前記チャネルから分離された半導体膜から
なり、ドープされたソース及びドレインと、前記チャネ
ルと前記ソース間並びに、前記チャネルと前記ドレイン
間に前記ソース及び、前記ドレインより低濃度にドープ
された半導体膜からなるＬＤＤ領域とからなる薄膜トラ
ンジスタであって、前記チャネルは、チャネル長の１／
１０以下の平均粒径を有する多結晶Ｓｉ膜で形成され、
前記ＬＤＤ領域は、結晶粒界が前記チャネルからの電流
経路を横切らず、且つ電流方向に概ね単結晶とみなせる
Ｓｉ膜からなる薄膜トランジスタである。
つを少なくとも解決するものであり、その特徴は、ゲー
トと、そのゲート下方にゲート絶縁層を介して形成さ
れ、且つ絶縁性の基板上に形成される半導体膜からなる
チャネルと、前記チャネルから分離された半導体膜から
なり、ドープされたソース及びドレインと、前記チャネ
ルと前記ソース間並びに、前記チャネルと前記ドレイン
間に前記ソース及び、前記ドレインより低濃度にドープ
された半導体膜からなるＬＤＤ領域とからなる薄膜トラ
ンジスタであって、前記チャネルは、チャネル長の１／
１０以下の平均粒径を有する多結晶Ｓｉ膜で形成され、
前記ＬＤＤ領域は、結晶粒界が前記チャネルからの電流
経路を横切らず、且つ電流方向に概ね単結晶とみなせる
Ｓｉ膜からなる薄膜トランジスタである。
【０００９】本発明は、平均の結晶粒径がチャネル長の
１／１０以下にアニールし、ＬＤＤ領域が、電流が流れ
る方向に結晶粒界がない構成から、薄膜トランジスタの
特性のばらつきを抑え、ＬＤＤ領域の抵抗を低く出来
る。
１／１０以下にアニールし、ＬＤＤ領域が、電流が流れ
る方向に結晶粒界がない構成から、薄膜トランジスタの
特性のばらつきを抑え、ＬＤＤ領域の抵抗を低く出来
る。
【００１０】
【発明の実施の形態】以下、本発明の実施方法を説明す
る。
る。
【００１１】図１は本発明の一実施例である薄膜トラン
ジスタの上面図、図２はその断面図を示す。
ジスタの上面図、図２はその断面図を示す。
【００１２】多結晶Ｓｉ膜からなるチャネル３と、チャ
ネルを流れる電流の向き２０に成長した結晶粒２１から
なるＳｉ膜に形成されたＬＤＤ領域４を有する薄膜トラ
ンジスタである。チャネル３の多結晶Ｓｉ膜は、平均粒
径がチャネル長の１０分の１以上では薄膜トランジスタ
の特性のバラ付きが大きくなるため、平均の結晶粒径が
チャネル３の長さの１０分の１以下、望ましくは２０分
の１となるようにアニールされる。また、ＬＤＤ領域４
は、電流の流れる方向には結晶粒界がなく、概ね単結晶
とみなせるＳｉ膜で形成されている。このためＬＤＤ領
域の抵抗は結晶性がよいためほぼ単結晶の場合と同じ程
度まで低くでき、オン電流が改善されている。
ネルを流れる電流の向き２０に成長した結晶粒２１から
なるＳｉ膜に形成されたＬＤＤ領域４を有する薄膜トラ
ンジスタである。チャネル３の多結晶Ｓｉ膜は、平均粒
径がチャネル長の１０分の１以上では薄膜トランジスタ
の特性のバラ付きが大きくなるため、平均の結晶粒径が
チャネル３の長さの１０分の１以下、望ましくは２０分
の１となるようにアニールされる。また、ＬＤＤ領域４
は、電流の流れる方向には結晶粒界がなく、概ね単結晶
とみなせるＳｉ膜で形成されている。このためＬＤＤ領
域の抵抗は結晶性がよいためほぼ単結晶の場合と同じ程
度まで低くでき、オン電流が改善されている。
【００１３】また、本発明の薄膜トランジスタでは、Ｌ
ＤＤ領域４はＳｉＯ2 からなるゲート絶縁膜６に覆わ
れ、ドープされたＳｉ膜からなるゲート５に覆われてい
ない領域に形成されている。ゲート絶縁膜６は層間絶縁
膜７より薄いため、スループットをあまり低下させるこ
となく堆積速度を下げることができ、層間絶縁膜７より
低欠陥に形成できる。ＬＤＤ領域４が層間絶縁膜７に覆
われる従来構造に対し、ゲート絶縁膜６に覆われた本発
明の構造では絶縁膜中の欠陥によるホットキャリアの蓄
積が低減されるためＬＤＤ領域４の空乏化が従来構造に
比べ緩和され、信頼性が向上する。
ＤＤ領域４はＳｉＯ2 からなるゲート絶縁膜６に覆わ
れ、ドープされたＳｉ膜からなるゲート５に覆われてい
ない領域に形成されている。ゲート絶縁膜６は層間絶縁
膜７より薄いため、スループットをあまり低下させるこ
となく堆積速度を下げることができ、層間絶縁膜７より
低欠陥に形成できる。ＬＤＤ領域４が層間絶縁膜７に覆
われる従来構造に対し、ゲート絶縁膜６に覆われた本発
明の構造では絶縁膜中の欠陥によるホットキャリアの蓄
積が低減されるためＬＤＤ領域４の空乏化が従来構造に
比べ緩和され、信頼性が向上する。
【００１４】図５と図６は本発明による薄膜トランジス
タの形成法の例である。
タの形成法の例である。
【００１５】図５ａ）に多結晶Ｓｉ膜の形成法を示す。
ガラスからなる透明絶縁基板１０上にＳｉＯ2 からなる
保護膜１１を介して、アモルファスＳｉ膜２２をＣＶＤ
法により堆積する。パルスエキシマレーザを用いレーザ
光４０を走査して結晶化し、多結晶Ｓｉ膜２３とする。
ここでレーザ強度は得られる多結晶Ｓｉ膜の平均の結晶
粒径がチャネル長の１０分の１以下となるように調整さ
れる。次にホトリソをもちいて多結晶Ｓｉを島状に加工
し、その上にＳｉＯ2 及びリンドープされたアモルファ
スＳｉ膜をＣＶＤにより堆積する。ホトリソを用いてＳ
ｉＯ2 からなるゲート絶縁膜６とリンドープされたアモ
ルファスＳｉ膜からなるゲート５をそれぞれ形成して図
５ｂ）のパターンを形成する。次に図５ｃ）に示すよう
にゲート絶縁膜６をマスクとしてイオンシャワー４１に
より、ソース１及びドレイン２にリンをドープとする。
その後、再びレーザアニールを行う。図６ａ）におい
て、ゲート５をマスクとしてレーザ光４０を走査し、ソ
ース１，ドレイン２及びLDD領域４を溶融する。ソース
１及びドレイン２よりＬＤＤ領域４にドーパントである
リンが拡散し、ドープされる。また、溶融したＬＤＤ領
域４は溶融していないチャネル３から熱を奪われるた
め、チャネル側から凝固してソース１及びドレイン２に
向けて結晶成長し、ソース１とドレイン２の間にチャネ
ル３を介して流れる電流方向に概ね単結晶とみなせる領
域からなるＬＤＤ領域４が形成される。なお、このアニ
ールにより、リンドープされたアモルファスＳｉからな
るゲート５も結晶化され、低抵抗の電極となる。さらに
図６ｂ）に示す様に、ゲート絶縁膜６をマスクとしたイ
オンシャワー４１により、ソース１及びドレイン２を高
濃度にリンドープした後、４００℃の熱処理によりドー
パントを活性化しソース１，ドレイン２及びＬＤＤ領域
４を形成する。最後に図６ｃ）に示すようにＳｉＯ2か
らなる層間絶縁膜７をＣＶＤにより堆積し、ホトリソに
よりコンタクトホール１２を開口した後、金属膜を堆積
して再びホトリソにより加工してソース電極８及びドレ
イン電極９を形成し、薄膜トランジスタを得る。
ガラスからなる透明絶縁基板１０上にＳｉＯ2 からなる
保護膜１１を介して、アモルファスＳｉ膜２２をＣＶＤ
法により堆積する。パルスエキシマレーザを用いレーザ
光４０を走査して結晶化し、多結晶Ｓｉ膜２３とする。
ここでレーザ強度は得られる多結晶Ｓｉ膜の平均の結晶
粒径がチャネル長の１０分の１以下となるように調整さ
れる。次にホトリソをもちいて多結晶Ｓｉを島状に加工
し、その上にＳｉＯ2 及びリンドープされたアモルファ
スＳｉ膜をＣＶＤにより堆積する。ホトリソを用いてＳ
ｉＯ2 からなるゲート絶縁膜６とリンドープされたアモ
ルファスＳｉ膜からなるゲート５をそれぞれ形成して図
５ｂ）のパターンを形成する。次に図５ｃ）に示すよう
にゲート絶縁膜６をマスクとしてイオンシャワー４１に
より、ソース１及びドレイン２にリンをドープとする。
その後、再びレーザアニールを行う。図６ａ）におい
て、ゲート５をマスクとしてレーザ光４０を走査し、ソ
ース１，ドレイン２及びLDD領域４を溶融する。ソース
１及びドレイン２よりＬＤＤ領域４にドーパントである
リンが拡散し、ドープされる。また、溶融したＬＤＤ領
域４は溶融していないチャネル３から熱を奪われるた
め、チャネル側から凝固してソース１及びドレイン２に
向けて結晶成長し、ソース１とドレイン２の間にチャネ
ル３を介して流れる電流方向に概ね単結晶とみなせる領
域からなるＬＤＤ領域４が形成される。なお、このアニ
ールにより、リンドープされたアモルファスＳｉからな
るゲート５も結晶化され、低抵抗の電極となる。さらに
図６ｂ）に示す様に、ゲート絶縁膜６をマスクとしたイ
オンシャワー４１により、ソース１及びドレイン２を高
濃度にリンドープした後、４００℃の熱処理によりドー
パントを活性化しソース１，ドレイン２及びＬＤＤ領域
４を形成する。最後に図６ｃ）に示すようにＳｉＯ2か
らなる層間絶縁膜７をＣＶＤにより堆積し、ホトリソに
よりコンタクトホール１２を開口した後、金属膜を堆積
して再びホトリソにより加工してソース電極８及びドレ
イン電極９を形成し、薄膜トランジスタを得る。
【００１６】本形成法によれば、ＬＤＤ領域４を覆うゲ
ート絶縁膜６は図６ａ）に示すようにレーザアニール時
に溶融したＬＤＤ領域４により加熱されて５００℃以上
の高温でアニールされ、ゲート絶縁膜６中の欠陥が低減
される。これによりゲート絶縁膜６へのホットキャリア
の蓄積が防止され、ＬＤＤ領域の空乏化，高抵抗化が抑
制されて高い信頼性が得られる。
ート絶縁膜６は図６ａ）に示すようにレーザアニール時
に溶融したＬＤＤ領域４により加熱されて５００℃以上
の高温でアニールされ、ゲート絶縁膜６中の欠陥が低減
される。これによりゲート絶縁膜６へのホットキャリア
の蓄積が防止され、ＬＤＤ領域の空乏化，高抵抗化が抑
制されて高い信頼性が得られる。
【００１７】図７は本発明による液晶表示装置の薄膜ト
ランジスタ基板の例である。薄膜トランジスタ基板３０
上に透明電極からなる画素電極３４がマトリクス状に形
成され、画素領域３５が形成されている。画素電極３４
にドレイン線３２からの信号電圧をゲート線３１の電圧
によりオンオフするスイッチとなる薄膜トランジスタ３
３が形成されている。また、ゲート線３１を駆動するゲ
ート駆動回路３６、及びドレイン線３２を駆動するドレ
イン駆動回路３７が薄膜トランジスタ基板の画素領域３
５の周辺に、本発明の薄膜トランジスタを用いて形成さ
れている。本発明のオン電流が改善された薄膜トランジ
スタを用いることにより、ゲート線３１及びドレイン線
３２を駆動するのに十分な高い駆動力が得られ、駆動回
路を薄膜トランジスタ基板上に形成できる。これによ
り、画素ピッチが高精細化でき、また製造コストが低減
できる。また、本発明の薄膜トランジスタは、画素スイ
ッチに要求される均一な特性と耐圧に優れ低いオフ電流
が得られるため、画素電極３４をスイッチする薄膜トラ
ンジスタ３３に用いることもできる。これにより画素領
域３５と周辺のゲート駆動回路３６及びドレイン駆動回
路３７の薄膜トランジスタが同一プロセスで形成でき、
工程数を抑えることができより低コスト化が図れる。
ランジスタ基板の例である。薄膜トランジスタ基板３０
上に透明電極からなる画素電極３４がマトリクス状に形
成され、画素領域３５が形成されている。画素電極３４
にドレイン線３２からの信号電圧をゲート線３１の電圧
によりオンオフするスイッチとなる薄膜トランジスタ３
３が形成されている。また、ゲート線３１を駆動するゲ
ート駆動回路３６、及びドレイン線３２を駆動するドレ
イン駆動回路３７が薄膜トランジスタ基板の画素領域３
５の周辺に、本発明の薄膜トランジスタを用いて形成さ
れている。本発明のオン電流が改善された薄膜トランジ
スタを用いることにより、ゲート線３１及びドレイン線
３２を駆動するのに十分な高い駆動力が得られ、駆動回
路を薄膜トランジスタ基板上に形成できる。これによ
り、画素ピッチが高精細化でき、また製造コストが低減
できる。また、本発明の薄膜トランジスタは、画素スイ
ッチに要求される均一な特性と耐圧に優れ低いオフ電流
が得られるため、画素電極３４をスイッチする薄膜トラ
ンジスタ３３に用いることもできる。これにより画素領
域３５と周辺のゲート駆動回路３６及びドレイン駆動回
路３７の薄膜トランジスタが同一プロセスで形成でき、
工程数を抑えることができより低コスト化が図れる。
【００１８】
【発明の効果】本発明によれば、均一に高いオン電流を
有する耐圧，信頼性にすぐれた薄膜トランジスタが得ら
れ、高画質，低コストな液晶表示装置が得られる。
有する耐圧，信頼性にすぐれた薄膜トランジスタが得ら
れ、高画質，低コストな液晶表示装置が得られる。
【図１】本発明の薄膜トランジスタの一実施例の上面図
を示す図である。
を示す図である。
【図２】本発明の薄膜トランジスタの一実施例の断面図
を示す図である。
を示す図である。
【図３】従来の薄膜トランジスタの一実施例の上面図を
示す図である。
示す図である。
【図４】従来の薄膜トランジスタの一実施例の断面図を
示す図である。
示す図である。
【図５】本発明の薄膜トランジスタの一形成方法を示す
図である。
図である。
【図６】本発明の薄膜トランジスタの他の形成方法を示
す図である。
す図である。
【図７】本発明による液晶表示装置の薄膜トランジスタ
基板の一実施例を示す図である。
基板の一実施例を示す図である。
１…ソース、２…ドレイン、３…チャネル、４…ＬＤＤ
領域、５…ゲート、６…ゲート絶縁膜、７…層間絶縁
膜、８…ソース電極、９…ドレイン電極、１０…基板、
１１…保護膜、１２…コンタクトホール、２０…電流方
向、２１…結晶粒、２２…アモルファスＳｉ膜、２３…
多結晶Ｓｉ膜、３０…薄膜トランジスタ基板、３１…ゲ
ート線、３２…ドレイン線、３３…薄膜トランジスタ、
３４…画素電極、３５…画素領域、３６…ゲート駆動回
路、３７…ドレイン駆動回路、４０…レーザ光、４１…
イオンシャワー。
領域、５…ゲート、６…ゲート絶縁膜、７…層間絶縁
膜、８…ソース電極、９…ドレイン電極、１０…基板、
１１…保護膜、１２…コンタクトホール、２０…電流方
向、２１…結晶粒、２２…アモルファスＳｉ膜、２３…
多結晶Ｓｉ膜、３０…薄膜トランジスタ基板、３１…ゲ
ート線、３２…ドレイン線、３３…薄膜トランジスタ、
３４…画素電極、３５…画素領域、３６…ゲート駆動回
路、３７…ドレイン駆動回路、４０…レーザ光、４１…
イオンシャワー。
Claims (4)
- 【請求項１】ゲートと、 前記ゲート下方にゲート絶縁層を介して形成され、且つ
絶縁性の基板上に形成される半導体膜からなるチャネル
と、 前記チャネルから分離された半導体膜からなり、ドープ
されたソース及びドレインと、 前記チャネルと前記ソース間並びに、前記チャネルと前
記ドレイン間に前記ソース及び、前記ドレインより低濃
度にドープされた半導体膜からなるＬＤＤ領域とからな
る薄膜トランジスタであって、 前記チャネルは、チャネル長の１／１０以下の平均粒径
を有する多結晶Ｓｉ膜で形成され、前記ＬＤＤ領域は、
結晶粒界が前記チャネルからの電流経路を横切らず、且
つ電流方向に概ね単結晶とみなせるＳｉ膜からなる薄膜
トランジスタ。 - 【請求項２】請求項１において、 前記ゲート絶縁膜を介して前記ゲートに覆われた多結晶
Ｓｉ膜からなるチャネルと、 前記チャネルと前記ソース間並びに、前記チャネルと前
記ドレイン間の前記ゲート絶縁膜に覆われ、且つ前記ゲ
ートに覆われていない結晶性Ｓｉ膜からなるＬＤＤ領域
とを有する薄膜トランジスタ。 - 【請求項３】請求項２において、 ノンドープの半導体膜に前記ゲート絶縁膜をマスクとし
てイオンドープして前記ソース及び前記ドレインとなる
領域をドープし、 前記ゲートをマスクとしてレーザアニールし、チャネル
以外の半導体膜を溶融してソース及びドレインとチャネ
ルとの境界のゲート絶縁層に覆われた半導体膜をドープ
してＬＤＤ領域とする薄膜トランジスタ形成方法。 - 【請求項４】マトリクス状に形成された画素をスイッチ
する請求項１または２の薄膜トランジスタと、 前記薄膜トランジスタを駆動する駆動回路の一部または
全部を同一基板上に形成された薄膜トランジスタ基板
と、 前記薄膜トランジスタ基板と対抗する対抗基板の間に液
晶を挾持した液晶層とを有する液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10155586A JPH11354800A (ja) | 1998-06-04 | 1998-06-04 | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10155586A JPH11354800A (ja) | 1998-06-04 | 1998-06-04 | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11354800A true JPH11354800A (ja) | 1999-12-24 |
Family
ID=15609289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10155586A Pending JPH11354800A (ja) | 1998-06-04 | 1998-06-04 | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11354800A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038351A1 (ja) * | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
| US8314428B2 (en) | 2002-12-16 | 2012-11-20 | Samsung Display Co., Ltd. | Thin film transistor with LDD/offset structure |
| CN103762174A (zh) * | 2011-08-23 | 2014-04-30 | 广东中显科技有限公司 | 一种薄膜晶体管的制备方法 |
| JP2018164087A (ja) * | 2014-07-16 | 2018-10-18 | 株式会社Ｊｏｌｅｄ | トランジスタ、表示装置および電子機器 |
-
1998
- 1998-06-04 JP JP10155586A patent/JPH11354800A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8314428B2 (en) | 2002-12-16 | 2012-11-20 | Samsung Display Co., Ltd. | Thin film transistor with LDD/offset structure |
| WO2006038351A1 (ja) * | 2004-09-30 | 2006-04-13 | Sharp Kabushiki Kaisha | 結晶質半導体膜およびその製造方法 |
| JPWO2006038351A1 (ja) * | 2004-09-30 | 2008-05-15 | シャープ株式会社 | 結晶質半導体膜およびその製造方法 |
| US7843010B2 (en) | 2004-09-30 | 2010-11-30 | Sharp Kabushiki Kaisha | Crystalline semiconductor film and method for manufacturing the same |
| CN103762174A (zh) * | 2011-08-23 | 2014-04-30 | 广东中显科技有限公司 | 一种薄膜晶体管的制备方法 |
| CN103762176A (zh) * | 2011-08-23 | 2014-04-30 | 广东中显科技有限公司 | 一种制备具有搭桥晶粒结构的多晶硅薄膜的方法 |
| JP2018164087A (ja) * | 2014-07-16 | 2018-10-18 | 株式会社Ｊｏｌｅｄ | トランジスタ、表示装置および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6013544A (en) | Method for fabricating a semiconductor device | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| KR100509617B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR101125565B1 (ko) | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 | |
| KR100715908B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6861300B2 (en) | Fabricating method of polysilicon thin film transistor having a space and a plurality of channels | |
| JPH08148426A (ja) | 半導体装置およびその製造方法 | |
| EP2096673B1 (en) | Method of manufacturing display device | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| US6188108B1 (en) | Thin film transistor and a fabricating method thereof | |
| US20050224876A1 (en) | [structure of ltps-tft and method of fabricating channel layer thereof] | |
| JP2779492B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JPH11354800A (ja) | 薄膜トランジスタ及びその形成方法並びに液晶表示装置 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06291316A (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3198378B2 (ja) | 半導体装置の製造方法 | |
| JPH088181A (ja) | 半導体装置及びその製造方法 | |
| JPH0982639A (ja) | 半導体装置およびその製造方法 | |
| JP3403927B2 (ja) | 半導体装置の製造方法 | |
| KR20000040705A (ko) | 폴리실리콘-박막트랜지스터소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |