[go: up one dir, main page]

JPH11274201A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11274201A
JPH11274201A JP10068961A JP6896198A JPH11274201A JP H11274201 A JPH11274201 A JP H11274201A JP 10068961 A JP10068961 A JP 10068961A JP 6896198 A JP6896198 A JP 6896198A JP H11274201 A JPH11274201 A JP H11274201A
Authority
JP
Japan
Prior art keywords
forming
conductive layer
layer
electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10068961A
Other languages
English (en)
Other versions
JP4045007B2 (ja
Inventor
Kiyotaka Watanabe
潔敬 渡辺
Kaname Kobayashi
要 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP06896198A priority Critical patent/JP4045007B2/ja
Publication of JPH11274201A publication Critical patent/JPH11274201A/ja
Application granted granted Critical
Publication of JP4045007B2 publication Critical patent/JP4045007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/01255
    • H10W72/019
    • H10W72/01953

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 下地金属層のサイドエッチングを防止する。 【解決手段】 半導体基板1上に酸化膜2、アルミ電極
パッド3、表面保護膜4を形成した後、アルミ電極パッ
ド3上にスルーホールを形成する。全面に下地金属層5
を形成した後、全面に感光性樹脂膜6を被着し、露光、
現像してバンプ電極形成用パターンを形成する。この感
光性樹脂膜における下地金属層5との界面において広が
り部を形成し、その後、露出している下地金属層5の表
面をエッチングする。下地金属層5を電極としてスルー
ホール内にメッキ層を形成する。感光性樹脂膜エッチン
グ溶剤によりパターンを除去し、バンプ電極をマスクと
して下地金属層をエッチング除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バンプ電極を有す
る半導体装置の製造方法に関するものである。
【0002】
【従来の技術】従来半導体基板上に形成するバンプの製
造方法としては以下に説明するものが一般的に行われて
いる。まず、半導体基板上に電極パッドを形成し、この
基板全面に表面保護膜を形成する。次に、表面保護膜の
電極パッド上に対応する部分にスルーホールを開孔す
る。その後、半導体基板全面にスパッタ法などにより複
数の下地金属層を順じ形成する。この下地金属層として
はCr−Cu,Cr−Cu−Au,Ti−Au,Ti−
Pt,Ti−Pd,Ti/W−Au,Ti/W−Pdな
どが用いられる。
【0003】下地金属上に感光性の樹脂膜を全面に被着
した後、電極パッド上の一部にバンプ形成用のパターン
を開孔する。次に、下地金属層を一方の共通電極として
一定の電流を供給することにより金、銅、または半田等
を電気めっきにより電着させてバンプ電極を形成する。
【0004】感光性樹脂膜を除去溶剤等で除去した後、
バンプ電極をマスクとしてこのバンプ電極で覆われた以
外の下地金属層をウエットエッチング除去することによ
り最終的な電極構造が得られる。
【0005】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、以下のような課題があっ
た。バンプ電極を形成した後に、このバンプ電極をエッ
チングマスクとして該バンプ電極で覆われた以外の下地
金属層をエッチング除去する必要がある。このエッチン
グの際に、バンプ電極の寸法より内側まで下地金属層が
エッチングされる(以下サイドエッチングと呼ぶ)現象
が起こる。そのため、バンプ電極と下地金属層との接触
面積が減少して、バンプ電極の剪断強度が低下するとい
う問題があった。
【0006】
【課題を解決するための手段】本発明は、前記課題を解
決するために、半導体装置の製造方法において、第1の
絶縁層を有する半導体基板の前記第1の絶縁層上に電極
パッドを形成する工程と、前記電極パッドを含む前記絶
縁層上に導電層を形成する工程と、前記パッドに対応す
る位置に開孔部を有するとともに、導電層との界面にお
いて広がり部を有する第2の絶縁層を前記導電層上に形
成する工程と、前記開孔部に露出している前記導電層の
表面をエッチングする工程と、前記導電層を電極として
前記開孔部内にメッキ層を形成する工程と、前記第2の
絶縁層を除去する工程と、前記メッキ層をマスクとして
前記導電層を除去する工程とを施す。以上のように本発
明を構成したので、下地金属のエッチングを開始する位
置はメッキ電極直下の下地金属よりも外側になり、メッ
キ電極直下の下地金属がエッチングされることがなくな
る。
【0007】
【発明の実施の形態】第1の実施形態 図1〜図4は、本発明の第1の実施形態の半導体装置の
製造方法を示す断面図である。
【0008】まず、図1(A)に示すように、半導体基
板1上に図示しない回路素子および酸化膜2を形成す
る。その後、スパッタ法などによりアルミを全面に形成
し、フォトリソ・エッチングによりアルミをパターニン
グして、バンプ電極を形成すべき位置に、例えば50μ
m×70μm程度の大きさのアルミ電極パッド3を形成す
る。
【0009】CVD法によりSiO2等の絶縁膜を全面
に、例えば0.8〜1.4μm程度の膜厚で、表面保護
膜4を形成した後、フォトリソ・エッチングによりアル
ミ電極パッド3上の表面保護膜4を除去して、そのアル
ミ電極パッド3上にスルーホールを開孔する。
【0010】次に、図1(B)に示すように、半導体基
板1の表面全体にスパッタ法等により、複数の下地金属
を順次積層形成する。この下地金属層の構成としては、
例えばアルミと密着性のよいTi5−a、Auの拡散を
防止するためのPd5−bにより形成する。
【0011】次に、図2(A)に示すように、下地金属
層Ti5−a、Pd5−b上にポジ型の感光性樹脂膜6
を全面に25〜30μm程度の膜厚に被着した後、マス
クを用いて、アルミ電極パッド3上の一部の感光性樹脂
膜6を露光し、感光性樹脂膜エッチング溶剤に浸して、
露光した部位をエッチングし、アルミ電極パッド3より
も20μm程度内側のこのアルミパッド18の上方に、
30×50μm程度の開孔を有する感光性樹脂膜6から
なるバンプ電極形成用パターンを形成する。
【0012】次に、バンプ電極と下地金属層の密着面積
を大きくする為の処理工程として、感光性樹脂膜6に対
して溶解作用のある溶剤等をバンプ電極形成用パターン
の開孔部分に滴下し、感光性樹脂膜の開孔部を横方向に
2〜5μm大きくする。図2(B)は図2(A)におけ
る拡大図を示している。
【0013】次に、下地金属層表面の酸化膜等の不純物
を除去する為の処理工程として、下地金属層のPd5−
bに対して溶解作用のあるエッチング液(硝酸,塩酸,
硫酸及びこれらの混合液等)をバンプ電極形成用パター
ンの開孔部分に滴下し、図3(A)に示すように、下地
金属層のPd5−bを100〜500Åエッチングす
る。この後下地金属層5−a、5−bを一方の共通電極
として電流を供給することによりAuメッキで図3
(B)の様にバンプ電極7を形成する。
【0014】次に図4の様に、感光性樹脂膜6を除去溶
剤等で除去し、更に下地金属層5−a、5−bをバンプ
電極7をマスクにエッチング除去することにより最終的
なバンプ電極構造が得られる。
【0015】このように、第1の実施形態によればバン
プ電極形成の電気メッキ直前に感光性樹脂膜の開孔寸法
を大きくする工程と下地金属層表面を微量エッチングす
る工程を設けている。このため、バンプ電極と下地金属
の接着面積を大きくできるとともに下地金属層表面の不
純物等を除去することによりバンプ電極と下地金属層の
密着力が向上し、下地金属層のエッチング時にサイドエ
ッチング量を低減させること、更に発生しても、バンプ
電極と下地金属層との密着面積が従来に比べ大きくなる
こと、更に感光性樹脂膜の開孔寸法を大きくした後で、
下地金属層表面の不純物等を除去することにより下地金
属層の不純物等を除去した面積が大きくなることからバ
ンプ電極のせん断強度を向上させ、バンプ電極形成工程
の品質向上が期待できる。
【0016】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成用パターンの開
孔部分に滴下し、下地金属層のPd5−bを100〜5
00Åエッチングした後に、下地金属層を陽極とし、金
メッキ時使用する陽極を陰極として通常の電解とは逆の
電解を下地金属層に与えることにより、下地金属層の表
面を100Å程度電解除去してから金メッキを形成して
もよい。このようにすると、下地金属層表面をエッチン
グした後に発生する微量の不純物なども除去することが
可能となり、金メッキと下地金属との密着力をより向上
することができる。
【0017】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成用パターンの開
孔部分に滴下し、下地金属層のPd5−bを100〜5
00Åエッチングした後に、シアンメッキ液中に60秒
〜300秒程度(これ以上でも良い)さらすことによ
り、下地金属層を100Å程度電解除去してから金メッ
キを形成してもよい。このようにすると、下地金属層表
面が平坦化されながらエッチングされるため、バンプ電
極形状異常の発生率の低減が期待できる。
【0018】また、第1の実施形態では、図2(A)に
示した感光性樹脂膜を形成し、感光性樹脂膜6に対して
溶解作用のある溶剤等をバンプ電極形成用パターンの開
孔部分に滴下し、感光性樹脂膜の開孔部を横方向に2〜
5μm大きくした後に、バンプ電極と下地金属層の密着
面積を大きくし下地金属層表面の酸化膜等の不純物を除
去する為の処理としては以下のような工程がある。
【0019】例えば、金メッキ処理直前に下地金属層を
陽極とし、金メッキ時使用する陽極を陰極として通常の
電解とは逆の電解を下地金属層に与えることにより、下
地金属層の表面を100〜500Å電解除去する。この
直後、同一メッキ槽内で下地金属層5を一方の共通電極
として電流を供給することにより、Auメッキでバンプ
電極を形成する。このようにすれば、特別な(メッキ前
処理用の)設備を設けることなくバンプ電極形成工程の
品質向上が期待できる。
【0020】また、その他の方法としては、金メッキ処
理直前にシアンメッキ液にて下地金属層を溶解させるた
め半導体基板表面をメッキ液中に60秒〜300秒程度
(これ以上でも良い)さらしてもよい。これにより、下
地金属層が100〜500Å程度溶解除去される。この
直後下地金属層を一方の共通電極として電流を供給する
ことにより、Auメッキでバンプ電極を形成する。この
ようにすれば、特別な(メッキ前処理用の)設備を設け
ることなく、バンプ電極形成工程の品質向上が期待でき
るとともに、下地金属層表面を平坦化しながら微量エッ
チングするため、バンプ電極形状異常の発生率の低減も
可能となり、バンプ電極形成工程の品質向上が期待でき
るものである。
【0021】第2の実施形態 図5〜図6は、本発明の第2の実施形態の半導体装置の
製造方法を示す断面図であり、第1の実施形態と同一の
構成には同一の符号を付し、その説明を省略する。
【0022】第2の実施形態では、半導体基板1上に図
示しない回路素子および酸化膜2を形成する。その後、
スパッタ法などによりアルミを全面に形成し、フォトリ
ソ・エッチングによりアルミをパターニングして、バン
プ電極を形成すべき位置に、例えば50μm×70μm程
度の大きさのアルミ電極パッド3を形成する。その後、
CVD法によりSiO2等の絶縁膜を全面に、例えば
0.8〜1.4μm程度の膜厚で、表面保護膜4を形成
した後、フォトリソ・エッチングによりアルミ電極パッ
ド3上の表面保護膜4を除去して、そのアルミ電極パッ
ド3上にスルーホールを開孔する。
【0023】次に、半導体基板1の表面全体にスパッタ
法等により、複数の下地金属を順次積層形成する。この
下地金属層の構成としては、例えばアルミと密着性のよ
いTi5−a、Auの拡散を防止するためのPd5−b
により形成する。
【0024】次に、下地金属層Ti5−a、Pd5−b
上にポジ型の感光性樹脂膜6を全面に25〜30μm程
度の膜厚に被着した後、マスクを用いて、アルミ電極パ
ッド3上の一部の感光性樹脂膜6を露光し、感光性樹脂
膜エッチング溶剤に浸して、露光した部位をエッチング
し、アルミ電極パッド3よりも20μm程度内側のこの
アルミパッド18の上方に、30×50μm程度の開孔
を有する感光性樹脂膜6からなるバンプ電極形成用パタ
ーンを形成する。ここまでは、第1の実施形態と同様の
工程により形成する。
【0025】次にバンプ電極と下地金属層の密着面積を
大きくし更に下地金属層表面の酸化膜等の不純物を除去
する為の処理工程として、下地金属層のPd5−bに対
して溶解作用のあるエッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成部の開孔部分に
滴下し、下地金属層のPd5−bを100〜500Åエ
ッチングする。
【0026】更にエッチング後の洗浄,乾燥等の処理の
際に付着する下地金属層表面の酸化膜等の不純物を除去
する為の処理として、金メッキ処理直前に下地金属層5
を陽極とし金メッキ時使用する陽極を陰極として通常の
電解とは逆の電解を下地金属層5に与えることにより、
図5(A)の様に下地金属層Pd5−bの表面を100
Å程度電解除去する。
【0027】この直後、下地金属層Pd5−bを電解除
去したメッキ槽内で、下地金属層5を一方の共通電極と
して電流を供給することにより、Auメッキで図5
(B)の様にバンプ電極7を形成する。
【0028】次に図6の様に、感光性樹脂膜6を除去溶
剤等で除去し、更に下地金属層5−a、5−bをエッチ
ング除去することにより最終的なバンプ電極構造が得ら
れる。
【0029】以上の様に、第2の実施形態によれば下地
金属層表面を微量エッチングする工程とメッキ装置内部
で電解方向を逆転させることによって下地金属層表面の
酸化膜などを除去する工程を設けることにより、バンプ
電極と下地金属の接着面積を大きくするとともに、下地
金属層表面の不純物等を除去することによるバンプ電極
と下地金属層の密着力の向上が可能となる。
【0030】従って、下地金属層のエッチング時にサイ
ドエッチング量を低減させること、更に発生しても、バ
ンプ電極と下地金属層との密着面積が従来に比べ大きく
なることと、下地金属層表面を微量エッチングする工程
の後に発生する微量の不純物等も除去する工程を設けた
ことにより下地金属層との界面に含有する不純物が減少
し密着力を向上することが可能となり、バンプ電極のせ
ん断強度を向上させ、バンプ電極形成工程の品質向上が
期待できるものである。
【0031】また、金メッキ処理直前に下地金属層5を
陽極とし金メッキ時使用する陽極を陰極として通常の電
解とは逆の電解を下地金属層5に与えることにより下地
金属を電解除去した後、下地金属層表面を平坦化するた
めの処理として、シアンメッキ液に半導体基板表面を6
0〜300秒程度(これ以上でもよい)さらすことによ
り、下地金属層Pd5−bを100Å程度電解除去して
もよい。
【0032】また、エッチング液(硝酸,塩酸,硫酸及
びこれらの混合液等)をバンプ電極形成部の開孔部分に
滴下し、下地金属層のPd5−bを100〜500Åエ
ッチングする工程を省略し、金メッキ処理直前に下地金
属層5を陽極とし金メッキ時使用する陽極を陰極として
通常の電解とは逆の電解を下地金属層5に与えることに
より下地金属を100〜500Å電解除去した後、下地
金属層表面を平坦化するための処理として、シアンメッ
キ液に半導体基板表面を60〜300秒程度(これ以上
でもよい)さらすことにより、下地金属層Pd5−bを
100Å程度電解除去してもよい。
【0033】また、第2の実施形態では、金メッキ処理
直前に下地金属層5を陽極とし金メッキ時使用する陽極
を陰極として通常の電解とは逆の電解を下地金属層5に
与えることにより下地金属を電解除去したが、これに代
えて、金メッキ処理直前にシアンメッキ液に半導体基板
表面を60〜300秒程度(これ以上でもよい)さらす
ことにより、下地金属層Pd5−bを100Å程度電解
除去してもよい。このようにすれば、メッキ装置の電解
方式の切替をすることなく下地金属層の表面を電解除去
することができる。また、下地金属層表面を平坦化しな
がら微量エッチングすることができ、バンプ電極形状異
常の発生率の低減も可能となる。
【0034】第3の実施形態 図7〜図8は、本発明の第3の実施形態の半導体装置の
製造方法を示す断面図であり、他の実施形態と同一の構
成には同一の符号を付し、その説明を省略する。
【0035】第3の実施形態では、下地金属層のTi5
−a、Pd5−b上に、感光性樹脂膜6を全面に被着し
た後、アルミ電極パッド3上の一部にバンプ電極形成部
の開孔を形成する。
【0036】この後、下地金属層5を一方の共通電極と
して電流を供給することにより、図7(A)の様に、A
uメッキでバンプ電極7を形成し、感光性樹脂膜6を除
去溶剤等で除去する。そして、HNO3(硝酸)とH2
4(硫酸)とCH3COOH(酢酸)の混合液にて 下
地金属層のうちPd5−bのみを選択的にバンプ電極自
身をエッチングすることなくエッチング除去する。さら
にH22(過酸化水素水)又はフッ化水素酸等でバンプ
電極7の接着部以外のTi5−aのみを選択的にエッチ
ング除去することにより図7(B)の様に、最終的なバ
ンプ電極構造が得られる。
【0037】このため、従来の、バンプ電極をマスクと
して、下地金属層とバンプ電極自身の両方を同時にエッ
チングしていた為エッチング処理時間の経過と共にマス
クとなっているバンプ電極自身がエッチングされ下地金
属層と密着している面積が減少し、(マスク自体の寸法
が減少する為)エッチング後の下地金属層の面積も減少
することによる不具合を解消できる。また、バンプ電極
を下地金属層エッチング時に常に一定の面積を確保して
いるマスクとして使用することが可能となり、バンプ電
極と下地金属層の密着面積を確保することが可能とな
る。更に、CH3COOHの効果によってバンプ電極下
へのサイドエッチングの発生も抑制出来、バンプ電極と
下地金属層の密着面積を常に一定にすることが可能とな
る。
【0038】また、Pdを選択的にエッチングしようと
する液に関して、エッチング液中のHNO3とH2SO4
とCH3COOHそれぞれの濃度と、Pdエッチング速
度について図8に示す。この場合、エッチング液の濃
度,液量等の作業条件は、バンプ電極形成工程でのPd
エッチング時と同じ条件でエッチングを行い、各濃度毎
にエッチングされるPdの量を測定することによって求
める。図8では、一例として上記エッチング液に関して
得られたエッチング液中のHNO3−9%,H2SO4
85%(水−6%)の混合液とCH3COOHの濃度比
と、Pdエッチング速度の相関関係をグラフに示す。こ
こで、それぞれの比率は重量比(wt%)を示してい
る。
【0039】この図8からエッチング処理時間を短くす
るためには、HNO3−9%,H2SO4−85%(水−
6%)の混合液に対してCH3COOHを35%〜50
%の重量比で混合することが望ましい。また、その混合
比を40%前後に設定した場合は、そのエッチング速度
が著しく向上し、Pdエッチングの作業性が大きく向上
することが分かる。(水−6%)の組成の場合Pdに対
するエッチング速度が最も速い事が分かる。
【0040】また、エッチング液の濃度に変化が生じた
場合でも、その液中のHNO3,H2SO4,CH3COO
Hの濃度を分析することにより、Pdエッチングの最適
なエッチング時間を容易に設定することができエッチン
グ液を長期間に渡って使用出来ることによる部材費の低
減も期待できる。
【0041】また、第3の実施形態に記載した発明は、
第1の実施形態や第2の実施形態において記載した発明
に適宜用いることが可能である。すなわち、第1および
第2の実施形態において記載した発明によって、バンプ
形成までを行い、このバンプをマスクとして下地金属層
をエッチングする際に第3の実施形態におけるエッチン
グ液を用いることができる。
【0042】
【発明の効果】本発明の第1および第2の実施形態に係
る半導体装置によれば、バンプ電極と下地金属層との接
着面積を大きくできる、あるいは、それらの密着力を向
上させることができるため、バンプ電極をマスクに下地
金属層をエッチングする際にサイドエッチングを防止で
き、また、下地金属層の表面を平坦化しているので、バ
ンプ電極形状異常の発生率の低減が可能となる。さら
に、第3の実施形態によれば、下地金属層をエッチング
除去する際にCH3COOHを35%〜50%の重量比
で含むエッチング液にて除去するため、バンプ電極自身
をエッチングすることなく下地金属層をサイドエッチン
グの発生を抑制しつつエッチング除去することができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施形態を示す工程図である。
【図2】本発明の第1の実施形態を示す工程図である。
【図3】本発明の第1の実施形態を示す工程図である。
【図4】本発明の第1の実施形態を示す工程図である。
【図5】本発明の第2の実施形態を示す工程図である。
【図6】本発明の第2の実施形態を示す工程図である。
【図7】本発明の第3の実施形態を示す工程図である。
【図8】本発明の第3の実施形態を示す工程図である。
【符号の説明】
1 半導体基板 2 酸化膜 3 アルミ電極パッド 4 表面保護膜 5−a 下地金属層 5−b 下地金属層 6 感光性樹脂膜 7 バンプ電極

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記パッドに対応する位置に開孔部を有するとともに、
    導電層との界面において広がり部を有する第2の絶縁層
    を前記導電層上に形成する工程と、 前記開孔部に露出している前記導電層の表面をエッチン
    グする工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
    する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ層をマスクとして前記導電層を除去する工程
    と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記パッドに対応する位置に開孔部を有するとともに、
    前記導電層との界面において広がり部を有する第2の絶
    縁層を前記導電層上に形成する工程と、 前記導電層を第1の電極として前記開孔部に露出する前
    記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
    の電極として前記開孔部内にメッキ層を形成する工程
    と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
    程と、 を有することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記パッドに対応する位置に開孔部を有するとともに、
    導電層との界面において広がり部を有する第2の絶縁層
    を前記導電層上に形成する工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
    に浸した後、前記導電層を一方の電極として前記開孔部
    内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
    程と、 を有することを特徴とする半導体装置の製造方法。
  4. 【請求項4】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 前記開孔部に露出している前記導電層の表面をエッチン
    グする工程と、 前記導電層を第1の電極として前記開孔部に露出する前
    記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
    の電極として前記開孔部内にメッキ層を形成する工程
    と、 前記第2の絶縁層を除去する工程と、 前記メッキ層をマスクとして前記導電層を除去する工程
    と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 前記開孔部に露出している前記導電層の表面をエッチン
    グする工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
    に浸した後、前記導電層を一方の電極として前記開孔部
    内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
    程と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項6】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
    に浸した後、前記導電層を第1の電極として前記開孔部
    に露出する前記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
    の電極として前記開孔部内にメッキ層を形成する工程
    と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
    程と、 を有することを特徴とする半導体装置の製造方法。
  7. 【請求項7】 第1の絶縁層を有する半導体基板の前記
    第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
    に浸した後、前記導電層を一方の電極として前記開孔部
    内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 前記メッキ電極をマスクとして前記導電層を除去する工
    程と、 を有することを特徴とする半導体装置の製造方法。
  8. 【請求項8】 前記メッキ層の形成は、前記導電層を第
    1の電極として前記開孔部に露出する前記導電層の表面
    を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
    の電極として前記開孔部内にメッキ層を形成する工程と
    からなることを特徴とする請求項1項記載の半導体装置
    の製造方法。
  9. 【請求項9】 前記開孔部に露出する前記導電層の表面
    をエッチングまたは電解除去した後で、かつ、前記メッ
    キ層を形成する前に、シアン浴のメッキ液中に所定時間
    浸すことを特徴とする請求項2または3項記載の半導体
    装置の製造方法。
  10. 【請求項10】 第1の絶縁層を有する半導体基板の前
    記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 前記開孔部に露出する前記導電層上にメッキ層を形成す
    る工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
    マスクとして前記導電層を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  11. 【請求項11】 前記混合液において、酢酸は、前記混
    合液中に35〜50%の重量比で混合されていることを
    特徴とする請求項9項記載の半導体装置の製造方法。
  12. 【請求項12】 第1の絶縁層を有する半導体基板の前
    記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記パッドに対応する位置に開孔部を有するとともに、
    導電層との界面において広がり部を有する第2の絶縁層
    を前記導電層上に形成する工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
    する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
    マスクとして前記導電層を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  13. 【請求項13】 第1の絶縁層を有する半導体基板の前
    記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 前記開孔部に露出している前記導電層の表面をエッチン
    グする工程と、 前記導電層を電極として前記開孔部内にメッキ層を形成
    する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
    マスクとして前記導電層を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  14. 【請求項14】 第1の絶縁層を有する半導体基板の前
    記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 前記導電層を第1の電極として前記開孔部に露出する前
    記導電層の表面を電解除去する工程と、 前記導電層を前記第1の電極とは反対の電極である第2
    の電極として前記開孔部内にメッキ層を形成する工程
    と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
    マスクとして前記導電層を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  15. 【請求項15】 第1の絶縁層を有する半導体基板の前
    記第1の絶縁層上に電極パッドを形成する工程と、 前記電極パッドを含む前記絶縁層上に導電層を形成する
    工程と、 前記導電層上に開孔部を有する第2の絶縁層を形成する
    工程と、 その後、前記半導体基板を所定時間シアン浴のメッキ液
    に浸した後、前記導電層を一方の電極として前記開孔部
    内にメッキ層を形成する工程と、 前記第2の絶縁層を除去する工程と、 硝酸、硫酸、酢酸を含む混合液を用いて前記メッキ層を
    マスクとして前記導電層を除去する工程とを有すること
    を特徴とする半導体装置の製造方法。
  16. 【請求項16】 前記メッキ層をマスクとして前記導電
    層を除去するに際し、硝酸、硫酸、酢酸を含む混合液を
    用いて前記導電層を除去することを特徴とする請求項1
    乃至9項に記載の半導体装置の製造方法。
JP06896198A 1998-03-18 1998-03-18 半導体装置の製造方法 Expired - Fee Related JP4045007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06896198A JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11274201A true JPH11274201A (ja) 1999-10-08
JP4045007B2 JP4045007B2 (ja) 2008-02-13

Family

ID=13388794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06896198A Expired - Fee Related JP4045007B2 (ja) 1998-03-18 1998-03-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4045007B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519893B1 (ko) * 2001-11-15 2005-10-13 인피니온 테크놀로지스 아게 기판상의 상호접속부 제조 방법
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2014157906A (ja) * 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
CN115274473A (zh) * 2022-07-15 2022-11-01 广东越海集成技术有限公司 一种晶圆级锡银合金生长的前处理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519893B1 (ko) * 2001-11-15 2005-10-13 인피니온 테크놀로지스 아게 기판상의 상호접속부 제조 방법
JP2008130799A (ja) * 2006-11-21 2008-06-05 Sharp Corp 半導体発光素子および半導体発光素子の製造方法
JP2014157906A (ja) * 2013-02-15 2014-08-28 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体装置
CN115274473A (zh) * 2022-07-15 2022-11-01 广东越海集成技术有限公司 一种晶圆级锡银合金生长的前处理方法

Also Published As

Publication number Publication date
JP4045007B2 (ja) 2008-02-13

Similar Documents

Publication Publication Date Title
US7008867B2 (en) Method for forming copper bump antioxidation surface
JP3245122B2 (ja) C4をめっきして銅スタッドとする方法
JP3184803B2 (ja) 集積回路の配線方法
JP3413020B2 (ja) 半導体装置の製造方法
JP3886712B2 (ja) 半導体装置の製造方法
JP2003525523A (ja) 新規なチップ相互配線およびパッケージング堆積方法および構造体
CN102569171B (zh) 改善冠状缺陷的线路结构及其制作方法
JP4695675B2 (ja) プリント配線基板の製造方法
JP4039490B2 (ja) I/cチップ上にボンディング・パッドを形成する方法および得られる構造
JP4045007B2 (ja) 半導体装置の製造方法
JP4797368B2 (ja) 半導体装置の製造方法
US7276454B2 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
JP3561582B2 (ja) 半導体装置の製造方法
JP2006210778A (ja) 半導体装置の製造方法およびエッチング液
JP2003301293A (ja) 半導体装置の製造方法
JP4134770B2 (ja) 半導体装置およびその製造方法
JP2005290444A (ja) 金電解剥離液及びそれを用いた電解剥離方法
CN109923645A (zh) 半导体装置及其制造方法
JP2000049181A (ja) 半導体装置および半導体装置の製造方法
JP4157693B2 (ja) 半導体装置及びその製造方法
JPH0575238A (ja) 回路基板とその製造方法
JPS59121954A (ja) 半導体装置の製造方法
JP3546317B2 (ja) バンプ電極製造方法
KR940009600B1 (ko) 도금법을 이용한 반도체 장치의 금속배선방법
JP2025136751A (ja) 接合バンプ付き基材、および、接合バンプ付き基材の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees