[go: up one dir, main page]

JPH1126647A - Optical semiconductor device - Google Patents

Optical semiconductor device

Info

Publication number
JPH1126647A
JPH1126647A JP18089697A JP18089697A JPH1126647A JP H1126647 A JPH1126647 A JP H1126647A JP 18089697 A JP18089697 A JP 18089697A JP 18089697 A JP18089697 A JP 18089697A JP H1126647 A JPH1126647 A JP H1126647A
Authority
JP
Japan
Prior art keywords
substrate
wiring
mold
semiconductor device
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18089697A
Other languages
Japanese (ja)
Other versions
JP3432113B2 (en
Inventor
Junzo Ishizaki
順三 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18089697A priority Critical patent/JP3432113B2/en
Publication of JPH1126647A publication Critical patent/JPH1126647A/en
Application granted granted Critical
Publication of JP3432113B2 publication Critical patent/JP3432113B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/0198
    • H10W72/536
    • H10W72/5363
    • H10W72/5522
    • H10W72/884
    • H10W74/00

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 トランスファモールド用金型の型締めによる
メッキ配線へのダメージを防止できる光半導体装置を提
供する。 【解決手段】 基板1上の透光性モールド体4に覆われ
る位置に、一対のスルーホール6a,6bを形成する。
メッキ配線2a,2bを基板1の表面からスルーホール
6a,6bを介して基板1の裏面に達するように形成す
る。基板1の凹部1aのメッキ配線2a上に、光学素子
3をダイボンディングして搭載し、金線5にてワイヤボ
ンディングしてメッキ配線2bに接続する。光学素子3
の周囲に透光性樹脂を用いて、トランスファモールド成
形にて透光性モールド体4を形成する。
(57) [Problem] To provide an optical semiconductor device capable of preventing damage to plating wiring due to mold clamping of a transfer mold. A pair of through holes (6a, 6b) are formed on a substrate (1) at positions covered by a translucent mold (4).
The plated wirings 2a and 2b are formed so as to reach the back surface of the substrate 1 from the front surface of the substrate 1 through the through holes 6a and 6b. The optical element 3 is mounted by die bonding on the plating wiring 2a in the concave portion 1a of the substrate 1, and is connected to the plating wiring 2b by wire bonding with the gold wire 5. Optical element 3
A light-transmitting molded body 4 is formed by transfer molding using a light-transmitting resin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、面実装型の光半導
体装置に関する。
The present invention relates to a surface-mount type optical semiconductor device.

【0002】[0002]

【従来の技術】従来より、上記の面実装型の光半導体装
置としては、例えば、図14に示すように、基板31上
に一対のメッキ配線32a,32bが形成され、各メッ
キ配線32a,32bは基板31の表面から側面を経て
裏面に達している。基板31の凹部33に形成された一
方のメッキ配線32a上には発光素子または受光素子
(以下、総称するときは単に「光学素子34」とい
う。)が搭載され、この光学素子34は、他方のメッキ
配線32bに接続されている。そして、光学素子34の
周囲には、透光性樹脂によりモールドされた透光性モー
ルド体35が形成され、この上部には、光学素子34の
集光性を高めるためのレンズ35aが形成されている。
2. Description of the Related Art Conventionally, as a surface mounting type optical semiconductor device, for example, as shown in FIG. 14, a pair of plating wirings 32a and 32b are formed on a substrate 31, and each plating wiring 32a and 32b is formed. Extends from the front surface of the substrate 31 to the rear surface via the side surface. A light emitting element or a light receiving element (hereinafter, simply referred to as "optical element 34") is mounted on one plating wiring 32a formed in the concave portion 33 of the substrate 31, and this optical element 34 is the other. It is connected to the plating wiring 32b. A light-transmitting molded body 35 molded with a light-transmitting resin is formed around the optical element 34, and a lens 35 a for improving the light-collecting property of the optical element 34 is formed on the light-transmitting molded body 35. I have.

【0003】上記光半導体装置の製造方法を図15,1
6を参照して簡単に説明すると、まず、多連構成になっ
ている基板31上に、この光半導体装置を単品化すると
きの側面となる孔36を複数形成する。次いで、金メッ
キ等が施されたメッキ配線32a,32bを、基板31
の表面から孔36を介して基板31の裏面に達するよう
に形成する。基板31の凹部33に形成されたメッキ配
線32aに、光学素子34を導電性樹脂にてダイボンデ
ィングして搭載し、金線37にてワイヤボンディングし
て、メッキ配線32bと接続する。そして、図16に示
すように、エポキシ樹脂等の透光性樹脂でトランスファ
モールド成形にて透光性モールド体35を形成する。基
板31は、同図に示すように、前後左右に多連となって
いるので、分割ラインLに沿ってダイシングし、図14
に示すような単独の光半導体装置とする。
A method of manufacturing the above optical semiconductor device is shown in FIGS.
Briefly referring to FIG. 6, first, a plurality of holes 36 serving as side surfaces when the optical semiconductor device is formed as a single product are formed on the substrate 31 having a multiple configuration. Next, the plated wirings 32a and 32b, which have been subjected to gold plating or the like, are
Is formed so as to reach the back surface of the substrate 31 from the front surface of the substrate 31 through the hole 36. The optical element 34 is mounted on the plating wiring 32a formed in the concave portion 33 of the substrate 31 by die bonding with a conductive resin, and is wire-bonded with a gold wire 37 to be connected to the plating wiring 32b. Then, as shown in FIG. 16, a light-transmitting molded body 35 is formed by transfer molding using a light-transmitting resin such as an epoxy resin. As shown in the figure, since the substrate 31 is formed in multiple rows in front, rear, left, and right directions, dicing is performed along the division line L.
A single optical semiconductor device as shown in FIG.

【0004】[0004]

【発明が解決しようとする課題】図17は、トランスフ
ァモールド成形時の基板およびモールド用金型を示す図
である。通常、トランスファモールド成形する際、基板
31は金型38の下型38bの上にセットされ、上方か
ら金型38の上型38aによって押さえ込まれる。そし
て、金型38のキャビティ39内に、透光性樹脂を注入
して透光性モールド体35が形成される。
FIG. 17 is a diagram showing a substrate and a molding die during transfer molding. Usually, at the time of transfer molding, the substrate 31 is set on the lower mold 38b of the mold 38 and is pressed from above by the upper mold 38a of the mold 38. Then, a translucent resin is injected into the cavity 39 of the mold 38 to form the translucent mold 35.

【0005】この型締めの際に、図17(b) に示すよう
に、金型38の上型38aのキャビティ39のエッジが
メッキ配線32a,32bに当接し、型締め時の圧力お
よび金型38の温度等によって、基板31の表面または
メッキ配線32a,32bに段差を生じさせる場合があ
る(図17(b) のC部参照)。これにより、メッキ配線
32a,32bは大きなダメージを受ける。
At the time of this mold clamping, as shown in FIG. 17B, the edge of the cavity 39 of the upper mold 38a of the mold 38 comes into contact with the plating wirings 32a and 32b, and the pressure at the time of mold clamping and the mold Depending on the temperature or the like of 38, a step may be formed on the surface of the substrate 31 or the plated wirings 32a and 32b (see the portion C in FIG. 17B). As a result, the plated wirings 32a and 32b are greatly damaged.

【0006】そこで、このようなメッキ配線32a,3
2bのダメージを軽減するために、型締め時の圧力を低
くすることが考えられる。ところが、型締め時の圧力を
低くすると、透光性樹脂をキャビティ39内に注入する
際に、透光性樹脂が基板31と金型38との隙間から漏
れる場合がある。そして、漏れた透光性樹脂がメッキ配
線32a,32bを覆ってしまい、メッキ配線32a,
32bは電極としての役目を果さなくなることがある。
そのため、大幅な歩留の低下を生じる。
Therefore, such plated wirings 32a, 3a
In order to reduce the damage of 2b, it is conceivable to lower the pressure at the time of mold clamping. However, when the pressure at the time of mold clamping is reduced, the translucent resin may leak from the gap between the substrate 31 and the mold 38 when the translucent resin is injected into the cavity 39. Then, the leaked translucent resin covers the plating wirings 32a and 32b, and the plating wirings 32a and 32b
32b may not serve as an electrode in some cases.
For this reason, the yield is significantly reduced.

【0007】また、この面実装型の光半導体装置をOA
機器等の実装基板に半田付けする際には、メッキ配線3
2a,32bに熱ストレスが加わる。これは、基板、メ
ッキ配線および透光性モールド体の各膨張係数が異なる
ために生じるものである。この熱ストレスによって、メ
ッキ配線32a,32bのダメージを受けた部分にさら
にダメージが加わり、接触不良や断線を引き起こす場合
がある。
In addition, this surface-mount type optical semiconductor device is OA
When soldering to a mounting board such as equipment, use plating wiring 3
Thermal stress is applied to 2a and 32b. This is because the expansion coefficients of the substrate, the plated wiring, and the translucent mold are different. Due to this thermal stress, the damaged portions of the plated wirings 32a and 32b are further damaged, which may cause poor contact or disconnection.

【0008】本発明は、上記問題点に鑑み、モールド用
金型の型締めによるメッキ配線へのダメージを防止でき
る光半導体装置およびその製造方法の提供を目的とす
る。
SUMMARY OF THE INVENTION In view of the above problems, an object of the present invention is to provide an optical semiconductor device capable of preventing damage to plated wiring due to clamping of a mold and a method of manufacturing the same.

【0009】[0009]

【課題を解決するための手段】本発明による課題解決手
段は、基板と、基板上に形成された配線と、配線上に搭
載された光学素子と、光学素子および配線の一部をモー
ルドしてなる透光性モールド体とを備えた光半導体装置
において、配線は、透光性モールド体の基板上の周縁部
分を回避して形成されたものである。
Means for solving the problems according to the present invention is to form a substrate, wiring formed on the substrate, an optical element mounted on the wiring, and a part of the optical element and the wiring by molding. In the optical semiconductor device including the light-transmitting molded body, the wiring is formed so as to avoid the peripheral portion of the light-transmitting molded body on the substrate.

【0010】あるいは、配線は、透光性モールド体に覆
われた内部配線と、透光性モールド体の外部に露出した
端子用外部配線と、透光性モールド体の基板上の周縁部
分を回避するように形成され内部配線および端子用外部
配線をつなぐ中間配線とからなり、中間配線は立体配線
とされたものである。
[0010] Alternatively, the wiring avoids the internal wiring covered with the translucent mold, the external wiring for the terminal exposed outside the translucent mold, and the peripheral portion of the translucent mold on the substrate. And an intermediate wiring connecting the internal wiring and the external wiring for the terminal. The intermediate wiring is a three-dimensional wiring.

【0011】具体的には、基板上の透光性モールド体に
覆われた位置に、基板の表面から裏面に達するスルーホ
ールが設けられ、スルーホール内に配線が形成されたも
のである。この場合、スルーホールの数は、配線の数以
上であればよい。また、基板の透光性モールド体の周縁
部分に対向する領域に、凹部が形成され、凹部に配線が
形成されていてもよい。
More specifically, a through hole extending from the front surface to the back surface of the substrate is provided at a position on the substrate which is covered with the translucent mold body, and wiring is formed in the through hole. In this case, the number of through holes may be equal to or more than the number of wirings. Further, a concave portion may be formed in a region of the substrate facing the peripheral portion of the light-transmitting mold body, and a wiring may be formed in the concave portion.

【0012】これらの構成によれば、モールド用金型の
キャビティのエッジは、基板上の配線に接しなくなる。
そのため、トランスファモールド成形時に金型で基板を
型締めしても、配線にダメージを与えることがない。
According to these configurations, the edge of the cavity of the mold does not come into contact with the wiring on the substrate.
Therefore, even if the substrate is clamped with a mold during transfer molding, the wiring is not damaged.

【0013】また、本発明の光結合装置の製造方法は、
基板にスルーホールを形成し、基板の表面から裏面に達
するようにスルーホール内および基板上に、モールド用
金型のキャビティのエッジを回避するように配線を形成
し、光学素子を配線上に搭載し、金型で基板を挟んで型
締めし、金型のキャビティ内に透光性モールド材を注入
して光学素子をモールドする方法である。
Further, the method for manufacturing an optical coupling device according to the present invention comprises:
Form a through hole in the substrate, form wiring in the through hole so as to reach from the top surface to the back surface of the substrate and on the substrate so as to avoid the edge of the cavity of the mold, and mount the optical element on the wiring Then, the substrate is clamped with a mold, and a light-transmissive molding material is injected into the cavity of the mold to mold the optical element.

【0014】また、光学素子をモールドする方法として
は、基板の裏面に形成された透光性モールド材注入用の
ランナーから基板の表面に達する貫通孔を介して、金型
のキャビティ内に透光性モールド材を注入して光学素子
をモールドするようにしてもよい。
As a method of molding an optical element, a light-transmitting light is introduced into a mold cavity through a through-hole extending from a light-transmitting mold material injection runner formed on the back surface of the substrate to the surface of the substrate. The optical element may be molded by injecting a conductive mold material.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0016】図1は、本発明の一実施形態に係る光半導
体装置を示す図、図2,3は、この光半導体装置の製造
過程における光半導体装置を示す図である。同図を参照
して、この面実装型の光半導体装置は、立体基板1と、
その基板1上に形成されたメッキ配線2a,2b(以
下、総称するときは「メッキ配線2」という。)と、メ
ッキ配線2a上に搭載された光学素子3と、光学素子3
およびメッキ配線2の一部をモールドしてなる透光性モ
ールド樹脂体4とを有している。
FIG. 1 is a diagram showing an optical semiconductor device according to an embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing the optical semiconductor device in the process of manufacturing the optical semiconductor device. Referring to FIG. 1, this surface-mount type optical semiconductor device includes a three-dimensional substrate 1,
Plating wirings 2a and 2b (hereinafter collectively referred to as “plating wiring 2”) formed on the substrate 1, an optical element 3 mounted on the plating wiring 2a, and an optical element 3
And a translucent molded resin body 4 obtained by molding a part of the plated wiring 2.

【0017】基板1は、例えば、液晶ポリマー等の樹脂
材料を射出成形することによって、あるいはガラスエポ
キシを掘削加工することによって形成されている。基板
1の表面側には、光学素子3搭載用の凹部1aが設けら
れている。
The substrate 1 is formed, for example, by injection molding a resin material such as a liquid crystal polymer or by excavating glass epoxy. On the front side of the substrate 1, a concave portion 1a for mounting the optical element 3 is provided.

【0018】光学素子3の周囲は、トランスファモール
ド成形により透光性樹脂でモールドされた透光性モール
ド体4により覆われている。透光性モールド体4の上部
は、光学素子3の集光性を高めるためのレンズ4aとさ
れている。
The periphery of the optical element 3 is covered with a translucent molded body 4 molded with a translucent resin by transfer molding. The upper part of the translucent mold body 4 is a lens 4 a for improving the light collecting property of the optical element 3.

【0019】そして、基板1上の透光性モールド体4に
覆われた位置に、基板1の表面から裏面に達する2つの
スルーホール6a,6b(以下、総称するときは「スル
ーホール6」という。)が設けられている。
Two through-holes 6a and 6b (hereinafter, collectively referred to as "through-holes 6") extending from the front surface to the rear surface of the substrate 1 are provided on the substrate 1 at positions covered by the translucent mold body 4. .) Is provided.

【0020】メッキ配線2は、電解メッキまたは無電解
メッキにより一対形成されている。一方のメッキ配線2
aは、凹部1aの内面から表面のスルーホール6aに達
する内部配線と、スルーホール6a内を表面から裏面に
達する中間配線と、裏面から孔7を介して透光性モール
ド樹脂体4の外部に位置する表面に至る外部配線とから
なる。内部配線は、透光性モールド樹脂体4に覆われ、
外部配線は、透光性モールド樹脂体4の外部に露出する
ことにより、メッキ配線2aは、透光性モールド樹脂体
4の周縁部分を回避して形成される。他方のメッキ配線
2bも同様である。なお、凹部1a内面をメッキするこ
とにより反射面となり、集光性がよくなる。
The plated wirings 2 are formed as a pair by electrolytic plating or electroless plating. One plating wiring 2
a is an internal wiring extending from the inner surface of the recess 1a to the through hole 6a on the front surface, an intermediate wiring extending from the front surface to the rear surface in the through hole 6a, And external wiring to the surface on which it is located. The internal wiring is covered with the translucent mold resin body 4,
The external wiring is exposed outside the translucent mold resin body 4, so that the plated wiring 2 a is formed avoiding the peripheral portion of the translucent mold resin body 4. The same applies to the other plating wiring 2b. The inner surface of the concave portion 1a becomes a reflective surface by plating, so that the light collecting property is improved.

【0021】このように、メッキ配線2が2つのスルー
ホール6を介して基板1の表面から裏面に導かれること
により、メッキ配線2は、透光性モールド体4の基板1
上の周縁部分に接しなくなる(図1のA部参照)。すな
わち、トランスファモールド成形される際に、モールド
用金型のキャビティのエッジがメッキ配線2に当接しな
くなる。これにより、メッキ配線2は金型からダメージ
を受けることがなくなり、メッキ配線2の接触不良や断
線等の不具合を生じさせることがなくなる。
As described above, the plating wiring 2 is guided from the front surface to the rear surface of the substrate 1 through the two through holes 6, so that the plating wiring 2 is formed on the substrate 1 of the translucent mold 4.
It does not come into contact with the upper peripheral portion (see the portion A in FIG. 1). That is, the edge of the cavity of the molding die does not contact the plated wiring 2 during transfer molding. As a result, the plated wiring 2 is not damaged by the metal mold, and the plated wiring 2 is not damaged by contact failure or disconnection.

【0022】また、金型のエッジがメッキ配線2に接し
ないことから、金型の型締めの圧力を十分かけることが
できる。そのため、基板1と金型との隙間からの透光性
樹脂の漏れを防止することができるので、漏れた樹脂に
よるメッキ配線2上での樹脂バリの発生を抑えることが
でき、この光半導体装置を面実装する際の半田付け不良
をなくすことができる。したがって、トランスファモー
ルド成形の際には金型の型締め圧力に左右されないの
で、広い条件下のもとでモールドでき、ひいては光半導
体装置の生産における歩留を高めることができる。
Further, since the edge of the mold does not come into contact with the plating wiring 2, a sufficient pressure for clamping the mold can be applied. Therefore, leakage of the translucent resin from the gap between the substrate 1 and the mold can be prevented, so that the occurrence of resin burrs on the plating wiring 2 due to the leaked resin can be suppressed. The soldering failure at the time of surface mounting can be eliminated. Therefore, the transfer molding is not affected by the clamping pressure of the mold, so that the molding can be performed under a wide range of conditions, and the yield in the production of the optical semiconductor device can be increased.

【0023】次に、この光半導体装置の製造方法を図2
〜5を参照して説明する。なお、図2,3は、前後左右
に多連構成となっている光半導体装置を示す。まず、基
板1上に、この光半導体装置を単品化したときの側面と
なる孔7を複数形成する。また、基板1上の透光性モー
ルド体4に覆われる位置に、一対のスルーホール6a,
6bを複数形成する。次いで、メッキ配線2を基板1の
表面からスルーホール6を介して基板1の裏面に達する
ように形成する。基板1表面の凹部1aに、光学素子3
を導電性樹脂にてダイボンディングして搭載し、金線5
にてワイヤボンディングすることによりメッキ配線2b
と接続する。そして、図3に示すように、光学素子3の
周囲に熱硬化性エポキシ樹脂等の透光性樹脂を用いて、
トランスファモールド成形にて透光性モールド体4を形
成する。
Next, a method of manufacturing this optical semiconductor device will be described with reference to FIG.
This will be described with reference to FIGS. FIGS. 2 and 3 show an optical semiconductor device having a multiple configuration in front, rear, left and right. First, a plurality of holes 7 serving as side surfaces of the optical semiconductor device as a single product are formed on the substrate 1. A pair of through holes 6a,
6b are formed. Next, the plated wiring 2 is formed so as to reach the back surface of the substrate 1 from the front surface of the substrate 1 via the through hole 6. The optical element 3 is provided in the concave portion 1a on the surface of the substrate 1.
Is mounted by die bonding with conductive resin, and gold wire 5
Wiring 2b by wire bonding
Connect with Then, as shown in FIG. 3, by using a translucent resin such as a thermosetting epoxy resin around the optical element 3,
The translucent mold body 4 is formed by transfer molding.

【0024】図4は、トランスファモールド成形時の基
板1およびモールド用金型9を示す図である。図4(a)
に示すように、金型9の下型9bの上にセットされた基
板1は、上方から金型9の上型9aに押さえ込まれ型締
めされる。このとき、基板1の金型9との当接部分は、
金型9のキャビティ10のエッジによって、型締めの圧
力および金型9の温度による熱のために多少段差を生じ
る(図4(b) のC部参照)。しかし、メッキ配線2は、
基板1上の金型9のキャビティ10のエッジに当接しな
いように形成されているので、メッキ配線2にダメージ
が加わることはない。
FIG. 4 is a diagram showing the substrate 1 and the mold 9 during transfer molding. Fig. 4 (a)
As shown in (1), the substrate 1 set on the lower mold 9b of the mold 9 is pressed from above into the upper mold 9a of the mold 9 and clamped. At this time, the contact portion of the substrate 1 with the mold 9 is
Due to the edge of the cavity 10 of the mold 9, a slight level difference occurs due to the heat generated by the pressure of the mold clamping and the temperature of the mold 9 (see the portion C in FIG. 4B). However, the plating wiring 2
Since it is formed so as not to contact the edge of the cavity 10 of the mold 9 on the substrate 1, the plating wiring 2 is not damaged.

【0025】透光性樹脂の注入方法としては、例えば、
図5に示すように、基板1上の各メッキ配線2の間の位
置に形成されたランナー11と、ランナー11から分岐
したゲート12により透光性樹脂が注入される。基板1
は、図3に示すように前後左右に多連となっているの
で、その後、分割ラインLに沿ってダイシングし、図1
に示すような単品の光半導体装置となる。
As a method for injecting a light-transmitting resin, for example,
As shown in FIG. 5, a translucent resin is injected by a runner 11 formed at a position between the plated wires 2 on the substrate 1 and a gate 12 branched from the runner 11. Substrate 1
Is cascaded in front, rear, left and right as shown in FIG.
A single optical semiconductor device as shown in FIG.

【0026】ところで、上記光半導体装置におけるスル
ーホール6の数は、メッキ配線2の数と同じ数である
が、メッキ配線2の数に応じてスルーホール6の数を増
減させてもよい。例えば、1つの光学素子3にドライブ
回路(トランジスタ等)やアンプ回路/演算回路が付加
されて1パッケージ化される場合には、それらのメッキ
配線(電極)の数に応じてスルーホールの数を増やすよ
うにすればよい。
The number of the through holes 6 in the optical semiconductor device is the same as the number of the plated wires 2. However, the number of the through holes 6 may be increased or decreased according to the number of the plated wires 2. For example, when a drive circuit (a transistor or the like) or an amplifier circuit / arithmetic circuit is added to one optical element 3 to form one package, the number of through holes is reduced according to the number of the plated wirings (electrodes). You should increase it.

【0027】図6は、1つの光学素子3に対して3つの
メッキ配線2a,2b,2cが備わった場合の光半導体
装置の平面図である。同図によれば、例えば、OPIC
(Optoelectronic Integrated Circuit)を有する光学
素子3の電極がGND,VCC,VOUTの3電極となった
場合、3つのスルーホール6a,6b,6cが形成され
ることになる。
FIG. 6 is a plan view of an optical semiconductor device in a case where one optical element 3 is provided with three plating wirings 2a, 2b, 2c. According to FIG.
When the electrodes of the optical element 3 having (Optoelectronic Integrated Circuit) are three electrodes of GND, Vcc , and VOUT , three through holes 6a, 6b, and 6c are formed.

【0028】また、図7に示すように、光学素子3を搭
載したメッキ配線2aが対角方向に延びている場合は、
メッキ配線2aの両端部でスルーホール6a,6bを形
成するようにすればよい。この場合、スルーホール6
a,6bの数はメッキ配線2aの数より多くなる。ま
た、1つのスルーホール内に複数のメッキ配線を形成す
るようにしてもよい。
As shown in FIG. 7, when the plated wiring 2a on which the optical element 3 is mounted extends diagonally,
The through holes 6a and 6b may be formed at both ends of the plated wiring 2a. In this case, the through hole 6
The numbers of a and 6b are larger than the number of plated wirings 2a. Further, a plurality of plated wirings may be formed in one through hole.

【0029】図8は、本発明に係る光半導体装置の変形
例を示す図である。この光半導体装置の特徴は、金型9
のキャビティ10のエッジに対向する基板1の領域に凹
部13を設けた点にある。これにより、メッキ配線2
は、金型9のキャビティ10のエッジに接しなくなる。
そのため、それによるダメージが無くなるので、メッキ
配線2の接触不良や断線等を防止することができる。な
お、メッキ配線2は、凹部13に沿って形成すればよい
ので、図1に示すようなスルーホール6を形成する必要
がなくなり、製造コストの低減化が図れる。
FIG. 8 is a view showing a modification of the optical semiconductor device according to the present invention. The feature of this optical semiconductor device is that the mold 9
Is provided in the region of the substrate 1 facing the edge of the cavity 10 of FIG. Thereby, the plating wiring 2
Is not in contact with the edge of the cavity 10 of the mold 9.
Therefore, damage due to this is eliminated, and poor contact and disconnection of the plated wiring 2 can be prevented. Since the plated wiring 2 may be formed along the concave portion 13, it is not necessary to form the through hole 6 as shown in FIG. 1, and the manufacturing cost can be reduced.

【0030】図9〜11は、本発明に係る光半導体装置
の他の製造方法を示す図である。この製造方法による光
半導体装置は、図9に示すように、基板1の裏面に透光
性樹脂注入用のランナー21が形成され、このランナー
21から基板1表面へ貫通するように貫通孔22が形成
されている。このランナー21および貫通孔22を通し
て、トランスファモールド成形時に金型9のキャビティ
10に透光性樹脂が注入される。
9 to 11 are views showing another method for manufacturing an optical semiconductor device according to the present invention. In the optical semiconductor device according to this manufacturing method, as shown in FIG. Is formed. A translucent resin is injected into the cavity 10 of the mold 9 during the transfer molding through the runner 21 and the through hole 22.

【0031】従来では、金型の下型に透光性樹脂材注入
用のランナーが設けられ、このランナーを介して透光性
樹脂を注入していたが、基板1側にランナー21を形成
することにより、金型の下型の基板1との当接面を完全
にフラットにすることができる。そのため、トランスフ
ァモールド成型時に基板1を挟み込む際に、メッキ配線
2に損傷を及ぼすことがない。
Conventionally, a runner for injecting a translucent resin material is provided in the lower die of the mold, and the translucent resin is injected through the runner. However, a runner 21 is formed on the substrate 1 side. Thereby, the contact surface of the mold with the lower mold substrate 1 can be made completely flat. Therefore, when the substrate 1 is sandwiched during the transfer molding, the plating wiring 2 is not damaged.

【0032】図10,11を参照して、この光半導体装
置の製造方法を具体的に説明すると、まず、ランナー2
1が形成されている基板1上に、この光半導体装置を単
品化したときの側面となる孔7を複数形成する。また、
基板1上の透光性モールド体4に覆われる位置に、一対
のスルーホール6を複数形成する。次いで、ランナー2
1の頂部から基板1の表面に達する貫通孔22を形成す
る。
Referring to FIGS. 10 and 11, the method of manufacturing the optical semiconductor device will be specifically described.
On the substrate 1 on which the optical semiconductor device 1 is formed, a plurality of holes 7 serving as side surfaces when the optical semiconductor device is formed as a single product are formed. Also,
A plurality of pairs of through holes 6 are formed on the substrate 1 at positions covered by the translucent mold body 4. Next, runner 2
A through hole 22 reaching the surface of the substrate 1 from the top of the substrate 1 is formed.

【0033】次に、メッキ配線2a,2bをそれらが複
数のスルーホール6a,6bを介して、基板1の裏面に
達するように形成する。なお、貫通孔22は、メッキ配
線2a,2bが施された後で形成してもよい。次いで、
基板1の表面の凹部1aに、光学素子3を導電性樹脂に
てダイボンディングして搭載し、金線5にてワイヤボン
ディングしメッキ配線2bに接続する。その後、金型9
のキャビティ10に透光性樹脂を注入し透光性モールド
体4を形成する。この透光性樹脂の注入は、ランナー2
1から貫通孔22を介して行われる。そして、図11に
示すように、分割ラインLに沿ってダイシングし、図9
に示すような単品の光半導体装置とする。
Next, plated wirings 2a and 2b are formed so as to reach the back surface of substrate 1 through a plurality of through holes 6a and 6b. The through holes 22 may be formed after the plating wirings 2a and 2b have been formed. Then
The optical element 3 is mounted on the concave portion 1a on the surface of the substrate 1 by die bonding with a conductive resin, and is wire-bonded with the gold wire 5 and connected to the plating wiring 2b. Then, mold 9
A translucent resin is injected into the cavity 10 to form the translucent mold 4. The injection of the translucent resin is performed by the runner 2
1 through a through hole 22. Then, as shown in FIG. 11, dicing is performed along the division line L, and FIG.
A single optical semiconductor device as shown in FIG.

【0034】また、透光性樹脂を注入する方法として
は、図12に示すように、金型9の下型9bに透光性樹
脂注入用の金型側ランナー23をそのエッジがメッキ配
線2と接しないように形成し、基板1に裏面から表面に
達する貫通孔24を設けるようにしてもよい。そして、
透光性樹脂を金型側ランナー23から貫通孔24を介し
て金型9のキャビティ10内に注入する。
As a method of injecting the translucent resin, as shown in FIG. 12, a mold-side runner 23 for injecting the translucent resin is placed on the lower mold 9b of the mold 9, and the edge of the runner 23 is plated wiring 2 as shown in FIG. May be formed so as not to be in contact with the substrate 1, and the substrate 1 may be provided with a through hole 24 extending from the back surface to the front surface. And
The translucent resin is injected into the cavity 10 of the mold 9 from the mold side runner 23 through the through hole 24.

【0035】さらには、図13に示すように、金型9の
下型9bに透光性樹脂注入用の金型側ランナー25を設
け、そのエッジがスルーホール6の開口位置と一致する
ように金型側ランナー25の形状を規定してもよい。こ
のようにすれば、透光性樹脂を金型側ランナー25から
スルーホール6を介してキャビティ10内に注入するこ
とができるので、図12に示す貫通孔24を形成する必
要がなくなり、製造コストを低減することができる。
Further, as shown in FIG. 13, a lower mold 9b of the mold 9 is provided with a mold-side runner 25 for injecting a light-transmitting resin, and the edge thereof is aligned with the opening position of the through hole 6. The shape of the mold side runner 25 may be defined. In this way, the translucent resin can be injected into the cavity 10 from the mold-side runner 25 through the through-hole 6, so that it is not necessary to form the through-hole 24 shown in FIG. Can be reduced.

【0036】なお、本発明は、上記実施形態に限定され
るものではなく、本発明の範囲内で上記実施形態に多く
の修正および変更を加え得ることができる。
The present invention is not limited to the above embodiment, and many modifications and changes can be made to the above embodiment within the scope of the present invention.

【0037】[0037]

【発明の効果】以上のように、この発明によれば、基板
上に形成される配線を透光性モールド体の基板上の周縁
部分を回避して形成することにより、モールド用金型に
よる配線のダメージをなくすことができるので、メッキ
配線の接触不良や断線を防止でき、高信頼性を有する光
半導体装置を提供することができる。
As described above, according to the present invention, the wiring formed on the substrate is formed avoiding the peripheral portion on the substrate of the light-transmitting molded body, so that the wiring by the molding die is achieved. Therefore, it is possible to prevent contact failure and disconnection of the plated wiring, and to provide an optical semiconductor device having high reliability.

【0038】また、金型のエッジが配線に接しないこと
から、金型の型締めの圧力を十分かけることができるの
で、基板と金型との隙間からの透光性樹脂の漏れを防止
することができ、この光半導体装置を面実装する際の半
田付け不良をなくすことができる。したがって、モール
ド成形の際には金型の型締め圧力に左右されないので、
広い条件下のもとでモールドでき、ひいては光半導体装
置の生産における歩留をよくすることができる。
Further, since the edge of the mold does not come into contact with the wiring, it is possible to apply a sufficient pressure for clamping the mold, thereby preventing leakage of the translucent resin from the gap between the substrate and the mold. Thus, it is possible to eliminate soldering defects when the optical semiconductor device is surface-mounted. Therefore, at the time of molding, it is not affected by the mold clamping pressure of the mold,
Molding can be performed under a wide range of conditions, and the yield in the production of optical semiconductor devices can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係る光半導体装置を示
し、(a) は底面図、(b) は平面図、(c) は側面図、(d)
は断面図
FIG. 1 shows an optical semiconductor device according to an embodiment of the present invention, wherein (a) is a bottom view, (b) is a plan view, (c) is a side view, and (d)
Is a sectional view

【図2】同じくメッキ配線を施したときの光半導体装置
を示し、(a) は平面図、(b) は(a) のB−B断面図
FIGS. 2A and 2B show an optical semiconductor device when plated wiring is similarly provided, wherein FIG. 2A is a plan view and FIG. 2B is a sectional view taken along line BB of FIG.

【図3】同じくモールドしたときの光半導体装置を示
し、(a) は平面図、(b) は(a) のB−B断面図
FIGS. 3A and 3B show the optical semiconductor device when molded similarly, wherein FIG. 3A is a plan view and FIG. 3B is a cross-sectional view taken along line BB of FIG.

【図4】同じくトランスファモールド成形の際の基板と
金型とを示す図
FIG. 4 is a view showing a substrate and a mold during transfer molding.

【図5】多連構成の光半導体装置の平面図FIG. 5 is a plan view of an optical semiconductor device having a multiple configuration.

【図6】3つのメッキ配線を有する光半導体装置を示
し、(a) は平面図、(b) は底面図
6A and 6B show an optical semiconductor device having three plated wirings, wherein FIG. 6A is a plan view and FIG. 6B is a bottom view.

【図7】対角に形成されたメッキ配線を有するモールド
前の光半導体装置の斜視図
FIG. 7 is a perspective view of an optical semiconductor device before molding having plated wiring formed diagonally.

【図8】光半導体装置の変形例を示す図FIG. 8 is a diagram showing a modification of the optical semiconductor device.

【図9】他の製造方法による光半導体装置を示し、(a)
は底面図、(b) は平面図、(c)は側面図、(d) は断面図
FIG. 9 shows an optical semiconductor device according to another manufacturing method, and (a)
Is a bottom view, (b) is a plan view, (c) is a side view, and (d) is a cross-sectional view.

【図10】同じく製造過程における光半導体装置を示
し、(a) は平面図、(b) は(a) のB−B断面図
10A and 10B show an optical semiconductor device in the same manufacturing process, wherein FIG. 10A is a plan view and FIG. 10B is a cross-sectional view taken along the line BB of FIG.

【図11】同じく製造過程における光半導体装置を示
し、(a) は平面図、(b) は(a) のB−B断面図
11 (a) is a plan view, and FIG. 11 (b) is a sectional view taken along the line BB of FIG. 11 (a).

【図12】透光性樹脂の注入方法を示す図FIG. 12 is a diagram showing a method of injecting a translucent resin.

【図13】透光性樹脂の注入方法を示す図FIG. 13 is a diagram showing a method of injecting a translucent resin.

【図14】従来の光半導体装置を示し、(a) は底面図、
(b) は平面図、(c) は側面図、(d) は断面図
14A and 14B show a conventional optical semiconductor device, wherein FIG.
(b) is a plan view, (c) is a side view, and (d) is a cross-sectional view.

【図15】同じくメッキ配線を施したときの光半導体装
置を示し、(a) は平面図、(b) は(a) のB−B断面図
15A and 15B show an optical semiconductor device when plated wiring is similarly provided, wherein FIG. 15A is a plan view and FIG. 15B is a sectional view taken along line BB of FIG.

【図16】同じくモールドしたときの光半導体装置を示
し、(a) は平面図、(b) は(a) のB−B断面図
16 (a) is a plan view, and FIG. 16 (b) is a cross-sectional view taken along the line BB of FIG. 16 (a).

【図17】同じくトランスファモールド成形の際の基板
と金型とを示す図
FIG. 17 is a view showing a substrate and a mold during transfer molding.

【符号の説明】[Explanation of symbols]

1 基板 2 メッキ配線 3 光学素子 4 透光性モールド体 6 スルーホール 9 金型 10 キャビティ 13 凹部 21 ランナー 22 貫通孔 DESCRIPTION OF SYMBOLS 1 Substrate 2 Plating wiring 3 Optical element 4 Translucent molded body 6 Through hole 9 Die 10 Cavity 13 Depression 21 Runner 22 Through hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 23/31 H01L 23/30 F 33/00 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 23/31 H01L 23/30 F 33/00

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 基板と、該基板上に形成された配線と、
該配線上に搭載された光学素子と、該光学素子および配
線の一部をモールドしてなる透光性モールド体とを備え
た光半導体装置において、前記配線は、前記透光性モー
ルド体の基板上の周縁部分を回避して形成されたことを
特徴とする光半導体装置。
A substrate, wiring formed on the substrate,
In an optical semiconductor device comprising an optical element mounted on the wiring and a light-transmitting molded body obtained by molding a part of the optical element and the wiring, the wiring is a substrate of the light-transmitting molded body. An optical semiconductor device formed avoiding an upper peripheral portion.
【請求項2】 基板と、該基板上に形成された配線と、
該配線上に搭載された光学素子と、該光学素子および配
線の一部をモールドしてなる透光性モールド体とを備え
た光半導体装置において、前記配線は、前記透光性モー
ルド体に覆われた内部配線と、前記透光性モールド体の
外部に露出した端子用外部配線と、前記透光性モールド
体の基板上の周縁部分を回避するように形成され前記内
部配線および端子用外部配線をつなぐ中間配線とからな
り、該中間配線は立体配線とされたことを特徴とする光
半導体装置。
2. A substrate, and wiring formed on the substrate,
In an optical semiconductor device comprising an optical element mounted on the wiring and a light-transmitting molded body obtained by molding a part of the optical element and the wiring, the wiring is covered by the light-transmitting molded body. Internal wiring, a terminal external wiring exposed outside the light-transmitting molded body, and the internal wiring and the terminal external wiring formed so as to avoid a peripheral portion of the light-transmitting molded body on the substrate. An optical semiconductor device, comprising an intermediate wiring connecting the two, and the intermediate wiring being a three-dimensional wiring.
【請求項3】 前記基板上の透光性モールド体に覆われ
た位置に、前記基板の表面から裏面に達するスルーホー
ルが設けられ、該スルーホール内に前記配線が形成され
たことを特徴とする請求項1または2記載の光半導体装
置。
3. A through hole extending from a front surface of the substrate to a back surface of the substrate at a position covered by the translucent mold body, wherein the wiring is formed in the through hole. The optical semiconductor device according to claim 1, wherein:
【請求項4】 前記スルーホールの数は、前記配線の数
以上であることを特徴とする請求項3記載の光半導体装
置。
4. The optical semiconductor device according to claim 3, wherein the number of the through holes is equal to or larger than the number of the wirings.
【請求項5】 前記基板の透光性モールド体の周縁部分
に対向する領域に、凹部が形成され、該凹部に前記配線
が形成されたことを特徴とする請求項1または2記載の
光半導体装置。
5. The optical semiconductor according to claim 1, wherein a concave portion is formed in a region of the substrate facing a peripheral portion of the light-transmitting molded body, and the wiring is formed in the concave portion. apparatus.
【請求項6】 基板にスルーホールを形成し、基板の表
面から裏面に達するように前記スルーホール内および基
板上に、モールド用金型のキャビティのエッジを回避す
るように配線を形成し、光学素子を配線上に搭載し、前
記金型で前記基板を挟んで型締めし、前記金型のキャビ
ティ内に透光性モールド材を注入して前記光学素子をモ
ールドすることを特徴とする光半導体装置の製造方法。
6. A through hole is formed in the substrate, and wiring is formed in the through hole and on the substrate so as to reach from the front surface to the back surface of the substrate so as to avoid an edge of a cavity of a molding die. An optical semiconductor, comprising mounting an element on a wiring, clamping the substrate with the mold, clamping the substrate, injecting a translucent molding material into a cavity of the mold to mold the optical element. Device manufacturing method.
【請求項7】 基板にスルーホールを形成し、基板の表
面から裏面に達するように前記スルーホール内および基
板上に、モールド用金型のキャビティのエッジを回避す
るように配線を形成し、光学素子を配線上に搭載し、前
記金型で前記基板を挟んで型締めし、前記基板の裏面に
形成された透光性モールド材注入用のランナーから前記
基板の表面に達する貫通孔を介して前記金型のキャビテ
ィ内に透光性モールド材を注入して前記光学素子をモー
ルドすることを特徴とする光半導体装置の製造方法。
7. A through-hole is formed in the substrate, and wiring is formed in the through-hole and on the substrate so as to reach from the front surface to the back surface of the substrate so as to avoid the edge of the cavity of the molding die. The element is mounted on the wiring, the substrate is clamped by the mold and the mold is clamped, and a through hole reaching the surface of the substrate from a runner for light-transmissive molding material injection formed on the back surface of the substrate. A method for manufacturing an optical semiconductor device, comprising: injecting a translucent molding material into a cavity of the mold to mold the optical element.
JP18089697A 1997-07-07 1997-07-07 Optical semiconductor device Expired - Fee Related JP3432113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18089697A JP3432113B2 (en) 1997-07-07 1997-07-07 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18089697A JP3432113B2 (en) 1997-07-07 1997-07-07 Optical semiconductor device

Publications (2)

Publication Number Publication Date
JPH1126647A true JPH1126647A (en) 1999-01-29
JP3432113B2 JP3432113B2 (en) 2003-08-04

Family

ID=16091223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18089697A Expired - Fee Related JP3432113B2 (en) 1997-07-07 1997-07-07 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JP3432113B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064226A (en) * 2000-06-28 2002-02-28 Agilent Technol Inc Light source
JP2002222997A (en) * 2001-01-25 2002-08-09 Seiwa Electric Mfg Co Ltd Surface mount type light emitting diode and method of manufacturing the same
JP2002222998A (en) * 2001-01-29 2002-08-09 Nichia Chem Ind Ltd Optical semiconductor device
JP2002252376A (en) * 2001-02-23 2002-09-06 Seiwa Electric Mfg Co Ltd Surface mount type light emitting diode and method of manufacturing the same
JP2003083708A (en) * 2001-09-10 2003-03-19 Nec Corp Fingerprint sensor, fingerprint sensor mounting structure, and fingerprint detector provided with the fingerprint sensor
JP2004014857A (en) * 2002-06-07 2004-01-15 Stanley Electric Co Ltd Chip type optical semiconductor device
WO2004042833A1 (en) * 2002-11-05 2004-05-21 Matsushita Electric Industrial Co., Ltd. Light-emitting diode
WO2004082034A1 (en) * 2003-03-14 2004-09-23 Sumitomo Electric Industries Ltd. Semiconductor device
JP2006108216A (en) * 2004-10-01 2006-04-20 Hitachi Aic Inc LED device
JP2007142479A (en) * 2003-03-14 2007-06-07 Sumitomo Electric Ind Ltd Semiconductor device
JP2007242792A (en) * 2006-03-07 2007-09-20 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Light emitting diode
JP2008041923A (en) * 2006-08-07 2008-02-21 Matsushita Electric Ind Co Ltd Light emitting device
JP2008047851A (en) * 2006-07-18 2008-02-28 Nichia Chem Ind Ltd Linear light-emitting device and planar light-emitting device using the same
WO2008054670A1 (en) * 2006-10-31 2008-05-08 Cree, Inc. Integrated heat spreaders for leds and related assemblies
JP2008159659A (en) * 2006-12-21 2008-07-10 Showa Denko Kk Light-emitting device and display unit
JP2009088520A (en) * 2007-09-27 2009-04-23 Samsung Electro Mech Co Ltd Method for manufacturing light emitting device package
WO2009097942A1 (en) * 2008-02-05 2009-08-13 Hymite A/S Optoelectronic device submount
JP2010504626A (en) * 2006-09-20 2010-02-12 株式会社ニコン Manufacturing method of optical element and resin-sealed light emitting element, and product obtained thereby
JP2010182770A (en) * 2009-02-04 2010-08-19 Apic Yamada Corp Led package, method of manufacturing the same and mold
JP2010258483A (en) * 2010-08-19 2010-11-11 Renesas Electronics Corp Resin-sealed semiconductor device
KR101034114B1 (en) * 2009-12-01 2011-05-13 엘지이노텍 주식회사 Light emitting device and manufacturing method
JP2011129876A (en) * 2009-11-17 2011-06-30 Stanley Electric Co Ltd Light emitting device, and method for manufacturing the same
JP2012235147A (en) * 2006-06-09 2012-11-29 Lg Electronics Inc Light emitter package module
CN104134635A (en) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 Resin sealing element and manufacturing method of the same
WO2018216674A1 (en) * 2017-05-23 2018-11-29 市光工業株式会社 Light emitting device and lighting fixture for vehicles
JP2020092149A (en) * 2018-12-04 2020-06-11 スタンレー電気株式会社 Semiconductor light-emitting device and manufacturing method thereof
JP2020092150A (en) * 2018-12-04 2020-06-11 スタンレー電気株式会社 Semiconductor light emitting device and method of manufacturing the same
JP7058813B1 (en) * 2021-08-25 2022-04-22 三菱電機株式会社 Semiconductor device
JP2023518712A (en) * 2020-03-17 2023-05-08 エルジー イノテック カンパニー リミテッド Lighting module and lighting device provided with the same

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002064226A (en) * 2000-06-28 2002-02-28 Agilent Technol Inc Light source
JP2002222997A (en) * 2001-01-25 2002-08-09 Seiwa Electric Mfg Co Ltd Surface mount type light emitting diode and method of manufacturing the same
JP2002222998A (en) * 2001-01-29 2002-08-09 Nichia Chem Ind Ltd Optical semiconductor device
JP2002252376A (en) * 2001-02-23 2002-09-06 Seiwa Electric Mfg Co Ltd Surface mount type light emitting diode and method of manufacturing the same
JP2003083708A (en) * 2001-09-10 2003-03-19 Nec Corp Fingerprint sensor, fingerprint sensor mounting structure, and fingerprint detector provided with the fingerprint sensor
JP2004014857A (en) * 2002-06-07 2004-01-15 Stanley Electric Co Ltd Chip type optical semiconductor device
CN100356591C (en) * 2002-11-05 2007-12-19 松下电器产业株式会社 A light-emitting diode
WO2004042833A1 (en) * 2002-11-05 2004-05-21 Matsushita Electric Industrial Co., Ltd. Light-emitting diode
US7347603B2 (en) 2002-11-05 2008-03-25 Matsushita Electric Industrial Co., Ltd. Light-emitting diode
US7420223B2 (en) 2003-03-14 2008-09-02 Sumitomo Electric Industries, Ltd. Semiconductor device
JPWO2004082034A1 (en) * 2003-03-14 2006-06-15 住友電気工業株式会社 Semiconductor device
JP2007142479A (en) * 2003-03-14 2007-06-07 Sumitomo Electric Ind Ltd Semiconductor device
WO2004082034A1 (en) * 2003-03-14 2004-09-23 Sumitomo Electric Industries Ltd. Semiconductor device
KR101007164B1 (en) * 2003-03-14 2011-01-12 스미토모 덴키 고교 가부시키가이샤 Semiconductor devices
US7335925B2 (en) 2003-03-14 2008-02-26 Sumitomo Electric Industries, Ltd. Semiconductor device
US7504671B2 (en) 2003-03-14 2009-03-17 Sumitomo Electric Industries, Ltd. Semiconductor device
CN100420048C (en) * 2003-03-14 2008-09-17 住友电气工业株式会社 Semiconductor device
JP2006108216A (en) * 2004-10-01 2006-04-20 Hitachi Aic Inc LED device
JP2007242792A (en) * 2006-03-07 2007-09-20 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Light emitting diode
JP2012235147A (en) * 2006-06-09 2012-11-29 Lg Electronics Inc Light emitter package module
JP2008047851A (en) * 2006-07-18 2008-02-28 Nichia Chem Ind Ltd Linear light-emitting device and planar light-emitting device using the same
JP2008041923A (en) * 2006-08-07 2008-02-21 Matsushita Electric Ind Co Ltd Light emitting device
JP2010504626A (en) * 2006-09-20 2010-02-12 株式会社ニコン Manufacturing method of optical element and resin-sealed light emitting element, and product obtained thereby
WO2008054670A1 (en) * 2006-10-31 2008-05-08 Cree, Inc. Integrated heat spreaders for leds and related assemblies
US7808013B2 (en) 2006-10-31 2010-10-05 Cree, Inc. Integrated heat spreaders for light emitting devices (LEDs) and related assemblies
JP2008159659A (en) * 2006-12-21 2008-07-10 Showa Denko Kk Light-emitting device and display unit
JP2009088520A (en) * 2007-09-27 2009-04-23 Samsung Electro Mech Co Ltd Method for manufacturing light emitting device package
US8202746B2 (en) 2007-09-27 2012-06-19 Samsung Led Co., Ltd. Method of manufacturing LED package for formation of molding member
TWI500181B (en) * 2008-02-05 2015-09-11 台灣積體電路製造股份有限公司 Base of optoelectronic device
US7732829B2 (en) 2008-02-05 2010-06-08 Hymite A/S Optoelectronic device submount
CN102160197A (en) * 2008-02-05 2011-08-17 台湾积体电路制造股份有限公司 Photoelectric component packaging base
WO2009097942A1 (en) * 2008-02-05 2009-08-13 Hymite A/S Optoelectronic device submount
JP2010182770A (en) * 2009-02-04 2010-08-19 Apic Yamada Corp Led package, method of manufacturing the same and mold
JP2011129876A (en) * 2009-11-17 2011-06-30 Stanley Electric Co Ltd Light emitting device, and method for manufacturing the same
KR101034114B1 (en) * 2009-12-01 2011-05-13 엘지이노텍 주식회사 Light emitting device and manufacturing method
JP2010258483A (en) * 2010-08-19 2010-11-11 Renesas Electronics Corp Resin-sealed semiconductor device
CN104134635A (en) * 2013-05-02 2014-11-05 阿尔卑斯电气株式会社 Resin sealing element and manufacturing method of the same
WO2018216674A1 (en) * 2017-05-23 2018-11-29 市光工業株式会社 Light emitting device and lighting fixture for vehicles
JP2018198247A (en) * 2017-05-23 2018-12-13 市光工業株式会社 Light emitting device and vehicular lamp
JP2020092149A (en) * 2018-12-04 2020-06-11 スタンレー電気株式会社 Semiconductor light-emitting device and manufacturing method thereof
JP2020092150A (en) * 2018-12-04 2020-06-11 スタンレー電気株式会社 Semiconductor light emitting device and method of manufacturing the same
JP2023518712A (en) * 2020-03-17 2023-05-08 エルジー イノテック カンパニー リミテッド Lighting module and lighting device provided with the same
JP7058813B1 (en) * 2021-08-25 2022-04-22 三菱電機株式会社 Semiconductor device
WO2023026381A1 (en) * 2021-08-25 2023-03-02 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3432113B2 (en) 2003-08-04

Similar Documents

Publication Publication Date Title
JP3432113B2 (en) Optical semiconductor device
JP3165078B2 (en) Method for manufacturing surface mount components
JP3177570B2 (en) Electronic component package
CN100433339C (en) Solid-state imaging device and manufacturing method thereof
US8445998B1 (en) Leadframe structures for semiconductor packages
JP3535328B2 (en) Lead frame and semiconductor device using the same
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
US20030040143A1 (en) Method of fabricating a substrate-based semiconductor package without mold flash
KR100346671B1 (en) Plastic molded type semiconductor device and method of manufacturing the same
JPH1174420A (en) Surface mount type chip component and method of manufacturing the same
EP1533839A2 (en) Semiconductor device with a gel-filled case
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR100366111B1 (en) Structure of Resin Sealed Semiconductor Device
JP2829567B2 (en) Chip mounted LED
JP2001035961A (en) Semiconductor device and manufacturing method thereof
JP3181935B2 (en) IC card
KR100258852B1 (en) Manufacturing method of semiconductor package
KR0138302Y1 (en) Semiconductor device for wire bonding
JP3093944B2 (en) Manufacturing method of IC memory card
JPH05121778A (en) Optical coupling device
KR19980058576A (en) Area Array Bumped Semiconductor Package Molding Mold
KR100525091B1 (en) semiconductor package
JPH08153946A (en) Resin-sealed circuit board and manufacturing method thereof
JPH05283734A (en) Photocoupling device
JPH02246143A (en) Lead frame

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees