[go: up one dir, main page]

JPH11111910A - Multi-chip mount semiconductor device and method of manufacturing the same - Google Patents

Multi-chip mount semiconductor device and method of manufacturing the same

Info

Publication number
JPH11111910A
JPH11111910A JP9271542A JP27154297A JPH11111910A JP H11111910 A JPH11111910 A JP H11111910A JP 9271542 A JP9271542 A JP 9271542A JP 27154297 A JP27154297 A JP 27154297A JP H11111910 A JPH11111910 A JP H11111910A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
conductive material
semiconductor
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9271542A
Other languages
Japanese (ja)
Inventor
Minoru Hiramatsu
実 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP9271542A priority Critical patent/JPH11111910A/en
Publication of JPH11111910A publication Critical patent/JPH11111910A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W90/754
    • H10W90/756

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To mount a semiconductor chip which is relatively large in area with respect to the package size. SOLUTION: The respective rear surface of the first and second lead frames 15 being made into circuits in advance are stuck to the top and bottom sides of a nonconductive tape 11, and further semiconductor chips 14a and 14b are mounted severally the first and second lead frames 15, and then these are encapsulated with resin to make it into a package. Hereby, the lead frame face for mounting the semiconductor chip becomes at least two times as large as the conventional one, keeping the size of the package made of molded resin small, so that it becomes possible to easily mount a semiconductor chip of relatively large area.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、予め回路化された
リードフレーム上に多数の半導体チップがマウントされ
てパッケージ化されたマルチチップマウント半導体装置
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip mounted semiconductor device in which a large number of semiconductor chips are mounted and packaged on a lead frame previously formed into a circuit, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図2は従来の半導体ICの構造例を示し
た断面図である。中央のリードフレーム(搭載台部)1
上に半導体チップ2がマウントされ、この半導体チップ
2と外側のリードフレーム1はボンディングワイヤ3に
より電気的に接続されている。これらリードフレーム
1、半導体チップ2、ボンディングワイヤ3はモールド
樹脂4で周囲を封止されて、パッケージ化されている。
2. Description of the Related Art FIG. 2 is a sectional view showing an example of the structure of a conventional semiconductor IC. Central lead frame (mounting base) 1
A semiconductor chip 2 is mounted thereon, and the semiconductor chip 2 and the outer lead frame 1 are electrically connected by bonding wires 3. The lead frame 1, the semiconductor chip 2, and the bonding wires 3 are packaged with their surroundings sealed with a mold resin 4.

【0003】このような従来からの半導体ICの製造技
術及び実装技術において、半導体ICをIC基板に実装
する面積を小さくには、ICパッケージの外形の小型
化、半導体ICの外部端子の多ピン化及び半導体ICに
内蔵される半導体チップの高集積化の程度に左右されて
いる。ICパッケージの外形の小型化には外部端子の配
置限界(最小ピッチ等)、ボンディング端子の配置限界
及びボンディング技術によって決められており、これら
を加工限界が制約をしている。
In such a conventional semiconductor IC manufacturing technology and mounting technology, the area for mounting the semiconductor IC on the IC substrate is reduced by reducing the outer shape of the IC package and increasing the number of external terminals of the semiconductor IC. And the degree of high integration of the semiconductor chip built in the semiconductor IC. The miniaturization of the external shape of the IC package is determined by the layout limit of external terminals (minimum pitch, etc.), the layout limit of bonding terminals, and the bonding technology, and these are limited by the processing limits.

【0004】上記のような状況において、図3に示すよ
うなマルチチップマウント(以下MCMと略称すること
もある)手法のように、予め回路化されたMCM用リー
ドフレーム5上に多数の半導体チップ2a,2b(ここ
では2個の半導体チップしか図示していない)をマウン
トして、回路基板の縮小を図る技術が開発されている。
しかし、この手法は同一平面上に多数の半導体チップを
マウントする構造のため、パッケージサイズの面積に対
して、比較的面積の小さい半導体チップしかマウントで
きなかった。
In such a situation, a large number of semiconductor chips are mounted on a pre-circuitized MCM lead frame 5 as in a multi-chip mounting (hereinafter sometimes abbreviated as MCM) technique as shown in FIG. Techniques have been developed for mounting circuit boards 2a and 2b (here, only two semiconductor chips are shown) to reduce the size of a circuit board.
However, since this method has a structure in which a large number of semiconductor chips are mounted on the same plane, only a semiconductor chip having a relatively small area with respect to the area of the package size can be mounted.

【0005】[0005]

【発明が解決しようとする課題】上記のように半導体I
CをIC基板に実装する面積を小さくするために、予め
回路化されたリードフレーム上に多数の半導体チップを
同時にマウントして、回路基板の縮小を図るマルチチッ
プマウントという手法が従来より開発されている。しか
し、この手法は、パッケージサイズの面積に対して、比
較的面積の小さい半導体チップしかマウントできないと
いう問題があり、前記面積に対して比較的大きな面積の
半導体チップを多数をマウントする自由度が小さかっ
た。
SUMMARY OF THE INVENTION As described above, the semiconductor I
In order to reduce the area for mounting C on an IC substrate, a method called multi-chip mounting for reducing the size of a circuit board by simultaneously mounting a large number of semiconductor chips on a pre-circuitized lead frame has been developed. I have. However, this method has a problem that only a semiconductor chip having a relatively small area can be mounted with respect to the area of the package size, and the degree of freedom for mounting a large number of semiconductor chips having a relatively large area with respect to the area is small. Was.

【0006】本発明は上述の如き従来の課題を解決する
ためになされたもので、その目的は、パッケージのサイ
ズを小さいままとして、前記サイズに対して比較的面積
の大きな半導体チップを容易にマウントすることができ
るマルチチップマウント半導体装置及びその製造方法を
提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and has as its object to easily mount a semiconductor chip having a relatively large area with respect to the package size while keeping the package size small. And a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、テープ形状の非導電材と、こ
の非導電材の一方の面に貼り付けられた予め回路化され
た第1のリードフレームと、同非導電材の他方の面に貼
り付けられた予め回路化された第2のリードフレーム
と、前記第1のリードフレーム上にマウントされる少な
くとも1個以上の第1系統の半導体チップと、前記第2
のリードフレーム上にマウントされる少なくとも1個以
上の第2系統の半導体チップと、前記第1系統の半導体
チップと前記第1のリードフレームとを電気的に接続す
るワイヤと、前記第2系統の半導体チップと前記第2の
リードフレームとを電気的に接続するワイヤとを備えた
ことにある。
In order to achieve the above object, a first aspect of the present invention is characterized in that a tape-shaped non-conductive material and a circuit formed in advance are attached to one surface of the non-conductive material. A first lead frame, a pre-circuitized second lead frame attached to the other surface of the non-conductive material, and at least one or more first lead frames mounted on the first lead frame. One system semiconductor chip, and the second
At least one or more second-system semiconductor chips mounted on a lead frame of the second system, wires for electrically connecting the first-system semiconductor chip to the first lead frame, There is provided a wire for electrically connecting the semiconductor chip and the second lead frame.

【0008】この第1の発明によれば、予め回路化され
た第1のリードフレームと第2のリードフレームがテー
プ形状の非導電材を挟んでサンドイッチ状に互いに電気
的に絶縁されて貼り付けられている。このように2個の
リードフレームをサンドイッチ状にしても、サイズを大
きくする要因にはならないので、全体のサイズはほぼそ
のままで、半導体チップをマウントするリードフレーム
面が少なくとも従来の2倍になつている。これにより、
比較的大きな面積を有する半導体チップが容易にマウン
トされる。
According to the first aspect, the first lead frame and the second lead frame, which are preliminarily circuitized, are electrically insulated from each other in a sandwich shape with a tape-shaped non-conductive material therebetween. Have been. Even if the two lead frames are sandwiched in this manner, they do not cause an increase in the size. Therefore, the lead frame surface on which the semiconductor chip is mounted is at least twice as large as the conventional one while keeping the overall size substantially unchanged. I have. This allows
A semiconductor chip having a relatively large area is easily mounted.

【0009】第2の発明の特徴は、テープ形状の非導電
材と、この非導電材の一方の面に貼り付けられた予め回
路化された第1のリードフレームと、同非導電材の他方
の面に貼り付けられた予め回路化された第2のリードフ
レームと、前記第1のリードフレーム上にマウントされ
る少なくとも1個以上の第1系統の半導体チップと、前
記第2のリードフレーム上にマウントされる少なくとも
1個以上の第2系統の半導体チップと、前記第1系統の
半導体チップと前記第1のリードフレームとを電気的に
接続するワイヤと、前記第2系統の半導体チップと前記
第2のリードフレームとを電気的に接続するワイヤと、
前記テープ形状の非導電材と第1、第2のリードフレー
ムと前記第1、第2系統の半導体チップ及びワイヤの周
囲を樹脂封止して形成したパッケージと、を備えたこと
にある。
A second aspect of the present invention is characterized in that a tape-shaped non-conductive material, a first circuitized lead frame attached to one surface of the non-conductive material, and the other of the non-conductive material. A pre-circuitized second lead frame attached to the surface of the first lead frame, at least one or more first-system semiconductor chips mounted on the first lead frame, and a second lead frame on the second lead frame. At least one or more second-system semiconductor chips mounted on the semiconductor chip, wires for electrically connecting the first-system semiconductor chip to the first lead frame, A wire electrically connecting the second lead frame;
The tape-shaped non-conductive material, first and second lead frames, and a package formed by resin-sealing the periphery of the first and second system semiconductor chips and wires are provided.

【0010】この第2の発明によれば、予め回路化され
た第1のリードフレームと第2のリードフレームがテー
プ形状の非導電材を挟んでサンドイッチ状に互いに電気
的に絶縁されて貼り付けられており、これら部品の周囲
を樹脂で封止してパッケージ化されている。このように
2個のリードフレームをサンドイッチ状にしても、サイ
ズを大きくする要因にはならないので、前記パッケージ
は小型のままで、半導体チップをマウントするリードフ
レーム面は少なくとも従来の2倍になっている。これに
より、前記パッケージのサイズに対して比較的大きな面
積を有する半導体チップが容易にマウントされる。
According to the second aspect of the present invention, the first lead frame and the second lead frame, which are preliminarily circuitized, are electrically insulated from each other in a sandwich shape with a tape-shaped non-conductive material therebetween. These components are packaged by sealing the periphery of these components with a resin. Even if the two lead frames are sandwiched in this manner, they do not cause an increase in size. Therefore, the package is kept small, and the lead frame surface for mounting the semiconductor chip is at least twice as large as the conventional one. I have. Thus, a semiconductor chip having a relatively large area with respect to the size of the package is easily mounted.

【0011】第3の発明の特徴は、テープ形状の非導電
材の一方の面に予め回路化された第1のリードフレーム
の背面を貼り付けると共に同非導電材の他方の面に予め
回路化された第2のリードフレームの背面を貼り付ける
工程と、第1のリードフレーム上に少なくとも1個以上
の半導体チップをマウントすると共に第2のリードフレ
ーム上に少なくとも1個以上の半導体チップをマウント
する工程とを含むことである。
A feature of the third invention is that the back surface of the first lead frame, which is preliminarily circuitized, is attached to one surface of the tape-shaped non-conductive material, and the other surface of the non-conductive material is pre-circuited. Attaching the back surface of the second lead frame, mounting at least one semiconductor chip on the first lead frame, and mounting at least one semiconductor chip on the second lead frame. Process.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は本発明の半導体装置の一実
施の形態を示した断面図である。非導電性テープ11の
上下面に予め回路化されたリードフレーム12、13の
それぞれの背面が貼付けられている。半導体チップ14
aは中央のリードフレーム(搭載台部)12上にマウン
卜され、この半導体チップ14aと外側のリードフレー
ム12がボンディングワイヤ15により電気的に接続さ
れている。同様に、半導体チップ14bは中央のリード
フレーム13(搭載台部)上にマウン卜され、この半導
体チップ14bと外側のリードフレーム13がボンディ
ングワイヤ15により電気的に接続されている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing an embodiment of the semiconductor device of the present invention. On the upper and lower surfaces of the non-conductive tape 11, the back surfaces of the lead frames 12, 13, which are preliminarily circuitized, are attached. Semiconductor chip 14
a is mounted on a central lead frame (mounting base) 12, and the semiconductor chip 14a and the outer lead frame 12 are electrically connected by bonding wires 15. Similarly, the semiconductor chip 14b is mounted on a central lead frame 13 (mounting base), and the semiconductor chip 14b and the outer lead frame 13 are electrically connected by bonding wires 15.

【0013】これら非導電性テープ11、リードフレー
ム12、13、半導体チップ14a、14b、ボンディ
ングワイヤ15の周囲はモールド樹脂16で封止され、
パッケージ化されている。なお、非導電性テープ11で
互いの背面を貼り合わせた上下のリードフレーム12、
13の外側の一端は互いに絶縁されているため、各々別
々の外部端子として使用可能な構造となっている。
The periphery of the non-conductive tape 11, the lead frames 12, 13, the semiconductor chips 14a, 14b, and the bonding wires 15 are sealed with a molding resin 16,
Packaged. In addition, the upper and lower lead frames 12, which are bonded to each other with a non-conductive tape 11,
Since the outer ends of the terminals 13 are insulated from each other, the terminals 13 can be used as separate external terminals.

【0014】次に、本実施形態の半導体装置の製造方法
について説明する。まず、テープ形状の非導電性テープ
の一方の面に、予め回路化されたリードフレーム12の
背面を貼り付けると共に、同非導電性テープ11の他方
の面に予め回路化されたリードフレーム13の背面を貼
り付ける。
Next, a method for manufacturing the semiconductor device of the present embodiment will be described. First, the back surface of a pre-circuitized lead frame 12 is attached to one surface of a tape-shaped non-conductive tape, and the pre-circuited lead frame 13 is mounted on the other surface of the non-conductive tape 11. Paste the back.

【0015】続いて、リードフレーム12上に半導体チ
ップ14aをマウントすると共に、リードフレーム13
上に半導体チップ14bをマウントする。その後に、モ
ールト゛樹脂16で封止する。
Subsequently, the semiconductor chip 14a is mounted on the lead frame 12 and the lead frame 13 is mounted.
The semiconductor chip 14b is mounted thereon. Thereafter, sealing is performed with a molding resin 16.

【0016】本実施の形態によれば、非導電性テープの
他方の面に2系統のリードフレーム12、13を貼り合
わせて、それぞれのリードフレーム12、13上に複数
の半導体チップ14a、14bをマウントする構造のた
め、パッケージのサイズは小さいままで、半導体チップ
をマウントする面積を少なくとも従来の2倍にすること
ができ、前記サイズに対して比較的大きな面積を持つ半
導体チップ14a、14bを容易にマウントすることが
でき、その分、従来より高い集積度の基板実装を可能と
して、電気回路の小型・軽量化を一層促進することがで
きる。
According to this embodiment, two systems of lead frames 12, 13 are bonded to the other surface of the non-conductive tape, and a plurality of semiconductor chips 14a, 14b are mounted on the respective lead frames 12, 13. Due to the mounting structure, the area for mounting the semiconductor chip can be at least twice as large as the conventional one while keeping the package size small, and the semiconductor chips 14a and 14b having a relatively large area with respect to the size can be easily manufactured. The circuit board can be mounted with a higher degree of integration than before, and the size and weight of the electric circuit can be further promoted.

【0017】また、1チップマウントの従来パッケージ
(図2参照)に比べ、リードフレーム12、13を非導
電性テープ11を介したサンドイッチ構造としたこと
で、リードピッチを狭めることなく、2倍以上の外部端
子を保有することができる。
In addition, as compared with the conventional package of one chip mount (see FIG. 2), the lead frames 12 and 13 have a sandwich structure with the non-conductive tape 11 interposed therebetween, so that the lead pitch is not reduced more than twice. External terminals can be held.

【0018】更に、リードフレームを貼り合わせること
によって外部端子を増加できるため、タブタイプ(TA
B TYPE)のフレームとの組み合わせも容易に行う
ことができる。
Furthermore, since the number of external terminals can be increased by bonding a lead frame, a tab type (TA
(B TYPE) frame can be easily performed.

【0019】[0019]

【発明の効果】以上詳細に説明したように、本発明に係
るマルチチップマウント半導体装置及びその製造方法に
よれば、パッケージサイズは小さいままで、前記サイズ
に対して比較的面積の大きい半導体チップをマウントす
ることができ、その分、従来より高い集積度の基板実装
が可能となる。
As described above in detail, according to the multi-chip mounted semiconductor device and the method of manufacturing the same of the present invention, a semiconductor chip having a relatively large area with respect to the package size can be obtained while keeping the package size small. Mounting can be performed, and accordingly, mounting on a substrate with a higher degree of integration than in the past becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のマルチチップマウント半導体装置の一
実施の形態を示した断面図である。
FIG. 1 is a sectional view showing one embodiment of a multi-chip mounted semiconductor device of the present invention.

【図2】従来のマルチチップマウント半導体装置の構造
例を示した断面図である。
FIG. 2 is a cross-sectional view showing a structural example of a conventional multi-chip mounted semiconductor device.

【図3】従来のマルチチップマウント半導体装置の他の
構造例を示した断面図である。
FIG. 3 is a cross-sectional view showing another example of the structure of a conventional multi-chip mounted semiconductor device.

【符号の説明】[Explanation of symbols]

1 リードフレーム 2 半導体チップ 3 ボンディングワイヤ 4 モールト゛樹脂 5 MCM用リードフレーム 11 非導電性テープ 12、13 リードフレーム 14a、14b 半導体チップ 15 ボンディングワイヤ 16 モールド樹脂 DESCRIPTION OF SYMBOLS 1 Lead frame 2 Semiconductor chip 3 Bonding wire 4 Mold resin 5 Lead frame for MCM 11 Non-conductive tape 12, 13 Lead frame 14a, 14b Semiconductor chip 15 Bonding wire 16 Mold resin

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 テープ形状の非導電材と、 この非導電材の一方の面に貼り付けられた予め回路化さ
れた第1のリードフレームと、 同非導電材の他方の面に貼り付けられた予め回路化され
た第2のリードフレームと、 前記第1のリードフレーム上にマウントされる少なくと
も1個以上の第1系統の半導体チップと、 前記第2のリードフレーム上にマウントされる少なくと
も1個以上の第2系統の半導体チップと、 前記第1系統の半導体チップと前記第1のリードフレー
ムとを電気的に接続するワイヤと、 前記第2系統の半導体チップと前記第2のリードフレー
ムとを電気的に接続するワイヤとを、 備えたことを特徴とするマルチチップマウント半導体装
置。
1. A tape-shaped non-conductive material, a first circuitized first lead frame attached to one surface of the non-conductive material, and a non-conductive material attached to the other surface of the non-conductive material. A pre-circuitized second lead frame, at least one or more first system semiconductor chips mounted on the first lead frame, and at least one semiconductor chip mounted on the second lead frame. A plurality of second-system semiconductor chips, wires for electrically connecting the first-system semiconductor chips and the first lead frame, and a second-system semiconductor chip and the second lead frame. And a wire for electrically connecting the semiconductor chip.
【請求項2】 テープ形状の非導電材と、 この非導電材の一方の面に貼り付けられた予め回路化さ
れた第1のリードフレームと、 同非導電材の他方の面に貼り付けられた予め回路化され
た第2のリードフレームと、 前記第1のリードフレーム上にマウントされる少なくと
も1個以上の第1系統の半導体チップと、 前記第2のリードフレーム上にマウントされる少なくと
も1個以上の第2系統の半導体チップと、 前記第1系統の半導体チップと前記第1のリードフレー
ムとを電気的に接続するワイヤと、 前記第2系統の半導体チップと前記第2のリードフレー
ムとを電気的に接続するワイヤと、 前記テープ形状の非導電材と第1、第2のリードフレー
ムと前記第1、第2系統の半導体チップ及びワイヤの周
囲を樹脂封止して形成したパッケージと、 を備えたことを特徴とするマルチチップマウント半導体
装置。
2. A tape-shaped non-conductive material, a first circuitized first lead frame attached to one surface of the non-conductive material, and a non-conductive material attached to the other surface of the non-conductive material. A pre-circuitized second lead frame, at least one or more first system semiconductor chips mounted on the first lead frame, and at least one semiconductor chip mounted on the second lead frame. A plurality of second-system semiconductor chips, wires for electrically connecting the first-system semiconductor chips and the first lead frame, and a second-system semiconductor chip and the second lead frame. A package formed by resin-sealing the tape-shaped non-conductive material, the first and second lead frames, the first and second system semiconductor chips, and the wires. Multi chip mounting a semiconductor device characterized by comprising: a di-, a.
【請求項3】 テープ形状の非導電材の一方の面に、予
め回路化された第1のリードフレームの背面を貼り付け
ると共に同非導電材の他方の面に予め回路化された第2
のリードフレームの背面を貼り付ける工程と、 前記第1のリードフレーム上に少なくとも1個以上の半
導体チップをマウントすると共に前記第2のリードフレ
ーム上に少なくとも1個以上の半導体チップをマウント
する工程と、 を含むことを特徴とするマルチチップマウント半導体装
置の製造方法。
3. A back surface of a pre-circuited first lead frame is attached to one surface of a tape-shaped non-conductive material, and a second circuit pre-circuited to the other surface of the non-conductive material.
Attaching at least one semiconductor chip on the first lead frame and mounting at least one semiconductor chip on the second lead frame. A method for manufacturing a multi-chip mounted semiconductor device, comprising:
JP9271542A 1997-10-03 1997-10-03 Multi-chip mount semiconductor device and method of manufacturing the same Pending JPH11111910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9271542A JPH11111910A (en) 1997-10-03 1997-10-03 Multi-chip mount semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9271542A JPH11111910A (en) 1997-10-03 1997-10-03 Multi-chip mount semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH11111910A true JPH11111910A (en) 1999-04-23

Family

ID=17501525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9271542A Pending JPH11111910A (en) 1997-10-03 1997-10-03 Multi-chip mount semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JPH11111910A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG104307A1 (en) * 1997-09-29 2004-06-21 Hitachi Ulsi Sys Co Ltd Semiconductor device and method of producing the same
KR100548592B1 (en) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 Stacked Micro Visual Package
JP2007294884A (en) * 2006-03-29 2007-11-08 Sanyo Electric Co Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG104307A1 (en) * 1997-09-29 2004-06-21 Hitachi Ulsi Sys Co Ltd Semiconductor device and method of producing the same
KR100548592B1 (en) * 1998-12-21 2006-06-01 주식회사 하이닉스반도체 Stacked Micro Visual Package
JP2007294884A (en) * 2006-03-29 2007-11-08 Sanyo Electric Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US5705851A (en) Thermal ball lead integrated package
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US6673650B2 (en) Multi chip semiconductor package and method of construction
JP2819285B2 (en) Stacked bottom lead semiconductor package
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
CN100353538C (en) Non-lead semiconductor packaging structure with inverse bonding chip and producing method
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
JPH06283650A (en) Semiconductor device
KR101440933B1 (en) Integrated circuit package system employing bump technology
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JPH05299456A (en) Semiconductor device sealed with resin
JPH11111910A (en) Multi-chip mount semiconductor device and method of manufacturing the same
KR100207902B1 (en) Multi chip package using lead frame
JP2524482B2 (en) QFP structure semiconductor device
JP3466354B2 (en) Semiconductor device
JP3136274B2 (en) Semiconductor device
JP2000260931A (en) Semiconductor device and manufacturing method thereof
JP2003060126A (en) Method for manufacturing semiconductor device
KR100537893B1 (en) Leadframe and multichip package using the same
KR100566780B1 (en) Manufacturing method of stacked multi chip package and stacked multi chip package using same
KR100252861B1 (en) Stack type semiconductor chip package and method for assembly of the same
JP2990120B2 (en) Semiconductor device
JPH053284A (en) Resin-sealed semiconductor device
JPH03255655A (en) Semiconductor device
JP3405718B2 (en) Semiconductor device