JP2000260931A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereofInfo
- Publication number
- JP2000260931A JP2000260931A JP11058478A JP5847899A JP2000260931A JP 2000260931 A JP2000260931 A JP 2000260931A JP 11058478 A JP11058478 A JP 11058478A JP 5847899 A JP5847899 A JP 5847899A JP 2000260931 A JP2000260931 A JP 2000260931A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- package
- semiconductor chip
- package body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/932—
-
- H10W74/00—
-
- H10W90/756—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 連結可能な複数の半導体装置における交換を
自在とし、かつ実装基板上への実装密度の向上を図る。
【解決手段】 半導体チップ1が組み込まれ、かつ相互
に連結可能な連結部4bが外周に形成されたパッケージ
本体4と、パッケージ本体4の連結部4bに露出して設
けられ、かつ半導体チップ1のパッド1bに対応してこ
れと電気的に接続されたアウタリード2aと、アウタリ
ード2aと繋がって形成されたインナリード2bと、半
導体チップ1を支持するタブ2cと、半導体チップ1の
パッド1bとインナリード2bとを電気的に接続するボ
ンディングワイヤ3とからなり、複数のパッケージ本体
4同士を連結部4bを介して機械的に連結した際に、相
互のアウタリード2aが電気的に接続するように、かつ
取り外し自在に連結可能な構造である。
(57) [Summary] [PROBLEMS] To make it possible to freely replace a plurality of connectable semiconductor devices and to improve the mounting density on a mounting board. SOLUTION: A package body 4 in which a semiconductor chip 1 is incorporated and which can be connected to each other is formed on an outer periphery, and a package body 4 is provided so as to be exposed at a connection section 4b of the package body 4 and is provided. An outer lead 2a electrically connected to the pad 1b, an inner lead 2b connected to the outer lead 2a, a tab 2c supporting the semiconductor chip 1, a pad 1b of the semiconductor chip 1 and the inner lead And a bonding wire 3 electrically connecting the outer leads 2a to each other when the plurality of package bodies 4 are mechanically connected to each other via the connecting portion 4b. It is a structure that can be detachably connected.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、複数の半導体装置を備えたモジュール製品
やシステム製品に適用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to a module product or a system product having a plurality of semiconductor devices.
【0002】[0002]
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.
【0003】複数の半導体装置を備えたモジュール製品
やシステム製品(例えば、システムLSI(Large Scal
e Integration)、メモリモジュールまたはシステムボー
ドなど)を製造する場合、実装基板(またはモジュール
基板)上に配線パターンを形成して、これにより、各半
導体装置に組み込まれた半導体チップのそれぞれに対応
する表面電極同士を電気的に接続している。A module product or a system product (for example, a system LSI (Large Scal
e), a memory module or a system board, etc.), a wiring pattern is formed on a mounting substrate (or a module substrate), thereby forming a surface corresponding to each of the semiconductor chips incorporated in each semiconductor device. The electrodes are electrically connected.
【0004】そこで、システムLSIでは、シリコンの
半導体ウェハ上で各機能を集積した1チップ化を図って
おり、この半導体チップを搭載した半導体装置をシステ
ム製品としている。Therefore, in a system LSI, each function is integrated into one chip on a silicon semiconductor wafer, and a semiconductor device having this semiconductor chip mounted thereon is used as a system product.
【0005】また、メモリモジュールでは、それぞれに
メモリチップを有した複数の半導体装置をモジュール基
板上に搭載してこれをモジュール製品としている。In a memory module, a plurality of semiconductor devices each having a memory chip are mounted on a module substrate to form a module product.
【0006】さらに、システムボードでは、それぞれに
異なった機能の半導体チップを有した複数の半導体装置
を実装基板上にはんだ実装し、これをシステム製品とし
ている。Further, in a system board, a plurality of semiconductor devices each having a semiconductor chip having a different function are solder-mounted on a mounting board, and this is used as a system product.
【0007】なお、メモリモジュールについては、例え
ば、株式会社工業調査会、1993年9月1日発行「電
子材料9月号」、33〜39頁に記載されている。[0007] The memory module is described in, for example, “September of Electronic Materials”, September 1, 1993, Industrial Research Institute, Inc., pp. 33-39.
【0008】[0008]
【発明が解決しようとする課題】ところが、前記した技
術のメモリモジュールやシステムボードでは、実装基板
(モジュール基板)上においてこれに形成された配線パ
ターンによって各半導体装置が電気的に接続されるた
め、実装基板にこの配線パターンを形成する配線領域が
必要となり、その結果、実装基板上での半導体装置の実
装密度の向上が難しいことが問題となる。However, in the memory module and the system board of the above-mentioned technology, since each semiconductor device is electrically connected by a wiring pattern formed on the mounting board (module board), A wiring area for forming this wiring pattern is required on the mounting board, and as a result, it is difficult to improve the mounting density of the semiconductor device on the mounting board.
【0009】また、システムLSIについては、メモリ
部、CPU(Central Processing Unit)部、ゲートアレ
イ部などの各機能を1チップ化するため、半導体チップ
が大形化する。そこで、チップサイズを抑えるために
は、微細化プロセスを採用しなければならないが、微細
化プロセスを採用した場合には、微小異物による欠陥不
良の発生の可能性が高くなることが考えられ、1チップ
化されたシステムLSIでは、チップ内の一部機能が故
障した際、システムLSIを再生することが不可能であ
り、システムLSIの歩留りの低下およびコスト高を引
き起こすことが問題となる。Further, in the case of a system LSI, since each function such as a memory unit, a CPU (Central Processing Unit) unit, and a gate array unit is integrated into one chip, a semiconductor chip is enlarged. Therefore, in order to suppress the chip size, it is necessary to employ a miniaturization process. However, if the miniaturization process is employed, the possibility of occurrence of defect failure due to minute foreign matter is considered to be high. In a chip-based system LSI, when some functions in the chip fail, it is impossible to reproduce the system LSI, which causes a problem of lowering the yield of the system LSI and increasing the cost.
【0010】本発明の目的は、交換自在で、かつ実装基
板上の実装密度の向上を図る半導体装置およびその製造
方法を提供することにある。An object of the present invention is to provide a semiconductor device which can be exchanged and which improves the mounting density on a mounting board, and a method of manufacturing the same.
【0011】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0012】[0012]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0013】すなわち、本発明の半導体装置は、半導体
チップが組み込まれ、相互に連結可能な連結部が外周に
形成されたパッケージ本体と、前記パッケージ本体の前
記連結部に露出して設けられ、前記半導体チップの表面
電極に対応してこれと電気的に接続された外部端子であ
るアウタリードと、前記連結部を介して異なったパッケ
ージ本体同士を連結させた際に、相互の前記半導体チッ
プの対応する前記表面電極同士を相互の前記アウタリー
ドを介して電気的に接続する配線部とを有し、異なった
パッケージ本体同士を前記連結部を介して機械的に連結
した際に、相互の前記アウタリードが電気的に接続する
ように取り外し自在に連結し得るものである。That is, a semiconductor device according to the present invention is provided with a package body in which a semiconductor chip is incorporated and a mutually connectable connecting portion is formed on an outer periphery, and is provided to be exposed at the connecting portion of the package body. An outer lead, which is an external terminal electrically connected to a surface electrode of a semiconductor chip and electrically connected thereto, and when different package bodies are connected to each other via the connecting portion, the outer leads correspond to the corresponding semiconductor chips. A wiring portion for electrically connecting the surface electrodes to each other via the outer leads, and when the different package bodies are mechanically connected to each other via the connecting portion, the outer leads are electrically connected to each other. It can be detachably connected so as to be connected to each other.
【0014】これにより、半導体装置をブロック化する
ことができるとともに、組み合わせた半導体装置の交換
が可能となる。This makes it possible to block the semiconductor device and to replace the combined semiconductor device.
【0015】その結果、半導体装置を機械的に組み合わ
せて実装基板上に実装することができ、これにより、複
数の半導体装置を実装基板に実装する際に、半導体装置
同士を電気的に接続させる配線パターンを実装基板に設
ける必要がなくなる。As a result, the semiconductor devices can be mechanically combined and mounted on the mounting substrate, and when mounting a plurality of semiconductor devices on the mounting substrate, the wiring for electrically connecting the semiconductor devices to each other can be obtained. There is no need to provide a pattern on the mounting board.
【0016】したがって、実装基板上の半導体装置の実
装密度を向上できる。Therefore, the mounting density of the semiconductor device on the mounting board can be improved.
【0017】また、本発明の半導体装置の製造方法は、
半導体チップを内部に備え、相互に連結可能な外周の連
結部に前記半導体チップの表面電極に対応して電気的に
接続されたアウタリードを配置したパッケージ本体を形
成する工程を有し、異なったパッケージ本体同士を前記
連結部を介して機械的に連結した際に、相互の前記半導
体チップの対応する前記表面電極同士が相互の前記アウ
タリードを介して電気的に接続するように取り外し自在
に連結し得る半導体装置を組み立てるものである。Further, a method of manufacturing a semiconductor device according to the present invention
Forming a package body including a semiconductor chip therein and arranging outer leads electrically connected to a surface electrode of the semiconductor chip at outer connection portions that can be connected to each other; When the main bodies are mechanically connected to each other via the connecting portion, the corresponding surface electrodes of the semiconductor chips can be detachably connected so as to be electrically connected to each other via the outer leads. It is for assembling a semiconductor device.
【0018】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0019】図1は本発明の半導体装置の内部構造の実
施の形態の一例を示す図であり、(a),(c)はパッケ
ージ本体を透過して示す平面図、(b)は(a)のA−
A断面を示す断面図、(d)は(c)のB−B断面を示
す断面図、図2は図1に示す半導体装置の側面の構造の
一例を示す側面図、図3は図1に示す半導体装置のアウ
タリードの構造の一例を示す拡大部分斜視図、図4は図
1に示す半導体装置の製造方法の実施の形態の一例を示
す組み立てプロセス図、図5は本発明の半導体装置を組
み合わせて製造されるメモリモジュールの構造の一例を
示す斜視図である。FIG. 1 is a view showing an example of an embodiment of the internal structure of a semiconductor device according to the present invention, wherein (a) and (c) are plan views showing through a package body, and (b) is a view showing (a). A)
FIG. 2D is a cross-sectional view showing a cross section taken along the line BB of FIG. 1C, FIG. 2 is a side view showing an example of a side structure of the semiconductor device shown in FIG. 1, and FIG. FIG. 4 is an enlarged partial perspective view showing an example of the structure of the outer lead of the semiconductor device shown in FIG. 4, FIG. 4 is an assembly process diagram showing an example of the embodiment of the method for manufacturing the semiconductor device shown in FIG. 1, and FIG. FIG. 3 is a perspective view showing an example of the structure of a memory module manufactured by the method described above.
【0020】本実施の形態の半導体装置は、例えば、メ
モリモジュールやシステムLSIまたはシステムボード
などのように複数の半導体装置を実装して組み立てられ
るモジュール製品やシステム製品に使用されるものであ
る。The semiconductor device of the present embodiment is used for a module product or a system product which is assembled by mounting a plurality of semiconductor devices such as a memory module, a system LSI or a system board.
【0021】本実施の形態の半導体装置の構成は、半導
体チップ1が組み込まれ、かつ相互に連結可能な連結部
4bが外周に形成されたパッケージ本体4と、パッケー
ジ本体4の連結部4bに露出して設けられ、かつ半導体
チップ1のパッド1b(表面電極)に対応してこれと電
気的に接続されたアウタリード2aと、アウタリード2
aと繋がって形成されたインナリード2bと、半導体チ
ップ1を支持するタブ2c(チップ支持部)と、半導体
チップ1のパッド1bとこれに対応するインナリード2
bとを電気的に接続するボンディングワイヤ3とからな
り、複数のパッケージ本体4同士を連結部4bを介して
機械的に連結した際に、相互のアウタリード2aが電気
的に接続するように、かつ取り外し自在に連結し得るも
のである。The configuration of the semiconductor device according to the present embodiment includes a package body 4 in which the semiconductor chip 1 is incorporated and a connection portion 4b that can be connected to each other is formed on the outer periphery, and the connection portion 4b of the package body 4 is exposed. And an outer lead 2a provided correspondingly to the pad 1b (surface electrode) of the semiconductor chip 1 and electrically connected thereto.
a, an inner lead 2b formed so as to be connected to the semiconductor chip 1, a tab 2c (chip supporting portion) for supporting the semiconductor chip 1, a pad 1b of the semiconductor chip 1, and an inner lead 2 corresponding thereto.
and a bonding wire 3 for electrically connecting the outer leads 2a to each other when the plurality of package bodies 4 are mechanically connected to each other via the connecting portion 4b. It can be detachably connected.
【0022】すなわち、本実施の形態の半導体装置は、
複数の半導体装置においてそれぞれの外周に形成された
連結部4bによって相互に機械的に連結可能なものであ
り、複数の半導体装置を組み合わせてブロック化し、こ
れにより、実装基板5に搭載するとともに、半導体装置
同士の電気的な接続を図ってシステム製品やモジュール
製品などに使用されるものである。That is, the semiconductor device of the present embodiment
A plurality of semiconductor devices can be mechanically connected to each other by connecting portions 4b formed on the respective outer peripheries. The plurality of semiconductor devices can be combined into a block to be mounted on the mounting board 5 and be mounted on the semiconductor substrate. It is used for system products, module products, and the like by establishing electrical connection between devices.
【0023】したがって、1つのシステム製品またはモ
ジュール製品において連結される前記半導体装置の個数
は、その機能や用途に応じて種々変わるものであり、ま
た、取り外し自在すなわち交換自在に連結されるため、
その連結個数は、特に限定されるものではない。Therefore, the number of the semiconductor devices to be connected in one system product or module product is variously changed according to the function and the use thereof.
The number of connections is not particularly limited.
【0024】本実施の形態では、図5に示すメモリモジ
ュール30を組み立てる場合を例に取り上げて説明す
る。In the present embodiment, a case where the memory module 30 shown in FIG. 5 is assembled will be described as an example.
【0025】ここで、本実施の形態の半導体装置では、
パッケージ本体4の形状が略直方体であり、その平面形
状は、長方形であるため、図1に示すように、パッケー
ジ本体4の長手方向の左右の側面4aに凹凸状の連結部
4bが形成され、相互の前記凹凸状の連結部4bをはめ
込んで複数のパッケージ本体4の側面4a同士が連結さ
れる。Here, in the semiconductor device of the present embodiment,
Since the shape of the package body 4 is a substantially rectangular parallelepiped, and its planar shape is a rectangle, as shown in FIG. 1, an uneven connecting portion 4 b is formed on the left and right side surfaces 4 a in the longitudinal direction of the package body 4. The side surfaces 4a of the plurality of package bodies 4 are connected to each other by fitting the concave-convex connecting portions 4b to each other.
【0026】なお、図1において、図1(a)に示す半
導体装置をパッケージ10とし、図1(b)に示す半導
体装置をパッケージ11とする。In FIG. 1, the semiconductor device shown in FIG. 1A is a package 10 and the semiconductor device shown in FIG.
【0027】したがって、パッケージ10およびパッケ
ージ11の全ての凹凸状の連結部4bは、凹部の開口幅
が凸部の幅より僅かに狭く形成されており、これによ
り、凸部を凹部に嵌めた際には、両者が容易に分離しな
い程度に凸部と凹部とが嵌合するように形成されてい
る。Therefore, all the concave and convex connecting portions 4b of the package 10 and the package 11 are formed so that the opening width of the concave portion is slightly narrower than the width of the convex portion, so that when the convex portion is fitted into the concave portion. Are formed so that the projections and the recesses are fitted to such an extent that they are not easily separated from each other.
【0028】さらに、図2に示すパッケージ10または
図3に示すパッケージ11のように、それぞれの半導体
装置のアウタリード2aは等ピッチで、かつパッケージ
本体4の左右の側面4aに露出して配置されており、側
面4aの溝部に、それより僅かに突出する程度に折り曲
げて収容されている。Further, like the package 10 shown in FIG. 2 or the package 11 shown in FIG. 3, the outer leads 2a of the respective semiconductor devices are arranged at an equal pitch and are exposed on the left and right side surfaces 4a of the package body 4. It is bent and accommodated in the groove of the side surface 4a so as to protrude slightly therefrom.
【0029】これにより、例えば、図1に示すように、
パッケージ10の向かって右側の側面4aの連結部4b
と、パッケージ11の向かって左側の側面4aの連結部
4bとをはめ込んだ際には、それぞれに設けられたアウ
タリード2a同士が接触し、電気的接続を行うことが可
能になる。Thus, for example, as shown in FIG.
Connection portion 4b on right side surface 4a of package 10
When the connection portion 4b of the left side surface 4a of the package 11 is fitted, the outer leads 2a provided respectively are in contact with each other, and electrical connection can be performed.
【0030】ただし、連結部4bでの連結は、単に、機
械的にそれぞれの凸部が凹部に嵌まっているだけである
ため、2つの半導体装置を分離する際には、両者を分離
させる方向に引っ張ることにより、比較的簡単に分離す
ることができる。However, since the connection at the connecting portion 4b is merely mechanically fitting the respective convex portions into the concave portions, when the two semiconductor devices are separated from each other, a direction in which the two semiconductor devices are separated from each other is used. Can be relatively easily separated.
【0031】また、本実施の形態の半導体装置に組み込
まれる半導体チップ1においては、連結部4bを介して
複数のパッケージ本体4同士を連結した際に、相互の半
導体チップ1の対応するパッド1b同士を相互のアウタ
リード2aを介して電気的に接続する配線が、半導体チ
ップ1の内部配線に形成されている。In the semiconductor chip 1 incorporated in the semiconductor device according to the present embodiment, when the plurality of package bodies 4 are connected to each other via the connecting portions 4b, the corresponding pads 1b of the mutual semiconductor chips 1 are connected to each other. Are formed in the internal wiring of the semiconductor chip 1 to electrically connect the semiconductor chip 1 through the outer leads 2a.
【0032】すなわち、半導体製造工程の前工程におい
て、半導体ウェハの状態で各々のチップ領域に内部配線
を形成する際に、半導体装置同士を電気的に接続する前
記配線も一緒に形成しておくものである。That is, when forming internal wiring in each chip area in the state of a semiconductor wafer in a pre-process of a semiconductor manufacturing process, the wiring for electrically connecting semiconductor devices is also formed together. It is.
【0033】なお、図1に示すパッケージ10,11で
は、図中それぞれ最上位位置および最下位位置(左右両
側とも)に配置されたインナリード2bおよびアウタリ
ード2aが、電源ライン6(VssまたはVcc)とな
っており、他のインナリード2bおよびアウタリード2
aが信号系または制御系などの端子となっている。In the packages 10 and 11 shown in FIG. 1, the inner lead 2b and the outer lead 2a arranged at the uppermost position and the lowermost position (both right and left sides) in the figure are connected to the power supply line 6 (Vss or Vcc). And the other inner leads 2b and outer leads 2
a is a terminal for a signal system or a control system.
【0034】したがって、パッケージ10とパッケージ
11とがそれぞれの側面4aの連結部4bを介して連結
されると、それぞれの電源系、信号系および制御系など
のアウタリード2aが接触して電気的に接続される。Therefore, when the package 10 and the package 11 are connected via the connecting portions 4b of the respective side surfaces 4a, the outer leads 2a of the power supply system, signal system, control system, etc. come into contact and are electrically connected. Is done.
【0035】また、それぞれの半導体装置において半導
体チップ1は、タブ2c上に搭載され、かつタブ2cは
タブ吊りリード2dによって支持されている。In each semiconductor device, the semiconductor chip 1 is mounted on a tab 2c, and the tab 2c is supported by a tab suspension lead 2d.
【0036】なお、インナリード2b、アウタリード2
a、タブ2c、タブ吊りリード2dは、図示しないリー
ドフレームとして一体で形成されていたものであり、パ
ッケージ10、11を組み立てる際に前記リードフレー
ムを用いて組み立て、パッケージ本体4形成後の切断工
程において前記リードフレームからアウタリード2aを
切断分離してものである。The inner lead 2b and the outer lead 2
a, the tab 2c, and the tab suspension lead 2d are integrally formed as a lead frame (not shown), and are assembled using the lead frame when assembling the packages 10 and 11, and a cutting process after the package body 4 is formed. Then, the outer leads 2a are cut and separated from the lead frame.
【0037】ここで、前記リードフレームは、例えば、
銅または鉄−ニッケル合金などによって形成された薄板
状の部材であり、したがって、インナリード2b、アウ
タリード2a、タブ2cおよびタブ吊りリード2dは、
銅または鉄−ニッケル合金などによって形成されてい
る。Here, the lead frame is, for example,
It is a thin plate member formed of copper or an iron-nickel alloy or the like. Therefore, the inner lead 2b, the outer lead 2a, the tab 2c, and the tab suspension lead 2d
It is formed of copper or an iron-nickel alloy.
【0038】また、ボンディングワイヤ3は、例えば、
金線などである。The bonding wire 3 is, for example,
Gold wire.
【0039】さらに、パッケージ10やパッケージ11
のパッケージ本体4は、例えば、エポキシ系の熱硬化樹
脂を用いたモールド方法によって形成されたものであ
る。Further, the package 10 and the package 11
The package body 4 is formed, for example, by a molding method using an epoxy-based thermosetting resin.
【0040】次に、図4に示す組み立てプロセスに基づ
いて本実施の形態の半導体装置の製造方法について説明
する。Next, a method of manufacturing the semiconductor device according to the present embodiment will be described based on the assembly process shown in FIG.
【0041】まず、ステップS1により、主面1aに半
導体集積回路(素子)が形成された複数の半導体チップ
1(半導体ペレットともいう)を準備する。First, in step S1, a plurality of semiconductor chips 1 (also referred to as semiconductor pellets) having a semiconductor integrated circuit (element) formed on the main surface 1a are prepared.
【0042】ここで、半導体チップ1は、その内部配線
に、複数(例えば、パッケージ10とパッケージ11)
の半導体チップ1の対応するパッド1b同士を相互の半
導体装置のアウタリード2aを介して電気的に接続する
配線が形成されているものである。Here, the semiconductor chip 1 has a plurality of (for example, a package 10 and a package 11) in its internal wiring.
The wiring which electrically connects the corresponding pads 1b of the semiconductor chip 1 through the outer leads 2a of the semiconductor devices is formed.
【0043】すなわち、半導体製造工程の前工程におい
て、半導体ウェハの状態で各々のチップ領域に前記内部
配線を形成する際に、半導体装置(パッケージ10とパ
ッケージ11)同士を電気的に接続する前記配線も一緒
に形成されているものである。That is, when forming the internal wiring in each chip region in a state of a semiconductor wafer in a process prior to a semiconductor manufacturing process, the wiring for electrically connecting semiconductor devices (package 10 and package 11) to each other. Are also formed together.
【0044】一方、複数のインナリード2bと、これに
繋がるアウタリード2aと、半導体チップ1を支持可能
なチップ支持部であるタブ2cと、これを支持するタブ
吊りリード2dとが形成されたリードフレームを準備す
る(ステップS2)。On the other hand, a lead frame in which a plurality of inner leads 2b, outer leads 2a connected thereto, tabs 2c as chip supporting portions capable of supporting the semiconductor chip 1, and tab suspension leads 2d for supporting the same are formed. Is prepared (step S2).
【0045】その後、半導体チップ1と前記リードフレ
ームとを供給し、ステップS3により、半導体チップ1
を前記リードフレームのタブ2cに搭載するチップマウ
ントを行う。Thereafter, the semiconductor chip 1 and the lead frame are supplied, and in step S3, the semiconductor chip 1 is supplied.
Is mounted on the tab 2c of the lead frame.
【0046】その際、タブ2cのチップ支持面にダイボ
ンド材(例えば、樹脂系のペースト材)を塗布し、その
上方から半導体チップ1をタブ2cに載置してチップマ
ウントを行う。At this time, a die bonding material (for example, a resin-based paste material) is applied to the chip supporting surface of the tub 2c, and the semiconductor chip 1 is placed on the tub 2c from above to mount the chip.
【0047】続いて、ステップS4により、半導体チッ
プ1のパッド1b(表面電極)とこれに対応するインナ
リード2bとをワイヤボンディングによって電気的に接
続する。Subsequently, in step S4, the pads 1b (surface electrodes) of the semiconductor chip 1 and the corresponding inner leads 2b are electrically connected by wire bonding.
【0048】ここでは、金線などのボンディングワイヤ
3を用いてワイヤボンディングを行って半導体チップ1
のパッド1bとインナリード2bとを電気的に接続す
る。Here, the semiconductor chip 1 is subjected to wire bonding using a bonding wire 3 such as a gold wire.
Is electrically connected to the inner lead 2b.
【0049】その後、ステップS5により、モールドに
よる樹脂封止を行って半導体チップ1やインナリード2
bおよびボンディングワイヤ3を封止する。Thereafter, in step S5, the semiconductor chip 1 and the inner leads 2 are sealed with a resin by molding.
b and the bonding wires 3 are sealed.
【0050】その際、パッケージ10とパッケージ11
とが相互に連結可能なようにそれぞれの外周の左右の側
面4aに凹凸状の連結部4bを形成してパッケージ本体
4を形成する。At this time, the package 10 and the package 11
The package main body 4 is formed by forming uneven connecting portions 4b on the left and right side surfaces 4a of the respective outer circumferences so that the package body 4 can be connected to each other.
【0051】なお、パッケージ10とパッケージ11と
では、それぞれの側面4aの凹凸が互い違いに配置され
て形成されている。The package 10 and the package 11 are formed such that the irregularities on the side surfaces 4a are alternately arranged.
【0052】この状態では、それぞれのパッケージ本体
4の側面4aにおいて、アウタリード2aが突出してい
る。In this state, the outer leads 2a protrude from the side surfaces 4a of the respective package bodies 4.
【0053】その後、ステップS6により、半導体チッ
プ1のパッド1bに対応してこれと電気的に接続された
アウタリード2aの切断・成形を行う。Thereafter, in step S6, the outer leads 2a electrically connected to the pads 1b of the semiconductor chip 1 are cut and formed.
【0054】つまり、それぞれの半導体装置の側面4a
から突出したアウタリード2aを所定箇所で切断してリ
ードフレームから分離するとともに、図3に示すように
アウタリード2aがこの側面4aの連結部4bに露出し
て配置され、かつ側面4aの溝部に収容されるように、
このアウタリード2aを所定箇所で下方に曲げ成形す
る。That is, the side surface 4a of each semiconductor device
The outer lead 2a projecting from the outer side is cut off at a predetermined location to separate it from the lead frame, and as shown in FIG. Like
The outer lead 2a is bent downward at a predetermined position.
【0055】これにより、パッケージ10とパッケージ
11とをそれぞれパッケージ本体4同士を連結部4bを
介して機械的に連結した際に、相互の半導体チップ1の
対応するパッド1b同士が相互のアウタリード2aを介
して電気的に接続し、かつ取り外し自在として連結でき
るようにパッケージ本体4を形成できる。Thus, when the package 10 and the package 11 are mechanically connected to each other via the connecting portions 4b, the corresponding pads 1b of the semiconductor chips 1 are connected to the outer leads 2a. The package main body 4 can be formed so as to be electrically connected via a connector and detachably connected.
【0056】その後、ステップS7により、所定の検査
と選別を行って良品のパッケージ10とパッケージ11
とを取得する。Thereafter, in step S7, a predetermined inspection and sorting are performed, and non-defective packages 10 and 11
And get.
【0057】なお、本実施の形態の半導体装置(パッケ
ージ10およびパッケージ11)では、パッケージ本体
4の側面4aに凹凸状の連結部4bが形成されているた
め、相互の凹凸状の連結部4bをはめ込んで(一方の凸
部を他方の凹部にはめ込んで)相互のパッケージ本体4
の側面4a同士を機械的に連結し、これにより、モジュ
ール製品であるメモリモジュール30を組み立てる。In the semiconductor device (package 10 and package 11) of the present embodiment, since the uneven connecting portions 4b are formed on the side surfaces 4a of the package body 4, the mutually uneven connecting portions 4b are formed. (The one convex part is fitted in the other concave part)
Are mechanically connected to each other, thereby assembling the memory module 30 as a module product.
【0058】そこで、図5は、同様の方法によって製造
された本実施の形態の半導体装置であるパッケージ1
0,11,12,13,14を用いて組み立てたメモリ
モジュール30を示したものである。FIG. 5 shows a package 1 which is a semiconductor device of the present embodiment manufactured by a similar method.
1 shows a memory module 30 assembled using 0, 11, 12, 13, and 14.
【0059】ここで、5つの半導体装置のうち端部に配
置されるパッケージ13,14は、他のパッケージ1
0,11,12と比較して外形形状が異なっている。Here, the packages 13 and 14 arranged at the ends of the five semiconductor devices are the other packages 1.
The outer shapes are different from those of 0, 11, and 12.
【0060】つまり、パッケージ13,14は、片側の
側面4aにのみ凹凸状の連結部4bが形成されている。
ただし、パッケージ13,14においても両側の側面4
aに凹凸状の連結部4bが形成されていてもよい。That is, each of the packages 13 and 14 has the uneven connecting portion 4b formed only on one side surface 4a.
However, both sides 4 of the packages 13 and 14
The connecting portion 4b having an uneven shape may be formed on the portion a.
【0061】さらに、図5に示すメモリモジュール30
の実装基板5には、そのパッケージ支持面5bに、連結
してブロック化された5つの半導体装置を搭載する凹部
が形成されており、この凹部の両端には複数の基板端子
5aが形成されている。Further, the memory module 30 shown in FIG.
The mounting substrate 5 has a concave portion for mounting the five semiconductor devices connected and blocked on the package supporting surface 5b, and a plurality of substrate terminals 5a are formed at both ends of the concave portion. I have.
【0062】また、パッケージ支持面5bの長手方向の
片側の外周端部には、外部装置と電気的な接続を図るコ
ネクタ端子5cが形成されている。A connector terminal 5c for electrical connection with an external device is formed at one outer peripheral end of the package supporting surface 5b in the longitudinal direction.
【0063】これにより、それぞれの連結部4bによっ
て機械的に連結してブロック化された5つのパッケージ
10,11,12,13,14を実装基板5に搭載し、
これによって、メモリモジュール30を組み立てること
ができる。As a result, the five packages 10, 11, 12, 13, and 14, which are mechanically connected by the respective connecting portions 4b and blocked, are mounted on the mounting substrate 5,
Thereby, the memory module 30 can be assembled.
【0064】本実施の形態の半導体装置およびその製造
方法によれば、以下のような作用効果が得られる。According to the semiconductor device of this embodiment and the method of manufacturing the same, the following operation and effect can be obtained.
【0065】すなわち、複数のパッケージ本体4同士を
連結部4bを介して機械的に連結した際に相互のアウタ
リード2aが電気的に接続するように、かつ取り外し自
在に連結し得るような半導体装置としたことにより、こ
の半導体装置をブロック化することができる。That is, a semiconductor device which can be detachably connected so that the outer leads 2a are electrically connected to each other when the plurality of package bodies 4 are mechanically connected to each other via the connecting portion 4b. As a result, the semiconductor device can be blocked.
【0066】したがって、半田などを用いずに連結およ
び実装を行っているため、半導体装置に故障などが発生
した際には、不良の半導体装置のみの交換が可能とな
る。Therefore, since connection and mounting are performed without using solder or the like, when a failure or the like occurs in a semiconductor device, only a defective semiconductor device can be replaced.
【0067】また、複数の半導体装置を機械的に組み合
わせて実装基板5上に実装することができるため、複数
の半導体装置を実装基板5に実装する際に、半導体装置
同士を電気的に接続させる配線パターンを実装基板5に
設ける必要がなくなる。Further, since a plurality of semiconductor devices can be mechanically combined and mounted on the mounting substrate 5, when mounting the plurality of semiconductor devices on the mounting substrate 5, the semiconductor devices are electrically connected to each other. There is no need to provide a wiring pattern on the mounting board 5.
【0068】その結果、実装基板5上の半導体装置の実
装密度を向上できる。As a result, the mounting density of the semiconductor device on the mounting board 5 can be improved.
【0069】なお、図5に示すように、5つの半導体装
置を組み合わせてメモリモジュール30を組み立てる際
には、1つの半導体装置が故障した場合でも容易に半導
体装置を交換することができ、メモリモジュール30自
体を不良品にしなくて済み、コストを低減できる。As shown in FIG. 5, when assembling the memory module 30 by combining five semiconductor devices, even if one semiconductor device fails, the semiconductor device can be easily replaced. It is not necessary to make the 30 itself defective, and the cost can be reduced.
【0070】さらに、メモリモジュール30において
は、組み合わせる半導体装置の個数を容易に変えること
ができ、その結果、メモリ容量の増減を自由に変更する
ことができる。Further, in the memory module 30, the number of semiconductor devices to be combined can be easily changed, and as a result, the increase or decrease of the memory capacity can be freely changed.
【0071】また、相互の半導体チップ1の対応するパ
ッド1b同士を相互のアウタリード2aを介して電気的
に接続させる配線が半導体チップ1の内部配線に形成さ
れていることにより、半導体装置製造工程の後工程は、
既存の設備で製造可能となり、半導体装置を容易に組み
立てることができる。Further, since the wiring for electrically connecting the corresponding pads 1b of the semiconductor chips 1 to each other via the outer leads 2a is formed in the internal wiring of the semiconductor chip 1, the wiring of the semiconductor device 1 can be reduced. In the post-process,
It can be manufactured with existing equipment, and the semiconductor device can be easily assembled.
【0072】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the above embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.
【0073】例えば、前記実施の形態で説明した半導体
装置におけるインナリード2bの引き回しについては様
々のものが考えられるが、図1に示したパッケージ1
0,11における電源ライン6をさらに強化したものを
図6に示す。For example, various arrangements of the inner leads 2b in the semiconductor device described in the above embodiment are conceivable, but the package 1 shown in FIG.
FIG. 6 shows a further enhanced power supply line 6 at 0 and 11.
【0074】ここで、図6(a)に示すパッケージ15
と、図6(b)に示すパッケージ16は、両者とも電源
ライン6を強化したものであり、2枚のリードフレーム
(1枚は前記実施の形態で用いたリードフレームと同様
のもので、他の1枚は電源ライン6のインナリード2b
およびアウタリード2aが形成されたリードフレーム)
を用いて電源ライン6用のインナリード2bおよびアウ
タリード2aを階層構造で設けたものである。Here, the package 15 shown in FIG.
The package 16 shown in FIG. 6B has the power supply line 6 reinforced, and has two lead frames (one is the same as the lead frame used in the above embodiment, and the other is Is the inner lead 2b of the power supply line 6.
And a lead frame on which outer leads 2a are formed)
The inner leads 2b and the outer leads 2a for the power supply line 6 are provided in a hierarchical structure.
【0075】なお、この構造の半導体装置では、連結さ
れてブロック化される複数の半導体装置のうち端部に配
置される半導体装置において、電源用のパッド1bにボ
ンディングワイヤ3によって電気的に接続されたアウタ
リード2aと、その上層から引き回された強化用の電源
ライン6とを機械的接続によってコンタクトさせ、これ
により、ブロック化された半導体装置全体にその上層で
5本の強化用の電源ライン6を配置させるものである。In the semiconductor device having this structure, the semiconductor device arranged at the end of the plurality of semiconductor devices connected and blocked is electrically connected to the power supply pad 1b by the bonding wire 3. The outer lead 2a and the reinforcing power supply line 6 routed from the upper layer are brought into contact with each other by mechanical connection, whereby five reinforcing power supply lines 6 are formed in the upper layer over the entire semiconductor device which is blocked. Is arranged.
【0076】したがって、チップマウント後、その上層
に電源ライン6用のリードフレームを配置し、さらに、
全てのパッド1bに対してワイヤボンディングを行った
後、モールドを行うものである。Therefore, after the chip mounting, a lead frame for the power supply line 6 is arranged on the upper layer,
After performing wire bonding for all the pads 1b, molding is performed.
【0077】また、図7に示す半導体装置は、例えば、
5つのパッケージ10,11,12,13,14をそれ
ぞれ連結部4bを介して連結し、これにより、ブロック
化したものを枠フレーム7にはめ込んだものである。The semiconductor device shown in FIG.
The five packages 10, 11, 12, 13, and 14 are connected to each other via the connecting portion 4 b, whereby the blocks are fitted into the frame 7.
【0078】この枠フレーム7にはめ込んだ状態で、図
5に示すような実装基板5に実装するものである。[0095] The device is mounted on the mounting board 5 as shown in FIG.
【0079】また、前記実施の形態および前記他の実施
の形態では、半導体装置の平面形状が略長方形の場合を
説明したが、前記半導体装置の形状は、図8(a),
(b)に示す他の実施の形態の半導体装置(パッケージ
17,18,19,20)のように、その平面形状が、
略直角二等辺三角形などであってもよい。Further, in the above-described embodiment and the other embodiments, the case where the planar shape of the semiconductor device is substantially rectangular has been described, but the shape of the semiconductor device is shown in FIG.
As in the semiconductor device (package 17, 18, 19, 20) of another embodiment shown in FIG.
A substantially right-angled isosceles triangle may be used.
【0080】ここで、図8は、4つの半導体装置(パッ
ケージ17,18,19,20)を組み合わせて製造す
るシステムLSIの一例を示したものであり、さらに、
図9は、図8(a)に示す4つの半導体装置のうち、そ
の代表として、パッケージ17の内部構造を透過して示
したものであり、このパッケージ17においても、共通
端子となる電源ライン6(VssまたはVcc)が2本
形成されている。FIG. 8 shows an example of a system LSI manufactured by combining four semiconductor devices (packages 17, 18, 19, 20).
FIG. 9 shows, as a representative of the four semiconductor devices shown in FIG. 8A, a transparent view of the internal structure of the package 17. (Vss or Vcc) are formed.
【0081】つまり、それぞれの半導体装置において2
つの短辺の側面4aに凹凸状の連結部4bが形成され、
この連結部4b同士を連結させて半導体装置を組み合わ
せるものである。That is, in each semiconductor device, 2
An uneven connecting portion 4b is formed on the side surface 4a of the two short sides,
The connecting portions 4b are connected to each other to combine the semiconductor devices.
【0082】なお、複数の半導体装置を組み合わせてシ
ステムLSIを組み立てた際には、その組み立てが容易
になり、かつ組み立て後、一部の半導体装置が故障して
もその故障した半導体装置のみの取り外しと交換とを容
易に行うことができる。When assembling a system LSI by combining a plurality of semiconductor devices, the assembly is facilitated, and after assembly, even if some semiconductor devices fail, only the failed semiconductor device is removed. And exchange can be easily performed.
【0083】その結果、システムLSIを再生させるこ
とが可能になり、これにより、システムLSIの歩留り
の向上とコスト低減とを図ることができる。As a result, it is possible to reproduce the system LSI, thereby improving the yield of the system LSI and reducing the cost.
【0084】また、複数の半導体装置を組み合わせてシ
ステムボードを組み立ててもよく、前記システムボード
を組み立てる際には、半導体装置同士を電気的に接続さ
せる配線パターンを実装基板5(図5参照)に設ける必
要がなくなるため、前記実施の形態の場合と同様に実装
基板5上の半導体装置の実装密度を向上できる。Further, a system board may be assembled by combining a plurality of semiconductor devices. When assembling the system board, a wiring pattern for electrically connecting the semiconductor devices is mounted on the mounting board 5 (see FIG. 5). Since there is no need to provide them, the mounting density of the semiconductor device on the mounting board 5 can be improved as in the case of the above-described embodiment.
【0085】[0085]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0086】(1).複数のパッケージ本体同士を連結
部を介して機械的に連結した際に相互のアウタリードが
電気的に接続するように取り外し自在に連結し得るよう
な半導体装置としたことにより、この半導体装置をブロ
ック化して組み合わせることができる。これにより、半
導体装置の交換が可能になるとともに、半導体装置同士
を電気的に接続させる配線パターンを実装基板に設ける
必要がなくなるため、その結果、実装基板上の半導体装
置の実装密度を向上できる。(1). When a plurality of package bodies are mechanically connected to each other via a connecting portion, the semiconductor device is configured to be removably connectable so that the outer leads are electrically connected to each other. Can be combined. Accordingly, the semiconductor device can be exchanged, and it is not necessary to provide a wiring pattern for electrically connecting the semiconductor devices on the mounting substrate. As a result, the mounting density of the semiconductor device on the mounting substrate can be improved.
【0087】(2).複数の半導体装置を組み合わせて
システムLSIを組み立てる際には、その組み立てが容
易になるとともに、組み立て後、一部の半導体装置が故
障してもこの故障した半導体装置のみの交換を容易に行
うことができ、これにより、システムLSIを再生させ
ることが可能になる。したがって、システムLSIの歩
留りの向上とコスト低減とを図ることができる。(2). When assembling a system LSI by combining a plurality of semiconductor devices, it is easy to assemble the system LSI, and after assembly, even if some semiconductor devices fail, it is easy to replace only the failed semiconductor device. This makes it possible to reproduce the system LSI. Therefore, it is possible to improve the yield of the system LSI and reduce the cost.
【0088】(3).複数の半導体装置を組み合わせて
メモリモジュールを組み立てる際には、組み合わせる半
導体装置の個数を容易に変えることができ、その結果、
メモリ容量の増減を自由に変更することができる。(3). When assembling a memory module by combining a plurality of semiconductor devices, the number of semiconductor devices to be combined can be easily changed, and as a result,
The increase or decrease of the memory capacity can be freely changed.
【図1】(a),(b),(c),(d)は本発明の半導体装
置の内部構造の実施の形態の一例を示す図であり、
(a),(c)はパッケージ本体を透過して示す平面図、
(b)は(a)のA−A断面を示す断面図、(d)は
(c)のB−B断面を示す断面図である。FIGS. 1A, 1B, 1C, and 1D are views showing an example of an embodiment of the internal structure of a semiconductor device according to the present invention;
(A), (c) is a plan view showing through the package body,
(B) is a sectional view showing an AA section of (a), and (d) is a sectional view showing a BB section of (c).
【図2】図1に示す半導体装置の側面の構造の一例を示
す側面図である。FIG. 2 is a side view showing an example of a side structure of the semiconductor device shown in FIG. 1;
【図3】図1に示す半導体装置のアウタリードの構造の
一例を示す拡大部分斜視図である。FIG. 3 is an enlarged partial perspective view showing an example of a structure of an outer lead of the semiconductor device shown in FIG.
【図4】図1に示す半導体装置の製造方法の実施の形態
の一例を示す組み立てプロセス図である。FIG. 4 is an assembly process diagram showing one example of an embodiment of a method of manufacturing the semiconductor device shown in FIG. 1;
【図5】本発明の半導体装置を組み合わせて製造される
メモリモジュールの構造の一例を示す斜視図である。FIG. 5 is a perspective view showing an example of a structure of a memory module manufactured by combining the semiconductor device of the present invention.
【図6】(a),(b) は本発明の他の実施の形態の半導
体装置の構造を示す平面図である。FIGS. 6A and 6B are plan views showing the structure of a semiconductor device according to another embodiment of the present invention.
【図7】本発明の半導体装置を組み合わせて製造される
モジュール製品の変形例の構造を示す平面図である。FIG. 7 is a plan view showing a structure of a modified example of a module product manufactured by combining the semiconductor device of the present invention.
【図8】(a),(b) は本発明の他の実施の形態の半導
体装置を組み合わせて製造されるシステムLSIの構造
を示す図であり、(a)は4つの半導体装置によって組
み合わされるシステムLSIの平面図、(b)は(a)
のC−C断面を示す断面図である。FIGS. 8A and 8B are diagrams showing a structure of a system LSI manufactured by combining semiconductor devices according to other embodiments of the present invention, wherein FIG. 8A is combined with four semiconductor devices; Plan view of system LSI, (b) is (a)
It is sectional drawing which shows CC cross section.
【図9】図8に示す他の実施の形態の4つの半導体装置
のうちの1つの内部構造をそのパッケージ本体を透過し
て示す平面図である。FIG. 9 is a plan view showing an internal structure of one of four semiconductor devices of another embodiment shown in FIG. 8 through a package body thereof.
1 半導体チップ 1a 主面 1b パッド(表面電極) 2a アウタリード 2b インナリード 2c タブ(チップ支持部) 2d タブ吊りリード 3 ボンディングワイヤ 4 パッケージ本体 4a 側面 4b 連結部 5 実装基板 5a 基板端子 5b パッケージ支持面 5c コネクタ端子 6 電源ライン 7 枠フレーム 10,11,12,13,14,15,16,17,1
8,19,20 パッケージ(半導体装置) 30 メモリモジュールDESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Main surface 1b Pad (surface electrode) 2a Outer lead 2b Inner lead 2c Tab (chip supporting part) 2d Tab suspension lead 3 Bonding wire 4 Package body 4a Side surface 4b Connecting part 5 Mounting substrate 5a Substrate terminal 5b Package supporting surface 5c Connector terminal 6 Power supply line 7 Frame 10, 11, 12, 13, 14, 15, 16, 17, 1
8, 19, 20 Package (Semiconductor Device) 30 Memory Module
フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DA07 GA02 5F067 AA02 AB04 BC06 BC16 CB02 CB03 DF01 Continued on the front page F term (reference) 4M109 AA01 BA01 CA21 DA07 GA02 5F067 AA02 AB04 BC06 BC16 CB02 CB03 DF01
Claims (6)
可能な連結部が外周に形成されたパッケージ本体と、 前記パッケージ本体の前記連結部に露出して設けられ、
前記半導体チップの表面電極に対応してこれと電気的に
接続されたアウタリードとを有し、 複数の前記パッケージ本体同士を前記連結部を介して機
械的に連結した際に、相互の前記アウタリードが電気的
に接続するように取り外し自在に連結し得ることを特徴
とする半導体装置。1. A package body in which a semiconductor chip is incorporated and a mutually connectable connecting part is formed on an outer periphery; and a package body is provided to be exposed at the connecting part of the package body.
An outer lead electrically connected to and corresponding to the surface electrode of the semiconductor chip, and when the plurality of package bodies are mechanically connected to each other via the connecting portion, the outer leads are mutually connected. A semiconductor device which can be detachably connected so as to be electrically connected.
記パッケージ本体の側面に凹凸状の前記連結部が形成さ
れ、相互の前記凹凸状の前記連結部をはめ込んで複数の
前記パッケージ本体の側面同士が連結されることを特徴
とする半導体装置。2. The semiconductor device according to claim 1, wherein the uneven connecting portions are formed on side surfaces of the package main body, and the plurality of uneven connecting portions are fitted into each other. A semiconductor device having side surfaces connected to each other.
って、前記連結部を介して複数の前記パッケージ本体同
士を連結した際に、相互の前記半導体チップの対応する
前記表面電極同士を相互の前記アウタリードを介して電
気的に接続する配線が、前記半導体チップの内部配線に
形成されていることを特徴とする半導体装置。3. The semiconductor device according to claim 1, wherein when the plurality of package bodies are connected to each other via the connection portion, the corresponding surface electrodes of the semiconductor chips are connected to each other. A wiring electrically connected to the semiconductor chip via the outer lead is formed in an internal wiring of the semiconductor chip.
可能な外周の連結部に前記半導体チップの表面電極に対
応して電気的に接続されたアウタリードを配置したパッ
ケージ本体を形成する工程を有し、複数の前記パッケー
ジ本体同士を前記連結部を介して機械的に連結した際
に、相互の前記半導体チップの対応する前記表面電極同
士が相互の前記アウタリードを介して電気的に接続する
ように取り外し自在に連結し得る半導体装置を組み立て
ることを特徴とする半導体装置の製造方法。4. A step of forming a package body including a semiconductor chip therein and having outer leads electrically connected to outer peripheral connection portions that can be connected to each other corresponding to surface electrodes of the semiconductor chip. Then, when the plurality of package bodies are mechanically connected to each other via the connecting portion, the corresponding surface electrodes of the semiconductor chips are electrically connected to each other via the outer leads. A method for manufacturing a semiconductor device, comprising: assembling a semiconductor device that can be detachably connected.
タリードと半導体チップを支持可能なチップ支持部とを
備えたリードフレームを準備する工程と、 主面に半導体集積回路が形成された半導体チップを準備
する工程と、 前記リードフレームの前記チップ支持部に前記半導体チ
ップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
ナリードとを電気的に接続する工程と、 前記インナリードと、相互の対応する前記表面電極同士
を相互の前記アウタリードを介して電気的に接続可能な
前記半導体チップとを樹脂封止して、相互に連結可能な
連結部を外周に備えたパッケージ本体を形成する工程
と、 前記半導体チップの前記表面電極に対応して電気的に接
続された前記アウタリードを前記リードフレームから分
離して前記パッケージ本体の前記連結部に前記アウタリ
ードを露出させて配置する工程とを有し、 複数の前記パッケージ本体同士を前記連結部を介して機
械的に連結した際に、相互の前記半導体チップの対応す
る前記表面電極同士が相互の前記アウタリードを介して
電気的に接続するように取り外し自在に連結し得る半導
体装置を組み立てることを特徴とする半導体装置の製造
方法。5. A step of preparing a lead frame including a plurality of inner leads, an outer lead connected thereto, and a chip supporting portion capable of supporting a semiconductor chip, and preparing a semiconductor chip having a semiconductor integrated circuit formed on a main surface. And mounting the semiconductor chip on the chip supporting portion of the lead frame; electrically connecting a surface electrode of the semiconductor chip and the corresponding inner lead; and Forming a package body having a connection portion which can be connected to each other on the outer periphery by resin-sealing the corresponding surface electrodes with the semiconductor chip which can be electrically connected to each other via the outer leads. And separating the outer leads electrically connected to the front electrodes of the semiconductor chip from the lead frame. Exposing the outer leads to the connecting portion of the package body, and arranging the plurality of package bodies mechanically through the connecting portion. A method of manufacturing a semiconductor device, comprising: assembling a semiconductor device capable of being detachably connected so that the surface electrodes to be electrically connected to each other via the outer leads.
造方法であって、前記パッケージ本体の側面に凹凸状の
前記連結部を形成し、相互の前記凹凸状の前記連結部を
はめ込んで複数の前記パッケージ本体の側面同士を連結
し得ることを特徴とする半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 4, wherein the uneven connecting portions are formed on side surfaces of the package body, and the uneven connecting portions are fitted to each other. Wherein the side surfaces of the package body can be connected to each other.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11058478A JP2000260931A (en) | 1999-03-05 | 1999-03-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11058478A JP2000260931A (en) | 1999-03-05 | 1999-03-05 | Semiconductor device and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260931A true JP2000260931A (en) | 2000-09-22 |
Family
ID=13085555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11058478A Withdrawn JP2000260931A (en) | 1999-03-05 | 1999-03-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000260931A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099189A1 (en) * | 2000-06-19 | 2001-12-27 | Advantest Corporation | Method and apparatus for edge connection between elements of an integrated circuit |
| US6369445B1 (en) | 2000-06-19 | 2002-04-09 | Advantest Corporation | Method and apparatus for edge connection between elements of an integrated circuit |
| GB2409072A (en) * | 2003-12-09 | 2005-06-15 | Optimum Care Int Tech Inc | Memory module comprising units jointed together by tabs and sockets along the sides each holding a chip |
| JP2006344847A (en) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | Substrate with built-in component, module equipped with built-in component using same, and method of manufacturing same |
-
1999
- 1999-03-05 JP JP11058478A patent/JP2000260931A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099189A1 (en) * | 2000-06-19 | 2001-12-27 | Advantest Corporation | Method and apparatus for edge connection between elements of an integrated circuit |
| US6369445B1 (en) | 2000-06-19 | 2002-04-09 | Advantest Corporation | Method and apparatus for edge connection between elements of an integrated circuit |
| SG90252A1 (en) * | 2000-06-19 | 2002-07-23 | Advantest Corp | Contact structure and assembly mechanism thereof |
| US6440775B2 (en) | 2000-06-19 | 2002-08-27 | Advantest Corporation | Method and apparatus for edge connection between elements of an integrated circuit |
| GB2409072A (en) * | 2003-12-09 | 2005-06-15 | Optimum Care Int Tech Inc | Memory module comprising units jointed together by tabs and sockets along the sides each holding a chip |
| GB2409072B (en) * | 2003-12-09 | 2005-11-23 | Optimum Care Int Tech Inc | Memory module |
| JP2006344847A (en) * | 2005-06-10 | 2006-12-21 | Murata Mfg Co Ltd | Substrate with built-in component, module equipped with built-in component using same, and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972214B2 (en) | Method for fabricating a semiconductor package with multi layered leadframe | |
| US5483024A (en) | High density semiconductor package | |
| KR101075360B1 (en) | Integrated circuit package having stacked integrated circuits and method therefor | |
| KR100333388B1 (en) | chip size stack package and method of fabricating the same | |
| US6975039B2 (en) | Method of forming a ball grid array package | |
| KR101530687B1 (en) | Integrated circuit package system for package stacking | |
| KR0147259B1 (en) | Stack type semiconductor package and method for manufacturing the same | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US7968376B2 (en) | Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices | |
| JP2538107B2 (en) | Method for manufacturing high density semiconductor module | |
| KR20080102246A (en) | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices | |
| KR100255476B1 (en) | Ball grid array package | |
| CN101350318B (en) | Electronic package and electronic device | |
| CN105047636A (en) | Single inline no-lead semiconductor package | |
| CN100435329C (en) | Micro lead frame package and method of manufacturing micro lead frame package | |
| JP2000196153A (en) | Chip electronic component and method of manufacturing the same | |
| JP2000299423A (en) | Lead frame, semiconductor device using the same, and method of manufacturing the same | |
| JP2000260931A (en) | Semiconductor device and manufacturing method thereof | |
| JP4174008B2 (en) | Semiconductor device | |
| JP5378643B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2954108B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO1999028970A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH04199563A (en) | Package for semiconductor integrated circuit | |
| JP4651218B2 (en) | Manufacturing method of semiconductor device | |
| JP2005142284A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |