[go: up one dir, main page]

JPH11111882A - Wiring board for BGA type semiconductor device and BGA type semiconductor device - Google Patents

Wiring board for BGA type semiconductor device and BGA type semiconductor device

Info

Publication number
JPH11111882A
JPH11111882A JP9274649A JP27464997A JPH11111882A JP H11111882 A JPH11111882 A JP H11111882A JP 9274649 A JP9274649 A JP 9274649A JP 27464997 A JP27464997 A JP 27464997A JP H11111882 A JPH11111882 A JP H11111882A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
type semiconductor
bga type
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9274649A
Other languages
Japanese (ja)
Inventor
Tatsuya Otaka
達也 大高
Osamu Yoshioka
修 吉岡
Hajime Murakami
村上  元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP9274649A priority Critical patent/JPH11111882A/en
Publication of JPH11111882A publication Critical patent/JPH11111882A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W70/682
    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 多ピンLSIを搭載でき、薄型化が図れ、半
田ボールの接続信頼性に優れたBGA型半導体装置用配
線基板およびBGA型半導体装置を提供する。 【解決手段】 このBGA型半導体装置は、フレキシブ
ル多層配線板20の配線層20bにフリップ方式によっ
て半導体素子3が接続されるとともに、複数の半田ボー
ル6がアレイ状に接続され、フレキシブル多層配線板2
0の半導体素子3が接続された面と反対側の面に接着剤
2によってスティフナ4を接着したものである。フレキ
シブル多層配線板20を用いているので、多ピンLSI
の搭載が可能になり、薄型化が図れる。スティフナ4に
よってフレキシブル多層配線板20の平坦度が確保され
るので、半田ボール6の接続信頼性に優れる。
[PROBLEMS] To provide a wiring board for a BGA type semiconductor device and a BGA type semiconductor device which can mount a multi-pin LSI, can achieve a reduction in thickness, and have excellent solder ball connection reliability. In this BGA type semiconductor device, a semiconductor element (3) is connected to a wiring layer (20b) of a flexible multilayer wiring board (20) by a flip method, and a plurality of solder balls (6) are connected in an array.
The stiffener 4 is bonded to the surface opposite to the surface to which the semiconductor element 3 of No. 0 is connected with the adhesive 2. Since the flexible multilayer wiring board 20 is used, a multi-pin LSI
Can be mounted, and the thickness can be reduced. Since the flatness of the flexible multilayer wiring board 20 is ensured by the stiffeners 4, the connection reliability of the solder balls 6 is excellent.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、BGA(Ball Gri
d Array )型半導体装置に適用されるBGA型半導体装
置用配線基板、およびBGA型半導体装置に関し、特
に、フレキシブル多層配線板を用いたBGA型半導体装
置用配線基板、およびBGA型半導体装置に関する。
TECHNICAL FIELD The present invention relates to a BGA (Ball Gri
The present invention relates to a BGA type semiconductor device wiring board and a BGA type semiconductor device applied to a (d Array) type semiconductor device, and more particularly to a BGA type semiconductor device wiring substrate using a flexible multilayer wiring board and a BGA type semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置では、IC,LSI等
の半導体素子の出入力数の増大に伴って、出入力の端子
を平面に配置することにより微細化構造が緩和されるB
GA構造の要求が高まっている。一方、電子関連部品の
価格低下の要求が強まっており、BGA型半導体装置も
この要求に応える構造の模索が進んでいる。このような
状況下において、現在、高密度配線が可能なTAB(Ta
pe Automated Bonding)テープを用いたtape−BG
A構造の半導体装置が、多ピン,小型パッケージを低コ
ストで実現できるものとして注目を集めている。
2. Description of the Related Art In recent years, in semiconductor devices, as the number of inputs and outputs of semiconductor elements such as ICs and LSIs has increased, the input / output terminals have been arranged on a flat surface, so that the miniaturized structure has been relaxed.
The demand for GA structures is increasing. On the other hand, there is an increasing demand for a reduction in the price of electronic-related components, and BGA-type semiconductor devices are seeking a structure that meets this demand. Under such circumstances, TAB (Ta
tape-BG using pe Automated Bonding tape
2. Description of the Related Art A semiconductor device having an A structure has attracted attention as a device capable of realizing a multi-pin, small package at low cost.

【0003】図4は、そのtape−BGA型半導体装
置を示す。この半導体装置は、デバイスホール1aを備
え、ポリイミド等の耐熱性を有する絶縁性テープ10、
その一方の面に形成されたインナーリード11a,アウ
ターリード11bを含む配線層11、およびその他方の
面に形成されたグランド層(図示せず)からなTABテ
ープ1と、デバイスホール1aに収容され、配線層11
のインナーリード11aに電極3aが接続された半導体
素子3と、TABテープ1の配線層11が形成された面
と反対の面および半導体素子3の上面に接着剤2によっ
て貼り付けられたスティフナ4と、アウターリード11
b側に半田ボール接続用開口パターンを形成するソルダ
ーレジスト5と、ソルダーレジスト5の半田ボール接続
用開口パターンを通してアウターリード11bに接続さ
れたアレイ状の半田ボール6と、半導体素子3を保護す
る封止樹脂7とを有する。
FIG. 4 shows the tape-BGA type semiconductor device. The semiconductor device has a device hole 1a, and a heat-resistant insulating tape 10 such as polyimide.
The TAB tape 1 is formed of a wiring layer 11 including an inner lead 11a and an outer lead 11b formed on one surface, and a ground layer (not shown) formed on the other surface, and is accommodated in the device hole 1a. , Wiring layer 11
A semiconductor element 3 having an electrode 3a connected to an inner lead 11a thereof; and a stiffener 4 attached to the surface of the TAB tape 1 opposite to the surface on which the wiring layer 11 is formed and the upper surface of the semiconductor element 3 with an adhesive 2. , Outer lead 11
A solder resist 5 for forming a solder ball connection opening pattern on the side b, an array of solder balls 6 connected to the outer leads 11 b through the solder ball connection opening pattern of the solder resist 5, and a seal for protecting the semiconductor element 3. And a stop resin 7.

【0004】しかし、図4に示す従来のBGA型半導体
装置によると、TABテープ1は、配線ピッチ40〜5
0μmの微細加工は比較的容易に行えるが、導体多層化
への対応が難しく、現状の量産レベルで考えると、両面
配線2層がせいぜいであるといえる。このため、より高
い電気特性が要求される場合には、多層配線が電気特性
上有利となるので、多ピン高速LSIを搭載する搭載部
品としては、多層化が難しいtape−BGA構造では
なく、フリップ方式で半導体素子3を実装配線するビル
ドアップ多層配線基板が有力と考えられている。
[0004] However, according to the conventional BGA type semiconductor device shown in FIG.
Although fine processing of 0 μm can be performed relatively easily, it is difficult to cope with multi-layered conductors. Considering the current mass production level, it can be said that two layers of double-sided wiring are the best. For this reason, when higher electrical characteristics are required, multilayer wiring is advantageous in electrical characteristics. Therefore, a mounting component for mounting a multi-pin high-speed LSI is not a tape-BGA structure in which multilayering is difficult, but a flip-chip. A build-up multilayer wiring board in which the semiconductor element 3 is mounted and wired in a system is considered to be effective.

【0005】図5は、そのフリップ方式のビルドアップ
多層配線基板を用いた従来のBGA型半導体装置を示
す。この半導体装置は、下方の面に形成された最下層の
配線層8a、および上方の面に形成された最上層の配線
層8bを含む複数の配線層を備えるビルドアップ多層配
線基板8と、ビルドアップ多層配線基板8の最上層の配
線層8bに半導体素子3をフィリップチップ接合部9a
によって接合するアンダーフィル9と、ビルドアップ多
層配線基板8の最下層の配線層8aが形成された面に半
田ボール接続用開口パターンを形成するソルダーレジス
ト5と、ソルダーレジスト5の半田ボール接続用開口パ
ターンを通して最下層の配線層8aに接続されたアレイ
状の半田ボール6とを有する。
FIG. 5 shows a conventional BGA type semiconductor device using the flip-type build-up multilayer wiring board. The semiconductor device includes a build-up multilayer wiring board 8 including a plurality of wiring layers including a lowermost wiring layer 8a formed on a lower surface and an uppermost wiring layer 8b formed on an upper surface, The semiconductor element 3 is connected to the uppermost wiring layer 8b of the multi-layer wiring board 8 by a flip chip bonding portion 9a.
Resist 5 that forms an opening pattern for solder ball connection on the surface of the build-up multilayer wiring board 8 on which the lowermost wiring layer 8a is formed, and an opening for solder ball connection of the solder resist 5. And an array of solder balls 6 connected to the lowermost wiring layer 8a through the pattern.

【0006】[0006]

【発明が解決しようとする課題】しかし、ビルドアップ
多層配線基板8を用いた従来のBGA型半導体装置によ
ると、ビルドアップ多層配線基板8は、ガラス繊維(F
R−4)をベースにしているので、厚く薄型化には向か
ず、また、熱伝導性が悪いので、高発熱の素子を搭載で
きず、さらに、フレーム化を行うと、基板およびその外
枠の断面から、エポキシ/ガラス等の構成材料が離脱
し、回路上に落ちることが多発するため、信頼性に劣る
等の問題があった。
However, according to the conventional BGA type semiconductor device using the build-up multilayer wiring board 8, the build-up multilayer wiring board 8 is made of glass fiber (F).
Since it is based on R-4), it is not suitable for thinning and thinning, and because of its poor thermal conductivity, it is not possible to mount a high-heat-generating element. Since the constituent materials such as epoxy / glass are detached from the cross section of the above and frequently fall on the circuit, there has been a problem that reliability is poor.

【0007】従って、本発明の目的は、多ピンLSIを
搭載でき、薄型化が図れ、半田ボールの接続信頼性に優
れたBGA型半導体装置用配線基板およびBGA型半導
体装置を提供することにある。
Accordingly, an object of the present invention is to provide a wiring board for a BGA type semiconductor device and a BGA type semiconductor device which can be mounted with a multi-pin LSI, can be reduced in thickness, and have excellent solder ball connection reliability. .

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するため、位置決め用の複数のパイロット穴を有する
外枠によって支持され、第1の面の半導体素子搭載領域
にフリップ方式によって半導体素子が接続されるととも
に、前記第1の面の外部回路接続領域に複数の半田ボー
ルがアレイ状に接続されるフレキシブル多層配線板と、
前記フレキシブル多層配線板の前記第1の面と反対側の
第2の面に接着剤によって接着された補強板を備えたこ
とを特徴とするBGA型半導体装置用配線基板を提供す
る。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a semiconductor device which is supported by an outer frame having a plurality of positioning pilot holes and which is mounted on a semiconductor device mounting area on a first surface by a flip method. And a flexible multilayer wiring board in which a plurality of solder balls are connected in an array to the external circuit connection area on the first surface;
There is provided a wiring board for a BGA type semiconductor device, comprising a reinforcing plate bonded to a second surface of the flexible multilayer wiring board opposite to the first surface with an adhesive.

【0009】また、本発明は、上記目的を達成するた
め、第1の面に半導体素子搭載領域と外部回路接続領域
を有するフレキシブル多層配線板と、前記フレキシブル
多層配線板の前記第1の面の前記半導体素子搭載領域に
フリップ方式によって接続された半導体素子と、前記フ
レキシブル多層配線板の前記第1の面の前記外部回路接
続領域にアレイ状に接続された複数の半田ボールと、前
記フレキシブル多層配線板の前記第1の面と反対側の第
2の面に接着剤によって接着された補強板を備えたこと
を特徴とするBGA型半導体装置を提供する。
According to another aspect of the present invention, there is provided a flexible multilayer wiring board having a semiconductor element mounting area and an external circuit connection area on a first surface, and a flexible multilayer wiring board having a first surface. A semiconductor element connected to the semiconductor element mounting area by a flip method; a plurality of solder balls connected in an array to the external circuit connection area on the first surface of the flexible multilayer wiring board; A BGA type semiconductor device comprising a reinforcing plate bonded to a second surface of the plate opposite to the first surface with an adhesive.

【0010】[0010]

【発明の実施の形態】図1は、本発明の第1の実施の形
態に係るBGA型半導体装置を示す。この半導体装置
は、一方の面に形成された配線層20bを含む複数の配
線層を備え、半導体素子3を収納するための4mm深さの
凹状の素子載置部20aが形成された矩形状のフレキシ
ブル多層配線板20を有し、フレキシブル多層配線板2
0の他方の面に接着剤2によって貼り付けられた矩形状
のスティフナ4と、フレキシブル多層配線板20の配線
層20bが形成された面に半田ボール接続用開口パター
ンを形成するソルダーレジスト5と、ソルダーレジスト
5の半田ボール接続用開口パターンを通して配線層20
bに接続されたアレイ状の半田ボール6と、フレキシブ
ル多層配線板20の素子載置部20aに半導体素子3を
フィリップチップ接合部9aによって接合するアンダー
フィル9とを有する。
FIG. 1 shows a BGA type semiconductor device according to a first embodiment of the present invention. This semiconductor device includes a plurality of wiring layers including a wiring layer 20b formed on one surface, and has a rectangular element mounting portion 20a having a depth of 4 mm for accommodating the semiconductor element 3 formed therein. Flexible multilayer wiring board 2 having flexible multilayer wiring board 20
0, a rectangular stiffener 4 attached to the other surface by an adhesive 2, a solder resist 5 for forming a solder ball connection opening pattern on the surface of the flexible multilayer wiring board 20 on which the wiring layer 20b is formed, The wiring layer 20 is passed through the solder ball connection opening pattern of the solder resist 5.
b, and an underfill 9 for joining the semiconductor element 3 to the element mounting part 20a of the flexible multilayer wiring board 20 by the flip chip joining part 9a.

【0011】接着剤2は、厚さ0.05mmの熱硬化性接
着剤からなり、−50℃以下で10MPa、110℃以
上で1MPaの弾性率を有する。弾性率をこのような値
にすることにより、半導体素子3からの熱によるフレキ
シブル多層配線板20のひずみを吸収することができ
る。
The adhesive 2 is made of a thermosetting adhesive having a thickness of 0.05 mm, and has an elastic modulus of 10 MPa at −50 ° C. or lower and 1 MPa at 110 ° C. or higher. By setting the elastic modulus to such a value, the distortion of the flexible multilayer wiring board 20 due to heat from the semiconductor element 3 can be absorbed.

【0012】スティフナ4は、厚さ0.4mmの銅材から
なり、その表面に0.1μm厚さのNiめっきを施した
ものである。
The stiffener 4 is made of a copper material having a thickness of 0.4 mm, and its surface is plated with Ni having a thickness of 0.1 μm.

【0013】フレキシブル多層配線板20は、ピンボリ
イミド系4層からなり、600ピンを有する。
The flexible multi-layer wiring board 20 is composed of four layers of pinpolyimide and has 600 pins.

【0014】図2(a) ,(b) は、第1の実施の形態の一
製造方法を示す。接着剤2によって貼り付けられたステ
ィフナ4およびフレキシブル多層配線板20からなる複
数の積層体を、周囲長手方向に沿って複数の位置決め用
のパイロット穴21aを備えたフレーム外枠21に連結
バー22によって連結する。その後、ソルダーレジスト
5によって半田ボール接続用開口パターンが形成され、
その半田ボール接続用開口パターンを通して複数の半田
ボール6が配線層20bに接続され、フレキシブル多層
配線板20の素子載置部20aに半導体素子3がアンダ
ーフィル9のフィリップチップ接合部9aによって接合
される。しかる後、レーム外枠21の連結バー22から
個々に分離され、図1に示すBGA型半導体装置が得ら
れる。
FIGS. 2A and 2B show one manufacturing method of the first embodiment. A plurality of laminates composed of the stiffener 4 and the flexible multilayer wiring board 20 attached by the adhesive 2 are connected to a frame outer frame 21 having a plurality of positioning pilot holes 21a along a peripheral longitudinal direction by a connection bar 22. Link. Thereafter, an opening pattern for solder ball connection is formed by the solder resist 5,
The plurality of solder balls 6 are connected to the wiring layer 20 b through the solder ball connection opening pattern, and the semiconductor element 3 is bonded to the element mounting part 20 a of the flexible multilayer wiring board 20 by the Philip chip bonding part 9 a of the underfill 9. . Thereafter, the BGA type semiconductor device shown in FIG. 1 is obtained by being separated from the connection bar 22 of the frame outer frame 21 individually.

【0015】上記第1の実施の形態によれば、以下の効
果が得られる。 (イ) フレキシブル多層配線板20を用いているので、多
ピンLSIの搭載が可能になる。 (ロ) フレキシブル多層配線板20を用い、さらに、素子
載置部20aを凹状にしているので、薄型化がより可能
になる。 (ハ) フレキシブル多層配線板20に接着されたスティフ
ナ4は、金属からなるので、半導体素子3の発熱がフレ
キシブル多層配線板20および接着剤2を介してスティ
フナ4から放熱されることから、放熱性が高くなる。ま
た、アンダーフィル9のレジンに高熱伝導材を選定する
ことにより、より放熱性が高くなる。 (ニ) スティフナ4によってフレキシブル多層配線板20
の平坦度が確保されるので、半田ボール6の接続信頼性
に優れる。 (ホ) フレキシブル多層配線板20等をフレーム化するに
より、複数のパッケージを量産ラインにかけることがで
き、コスト的に大幅なメリットが得られる。
According to the first embodiment, the following effects can be obtained. (A) Since the flexible multilayer wiring board 20 is used, a multi-pin LSI can be mounted. (B) Since the flexible multilayer wiring board 20 is used, and the element mounting portion 20a is formed in a concave shape, the thickness can be further reduced. (C) Since the stiffener 4 bonded to the flexible multilayer wiring board 20 is made of metal, heat generated by the semiconductor element 3 is radiated from the stiffener 4 via the flexible multilayer wiring board 20 and the adhesive 2, so that heat dissipation is improved. Will be higher. Further, by selecting a high thermal conductive material for the resin of the underfill 9, the heat radiation is further improved. (D) Flexible multilayer wiring board 20 by stiffener 4
Therefore, the connection reliability of the solder ball 6 is excellent. (E) By forming the flexible multilayer wiring board 20 and the like into a frame, a plurality of packages can be mounted on a mass production line, and a great advantage in cost can be obtained.

【0016】図3は、本発明の第2の実施の形態に係る
BGA型半導体装置を示す。この半導体装置は、第1の
実施の形態のアンダーフィル9を半導体素子3の裏面近
傍まで流し込むようにしたものであり、他は第1の実施
の形態と同様に構成されている。アンダーフィル9を半
導体素子3の裏面近傍まで延在させることにより、半導
体素子3の保護強化が図れる。
FIG. 3 shows a BGA type semiconductor device according to a second embodiment of the present invention. This semiconductor device is such that the underfill 9 of the first embodiment flows into the vicinity of the back surface of the semiconductor element 3, and the other configuration is the same as that of the first embodiment. By extending the underfill 9 to the vicinity of the back surface of the semiconductor element 3, the protection of the semiconductor element 3 can be enhanced.

【0017】なお、本発明は、上記実施の形態に限定さ
れず、種々な実施の形態が可能である。例えば、本発明
は、CSP(Chip Size Package )型半導体装置にも適
用することができる。
The present invention is not limited to the above embodiment, and various embodiments are possible. For example, the present invention can be applied to a CSP (Chip Size Package) type semiconductor device.

【0018】[0018]

【発明の効果】以上説明した通り、本発明のBGA型半
導体装置用配線基板およびBGA型半導体装置によれ
ば、多層フレキシブル配線板を用いているので、多ピン
LSIの搭載が可能になり、薄型化が図れる。また、補
強板によって多層フレキシブル配線板の平坦度が確保さ
れるので、半田ボールの接続信頼性に優れる。
As described above, according to the wiring board for a BGA type semiconductor device and the BGA type semiconductor device of the present invention, since a multi-layer flexible wiring board is used, a multi-pin LSI can be mounted, and the thickness is reduced. Can be achieved. In addition, since the flatness of the multilayer flexible wiring board is ensured by the reinforcing plate, the connection reliability of the solder balls is excellent.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るBGA型半導
体装置の構成図である。
FIG. 1 is a configuration diagram of a BGA type semiconductor device according to a first embodiment of the present invention.

【図2】(a) は本発明の第1の実施の形態に係るBGA
型半導体装置の一製造方法を示す平面図、(b) は(a) の
A−A断面図である。
FIG. 2 (a) is a BGA according to the first embodiment of the present invention.
FIG. 4B is a plan view showing one method of manufacturing the semiconductor device, and FIG. 4B is a cross-sectional view taken along the line AA of FIG.

【図3】本発明の本発明の第2の実施の形態に係るBG
A型半導体装置の構成図である。
FIG. 3 shows a BG according to a second embodiment of the present invention.
FIG. 2 is a configuration diagram of an A-type semiconductor device.

【図4】従来のtape−BGA型半導体装置の構成図
である。
FIG. 4 is a configuration diagram of a conventional tape-BGA type semiconductor device.

【図5】フリップ方式のビルドアップ多層配線基板を用
いた従来のBGA型半導体装置の構成図である。
FIG. 5 is a configuration diagram of a conventional BGA type semiconductor device using a flip-up build-up multilayer wiring board.

【符号の説明】[Explanation of symbols]

2 接着剤 3 半導体素子 4 スティフナ 5 ソルダーレジスト 6 半田ボール 9 アンダーフィル 9a フィリップチップ接合部 20 フレキシブル多層配線板 20a 素子載置部 20a 配線層 21 フレーム外枠 21a パイロット穴 22 連結バー Reference Signs List 2 adhesive 3 semiconductor element 4 stiffener 5 solder resist 6 solder ball 9 underfill 9a flip chip bonding section 20 flexible multilayer wiring board 20a element mounting section 20a wiring layer 21 frame outer frame 21a pilot hole 22 connection bar

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】位置決め用の複数のパイロット穴を有する
外枠によって支持され、第1の面の半導体素子搭載領域
にフリップ方式によって半導体素子が接続されるととも
に、前記第1の面の外部回路接続領域に複数の半田ボー
ルがアレイ状に接続されるフレキシブル多層配線板と、 前記フレキシブル多層配線板の前記第1の面と反対側の
第2の面に接着剤によって接着された補強板を備えたこ
とを特徴とするBGA型半導体装置用配線基板。
1. A semiconductor device is supported by an outer frame having a plurality of pilot holes for positioning, a semiconductor element is connected to a semiconductor element mounting area on a first surface by a flip method, and an external circuit connection on the first surface is provided. A flexible multilayer wiring board in which a plurality of solder balls are connected in an array in a region; and a reinforcing plate bonded by an adhesive to a second surface of the flexible multilayer wiring board opposite to the first surface. A wiring board for a BGA type semiconductor device, characterized in that:
【請求項2】前記フレキシブル多層配線板の前記第1の
面は、前記半導体素子搭載領域に凹部が形成された構成
の請求項1記載のBGA型半導体装置用配線基板。
2. The wiring board for a BGA type semiconductor device according to claim 1, wherein the first surface of the flexible multilayer wiring board has a recess formed in the semiconductor element mounting area.
【請求項3】前記接着剤は、−50℃以下で0.1〜5
000MPa、110℃以上で100MPa以下の弾性
率を有し、厚さが0.01〜0.15mmである構成の請
求項1記載のBGA型半導体装置用配線基板。
3. The adhesive according to claim 1, wherein said adhesive is 0.1 to 5 at -50.degree.
2. The wiring board for a BGA type semiconductor device according to claim 1, wherein the wiring board has a modulus of elasticity of 000 MPa, 110 ° C. or more and 100 MPa or less and a thickness of 0.01 to 0.15 mm.
【請求項4】第1の面に半導体素子搭載領域と外部回路
接続領域を有するフレキシブル多層配線板と、 前記フレキシブル多層配線板の前記第1の面の前記半導
体素子搭載領域にフリップ方式によって接続された半導
体素子と、 前記フレキシブル多層配線板の前記第1の面の前記外部
回路接続領域にアレイ状に接続された複数の半田ボール
と、 前記フレキシブル多層配線板の前記第1の面と反対側の
第2の面に接着剤によって接着された補強板を備えたこ
とを特徴とするBGA型半導体装置。
4. A flexible multilayer wiring board having a semiconductor element mounting area and an external circuit connection area on a first surface, and connected to the semiconductor element mounting area on the first surface of the flexible multilayer wiring board by a flip method. Semiconductor elements, a plurality of solder balls connected in an array to the external circuit connection area on the first surface of the flexible multilayer wiring board, and a plurality of solder balls connected to the external surface on the opposite side of the flexible multilayer wiring board from the first surface. A BGA type semiconductor device comprising: a reinforcing plate bonded to a second surface with an adhesive.
【請求項5】前記フレキシブル多層配線板の前記第1の
面は、前記半導体素子搭載領域に凹部が形成された構成
の請求項4記載のBGA型半導体装置。
5. The BGA type semiconductor device according to claim 4, wherein said first surface of said flexible multilayer wiring board has a recess formed in said semiconductor element mounting area.
【請求項6】前記接着剤は、−50℃以下で0.1〜5
000MPa、110℃以上で100MPa以下の弾性
率を有し、厚さが0.01〜0.15mmである構成の請
求項4記載のBGA型半導体装置。
6. The adhesive according to claim 1, wherein said adhesive is 0.1 to 5 at -50.degree.
The BGA type semiconductor device according to claim 4, wherein the BGA type semiconductor device has a modulus of elasticity of 000 MPa, 110 ° C. or more and 100 MPa or less and a thickness of 0.01 to 0.15 mm.
JP9274649A 1997-10-07 1997-10-07 Wiring board for BGA type semiconductor device and BGA type semiconductor device Pending JPH11111882A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9274649A JPH11111882A (en) 1997-10-07 1997-10-07 Wiring board for BGA type semiconductor device and BGA type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9274649A JPH11111882A (en) 1997-10-07 1997-10-07 Wiring board for BGA type semiconductor device and BGA type semiconductor device

Publications (1)

Publication Number Publication Date
JPH11111882A true JPH11111882A (en) 1999-04-23

Family

ID=17544648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9274649A Pending JPH11111882A (en) 1997-10-07 1997-10-07 Wiring board for BGA type semiconductor device and BGA type semiconductor device

Country Status (1)

Country Link
JP (1) JPH11111882A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536886B1 (en) * 1998-02-11 2006-05-09 삼성전자주식회사 Chip scale package and method for manufacturing thereof
JP2007507879A (en) * 2003-10-01 2007-03-29 オプトパック、インコーポレイテッド Electronic package for semiconductor device for photodetection and packaging method thereof
KR100739446B1 (en) 2005-05-04 2007-07-13 주식회사 모든박스 3D stereoscopic conversion system and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536886B1 (en) * 1998-02-11 2006-05-09 삼성전자주식회사 Chip scale package and method for manufacturing thereof
JP2007507879A (en) * 2003-10-01 2007-03-29 オプトパック、インコーポレイテッド Electronic package for semiconductor device for photodetection and packaging method thereof
KR100739446B1 (en) 2005-05-04 2007-07-13 주식회사 모든박스 3D stereoscopic conversion system and method

Similar Documents

Publication Publication Date Title
US6770981B2 (en) Composite interposer for BGA packages
US20110156226A1 (en) Interposer and semiconductor device
KR100876899B1 (en) Semiconductor package
KR100711675B1 (en) Semiconductor device and manufacturing method thereof
US20060076659A1 (en) Chip package structure, package substrate and manufacturing method thereof
CN101236943A (en) Heat dissipation type coreless thin substrate with embedded chip and manufacturing method thereof
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US8102046B2 (en) Semiconductor device and method of manufacturing the same
JP3312611B2 (en) Film carrier type semiconductor device
US5966803A (en) Ball grid array having no through holes or via interconnections
JPH0883865A (en) Resin-sealed semiconductor device
US7847414B2 (en) Chip package structure
JP4494249B2 (en) Semiconductor device
JPH11111882A (en) Wiring board for BGA type semiconductor device and BGA type semiconductor device
JPH08288316A (en) Semiconductor device
JP3024596B2 (en) BGA type semiconductor device using film carrier tape
US7019410B1 (en) Die attach material for TBGA or flexible circuitry
JP2004087700A (en) Semiconductor device and method of manufacturing the same
JPH11204565A (en) Semiconductor device
JP4652428B2 (en) Semiconductor device and manufacturing method thereof
JP2004072113A (en) Thermally enhanced integrated circuit package
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
US20160163624A1 (en) Package structure
JP3149836B2 (en) Semiconductor device
JP2000058716A (en) Semiconductor device