JPH11102600A - 強誘電体メモリの試験方法 - Google Patents
強誘電体メモリの試験方法Info
- Publication number
- JPH11102600A JPH11102600A JP9264409A JP26440997A JPH11102600A JP H11102600 A JPH11102600 A JP H11102600A JP 9264409 A JP9264409 A JP 9264409A JP 26440997 A JP26440997 A JP 26440997A JP H11102600 A JPH11102600 A JP H11102600A
- Authority
- JP
- Japan
- Prior art keywords
- test
- ferroelectric memory
- voltage
- thermal stress
- minimum operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタを有する強誘電体メモリ
の試験方法に関し、特に、強誘電体メモリに過度のスト
レスを与えることなくデータ保持特性の良否を判断しう
る強誘電体メモリの試験方法を提供する。 【解決手段】 記憶情報を読み出すために必要な最低動
作電圧を測定する最低動作電圧測定工程と、第１の記憶
情報を書き込む第１の記憶情報書き込み工程と、第１の
記憶情報を書き込んだ状態で所定の熱ストレスを加える
熱ストレス工程と、絶対値が最低動作電圧以上であっ
て、最低動作電圧に対して所定の範囲内にある試験電圧
により記憶情報の読み出し試験を行う試験工程とにより
強誘電体メモリの試験を行う。
の試験方法に関し、特に、強誘電体メモリに過度のスト
レスを与えることなくデータ保持特性の良否を判断しう
る強誘電体メモリの試験方法を提供する。 【解決手段】 記憶情報を読み出すために必要な最低動
作電圧を測定する最低動作電圧測定工程と、第１の記憶
情報を書き込む第１の記憶情報書き込み工程と、第１の
記憶情報を書き込んだ状態で所定の熱ストレスを加える
熱ストレス工程と、絶対値が最低動作電圧以上であっ
て、最低動作電圧に対して所定の範囲内にある試験電圧
により記憶情報の読み出し試験を行う試験工程とにより
強誘電体メモリの試験を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体メモリの
試験方法に係り、特に、強誘電体メモリのデータ保持特
性を測定するための強誘電体メモリの試験方法に関す
る。
試験方法に係り、特に、強誘電体メモリのデータ保持特
性を測定するための強誘電体メモリの試験方法に関す
る。
【０００２】
【従来の技術】強誘電体メモリ（ＦＲＡＭ：Ferroelect
ric Random Access Memory）は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3などの強誘電体の分極反転とそのヒステリシス現象を
利用した半導体記憶装置であり、高速性、大容量化、低
電力化などの様々な要求に応えうる特性を保ちつつ不揮
発性をも備えていることから、ＤＲＡＭ（Dinamic Rand
om Access Memory）やハードディスクの代替、その他様
々な応用が期待されている。
ric Random Access Memory）は、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ
3などの強誘電体の分極反転とそのヒステリシス現象を
利用した半導体記憶装置であり、高速性、大容量化、低
電力化などの様々な要求に応えうる特性を保ちつつ不揮
発性をも備えていることから、ＤＲＡＭ（Dinamic Rand
om Access Memory）やハードディスクの代替、その他様
々な応用が期待されている。
【０００３】強誘電体メモリは、不揮発性メモリである
ことを第１の特徴としており、デバイスの信頼性試験に
おいては、書き込んだデータをどれだけの時間保持する
ことが可能であるかを測定する、いわゆるデータ保持特
性の測定が行われている。強誘電体メモリの実使用状態
等を考慮するとデータの保持特性としては例えば１０年
間のデータ保持時間を補償しなければならないため、信
頼性試験においては、熱ストレスを加えるいわゆる加速
試験を行うことによりデータ保持特性が見積もられてい
る。
ことを第１の特徴としており、デバイスの信頼性試験に
おいては、書き込んだデータをどれだけの時間保持する
ことが可能であるかを測定する、いわゆるデータ保持特
性の測定が行われている。強誘電体メモリの実使用状態
等を考慮するとデータの保持特性としては例えば１０年
間のデータ保持時間を補償しなければならないため、信
頼性試験においては、熱ストレスを加えるいわゆる加速
試験を行うことによりデータ保持特性が見積もられてい
る。
【０００４】また、強誘電体メモリでは、ある情報を長
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。こ
のようなインプリント特性を評価するために、熱ストレ
スを加えた後に反転情報を書き込み、その情報を読み出
し、反転情報を保持するための分極電荷量を評価してい
る。
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。こ
のようなインプリント特性を評価するために、熱ストレ
スを加えた後に反転情報を書き込み、その情報を読み出
し、反転情報を保持するための分極電荷量を評価してい
る。
【０００５】具体的には、リテンション特性の測定で
は、強誘電体メモリに所定の情報（例えば記憶情報”
１”）を書き込み、次いで所定の熱ストレスを加え、そ
の後に情報を読み出し、熱ストレス前に書き込んだ情報
が読み出せれば良品であると判断していた。また、イン
プリント特性の測定では、リテンション特性の測定の後
に、書き込まれている情報とは逆の情報（例えば記憶情
報”０”）を書き込み、所定の時間をおいてからその情
報を読み出し、書き込んだ情報が読み出せれば良品であ
ると判断していた。
は、強誘電体メモリに所定の情報（例えば記憶情報”
１”）を書き込み、次いで所定の熱ストレスを加え、そ
の後に情報を読み出し、熱ストレス前に書き込んだ情報
が読み出せれば良品であると判断していた。また、イン
プリント特性の測定では、リテンション特性の測定の後
に、書き込まれている情報とは逆の情報（例えば記憶情
報”０”）を書き込み、所定の時間をおいてからその情
報を読み出し、書き込んだ情報が読み出せれば良品であ
ると判断していた。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の強誘電体メモリの試験方法では、試験測定によって
既に記憶情報を失っている強誘電体メモリをスクリーニ
ングすることはできるが、試験測定の際には依然情報を
保持しているが分極電荷の劣化の速度が速いために補償
すべきデータ保持時間を満足することができない強誘電
体メモリをスクリーニングすることはできなかった。
来の強誘電体メモリの試験方法では、試験測定によって
既に記憶情報を失っている強誘電体メモリをスクリーニ
ングすることはできるが、試験測定の際には依然情報を
保持しているが分極電荷の劣化の速度が速いために補償
すべきデータ保持時間を満足することができない強誘電
体メモリをスクリーニングすることはできなかった。
【０００７】また、劣化の速度を求めればデータ保持時
間を予測することも可能であるが、このためには従来の
試験を複数回繰り返し行う必要があるので、製品試験に
よって過度のストレスを与えることとなり、良品として
残った強誘電体メモリの寿命を短くしてしまうことがあ
った。本発明の目的は、強誘電体メモリに過度のストレ
スを与えることなくデータ保持特性の良否を判断しうる
強誘電体メモリの試験方法を提供することにある。
間を予測することも可能であるが、このためには従来の
試験を複数回繰り返し行う必要があるので、製品試験に
よって過度のストレスを与えることとなり、良品として
残った強誘電体メモリの寿命を短くしてしまうことがあ
った。本発明の目的は、強誘電体メモリに過度のストレ
スを与えることなくデータ保持特性の良否を判断しうる
強誘電体メモリの試験方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的は、強誘電体キ
ャパシタを有する強誘電体メモリの試験方法であって、
記憶情報を読み出すために必要な最低動作電圧を測定す
る最低動作電圧測定工程と、第１の記憶情報を書き込む
第１の記憶情報書き込み工程と、前記第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とを有す
ることを特徴とする強誘電体メモリの試験方法によって
達成される。このようにして試験を行うことにより、強
誘電体メモリの劣化速度を考慮しつつ信頼性の評価をす
ることができるので、試験測定の際には依然情報を保持
しているが分極電荷の劣化の速度が速いために補償すべ
きデータ保持時間を満足することができない強誘電体メ
モリであっても容易にスクリーニングすることができ
る。
ャパシタを有する強誘電体メモリの試験方法であって、
記憶情報を読み出すために必要な最低動作電圧を測定す
る最低動作電圧測定工程と、第１の記憶情報を書き込む
第１の記憶情報書き込み工程と、前記第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とを有す
ることを特徴とする強誘電体メモリの試験方法によって
達成される。このようにして試験を行うことにより、強
誘電体メモリの劣化速度を考慮しつつ信頼性の評価をす
ることができるので、試験測定の際には依然情報を保持
しているが分極電荷の劣化の速度が速いために補償すべ
きデータ保持時間を満足することができない強誘電体メ
モリであっても容易にスクリーニングすることができ
る。
【０００９】また、上記の強誘電体メモリの試験方法に
おいて、前記熱ストレス工程の後に、前記第１の記憶情
報とは異なる第２の記憶情報を書き込む第２の記憶情報
書き込み工程を更に有し、前記試験工程では、前記試験
電圧により前記第２の記憶情報を読み出すことが望まし
い。熱ストレスを加えた際の記憶情報とは異なる記憶情
報の読み出し特性を評価すれば、インプリントによる強
誘電体メモリの劣化をも評価することができる。
おいて、前記熱ストレス工程の後に、前記第１の記憶情
報とは異なる第２の記憶情報を書き込む第２の記憶情報
書き込み工程を更に有し、前記試験工程では、前記試験
電圧により前記第２の記憶情報を読み出すことが望まし
い。熱ストレスを加えた際の記憶情報とは異なる記憶情
報の読み出し特性を評価すれば、インプリントによる強
誘電体メモリの劣化をも評価することができる。
【００１０】また、上記の強誘電体メモリの試験方法に
おいて、前記試験工程では、前記最低動作電圧と等しい
前記試験電圧において読み出し試験を行うことが望まし
い。また、上記の強誘電体メモリの試験方法において、
前記試験工程では、前記最低動作電圧に、前記熱ストレ
スの条件から計算して必要とされる寿命を補償するため
に必要な電圧を加味した前記試験電圧により試験を行う
ことが望ましい。このように試験電圧を設定すれば、良
品を効率よく選別することができる。
おいて、前記試験工程では、前記最低動作電圧と等しい
前記試験電圧において読み出し試験を行うことが望まし
い。また、上記の強誘電体メモリの試験方法において、
前記試験工程では、前記最低動作電圧に、前記熱ストレ
スの条件から計算して必要とされる寿命を補償するため
に必要な電圧を加味した前記試験電圧により試験を行う
ことが望ましい。このように試験電圧を設定すれば、良
品を効率よく選別することができる。
【００１１】また、上記の強誘電体メモリの試験方法に
おいて、前記試験工程では、前記記憶情報の読み出し試
験を行う代わりに前記熱ストレスを加えた後における前
記記憶情報を読み出すための最低動作電圧を測定し、前
記熱ストレスの前後における前記最低動作電圧の変化分
から前記記憶情報の保持能力を見積もることが望まし
い。このように試験することによっても効率よく良品を
選別することができる。
おいて、前記試験工程では、前記記憶情報の読み出し試
験を行う代わりに前記熱ストレスを加えた後における前
記記憶情報を読み出すための最低動作電圧を測定し、前
記熱ストレスの前後における前記最低動作電圧の変化分
から前記記憶情報の保持能力を見積もることが望まし
い。このように試験することによっても効率よく良品を
選別することができる。
【００１２】また、上記の強誘電体メモリの試験方法に
おいて、前記最低動作電圧測定工程では、前記記憶情報
を判定するためのセンス回路の動作に必要とされる最低
電圧を測定することが望ましい。センス回路の動作に必
要とされる電圧のみを変化することによっても試験測定
を行うことができる。また、上記の強誘電体メモリの試
験方法において、前記試験工程では、前記強誘電体キャ
パシタに印加される電圧を前記試験電圧として前記記憶
情報の読み出し試験を行うことが望ましい。キャパシタ
に印加される電圧のみを変化することによっても試験測
定を行うことができる。
おいて、前記最低動作電圧測定工程では、前記記憶情報
を判定するためのセンス回路の動作に必要とされる最低
電圧を測定することが望ましい。センス回路の動作に必
要とされる電圧のみを変化することによっても試験測定
を行うことができる。また、上記の強誘電体メモリの試
験方法において、前記試験工程では、前記強誘電体キャ
パシタに印加される電圧を前記試験電圧として前記記憶
情報の読み出し試験を行うことが望ましい。キャパシタ
に印加される電圧のみを変化することによっても試験測
定を行うことができる。
【００１３】また、上記の強誘電体メモリの試験方法に
おいて、前記熱ストレス工程は、記憶情報が書き込まれ
た状態で加えられる最初の熱工程であることが望まし
い。このようにすることにより、試験測定にかかる時間
を短縮することができる。また、上記の強誘電体メモリ
の試験方法において、前記熱ストレス工程は、強誘電体
メモリの組立工程であることが望ましい。組立工程に必
要とされる熱工程を熱ストレス工程として用いれば別途
熱ストレス工程を設ける必要はないので、強誘電体メモ
リに与えるストレスを少なくすることができ、また、試
験にかかる時間を短縮することができる。
おいて、前記熱ストレス工程は、記憶情報が書き込まれ
た状態で加えられる最初の熱工程であることが望まし
い。このようにすることにより、試験測定にかかる時間
を短縮することができる。また、上記の強誘電体メモリ
の試験方法において、前記熱ストレス工程は、強誘電体
メモリの組立工程であることが望ましい。組立工程に必
要とされる熱工程を熱ストレス工程として用いれば別途
熱ストレス工程を設ける必要はないので、強誘電体メモ
リに与えるストレスを少なくすることができ、また、試
験にかかる時間を短縮することができる。
【００１４】
［第１実施形態］本発明の第１実施形態による強誘電体
メモリの試験方法について図１乃至図７を用いて説明す
る。図１は強誘電体メモリの構造及び動作を説明する回
路図、図２は強誘電体のヒステリシス特性を示すグラ
フ、図３はインプリントによる分極電荷ＱOSの変化を示
すグラフ、図４は本実施形態による強誘電体メモリの試
験方法を説明するフローチャート、図５は分極電荷ＱOS
の時間依存性を示すグラフ、図６は試験電圧の決定方法
の一例を示すグラフ、図７はプレート線に印加される電
圧を変化する場合の強誘電体メモリの試験方法を説明す
る図である。
メモリの試験方法について図１乃至図７を用いて説明す
る。図１は強誘電体メモリの構造及び動作を説明する回
路図、図２は強誘電体のヒステリシス特性を示すグラ
フ、図３はインプリントによる分極電荷ＱOSの変化を示
すグラフ、図４は本実施形態による強誘電体メモリの試
験方法を説明するフローチャート、図５は分極電荷ＱOS
の時間依存性を示すグラフ、図６は試験電圧の決定方法
の一例を示すグラフ、図７はプレート線に印加される電
圧を変化する場合の強誘電体メモリの試験方法を説明す
る図である。
【００１５】始めに、一般的な強誘電体メモリの動作と
その特性評価について説明する。代表的な強誘電体メモ
リは、図１に示すように、一つの転送トランジスタＴｒ
と、一つの強誘電体キャパシタＣとにより一つのメモリ
セルが構成される。転送トランジスタのゲートにはワー
ド線が接続され、ソース／ドレインの一方にはビット線
が、ソース／ドレインの他方には強誘電体キャパシタＣ
の一方の電極が接続される。強誘電体キャパシタの他方
の電極はプレート線に接続される。
その特性評価について説明する。代表的な強誘電体メモ
リは、図１に示すように、一つの転送トランジスタＴｒ
と、一つの強誘電体キャパシタＣとにより一つのメモリ
セルが構成される。転送トランジスタのゲートにはワー
ド線が接続され、ソース／ドレインの一方にはビット線
が、ソース／ドレインの他方には強誘電体キャパシタＣ
の一方の電極が接続される。強誘電体キャパシタの他方
の電極はプレート線に接続される。
【００１６】強誘電体メモリに記憶情報”１”を書き込
む場合には、強誘電体キャパシタＣに印加する電圧をプ
ラスとするために、転送トランジスタＴｒをＯＮにした
状態で、ビット線にプラス電位（ＶCC）を、プレート線
にマイナス電位（グラウンド）を印加する。図２（ａ）
に示すａ点を通過させた後に印加電圧を零に戻せば、分
極値は残留分極点ｂ点となり、記憶情報”１”が書き込
まれることとなる。ｂ点における分極値とｃ点における
分極値との差は、一般に分極電荷ＱSSとして表される。
む場合には、強誘電体キャパシタＣに印加する電圧をプ
ラスとするために、転送トランジスタＴｒをＯＮにした
状態で、ビット線にプラス電位（ＶCC）を、プレート線
にマイナス電位（グラウンド）を印加する。図２（ａ）
に示すａ点を通過させた後に印加電圧を零に戻せば、分
極値は残留分極点ｂ点となり、記憶情報”１”が書き込
まれることとなる。ｂ点における分極値とｃ点における
分極値との差は、一般に分極電荷ＱSSとして表される。
【００１７】強誘電体メモリに記憶情報”０”を書き込
む場合には、強誘電体キャパシタに印加する電圧をマイ
ナスとするために、転送トランジスタをＯＮにした状態
で、ビット線にマイナス電位を、プレート線にプラス電
位を印加する。図２（ａ）に示すｃ点を通過させた後に
印加電圧を零に戻せば、分極値は残留分極点ｄ点とな
り、記憶情報”０”が書き込まれることとなる。ａ点に
おける分極値とｄ点における分極値との差は、一般に分
極電荷ＱOSとして表される。また、ｂ点とｄ点との電荷
量の差は、スイッチング電荷Ｑswと呼ばれている。
む場合には、強誘電体キャパシタに印加する電圧をマイ
ナスとするために、転送トランジスタをＯＮにした状態
で、ビット線にマイナス電位を、プレート線にプラス電
位を印加する。図２（ａ）に示すｃ点を通過させた後に
印加電圧を零に戻せば、分極値は残留分極点ｄ点とな
り、記憶情報”０”が書き込まれることとなる。ａ点に
おける分極値とｄ点における分極値との差は、一般に分
極電荷ＱOSとして表される。また、ｂ点とｄ点との電荷
量の差は、スイッチング電荷Ｑswと呼ばれている。
【００１８】一方、記憶情報の読み出しは、強誘電体キ
ャパシタＣに電圧を印加した際にビット線上に現れる電
位の変化をセンスアンプにより検出することによって行
う。このとき、記憶情報を正確に読み出すために、メモ
リセルと同型のリファレンスセルが参照される。このと
きの電位の変化量の違いにより、記憶されていた情報
が”１”であったのか”０”であったのかを判定するこ
とができる。
ャパシタＣに電圧を印加した際にビット線上に現れる電
位の変化をセンスアンプにより検出することによって行
う。このとき、記憶情報を正確に読み出すために、メモ
リセルと同型のリファレンスセルが参照される。このと
きの電位の変化量の違いにより、記憶されていた情報
が”１”であったのか”０”であったのかを判定するこ
とができる。
【００１９】前述のように、強誘電体メモリは不揮発性
メモリであることを第１の特徴とするが、強誘電体メモ
リに蓄積された記憶情報は時間とともに徐々に劣化する
ものであり、信頼性試験においては強誘電体メモリが補
償すべきデータ保持特性を有するかを検査する必要があ
る。そこで、いわゆるリテンション特性を評価するため
の判断材料として、所定のストレスを印加した後の分極
電荷ＱSSを評価することが行われている。
メモリであることを第１の特徴とするが、強誘電体メモ
リに蓄積された記憶情報は時間とともに徐々に劣化する
ものであり、信頼性試験においては強誘電体メモリが補
償すべきデータ保持特性を有するかを検査する必要があ
る。そこで、いわゆるリテンション特性を評価するため
の判断材料として、所定のストレスを印加した後の分極
電荷ＱSSを評価することが行われている。
【００２０】一般に、分極電荷ＱSSは、 ＱSS（ｔ）＝ＱSS（０）−ｍ×ｌｎ（ｔ／ｔ0） と表され、時間の対数に比例して減少することが知られ
ている。したがって、分極電荷ＱSSを測定することによ
り、強誘電体メモリが所定のリテンション特性を有して
いるかを評価することができる。
ている。したがって、分極電荷ＱSSを測定することによ
り、強誘電体メモリが所定のリテンション特性を有して
いるかを評価することができる。
【００２１】また、強誘電体メモリでは、ある情報を長
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。イ
ンプリントが生じると、図２（ｂ）に示すようにヒステ
リシスループがマイナス電位側にシフトし、分極電荷Ｑ
OSが劣化することとなる。そこで、いわゆるインプリン
ト特性を評価するための判断材料として、ストレス後に
記憶情報を反転したときの分極電荷ＱOSを評価すること
が行われている。分極電荷ＱSSと同様に、分極電荷ＱOS
についても時間の対数に比例して減少する。したがっ
て、分極電荷ＱOSを測定することにより、強誘電体メモ
リのインプリント特性を評価することができる。
期間保持しておくと分極方向が固定して反転しにくくな
る現象、いわゆるインプリントが生じることがある。イ
ンプリントが生じると、図２（ｂ）に示すようにヒステ
リシスループがマイナス電位側にシフトし、分極電荷Ｑ
OSが劣化することとなる。そこで、いわゆるインプリン
ト特性を評価するための判断材料として、ストレス後に
記憶情報を反転したときの分極電荷ＱOSを評価すること
が行われている。分極電荷ＱSSと同様に、分極電荷ＱOS
についても時間の対数に比例して減少する。したがっ
て、分極電荷ＱOSを測定することにより、強誘電体メモ
リのインプリント特性を評価することができる。
【００２２】図３はインプリントによる分極電荷ＱOSの
劣化を示すグラフである。図示するように、分極電荷Ｑ
OSは保持時間の増加とともに低下しており、時間ととも
に分極特性が劣化していることが判る。かかる観点か
ら、強誘電体メモリの信頼性試験では、まず、記憶情
報”１”を書き込み、次いで所定の熱ストレスを加え、
その後に情報を読み出し、この読み出しの際に分極電荷
ＱSSを測定している（リテンション特性の測定）。更
に、この後に反対の記憶情報”０”を書き込み、次いで
情報を読み出し、この読み出しの際に分極電荷ＱOSを測
定している（インプリント特性の測定）。
劣化を示すグラフである。図示するように、分極電荷Ｑ
OSは保持時間の増加とともに低下しており、時間ととも
に分極特性が劣化していることが判る。かかる観点か
ら、強誘電体メモリの信頼性試験では、まず、記憶情
報”１”を書き込み、次いで所定の熱ストレスを加え、
その後に情報を読み出し、この読み出しの際に分極電荷
ＱSSを測定している（リテンション特性の測定）。更
に、この後に反対の記憶情報”０”を書き込み、次いで
情報を読み出し、この読み出しの際に分極電荷ＱOSを測
定している（インプリント特性の測定）。
【００２３】本実施形態による強誘電体メモリの試験方
法は、基本的な手順は上述した一般的な強誘電体メモリ
の試験方法と同様であるが、各段階における評価パラメ
ータやデータ処理の過程において種々の相違点がある。
すなわち、本実施形態による強誘電体メモリの試験方法
は、図４に示すように、強誘電体メモリの最低動作電圧
を測定し（ステップＳ１１）、強誘電体メモリに所定の
情報を書き込み（ステップＳ１２）、所定の熱ストレス
を加え（ステップＳ１３）、書き込まれている情報の反
転情報を書き込み（ステップＳ１４）、ステップＳ１２
において測定した最低動作電圧に対して所定の範囲内に
ある所定の電圧により強誘電体メモリの動作試験を行い
（ステップＳ１５）、強誘電体メモリが動作するか否か
によって良品であるか不良品であるかを検査することに
特徴がある。
法は、基本的な手順は上述した一般的な強誘電体メモリ
の試験方法と同様であるが、各段階における評価パラメ
ータやデータ処理の過程において種々の相違点がある。
すなわち、本実施形態による強誘電体メモリの試験方法
は、図４に示すように、強誘電体メモリの最低動作電圧
を測定し（ステップＳ１１）、強誘電体メモリに所定の
情報を書き込み（ステップＳ１２）、所定の熱ストレス
を加え（ステップＳ１３）、書き込まれている情報の反
転情報を書き込み（ステップＳ１４）、ステップＳ１２
において測定した最低動作電圧に対して所定の範囲内に
ある所定の電圧により強誘電体メモリの動作試験を行い
（ステップＳ１５）、強誘電体メモリが動作するか否か
によって良品であるか不良品であるかを検査することに
特徴がある。
【００２４】図５は分極電荷ＱOSの時間依存性を示した
グラフである。図中、４Ｖ動作点、５Ｖ動作点とあるの
は、強誘電体メモリを当該電圧で動作するために必要な
分極電荷ＱOSを示すものである。また、動作試験とある
のは、製品試験を行う時点を示したものである。また、
図中（１）〜（３）は、異なる強誘電体メモリにおいて
測定した分極電荷ＱOSの時間依存性を示したものであ
る。
グラフである。図中、４Ｖ動作点、５Ｖ動作点とあるの
は、強誘電体メモリを当該電圧で動作するために必要な
分極電荷ＱOSを示すものである。また、動作試験とある
のは、製品試験を行う時点を示したものである。また、
図中（１）〜（３）は、異なる強誘電体メモリにおいて
測定した分極電荷ＱOSの時間依存性を示したものであ
る。
【００２５】図５において、（１）の強誘電体メモリ
は、製品試験を行う段階において既に５Ｖ動作に必要な
分極電荷ＱOSを有しておらず、不良と判断される。
（２）及び（３）の強誘電体メモリは、製品試験を行う
段階において５Ｖ動作に必要な分極電荷ＱOSを有してお
り、少なくとも製品試験を行う段階においては正常に動
作しうる。したがって、従来の強誘電体メモリの試験方
法においては、（２）、（３）の何れもが良品として扱
われることになる。
は、製品試験を行う段階において既に５Ｖ動作に必要な
分極電荷ＱOSを有しておらず、不良と判断される。
（２）及び（３）の強誘電体メモリは、製品試験を行う
段階において５Ｖ動作に必要な分極電荷ＱOSを有してお
り、少なくとも製品試験を行う段階においては正常に動
作しうる。したがって、従来の強誘電体メモリの試験方
法においては、（２）、（３）の何れもが良品として扱
われることになる。
【００２６】しかしながら、（３）の強誘電体メモリ
は、分極電荷ＱOSの初期値が大きいため製品試験を行う
段階では５Ｖ動作に必要な分極電荷ＱOSを有している
が、記憶情報の消失速度、すなわち分極電荷ＱOSの減少
する速度が極めて速いため、信頼性を補償するために必
要なデータ保持時間（例えば１０年間）を達成すること
はできない。
は、分極電荷ＱOSの初期値が大きいため製品試験を行う
段階では５Ｖ動作に必要な分極電荷ＱOSを有している
が、記憶情報の消失速度、すなわち分極電荷ＱOSの減少
する速度が極めて速いため、信頼性を補償するために必
要なデータ保持時間（例えば１０年間）を達成すること
はできない。
【００２７】（３）のような特性を有する強誘電体メモ
リをスクリーニングするためには、製品試験の動作条件
を厳しくする、例えば、試験電圧を下げることも考えら
れるが、その基準によっては（２）の強誘電体メモリま
でもがスクリーニングされるため効率的ではない。この
ような問題を避けるため、本実施形態による強誘電体メ
モリの試験方法では、熱ストレスを加える前において各
強誘電体メモリの最低動作電圧を予め測定しておき、熱
ストレスを加える前の最低動作電圧に対して所定の範囲
内にある電圧によって強誘電体メモリが動作しうるかに
よって強誘電体メモリの製品試験を行っている。
リをスクリーニングするためには、製品試験の動作条件
を厳しくする、例えば、試験電圧を下げることも考えら
れるが、その基準によっては（２）の強誘電体メモリま
でもがスクリーニングされるため効率的ではない。この
ような問題を避けるため、本実施形態による強誘電体メ
モリの試験方法では、熱ストレスを加える前において各
強誘電体メモリの最低動作電圧を予め測定しておき、熱
ストレスを加える前の最低動作電圧に対して所定の範囲
内にある電圧によって強誘電体メモリが動作しうるかに
よって強誘電体メモリの製品試験を行っている。
【００２８】例えば、図５に示す例において、（２）の
強誘電体メモリの最低動作電圧が５Ｖ、（３）の強誘電
体メモリの最低動作電圧が４Ｖであったとし、熱ストレ
スを加えた後の試験電圧を最低動作電圧と同じにする
と、（２）の強誘電体メモリは動作試験時においても最
低動作電圧である５Ｖで動作するため良品と判断される
が、（３）の強誘電体メモリは動作試験時には最低動作
電圧である４Ｖでは動作せず、不良と判断される。した
がって、このように製品試験を行うことによって、分極
電荷ＱOSの変化が急激な強誘電体メモリについてもスク
リーニングすることが可能となる。
強誘電体メモリの最低動作電圧が５Ｖ、（３）の強誘電
体メモリの最低動作電圧が４Ｖであったとし、熱ストレ
スを加えた後の試験電圧を最低動作電圧と同じにする
と、（２）の強誘電体メモリは動作試験時においても最
低動作電圧である５Ｖで動作するため良品と判断される
が、（３）の強誘電体メモリは動作試験時には最低動作
電圧である４Ｖでは動作せず、不良と判断される。した
がって、このように製品試験を行うことによって、分極
電荷ＱOSの変化が急激な強誘電体メモリについてもスク
リーニングすることが可能となる。
【００２９】すなわち、本実施形態による強誘電体メモ
リの試験方法は、熱ストレスを加える前の最低動作電圧
と試験電圧とを関連づけることにより、分極電荷ＱOSの
変化が急激な強誘電体メモリをスクリーニングするもの
である。ここで、最低動作電圧の測定、試験電圧の設定
は、例えば以下のようにすることができる。
リの試験方法は、熱ストレスを加える前の最低動作電圧
と試験電圧とを関連づけることにより、分極電荷ＱOSの
変化が急激な強誘電体メモリをスクリーニングするもの
である。ここで、最低動作電圧の測定、試験電圧の設定
は、例えば以下のようにすることができる。
【００３０】［実施例１］最低動作電圧と試験電圧とを
同じ電圧で行う。この場合、最低動作電圧をあまりに細
かく測定すると、熱ストレスによる強誘電体固有の劣化
成分までもが検知されてしまい、良品と判断されるべき
ものまで不良となる虞がある。したがって、最低動作電
圧の測定ステップは粗めに、例えば１Ｖ刻みに設定する
ことが望ましい。
同じ電圧で行う。この場合、最低動作電圧をあまりに細
かく測定すると、熱ストレスによる強誘電体固有の劣化
成分までもが検知されてしまい、良品と判断されるべき
ものまで不良となる虞がある。したがって、最低動作電
圧の測定ステップは粗めに、例えば１Ｖ刻みに設定する
ことが望ましい。
【００３１】［実施例２］最低動作電圧の測定は測定効
率を下げない範囲でなるべく細かく行い、熱ストレス後
の試験電圧は（最低動作電圧＋α）の電圧にて行う。例
えば、熱ストレス後の試験において、最低動作電圧＋
０．５Ｖの電圧で動作測定を行う。なお、＋αの電圧
は、加えられた熱ストレスから計算して、必要とされる
寿命を補償できる値に設定すればよい。＋αの電圧は測
定条件を緩くする方向にシフトするための電圧であり、
絶対値において最低動作電圧より高くなるように設定す
る。
率を下げない範囲でなるべく細かく行い、熱ストレス後
の試験電圧は（最低動作電圧＋α）の電圧にて行う。例
えば、熱ストレス後の試験において、最低動作電圧＋
０．５Ｖの電圧で動作測定を行う。なお、＋αの電圧
は、加えられた熱ストレスから計算して、必要とされる
寿命を補償できる値に設定すればよい。＋αの電圧は測
定条件を緩くする方向にシフトするための電圧であり、
絶対値において最低動作電圧より高くなるように設定す
る。
【００３２】例えば、分極電荷ＱOSと時間の対数とは比
例関係にあるので、図６に示すように、分極電荷ＱOSの
初期値ＱOS0と分極電荷ＱOS1とを結ぶ直線から外挿した
直線が、保証期間経過後において記憶情報の読み出しに
必要な最低の分極電荷ＱOS2を上回るように、熱ストレ
ス後の試験電圧が分極電荷ＱOS1に相当する電圧となる
ように設定すればよい。分極電荷ＱOSと最低動作電圧と
の関係を予め調査しておくことにより、容易に＋αの電
圧を求めることができる。
例関係にあるので、図６に示すように、分極電荷ＱOSの
初期値ＱOS0と分極電荷ＱOS1とを結ぶ直線から外挿した
直線が、保証期間経過後において記憶情報の読み出しに
必要な最低の分極電荷ＱOS2を上回るように、熱ストレ
ス後の試験電圧が分極電荷ＱOS1に相当する電圧となる
ように設定すればよい。分極電荷ＱOSと最低動作電圧と
の関係を予め調査しておくことにより、容易に＋αの電
圧を求めることができる。
【００３３】このように試験電圧を設定すれば、データ
保持特性の保証期間を満足しうる強誘電体メモリを効率
よく選別することができる。 ［実施例３］熱ストレス後に動作試験を行う代わりに、
熱ストレス後の最低動作電圧を測定する。
保持特性の保証期間を満足しうる強誘電体メモリを効率
よく選別することができる。 ［実施例３］熱ストレス後に動作試験を行う代わりに、
熱ストレス後の最低動作電圧を測定する。
【００３４】熱ストレス前後における最低動作電圧を測
定すれば、熱ストレス前後における最低動作電圧の変化
分から強誘電体メモリの寿命を見積もることができる。
これにより、強誘電体メモリの良否を判断することがで
きる。なお、上述のように、分極電荷ＱOSの変化を利用
して強誘電体メモリの寿命を予測するためには、分極電
荷ＱOSと最低動作電圧との関係を明らかにする必要があ
る。しかしながら、キャパシタに印加される電圧を下げ
ると、分極電荷ＱOSと電圧との関係が直線的ではないた
め、寿命の予測が不正確となる。これを避けるために
は、電源電圧が下がってもキャパシタにかかる電圧は常
に一定（例えば５Ｖ）とし、センスアンプの感度のみを
低下させて試験を行うことが望ましい。
定すれば、熱ストレス前後における最低動作電圧の変化
分から強誘電体メモリの寿命を見積もることができる。
これにより、強誘電体メモリの良否を判断することがで
きる。なお、上述のように、分極電荷ＱOSの変化を利用
して強誘電体メモリの寿命を予測するためには、分極電
荷ＱOSと最低動作電圧との関係を明らかにする必要があ
る。しかしながら、キャパシタに印加される電圧を下げ
ると、分極電荷ＱOSと電圧との関係が直線的ではないた
め、寿命の予測が不正確となる。これを避けるために
は、電源電圧が下がってもキャパシタにかかる電圧は常
に一定（例えば５Ｖ）とし、センスアンプの感度のみを
低下させて試験を行うことが望ましい。
【００３５】一方、プレート線にかかる電圧を下げてキ
ャパシタにかかる電圧のみを変化することによっても動
作試験を行うことができる。プレート線にかかる電圧を
下げてキャパシタにかかる電圧を変化すると、分極電荷
ＱOSは図７に示すように低下する。したがって、図７に
示すように（３）の強誘電体メモリの最低動作電圧が４
Ｖである場合にキャパシタにかかる電圧のみを４Ｖに変
化して動作試験を行えば、分極電荷ＱOSが動作点に達し
ていないので（３）の強誘電体メモリは動作せず、不良
と判断することができる。
ャパシタにかかる電圧のみを変化することによっても動
作試験を行うことができる。プレート線にかかる電圧を
下げてキャパシタにかかる電圧を変化すると、分極電荷
ＱOSは図７に示すように低下する。したがって、図７に
示すように（３）の強誘電体メモリの最低動作電圧が４
Ｖである場合にキャパシタにかかる電圧のみを４Ｖに変
化して動作試験を行えば、分極電荷ＱOSが動作点に達し
ていないので（３）の強誘電体メモリは動作せず、不良
と判断することができる。
【００３６】このようにしてキャパシタやセンス回路の
動作電圧を変化して試験測定するためには、キャパシタ
にかかる電圧とセンス回路の電圧とを別に設定できるよ
うな回路を設け、また、センス回路の駆動電圧と感度と
の関係を予め測定しておけばよい。このように、本実施
形態によれば、熱ストレスを加える前の最低動作電圧と
試験電圧とを関連づけることにより、分極電荷ＱOSの変
化が急激な強誘電体メモリをスクリーニングするので、
強誘電体メモリに過度のストレスを与えることなくデー
タ保持特性の良否を判断することができる。
動作電圧を変化して試験測定するためには、キャパシタ
にかかる電圧とセンス回路の電圧とを別に設定できるよ
うな回路を設け、また、センス回路の駆動電圧と感度と
の関係を予め測定しておけばよい。このように、本実施
形態によれば、熱ストレスを加える前の最低動作電圧と
試験電圧とを関連づけることにより、分極電荷ＱOSの変
化が急激な強誘電体メモリをスクリーニングするので、
強誘電体メモリに過度のストレスを与えることなくデー
タ保持特性の良否を判断することができる。
【００３７】なお、上記実施形態では、インプリント特
性の評価に主眼をおき、分極電荷Ｑ OSに基づいて強誘電
体メモリの良否を判定する場合について説明したが、分
極電荷ＱSSを用いることによっても同様に行うことがで
きる。 ［第２実施形態］本発明の第２実施形態による強誘電体
メモリの試験方法について図８乃至図１０を用いて説明
する。
性の評価に主眼をおき、分極電荷Ｑ OSに基づいて強誘電
体メモリの良否を判定する場合について説明したが、分
極電荷ＱSSを用いることによっても同様に行うことがで
きる。 ［第２実施形態］本発明の第２実施形態による強誘電体
メモリの試験方法について図８乃至図１０を用いて説明
する。
【００３８】図８は本実施形態による強誘電体メモリの
試験方法を示すフローチャート、図９は熱ストレス温度
を変化した場合の分極電荷ＱOSの時間依存性を示すグラ
フ、図１０は強誘電体メモリの寿命と熱ストレス温度と
の関係を示すアレニウスプロットである。本実施形態に
よる強誘電体メモリの試験方法は、図８に示すように、
ウェーハ製造プロセス（ステップＳ２１）を経たウェー
ハをウェーハ状態で動作試験を行い最低動作電圧を決定
し（ステップＳ２２〜Ｓ２３）、組立工程における熱工
程により熱ストレスを加え（ステップＳ２４）、第１実
施形態による強誘電体メモリの試験方法と同様にして強
誘電体メモリの良否判断を行う（ステップＳ２５〜Ｓ２
６）ことに特徴がある。
試験方法を示すフローチャート、図９は熱ストレス温度
を変化した場合の分極電荷ＱOSの時間依存性を示すグラ
フ、図１０は強誘電体メモリの寿命と熱ストレス温度と
の関係を示すアレニウスプロットである。本実施形態に
よる強誘電体メモリの試験方法は、図８に示すように、
ウェーハ製造プロセス（ステップＳ２１）を経たウェー
ハをウェーハ状態で動作試験を行い最低動作電圧を決定
し（ステップＳ２２〜Ｓ２３）、組立工程における熱工
程により熱ストレスを加え（ステップＳ２４）、第１実
施形態による強誘電体メモリの試験方法と同様にして強
誘電体メモリの良否判断を行う（ステップＳ２５〜Ｓ２
６）ことに特徴がある。
【００３９】前述したように、分極電荷ＱOSは時間の対
数に対して直線的に変化する。このため、ストレスの初
期に試験を行えば試験に要する時間は短くてすむが、所
定のストレスを受けた後に試験を行えばストレスの初期
に試験を行う場合と比較して試験時間が指数関数的に長
くなる。したがって、強誘電体メモリの製品試験におい
ては、デバイスにかかるストレスの総量を正確に把握し
ておく必要がある。
数に対して直線的に変化する。このため、ストレスの初
期に試験を行えば試験に要する時間は短くてすむが、所
定のストレスを受けた後に試験を行えばストレスの初期
に試験を行う場合と比較して試験時間が指数関数的に長
くなる。したがって、強誘電体メモリの製品試験におい
ては、デバイスにかかるストレスの総量を正確に把握し
ておく必要がある。
【００４０】そこで、本実施形態による強誘電体メモリ
の試験方法では、製品試験の前にキャパシタにデータが
書き込まれた状態で熱ストレスがかからないように、強
誘電体メモリに最初にデータが書き込まれる動作試験直
後の熱工程、すなわち組立工程に必要とされる熱工程の
熱ストレスを把握し、この熱工程後における分極電荷Ｑ
OSの劣化から強誘電体メモリの良否判断を行う。
の試験方法では、製品試験の前にキャパシタにデータが
書き込まれた状態で熱ストレスがかからないように、強
誘電体メモリに最初にデータが書き込まれる動作試験直
後の熱工程、すなわち組立工程に必要とされる熱工程の
熱ストレスを把握し、この熱工程後における分極電荷Ｑ
OSの劣化から強誘電体メモリの良否判断を行う。
【００４１】以下、本実施形態による強誘電体メモリの
試験方法について詳述する。まず、ウェーハ製造プロセ
ス（ステップＳ２１）を経たウェーハについて、ウェー
ハ状態で基本的な動作試験を行うとともに、例えば第１
実施形態による強誘電体メモリの試験方法と同様にして
強誘電体メモリの最低動作電圧を測定する（ステップＳ
２３）。
試験方法について詳述する。まず、ウェーハ製造プロセ
ス（ステップＳ２１）を経たウェーハについて、ウェー
ハ状態で基本的な動作試験を行うとともに、例えば第１
実施形態による強誘電体メモリの試験方法と同様にして
強誘電体メモリの最低動作電圧を測定する（ステップＳ
２３）。
【００４２】次いで、強誘電体メモリに、例えば情報”
１”を書き込む（ステップＳ２２）。続いて、ステップ
Ｓ２３の動作試験をパスしたチップを組み立てる（ステ
ップＳ２４）。組立工程では、チップをステージに貼り
付ける際やプラスチックパッケージに封入する過程で例
えば２００℃程度の熱工程を経る。このため、動作試験
において書き込まれた強誘電体メモリはこの状態のまま
で熱ストレスを受ることとなる。
１”を書き込む（ステップＳ２２）。続いて、ステップ
Ｓ２３の動作試験をパスしたチップを組み立てる（ステ
ップＳ２４）。組立工程では、チップをステージに貼り
付ける際やプラスチックパッケージに封入する過程で例
えば２００℃程度の熱工程を経る。このため、動作試験
において書き込まれた強誘電体メモリはこの状態のまま
で熱ストレスを受ることとなる。
【００４３】したがって、組立工程において受ける熱ス
トレスを把握しておけば、組立工程後に別途熱ストレス
を加えて動作試験を行う必要はないので、強誘電体メモ
リに与えるダメージを抑えることができる。また、組立
の際の熱工程は、記憶情報を書き込まれた強誘電体メモ
リが始めて受ける熱ストレスであり、試験時間を短くす
ることもできる。
トレスを把握しておけば、組立工程後に別途熱ストレス
を加えて動作試験を行う必要はないので、強誘電体メモ
リに与えるダメージを抑えることができる。また、組立
の際の熱工程は、記憶情報を書き込まれた強誘電体メモ
リが始めて受ける熱ストレスであり、試験時間を短くす
ることもできる。
【００４４】この後、組立工程において熱ストレスを受
けた強誘電体メモリにつき、第１実施形態による強誘電
体メモリの試験方法と同様にして動作試験を行い、不良
品の排除する（ステップＳ２５〜Ｓ２６）。なお、この
動作試験は、パッケージに完全に封入された状態で行っ
てもよいし、組立工程の途中過程において行ってもよ
い。例えば、組立工程ではまずチップをステージに貼り
付けるが、この工程では例えば２００℃３０分程度の熱
処理が行われるので、プラスチックパッケージに封入す
る前のこの段階で動作試験を行うこともできる。要は、
動作試験前の熱ストレスを正確に把握できれば何れの工
程の後に行ってもよい。
けた強誘電体メモリにつき、第１実施形態による強誘電
体メモリの試験方法と同様にして動作試験を行い、不良
品の排除する（ステップＳ２５〜Ｓ２６）。なお、この
動作試験は、パッケージに完全に封入された状態で行っ
てもよいし、組立工程の途中過程において行ってもよ
い。例えば、組立工程ではまずチップをステージに貼り
付けるが、この工程では例えば２００℃３０分程度の熱
処理が行われるので、プラスチックパッケージに封入す
る前のこの段階で動作試験を行うこともできる。要は、
動作試験前の熱ストレスを正確に把握できれば何れの工
程の後に行ってもよい。
【００４５】また、強誘電体メモリに与える熱ストレス
は、例えば以下のように設定することが望ましい。図９
は分極電荷ＱOSの時間変化の温度依存性を示したグラフ
である。ここで、分極電荷ＱOSが零となる時間の対数ｌ
ｎ（ｔ（ＱOS＝０））は、温度の逆数に対して指数関数
的に変化する。
は、例えば以下のように設定することが望ましい。図９
は分極電荷ＱOSの時間変化の温度依存性を示したグラフ
である。ここで、分極電荷ＱOSが零となる時間の対数ｌ
ｎ（ｔ（ＱOS＝０））は、温度の逆数に対して指数関数
的に変化する。
【００４６】すなわち、ｌｎ（ｔ（ＱOS＝０）／１ｈ）
は、ｅｘｐ（−Ｅａ／ｋＴ）と比例関係にある。ここ
で、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔ
は温度である。活性化エネルギーＥａは、図１０に示す
ようなアレニウスプロットにより求めることができ、図
１０の場合には、活性化エネルギーＥａは約０．２ｅＶ
と求めることができる。
は、ｅｘｐ（−Ｅａ／ｋＴ）と比例関係にある。ここ
で、Ｅａは活性化エネルギー、ｋはボルツマン定数、Ｔ
は温度である。活性化エネルギーＥａは、図１０に示す
ようなアレニウスプロットにより求めることができ、図
１０の場合には、活性化エネルギーＥａは約０．２ｅＶ
と求めることができる。
【００４７】ここで、Ｔ1＝５５℃、Ｔ2＝１５０℃と
し、この温度によるストレスを加えた場合のｔ（ＱOS＝
０）の値をそれぞれｔ1、ｔ2とすると、 ｌｎ（ｔ1／１ｈ）／ｌｎ（ｔ2／１ｈ）＝４．９ となる。したがって、温度Ｔ1で補償すべき期間を１０
年（８７６００時間）とすると、これに相当する時間
は、温度Ｔ2において１０．２時間と求めることができ
る。したがって、１５０℃、１０ｈの熱ストレスによ
り、５５℃１０年の寿命をもつかどうかの判定ができる
こととなる。
し、この温度によるストレスを加えた場合のｔ（ＱOS＝
０）の値をそれぞれｔ1、ｔ2とすると、 ｌｎ（ｔ1／１ｈ）／ｌｎ（ｔ2／１ｈ）＝４．９ となる。したがって、温度Ｔ1で補償すべき期間を１０
年（８７６００時間）とすると、これに相当する時間
は、温度Ｔ2において１０．２時間と求めることができ
る。したがって、１５０℃、１０ｈの熱ストレスによ
り、５５℃１０年の寿命をもつかどうかの判定ができる
こととなる。
【００４８】しかし、この条件で試験を行ったのでは、
デバイスの寿命を使い果たしてしまうため、ストレスを
かける時間は多くとも寿命に相当する時間の約２０％以
下に設定することが望ましい。上記の例でいえば、１５
０℃、２時間以内の熱ストレスが好適である。一方、熱
ストレスが少なすぎると、上述したｌｎ（ｔ（ＱOS＝
０）／１ｈ）とｅｘｐ（−Ｅａ／ｋＴ）との比例関係が
よく成り立たない。このため、上述の例では、少なくと
も熱ストレスは１時間以上の時間に設定することが望ま
しい。
デバイスの寿命を使い果たしてしまうため、ストレスを
かける時間は多くとも寿命に相当する時間の約２０％以
下に設定することが望ましい。上記の例でいえば、１５
０℃、２時間以内の熱ストレスが好適である。一方、熱
ストレスが少なすぎると、上述したｌｎ（ｔ（ＱOS＝
０）／１ｈ）とｅｘｐ（−Ｅａ／ｋＴ）との比例関係が
よく成り立たない。このため、上述の例では、少なくと
も熱ストレスは１時間以上の時間に設定することが望ま
しい。
【００４９】すなわち、１５０℃においてストレスを加
える場合には、１時間以上、２時間以内が適当である。
強誘電体メモリの信頼性試験の際に加える熱ストレス
は、多くとも寿命に相当する時間の２０％以下に設定
し、また、ｌｎ（ｔ（ＱOS＝０）／１ｈ）とｅｘｐ（−
Ｅａ／ｋＴ）との比例関係がよく成り立つに十分な時間
以上に設定することが望ましい。
える場合には、１時間以上、２時間以内が適当である。
強誘電体メモリの信頼性試験の際に加える熱ストレス
は、多くとも寿命に相当する時間の２０％以下に設定
し、また、ｌｎ（ｔ（ＱOS＝０）／１ｈ）とｅｘｐ（−
Ｅａ／ｋＴ）との比例関係がよく成り立つに十分な時間
以上に設定することが望ましい。
【００５０】このように、本実施形態によれば、組立の
際の熱処理工程を利用して熱ストレスによる分極電荷Ｑ
OSの劣化を見積もり、強誘電体メモリの良否判断を行う
ので、強誘電体メモリに与えるダメージを抑えることが
できる。また、組立の際の熱工程は、記憶情報を書き込
まれた強誘電体メモリが始めて受ける熱ストレスに相当
するので、動作試験に要する時間を短くすることもでき
る。
際の熱処理工程を利用して熱ストレスによる分極電荷Ｑ
OSの劣化を見積もり、強誘電体メモリの良否判断を行う
ので、強誘電体メモリに与えるダメージを抑えることが
できる。また、組立の際の熱工程は、記憶情報を書き込
まれた強誘電体メモリが始めて受ける熱ストレスに相当
するので、動作試験に要する時間を短くすることもでき
る。
【００５１】
【発明の効果】以上の通り、本発明によれば、強誘電体
キャパシタを有する強誘電体メモリの試験方法であっ
て、記憶情報を読み出すために必要な最低動作電圧を測
定する最低動作電圧測定工程と、第１の記憶情報を書き
込む第１の記憶情報書き込み工程と、第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とにより
強誘電体メモリの試験を行うことにより、強誘電体メモ
リの劣化速度を考慮しつつ信頼性の評価をすることがで
きるので、試験測定の際には依然情報を保持しているが
分極電荷の劣化の速度が速いために補償すべきデータ保
持時間を満足することができない強誘電体メモリであっ
ても容易にスクリーニングすることができる。
キャパシタを有する強誘電体メモリの試験方法であっ
て、記憶情報を読み出すために必要な最低動作電圧を測
定する最低動作電圧測定工程と、第１の記憶情報を書き
込む第１の記憶情報書き込み工程と、第１の記憶情報を
書き込んだ状態で所定の熱ストレスを加える熱ストレス
工程と、絶対値が前記最低動作電圧以上であって、前記
最低動作電圧に対して所定の範囲内にある試験電圧によ
り前記記憶情報の読み出し試験を行う試験工程とにより
強誘電体メモリの試験を行うことにより、強誘電体メモ
リの劣化速度を考慮しつつ信頼性の評価をすることがで
きるので、試験測定の際には依然情報を保持しているが
分極電荷の劣化の速度が速いために補償すべきデータ保
持時間を満足することができない強誘電体メモリであっ
ても容易にスクリーニングすることができる。
【００５２】また、上記の強誘電体メモリの試験方法に
おいて、熱ストレス工程の後に、第１の記憶情報とは異
なる第２の記憶情報を書き込む第２の記憶情報書き込み
工程を更に設け、試験工程では、試験電圧により第２の
記憶情報を読み出すこととすれば、インプリントによる
強誘電体メモリの劣化をも評価することができる。ま
た、上記の強誘電体メモリの試験方法において、試験工
程では、最低動作電圧と等しい試験電圧において読み出
し試験を行うことができる。
おいて、熱ストレス工程の後に、第１の記憶情報とは異
なる第２の記憶情報を書き込む第２の記憶情報書き込み
工程を更に設け、試験工程では、試験電圧により第２の
記憶情報を読み出すこととすれば、インプリントによる
強誘電体メモリの劣化をも評価することができる。ま
た、上記の強誘電体メモリの試験方法において、試験工
程では、最低動作電圧と等しい試験電圧において読み出
し試験を行うことができる。
【００５３】また、上記の強誘電体メモリの試験方法に
おいて、試験工程では、最低動作電圧に、熱ストレスの
条件から計算して必要とされる寿命を補償するために必
要な電圧を加味した試験電圧により試験を行うことがで
きる。このように試験電圧を設定すれば、良品を効率よ
く選別することができる。また、上記の強誘電体メモリ
の試験方法において、試験工程では記憶情報の読み出し
試験を行う代わりに熱ストレスを加えた後における記憶
情報を読み出すための最低動作電圧を測定し、熱ストレ
スの前後における最低動作電圧の変化分から記憶情報の
保持能力を見積もれば、効率よく良品を選別することが
できる。
おいて、試験工程では、最低動作電圧に、熱ストレスの
条件から計算して必要とされる寿命を補償するために必
要な電圧を加味した試験電圧により試験を行うことがで
きる。このように試験電圧を設定すれば、良品を効率よ
く選別することができる。また、上記の強誘電体メモリ
の試験方法において、試験工程では記憶情報の読み出し
試験を行う代わりに熱ストレスを加えた後における記憶
情報を読み出すための最低動作電圧を測定し、熱ストレ
スの前後における最低動作電圧の変化分から記憶情報の
保持能力を見積もれば、効率よく良品を選別することが
できる。
【００５４】また、最低動作電圧測定工程では、記憶情
報を判定するためのセンス回路の動作に必要とされる最
低電圧を測定することが望ましい。センス回路の動作に
必要とされる電圧のみを変化することによっても試験測
定を行うことができる。また、上記の強誘電体メモリの
試験方法において、試験工程では、強誘電体キャパシタ
に印加される電圧を試験電圧として記憶情報の読み出し
試験を行うことが望ましい。キャパシタに印加される電
圧のみを変化することによっても試験測定を行うことが
できる。
報を判定するためのセンス回路の動作に必要とされる最
低電圧を測定することが望ましい。センス回路の動作に
必要とされる電圧のみを変化することによっても試験測
定を行うことができる。また、上記の強誘電体メモリの
試験方法において、試験工程では、強誘電体キャパシタ
に印加される電圧を試験電圧として記憶情報の読み出し
試験を行うことが望ましい。キャパシタに印加される電
圧のみを変化することによっても試験測定を行うことが
できる。
【００５５】また、上記の強誘電体メモリの試験方法に
おいて、熱ストレス工程を、記憶情報が書き込まれた状
態で加えられる最初の熱工程とすれば、試験測定にかか
る時間を短縮することができる。また、上記の強誘電体
メモリの試験方法において、熱ストレス工程を、強誘電
体メモリの組立工程とすれば別途熱ストレス工程を設け
る必要はないので、強誘電体メモリに与えるストレスを
少なくすることができ、また、試験にかかる時間を短縮
することができる。
おいて、熱ストレス工程を、記憶情報が書き込まれた状
態で加えられる最初の熱工程とすれば、試験測定にかか
る時間を短縮することができる。また、上記の強誘電体
メモリの試験方法において、熱ストレス工程を、強誘電
体メモリの組立工程とすれば別途熱ストレス工程を設け
る必要はないので、強誘電体メモリに与えるストレスを
少なくすることができ、また、試験にかかる時間を短縮
することができる。
【図１】強誘電体メモリの構造及び動作を説明する回路
図である。
図である。
【図２】強誘電体のヒステリシス特性を示すグラフであ
る。
る。
【図３】インプリントによる分極電荷ＱOSの変化を示す
グラフである。
グラフである。
【図４】本発明の第１実施形態による強誘電体メモリの
試験方法を説明するフローチャートである。
試験方法を説明するフローチャートである。
【図５】分極電荷ＱOSの時間依存性を示すグラフであ
る。
る。
【図６】試験電圧の決定方法の一例を示すグラフであ
る。
る。
【図７】プレート線に印加する電圧を変化する場合の強
誘電体メモリの試験方法を説明する図である。
誘電体メモリの試験方法を説明する図である。
【図８】本発明の第２実施形態による強誘電体メモリの
試験方法を説明するフローチャートである。
試験方法を説明するフローチャートである。
【図９】熱ストレス温度を変化した場合の分極電荷ＱOS
の時間依存性を示すグラフである。
の時間依存性を示すグラフである。
【図１０】強誘電体メモリの寿命と熱ストレス温度との
関係を示すアレニウスプロットである。
関係を示すアレニウスプロットである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 11/401 Ｇ０１Ｒ 31/28 Ｂ Ｈ０１Ｌ 21/66 Ｇ１１Ｃ 11/34 ３５２Ａ 27/10 ４５１ ３７１Ａ
Claims (9)
- 【請求項１】 強誘電体キャパシタを有する強誘電体メ
モリの試験方法であって、 記憶情報を読み出すために必要な最低動作電圧を測定す
る最低動作電圧測定工程と、 第１の記憶情報を書き込む第１の記憶情報書き込み工程
と、 前記第１の記憶情報を書き込んだ状態で所定の熱ストレ
スを加える熱ストレス工程と、 絶対値が前記最低動作電圧以上であって、前記最低動作
電圧に対して所定の範囲内にある試験電圧により前記記
憶情報の読み出し試験を行う試験工程とを有することを
特徴とする強誘電体メモリの試験方法。 - 【請求項２】 請求項１記載の強誘電体メモリの試験方
法において、 前記熱ストレス工程の後に、前記第１の記憶情報とは異
なる第２の記憶情報を書き込む第２の記憶情報書き込み
工程を更に有し、 前記試験工程では、前記試験電圧により前記第２の記憶
情報を読み出すことを特徴とする強誘電体メモリの試験
方法。 - 【請求項３】 請求項１又は２記載の強誘電体メモリの
試験方法において、 前記試験工程では、前記最低動作電圧と等しい前記試験
電圧において読み出し試験を行うことを特徴とする強誘
電体メモリの試験方法。 - 【請求項４】 請求項１又は２記載の強誘電体メモリの
試験方法において、 前記試験工程では、前記最低動作電圧に、前記熱ストレ
スの条件から計算して必要とされる寿命を補償するため
に必要な電圧を加味した前記試験電圧により試験を行う
ことを特徴とする強誘電体メモリの試験方法。 - 【請求項５】 請求項１又は２記載の強誘電体メモリの
試験方法において、 前記試験工程では、前記記憶情報の読み出し試験を行う
代わりに前記熱ストレスを加えた後における前記記憶情
報を読み出すための最低動作電圧を測定し、前記熱スト
レスの前後における前記最低動作電圧の変化分から前記
記憶情報の保持能力を見積もることを特徴とする強誘電
体メモリの試験方法。 - 【請求項６】 請求項１乃至５のいずれか１項に記載の
強誘電体メモリの試験方法において、 前記最低動作電圧測定工程では、前記記憶情報を判定す
るためのセンス回路の動作に必要とされる最低電圧を測
定することを特徴とする強誘電体メモリの試験方法。 - 【請求項７】 請求項１乃至６のいずれか１項に記載の
強誘電体メモリの試験方法において、 前記試験工程では、前記強誘電体キャパシタに印加され
る電圧を前記試験電圧として前記記憶情報の読み出し試
験を行うことを特徴とする強誘電体メモリの試験方法。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
強誘電体メモリの試験方法において、 前記熱ストレス工程は、記憶情報が書き込まれた状態で
加えられる最初の熱工程であることを特徴とする強誘電
体メモリの試験方法。 - 【請求項９】 請求項１乃至８のいずれか１項に記載の
強誘電体メモリの試験方法において、 前記熱ストレス工程は、強誘電体メモリの組立工程であ
ることを特徴とする強誘電体メモリの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264409A JPH11102600A (ja) | 1997-09-29 | 1997-09-29 | 強誘電体メモリの試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9264409A JPH11102600A (ja) | 1997-09-29 | 1997-09-29 | 強誘電体メモリの試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11102600A true JPH11102600A (ja) | 1999-04-13 |
Family
ID=17402771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9264409A Withdrawn JPH11102600A (ja) | 1997-09-29 | 1997-09-29 | 強誘電体メモリの試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11102600A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687173B2 (en) | 2001-06-29 | 2004-02-03 | Hynix Semiconductor, Inc. | Circuit for testing ferroelectric capacitor in FRAM |
| JP2005322889A (ja) * | 2004-04-05 | 2005-11-17 | Fujitsu Ltd | 強誘電体キャパシタの測定方法及び強誘電体メモリの設計方法 |
| WO2005122180A1 (ja) * | 2004-06-08 | 2005-12-22 | Fujitsu Limited | 半導体記憶装置の検査方法 |
| US7111210B2 (en) | 2002-08-28 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | Accelerated test method for ferroelectric memory device |
| US7203108B2 (en) | 2004-11-12 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Reliability test method for a ferroelectric memory device |
| KR100838639B1 (ko) * | 2006-11-07 | 2008-06-16 | 후지쯔 가부시끼가이샤 | 반도체 기억장치의 검사 방법 |
| JP2010040664A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | 強誘電体メモリの製造方法および試験システム |
| US7906349B2 (en) | 2007-11-05 | 2011-03-15 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device including ferroelectric capacitor |
-
1997
- 1997-09-29 JP JP9264409A patent/JPH11102600A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6687173B2 (en) | 2001-06-29 | 2004-02-03 | Hynix Semiconductor, Inc. | Circuit for testing ferroelectric capacitor in FRAM |
| US7111210B2 (en) | 2002-08-28 | 2006-09-19 | Matsushita Electric Industrial Co., Ltd. | Accelerated test method for ferroelectric memory device |
| JP2005322889A (ja) * | 2004-04-05 | 2005-11-17 | Fujitsu Ltd | 強誘電体キャパシタの測定方法及び強誘電体メモリの設計方法 |
| WO2005122180A1 (ja) * | 2004-06-08 | 2005-12-22 | Fujitsu Limited | 半導体記憶装置の検査方法 |
| US7982466B2 (en) | 2004-06-08 | 2011-07-19 | Fujitsu Semiconductor Limited | Inspection method for semiconductor memory |
| US7203108B2 (en) | 2004-11-12 | 2007-04-10 | Matsushita Electric Industrial Co., Ltd. | Reliability test method for a ferroelectric memory device |
| KR100838639B1 (ko) * | 2006-11-07 | 2008-06-16 | 후지쯔 가부시끼가이샤 | 반도체 기억장치의 검사 방법 |
| US7906349B2 (en) | 2007-11-05 | 2011-03-15 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device including ferroelectric capacitor |
| JP2010040664A (ja) * | 2008-08-01 | 2010-02-18 | Fujitsu Microelectronics Ltd | 強誘電体メモリの製造方法および試験システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8472236B2 (en) | Differential plate line screen test for ferroelectric latch circuits | |
| US7729156B2 (en) | Cycling to mitigate imprint in ferroelectric memories | |
| US20080068873A1 (en) | Ferroelectric memory apparatus and control method of the same | |
| CN106683704B (zh) | 数据保持电荷损失传感器 | |
| JPH06267300A (ja) | 不揮発性半導体記憶装置と半導体装置及びその試験方法 | |
| US6646905B2 (en) | Ferroelectric storage device | |
| US6754094B2 (en) | Circuit and method for testing a ferroelectric memory device | |
| JP3780713B2 (ja) | 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法 | |
| JPH11102600A (ja) | 強誘電体メモリの試験方法 | |
| JP2004030887A (ja) | ＦｅＲＡＭセルを含む集積回路およびそのテスト方法 | |
| JP2004348953A (ja) | ＦｅＲＡＭ内に組み込まれる動的基準電圧校正 | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| US6658608B1 (en) | Apparatus and method for testing ferroelectric memories | |
| JP2880695B2 (ja) | 半導体記憶装置の加速試験方法 | |
| EP1220230A2 (en) | Circuit and method for testing a ferroelectric memory device | |
| JP2001085634A (ja) | 半導体記憶装置及びその試験方法 | |
| US7203108B2 (en) | Reliability test method for a ferroelectric memory device | |
| JP2004310823A (ja) | 強誘電体メモリ装置の加速試験方法 | |
| US7982466B2 (en) | Inspection method for semiconductor memory | |
| JP3780783B2 (ja) | 半導体不揮発性記憶装置およびその試験方法 | |
| JP2001077320A (ja) | 不揮発性半導体メモリ装置及びその選別方法 | |
| JP3468730B2 (ja) | 不揮発性半導体記憶装置の試験方法 | |
| JP2004239760A (ja) | 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法 | |
| JP2001067896A (ja) | 半導体記憶装置の検査方法および半導体記憶装置 | |
| JP2002008397A (ja) | 半導体記憶装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |