JPH0340421A - オキシ窒化チタン被膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は金属層用の反射防止コーティング（ＡＢＣ）
に関し、特に稠密にパックされた極微小の半導体素子を
用いた超大規模集積回路（ＶＬＳＩ）の製造に使用され
る金属層フォトリソグラフィーにかける反射防止コーテ
ィングに関する。

〔従来の技術〕

１マイクロメータ（μｍ）プロセス用のＶＬＳＩ技術は
線幅がほんの僅かしか大きくない２μｍプロセスの場合
に比べてはるかに大きな臨界寸法（ＣＤ）制御管理に対
する注意が必要である。寸法の取シ方を半分に縮小する
とＣＤ制御の困難度は５倍乃至１０倍に増加する。

半導体デバイスの製造にあっては、デバイス表面に導電
路を形成することが必要であるが、従来技術では、これ
を半導体基板表面上に金属層を形成し、その金属層に通
常のフォトリソグラフィー法によってパターン形成する
ことによう行って来た。この従来技術の問題点の一つに
金属層の高反射能の問題がある。

パターン形成プロセスでは、サブストレート上の金属層
にフォトレジスト層を塗工した後、露光してその上に導
体パターンを設定する。この方法の欠点は必要以上のフ
ォトレジストが露光されてしまうということである。即
ち、入射光が定在波効果のため金属層表面において露光
したいフォトレジストの部分の近接部分を露光するよう
な角度で反射する結果、次のフォトレジスト現像過程で
フォトレジストにアンダーカットやノツチ（切欠き）が
生じる。その結果、開放部（フォトレジストが除去され
た部分）が必要以上に広くなってしまう。そこで、アル
ミのような高反射能金属被膜のパターン形成工種で定在
波現象によシ生じるフォトレジストのアンダーカットや
ノツチ形成を防ぐために、さらに何らかの処理を付加す
ることが必要となる。

定在波は化学線の光波がフォトレジスト被膜を通ってサ
ブストレート上の反射性金属層に伝播し、そこで逆に７
オトレジスト中へ反射される際に生じる。これらの反射
波は入射波と互いに強め合ったシ弱め合ったシするよう
に干渉し、λ、／４ｎの間隔で高露光部と低露光部を生
じさせる（但し、ｎはフォトレジストの屈折率）。この
ような干渉はフォトレジスト層に対し２つの好ましくな
い作用を及ぼす。會ず、フォトレジストの厚さ方向にお
ける光の強さの周期性変動のためにフォトレジストのエ
ネルギー吸収量が厚さ全体にわたって不均等になる。第
２の好ましくない作用としては、フォトレジストがステ
ップ部を横切る所で線幅に変動が生じるが、これはフォ
トレジストの異なる厚さでの干渉作用によって、フォト
レジストに結合される総エネルギー量が変動することに
起因するものである。これらのいずれの作用もフォトレ
ジストの分解能損を増大させ、この分解能損は分解能が
１μｍに近づくに従って顕著になる。例えば、１μｍ・
の線幅で約０，３５μｍの変動を生じ得ることが実際に
確かめられている。

アルミ（Ａｔ）のような高反射能サブストレートまたは
金属層では上記のような定在波効果が特に強くなるため
、フォトレジストの下層に染料やＡＢＣを用いる勢、定
在波効果を抑えようという試みがなされると共に、フォ
トレジストの吸光性を増進するための染料の使用やＡＲ
Ｃ被膜の使用等線幅変動をできるだけ小さくするための
方法や技術が種々研究されてきた。これらの技術は時間
当たｂ処理量に影響したシよシ複雑な工程を要したシす
る場合もあるが、歩留υと性能の向上を確実に期待する
ことができる。

フォトレジストの吸光性、特に高反射性のサブストレー
トや金属被膜を用いる場合にフォトレジストの吸光性を
良くシ、定住波干渉効果を減じるために非漂白性の染料
を添加する試みがなされている。染料による方法はＡＲ
Ｃようも実施し易いが、露光時間を長くする必要があシ
、時間当たシ処理量が減少する。これらの染料によれば
一般に定在波作用及びステップ上のノツチ形成が減じら
れるが、コントラスト及びフォトレジ、スト側面の傾斜
が小さくなるという犠牲を伴うということが報告されて
いる。さらに、染料濃度を高くすると却ってフオ・トレ
ジストーサブストレート界面近傍で定在波が強くなると
いう観察結果も得られている。

ＣＤ　（臨界寸法）パラメータを管理するのに有用なも
う一つの技術はＡＲＣ被膜塗工法である。ＡＲＣは厚さ
が一般に１１００ｎ乃至２５０ｔｌｌＴ１の薄膜で、通
常、１−μｍ描画スケールで寸法取すしようとするメタ
ライゼーション層あるいはその他の高反射能被、膜に塗
工される。ＡＢＣに用いられる典型的な材料としてはポ
リイミド樹脂、５ｉ３Ｎ４（酸化けい素）及びポリシリ
コン（多結晶シリコン）等がある。

これらの物質はいずれも、デバイスへの入射光を吸収し
て、光が金属層に達して反射されるのを防ぐことによう
フォトレジスト層のアンダーカットやノツチ形成を防止
する。しかしながら、これらの材料を用いるとフォトリ
ソグラフィープロセスに新たな不具合が生じる。例えば
、Ｓｉ３Ｎ４　やポリシリコンは蒸着に３５０℃乃至４
００℃の高温が必要なため、金属層中にヒロックが発生
しやすい。

さらに、これらの材料で形成されたコーティングは厚さ
が一様でなく、過剰の粒子が発生する。

ポリイミド樹脂は塗工及び低温処理が比較的容易なため
、これまでポリイミド樹脂のスピンオン（５ｐｉｎ　−
ｏｎ　）ＡＲＣが種々試みられている。しかしながら、
スピンオンＡＲＣは温度を±２℃の範囲内に正確に制御
しなければならないという条件の厳格なアニール工程を
必要とする上、ポリイミド樹脂はスプレーデイペロツバ
の制御も極めて精密に行わなければならない。さらに、
スピンオンＡＲＣ被膜は、一般に、必ずしもすべての表
面凹凸形状に対して適合性を有するものではない。特に
１−μｍ級のＶ８ＬＩデバイスにおける厳格な表面形状
条件を扱う場合にはこの点が問題となる。

ＡＲＣ層に非晶質シリコンを用いることも試みられてい
る。通常、非晶質シリコンはスパッタリング（スパッタ
法）によυ蒸着される。しかしながら、この技術では多
量の粒子が入す込むし、一般に工程制御も困難である。

ＡＲＣのもう一つの形態は露光波長で高い吸光性と非漂
白性を示すポリマー被膜である。ポリマー被膜はサブス
トレートに対して直接塗工され、その上にフォトレジス
トがスピンオンされる。その結果、ＡＢＣはフォトレジ
ストを貫通する放射光の大部分を吸収する。定在波作用
は、サブストレートからの反射がはるかに少ないために
大幅に減殺される。表面凹凸形状による光散乱も阻止さ
れる。

その上、このＡＲＣはウェーハ表面形状をある程度平滑
化してフォトレジスト厚さをよう一様にするため、ステ
ップ上の線幅変動をよシ小さくするよう作用する。

アルミ層上に塗工するＡＲＣ被膜としてはチタン（Ｔ１
）あるいはチタン−タングステン（’ｒｉ：ｗ）合金の
薄膜を使用することもできる。しかしながら、これらの
Ｔｌあるいはｒｔ：ｗを単独で使用してもＡＢＣ薄膜と
して充分な効果を発揮することはできない。このような
用途にはむしろ窒化チタン（ＴＩＮ）が好適であ’）ｚ
　Ｔ’０２　　（二酸化チタン）も用いられる。通常、
ＴＩＮ被膜はＮ２雰囲気中でＴ１の反応性スパッタリン
グを行うことによう蒸着される。ＴＩＮ被膜層の反射能
は一般に２％乃至１０％の範囲内である。

この場合、スパッタリングチェンバにＮ！を導入する結
果、シングルチェンバスパッタリング方式ではアルミ（
Ａｔ）とＴｉＮとの逐次蒸着が阻止される。さらに、ス
パッタリングプロセスでＮｚ５Ｊ囲気を用いることによ
りＮｚ混入が、たとえｐｐｍレベルであっても、ＡＡ−
８ｔ間のエレクトロマイグレーション特性に悪影響を及
ぼす。

ＴＩＮの使用に付随するもう一つの問題点は、高圧縮応
力が発生する結果、薄膜層にフレーキングや粒子が生ず
るということでちる。このようなフレーキングや粒子の
発生は歩留シを悪化させると共に、予防保守の頻度を増
大させる。

〒ｉＮ被膜層はＡＢＣ被膜として用いられるほか、従来
技術ではバリヤ層としても用いられてきた。

しかしながら、従来のスパッタ蒸着によるＴＩＮには、
縦方向にも横方向にも過剰な粒子発生と金属膨出部の形
成が伴い、このよう碌粒子発生は歩留すを低下させる結
果となる。さらに、スパッタリングプロセスは高価につ
くと共に、長時間を要する。一般に、ＴＩＮスパッタ法
を用いる場合は予防保守計画で保守頻度が増加する。そ
の結果、反応チェンバをクリーニングする間操業停止す
る分高くつき、時間当たシ処理能力が低下する。

ＴＩＮ被膜層を用いた場合に起こシ得るさらに有害な結
果は金属積層部（メタルスタック；ｍｅｔａｌｓｔａｃ
ｋｓ　）における金属亀裂特性の悪化であろう。

ｈｔ−ベースのメタルスタックに３けるパッシベーショ
ン被膜の応力及びこれに必要な後処理は一般に微小亀裂
を生じる結果となる。微小亀裂が発生すると、歩留シが
悪化すると同時に、半導体デバイスの信頼性が低下し、
ついには導電層間にアーク放電を生じることもある。

この発明は、スパッタポンプダウン（排気）回数を著し
く少なくシ、スパッタチェンバのＮ２汚染（混入）をな
くシ、スパッタリング装置の予防保守の所要回数及び頻
度を大幅に減少させることにより従来のＡＢＣ被膜法に
付随する問題点を軽減しようとするものである。

この発明は、金属層の品質を経済性の面で改善し、従っ
て半導体デバイスの歩留砂及び性能を改善し得るもので
ある。さらに、この発明によれば、一般に従来技術のＡ
ＲＣ被膜法用いた場合に発生することの多かったメタル
スタックの金属亀裂をなくすことができる。

〔発明の概要〕

この発明は改良された反射防止コーティングを用いて半
導体デバイスのサブストレート上に導電パターンを形成
する方法を提供するものである。

この発明によれば、壕ず、半導体デバイスのサブストレ
ート上にバリヤ層（例えばチタン７ｍ）を蒸着し、その
バリヤ層上にアルミｔたはアルミ合金の金属層を蒸着す
る。次に、との′金属層上にチタン層をスパッタ蒸着す
る。そして、このチタン層（バリヤ層にチタンを用いた
場合は２番目のチタン層）を下降流マイクロ波プラズマ
を用いてオキシ窒化チタンに転化させる。この工程では
、所定混合比の酸素、窒素及び酸化窒素よりなる混合物
を使用する。転化温度は約２７５℃乃至４００℃の範囲
である。

次に、オキシ窒化チタン層上にフォトレジスト層を形成
し、バターニングした後、現像する。この発明によれば
、化学線の金属層での反射が効果的に防止されるので、
アンダーカットやノツチ形成のない境界の明確な導電パ
ターンが得られる。

〔実施例〕

ここでは、フォトレジスト層のアンダーカットやノツチ
形成を防ぐようにしたこの発明による半導体デバイス上
に導電パターンを形成するための金属層リソグラフィー
プロセスの改良形態について詳細に説明する。以下の説
明では、発明の理解をより完全ならしめるために具体的
な厚さの数値等、多くの詳細事項が特定的に示されてい
るが、当業者であればこれら特定の詳細事項の如何に関
わらずこの発明が実施可能であるということは明らかで
あろう。また、この発明を不必要にあい１いにすること
がないよう、周知プロセスについては場合によって詳細
な説明を省略した。

従来技術の実施態様 第１図及び第２図には、従来技術によ、９　ＡＲＣ薄膜
を形成するためのフォトリソグラフィープロセスが描か
れている。第１図において、筐ず金属層１０２がサブス
トレート１０１上に形成される。通常、金属層１０２は
アルミ（Ａｔ）またはアルミ合金で形成される。つぎに
金属層１０２上にフォトレジスト層１０３が塗工される
。その後、フォトレジスト１０３の特定領域に対して化
学線の光２０１が照射される。例えば、パターニングは
フォトレジスト１０３上にパターンを投影することによ
シ行えばよい。しかしながら、この場合化学線の光２０
１はフオトレジス）１１０３に入って金属層１０２に入
射し、そこでいくつかの角度で反射して、フォトレジス
ト層１０３の隣接領域にも入シ込む。その結果、フオド
レジスト層１０３の目的とする以外の様々な部分も露光
されてしまう。

第２図に３いて、フォトレジスト１０３の露光、現像後
、フォトレジスト１０３の露光された部分は瞼去される
。化学線の入射光と反射光とが互いに強め合ったり弱め
合ったυする干渉作用のため開放部１０３の側縁部１３
は垂直ではない上、むらが形成されている。フォトレジ
スト１０３にパターニングしたならば、金属層１０２に
対して選択エツチングを行い、半導体デバイス上に導電
パターンを残すことができる。この導電パターンはフォ
トレジストのパターンに類似したものとなるから、線幅
にはデバイス性能に影響するほど相当のばらつきを生じ
る場合がある。

〔本願の実施例〕

第３図及び第４図において、會ずバリヤ層１０２が半導
体デバイスのサブストレート１０１上に蒸着される。こ
の実施例におけるバリヤ層１０２はＴｉよシなるが、バ
リヤ用として周知の如何なる金属でも使用することがで
き、それらの金属を用いたものも本願発明の範囲内に含
まれるものである。

次に、Ａｔ−８ｌの金属層をバリヤ層１０２上に蒸着し
てメタルスタックを形成する。この実施例では金属１１
１０３として人ｔ−２％Ｓ１を用いているが、これと作
用的に同等の金属薄膜形成するものであれば、ＡＡ−１
％Ｓｔ、Ａｔ及びその他のアルミ合金等、すべて使用可
能である。バリヤ層１０２及び金属層１０３の蒸着は、
周知の蒸着プロセスを何種類使ってもよい。次に、メタ
ルスタック上に１１層１０６がスパッタ蒸着される。こ
の実施例では、１１層１０６の厚さは約４５ナノメータ
（ｎｍ）である。他の実施例ではこの１１層１０６の厚
さは約６０ｎｍである。当業者であれば、ＴＩ層１０６
の下層のメタルスタックは、この実施例の特定の組合せ
以外にどのような組合せを用いてもよく、それらの組合
せを用いたものもすべて本願発明の範囲内に金塗れると
いうことは明らかであろう。

次に７１層１０６はオキシ窒化チタン（ＴｉＯＮ）被膜
１１６に転化される。図示実施例の場合、転化プロセス
では酸素（Ｏｘ）、窒素（Ｎ２）及び酸化窒素（Ｎ２０
）よシなる下降流マイクロ波プラズマをプロセスガスと
して使用する。Ｔ１の０２及びＮとの酸化状態の違いが
電荷平衡誘発湿空格子点を生じさせるということが理論
的に証明されている。

そのため、０２及びＮの反応物質種を含む気体混合物を
用いると、これらの反応物質種は上記の２番目の１１層
１０６中に拡散し、反応することができる。この実施例
で用いる混合比は１０　（（ｈ）　：１　（Ｎり　：　
１　（Ｎ２０）であるが、当業者であれば混合比は適宜
変更することができ、それらの異なる混合比を使用した
ものも本願発明の範囲内に含まれるということは明らか
であろう。さらに、これ以外のプラズマ技術やガス活性
化法を使用することも本願発明の範囲内において可能で
ある。この工程の温度は４００℃以下、温度計指示値で
約２７５℃に保つ。これによってアル□−シリコン（Ａ
ｔ−８ｉ）メタライゼーション法との適合性を確保する
ことができる。

Ｔｉ０Ｎ被膜１１６は基本的には制御された量のＮによ
り１汚染（異物混入）された」酸化物被膜であり、Ｎは
ＴｔＯＮ被膜１１６と金属層１０３の間の界面に蓄積さ
れる。このＴｉ０Ｎ被膜１１６はＡＲＣ被膜としてのす
べての必要条件を満たしている。４３６ナノメータ（ｎ
ｍ）にかけるスペクトル反射能は、使用する気体混合物
の混合比によるが、アルミの反射能の０．２多乃至５（
ｌである。このように反射能を広い範囲内で調整して得
ることができるため、各特定のリソグラフィープロセス
に合わせて反射能を精密に調整することができ、製造プ
ロセスにおける微調整がやシ易くなる。

さらに、この発明によれば、ヒロックのような縦方向ま
たは横方向の膨出欠陥は生じない。ヒロックは成長欠陥
であるが、応力を生じさせて亀裂やボイドの形成を促進
する。これらの亀裂やボイドはいずれもデバイス性能に
悪影響を及ぼす。さらに、この発明によれば粒子密度及
び粒径を格段に小さくすることができる。

上記の処理を行ったならば、フォトレジスト層１０３の
塗工形成前に他の処理を行う必要は全くない。この発明
は、従来技術のスパッタリングブロセスよりも処理工程
数が少なく、コストが少なくて済むという長所がある。

さらに、金属層に関連する欠陥やＮ２混入に起因するＡ
ｊ−８１層の電磁気特性の劣化も大幅に少ない。

第４図では、周知のフォトレジスト層形成プロセスを用
いてＴ１０Ｎ被膜１１６上にフォトレジスト層１０３が
形成される。このフォトレジスト層はＡＢＣ被膜を用い
ない場合と同様の方法で処理され、露光される。即ち、
パターニング用投影マスクあるいはフォトリソグラフィ
ーマスクにょう設定されるところに従ってフォトレジス
ト層１０３の特定領域に対して化学線の光２０１が照射
される。７１　ＯＮ被膜１１６は化学線の光２０１の入
射波を吸収してフォトレジスト層１０３中への反射を防
止する。このように光を吸収して反射を女くすことにょ
シバターンの側壁部３０を垂直でむらのない一様ｉ断面
に形成することができる。

次に第５図を参照しつつ説明すると、フォトレジスト層
１０３は周知のプロセスを用いて現像され、開放部１０
７が形成される。このようにフォトレジスト層１０３に
開放部１０７が形成されたならば、周知のエツチングプ
ロセスによｊｊ）ＴｉＯＮ被膜１１６及び金属層１０２
をサブストレート１０１０表面まで同時にエツチングす
る。

第６図はエツチング後の金属層１０２及びＴｉ０Ｎ被膜
１１６とサブストレート１０１の状態を示している。図
から明らかなように、開放部１０７には垂直にきれいに
カットされた側縁部（側壁部）２０が形成されている。

フォトレジストｌ１２０は周知Ｏストリッピングプロセ
スを用いて剥ぎ落とされるが、Ｔｉ０Ｎ被膜１１６は落
とされずに残ｂ１ヒロック形成を防止する作用をなす。

他の実施例においては、拡散バリヤ層もＴｉｏＮ層で形
成される。このような実施例の場合は、シリコンサブス
トレート上にＴｉ被膜を蒸着し、上記実施例でＡＢＣ被
膜を形成したのと同じプロセス条件を用いてＴｌｏＮ層
に転化する。このようにして得られるＴｌ０Ｎ被膜は粒
子が少なく、スパッタ蒸着ＴＩＮ被膜に見られるような
多孔質柱状組織を持たず、すぐれた拡散バリヤになシ得
るということが確認されている。

以上、本願発明を特定材料及びパラメータを用いた実施
例によυ説明したが、これらの材料及びパラメータは本
願発明の要旨及び範囲内において変更可能であシ、また
従来技術におけるほとんどの半導体基板を用いることが
でき、本願発明は上記に特定したような各種物質層に限
定されるものではない。

本願発明によれば、新規々ＡＲＣ被膜形戒プ形成スが得
られ、プロセスチェンバでＮ！を使用しなくともよく、
機械停止時間が短縮され、時間当たシ処理能力が増大し
、低コスト化が達成され、粒子形成が少なくなり１且つ
メタルスタックの亀裂発生をほとんど防止することがで
きる等、多大の効果が連成される。

【図面の簡単な説明】

第１図は蒸着金属層上に７オトレジストを塗工した状態
を示す従来技術による半導体デバイスの成した後ヤメ態
を示す第１図の半導体デバイスの斜視図、第３図は蒸着
金属層上にＴｌｏＮ層を蒸着した状態を示す本願発明に
よる半導体デバイスの立断面図、第４図はフォトレジス
トを塗工した後の状態を示す第３図の半導体デバイスの
立断面図、第５図はフォトレジスト層に開放部を形成し
た後の状態を示す第４図の半導体デバイスの斜視図、第
６図はフォトレジスト層を除去した後の状態を示す第５
図の半導体デバイスの斜視図である。 ２０・・・・側縁部、１０１・・◆・サブストレー）、
１０２・・・・金属層、１０３・・・・フォトレジスト
、１０５・・・・バリヤ層、１０６・・・・チタン層、
１０Ｔ・・・・開放部、１１６・・・・オキシ窒化チタ
ン（ＴｉＯＮ）層（被膜）、２０１・・・・化学線の光
。 ’ＦＦ許出ＪＪｊ人　　　インテル・コーポレーション
代　理　人　　山　　　川　　　政　　　樹１［’ＩＩ
Ｅ　　　　’ｌ−

Claims (3)

【特許請求の範囲】
1. （１）半導体デバイスのサブストレート上にバリヤ層を
   蒸着する過程と； 上記バリヤ層上に金属層を蒸着する過程と；上記金属層
   上にチタン層を蒸着する過程と；酸素、窒素及び酸化窒
   素よりなる混合物をプロセスガスとして用いて上記チタ
   ン層をオキシ窒化チタン被膜に転化させる過程と； からなるオキシ窒化チタン被膜の形成方法。
2. （２）半導体デバイスのサブストレート上にオキシ窒化
   チタンのバリヤ層及び反射防止コーティングを形成する
   方法であつて： 上記半導体デバイスのサブストレート上にバリヤ層を蒸
   着する過程と； 上記バリヤ層上に金属層を蒸着する過程と；上記金属層
   上にチタン層を蒸着する過程と；所定混合比の酸素、窒
   素及び酸化窒素の混合物よりなる下降流マイクロ波プラ
   ズマを用いて上記チタン層をオキシ窒化チタン層に転化
   させる過程と； 上記転化を行わせる転化温度を約２７５℃乃至４００℃
   の範囲に調節する過程と； からなるオキシ窒化チタンのバリヤ層及び反射防止コー
   ティングを形成する方法。
3. （３）反射防止コーティングを用いて半導体デバイスの
   サブストレート上に導電パターンを形成する方法におい
   て： 上記半導体デバイスのサブストレート上に金属層を蒸着
   する過程と； 所定混合比の酸素、窒素及び酸化窒素の混合物よりなる
   下降流マイクロ波プラズマを用いて上記チタン層をオキ
   シ窒化チタン層に転化させる過程と； 上記転化を行わせる転化温度を約２７５℃乃至４００℃
   の範囲に調節する過程と； 上記オキシ窒化チタン層上にフォトレジスト層を形成す
   る過程と； 化学線の光が上記オキシ窒化層に吸収されるようにして
   フォトリソグラフィー法により上記フォトレジスト層に
   パターンを形成する過程と；上記フォトレジスト層に形
   成された上記パターンを上記オキシ窒化チタン層及び上
   記金属層に形成するようエツチングする過程と； からなることを特徴とする半導体デバイスのサブストレ
   ート上に導電パターンを形成する方法。