[go: up one dir, main page]

JPH033354A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH033354A
JPH033354A JP1138708A JP13870889A JPH033354A JP H033354 A JPH033354 A JP H033354A JP 1138708 A JP1138708 A JP 1138708A JP 13870889 A JP13870889 A JP 13870889A JP H033354 A JPH033354 A JP H033354A
Authority
JP
Japan
Prior art keywords
package
outer leads
protrude
parallel
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1138708A
Other languages
English (en)
Inventor
Seiichi Oba
大場　精一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP1138708A priority Critical patent/JPH033354A/ja
Publication of JPH033354A publication Critical patent/JPH033354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H10W90/756—

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は実装基板に対して表面実装を行う半導体装置に
関する。
〔従来の技術〕
従来、この種の半導体装置は、第６図にその一例を示す
ように、リードフレーム２１の素子搭載部２２に半導体
素子チップ２３を搭載し、ボンディングワイヤ・２４に
よりインナリード２５に電気接続する。そして、これら
を樹脂等のパッケージ２６で封止した後、アウタリード
２．７を所要形状に他げ形成している。
そして、この半導体装置は、パッケージ２６の底面を接
着剤１２により実装基板１１に接着するとともに、アウ
タリード２７を半田１３により回路パターンに接続して
表面実装を行っている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置は、パッケージ２６の外部に
おいてアウタリード２７を曲げ加工しているため、この
加工精度のばらつきによってパッケージ２６の底面に対
するアウタリード２７の高さ位置にばらつきが生じ易く
、これが原因して好適な表面実装ができなくなるという
問題がある。
即ち、アウタリード２７がパッケージ２６の底面よりも
高い位置に曲げ加工されたときには、パッケージ２６の
底面を接着剤１２により実装基板１１に接着すると、ア
ウタリード２７と実装基板１１の回路パターンとの隙間
が大きくなり過ぎ、半田等で接続することができなくな
る。
また、逆にアウタリード２７がパッケージ２６の底面よ
りも低い位置に曲げ加工されたときには、アウターリー
ド２７が実装基板１１の回路パターンに当接したときに
パッケージ２６の底面と実装基板１１との隙間が大きく
なり過ぎ、接着剤１２による仮付けが不可能になる。
本発明は表面実装を確実に行うことができるように構成
した半導体装置を提供することを目的とする。
〔課題を解決するための手段］ 本発明の半導体装置は、半導体素子チップ等を封止した
パッケージから突出されるアウタリードを、パッケージ
の底面と同一面でかつ底面と平行に突出させている。
〔作用〕
この構成では、パッケージの底面とアウタリードとを実
装基板の同一面上に配設でき、パッケージの接着及びア
ウタリードの半田付けをそれぞれ確実に実行できる。
〔実施例〕 次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
図において、リードフレームｌの素子搭載部２に半導体
素子チップ３を搭載し、ボンディングワイヤ４によりイ
ンナリード５に電気接続している。
そして、これらを樹脂で封止してパッケージ６を構成し
、このパッケージ６の下側周縁部から、パッケージ６の
底面と同一面でかつ底面と平行にアウタリード７を突出
形成している。
第２図は第１図の半導体装置を形成するために使用する
リードフレーム１の斜視図であり、このリードフレーム
１は素子搭載部２の付近でインナリード５を階段状に曲
げ加工し、かつアウタリード７は素子搭載部２と平行に
向けている。
そして、このリードフレーム１の素子搭載部２に半導体
素子チップ３を搭載した後、第３図に示すように、アウ
タリード７と同一面上に離型面を有する一対の樹脂封止
金型Ａ、　Ｂにてアウタリード７をクランプし、これら
の金型Ａ、Ｂを用いて樹脂封止を行うことにより、第１
図のパッケージ６を形成でき、パッケージ６の底面とア
ウタリード７とを同一面上に形成できる。
この構成の半導体装置によれば、第４図に示すように、
半導体装置を実装基板１１に実装する際には、パッケー
ジ６の底面を接着剤１２で接着する。すると、パッケー
ジ６の底面とアウタリード７とは同一面上であるために
、アウタリード７と実装基板１１との間には常に接着剤
１２の厚さに相当する寸法の隙間が構成される。実際に
は、アウタリード７は配線パターン上に位置されるため
、その隙間は極めて小さなものとなる。これにより、ア
ウタリード７を半田１３により確実に接続することが可
能となる。
第５図は本発明の他の実施例の断面図である。
この実施例ではパッケージ６の底面の略中央部に逆凹状
の溝６ａを設けている点が前記実施例とは相違している
。
このように逆凹状の溝６ａを設けることにより、半導体
装置を実装基板に接着する際の接着剤１２を厚く塗布す
ることができるため、接着剤の塗布量の制御が容易にな
る利点がある。
〔発明の効果］ 以上説明したように本発明は、パッケージから突出され
るアウタリードを、パッケージの底面と同一面でかつ底
面と平行に突出させているので、パッケージ底面とアウ
タリードとの間の相対位置のばらつきを無くすことがで
き、実装に際してパッケージの底面とアウタリードとを
実装基板の同一面上に配設でき、パッケージの接着及び
アウタリードの半田付けをそれぞれ確実に実行できる効
果がある。
また、パッケージ後にアウタリードを曲げ加工する工程
が不要となり、半導体装置を安価に製造できる効果もあ
る。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図はリードフ
レームの斜視図、第３図はパッケージの製造方法を示す
断面図、第４図は実装状態を示す断面図、第５図は本発
明の他の実施例の断面図、第６図は従来の半導体装置の
実装状態を示す断面図である。 ■１０．リードフレーム、２・・・素子搭載部、３・・
・半導体素子チップ、４・・・ボンディングワイヤ、５
・・・インナリード、６・・・パッケージ、６ａ・・・
溝、７・・・アウタリード、１１・・・実装基板、１２
・・・接着剤、１３・・・半田、２１・・・リードフレ
ーム、２２・・・素子搭載部、２３・・・半導体素子チ
ップ、２４・・・ボンディングワイヤ、２５・・・イン
ナリード、２６・・・パッケージ、２７・・・アウタリ
ード。

Claims (1)

    【特許請求の範囲】
  1. １、リードフレームに半導体素子チップを搭載してパッ
    ケージ封止し、このパッケージからアウタリードを突出
    した表面実装型の半導体装置において、前記アウタリー
    ドをパッケージの底面と同一面でかつ底面と平行に突出
    したことを特徴とする半導体装置。
JP1138708A 1989-05-31 1989-05-31 半導体装置 Pending JPH033354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1138708A JPH033354A (ja) 1989-05-31 1989-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1138708A JPH033354A (ja) 1989-05-31 1989-05-31 半導体装置

Publications (1)

Publication Number Publication Date
JPH033354A true JPH033354A (ja) 1991-01-09

Family

ID=15228272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1138708A Pending JPH033354A (ja) 1989-05-31 1989-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JPH033354A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
EP0623954A1 (en) * 1993-05-07 1994-11-09 AT&T Corp. Molded plastic packaging of electronic devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
DE4318727C2 (de) * 1992-06-05 1998-03-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
US5900582A (en) * 1992-06-05 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame
EP0623954A1 (en) * 1993-05-07 1994-11-09 AT&T Corp. Molded plastic packaging of electronic devices
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices

Similar Documents

Publication Publication Date Title
WO2006109566A1 (ja) 半導体装置
US5406119A (en) Lead frame
JPH02260450A (ja) 半導体装置およびその実装方法
US5925927A (en) Reinforced thin lead frames and leads
JPH033354A (ja) 半導体装置
JPH03104148A (ja) 半導体集積回路用パッケージ
KR910000018B1 (ko) 리이드프레임을 갖춘 반도체장치 및 그 제조방법
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JPH01102947A (ja) 樹脂封止型半導体デバイスおよびリードフレーム
JPH02153557A (ja) 樹脂封止型半導体装置
JPH0366150A (ja) 半導体集積回路装置
JPS62219531A (ja) 半導体集積回路装置
JPH03129840A (ja) 樹脂封止型半導体装置
KR0147232B1 (ko) 반도체용 패키지
JPH0526761Y2 (ja)
KR100525091B1 (ko) 반도체 패키지
JPH01216563A (ja) リードフレームの製造方法
KR200313831Y1 (ko) 바텀리드패키지
KR200148623Y1 (ko) 큐에프피용 반도체 칩_
JPH06132472A (ja) Ｉｃパッケージ
JPH0471288A (ja) 半導体実装基板
JP2776697B2 (ja) 半導体装置
JPH0199245A (ja) Ｉｃパッケージ
JPH04188657A (ja) 半導体装置用パッケージ
JPH04162466A (ja) 半導体装置用リードフレーム