JPH0320067B2 - - Google Patents
Info
- Publication number
- JPH0320067B2 JPH0320067B2 JP59278413A JP27841384A JPH0320067B2 JP H0320067 B2 JPH0320067 B2 JP H0320067B2 JP 59278413 A JP59278413 A JP 59278413A JP 27841384 A JP27841384 A JP 27841384A JP H0320067 B2 JPH0320067 B2 JP H0320067B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- heat dissipation
- semiconductor device
- sealed semiconductor
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W70/461—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H10W72/5449—
-
- H10W90/756—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は樹脂封止型半導体装置の平面実装形態
に関し、特に薄型パツケージの樹脂封止型半導体
装置に適用して放熱性の向上に効果的な平面実装
形態に係る。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a planar mounting form of a resin-sealed semiconductor device, and in particular, to a planar mounting form of a resin-sealed semiconductor device in a thin package. This relates to a planar mounting form.
樹脂パツケージはセラミツクパツケージに比較
して廉価であることから広く用いられており、特
に第2図A又はBに示すようなパツケージ形状を
有するものは、機器の小型化に対する要求から近
年大きな需要の高まりをみせている。
Resin packages are widely used because they are cheaper than ceramic packages, and in particular, the demand for packages with the shape shown in Figure 2 A or B has increased in recent years due to the demand for smaller equipment. is showing.
同図A,Bにおいて、1は樹脂モールド層から
なる外囲器、2…及び2′…はリードピンである。
第2図Aの場合には樹脂外囲器1の側壁から延出
したリードピン2…が外囲器の底面レベルにまで
折曲げられた後、更にその先端部分が外囲器底面
に略平行に折り返されているのに対し、同図Bの
ものは外囲器1の側壁から延出されて外囲器底面
レベルにまで折曲げられたリードピン2′…がそ
のまま終端されている。両者はこの点でのみ相違
し、その他の構造は全て同じである。何れの場合
にも、外囲器1の内部には図示しない半導体チツ
プが封止されており、リードピン2…,2′…は
この半導体チツプの内部端子にボンデイングされ
ている。 In the figures A and B, 1 is an envelope made of a resin mold layer, and 2... and 2'... are lead pins.
In the case of Fig. 2A, the lead pins 2 extending from the side wall of the resin envelope 1 are bent to the bottom level of the envelope, and then their tips are bent approximately parallel to the bottom of the envelope. In contrast, in the case shown in FIG. 1B, the lead pins 2' extend from the side wall of the envelope 1 and are bent to the bottom level of the envelope, and are terminated as they are. The two differ only in this point; all other structures are the same. In either case, a semiconductor chip (not shown) is sealed inside the envelope 1, and the lead pins 2..., 2'... are bonded to internal terminals of this semiconductor chip.
上記第2図A,Bの樹脂封止型半導体装置で
は、その樹脂外囲器1の厚さが通常のDIP型パツ
ケージに比較して極めて薄く、このため一般にフ
ラツトパツケージタイプと呼ばれていが、フラツ
トパツケージの明確な定義はない。そこで、この
明細書中では樹脂外囲器の厚さがリードピンの厚
さの15倍以下で、且つ平面実装するようにリード
フーミングされた樹脂封止パツケージをフラツト
パツケージと呼ぶことにする。 In the resin-sealed semiconductor devices shown in FIGS. 2A and 2B above, the thickness of the resin envelope 1 is extremely thin compared to a normal DIP package, and for this reason it is generally called a flat package type. , there is no clear definition of a flat package. Therefore, in this specification, a resin-sealed package in which the thickness of the resin envelope is 15 times or less than the thickness of the lead pin and which is lead-formed so as to be mounted on a flat surface will be referred to as a flat package.
上記フラツトパツケージは、既述のように樹脂
封止型半導体装置を小型化できる利点を有してい
る反面、放熱性の点で次のような問題を有してい
る。
Although the above-mentioned flat package has the advantage of being able to miniaturize the resin-sealed semiconductor device as described above, it has the following problem in terms of heat dissipation.
即ち、樹脂外囲器はもともと放熱性が低い上、
樹脂封止パツケージの放熱効果は基本的に外囲器
の大きさに依存する。このため、例えばDIPパツ
ケージ等のように比較的大きな外囲器であれば、
外囲器が非常に大きくなつて小型化の要求には反
することにはなるが、それでも或る程度の消費電
力(例えば100ピン程度のもの)までは賄える放
熱効果を得ることができる。ところが、フラツト
パツケージの薄型外囲器では樹脂モールド層によ
る放熱量の絶対量が少ないため、消費電力の小さ
いものに適用の範囲が限定されざるを得ないとい
う問題がある。 In other words, the resin envelope originally has low heat dissipation, and
The heat dissipation effect of a resin-sealed package basically depends on the size of the envelope. For this reason, if the package is relatively large, such as a DIP package,
Although the envelope becomes very large and goes against the demand for miniaturization, it is still possible to obtain a heat dissipation effect that can cover up to a certain amount of power consumption (for example, one with about 100 pins). However, since the absolute amount of heat dissipated by the resin mold layer in a flat package thin envelope is small, there is a problem in that the scope of application must be limited to those with low power consumption.
他方、樹脂封止型半導体装置に対するユーザ側
のニーズとして軽量小形化、多機能化の要求が
益々大きく、かなりの消費電力のものについても
フラツトパツケージタイプで実装することが求め
られている。この要求に応えるため、発明者は放
熱フインを設けたフラツトパツケージを提案した
が、この場合にも要求に充分に応えられるまで適
用範囲を拡大し得るには至つていない。特に単品
実装の場合に問題が残つている。 On the other hand, user needs for resin-sealed semiconductor devices include greater weight, smaller size, and multifunctionality, and even devices that consume a considerable amount of power are required to be mounted in a flat package type. In order to meet this demand, the inventor proposed a flat package provided with heat dissipation fins, but even in this case, the scope of application has not yet been expanded to the extent that the demand can be fully met. Problems remain, especially in the case of single-piece mounting.
本発明は上記事情に鑑みてなされたもので、フ
ラツトパツケージによる樹脂封止型半導体装置の
適用範囲拡大を目的としてなされたもので、放熱
フインと実装するプリント配線基板構造との組合
せによつて放熱効果を更に向上しようとするもの
である。
The present invention was made in view of the above circumstances, and was made with the aim of expanding the scope of application of resin-sealed semiconductor devices using flat packages. This is intended to further improve the heat dissipation effect.
本発明は、放熱フインを設けた平面実装タイプ
の薄型外囲器(フラツトパツケージ)による樹脂
封止型半導体装置をプリント配線基板上に実装す
る際、該プリント配線基板には配線用パターン以
外に放熱用パターンを設け、前記樹脂封止型半導
体装置をプリント配線基板に平面実装するに際
し、前記放熱フインをプリント配線基板に形成さ
れている前記放熱用パターンに接合することによ
り放熱浄化を向上させたものである。
The present invention provides a method for mounting a resin-sealed semiconductor device on a printed wiring board using a flat package of a flat mounting type provided with heat dissipation fins. A heat dissipation pattern is provided, and when the resin-sealed semiconductor device is planarly mounted on a printed wiring board, heat dissipation purification is improved by bonding the heat dissipation fin to the heat dissipation pattern formed on the printed wiring board. It is something.
即ち、本発明による樹脂封止型半導体装置の平
面実装形態は、放熱フイン上に半田層を介してマ
ウントされた半導体チツプと、該半導体チツプの
表面に形成された内部端子にボンデイングワイヤ
を介して接続されたリードピンと、前記半導体チ
ツプ、前記放熱フインの半導体チツプマウント部
分、前記リードのワイヤボンデイング部分を封止
する樹脂モールド層とを具備し、該樹脂モールド
層の厚さが前記リードピンの厚さの15倍以下で且
つ平面実装されるように構成されている樹脂封止
型半導体装置と、配線用パターン及び放熱用パタ
ーンが形成されたプリント配線基板とから構成さ
れ、前記樹脂封止型半導体装置の各リードピンを
前記配線用パターンに接合し、且つ前記放熱フイ
ンを前記放熱用パターンに接合して平面実装した
ことを特徴とするものである。 That is, the planar mounting form of the resin-sealed semiconductor device according to the present invention includes a semiconductor chip mounted on a heat dissipation fin via a solder layer, and an internal terminal formed on the surface of the semiconductor chip via a bonding wire. The resin mold layer includes a connected lead pin, a resin mold layer that seals the semiconductor chip, a semiconductor chip mounting portion of the heat dissipation fin, and a wire bonding portion of the lead, and the thickness of the resin mold layer is equal to the thickness of the lead pin. The resin-sealed semiconductor device is composed of a resin-sealed semiconductor device having a size of 15 times or less and configured to be flat-mounted, and a printed wiring board on which a wiring pattern and a heat dissipation pattern are formed. Each of the lead pins is bonded to the wiring pattern, and the heat dissipation fin is bonded to the heat dissipation pattern for planar mounting.
上記本発明によれば、放熱フインの放熱作用に
加えてプリント配線基板上の放熱用パターンによ
る放熱作用が得られる結果、かなりの程度の消費
電力を有するものについても適用でき、フラツト
パツケージの適用範囲拡大に対する要求に応える
ことが可能となる。 According to the present invention, in addition to the heat dissipation effect of the heat dissipation fins, the heat dissipation effect of the heat dissipation pattern on the printed wiring board can be obtained, and as a result, it can be applied even to devices with a considerable amount of power consumption, and can be applied to flat packages. This makes it possible to meet demands for expanded range.
まず、本発明の実装形態を適用するフラツトパ
ツケージの樹脂封止型半導体装置について説明す
ると、第3図A〜Cはその例を示す斜視図であ
る、このうち同図AおよびBは夫々第2図Aおよ
びBに対応するもので、図中11は樹脂モールド
層からなる外囲器、12,12′…はリードピン、
13,13′は放熱フインである。これら第3図
AおよびBの樹脂封止型半導体装置は、リードピ
ン及び放熱フインのフオーミング形状が異なる以
外は全く同じ構造を有している。
First, a flat package resin-sealed semiconductor device to which the mounting form of the present invention is applied will be explained. FIGS. 3A to 3C are perspective views showing an example thereof. 2A and B, in which 11 is an envelope made of a resin mold layer, 12, 12'... are lead pins,
13 and 13' are heat radiation fins. These resin-sealed semiconductor devices shown in FIGS. 3A and 3B have exactly the same structure except that the forming shapes of the lead pins and heat dissipation fins are different.
これに対して第3図Cの樹脂封止型半導体装置
は、リードピン22…及び放熱フイン23,23
が樹脂モールド層21の側壁から二方向にのみ延
設されている点で同図A,Bの構造とは異なつて
いる。しかし、外囲器21が薄型で且つリードピ
ン22…及び放熱フイン23,23が平面実装の
ための形状にフオーミングされている点で同図A
の構造と共通しており、これもフラツトパツケー
ジタイプとして分類されるものである。 On the other hand, the resin-sealed semiconductor device shown in FIG.
This structure differs from the structures shown in FIGS. A and B in that the structure extends from the side wall of the resin mold layer 21 in only two directions. However, the case A in FIG.
This is also classified as a flat package type.
次に、このような放熱フイン付きフラツトパツ
ケージによる樹脂封止型半導体装置の内部構造お
よび製造方法につき、第3図Cのものを例に説明
すると、その製造は第4図に示すリードフレーム
30を用いて行なわれる。該リードフレーム30
は金属薄板を打抜き加工することにより、リード
部22…及び放熱フイン23等の所定のパターン
を形成したものである。第3図Cの樹脂封止型半
導体装置の製造に際しては、まず放熱フイン2
3,23の中央部に設けられたベツド部上に半導
体チツプ24を銀/エポキシ系接着剤等のマウン
ト剤を介してダイボンデウングした後、図示のよ
うにワイヤボンデイングを施す。次いで、エポキ
シ樹脂等のトランスフアーモールドにより図中一
点鎖線で示す領域を封止する樹脂モールド層21
を形成した後、図中破線に沿つて各パターンをリ
ードフレームの外枠から切り離す。更に、分離さ
れたリード22…および放熱フイン23,23を
所定形状に折り曲げてフオーミングすることによ
り、第3図Cに示した平面実装タイプの樹脂封止
型半導体装置が得られる。 Next, the internal structure and manufacturing method of a resin-sealed semiconductor device using a flat package with heat dissipation fins will be explained using the device shown in FIG. 3C as an example. This is done using The lead frame 30
A predetermined pattern of lead portions 22, heat dissipation fins 23, etc. is formed by punching a thin metal plate. When manufacturing the resin-sealed semiconductor device shown in FIG.
After the semiconductor chip 24 is die-bonded onto the bed portion provided at the center of the semiconductor chips 3 and 23 using a mounting agent such as a silver/epoxy adhesive, wire bonding is performed as shown in the figure. Next, a resin mold layer 21 is formed to seal the area indicated by the dashed line in the figure with a transfer mold of epoxy resin or the like.
After forming, each pattern is separated from the outer frame of the lead frame along the broken line in the figure. Further, by bending and forming the separated leads 22 and the heat dissipating fins 23, 23 into a predetermined shape, a flat mount type resin-sealed semiconductor device shown in FIG. 3C is obtained.
なお、第4図において放熱フイン23に穿設さ
れている透孔のうち、樹脂封止境界近傍の透孔2
3a…は樹脂モールド層によるフインの保持力を
強化するためのものである。側ち、平面実装タイ
プでは樹脂モールド層が薄いため、フインを折り
曲げる際に必要とされる強度を与えるものであ
る。また、ベツド部近傍に設けられた透孔23b
は半導体チツプ24をダイボンデイングする際の
マウント剤の流れを防止し、放熱フインに対する
ワイヤボンデイングに支障をきたさないようにす
るものである。更に、放熱フイン23,23はベ
ツド部の両側の封止部分が括れており、幅が細く
なつているのは次の理由による。第一の理由は、
プリント配線基板の放熱器部分にフインを半田付
けする際の熱が半導体チツプ14に伝わるのを制
御するためである。また第二の理由は、フインを
折り曲げてフオーミングする際の機械的ストレス
が樹脂モールド層の内部に波及するのを回避し、
間隙の発生による耐湿性の低下を防止するためで
ある。 In addition, among the through holes drilled in the heat dissipation fin 23 in FIG. 4, the through hole 2 near the resin sealing boundary
3a... is for strengthening the holding power of the fins by the resin mold layer. On the other hand, since the resin mold layer of the flat mount type is thin, it provides the strength required when bending the fins. In addition, a through hole 23b provided near the bed portion
This prevents the flow of the mounting agent during die bonding of the semiconductor chip 24, so as not to interfere with wire bonding to the heat dissipation fin. Furthermore, the sealing portions of the heat dissipating fins 23, 23 on both sides of the bed portion are constricted and the width thereof is narrow for the following reason. The first reason is
This is to control the transmission of heat to the semiconductor chip 14 when the fins are soldered to the heat sink portion of the printed wiring board. The second reason is to avoid the mechanical stress that occurs when bending and forming the fins from spreading to the inside of the resin mold layer.
This is to prevent a decrease in moisture resistance due to the formation of gaps.
なお、放熱フイン及びリードピンを四方向に設
けた第3図A又はBのものについても、そのよう
なパターンで形成されたリードフレームを用いる
ことにより上記と同様に製造することができる。 Note that the structure shown in FIG. 3A or B in which heat dissipation fins and lead pins are provided in four directions can also be manufactured in the same manner as described above by using a lead frame formed in such a pattern.
次に、上記の構造を有する第3図Aの樹脂封止
型半導体装置に本発明による実装形態を適用し、
放熱フイン13…の放熱効果を向上させた実施例
を説明する。 Next, the mounting mode according to the present invention is applied to the resin-sealed semiconductor device of FIG. 3A having the above structure,
An embodiment in which the heat dissipation effect of the heat dissipation fins 13 is improved will be described.
第1図はこの一実施例を示す斜視図で、第3図
Aのフラツトパツケージによる樹脂封止型半導体
装置がプリント配線基板40の上に平面実装され
ている。プリント配線基板40は樹脂封止型半導
体装置を平面実装する部分41と、これを更に別
の回路基板に組込むためのプラグ部分42からな
り、その実装部分表面には配線用の銅箔パターン
43…の他、放熱用の銅箔パターン44…が形成
されている。また、このプリント配線基板40は
ガラスエポキシ板を用いた積層構造になつてお
り、実装部分に形成された配線用の銅箔パターン
43…は内部配線層を介してプラグ部分42表面
に形成された銅箔パターン45…に接続されてい
る。そして、第3図Aの樹脂封止型半導体装置
は、そのリードピン12…をプリント基板実装部
分41表面に形成した配線用パターン34の端子
上に半田付けし、且つ放熱フイン13……を基板
実装部41表面に形成された放熱用パターン44
上に半田付けすることにより平面実装されてい
る。 FIG. 1 is a perspective view showing this embodiment, in which the resin-sealed semiconductor device in the form of a flat package shown in FIG. 3A is mounted on a printed wiring board 40. The printed wiring board 40 consists of a part 41 for planar mounting of a resin-sealed semiconductor device, and a plug part 42 for incorporating this into another circuit board, and a copper foil pattern 43 for wiring on the surface of the mounting part... In addition, copper foil patterns 44 for heat radiation are formed. Further, this printed wiring board 40 has a laminated structure using glass epoxy boards, and the copper foil pattern 43 for wiring formed on the mounting part is formed on the surface of the plug part 42 via an internal wiring layer. It is connected to the copper foil patterns 45... In the resin-sealed semiconductor device of FIG. 3A, the lead pins 12 are soldered onto the terminals of the wiring pattern 34 formed on the surface of the printed circuit board mounting portion 41, and the heat dissipation fins 13 are mounted on the board. Heat dissipation pattern 44 formed on the surface of part 41
It is mounted on a flat surface by soldering on top.
上記実施例の実装形態では、平面実装された樹
脂封止型半導体装置の放熱フイン23…をプリン
ト配線基板の実装部表面に形成された配線機能を
もたない放熱用の銅箔パターン44…に半田付け
したことにより、放熱フインの実質的な放熱面積
が大きくなつている。この結果、単に放熱フイン
13のみの場合に比べて放熱用銅箔パターン44
…による放熱分だけ確実に大きな放熱効果が得ら
れ、従来は不可能であつた消費電力の大きな半導
体チツプに対してもフラツトパツケージの適用が
可能となる。実際、上記実施例の実装形態におけ
る放熱用銅箔パターン44…の幅を変化させ、同
一のパツケージで可能な半導体チツプ内消費電力
を検討したところ、両者間には明確な依存関係が
認められ、放熱用銅箔パターン44の有効性が確
認された。 In the mounting form of the above embodiment, the heat dissipation fins 23 of the flat-mounted resin-sealed semiconductor device are attached to the copper foil patterns 44 for heat dissipation, which do not have a wiring function, and are formed on the surface of the mounting part of the printed wiring board. By soldering, the substantial heat radiation area of the heat radiation fin is increased. As a result, compared to the case where only the heat dissipation fins 13 are used, the heat dissipation copper foil pattern 44
A large heat dissipation effect is reliably obtained by the amount of heat dissipated by..., and the flat package can be applied to semiconductor chips with high power consumption, which was previously impossible. In fact, when we changed the width of the heat dissipating copper foil patterns 44 in the mounting form of the above embodiment and examined the possible power consumption within the semiconductor chip in the same package, we found that there was a clear dependency between the two. The effectiveness of the heat dissipation copper foil pattern 44 was confirmed.
第5図は第3図Aの樹脂封止型半導体装置に本
発明による実装形態を適用した他の実施例を示す
斜視図である。この実施例では、プリント配線基
板実装部41の裏面全面を銅箔46で覆い、表面
に形成されている前記放熱用銅箔パターン43…
を実装部41の側壁に沿つて延設し、裏面の銅箔
46に連結してある。その他の構成は第1図の実
施例と全く同じである。この実施例は、プリント
基板実装部41の表面に形成した放熱用銅箔パタ
ーン43…に加えて、プリント基板実装部裏面全
面に形成した面積の大きい銅箔46による放熱効
果が加わるため、第1図の実施例と比較した場合
にも数倍の放熱を得ることができ、その分だけ消
費電力の大きな半導体チツプに対してフラツトパ
ツケージの適用を可能とすることができる。 FIG. 5 is a perspective view showing another embodiment in which the mounting form according to the present invention is applied to the resin-sealed semiconductor device of FIG. 3A. In this embodiment, the entire back surface of the printed wiring board mounting section 41 is covered with a copper foil 46, and the heat dissipation copper foil pattern 43 formed on the surface...
extends along the side wall of the mounting section 41 and is connected to the copper foil 46 on the back surface. The rest of the structure is exactly the same as the embodiment shown in FIG. In this embodiment, in addition to the heat dissipating copper foil patterns 43 formed on the surface of the printed circuit board mounting section 41, the heat dissipation effect is added by the large-area copper foil 46 formed on the entire back surface of the printed circuit board mounting section. Even when compared with the embodiment shown in the figure, it is possible to obtain several times more heat dissipation, making it possible to apply the flat package to a semiconductor chip that consumes a large amount of power.
ところで、配線基板40の内層に芯材として用
いられる鉄板を選択的に露出させ、該露出部分に
放熱フイン23を半田付けすることにより放熱フ
インの効果を増大する構成も可能ではある。しか
し、この場合には鉄板の露出面積が極く小さいか
ら、上記の実施例の場合に比較してその効果は著
しく劣らざるを得ない。 By the way, it is also possible to selectively expose the iron plate used as a core material in the inner layer of the wiring board 40 and to increase the effect of the heat dissipation fins by soldering the heat dissipation fins 23 to the exposed portions. However, in this case, since the exposed area of the iron plate is extremely small, the effect is inevitably inferior to that of the above embodiment.
なお、上記の実施例は何れも第3図Aの樹脂封
止型半導体装置の実装に適用した例であるが、本
発明は第3図Bおよび同図Cの樹脂封止型半導体
装置に対しても同様に適用することが可能であ
る。 The above embodiments are all applied to the mounting of the resin-sealed semiconductor device shown in FIG. 3A, but the present invention is applicable to the resin-sealed semiconductor device shown in FIGS. 3B and 3C. It can be applied in the same way.
また、リードピンは第3図Aと同様に四方向で
あるが、放熱フインは三方向、二方向、或いは一
方向のみ設けられている樹脂封止型半導体装置に
対しても同様に適用することができる。 Furthermore, although the lead pins are provided in four directions as in FIG. 3A, the heat dissipation fins can be similarly applied to resin-sealed semiconductor devices in which the heat dissipation fins are provided in three directions, two directions, or only one direction. can.
更に、放熱用の同箔パターン43…は任意の平
面パターン形状に形成すればよい。 Furthermore, the same foil patterns 43 for heat radiation may be formed into any planar pattern shape.
以上詳述したように、本発明によればフラツト
パツケージの実装に使用するプリント配線基板仕
様を従来のものから特に大幅に変更することなく
放熱フインによる放熱効果の増大を図り、フラツ
トパツケージによる薄型樹脂封止半導体装置の適
用範囲拡大を著しく拡大できる等、顕著な効果が
得られるものである。
As detailed above, according to the present invention, the heat dissipation effect of the heat dissipation fins is increased without significantly changing the specifications of the printed wiring board used for mounting the flat package from the conventional one, and the heat dissipation effect of the heat dissipation fins is increased. Remarkable effects such as the ability to significantly expand the range of application of thin resin-sealed semiconductor devices can be obtained.
第1図は本発明の一実施例になる樹脂封止型半
導体装置の実装形態を示す斜視図、第2図A,B
は従来のフラツトパツケージによる樹脂封止型半
導体装置を示す斜視図、第3図A〜Cは本発明の
実装形態を適用する放熱フイン付きのフラツトパ
ツケージによる樹脂封止型半導体装置の外観を示
す斜視図、第4図は第3図Cの樹脂封止型半導体
装置についてその製造工程および内部構造を説明
するための平面図、第5図は本発明の他の実施例
になる実装形態を示す斜視図である。
11,21……樹脂モールド層、12,12′,
22……リードピン、13,13′,23……放
熱フイン、23a,23b……透孔、24……半
導体チツプ、25……ボンデイングワイヤ、30
……リードフレーム、40……プリント配線基
板、41……実装部、42……プラグ部、43,
45……配線用銅箔パターン、44……放熱用銅
箔パターン、46……銅箔。
FIG. 1 is a perspective view showing a mounting form of a resin-sealed semiconductor device according to an embodiment of the present invention, and FIGS. 2A and B
3 is a perspective view showing a conventional resin-sealed semiconductor device in a flat package, and FIGS. 3A to 3C show external appearances of a resin-sealed semiconductor device in a flat package with heat dissipation fins to which the mounting form of the present invention is applied. FIG. 4 is a plan view for explaining the manufacturing process and internal structure of the resin-sealed semiconductor device shown in FIG. 3C, and FIG. FIG. 11, 21...resin mold layer, 12, 12',
22... Lead pin, 13, 13', 23... Heat radiation fin, 23a, 23b... Through hole, 24... Semiconductor chip, 25... Bonding wire, 30
... Lead frame, 40 ... Printed wiring board, 41 ... Mounting section, 42 ... Plug section, 43,
45... Copper foil pattern for wiring, 44... Copper foil pattern for heat radiation, 46... Copper foil.
Claims (1)
た半導体チツプと、該半導体チツプの表面に形成
された内部端子にボンデイングワイヤを介して接
続されたリードピンと、前記半導体チツプ、前記
放熱フインの半導体チツプマウント部分、前記リ
ードのワイヤボンデイング部分を封止する樹脂モ
ールド層とを具備し、該樹脂モールド層の厚さが
前記リードピンの厚さの15倍以下で且つ平面実装
されるように構成されている樹脂封止型半導体装
置と、配線用パターン及び放熱用パターンが形成
されたプリント配線基板とから構成され、前記樹
脂封止型半導体装置の各リードピンを前記配線用
パターンに接合し、且つ前記放熱フインを前記放
熱用パターンに接合して平面実装したことを特徴
とする樹脂封止型半導体装置の平面実装形態。1. A semiconductor chip mounted on a heat dissipation fin via a solder layer, lead pins connected via bonding wires to internal terminals formed on the surface of the semiconductor chip, the semiconductor chip, and the semiconductor chip of the heat dissipation fin. The device is provided with a resin mold layer that seals a mount portion and a wire bonding portion of the lead, and the resin mold layer has a thickness of 15 times or less than the thickness of the lead pin, and is configured to be flat-mounted. It is composed of a resin-sealed semiconductor device and a printed wiring board on which a wiring pattern and a heat dissipation pattern are formed, each lead pin of the resin-sealed semiconductor device being joined to the wiring pattern, and the heat dissipation fin A flat-mounted form of a resin-sealed semiconductor device, characterized in that the resin-sealed semiconductor device is flat-mounted by being bonded to the heat dissipation pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278413A JPS61150356A (en) | 1984-12-25 | 1984-12-25 | Plane mounting form of resin sealed type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278413A JPS61150356A (en) | 1984-12-25 | 1984-12-25 | Plane mounting form of resin sealed type semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157575A Division JPH0750761B2 (en) | 1993-06-28 | 1993-06-28 | Plane mounting form of resin-encapsulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61150356A JPS61150356A (en) | 1986-07-09 |
| JPH0320067B2 true JPH0320067B2 (en) | 1991-03-18 |
Family
ID=17596997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278413A Granted JPS61150356A (en) | 1984-12-25 | 1984-12-25 | Plane mounting form of resin sealed type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150356A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2519806B2 (en) * | 1989-09-12 | 1996-07-31 | 株式会社東芝 | Resin-sealed semiconductor device |
| JP3108856B2 (en) * | 1995-12-28 | 2000-11-13 | ローム株式会社 | Resin package type semiconductor device and electronic circuit board mounting the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150570A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handotaisochino haisenkibanhenotoritsuke kozo |
| JPS55107250A (en) * | 1979-02-09 | 1980-08-16 | Hitachi Ltd | Electronic part, electronic part module and lead frame used for them |
| JPS58166048U (en) * | 1982-04-28 | 1983-11-05 | 日本電気株式会社 | IC package |
-
1984
- 1984-12-25 JP JP59278413A patent/JPS61150356A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61150356A (en) | 1986-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6906414B2 (en) | Ball grid array package with patterned stiffener layer | |
| US5543657A (en) | Single layer leadframe design with groundplane capability | |
| US7161239B2 (en) | Ball grid array package enhanced with a thermal and electrical connector | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| JPS6042620B2 (en) | Semiconductor device encapsulation | |
| KR20010056618A (en) | Semiconductor package | |
| US6650005B2 (en) | Micro BGA package | |
| JPH0320067B2 (en) | ||
| JPS61144834A (en) | Resin-sealed semiconductor device | |
| KR100778913B1 (en) | Semiconductor Package Using Refrigerant as Heat Dissipator | |
| KR100291511B1 (en) | Multi-chip package | |
| JPH0750761B2 (en) | Plane mounting form of resin-encapsulated semiconductor device | |
| JPS61168248A (en) | Resin-sealed semiconductor device | |
| JP3136274B2 (en) | Semiconductor device | |
| JPS645893Y2 (en) | ||
| KR100388293B1 (en) | Semiconductor package | |
| JPS6193654A (en) | Resin sealed type semiconductor device | |
| KR100253298B1 (en) | A semiconductor package with improved solder joint reliability and a device using the same | |
| KR100567045B1 (en) | Semiconductor package | |
| KR20050027383A (en) | Semiconductor chip package having heat slug | |
| JPH02288254A (en) | Semiconductor device and wiring base thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |