JPH0750761B2 - Plane mounting form of resin-encapsulated semiconductor device - Google Patents
Plane mounting form of resin-encapsulated semiconductor deviceInfo
- Publication number
- JPH0750761B2 JPH0750761B2 JP5157575A JP15757593A JPH0750761B2 JP H0750761 B2 JPH0750761 B2 JP H0750761B2 JP 5157575 A JP5157575 A JP 5157575A JP 15757593 A JP15757593 A JP 15757593A JP H0750761 B2 JPH0750761 B2 JP H0750761B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- pattern
- semiconductor chip
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は樹脂封止型半導体装置の
平面実装形態に関し、特に薄型パッケ―ジの樹脂封止型
半導体装置に適用して放熱性の向上に効果的な平面実装
形態に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar mounting form of a resin-encapsulated semiconductor device, and more particularly to a planar mounting form effective for improving heat dissipation when applied to a resin-encapsulated semiconductor device of a thin package. Pertain.
【0002】[0002]
【従来の技術】樹脂パッケ―ジはセラミックパッケ―ジ
に比較して廉価であることから広く用いられており、特
に図2(A)又は(B)に示すようなパッケ―ジ形状を
有するものは、機器の小型化に対する要求から近年大き
な需要の高まりをみせている。2. Description of the Related Art Resin packages are widely used because they are less expensive than ceramic packages, and in particular, those having a package shape as shown in FIG. 2 (A) or (B). In recent years, the demand for miniaturization of equipment has shown a great increase in demand.
【0003】同図(A)(B)において、1は樹脂モ―
ルド層からなる外囲器、2…及び2′…はリ―ドピンで
ある。図2(A)の場合には樹脂外囲器1の側壁から延
出したリ―ドピン2…が外囲器の底面レベルにまで折曲
げられた後、更にその先端部分が外囲器底面に略平行に
折り返されているのに対し、同図(B)のものは外囲器
1の側壁から延出されて外囲器底面レベルにまで折曲げ
られたリ―ドピン2′…がそのまま終端されている。両
者はこの点でのみ相違し、その他の構造は全て同じであ
る。何れの場合にも、外囲器1の内部には図示しない半
導体チップが封止されており、リ―ドピン2…,2′…
はこの半導体チップの内部端子にボンディングされてい
る。In the figures (A) and (B), 1 is a resin model.
The envelopes 2 ... and 2 '... which are made of the cathode layer are lead pins. In the case of FIG. 2 (A), after the lead pins 2 extending from the side wall of the resin envelope 1 are bent to the bottom level of the envelope, the tip portion of the lead pin 2 is further attached to the bottom face of the envelope. In the case of FIG. 1B, the lead pins 2 '... which are extended from the side wall of the envelope 1 and are bent to the bottom level of the envelope are terminated as they are. Has been done. Both differ only in this respect, and all other structures are the same. In either case, a semiconductor chip (not shown) is sealed inside the envelope 1, and the lead pins 2 ..., 2 '...
Are bonded to the internal terminals of this semiconductor chip.
【0004】上記図2(A)(B)の樹脂封止型半導体
装置では、その樹脂外囲器1の厚さが通常のDIP型パ
ッケ―ジに比較して極めて薄く、このため一般にフラッ
トパッケ―ジタイプと呼ばれているが、フラットパッケ
―ジの明確な定義はない。そこで、この明細書中では樹
脂外囲器の厚さがリ―ドピンの厚さの15倍以下で、且
つ平面実装するようにリ―ドフォ―ミングされた樹脂封
止パッケ―ジをフラットパッケ―ジと呼ぶことにする。In the resin-encapsulated semiconductor device shown in FIGS. 2A and 2B, the thickness of the resin envelope 1 is extremely thin as compared with a normal DIP type package, and therefore the flat package is generally used. -Although it is called a "type", there is no clear definition of a flat package. Therefore, in this specification, a resin-encapsulated package in which the thickness of the resin envelope is not more than 15 times the thickness of the lead pin and which is lead-formed so as to be planarly mounted is a flat package. I'll call it Ji.
【0005】[0005]
【発明が解決しようとする課題】上記フラットパッケ―
ジは、既述のように樹脂封止型半導体装置を小型化でき
る利点を有している反面、放熱性の点で次のような問題
を有している。[Problems to be Solved by the Invention] The above flat package
J has the advantage that the resin-encapsulated semiconductor device can be miniaturized as described above, but has the following problems in terms of heat dissipation.
【0006】即ち、樹脂外囲器はもともと放熱性が低い
上、樹脂封止パッケ―ジの放熱効果は基本的に外囲器の
大きさに依存する。このため、例えばDIPパッケ―ジ
等のように比較的大きな外囲器であれば、外囲器が非常
に大きくなった小型化の要求には反することにはなる
が、それでも或る程度の消費電力(例えば100ピン程
度のもの)までは賄える放熱効果を得ることができる。
ところが、フラットパッケ―ジの薄型外囲器では樹脂モ
―ルド層による放熱量の絶対量が少ないため、消費電力
の小さいものに適用の範囲が限定されざるを得ないとい
う問題がある。That is, the resin envelope originally has low heat dissipation, and the heat dissipation effect of the resin-sealed package basically depends on the size of the envelope. For this reason, a relatively large envelope such as a DIP package is contrary to the demand for miniaturization because the envelope becomes very large, but it still consumes a certain amount. It is possible to obtain a heat dissipation effect that can cover up to electric power (for example, about 100 pins).
However, in the flat package thin envelope, since the absolute amount of heat radiation by the resin mold layer is small, there is a problem that the range of application must be limited to those with low power consumption.
【0007】他方、樹脂封止型半導体装置に対するユ―
ザ側のニ―ズとして軽量小形化、多機能化の要求が益々
大きくなり、かなりの消費電力のものについてもフラッ
トパッケ―ジタイプで実装することが求められている。
この要求に応えるため、発明者は放熱フィンを設けたフ
ラットパッケ―ジを提案したが、この場合にも要求に充
分に応えられるまで適用範囲を拡大し得るには至ってい
ない。特に単品実装の場合に問題が残っている。On the other hand, a user for a resin-encapsulated semiconductor device
As a need on the user side, there is an increasing demand for lighter, smaller, and more multifunctional devices, and even those with considerable power consumption are required to be mounted in the flat package type.
In order to meet this demand, the inventor has proposed a flat package provided with heat radiation fins, but even in this case, the range of application cannot be expanded until the demand can be sufficiently met. Especially, the problem remains in the case of single product mounting.
【0008】本発明は上記事情に鑑みてなされたもの
で、フラットパッケ―ジによる樹脂封止型半導体装置の
適用範囲拡大を目的として、放熱フィンと実装するプリ
ント配線基板構造との組合せによって放熱効果を更に向
上しようとするものである。The present invention has been made in view of the above circumstances. For the purpose of expanding the application range of a resin-sealed semiconductor device by a flat package, a heat radiation effect is obtained by a combination of a radiation fin and a printed wiring board structure to be mounted. Is intended to be further improved.
【0009】[0009]
【課題を解決するための手段】本発明は、放熱フィンを
設けた平面実装タイプの薄型外囲器(フラットパッケ―
ジ)による樹脂封止型半導体装置をプリント配線基板上
に実装する際、該プリント配線基板には配線用パタ―ン
以外に放熱用パタ―ンを設け、前記樹脂封止型半導体装
置をプリント配線基板に平面実装するに際し、前記放熱
フィンをプリント配線基板に形成されている前記放熱用
パタ―ンに接合することにより放熱効果を向上させたも
のである。SUMMARY OF THE INVENTION The present invention is a planar mounting type thin package (flat package) provided with a radiation fin.
When mounting the resin-encapsulated semiconductor device according to J.) on the printed wiring board, a heat radiation pattern is provided on the printed wiring board in addition to the wiring pattern, and the resin-encapsulated semiconductor device is printed on the printed wiring board. The heat radiation effect is improved by joining the heat radiation fins to the heat radiation pattern formed on the printed wiring board when the board is mounted on the board in a plane.
【0010】即ち、本発明による樹脂封止型半導体装置
の平面実装形態は、放熱フィン上に半田層を介してマウ
ントされた半導体チップと、該半導体チップの表面に形
成された内部端子にボンディングワイヤを介して接続さ
れたリ―ドピンと、前記半導体チップ、前記放熱フィン
の半導体チップマウント部分、前記リ―ドのワイヤボン
ディング部分を封止する樹脂モ―ルド層とを具備し、該
樹脂モ―ルド層の厚さが前記リ―ドピンの厚さの15倍
以下で且つ平面実装されるように構成されている樹脂封
止型半導体装置と、配線用パタ―ン及び放熱用パタ―ン
が形成されたプリント配線基板とから構成され、前記樹
脂封止型半導体装置の各リ―ドピンを前記配線用パタ―
ンに接合し、且つ前記放熱フィンを前記放熱用パタ―ン
に接合して平面実装したことを特徴とするものである。That is, in the planar mounting form of the resin-sealed semiconductor device according to the present invention, the semiconductor chip mounted on the heat radiation fin via the solder layer and the bonding wire to the internal terminal formed on the surface of the semiconductor chip. A resin mold layer that seals the semiconductor chip, the semiconductor chip mount portion of the heat radiation fin, and the wire bonding portion of the lead. A resin-sealed semiconductor device in which the thickness of the solder layer is 15 times or less the thickness of the lead pin and is configured to be mounted on a plane, and a wiring pattern and a heat radiation pattern are formed. And the lead pattern of the resin-encapsulated semiconductor device is connected to the wiring pattern.
And the heat radiation fins are bonded to the heat radiation pattern for planar mounting.
【0011】[0011]
【作用】上記本発明によれば、放熱フィンの放熱作用に
加えてプリント配線基板上の放熱用パタ―ンによる放熱
作用が得られる結果、かなりの程度の消費電力を有する
ものについても適用でき、フラットパッケ―ジの適用範
囲拡大に対する要求に応えることが可能となる。According to the present invention described above, in addition to the heat radiation effect of the heat radiation fins, the heat radiation effect of the heat radiation pattern on the printed wiring board can be obtained, and as a result, it can be applied to those having considerable power consumption. It is possible to meet the demand for expanding the application range of flat packages.
【0012】[0012]
【実施例】まず、本発明の実装形態を適用するフラット
パッケ―ジの樹脂封止型半導体装置について説明する
と、図3(A)〜(C)はその例を示す斜視図である。
このうち同図(A)および(B)は夫々図2(A)およ
び(B)に対応するもので、図中11は樹脂モ―ルド層
からなる外囲器、12,12′…はリ―ドピン、13,
13′は放熱フィンである。これらの図3(A)および
(B)の樹脂封止型半導体装置は、リ―ドピン及び放熱
フィンのフォ―ミング形状が異なる以外は全く同じ構造
を有している。EXAMPLE First, a resin packaged semiconductor device of a flat package to which the mounting form of the present invention is applied will be described. FIGS. 3A to 3C are perspective views showing the example.
2 (A) and 2 (B) correspond to FIGS. 2 (A) and 2 (B), respectively, in which 11 is an envelope made of a resin mold layer and 12, 12 '... -Dopin, 13,
13 'is a radiation fin. These resin-sealed semiconductor devices shown in FIGS. 3A and 3B have exactly the same structure except that the lead pins and the radiation fins have different forming shapes.
【0013】これに対して図3(C)の樹脂封止型半導
体装置は、リ―ドピン22…及び放熱フィン23,23
が樹脂モ―ルド層21の側壁から二方向にのみ延設され
ている点で同図(A)(B)の構造とは異なっている。
しかし、外囲器21が薄型で且つリ―ドピン22…及び
放熱フィン23,23が平面実装のための形状にフォ―
ミングされている点で同図(A)の構造と共通してお
り、これもフラットパッケ―ジタイプとして分類される
ものである。On the other hand, in the resin-sealed semiconductor device of FIG. 3C, the lead pins 22 ... And the radiation fins 23, 23 are provided.
Is different from the structure of FIGS. 9A and 9B in that it is extended only in two directions from the side wall of the resin mold layer 21.
However, the envelope 21 is thin, and the lead pins 22 ... And the radiation fins 23, 23 are formed into a shape for planar mounting.
The structure is common to the structure shown in FIG. 4A in that it is marked, and this is also classified as a flat package type.
【0014】次に、このような放熱フィン付きフラット
パッケ―ジによる樹脂封止型半導体装置の内部構造およ
び製造方法につき、図3(C)のものを例に説明する
と、その製造は図4に示すリ―ドフレ―ム30を用いて
行なわれる。該リ―ドフレ―ム30は金属薄板を打抜き
加工することにより、リ―ド22…及び放熱フィン23
等の所定のパタ―ンを形成したものである。図3(C)
の樹脂封止型半導体装置の製造に際しては、まず放熱フ
ィン23,23の中央部に設けられたベッド部上に半導
体チップ24を銀/エポキシ系接着剤等のマウント剤を
介してダイボンディングした後、図示のようにワイヤボ
ンディングを施す。次いで、エポキシ樹脂等のトランス
ファ―モ―ルドにより図中一点鎖線で示す領域を封止す
る樹脂モ―ルド層21を形成した後、図中破線に沿って
各パタ―ンをリ―ドフレ―ムの外枠から切り離す。更
に、分離されたリ―ド22…および放熱フィン23,2
3を所定形状に折り曲げてフォ―ミングすることによ
り、図3(C)に示した平面実装タイプの樹脂封止型半
導体装置が得られる。Next, the internal structure and manufacturing method of the resin-sealed type semiconductor device by such a flat package with heat radiation fins will be described with reference to FIG. 3C as an example. This is performed using the lead frame 30 shown. The lead frame 30 is formed by punching a thin metal plate to obtain leads 22, ... And heat radiation fins 23.
A predetermined pattern such as the above is formed. Figure 3 (C)
In manufacturing the resin-encapsulated semiconductor device, the semiconductor chip 24 is first die-bonded on the bed portion provided in the central portion of the heat dissipation fins 23, 23 with a mount agent such as a silver / epoxy adhesive. , Wire bonding is performed as shown. Then, a resin mold layer 21 for sealing the region shown by the one-dot chain line in the figure is formed by a transfer mold of epoxy resin or the like, and then each pattern is read frame along the broken line in the figure. Separate from the outer frame. Further, the separated leads 22 ... And the radiation fins 23, 2
By bending 3 and forming it into a predetermined shape, the planar mounting type resin-sealed semiconductor device shown in FIG. 3C is obtained.
【0015】こうして得られた樹脂封止型半導体装置の
一つの利点として、次のことが挙げられる。即ち、樹脂
モールド層21の長手方向端面(リード22が延出して
いない端面)にも、金属パターン(樹脂モールド層21
の吊りピンとして機能する)の切断面が露出するが、こ
のパターンは半導体チップ24がマウントされているベ
ッド部には接続していない。従って、この金属パターン
に沿って侵入する水は半導体チップ24には到達せず、
腐食による信頼性低下の問題を抑制することができる。One of the advantages of the resin-encapsulated semiconductor device thus obtained is as follows. That is, the metal pattern (the resin mold layer 21) is also formed on the longitudinal end face of the resin mold layer 21 (the end face where the leads 22 do not extend).
Functioning as a hanging pin) of the semiconductor chip 24 is exposed, but this pattern is not connected to the bed portion on which the semiconductor chip 24 is mounted. Therefore, the water penetrating along this metal pattern does not reach the semiconductor chip 24,
The problem of reliability deterioration due to corrosion can be suppressed.
【0016】なお、図4において放熱フィン23に穿設
されている透孔のうち、樹脂封止境界近傍の透孔23a
…は樹脂モ―ルド層によるフィンの保持力を強化するた
めのものである。即ち、平面実装タイプでは樹脂モ―ル
ド層が薄いため、フィンを折り曲げる際に必要とされる
強度を与えるものである。また、ベッド部近傍に設けら
れた透孔23bは半導体チップ24をダイボンディング
する際のマウント剤の流れを防止し、放熱フィンに対す
るワイヤボンディングに支障をきたさないようにするも
のである。更に、放熱フィン23,23はベッド部の両
側の封止部分が括れており、幅が細くなっているのは次
の理由による。第一の理由は、プリント配線基板の放熱
器部分にフィンを半田付けする際の熱が半導体チップ1
4に伝わるのを抑制するためである。また第二の理由
は、フィンを折り曲げてフォ―ミングする際の機械的ス
トレスが樹脂モ―ルド層の内部に波及するのを回避し、
間隙の発生による耐湿性の低下を防止するためである。In FIG. 4, among the through holes formed in the radiation fin 23, the through holes 23a near the resin sealing boundary are provided.
Is for strengthening the holding force of the fin by the resin mold layer. That is, in the planar mounting type, since the resin mold layer is thin, it provides the strength required when the fin is bent. Further, the through hole 23b provided near the bed portion prevents the flow of the mount agent when the semiconductor chip 24 is die-bonded, and does not hinder the wire bonding to the radiation fin. Further, the heat radiating fins 23, 23 are formed by constricting the sealed portions on both sides of the bed, and the width thereof is narrowed for the following reason. The first reason is that when the fins are soldered to the radiator of the printed wiring board, the heat is
This is to suppress the transmission to No. 4. The second reason is to prevent mechanical stress when bending and forming the fins from spreading to the inside of the resin mold layer,
This is to prevent a decrease in moisture resistance due to the generation of gaps.
【0017】なお、放熱フィン及びリ―ドピンを四方向
に設けた図3(A)又は(B)のものについても、その
ようなパタ―ンで形成されたリ―ドフレ―ムを用いるこ
とにより上記と同様に製造することができる。3A or 3B in which the radiation fins and the lead pins are provided in four directions, the lead frame formed by such a pattern is used. It can be manufactured in the same manner as above.
【0018】次に、上記の構造を有する図3(A)の樹
脂封止型半導体装置に本発明による実装形態を適用し、
放熱フィン13…の放熱効果を向上させた実施例を説明
する。Next, the mounting form according to the present invention is applied to the resin-sealed semiconductor device of FIG. 3A having the above structure,
An embodiment in which the heat radiation effect of the radiation fins 13 ... Is improved will be described.
【0019】図1はこの一実施例を示す斜視図で、図3
(A)のフラットパッケ―ジによる樹脂封止型半導体装
置がプリント配線基板40の上に平面実装されている。
プリント配線基板40は樹脂封止型半導体装置を平面実
装する部分41と、これを更に別の回路基板に組込むた
めのプラグ部分42からなり、その実装部分表面には配
線用の銅箔パタ―ン43…の他、放熱用の銅箔パタ―ン
44…が形成されている。また、このプリント配線基板
40はガラスエポキシ板を用いた積層構造になってお
り、実装部分に形成された配線用の銅箔パタ―ン43…
は内部配線層を介してプラグ部分42表面に形成された
銅箔パタ―ン45…に接続されている。そして、図3
(A)の樹脂封止型半導体装置は、そのリ―ドピン12
…をプリント基板実装部分41表面に形成した配線用パ
タ―ン34の端子上に半田付けし、且つ放熱フィン13
…を基板実装部41表面に形成された放熱用パタ―ン4
4上に半田付けすることにより平面実装されている。FIG. 1 is a perspective view showing this embodiment, and FIG.
The resin-encapsulated semiconductor device by the flat package of (A) is planarly mounted on the printed wiring board 40.
The printed wiring board 40 is composed of a portion 41 for mounting the resin-sealed semiconductor device on a plane and a plug portion 42 for incorporating the resin-sealed semiconductor device in a separate circuit board. The mounting portion has a copper foil pattern for wiring on the surface thereof. 43, as well as copper foil patterns 44 for heat dissipation are formed. Further, this printed wiring board 40 has a laminated structure using a glass epoxy plate, and has a copper foil pattern 43 for wiring formed on the mounting portion.
Are connected to a copper foil pattern 45 formed on the surface of the plug portion 42 through an internal wiring layer. And FIG.
The resin-encapsulated semiconductor device of FIG.
Is soldered on the terminals of the wiring pattern 34 formed on the surface of the printed circuit board mounting portion 41, and the heat radiation fin 13 is provided.
Is a heat radiation pattern 4 formed on the surface of the board mounting portion 41.
4 is mounted on the surface by soldering on the surface of the surface 4.
【0020】上記実施例の実装形態では、平面実装され
た樹脂封止型半導体装置の放熱フィン23…をプリント
配線基板の実装部表面に形成された配線機能をもたない
放熱用の銅箔パタ―ン44…に半田付けしたことによ
り、放熱フィンの実質的な放熱面積が大きくなってい
る。この結果、単に放熱フィン13のみの場合に比べて
放熱用銅箔パタ―ン44…による放熱分だけ確実に大き
な放熱効果が得られ、従来は不可能であった消費電力の
大きな半導体チップに対してもフラットパッケ―ジの適
用が可能となる。実際、上記実施例の実装形態における
放熱用銅箔パタ―ン44…の幅を変化させ、同一のパッ
ケ―ジで可能な半導体チップ内消費電力を検討したとこ
ろ、両者間には明確な依存関係が認められ、放熱用銅箔
パタ―ン44の有効性が確認された。In the mounting form of the above-mentioned embodiment, the heat radiation fins 23 of the resin-sealed semiconductor device mounted on the plane are formed on the surface of the mounting portion of the printed wiring board, and the copper foil pattern for heat radiation has no wiring function. The substantial heat dissipation area of the heat dissipation fin is increased by soldering to the heater 44. As a result, compared to the case of using only the heat radiation fins 13, a large amount of heat radiation can be reliably obtained by the amount of heat radiation by the copper foil pattern 44 for heat radiation, which is not possible with conventional semiconductor chips with large power consumption. However, the flat package can be applied. In fact, when the width of the heat dissipation copper foil patterns 44 ... In the mounting form of the above-mentioned embodiment was changed and the power consumption in the semiconductor chip possible with the same package was examined, a clear dependence between the two was found. Was confirmed, and the effectiveness of the heat radiation copper foil pattern 44 was confirmed.
【0021】図5は図3(A)の樹脂封止型半導体装置
に本発明による実装形態を適用した他の実施例を示す斜
視図である。この実施例では、プリント配線基板実装部
41の裏面全面を銅箔46で覆い、表面に形成されてい
る前記放熱用銅箔パタ―ン43…を実装部41の側壁に
沿って延設し、裏面の銅箔46に連結してある。その他
の構成は図1の実施例と全く同じである。この実施例
は、プリント基板実装部41の表面に形成した放熱用銅
箔パタ―ン43…に加えて、プリント基板実装部裏面全
面に形成した面積の大きい銅箔46による放熱効果が加
わるため、図1の実施例と比較した場合にも数倍の放熱
を得ることができ、その分だけ消費電力の大きな半導体
チップに対してフラットパッケ―ジの適用を可能とする
ことができる。FIG. 5 is a perspective view showing another embodiment in which the mounting form according to the present invention is applied to the resin-sealed semiconductor device of FIG. 3 (A). In this embodiment, the entire back surface of the printed wiring board mounting portion 41 is covered with a copper foil 46, and the heat radiation copper foil pattern 43 ... Formed on the front surface is extended along the side wall of the mounting portion 41. It is connected to the copper foil 46 on the back surface. The other structure is exactly the same as that of the embodiment shown in FIG. In this embodiment, in addition to the heat-dissipating copper foil pattern 43 formed on the front surface of the printed board mounting portion 41, the heat dissipation effect is added by the large-area copper foil 46 formed on the entire back surface of the printed circuit board mounting portion. Even when compared with the embodiment of FIG. 1, heat dissipation can be obtained several times, and the flat package can be applied to a semiconductor chip which consumes a large amount of power.
【0022】ところで、配線基板40の内層に芯材とし
て用いられる鉄板を選択的に露出させ、該露出部分に放
熱フィン23を半田付けすることにより放熱フィンの効
果を増大する構成も可能ではある。しかし、この場合に
は鉄板の露出面積が極く小さいから、上記の実施例の場
合に比較してその効果は著しく劣らざるを得ない。By the way, it is also possible to selectively expose the iron plate used as the core material on the inner layer of the wiring board 40 and solder the radiation fin 23 to the exposed portion to increase the effect of the radiation fin. However, in this case, since the exposed area of the iron plate is extremely small, the effect is inevitably inferior as compared with the case of the above embodiment.
【0023】なお、上記の実施例は何れも図3(A)の
樹脂封止型半導体装置の実装に適用した例であるが、本
発明は図3(B)および同図(C)の樹脂封止型半導体
装置に対しても同様に適用することが可能である。Although the above-mentioned embodiments are all applied to the mounting of the resin-encapsulated semiconductor device of FIG. 3A, the present invention is applied to the resin of FIGS. 3B and 3C. The same can be applied to the sealed semiconductor device.
【0024】また、リ―ドピンは図3(A)と同様に四
方向であるが、放熱フィンは三方向、二方向、或いは一
方向にのみ設けられている樹脂封止型半導体装置に対し
ても同様に適用することができる。Further, although the lead pins are in four directions as in FIG. 3A, the radiation fins are provided in three directions, two directions, or only one direction with respect to the resin-sealed semiconductor device. Can be similarly applied.
【0025】更に、放熱用の銅箔パタ―ン43…は任意
の平面パタ―ン形状に形成すればよい。Further, the heat radiation copper foil patterns 43 ... May be formed in an arbitrary plane pattern shape.
【0026】[0026]
【発明の効果】以上詳述したように、本発明によればフ
ラットパッケ―ジの実装に使用するプリント配線基板仕
様を従来のものから特に大幅に変更することなく放熱フ
ィンによる放熱効果の増大を図り、フラットパッケ―ジ
による薄型樹脂封止半導体装置の適用範囲拡大を著しく
拡大できる等、顕著な効果が得られるものである。As described in detail above, according to the present invention, the heat dissipation effect by the heat dissipation fin can be increased without significantly changing the specifications of the printed wiring board used for mounting the flat package from the conventional one. As a result, a remarkable effect can be obtained such that the range of application of the thin resin-sealed semiconductor device by the flat package can be remarkably expanded.
【図1】本発明の一実施例になる樹脂封止型半導体装置
の実装形態を示す斜視図。FIG. 1 is a perspective view showing a mounting form of a resin-sealed semiconductor device according to an embodiment of the present invention.
【図2】(A)(B)は従来のフラットパッケ―ジによ
る樹脂封止型半導体装置を示す斜視図。2A and 2B are perspective views showing a resin-sealed semiconductor device using a conventional flat package.
【図3】(A)〜(C)は本発明の実装形態を適用する
放熱フィン付きのフラットパッケ―ジによる樹脂封止型
半導体装置の外観を示す斜視図。3A to 3C are perspective views showing the appearance of a resin-encapsulated semiconductor device using a flat package with heat dissipation fins to which the mounting form of the present invention is applied.
【図4】図3(C)の樹脂封止型半導体装置についてそ
の製造工程および内部構造を説明するための平面図。FIG. 4 is a plan view for explaining a manufacturing process and an internal structure of the resin-sealed semiconductor device of FIG. 3 (C).
【図5】本発明の他の実施例になる実装形態を示す斜視
図。FIG. 5 is a perspective view showing a mounting mode according to another embodiment of the present invention.
11,21…樹脂モ―ルド層、12,12′,22…リ
―ドピン、13,13′,23…放熱フィン、23a,
23b…透孔、 24…半導体チップ、25…ボン
ディングワイヤ、 30…リ―ドフレ―ム、40…プリ
ント配線基板、 41…実装部、42…プラグ部、
43,45…配線用銅箔パタ―ン、44…放
熱用銅箔パタ―ン、 46…銅箔。11, 21 ... Resin mold layers, 12, 12 ', 22 ... Lead pins, 13, 13', 23 ... Radiating fins, 23a,
23b ... Through hole, 24 ... Semiconductor chip, 25 ... Bonding wire, 30 ... Lead frame, 40 ... Printed wiring board, 41 ... Mounting part, 42 ... Plug part,
43, 45 ... Copper foil pattern for wiring, 44 ... Copper foil pattern for heat dissipation, 46 ... Copper foil.
Claims (2)
された半導体チップと、該半導体チップの表面に形成さ
れた内部端子にボンディングワイヤを介して接続された
リ―ドピンと、前記半導体チップ、前記放熱フィンの半
導体チップマウント部分、前記リ―ドのワイヤボンディ
ング部分を封止する樹脂モ―ルド層とを具備し、該樹脂
モ―ルド層の厚さが前記リ―ドピンの厚さの15倍以下
で且つ平面実装されるように構成されている樹脂封止型
半導体装置と、 導電性金属からなる配線用パタ―ン及び放熱用パタ―ン
が形成された樹脂製のプリント配線基板であって、その
一端部には該配線基板を更に別の回路基板に組み込むた
めのプラグ部分が設けられ、該プラグ部分の表面には前
記配線パタ―ンに接続された導電性金属膜からなる端子
パタ―ンが形成されているプリント配線基板とから構成
され、 前記樹脂封止型半導体装置の各リ―ドピンを前記配線用
パタ―ンに接合し、且つ前記放熱フィンを前記放熱用パ
タ―ンに接合して平面実装したことを特徴とする樹脂封
止型半導体装置の平面実装形態。1. A semiconductor chip mounted on a heat dissipation fin via a solder layer, a lead pin connected to an internal terminal formed on the surface of the semiconductor chip via a bonding wire, and the semiconductor chip, The resin mold layer for sealing the semiconductor chip mount portion of the heat radiation fin and the wire bonding portion of the lead is provided, and the thickness of the resin mold layer is 15 times the thickness of the lead pin. A resin-encapsulated semiconductor device that is less than double the number and is configured to be mounted in a plane, and a resin printed wiring board on which a wiring pattern and a heat radiation pattern made of a conductive metal are formed. A plug portion for incorporating the wiring board into another circuit board is provided at one end thereof, and a terminal pattern made of a conductive metal film connected to the wiring pattern is provided on the surface of the plug portion. A printed wiring board on which a lead is formed, each lead pin of the resin-encapsulated semiconductor device is bonded to the wiring pattern, and the heat radiation fin is connected to the heat radiation pattern. A planar mounting form of a resin-encapsulated semiconductor device, which is joined and planarly mounted.
された半導体チップと、該半導体チップの表面に形成さ
れた内部端子にボンディングワイヤを介して接続された
リ―ドピンと、前記半導体チップ、前記放熱フィンの半
導体チップマウント部分、前記リ―ドのワイヤボンディ
ング部分を封止する樹脂モ―ルド層とを具備し、該樹脂
モ―ルド層の厚さが前記リ―ドピンの厚さの15倍以下
で且つ平面実装されるように構成されている樹脂封止型
半導体装置と、 導電性金属からなる配線用パタ―ン及び放熱用パタ―ン
が形成されたプリント配線基板であって、前記放熱用パ
ターンが該配線基板の表面および裏面に連続して形成さ
れているプリント配線基板とから構成され、 前記樹脂封止型半導体装置の各リ―ドピンを前記配線用
パタ―ンに接合し、且つ前記放熱フィンを前記放熱用パ
タ―ンに接合して平面実装したことを特徴とする樹脂封
止型半導体装置の平面実装形態。2. A semiconductor chip mounted on a radiation fin via a solder layer, a lead pin connected to an internal terminal formed on the surface of the semiconductor chip via a bonding wire, the semiconductor chip, The resin mold layer for sealing the semiconductor chip mount portion of the heat radiation fin and the wire bonding portion of the lead is provided, and the thickness of the resin mold layer is 15 times the thickness of the lead pin. A printed wiring board having a resin-sealed semiconductor device configured to be mounted in two or less times and planarly mounted, and a wiring pattern and a heat radiation pattern made of a conductive metal. A heat dissipation pattern is formed on a printed wiring board that is continuously formed on the front surface and the back surface of the wiring board, and each lead pin of the resin-encapsulated semiconductor device is connected to the wiring pattern. And, and the radiation fins the heat radiating pattern - plane implementation of a resin sealed semiconductor device which is characterized in that the surface mounting bonded to down.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157575A JPH0750761B2 (en) | 1993-06-28 | 1993-06-28 | Plane mounting form of resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5157575A JPH0750761B2 (en) | 1993-06-28 | 1993-06-28 | Plane mounting form of resin-encapsulated semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278413A Division JPS61150356A (en) | 1984-12-25 | 1984-12-25 | Plane mounting form of resin sealed type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163749A JPH06163749A (en) | 1994-06-10 |
| JPH0750761B2 true JPH0750761B2 (en) | 1995-05-31 |
Family
ID=15652694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5157575A Expired - Lifetime JPH0750761B2 (en) | 1993-06-28 | 1993-06-28 | Plane mounting form of resin-encapsulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750761B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6657001B2 (en) | 2016-04-19 | 2020-03-04 | 株式会社デンソーテン | Printed wiring board |
-
1993
- 1993-06-28 JP JP5157575A patent/JPH0750761B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163749A (en) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
| US5814877A (en) | Single layer leadframe design with groundplane capability | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5910682A (en) | Semiconductor chip stack package | |
| EP1374305B1 (en) | Enhanced die-down ball grid array and method for making the same | |
| US5598031A (en) | Electrically and thermally enhanced package using a separate silicon substrate | |
| US5796038A (en) | Technique to produce cavity-up HBGA packages | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| JPS6042620B2 (en) | Semiconductor device encapsulation | |
| JP2620611B2 (en) | Substrate for mounting electronic components | |
| JPH0637217A (en) | Semiconductor device | |
| JPH0750761B2 (en) | Plane mounting form of resin-encapsulated semiconductor device | |
| JP2722451B2 (en) | Semiconductor device | |
| JPH0320067B2 (en) | ||
| JPS61144834A (en) | Resin-sealed semiconductor device | |
| JPH0897336A (en) | Semiconductor device | |
| KR19980084769A (en) | High heat dissipation package and its manufacturing method | |
| JP3136274B2 (en) | Semiconductor device | |
| JP3670636B2 (en) | Electronic device with electronic components mounted | |
| JPS6193654A (en) | Resin sealed type semiconductor device | |
| JPS61168248A (en) | Resin-sealed semiconductor device | |
| JPH0714021B2 (en) | Resin-sealed semiconductor device | |
| JP2002124623A (en) | Semiconductor device | |
| JP4241408B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |