JPH031760A - 受信テレビジョン信号再生装置 - Google Patents
受信テレビジョン信号再生装置Info
- Publication number
- JPH031760A JPH031760A JP2096616A JP9661690A JPH031760A JP H031760 A JPH031760 A JP H031760A JP 2096616 A JP2096616 A JP 2096616A JP 9661690 A JP9661690 A JP 9661690A JP H031760 A JPH031760 A JP H031760A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counting
- received television
- output
- subcarrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Processing Of Color Television Signals (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は第1テレビジヨン信号を第2テレビジヨン信号
に同期する装置、特に、副搬送波ロックされたクロック
信号に同期する水平リセットクロツタ信号を発生する装
置に関するものである。
に同期する装置、特に、副搬送波ロックされたクロック
信号に同期する水平リセットクロツタ信号を発生する装
置に関するものである。
(従来の技術)
本発明は特にピクチュア・イン・ピクチュアビデオの用
途に有利であるが、これに限定されるものではない。
途に有利であるが、これに限定されるものではない。
テレビジョン信号処理におけるデジタル技術の用途が増
大するにつれ、デジタル回路に使用されるクロック信号
が特に注目されるようになってきた。特に、記憶した像
をスクリーン(例えばピクチュア・イン・ピクチュア配
置)に挿入する必要がある場合には、この挿入を制御す
るライン同期されたクロック信号が必要となるため、挿
入した像が静止して見えるようになる。カラー情報エン
コーダおよびデコーダを用いる場合には副搬送波ロック
されたクロ’7り信号が必要となるため、所望のデジタ
ル回路を簡単化することができる。カラー情報エンコー
ダおよびデコーダ並びに記憶された像を用いるシステム
では、ライン同期および副搬送波同期されたクロック信
号を用いる必要があり、かつ、かかる場合には、発生し
た像のPIP画像位置が完全に静止し得るようになる。
大するにつれ、デジタル回路に使用されるクロック信号
が特に注目されるようになってきた。特に、記憶した像
をスクリーン(例えばピクチュア・イン・ピクチュア配
置)に挿入する必要がある場合には、この挿入を制御す
るライン同期されたクロック信号が必要となるため、挿
入した像が静止して見えるようになる。カラー情報エン
コーダおよびデコーダを用いる場合には副搬送波ロック
されたクロ’7り信号が必要となるため、所望のデジタ
ル回路を簡単化することができる。カラー情報エンコー
ダおよびデコーダ並びに記憶された像を用いるシステム
では、ライン同期および副搬送波同期されたクロック信
号を用いる必要があり、かつ、かかる場合には、発生し
た像のPIP画像位置が完全に静止し得るようになる。
標準R3170Aテレビジョン信号では、水平走査周波
数は副搬送波信号に対しては以下に示す所定の固定位置
関係を有する。
数は副搬送波信号に対しては以下に示す所定の固定位置
関係を有する。
Fh=(2/455)Fsc
ここにFhは水平周波数であり、ESCは副搬送波周波
数である。R317OAテレビジョン信号でない場合(
例えば、VCRまたは、テスト信号パターンからのよう
に)には、FhおよびFsc信号は同一の信号源からは
取出さず、従って、関連しない周波数を有し、その結果
、周波数Fhは(2/455) Fscよりも充分に大
きいか、または、小さくなる。カラー情報エンコーダお
よびデコーダを用いる場合には、R3170A標準に従
って副搬送波に同期された4Fsc=14.3MIIz
(水平周波数の910倍)のような副搬送波の倍数の
信号を用いる。R3170A標準では、水平走査周波数
は副搬送波信号に対して固定の周波数関係にあるため、
および副搬送波信号の倍数が副搬送波信号に同期される
ため、理論的には、非同期水平リセットクロツタ信号を
副搬送波の倍数に同期させることができる。実際には、
かかる同期は容易ではない。
数である。R317OAテレビジョン信号でない場合(
例えば、VCRまたは、テスト信号パターンからのよう
に)には、FhおよびFsc信号は同一の信号源からは
取出さず、従って、関連しない周波数を有し、その結果
、周波数Fhは(2/455) Fscよりも充分に大
きいか、または、小さくなる。カラー情報エンコーダお
よびデコーダを用いる場合には、R3170A標準に従
って副搬送波に同期された4Fsc=14.3MIIz
(水平周波数の910倍)のような副搬送波の倍数の
信号を用いる。R3170A標準では、水平走査周波数
は副搬送波信号に対して固定の周波数関係にあるため、
および副搬送波信号の倍数が副搬送波信号に同期される
ため、理論的には、非同期水平リセットクロツタ信号を
副搬送波の倍数に同期させることができる。実際には、
かかる同期は容易ではない。
その理由は、水平信号周波数が正確に910Fscとは
ならず、雑音で誘起された位相ジッタのために、4 F
scの+/1クロック周期だけ、またはそれ以上変化し
得るからである。
ならず、雑音で誘起された位相ジッタのために、4 F
scの+/1クロック周期だけ、またはそれ以上変化し
得るからである。
(発明が解決しようとする課題)
標準回路による困難は非同期信号の立上がり縁の直後に
Fscクロック信号の1パルスが発生する箇所で生じる
。水平クロック信号が副搬送波クロック信号に関連しな
い場合には(即ち、これらクロック信号が同一の信号源
から最初に取出されない状態では)、かる状況を回避で
きないが、水平ライン信号および副搬送波信号の周波数
が関連するするような標準R317OAビデオの用途で
はかかるジッタを回避することができる。かかるジッタ
を回避する1つの手段は、デジタルフェーズロンクルー
プのような複雑かつ高価な回路を用いる必要がある。
Fscクロック信号の1パルスが発生する箇所で生じる
。水平クロック信号が副搬送波クロック信号に関連しな
い場合には(即ち、これらクロック信号が同一の信号源
から最初に取出されない状態では)、かる状況を回避で
きないが、水平ライン信号および副搬送波信号の周波数
が関連するするような標準R317OAビデオの用途で
はかかるジッタを回避することができる。かかるジッタ
を回避する1つの手段は、デジタルフェーズロンクルー
プのような複雑かつ高価な回路を用いる必要がある。
しかし、以下に詳細に説明する本発明によればかかるジ
ッタの問題を廉価に解決することができる。
ッタの問題を廉価に解決することができる。
本発明の目的は副搬送波ロックされたクロック信号に同
期する水平リセットパルスを発生する手段を提供せんと
するにある。
期する水平リセットパルスを発生する手段を提供せんと
するにある。
本発明の他の目的は到来水平ビデオ信号が副搬送波ロッ
クされたクロック信号に対し所定の固定周波数関係を有
するか否かを検出し、そうである場合に副搬送波ロック
されたクロック信号に同期し、その係数である出力水平
リセットパルスを発生し、これにより出力パルスが副搬
送波ロンクされたクロック信号および水平ビデオ信号間
の周波数関係一致し得るようにする手段を提供せんとす
るにある。
クされたクロック信号に対し所定の固定周波数関係を有
するか否かを検出し、そうである場合に副搬送波ロック
されたクロック信号に同期し、その係数である出力水平
リセットパルスを発生し、これにより出力パルスが副搬
送波ロンクされたクロック信号および水平ビデオ信号間
の周波数関係一致し得るようにする手段を提供せんとす
るにある。
本発明の更に池の目的は到来水平ビデオ信号が副搬送波
ロックされたクロック信号に対し所定の固定関係を有す
るか否かを検出し、そうでない場合に従来既知に技術に
より水平パルスを発生し得るようにする手段を提供せん
とするにある。
ロックされたクロック信号に対し所定の固定関係を有す
るか否かを検出し、そうでない場合に従来既知に技術に
より水平パルスを発生し得るようにする手段を提供せん
とするにある。
(課題を解決するための手段)
本発明は受信テレビジョン信号を再生して副搬送波ロッ
クされたクロック信号に同期する出力信号を供給する装
置において、a)再生すべき受信テレビジョン信号およ
び前記副搬送波ロックされたクロック信号が所定の固定
周波数関係を有するか否かを決めるとともにこれらが関
連する際に第1表示を発生し、これらが関連しない場合
に第2表示を発生する比較手段と、b)前記固定周波数
関係に従って副搬送波ロックされたクロック信号を分周
するとともに前記第1表示がこの比較手段によって発生
する際に前記副搬送波ロックされたクロック信号に同期
し、所定の固定周波数関係により決まる周波数で出力信
号を発生する出力信号発生手段とを具えることを特徴と
する 本発明の好適な例では、受信テレビジョン信号を周波数
Fhの水平(例えば水平ライン)信号とし、副搬送波ロ
ックされたクロック信号を周波数Fscの副搬送波の倍
数とし、出力信号は主テレビジョン信号の水平リセット
として用いられ、かつPIF情報の挿入を制御するため
に用いられる水平リセット可能とする。好適には比較手
段は、副搬送波信号に関連する際にパルスを発生する時
間を中心とする所定の時間窓内に受信水平信号パルスが
あるか否かを決める窓手段と、窓からのパルスの発生が
関連するクロック信号を示すかまたは関連しないクロッ
ク信号を示すかを決める判定手段とを具える。比較手段
および信号発生手段はフリップフロップ、AND、 N
ANDおよびORゲートのような簡単な論理回路、イン
バータおよびマルチプレクサスイッチ或はリセット可能
な計数器で構成するのが好適である。また、同期手段も
フリップフロップおよびNANDゲートの標準的な組合
わせを具え、受信水平クロック信号および副搬送波が関
連しないことを比較手段によって決める際に同期された
水平信号を発生し得るようにするのが好適である。
クされたクロック信号に同期する出力信号を供給する装
置において、a)再生すべき受信テレビジョン信号およ
び前記副搬送波ロックされたクロック信号が所定の固定
周波数関係を有するか否かを決めるとともにこれらが関
連する際に第1表示を発生し、これらが関連しない場合
に第2表示を発生する比較手段と、b)前記固定周波数
関係に従って副搬送波ロックされたクロック信号を分周
するとともに前記第1表示がこの比較手段によって発生
する際に前記副搬送波ロックされたクロック信号に同期
し、所定の固定周波数関係により決まる周波数で出力信
号を発生する出力信号発生手段とを具えることを特徴と
する 本発明の好適な例では、受信テレビジョン信号を周波数
Fhの水平(例えば水平ライン)信号とし、副搬送波ロ
ックされたクロック信号を周波数Fscの副搬送波の倍
数とし、出力信号は主テレビジョン信号の水平リセット
として用いられ、かつPIF情報の挿入を制御するため
に用いられる水平リセット可能とする。好適には比較手
段は、副搬送波信号に関連する際にパルスを発生する時
間を中心とする所定の時間窓内に受信水平信号パルスが
あるか否かを決める窓手段と、窓からのパルスの発生が
関連するクロック信号を示すかまたは関連しないクロッ
ク信号を示すかを決める判定手段とを具える。比較手段
および信号発生手段はフリップフロップ、AND、 N
ANDおよびORゲートのような簡単な論理回路、イン
バータおよびマルチプレクサスイッチ或はリセット可能
な計数器で構成するのが好適である。また、同期手段も
フリップフロップおよびNANDゲートの標準的な組合
わせを具え、受信水平クロック信号および副搬送波が関
連しないことを比較手段によって決める際に同期された
水平信号を発生し得るようにするのが好適である。
(実施例)
図面につき本発明の詳細な説明する。
非同期水平ライン信号から同期水平ライン信号を発生す
る標準回路を第1図に示す。この回路には2個のDフリ
ップフロップ13および17並びにNANDゲート19
を設ける。フリップフロップ13のD入力を非同期水平
信号とし、4倍の副搬送波周波数クロック信号(FSC
4)を両フリップフロップ13および17へのクロック
信号として用いる。フリップフロップ13のQ出力側を
フリップフロップ17のD入力側に接続するとともにN
ANDゲート19の一方の入力側に結合する。フリップ
フロップ17の反転Q出力信号をNANDゲート電極1
9への第2人力信号として用いる。第2図の上側タイミ
ング図に示すように、初期状態では、フリップフロップ
13のD入力およびQ出力は低電位であり、これにより
零入力をNANDゲート19に供給し、このNANDゲ
ートによって無効高電位出力を発生する。非同期信号が
次の4FSCクロック−縁部Eで高電位になると、フリ
ップフロップ13のD入力がフリップフロップ13のQ
出力にクロックされるようになる。これがため、tll
ANDゲート19の両人力は高電位となり、このNAN
Dゲート19によって低電位のパルスを発生する。次の
FSC4クロック信号ではフリップフロップ17の高電
位り入力をQ出力にクロックする。従って、フリップフ
ロップ17の反転Q出力が低電位となり、このNAND
ゲートの出力は高電位状態にもどる。非同期信号が高電
位状態になる際のみ、このサイクルを繰返す。
る標準回路を第1図に示す。この回路には2個のDフリ
ップフロップ13および17並びにNANDゲート19
を設ける。フリップフロップ13のD入力を非同期水平
信号とし、4倍の副搬送波周波数クロック信号(FSC
4)を両フリップフロップ13および17へのクロック
信号として用いる。フリップフロップ13のQ出力側を
フリップフロップ17のD入力側に接続するとともにN
ANDゲート19の一方の入力側に結合する。フリップ
フロップ17の反転Q出力信号をNANDゲート電極1
9への第2人力信号として用いる。第2図の上側タイミ
ング図に示すように、初期状態では、フリップフロップ
13のD入力およびQ出力は低電位であり、これにより
零入力をNANDゲート19に供給し、このNANDゲ
ートによって無効高電位出力を発生する。非同期信号が
次の4FSCクロック−縁部Eで高電位になると、フリ
ップフロップ13のD入力がフリップフロップ13のQ
出力にクロックされるようになる。これがため、tll
ANDゲート19の両人力は高電位となり、このNAN
Dゲート19によって低電位のパルスを発生する。次の
FSC4クロック信号ではフリップフロップ17の高電
位り入力をQ出力にクロックする。従って、フリップフ
ロップ17の反転Q出力が低電位となり、このNAND
ゲートの出力は高電位状態にもどる。非同期信号が高電
位状態になる際のみ、このサイクルを繰返す。
FSC4クロックの1パルスが非同期信号の立上がり縁
の直後に発生する場合には、標準回路に困難性が発生す
る。“不確定な場合”として示され、第2図の下半部に
示されるかかる場合には、フリップフロップ13のD入
力の変化は記録されず、従って、新たな状態は次のFS
C4クロック信号までQ出力にクロックされ得なくなる
。かかる状態は出力同期水平リセットパルスによって主
信号に対しジッタを発生し、これによりジッタ状のピク
チュア・イン・ピクチュアを発生するようになる。
の直後に発生する場合には、標準回路に困難性が発生す
る。“不確定な場合”として示され、第2図の下半部に
示されるかかる場合には、フリップフロップ13のD入
力の変化は記録されず、従って、新たな状態は次のFS
C4クロック信号までQ出力にクロックされ得なくなる
。かかる状態は出力同期水平リセットパルスによって主
信号に対しジッタを発生し、これによりジッタ状のピク
チュア・イン・ピクチュアを発生するようになる。
水平リセット信号再生器20を第3図に示す。この水平
リセット信号再生器は第1人力として副搬送波周波数信
号FSC4の4倍に同期された副搬送波および第2人力
として水平信号HORIZを有する。ll0RIZ信号
がFSC4信号に関連し、HORIZ信号の周波数か副
搬送波周波数の比2 /、455 、従ってFSC4信
号の周波数1/910で最初に発生しているにも関わら
ず、11ORIZ信号およびFSC4信号は相対的に非
同期となる。
リセット信号再生器は第1人力として副搬送波周波数信
号FSC4の4倍に同期された副搬送波および第2人力
として水平信号HORIZを有する。ll0RIZ信号
がFSC4信号に関連し、HORIZ信号の周波数か副
搬送波周波数の比2 /、455 、従ってFSC4信
号の周波数1/910で最初に発生しているにも関わら
ず、11ORIZ信号およびFSC4信号は相対的に非
同期となる。
これがJIORIZ信号およびFSC4信号が関連する
場合に(1/910) FSC4に同期し、その周波数
にある出力信号HRESETを発生するとともにHOR
IZ信号およびFSC4信号が関連しない場合に、FS
C4信号に簡単に同期するが、一般に到来HORIZ信
号に追従する周波数にある出力信号1(RESETを発
生する水平リセット信号再生器の回路の目的である。
場合に(1/910) FSC4に同期し、その周波数
にある出力信号HRESETを発生するとともにHOR
IZ信号およびFSC4信号が関連しない場合に、FS
C4信号に簡単に同期するが、一般に到来HORIZ信
号に追従する周波数にある出力信号1(RESETを発
生する水平リセット信号再生器の回路の目的である。
+10RIZ信号およびFSC4信号がR317OAに
従う周波数に関連しない場合には、Dフリップフロップ
23.27およびNANDゲート29を具える標準回路
を用いてFSC4副搬送波同期信号と同期するHRES
ET出力パルス信号を発生する。Dフリップフロップ2
3.27およびNANDゲート29の接続および機能は
第1図につき上述した同一の回路の接続および機能と同
様であるためその説明は省略する。ただ重要な点は、N
ANDゲート29の出力をインバータ30に供給すると
ともにJKフリップフロップ32およびDQフリップフ
ロンプ34に後述する目的でクロック信号として供給し
、回路の水平リセット信号出力を通過せしめるスイッチ
/マルチプレクサ36に供給される2つの信号のうちの
1つとすることである。
従う周波数に関連しない場合には、Dフリップフロップ
23.27およびNANDゲート29を具える標準回路
を用いてFSC4副搬送波同期信号と同期するHRES
ET出力パルス信号を発生する。Dフリップフロップ2
3.27およびNANDゲート29の接続および機能は
第1図につき上述した同一の回路の接続および機能と同
様であるためその説明は省略する。ただ重要な点は、N
ANDゲート29の出力をインバータ30に供給すると
ともにJKフリップフロップ32およびDQフリップフ
ロンプ34に後述する目的でクロック信号として供給し
、回路の水平リセット信号出力を通過せしめるスイッチ
/マルチプレクサ36に供給される2つの信号のうちの
1つとすることである。
以下の記載では、HORIZ信号およびFSC4信号が
関連せず、フリップフロップ32の反転Q出力を1にセ
ットするものとする。また、垂直エネーブル信号(VA
N)を後に詳細に説明するように、1にセットするもの
とする。更にフリップフロップ34のQ出力をも1にセ
ットして3つのビット計数器35をリセットする、もの
とする。HORrZ信号後のI FSC4サイクルは高
電位となり、NANDゲート29の出力は低電位となる
。以下順次に、インバータ30は高入力を3人力型AN
Dゲート38の1つの入力端子に供給し、このANDゲ
ート38の池の入力端子には、フリップフロップ34の
Q出力およびフリップフロップ32の反転Q出力を供給
する。これかため、ll0RIZ信号後のI FSC4
サイクルは高電位となり、この高い値をORゲート39
に供給して10ビツト計数器40をリセットする。
関連せず、フリップフロップ32の反転Q出力を1にセ
ットするものとする。また、垂直エネーブル信号(VA
N)を後に詳細に説明するように、1にセットするもの
とする。更にフリップフロップ34のQ出力をも1にセ
ットして3つのビット計数器35をリセットする、もの
とする。HORrZ信号後のI FSC4サイクルは高
電位となり、NANDゲート29の出力は低電位となる
。以下順次に、インバータ30は高入力を3人力型AN
Dゲート38の1つの入力端子に供給し、このANDゲ
ート38の池の入力端子には、フリップフロップ34の
Q出力およびフリップフロップ32の反転Q出力を供給
する。これかため、ll0RIZ信号後のI FSC4
サイクルは高電位となり、この高い値をORゲート39
に供給して10ビツト計数器40をリセットする。
10ビツト計数器40は、リセットされた後FSC4ク
ロック信号の立上がり(立下がり)縁の数の計数を開始
する。2の計数値で、2計数デコーダ42をエネーブル
し、JKフリップフロップ44のJ入力を高電位とする
。次のクロックFSC4サイクル(第3計数値)で、K
入力は低電位にあるため、フリップフロップ44のQ出
力は高電位となり、反転Q出力は低電位となる。′イン
ウィンドウ”信号はマルチプレクサ46で選択されるた
め(フリップフロップ32のQ出力が零で、マルチプレ
クサ46を制御する)、反転Q出力はマルチプレクサ4
6からANDゲート48およびインバータ52に供給さ
れる。これがため、JKフリップフロップ44の反転Q
出力が低電位になると、3ビツト計数器35のエネーブ
ル計数がディスエーブルされ、フリップフロップ34の
D入力がインバータ52およびANDゲート54を経て
高電位となる。10ビツト計数器40の3の計数値で2
ビツトデコーダ42が再び低電位となり、これによって
フリップフロップ44のJ入力を低電位とする。
ロック信号の立上がり(立下がり)縁の数の計数を開始
する。2の計数値で、2計数デコーダ42をエネーブル
し、JKフリップフロップ44のJ入力を高電位とする
。次のクロックFSC4サイクル(第3計数値)で、K
入力は低電位にあるため、フリップフロップ44のQ出
力は高電位となり、反転Q出力は低電位となる。′イン
ウィンドウ”信号はマルチプレクサ46で選択されるた
め(フリップフロップ32のQ出力が零で、マルチプレ
クサ46を制御する)、反転Q出力はマルチプレクサ4
6からANDゲート48およびインバータ52に供給さ
れる。これがため、JKフリップフロップ44の反転Q
出力が低電位になると、3ビツト計数器35のエネーブ
ル計数がディスエーブルされ、フリップフロップ34の
D入力がインバータ52およびANDゲート54を経て
高電位となる。10ビツト計数器40の3の計数値で2
ビツトデコーダ42が再び低電位となり、これによって
フリップフロップ44のJ入力を低電位とする。
かようにJおよびに入力が低電位にあるため、反転Q出
力は変化しない。従って3ビツト計数器35はエネーブ
ルされない。
力は変化しない。従って3ビツト計数器35はエネーブ
ルされない。
907の計数値前に、次のFSC4パルスで水平信号が
再び高電位になると、N A N Dゲート29の出力
が低電位となる。これがため、ANDゲート38の3人
力の全部が再び高電位となり、従って10ビツト計数器
40がリセットされて、到来水平パルスの同期を保持し
得るようになる。また、低同期リセットパルスの立下が
り縁で、フリップフロップ34をトラブルしてそのD入
力の高電位をQ出力に転送して3ビツト計数器を再びリ
セットする。従って、この場合には水平パルスが窓内に
発生する(“インウィンドウ”)回数を計数するために
用いる3ビツト計数器(以下に説明する)をO(低電位
)にリセットする。かようにリセットされ、7の値に到
達しないため、回路の作動モードは変化しない。
再び高電位になると、N A N Dゲート29の出力
が低電位となる。これがため、ANDゲート38の3人
力の全部が再び高電位となり、従って10ビツト計数器
40がリセットされて、到来水平パルスの同期を保持し
得るようになる。また、低同期リセットパルスの立下が
り縁で、フリップフロップ34をトラブルしてそのD入
力の高電位をQ出力に転送して3ビツト計数器を再びリ
セットする。従って、この場合には水平パルスが窓内に
発生する(“インウィンドウ”)回数を計数するために
用いる3ビツト計数器(以下に説明する)をO(低電位
)にリセットする。かようにリセットされ、7の値に到
達しないため、回路の作動モードは変化しない。
908のパルス前に、水平入力が発生しない場合には9
07のパルスで907計数デコーダ56はに入力により
フリップフロップ44を1(高電位)にセントする。こ
れがため、70808番目ルスで、フリップフロップ4
4のQ出力はOとなり、反転Q出力は1となる。水平リ
セットパルスモード(JKフリンブフロップ32の反転
Q出力を1にセット)では、マルチプレクサ46はその
高電位をANDゲート48およびインバータ52に出力
する。これがため、3ビツト計数器はエネーブルされ、
0値(低電位)をインバータ52およびANDゲート5
4を経てフリップフロップ34のD入力に供給する。以
下に説明するように、水平パルスが5パルス窓(910
番目のパルスの前後2パルス)内に到来すると、3ビツ
ト計数器35が計数を開始する。
07のパルスで907計数デコーダ56はに入力により
フリップフロップ44を1(高電位)にセントする。こ
れがため、70808番目ルスで、フリップフロップ4
4のQ出力はOとなり、反転Q出力は1となる。水平リ
セットパルスモード(JKフリンブフロップ32の反転
Q出力を1にセット)では、マルチプレクサ46はその
高電位をANDゲート48およびインバータ52に出力
する。これがため、3ビツト計数器はエネーブルされ、
0値(低電位)をインバータ52およびANDゲート5
4を経てフリップフロップ34のD入力に供給する。以
下に説明するように、水平パルスが5パルス窓(910
番目のパルスの前後2パルス)内に到来すると、3ビツ
ト計数器35が計数を開始する。
90808番目ルスで、907計数デコーダ56はO出
力に復帰する。しかし、JKフリップフロップはその出
力値を保持する。これがため、3ビツト計数器35はエ
ネーブルされたままである。また、908計数デコーダ
58は高電位にあり、その高電位をDフリップ70ンブ
62に供給する。次のFSC4クロックパルス(909
)では、フリップフロップ62の高入力をQ出力にクロ
ックして10ビツト計数器40のリセットパルスをOR
ゲート39を経て発生させるようにする。910番目の
FSC4パルスでは、計数器40をリセットして03″
を数値に保持する。その理由は10ビツト計数器が同一
パルスを受ける前にDフリップフロップがその出力を変
化するに充分迅速に状態を変化しないからである。これ
がため、91111番目ルスで10ビツト計数器40は
再び計数を開始する。
力に復帰する。しかし、JKフリップフロップはその出
力値を保持する。これがため、3ビツト計数器35はエ
ネーブルされたままである。また、908計数デコーダ
58は高電位にあり、その高電位をDフリップ70ンブ
62に供給する。次のFSC4クロックパルス(909
)では、フリップフロップ62の高入力をQ出力にクロ
ックして10ビツト計数器40のリセットパルスをOR
ゲート39を経て発生させるようにする。910番目の
FSC4パルスでは、計数器40をリセットして03″
を数値に保持する。その理由は10ビツト計数器が同一
パルスを受ける前にDフリップフロップがその出力を変
化するに充分迅速に状態を変化しないからである。これ
がため、91111番目ルスで10ビツト計数器40は
再び計数を開始する。
91212番目ルス、または新たな計数の2番目のパル
スで、2計数デコーダ42を再び高ではとするっそのP
果、913fi目のパルスで、フリップフロップ44の
反転Q出力は状態を変化して3ピント計数器35をディ
スニー7プルする。従って、908−i目のパルスから
91212番目ルスを含めて3ビツト計数器35をエネ
ーブルし、NANDゲート29が低電位から高電位に状
態変化する(即ち、HORIZORI2メカパルスC4
クロツクパルス前に到来する)と、この変化を3ビツト
計数器35で計数する。また、水平パルスが窓内に発生
して1計’Fl値がレジストされる場合には、3番目の
パルス後に状態変化するJKフリップフロップのため、
計数器によりANDゲート54の出力を高電位にリセッ
トするき、フリップフロップ34のD入力の高電位がQ
出力に転送されな(なる。
スで、2計数デコーダ42を再び高ではとするっそのP
果、913fi目のパルスで、フリップフロップ44の
反転Q出力は状態を変化して3ピント計数器35をディ
スニー7プルする。従って、908−i目のパルスから
91212番目ルスを含めて3ビツト計数器35をエネ
ーブルし、NANDゲート29が低電位から高電位に状
態変化する(即ち、HORIZORI2メカパルスC4
クロツクパルス前に到来する)と、この変化を3ビツト
計数器35で計数する。また、水平パルスが窓内に発生
して1計’Fl値がレジストされる場合には、3番目の
パルス後に状態変化するJKフリップフロップのため、
計数器によりANDゲート54の出力を高電位にリセッ
トするき、フリップフロップ34のD入力の高電位がQ
出力に転送されな(なる。
その理由はフリップフロップ34のクロック入力がトン
ゲルされないからである。従って、水平入力パルスが用
意された5計数窓内に発生する場合に関わらず、3ピン
ト計数器35はインクレメントしてリセットされない。
ゲルされないからである。従って、水平入力パルスが用
意された5計数窓内に発生する場合に関わらず、3ピン
ト計数器35はインクレメントしてリセットされない。
また、水平人力パルスか用意された窓内に発生する場合
に関わらず、10ビツト計数器はリセットされて、91
1番目のFSC4パルスで新たな計数を開始する。更に
、前述したように、水平人力パルスが窓の外側に発生す
る場合には3ビツト計数器35が、その計数値に関係な
く10ビツト計数器の場合と同゛様にリセットされる。
に関わらず、10ビツト計数器はリセットされて、91
1番目のFSC4パルスで新たな計数を開始する。更に
、前述したように、水平人力パルスが窓の外側に発生す
る場合には3ビツト計数器35が、その計数値に関係な
く10ビツト計数器の場合と同゛様にリセットされる。
作動中、HORIZパルスが順次2回用意された時間窓
内に発生すると、3ビツト計数器35の計数値は2にな
る。次いで、2計数デコーダ62は高入力をANDゲー
ト64に供給する。しかし、ANDゲート64の曲の入
力は、水平リセットモード(即ち、JKフリップフロッ
プ32のQ出力が低電位)のため、フリップフロップ3
2のに入力は低電位に保持されたままである。しかし、
ll0RIZパルスが窓内に順次7回発生する場合には
、7計数デコーダ67によってANDゲート68に高入
力を供給する。ANDゲート68の池の入力は高電位(
フリップフロップ32の反転Q出力から到来する)であ
るため、JKフリップフロップ32のJ入力は高電位と
なる。従って、NANDゲート29が状態変化すると、
JKフリンブフロソプ32の出力が状態変化し、その結
果、回路の作動モードが変化する。その理由は入力+1
0RIZ信号およびFSC4信号が関連するものとする
からである。フリップフロップ32のQ出力が高電位に
なるき、フリップフロップ23.27およびNANDゲ
ート29により発生する同期リセットパルスをIIRE
sET出力として用いる代わりに、10ビツト計数器4
0.908計数デコーダ38およびDフリップフロンプ
ロ2によって発生する計数器リセ、トパルスを用いる。
内に発生すると、3ビツト計数器35の計数値は2にな
る。次いで、2計数デコーダ62は高入力をANDゲー
ト64に供給する。しかし、ANDゲート64の曲の入
力は、水平リセットモード(即ち、JKフリップフロッ
プ32のQ出力が低電位)のため、フリップフロップ3
2のに入力は低電位に保持されたままである。しかし、
ll0RIZパルスが窓内に順次7回発生する場合には
、7計数デコーダ67によってANDゲート68に高入
力を供給する。ANDゲート68の池の入力は高電位(
フリップフロップ32の反転Q出力から到来する)であ
るため、JKフリップフロップ32のJ入力は高電位と
なる。従って、NANDゲート29が状態変化すると、
JKフリンブフロソプ32の出力が状態変化し、その結
果、回路の作動モードが変化する。その理由は入力+1
0RIZ信号およびFSC4信号が関連するものとする
からである。フリップフロップ32のQ出力が高電位に
なるき、フリップフロップ23.27およびNANDゲ
ート29により発生する同期リセットパルスをIIRE
sET出力として用いる代わりに、10ビツト計数器4
0.908計数デコーダ38およびDフリップフロンプ
ロ2によって発生する計数器リセ、トパルスを用いる。
これがため、マルチプレクサ36か状態変化してその”
I−”ゲートに到来する情報を通過させるようにする。
I−”ゲートに到来する情報を通過させるようにする。
同様にマルチプレクサ46は“インウィンドウ”情報を
前に通過させているため、状態変化し、“アウトオブウ
ィンドウ”情報を通過させるようにする。
前に通過させているため、状態変化し、“アウトオブウ
ィンドウ”情報を通過させるようにする。
計数器リセットパルスモードではIIREsET出力が
10ビツト計数器40.908デコーダ58およびフリ
ップフロップ62により発生するため、10ビツト計数
器40がリセットされた後の3番目のパルスで、フリッ
プフロップ44のQ出力に高電位を通過させるようにす
る。これがため、マルチプレクサ46はANDゲート4
8に高電位を通過させて3ビツト計数器3をエネーブル
させるようにする。これと同時に、インバータ52は高
電位をANDゲート54に通過させてフリップフロップ
34のD入力にO(低電位)が現れるようにする。3番
目のパルスと、908番目のパルスとの間において、H
ORIZORI2メカパルスANDゲート29が低電位
となる場合には、3ビツト計数器35がトンゲルされる
ようになる。その理由はこれがエネーブルされるように
なるからである。しかし、NへNDゲートは“アウトオ
ブウィンドウ“時間スパン中パルスを低電位とするため
、サイクルの908番目に計数されたFSC4パルスで
、フリップフロップ44の高電位のに入力によってフリ
ップフロップ44のQ出力を低電位とする。これがため
、ANDゲート48によって3ピント計数器35をディ
スエーブルする。またフリップ70ツブ34のD入力が
インバータ52およびANDゲート54を経て高電位と
なり、水平パルスが発生する際にNANDゲート29を
トンゲルし、高電位をフリップフロップ34のQ出力に
転送し、3ビツト計数器35をリセットする。しかし、
JKフリ、プフロップ32の反転Q出力が低電位である
ため、3人力ANDゲート38は低電位に保持され、1
0ビツト計数器はリセットされているため、低電位に保
持されない。908計数デコーダ58が高電位となり、
90CJ番目のFSC4パルスでフリップフロップ62
のQ出力が高電位となり、10ビツト計数器40へのリ
セット入力をORゲート39を経てトンゲルする際にの
みi0ビット計数器40がリセットされるようになる。
10ビツト計数器40.908デコーダ58およびフリ
ップフロップ62により発生するため、10ビツト計数
器40がリセットされた後の3番目のパルスで、フリッ
プフロップ44のQ出力に高電位を通過させるようにす
る。これがため、マルチプレクサ46はANDゲート4
8に高電位を通過させて3ビツト計数器3をエネーブル
させるようにする。これと同時に、インバータ52は高
電位をANDゲート54に通過させてフリップフロップ
34のD入力にO(低電位)が現れるようにする。3番
目のパルスと、908番目のパルスとの間において、H
ORIZORI2メカパルスANDゲート29が低電位
となる場合には、3ビツト計数器35がトンゲルされる
ようになる。その理由はこれがエネーブルされるように
なるからである。しかし、NへNDゲートは“アウトオ
ブウィンドウ“時間スパン中パルスを低電位とするため
、サイクルの908番目に計数されたFSC4パルスで
、フリップフロップ44の高電位のに入力によってフリ
ップフロップ44のQ出力を低電位とする。これがため
、ANDゲート48によって3ピント計数器35をディ
スエーブルする。またフリップ70ツブ34のD入力が
インバータ52およびANDゲート54を経て高電位と
なり、水平パルスが発生する際にNANDゲート29を
トンゲルし、高電位をフリップフロップ34のQ出力に
転送し、3ビツト計数器35をリセットする。しかし、
JKフリ、プフロップ32の反転Q出力が低電位である
ため、3人力ANDゲート38は低電位に保持され、1
0ビツト計数器はリセットされているため、低電位に保
持されない。908計数デコーダ58が高電位となり、
90CJ番目のFSC4パルスでフリップフロップ62
のQ出力が高電位となり、10ビツト計数器40へのリ
セット入力をORゲート39を経てトンゲルする際にの
みi0ビット計数器40がリセットされるようになる。
フリップフロップ62のQ出力かトンゲルすると、Q出
力はトンゲルされない。これかため、10ビツト計数器
の909計数値で低電位パルスがマルチプレクサ36を
経てIIREsET信号出力として発生する。かように
して発生した低電位パルスはFSC4副搬送波同期信号
と同期するとともに910番目のFSC4パルス毎(1
0ビツト計数器40の90909番目数値毎)の周波数
で発生する。このFSC4パルスはR317OA標準に
従って、HORIZ信号およびFSC4信号の適宜の周
波数関係にある。
力はトンゲルされない。これかため、10ビツト計数器
の909計数値で低電位パルスがマルチプレクサ36を
経てIIREsET信号出力として発生する。かように
して発生した低電位パルスはFSC4副搬送波同期信号
と同期するとともに910番目のFSC4パルス毎(1
0ビツト計数器40の90909番目数値毎)の周波数
で発生する。このFSC4パルスはR317OA標準に
従って、HORIZ信号およびFSC4信号の適宜の周
波数関係にある。
前述したように、NANDゲート29が2つの順次のサ
イクル中トッグルする場合には3ビツト計数器35がエ
ネーブル(即ち、“アウトオブウィンドウ”)され、2
計数デコーダ62はANDゲート64に高電位を供給す
る。回路が“計数器リセットパルスの使用”モードにあ
るため、フリップフロップ32のQ出力から供給される
ANDゲート64の池の入力も高電位となる。これがた
め、NANDゲート29の次のトラブルでフリップフロ
ップ32のに入力の高電位によってQ出力を低電位とし
、反転Q出力を高電位とする。これがため、回路のモー
ドが切換わってIIREsET出力がNANDゲート2
9の出力(即ち、“水平リセットパルスの使用”)から
取出す。換言すれば、入力水平信号は、入力11REs
ET信号が副搬送波信号に関連せす、(即ち、この信号
から取出さない)ものとすると、用意された窓内に位置
しなくなる。従って、FSC4信号から取出し、これに
同期する正規の信号はIIRESET出力として使用し
得なくなる。これがため、NANDゲート29の出力か
ら取出し、FS04クロック信号と同期するが、(“不
確定な”場合に可能)110RIZ信号入力に正確には
同期しない信号を用いる。
イクル中トッグルする場合には3ビツト計数器35がエ
ネーブル(即ち、“アウトオブウィンドウ”)され、2
計数デコーダ62はANDゲート64に高電位を供給す
る。回路が“計数器リセットパルスの使用”モードにあ
るため、フリップフロップ32のQ出力から供給される
ANDゲート64の池の入力も高電位となる。これがた
め、NANDゲート29の次のトラブルでフリップフロ
ップ32のに入力の高電位によってQ出力を低電位とし
、反転Q出力を高電位とする。これがため、回路のモー
ドが切換わってIIREsET出力がNANDゲート2
9の出力(即ち、“水平リセットパルスの使用”)から
取出す。換言すれば、入力水平信号は、入力11REs
ET信号が副搬送波信号に関連せす、(即ち、この信号
から取出さない)ものとすると、用意された窓内に位置
しなくなる。従って、FSC4信号から取出し、これに
同期する正規の信号はIIRESET出力として使用し
得なくなる。これがため、NANDゲート29の出力か
ら取出し、FS04クロック信号と同期するが、(“不
確定な”場合に可能)110RIZ信号入力に正確には
同期しない信号を用いる。
前述したように、水平リセット再生器20の第3人力を
設けるのが好適である。この第3人力を垂直エネーブル
信号(VAN)とし、この信号は計数器エネーブル兼す
セットANDゲート48および54の各々の入力のうち
の一方の入力とする。YEN信号が高電位にある場合に
は回路は上述したように機能する。しかし、■EN信号
が低電位にある場合には3ビツト計数器はエネーブルさ
れず、リセットもされない。これがため、状態が変化す
る回路のみがIIRESET信号を出力する回路、即ち
、フリップフロップ13.17、NANDゲート29.
10ビ、ソト計数器40.908計数デコーダ58およ
びフリップフロップ62となる。
設けるのが好適である。この第3人力を垂直エネーブル
信号(VAN)とし、この信号は計数器エネーブル兼す
セットANDゲート48および54の各々の入力のうち
の一方の入力とする。YEN信号が高電位にある場合に
は回路は上述したように機能する。しかし、■EN信号
が低電位にある場合には3ビツト計数器はエネーブルさ
れず、リセットもされない。これがため、状態が変化す
る回路のみがIIRESET信号を出力する回路、即ち
、フリップフロップ13.17、NANDゲート29.
10ビ、ソト計数器40.908計数デコーダ58およ
びフリップフロップ62となる。
従って、vEN信号によって一層激しいテストを利用す
ることができる。その理由はVEN信号が262ライン
、または263ライン毎に一回高電位となるだけである
からである。これがため、10ビツト計数器は、場合に
よっては、インウィンドウまたはアウトオブウィンドウ
の決定を行う前に、910のうちの262または263
の計数を経て計数する必要がある。
ることができる。その理由はVEN信号が262ライン
、または263ライン毎に一回高電位となるだけである
からである。これがため、10ビツト計数器は、場合に
よっては、インウィンドウまたはアウトオブウィンドウ
の決定を行う前に、910のうちの262または263
の計数を経て計数する必要がある。
上述した所では、所定の固定周波数関係を有し、入力水
平信号および副搬送波同期信号が関連する場合に副搬送
波同期信号と同期し、或は副搬送波同期信号とのみ同期
する水平リセット出力信号を再生する水平リセット信号
発生器を示した。本発明はこれに限定されるものではな
い。これがため、本発明は、水平ライン信号が副搬送波
に対して455/2の関係にある標準R317OAビデ
オ信号につき説明したが、本発明の技術は、副搬送波ロ
ックされたクロック信号に対し周波数が関連し、これに
同期したテレビジョン信号を副搬送波ロックされたクロ
ック信号に同期させて、テレビジョン信号とクロック信
号との周波数関係が一致し得るようにする必要がある場
合に適用する。更に、到来クロック信号の周波数を比較
してこれらが特定の場合に関連するか否かを決める特定
の回路を説明したが、池の比較手段を用いることができ
る。例えば、パルスが期待される時間を中心とする時間
窓内に信号パルスが生じるか否かを決める窓手段を設け
るとともに信号パルスが窓外に(または池のモードでは
窓内に)に位置する連続回数を決める判定手段計数器を
用いるよりも、メモリ手段を用いてパルスの正確な回数
のトランクを保持し得るようにする。従ってプロセッサ
によって蓄積回数の分析を行うとともに到来クロック信
号間にある関係が存在するか否か年間する判定を行い得
るようにする。
平信号および副搬送波同期信号が関連する場合に副搬送
波同期信号と同期し、或は副搬送波同期信号とのみ同期
する水平リセット出力信号を再生する水平リセット信号
発生器を示した。本発明はこれに限定されるものではな
い。これがため、本発明は、水平ライン信号が副搬送波
に対して455/2の関係にある標準R317OAビデ
オ信号につき説明したが、本発明の技術は、副搬送波ロ
ックされたクロック信号に対し周波数が関連し、これに
同期したテレビジョン信号を副搬送波ロックされたクロ
ック信号に同期させて、テレビジョン信号とクロック信
号との周波数関係が一致し得るようにする必要がある場
合に適用する。更に、到来クロック信号の周波数を比較
してこれらが特定の場合に関連するか否かを決める特定
の回路を説明したが、池の比較手段を用いることができ
る。例えば、パルスが期待される時間を中心とする時間
窓内に信号パルスが生じるか否かを決める窓手段を設け
るとともに信号パルスが窓外に(または池のモードでは
窓内に)に位置する連続回数を決める判定手段計数器を
用いるよりも、メモリ手段を用いてパルスの正確な回数
のトランクを保持し得るようにする。従ってプロセッサ
によって蓄積回数の分析を行うとともに到来クロック信
号間にある関係が存在するか否か年間する判定を行い得
るようにする。
更に、クロック信号が関連するか否かを決める比較手段
として、好適な窓手段および計数器手段を用いる場合に
は、回路を種々に変更させることができる。例えば、計
数デコーダを所望の値に変化させることによって窓を小
さく、または大きくすることができる。同様に、モード
の変化を行う前に必要とする窓内または窓外の計数値の
連続数は簡単に変えることができる。また、モードの変
化を記述するために窓内または窓外に連続して発生する
ことを必要とする代わりに、所望に応じ、アップ・ダウ
ン計数器を用いることができる。換言すれば、クロック
信号が関連するか、または、しないかを決めるために用
いる規準は特定の要求またはユーザの要求に従って設定
することができる。
として、好適な窓手段および計数器手段を用いる場合に
は、回路を種々に変更させることができる。例えば、計
数デコーダを所望の値に変化させることによって窓を小
さく、または大きくすることができる。同様に、モード
の変化を行う前に必要とする窓内または窓外の計数値の
連続数は簡単に変えることができる。また、モードの変
化を記述するために窓内または窓外に連続して発生する
ことを必要とする代わりに、所望に応じ、アップ・ダウ
ン計数器を用いることができる。換言すれば、クロック
信号が関連するか、または、しないかを決めるために用
いる規準は特定の要求またはユーザの要求に従って設定
することができる。
最後に、計数器、計数デコーダおよびフリップフロップ
を用いて、FSC4副搬送波同期信号を細分割して、H
ORIZ信号およびFSC4信号が関連する場合に所望
の周波数の同期ラインロックされたHRESET出力信
号を発生するようにしたが所望に応じ他の分割手段を用
いることができる。
を用いて、FSC4副搬送波同期信号を細分割して、H
ORIZ信号およびFSC4信号が関連する場合に所望
の周波数の同期ラインロックされたHRESET出力信
号を発生するようにしたが所望に応じ他の分割手段を用
いることができる。
本発明は上述した零にのみ限定されるものではなく、要
旨を変化させない範囲内で種々の変形または変更を可能
にするものである。
旨を変化させない範囲内で種々の変形または変更を可能
にするものである。
第1図は副搬送波信号に同期された信号ラインに水平信
号を同期せしめる標準回路を示すブロフク図、 第2図は到来クロック信号の常規作動および不定作動の
場合を示す第1(図示せず)の回路のタイミング図、 第3図は本発明水平リセット発生器の構成を示すブロッ
ク回路図である。 13.17.23.27.32.34.44 ・・・
19.29 ・・・ NANDゲート30.52
・・・ インバータ 35.40 ・・・ 計数器 39 ・・・ ORゲート 46 ・・・ マルチプレクサ 38.54 ・・・ ANDゲート フリップフロップ
号を同期せしめる標準回路を示すブロフク図、 第2図は到来クロック信号の常規作動および不定作動の
場合を示す第1(図示せず)の回路のタイミング図、 第3図は本発明水平リセット発生器の構成を示すブロッ
ク回路図である。 13.17.23.27.32.34.44 ・・・
19.29 ・・・ NANDゲート30.52
・・・ インバータ 35.40 ・・・ 計数器 39 ・・・ ORゲート 46 ・・・ マルチプレクサ 38.54 ・・・ ANDゲート フリップフロップ
Claims (1)
- 【特許請求の範囲】 1、受信テレビジョン信号を再生して副搬送波ロックさ
れたクロック信号に同期する出力信号を供給する装置に
おいて、a)再生すべき受信テレビジョン信号および前
記副搬送波ロックされたクロック信号が所定の固定周波
数関係を有するか否かを決めるとともにこれらが関連す
る際に第1表示を発生し、これらが関連しない場合に第
2表示を発生する比較手段と、b)前記固定周波数関係
に従って副搬送波ロックされたクロック信号を分周する
とともに前記第1表示がこの比較手段によって発生する
際に前記副搬送波ロックされたクロック信号に同期し、
所定の固定周波数関係により決まる周波数で出力信号を
発生する出力信号発生手段とを具えることを特徴とする
受信テレビジョン信号再生装置。 2、前記受信テレビジョン信号をテレビジョン水平ライ
ン信号とし、前記出力信号を再生テレビジョン水平リセ
ット信号としたことを特徴とする請求項1に記載の受信
テレビジョン信号再生装置。 3、信号発生手段は第1計数手段およびこの第1計数手
段に結合された計数復号手段を具え、前記第1計数手段
は前記副搬送波ロックされたクロック信号のサイクルを
計数するクロック入力信号つぃての副搬送波ロックされ
たクロック信号を有し、前記計数復号手段によって前記
第1計数手段が前記所定の固定周波数関係により規定さ
れた所定の計数値に到達する際にその出力信号を変化せ
しめるようにしたことを特徴とする請求項1に記載の受
信テレビジョン信号再生装置。 4、前記比較手段は受信したテレビジョン信号が前記副
搬送波ロックされたクロック信号に関連する際に受信テ
レビジョン信号の縁部が生じる時間の外側で再生すべき
受信テレビジョン信号の縁部が発生するかいなかを決め
る窓手段と、前記プリセット時間窓の外側の受信テレビ
ジョンクロック信号の縁部の発生が前記受信テレビジョ
ン信号を示すか否かおよび前記副搬送波ロックされたク
ロック信号が関係しないか否かを判定する判定手段とを
具えることを特徴とする請求項1に記載の受信テレビジ
ョン信号再生装置。 5、前記判定手段は、更に、前記プリセット時間窓の内
側の受信テレビジョン信号縁部の発生が前記受信テレビ
ジョン信号を示すか否かおよび前記副搬送波ロックされ
たクロック信号が関係するか否かを判定することを特徴
とする請求項4に記載の受信テレビジョン信号再生装置
。 6、信号発生手段は第1計数手段およびこの第1計数手
段に結合された計数復号手段を具え、前記第1計数手段
は前記副搬送波ロックされたクロック信号のサイクルを
計数するクロック入力信号としての副搬送波ロックされ
たクロック信号を有し、前記計数復号手段によって前記
第1計数手段が前記所定の固定周波数関係により規定さ
れた所定の計数値に到達する際にその出力信号を変化せ
しめるようにし、前記計数復号手段は前記第1計数手段
のリセット入力側に結合して前記所定の固定周波数関係
により規定された計数値で計数手段をリセットし、前記
窓手段は前記第1計数手段と、この計数手段に結合され
た第1窓復号手段と、前記計数手段に結合された第2窓
復号手段とを具え、前記第1窓復号手段によって前記第
1計数手段がその出力信号を変化する前に、その出力信
号を変化し、前記第2窓復号手段によって前記第1計数
手段がその出力信号を変化した後その出力信号を変化し
、前記第1および第2窓復号手段の出力信号が変化する
間の時間は前記第1計数手段の出力を中心とする窓周期
を具えることを特徴とする請求項5に記載の受信テレビ
ジョン信号再生装置。 7、前記周期発生手段は、前記計数復号手段の出力側に
結合された第1入力端子を有するフリップフロップと、
前記副搬送波ロックされたクロック信号に結合されたク
ロック入力端子と、前記所定の固定周波数関係によりき
まる周波数の前記同期出力信号を生ずる第1出力端子と
、前記第1計数手段のリセット入力端子に結合された第
2出力端子とを具え、前記計数復号手段がその出力を変
化した後前記副搬送波ロックされたクロック信号によっ
て前記第1出力端子が前記同期出力信号パルスを発生す
るとともに前記第2出力端子の出力により前記第1計数
手段をリセットするようにしたことを特徴とする請求項
3または6に記載の受信テレビジョン信号再生装置。 8、前記受信テレビジョン信号をテレビジョン水平ライ
ン信号とし、前記副搬送波ロックされたクロック信号を
副搬送波の周波数の4倍のクロック信号とし、前記テレ
ビジョン水平ライン信号はその周波数を前記副搬送波ロ
ックされたクロック信号の周波数のほぼ1/910とし
、前記計数復号手段はその出力を908の計数値で変化
させるようにしたことを特徴とする請求項7に記載の受
信テレビジョン信号再生装置。 9、前記窓手段によって前記プリセットされた時間窓の
外側に生じる受信テレビジョン信号の縁部を表わす信号
を発生し、前記判定手段は前記窓手段に結合するととも
に前記プリセット時間窓の外側に生じる受信テレビジョ
ン信号の縁部を表わす信号を受信して計数する第2計数
手段と、この第2計数手段に結合された第2計数復号手
段とを具え、前記第2計数手段が前記第2計数復号手段
の出力を変化せしめる計数値に到達する際に、前記受信
テレビジョンクロック信号および前記副搬送波ロックさ
れたクロック信号が関連せず、前記第2計数復号手段の
出力が前記比較手段の第2表示を行うことを決めるよう
にしたことを特徴とする請求項4に記載の受信テレビジ
ョン信号再生装置。 10、前記判定手段は、前記プリセットされた時間窓の
内側の受信テレビジョン信号が受信テレビジョン信号を
表わし、前記副搬送波ロックされたクロック信号が関連
するか否かを更に判定し、前記窓手段はゼプリセットさ
れた時間窓内に発生する受信テレビジョン信号の縁部を
表わす第2信号を発生し、前記窓手段によって更に前記
プリセットされた時間窓の内側に生じる受信テレビジョ
ン信号の縁部を表わす信号を発生し、前記判定手段は、
更に、前記第2計数手段が前記第2計数復号手段の出力
を変化せしめる計数値に到達する際に、前記受信テレビ
ジョンクロック信号および前記副搬送波ロックされたク
ロック信号が関連し、前記第2計数復号手段の出力が前
記比較手段の第1表示を行うことを決めるようにした第
2計数復号手段を具えることを特徴とする請求項9に記
載の受信テレビジョン信号再生装置。 11、受信テレビジョン信号再生装置は更にc)前記副
搬送波ロックされたクロック信号に受信テレビジョン信
号を同期し、かつ、前記比較手段が前記第2表示を発生
する際に、前記副搬送波ロックされたクロック信号に同
期し、前記受信テレビジョン信号の周波数に等しく前記
所定の固定周波数関係により規定される周波数以外の周
波数で出力信号を発生する同期手段を具えることを特徴
とする請求項1に記載の受信テレビジョン信号再生装置
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/339,032 US5053862A (en) | 1989-04-14 | 1989-04-14 | Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock |
| US339032 | 1989-04-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH031760A true JPH031760A (ja) | 1991-01-08 |
Family
ID=23327179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2096616A Pending JPH031760A (ja) | 1989-04-14 | 1990-04-13 | 受信テレビジョン信号再生装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5053862A (ja) |
| EP (1) | EP0392618B1 (ja) |
| JP (1) | JPH031760A (ja) |
| KR (1) | KR900017391A (ja) |
| DE (1) | DE69010253T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546134A (ja) * | 1991-06-07 | 1993-02-26 | Rohm Co Ltd | 映像表示装置 |
| JP2011067876A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 加工装置 |
| JP2024099870A (ja) * | 2023-01-13 | 2024-07-26 | 華邦電子股▲ふん▼有限公司 | 制御回路及び半導体記憶装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068717A (en) * | 1990-04-27 | 1991-11-26 | Jenison Timothy P | Method and apparatus for synchronization in a digital composite video system |
| JPH04100393A (ja) * | 1990-08-18 | 1992-04-02 | Fujitsu Ltd | 水平走査周期信号発生方式 |
| US5715018A (en) * | 1992-04-10 | 1998-02-03 | Avid Technology, Inc. | Digital advertisement insertion system |
| US5767915A (en) * | 1995-12-12 | 1998-06-16 | Trw Inc. | Digital color burst phase switch for pal video systems |
| KR100275753B1 (ko) * | 1998-11-30 | 2000-12-15 | 윤종용 | 텔레비젼 시스템의 지터 보정장치 및 방법 |
| KR100320461B1 (ko) * | 1999-08-13 | 2002-01-12 | 구자홍 | 모니터의 동기신호 처리장치 및 방법 |
| KR102898303B1 (ko) * | 2023-02-28 | 2025-12-09 | 윈본드 일렉트로닉스 코포레이션 | 제어회로 및 반도체 기억장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033030B2 (ja) * | 1978-12-23 | 1985-07-31 | ソニー株式会社 | 同期信号発生器 |
| US4335403A (en) * | 1981-01-09 | 1982-06-15 | Zenith Radio Corporation | Horizontal countdown system for television receivers |
| DE3162076D1 (en) * | 1981-03-09 | 1984-03-08 | Itt Ind Gmbh Deutsche | Digital circuit delivering a binary signal whenever two signals have a predetermined frequency ratio, and its use in colour television receivers |
| JPS57183195A (en) * | 1981-05-07 | 1982-11-11 | Nec Corp | Regenerating circuit for color synchronizing signal |
| EP0079971B1 (de) * | 1981-11-19 | 1985-07-17 | Deutsche ITT Industries GmbH | Digitalschaltung zur Abgabe eines Binärsignals beim Auftreten des Frequenzverhältnisses von Zeilen- und Bildfrequenz |
| US4446482A (en) * | 1982-04-05 | 1984-05-01 | Zenith Radio Corporation | System for generating 2H pulses in a television receiver |
| US4562457A (en) * | 1982-12-23 | 1985-12-31 | Grumman Aerospace Corporation | Sync generator, video processor |
| US4635099A (en) * | 1985-02-04 | 1987-01-06 | Rca Corporation | Apparatus for detecting nonstandard video signals |
| US4665437A (en) * | 1985-02-04 | 1987-05-12 | Rca Corporation | Adaptive field or frame store processor |
| US4697207A (en) * | 1985-09-30 | 1987-09-29 | Ampex Corporation | System for generating a synchronizing signal in response to two timing reference signals |
-
1989
- 1989-04-14 US US07/339,032 patent/US5053862A/en not_active Expired - Fee Related
-
1990
- 1990-04-09 EP EP90200854A patent/EP0392618B1/en not_active Expired - Lifetime
- 1990-04-09 DE DE69010253T patent/DE69010253T2/de not_active Expired - Fee Related
- 1990-04-12 KR KR1019900005075A patent/KR900017391A/ko not_active Abandoned
- 1990-04-13 JP JP2096616A patent/JPH031760A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546134A (ja) * | 1991-06-07 | 1993-02-26 | Rohm Co Ltd | 映像表示装置 |
| JP2011067876A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 加工装置 |
| JP2024099870A (ja) * | 2023-01-13 | 2024-07-26 | 華邦電子股▲ふん▼有限公司 | 制御回路及び半導体記憶装置 |
| US12531107B2 (en) | 2023-01-13 | 2026-01-20 | Winbond Electronics Corp. | Control circuit and semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900017391A (ko) | 1990-11-16 |
| DE69010253T2 (de) | 1995-02-02 |
| US5053862A (en) | 1991-10-01 |
| EP0392618B1 (en) | 1994-06-29 |
| DE69010253D1 (de) | 1994-08-04 |
| EP0392618A1 (en) | 1990-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4169659A (en) | Multiple standard television sync generator | |
| US4860098A (en) | Video discrimination between different video formats | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| US4608602A (en) | Circuit for generating a control signal for the field deflection in a picture display device | |
| US4227214A (en) | Digital processing vertical synchronization system for a television receiver set | |
| CN107317980B (zh) | 半导体装置、影像显示系统以及影像信号输出方法 | |
| JP3638762B2 (ja) | 同期信号生成装置およびそれを用いたフィールド判定装置 | |
| US4845563A (en) | Vertical driving pulse generating circuit | |
| KR0165479B1 (ko) | 복합영상신호 생성을 위한 동기신호 생성장치 | |
| JPH10173995A (ja) | ビデオ信号切り替え回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH0923350A (ja) | 垂直同期検出回路 | |
| JPH0131831B2 (ja) | ||
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2889435B2 (ja) | 水平同期信号検出装置 | |
| JPS62150970A (ja) | 位相同期回路 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JPH09172560A (ja) | 水平周波数および垂直周波数のパルスを導出する回路装置 | |
| JPH09200793A (ja) | ブランキング信号発生制御回路 | |
| JPH04139963A (ja) | 同期信号発生装置 | |
| JPH0514831A (ja) | フイールド周波数判別回路 | |
| JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 | |
| JPH0318180A (ja) | 同期分離回路 | |
| JPH1093840A (ja) | 二重化同期信号発生方式 |