JPH04227164A - 垂直同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機等
に用いられ、複合同期信号から垂直同期信号を分離し出
力する垂直同期信号分離回路に関する。

【０００２】

【従来の技術】テレビジョン受像機等においては、水平
同期信号及び垂直同期信号が複合して伝送される複合同
期信号から垂直同期信号を分離して出力する垂直同期信
号分離回路が用いられている。図４は従来の垂直同期信
号分離回路を示すブロック図、図５はその動作説明用信
号波形図である。

【０００３】図４において、入力端子１には図５に示す
複合同期信号ａが入力する。また入力端子２にはその複
合同期信号ａの水平同期信号に位相同期した水平同期周
波数の２倍の周波数である図５に示すクロック（以下、
２ｆｈ　クロックｂと記す）が入力する。入力端子１に
入力した複合同期信号ａは、Ｄフリップフロップ３に入
力し、また、Ｄフリップフロップ３のクロックとして２
ｆｈクロックｂが入力する。そして、Ｄフリップフロッ
プ３の出力信号ｃは図５に示す波形となり、Ｄフリップ
フロップ４及びＡＮＤゲート回路５の一方の端子に入力
する。このＤフリップフロップ４にはクロックとして前
述の２ｆｈ　クロックｂが入力し、図５に示す波形の出
力信号ｄを出力する。そして、ＡＮＤゲート回路５の他
方の端子に入力する。Ｄフリップフロップ４の出力信号
ｄは、図５に示すように、Ｄフリップフロップ３の出力
信号ｃを１クロック遅延し反転した信号となる。

【０００４】ＡＮＤゲート回路５の出力信号ｅは図５に
示す波形となり、垂直同期信号生成用カウンタ７のクリ
ア端子に入力する。この垂直同期信号生成用カウンタ７
は、標準のＮＴＳＣ信号であれば、図５に示すカウント
ｇを出力する。これは１垂直周期で０〜５２４のカウン
トを行い、そのカウント値をデコーダ８に入力するもの
である。デコーダ８は垂直同期信号生成用カウンタ７の
カウント値、５２３及び４をデコードし、図５に示すデ
コード信号Ｖ５２３，Ｖ４を出力する。デコード信号Ｖ
５２３はＲＳフリップフロップ９を構成する一方のＮＡ
ＮＤゲート回路に、デコード信号Ｖ４は他方のＮＡＮＤ
ゲート回路に入力する。そして、ＲＳフリップフロップ
９は図５に示す信号ｋを生成し、Ｄフリップフロップ１
０に入力する。Ｄフリップフロップ１０にはクロックと
して２ｆｈ　クロックｂをインバータ６により反転した
信号が入力し、Ｄフリップフロップ１０は図５に示す垂
直同期信号ｍを生成し、出力端子１１より出力する。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た従来の垂直同期信号分離回路においては、垂直同期周
期が標準のＮＴＳＣ信号のみであればよいが、パーソナ
ルコンピュータ、ＶＴＲのスチル等の垂直同期周期が標
準のＮＴＳＣ信号とは異なる場合には、デコーダ８のデ
コード値を変更しなければならないという問題点がある
。

【０００６】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力する複合同期信号よ
り垂直同期信号を分離し出力する垂直同期信号分離回路
において、前記複合同期信号の垂直同期位置を検出する
垂直同期位置検出手段と、前記垂直同期位置検出手段か
ら生成される検出信号により垂直同期周期のカウントを
生成する第１のカウンタと、前記複合同期信号から垂直
同期信号を得るためのカウントを生成する第２のカウン
タと、前記第２のカウンタの所定のカウント値をデコー
ドして垂直同期信号を得るための信号及び前記第２のカ
ウンタのカウント値が前記第１のカウンタのカウント値
と同期しているかどうかを示す信号を生成するデコーダ
と、前記第１のカウンタと前記第２のカウンタが同期し
ていない場合、前記した前記垂直同期位置検出手段から
生成される検出信号と前記した前記第１のカウント値と
同期しているかどうかを示す信号とにより、前記第２の
カウンタに所定のロードを発生させるべく信号を発生す
る手段と、前記デコーダにより得られた前記垂直同期信
号を得るための信号により垂直同期信号を生成する垂直
同期信号生成手段とを備えて構成されることを特徴とす
る垂直同期信号分離回路を提供するものである。

【０００７】

【実施例】以下、本発明の垂直同期信号分離回路につい
て、添付図面を参照して説明する。図１は本発明の垂直
同期信号分離回路の構成を示すブロック図、図２及び図
３は本発明の垂直同期信号分離回路の動作説明用信号波
形図である。なお、図１において、図４に示す従来の垂
直同期信号分離回路と同一部分には同一符号を付してあ
る。

【０００８】図１において、入力端子１には図２に示す
複合同期信号ａが入力する。また入力端子２には２ｆｈ
　クロックｂが入力する。ここで、Ｄフリップフロップ
３，４及びＡＮＤゲート回路５の動作は図４の従来の垂
直同期信号分離回路と同一であり、それぞれの出力信号
も図２に示すように同一波形となるので説明は省略する
。ＡＮＤゲート回路５の出力信号ｅは垂直同期周期検出
カウンタ１２のクリア端子に入力し、また、ＡＮＤゲー
ト回路１３の一方の端子、ラッチ回路１４及び１５のク
ロック端子にも入力する。

【０００９】垂直同期周期検出カウンタ１２のクロック
端子には２ｆｈ　クロックｂが入力し、図２に示すよう
に、ＡＮＤゲート回路５の出力信号ｅによりクリアされ
、２ｆｈ　クロックｂをクロックとしてカウントアップ
していくカウントｆを出力する。ＡＮＤゲート回路５の
出力信号ｅは次に垂直同期信号が入来するまでは出力さ
れないため、垂直同期周期検出カウンタ１２のカウント
ｆは図２に示す如くになる。このカウントｆは標準のＮ
ＴＳＣ信号の場合、つまり、１垂直周期が２ｆｈ　クロ
ックｂで５２５カウントの場合を示している。

【００１０】そして、ラッチ回路１４は、ＡＮＤゲート
回路５の出力信号ｅをクロックとしているため、垂直同
期周期検出カウンタ１２がクリアされる直前のカウント
値である５２４をラッチし、ラッチ回路１５及び比較器
１７の一方の入力端子に入力する。ラッチ回路１５はラ
ッチ回路１４と同様にＡＮＤゲート回路５の出力信号ｅ
をクロックとし、ラッチ回路１４の出力をラッチし、比
較器１７の他方の入力端子に入力する。この比較器１７
は、入力するラッチ回路１４の出力とラッチ回路１５の
出力とを比較し、一致したときのみ一致パルス信号を出
力する。

【００１１】この一致パルス信号はラッチ回路１６にク
ロックとして入力する。ラッチ回路１６はラッチ回路１
５の出力信号をラッチし、加算器１８に入力する。この
加算器１８はラッチ回路１５の出力信号値に２を加算し
、比較器１９の入力端子Ｑに入力する。

【００１２】一方、垂直同期信号生成用カウンタ２０は
、２ｆｈ　クロックｂをクロックとしてカウントアップ
し、図２に示すカウントｇを出力する。そして、このカ
ウントｇは前記の加算器１９の入力端子Ｐに入力する。 加算器１９は、入力端子Ｐ，Ｑに入力されている値、つ
まり、カウントｇのカウント値と加算器１８の出力信号
値とを比較し、一致した場合のみ一致パルス信号ｈを出
力する。この一致パルス信号ｈは図２に示す如くであり
、垂直同期信号生成用カウンタ２０のクリア端子に入力
し、そのカウントをクリアする。

【００１３】そして、デコーダ２１には垂直同期信号生
成用カウンタ２０のカウントｇが入力し、そのカウント
値０，２，６をデコードし、それぞれ図２に示すような
デコード信号Ｖ０，Ｖ２，Ｖ６を出力する。これらのデ
コード信号Ｖ０，Ｖ２，Ｖ６はＲＳフリップフロップ２
２，２３の入力端子に図示の如く接続されている。即ち
、デコード信号Ｖ０はＲＳフリップフロップ２２を構成
する一方のＮＡＮＤゲート回路のセット入力端子、及び
、ＲＳフリップフロップ２２を構成する一方のＮＡＮＤ
ゲート回路のリセット入力端子に入力する。デコード信
号Ｖ２はＲＳフリップフロップ２２の他方のＮＡＮＤゲ
ート回路のリセット入力端子に入力する。デコード信号
Ｖ６はＲＳフリップフロップ２３の他方のＮＡＮＤゲー
ト回路のセット入力端子に入力する。

【００１４】ＲＳフリップフロップ２２は図２に示す出
力信号ｉを生成し、Ｄフリップフロップ２４に入力する
。このＤフリップフロップ２４のクロック入力端子には
ＡＮＤゲート回路５の出力信号ｅが入力されている。 ＡＮＤゲート回路５の出力信号ｅとＲＳフリップフロッ
プ２２の出力信号ｉが図２に示す関係に保たれている状
態、つまり、垂直同期信号生成用カウンタ２０が入力信
号である複合同期信号と同期している場合にはＤフリッ
プフロップ２４の出力信号ｎ（図２には図示せず）はＬ
（ロー）レベルとなる。この出力信号ｎはＡＮＤゲート
回路１３の一方の入力端子に入力し、他方の入力端子に
はＡＮＤゲート回路５の出力信号ｅが入力するが、出力
信号ｎがＬレベルであるため、その出力信号ｊは図２に
示すようにＬレベルである。出力信号ｊは垂直同期信号
生成用カウンタ２０のロード入力端子に入力されるが、
Ｌレベルであるため垂直同期信号生成用カウンタ２０に
はロードが発生しない。

【００１５】また、ＲＳフリップフロップ２３は図２に
示す出力信号ｋを生成し、Ｄフリップフロップ１０に入
力する。このＤフリップフロップ１０のクロック入力端
子には２ｆｈ　クロックｂをインバータ６により反転し
た信号が入力し、Ｄフリップフロップ１０は図２に示す
垂直同期信号ｍを生成し、出力端子１１より出力する。 これにより、入力する複合同期信号ａに正確に同期した
垂直同期信号ｍが得られる。

【００１６】次に、標準のＮＴＳＣ信号の垂直同期信号
とは異なる垂直同期信号が入来したり、画面を切り換え
たりした際に、垂直同期信号生成用カウンタ２０が入力
する複合同期信号ａに同期していない場合について図３
を用いて説明する。この場合、垂直同期信号生成用カウ
ンタ２０のカウント値は不定であり、ＲＳフリップフロ
ップ２２の出力信号ｉはＬレベルとなり、ＡＮＤゲート
回路５の出力信号ｅとのタイミングが図３に示すように
同期しない。この場合、Ｄフリップフロップ２４の出力
信号ｎは図３に示すようにＨ（ハイ）レベルとなる。従
って、ＡＮＤゲート回路１３の出力信号ｊは図３に示す
ようにＨレベルとなり、垂直同期信号生成用カウンタ２
０に入力する。この時のカウント値がＮであったすると
、このＨレベルである出力信号ｊにより垂直同期信号生
成用カウンタ２０は「２」をロードする。そして、カウ
ントｇ（ｇ（１）　）は図３の如くになる。この場合の
比較器１９の出力信号ｈはｈ（１）　（Ｌレベル）とな
る。また、１垂直周期後にはカウントｇ及び出力信号ｈ
は図３に示すように、ｇ（２）　，ｈ（２）　のタイミ
ングとなり、出力する垂直同期信号ｍは入力する複合同
期信号ａに同期する。

【００１７】

【発明の効果】以上詳細に説明したように、本発明の垂
直同期信号分離回路は上述の如く構成されてなるので、
垂直同期信号生成用カウンタによって生成されるカウン
トが、入力する複合同期信号に同期していない場合にお
いても、垂直同期周期検出カウンタにより常に垂直同期
周期を検出し、その検出された検出信号に同期させて垂
直同期信号を生成するため、通常のＮＴＳＣ信号とは異
なる垂直同期周期に対してもデコーダのデコード値を変
更する必要がなく、正確かつ安定な垂直同期信号が得ら
れる。また、全てをデジタル回路で構成しているためＩ
Ｃ化が計りやすい等、実用上極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の垂直同期信号分離回路の一実施例を示
すブロック図である。

【図２】本発明の垂直同期信号分離回路の動作説明用波
形図である。

【図３】本発明の垂直同期信号分離回路の動作説明用波
形図である。

【図４】従来の垂直同期信号分離回路を示すブロック図
である。

【図５】従来の垂直同期信号分離回路の動作説明用波形
図である。

【符号の説明】

３，４　　Ｄフリップフロップ ５，１３　　ＡＮＤゲート回路 １０　　Ｄフリップフロップ（垂直同期信号生成手段）
１２　　垂直同期周期検出カウンタ（第１のカウンタ）
２０　　垂直同期信号生成用カウンタ（第２のカウンタ
）２１　　デコーダ

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力する複合同期信号より垂直同期信号を
   分離し出力する垂直同期信号分離回路において、前記複
   合同期信号の垂直同期位置を検出する垂直同期位置検出
   手段と、前記垂直同期位置検出手段から生成される検出
   信号により垂直同期周期のカウントを生成する第１のカ
   ウンタと、前記複合同期信号から垂直同期信号を得るた
   めのカウントを生成する第２のカウンタと、前記第２の
   カウンタの所定のカウント値をデコードして垂直同期信
   号を得るための信号及び前記第２のカウンタのカウント
   値が前記第１のカウンタのカウント値と同期しているか
   どうかを示す信号を生成するデコーダと、前記第１のカ
   ウンタと前記第２のカウンタが同期していない場合、前
   記した前記垂直同期位置検出手段から生成される検出信
   号と前記した前記第１のカウント値と同期しているかど
   うかを示す信号とにより、前記第２のカウンタに所定の
   ロードを発生させるべく信号を発生する手段と、前記デ
   コーダにより得られた前記垂直同期信号を得るための信
   号により垂直同期信号を生成する垂直同期信号生成手段
   とを備えて構成されることを特徴とする垂直同期信号分
   離回路。